JP2011188314A - Oscillation circuit with pulse generation circuit for oscillation start - Google Patents
Oscillation circuit with pulse generation circuit for oscillation start Download PDFInfo
- Publication number
- JP2011188314A JP2011188314A JP2010052405A JP2010052405A JP2011188314A JP 2011188314 A JP2011188314 A JP 2011188314A JP 2010052405 A JP2010052405 A JP 2010052405A JP 2010052405 A JP2010052405 A JP 2010052405A JP 2011188314 A JP2011188314 A JP 2011188314A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- state
- signal
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、発振起動用パルス発生回路付き発振回路に関するものである。 The present invention relates to an oscillation circuit with an oscillation starting pulse generation circuit.
電子機器、例えば、携帯電話においては、長時間の連続使用が可能なように、基準発振源として使用している水晶発振器を間欠的に動作させて、低消費電力化を図っている。このように間欠動作させる水晶発振器にあっては、駆動開始から所望の出力信号を発振するまでに要する時間が短時間であることが望まれている。
なお、水晶発振器は、電源が投入されると、発振を開始し、出力信号の振幅が徐々に増大し、安定した発振状態となる。この場合、電源投入時から発振を開始するまでの時間を「起動時間」と言い、発振開始時から出力信号の振幅が所定の値(レベル)に到達するまでの時間を「立ち上がり時間」と言う。
In an electronic device, for example, a mobile phone, a crystal oscillator used as a reference oscillation source is intermittently operated so as to be able to be used continuously for a long time to reduce power consumption. In such a crystal oscillator that operates intermittently, it is desired that the time required from the start of driving to the oscillation of a desired output signal is short.
The crystal oscillator starts to oscillate when the power is turned on, and the amplitude of the output signal is gradually increased to be in a stable oscillation state. In this case, the time from when the power is turned on until the start of oscillation is called “start-up time”, and the time from when the oscillation starts until the amplitude of the output signal reaches a predetermined value (level) is called “rise time”. .
ところで、圧電発振器の起動時間を短縮する従来技術として特許文献1には、圧電振動子と、増幅回路と、高速起動用回路とを備える圧電発振器が開示されている。高速起動用回路は、NPN型トランジスタと、容量とを有しており、NPN型トランジスタは、電源電圧Vccラインと圧電振動子の一端との間に順方向に接続され、容量は、電源電圧VccラインとNPN型トランジスタのベースとの間に接続されている。この圧電発振器では、電源電圧Vccが投入された後、容量への電荷の蓄積が完了するまでの所定時間、NPN型トランジスタにベース電流が流れ、NPN型トランジスタがオンし、そのNPN型トランジスタを介して電源電圧Vccラインから圧電振動子に起動促進用電圧が印加される。これにより、圧電発振器の起動時間が短縮される。
Incidentally, as a conventional technique for shortening the startup time of the piezoelectric oscillator,
しかしながら、前記特許文献1に記載された圧電発振器では、圧電振動子に起動促進用電圧を印加する際、NPN型トランジスタにベース電流が流れるので、これにより、消費電力が大幅に増大するという欠点がある。
また、特許文献1に記載されている圧電発振器の発振回路は、クリスタルインピーダンス(CI値)が数10Ω〜数100Ω程度である厚みすべり振動子(ATカット水晶振動子)を用いることを前提とするトランジスタ回路(トランジスタ型の発振回路)で構成されている。トランジスタ型の発振回路は、ゲインが低く、このため、厚みすべり振動子を発振させることはできるが、クリスタルインピーダンスが数kΩ〜数100kΩ程度である音叉型振動子や双音叉型振動子を発振させることはできない。
However, in the piezoelectric oscillator described in
In addition, the oscillation circuit of the piezoelectric oscillator described in
本発明の目的は、発振回路の起動時間を短縮することができ、起動時の消費電力が小さく、クリスタルインピーダンスが比較的大きい振動子を発振させることができる発振起動用パルス発生回路付き発振回路を提供することにある。 An object of the present invention is to provide an oscillation circuit with an oscillation startup pulse generator that can shorten the startup time of the oscillation circuit, oscillate a vibrator with low power consumption at startup and a relatively large crystal impedance. It is to provide.
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
[適用例1]
本発明の発振起動用パルス発生回路付き発振回路は、直列に接続された複数の発振回路側回路素子と、振動子とが並列に接続された回路を有し、前記発振回路側回路素子が、インバーターまたはバッファーである発振回路と、
スリーステートインバーターまたはスリーステートバッファーからなるスリーステート回路素子と、該スリーステート回路素子の入力端子および制御端子に接続され、前記スリーステート回路素子の入力端子に送出される第1の信号および前記スリーステート回路素子の制御端子に送出され、前記第1の信号よりも前記スリーステート回路素子のスレショルドレベルに到達する時間が遅い第2の信号を発生する信号発生部とを有し、前記スリーステート回路素子の出力端子から発振起動用パルスを出力する発振起動用パルス発生回路とを備え、
前記スリーステート回路素子の出力端子は、前記複数の発振回路側回路素子のうちのいずれかの前記発振回路側回路素子の入力端子に接続されており、
電源投入後、前記第1の信号により、前記スリーステート回路素子の出力端子から前記発振起動用パルスが出力され、その後、前記第2の信号により、前記スリーステート回路素子の出力がハイインピーダンスとなり、前記発振起動用パルス発生回路と、前記発振回路とが電気的に遮断されるよう構成されていることを特徴とする。
SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.
[Application Example 1]
An oscillation circuit with an oscillation start pulse generator circuit of the present invention has a circuit in which a plurality of oscillation circuit side circuit elements connected in series and a vibrator are connected in parallel, and the oscillation circuit side circuit element includes: An oscillation circuit that is an inverter or a buffer;
A three-state circuit element comprising a three-state inverter or a three-state buffer; a first signal connected to an input terminal and a control terminal of the three-state circuit element and sent to the input terminal of the three-state circuit element; A signal generation unit that generates a second signal that is sent to the control terminal of the circuit element and generates a second signal that is slower than the first signal to reach the threshold level of the three-state circuit element, and the three-state circuit element An oscillation start pulse generating circuit that outputs an oscillation start pulse from the output terminal of
An output terminal of the three-state circuit element is connected to an input terminal of the oscillation circuit side circuit element of any of the plurality of oscillation circuit side circuit elements,
After turning on the power, the oscillation start pulse is output from the output terminal of the three-state circuit element by the first signal, and then the output of the three-state circuit element becomes high impedance by the second signal, The oscillation start pulse generation circuit and the oscillation circuit are configured to be electrically cut off.
これにより、発振回路の起動時間(電源投入時から発振を開始するまでの時間)を短縮することができる。
また、発振開始後は、スリーステート回路素子の出力がハイインピーダンスとなり、発振起動用パルス発生回路と、発振回路とが電気的に遮断されるので、発振回路の発振に影響を与えることがない。
また、発振回路がインバーター型であるので、音叉型振動子や双音叉型振動子等のクリスタルインピーダンスが比較的大きい振動子を発振させることができ、また、特許文献1に記載されている圧電発振器に比べ、起動時の消費電力を低減することができる。
また、発振回路は、インバーターやバッファーの多段構成であるので、ゲインが高く、このため、クリスタルインピーダンスがさらに大きい振動子を発振させることができ、また、発振回路の立ち上がり時間(発振開始時から出力信号の振幅が所定の値に到達するまでの時間)を短縮することができる。
As a result, the startup time of the oscillation circuit (the time from when the power is turned on until the oscillation is started) can be shortened.
Further, after the oscillation starts, the output of the three-state circuit element becomes high impedance, and the oscillation starting pulse generation circuit and the oscillation circuit are electrically cut off, so that the oscillation of the oscillation circuit is not affected.
Further, since the oscillation circuit is an inverter type, it is possible to oscillate a vibrator having a relatively large crystal impedance, such as a tuning fork vibrator or a double tuning fork vibrator, and a piezoelectric oscillator described in
In addition, since the oscillation circuit has a multi-stage configuration of inverters and buffers, it has a high gain, so that it can oscillate a vibrator with a higher crystal impedance, and the oscillation circuit rise time (output from the start of oscillation) (Time until the amplitude of the signal reaches a predetermined value) can be shortened.
[適用例2]
本発明の発振起動用パルス発生回路付き発振回路では、前記スリーステート回路素子の出力端子は、前記複数の発振回路側回路素子のうち、途中または最後段の前記発振回路側回路素子の入力端子に接続されていることが好ましい。
これにより、発振回路の起動時間をさらに短縮することができる。
[Application Example 2]
In the oscillation circuit with an oscillation starting pulse generation circuit of the present invention, the output terminal of the three-state circuit element is connected to the input terminal of the oscillation circuit side circuit element in the middle or the last stage among the plurality of oscillation circuit side circuit elements. It is preferable that they are connected.
Thereby, the starting time of the oscillation circuit can be further shortened.
[適用例3]
本発明の発振起動用パルス発生回路付き発振回路では、前記スリーステート回路素子の出力端子が接続された前記発振回路側回路素子の1つ前段の前記発振回路側回路素子は、スリーステートインバーターまたはスリーステートバッファーからなる発振回路側スリーステート回路素子であることが好ましい。
これにより、確実に発振させることができる。
[Application Example 3]
In the oscillation circuit with a pulse generation circuit for oscillation start according to the present invention, the oscillation circuit side circuit element immediately preceding the oscillation circuit side circuit element to which the output terminal of the three state circuit element is connected is a three-state inverter or a three-state inverter. An oscillation circuit side three-state circuit element composed of a state buffer is preferable.
Thereby, it can be made to oscillate reliably.
[適用例4]
本発明の発振起動用パルス発生回路付き発振回路では、前記発振回路側スリーステート回路素子の制御端子に、前記発振起動用パルス発生回路から前記第2の信号を入力する信号供給ラインを有することが好ましい。
これにより、確実に発振させることができる。
[Application Example 4]
In the oscillation circuit with an oscillation start pulse generation circuit according to the present invention, the control circuit of the oscillation circuit side three-state circuit element may include a signal supply line for inputting the second signal from the oscillation start pulse generation circuit. preferable.
Thereby, it can be made to oscillate reliably.
[適用例5]
本発明の発振起動用パルス発生回路付き発振回路では、前記信号供給ラインにインバーターが設けられており、前記第2の信号は、該インバーターにより反転して前記発振回路側スリーステート回路素子の制御端子に入力されるよう構成されていることが好ましい。
これにより、確実に発振させることができる。
[Application Example 5]
In the oscillation circuit with an oscillation start pulse generation circuit according to the present invention, an inverter is provided in the signal supply line, and the second signal is inverted by the inverter and is controlled by the control terminal of the oscillation circuit side three-state circuit element. It is preferable that it is comprised so that it may input into.
Thereby, it can be made to oscillate reliably.
[適用例6]
本発明の発振起動用パルス発生回路付き発振回路では、前記発振回路側スリーステート回路素子の出力がハイインピーダンスのとき、前記スリーステート回路素子は、作動状態であり、前記発振回路側スリーステート回路素子が作動状態のとき、前記スリーステート回路素子の出力は、ハイインピーダンスであることが好ましい。
これにより、確実に発振させることができる。
[Application Example 6]
In the oscillation circuit with an oscillation start pulse generating circuit of the present invention, when the output of the oscillation circuit side three-state circuit element is high impedance, the three-state circuit element is in an operating state, and the oscillation circuit side three-state circuit element When is activated, the output of the three-state circuit element is preferably high impedance.
Thereby, it can be made to oscillate reliably.
[適用例7]
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、第1の抵抗と、第1のコンデンサーとが直列に接続された第1の積分回路と、
第2の抵抗と、第2のコンデンサーとが直列に接続された第2の積分回路とを備え、
前記スリーステート回路素子の入力端子は、前記第1の抵抗と前記第1のコンデンサーとの間に接続され、前記スリーステート回路素子の制御端子は、前記第2の抵抗と前記第2のコンデンサーとの間に接続されていることが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
[Application Example 7]
In the oscillation circuit with a pulse generation circuit for oscillation start according to the present invention, the signal generation unit includes a first integration circuit in which a first resistor and a first capacitor are connected in series;
A second integrating circuit in which a second resistor and a second capacitor are connected in series;
The input terminal of the three-state circuit element is connected between the first resistor and the first capacitor, and the control terminal of the three-state circuit element is the second resistor and the second capacitor. It is preferable to be connected between.
As a result, the three-state circuit element can be reliably operated with a simple configuration.
[適用例8]
本発明の発振起動用パルス発生回路付き発振回路では、前記第2のコンデンサーの容量は、前記第1のコンデンサーの容量よりも大きいことが好ましい。
これにより、第2の信号を確実に発生させることができる。
[適用例9]
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路と、
入力端子が前記抵抗と前記コンデンサーとの間に接続され、出力端子が前記スリーステート回路素子の制御端子に接続されたインバーターまたはバッファーとを有し、
前記スリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されていることが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
[Application Example 8]
In the oscillation circuit with an oscillation start pulse generation circuit according to the present invention, it is preferable that a capacity of the second capacitor is larger than a capacity of the first capacitor.
Thereby, a 2nd signal can be generated reliably.
[Application Example 9]
In the oscillation circuit with a pulse generation circuit for oscillation startup according to the present invention, the signal generation unit includes an integration circuit in which a resistor and a capacitor are connected in series,
An input terminal is connected between the resistor and the capacitor, and an output terminal has an inverter or a buffer connected to a control terminal of the three-state circuit element,
The input terminal of the three-state circuit element is preferably connected between the resistor and the capacitor.
As a result, the three-state circuit element can be reliably operated with a simple configuration.
[適用例10]
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、抵抗とコンデンサーとが直列に接続された積分回路と、
直列に接続され、前記複数の発振回路側回路素子と同一でかつ同数の複数の回路素子とを有し、
前記複数の回路素子のうちの初段の前記回路素子の入力端子が前記抵抗と前記コンデンサーとの間に接続され、最後段の前記回路素子の出力端子が前記スリーステート回路素子の制御端子に接続されており、
前記スリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されていることが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
[Application Example 10]
In the oscillation circuit with a pulse generation circuit for oscillation startup according to the present invention, the signal generation unit includes an integration circuit in which a resistor and a capacitor are connected in series,
A plurality of circuit elements that are connected in series and have the same number as the plurality of oscillation circuit side circuit elements,
Of the plurality of circuit elements, an input terminal of the circuit element at the first stage is connected between the resistor and the capacitor, and an output terminal of the circuit element at the last stage is connected to a control terminal of the three-state circuit element. And
The input terminal of the three-state circuit element is preferably connected between the resistor and the capacitor.
As a result, the three-state circuit element can be reliably operated with a simple configuration.
[適用例11]
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、タイマーを有することが好ましい。
これにより、簡易な構成で、確実にスリーステート回路素子を作動させることができる。
[Application Example 11]
In the oscillation circuit with an oscillation start pulse generation circuit of the present invention, it is preferable that the signal generator has a timer.
As a result, the three-state circuit element can be reliably operated with a simple configuration.
[適用例12]
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、前記スリーステート回路素子に直列に接続されたインバーターを有することが好ましい。
これにより、簡易な構成で、その信号発生部にインバーターを設けない場合に対し、発振起動用パルスを反転させることができる。
[Application Example 12]
In the oscillation circuit with a pulse generation circuit for oscillation start according to the present invention, the signal generator preferably includes an inverter connected in series to the three-state circuit element.
This makes it possible to invert the oscillation starting pulse with a simple configuration as compared with the case where no inverter is provided in the signal generation unit.
[適用例13]
本発明の発振起動用パルス発生回路付き発振回路では、前記信号発生部は、電源投入時から前記第1の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が1〜500n秒になるよう構成されていることが好ましい。
これにより、発振回路の起動時間を短縮しつつ、確実に発振させることができる。
[Application Example 13]
In the oscillation circuit with an oscillation start pulse generation circuit according to the present invention, the signal generation unit takes 1 to 500 nsec from when the power is turned on until the first signal reaches the threshold level of the three-state circuit element. It is preferable that it is comprised.
Thereby, it is possible to oscillate reliably while shortening the startup time of the oscillation circuit.
[適用例14]
本発明の発振起動用パルス発生回路付き発振回路では、前記発振起動用パルスは、前記第1の信号が前記スリーステート回路素子のスレショルドレベルに到達したとき、立ち上がるかまたは立ち下がる変位部を有しており、
前記信号発生部は、電源投入時から前記第2の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が、電源投入時から前記発振回路に入力された前記発振起動用パルスの前記変位部が最後段の前記発振回路側回路素子から出力されるまでの時間と同一または該時間よりも大きくなるよう構成されていることが好ましい。
これにより、確実に発振させることができる。
[適用例15]
本発明の発振起動用パルス発生回路付き発振回路では、前記振動子は、音叉型振動子または双音叉型振動子であることが好ましい。
これにより、発振の精度を向上させることができる。
[Application Example 14]
In the oscillation circuit with an oscillation start pulse generating circuit according to the present invention, the oscillation start pulse has a displacement part that rises or falls when the first signal reaches a threshold level of the three-state circuit element. And
The signal generation unit is configured so that a time from when the power is turned on until the second signal reaches the threshold level of the three-state circuit element is determined based on the oscillation start-up pulse input to the oscillation circuit from the time when the power is turned on. It is preferable that the displacement unit is configured to be equal to or longer than the time until the displacement unit is output from the last circuit element on the oscillation circuit side.
Thereby, it can be made to oscillate reliably.
[Application Example 15]
In the oscillation circuit with a pulse generation circuit for oscillation start according to the present invention, the vibrator is preferably a tuning fork vibrator or a double tuning fork vibrator.
Thereby, the accuracy of oscillation can be improved.
以下、本発明の発振起動用パルス発生回路付き発振回路を添付図面に示す好適な実施形態に基づいて詳細に説明する。
<第1実施形態>
図1は、本発明の発振起動用パルス発生回路付き発振回路の第1実施形態を示す回路図、図2は、図1に示す発振起動用パルス発生回路付き発振回路のタイミングチャート、図3は、図1に示す発振起動用パルス発生回路付き発振回路のスリーステートインバーターIC11の真理値表である。
Hereinafter, an oscillation circuit with a pulse generation circuit for oscillation start according to the present invention will be described in detail based on a preferred embodiment shown in the accompanying drawings.
<First Embodiment>
FIG. 1 is a circuit diagram showing a first embodiment of an oscillation circuit with an oscillation starting pulse generating circuit according to the present invention, FIG. 2 is a timing chart of the oscillation circuit with an oscillation starting pulse generating circuit shown in FIG. 2 is a truth table of a three-state inverter IC11 of the oscillation circuit with an oscillation start pulse generation circuit shown in FIG.
図1に示すように、発振起動用パルス発生回路付き発振回路1は、多段のインバーター型の発振回路2と、発振回路2の入力側に接続され、発振起動用パルスを出力する発振起動用パルス発生回路3とを有している。
なお、パルスは、矩形のもののみならず、信号が立ち下がるかまたは立ち下がる少なくとも1つの変位部を有するものが含まれる。
As shown in FIG. 1, an
Note that the pulse includes not only a rectangular pulse but also a pulse having at least one displacement portion where the signal falls or falls.
発振回路2は、コルピッツ発振回路であり、直列に接続された3つ(複数)のインバーター(発振回路側回路素子)IC1、IC2およびIC3と、直列に接続された3つ(複数)の抵抗(帰還抵抗)R1、R2およびR3と、振動子(振動片)Y1および抵抗R4の直列接続回路とが並列に接続された回路を有している。また、抵抗R1と抵抗R2との間と、インバーターIC1とインバーターIC2との間とが、接続され、また、抵抗R2と抵抗R3との間と、インバーターIC2とインバーターIC3との間とが、接続されている。 The oscillation circuit 2 is a Colpitts oscillation circuit, and includes three (a plurality of) inverters (oscillation circuit side circuit elements) IC1, IC2, and IC3 connected in series, and three (a plurality of) resistors (a plurality of resistors) connected in series ( Feedback resistors) R1, R2, and R3, and a series connection circuit of a vibrator (vibrating piece) Y1 and a resistor R4 are connected in parallel. In addition, the resistor R1 and the resistor R2 are connected to each other, the inverter IC1 and the inverter IC2 are connected to each other, the resistor R2 and the resistor R3 are connected to each other, and the inverter IC2 and the inverter IC3 are connected to each other. Has been.
また、発振回路2において、インバーターIC1の入力端子と、抵抗R1の一端側と、振動子Y1の一端側には、コンデンサーC1の一端側が接続され、そのコンデンサーC1の他端側は、接地されている。
また、振動子Y1と抵抗R4との間には、コンデンサーC2の一端側が接続され、そのコンデンサーC2の他端側は、接地されている。
In the oscillation circuit 2, one end side of the capacitor C1 is connected to the input terminal of the inverter IC1, one end side of the resistor R1, and one end side of the vibrator Y1, and the other end side of the capacitor C1 is grounded. Yes.
Further, one end side of the capacitor C2 is connected between the vibrator Y1 and the resistor R4, and the other end side of the capacitor C2 is grounded.
振動子Y1としては、特に限定されず、用途等に応じて適宜選択することができるが、例えば、音叉型振動子または双音叉型振動子等を用いることが好ましい。これにより、発振の精度を向上させることができる。
また、インバーターIC1〜IC3としては、それぞれ、特に限定されないが、例えば、MOSFETを用いたMOSインバーター等を用いることが好ましい。
The vibrator Y1 is not particularly limited and can be appropriately selected depending on the application. For example, it is preferable to use a tuning fork vibrator or a double tuning fork vibrator. Thereby, the accuracy of oscillation can be improved.
Further, the inverters IC1 to IC3 are not particularly limited, but it is preferable to use, for example, a MOS inverter using a MOSFET.
なお、本実施形態では、発振回路2の発振回路側回路素子として、インバーターのみを用いているが、これに限らず、インバーターとバッファーとを用いてもよい。但し、発振回路2の発振回路側回路素子として、インバーターのみを用いる場合と、インバーターとバッファーとを用いる場合のいずれにおいても、発振回路2の複数の発振回路側回路素子の直列回路のうちに、奇数個のインバーターが含まれるようにする。
また、発振回路2の発振回路側回路素子の数(段数)は、3つに限らず、2つまたは4つ以上であってもよい。なお、本実施形態のように、発振回路2の発振回路側回路素子として、インバーターのみを用いる場合は、その発振回路側回路素子の数は、複数で、かつ奇数個とする。
In the present embodiment, only the inverter is used as the circuit element on the oscillation circuit side of the oscillation circuit 2. However, the present invention is not limited to this, and an inverter and a buffer may be used. However, in either of the case where only the inverter is used as the oscillation circuit side circuit element of the oscillation circuit 2 or the case where the inverter and the buffer are used, in the series circuit of the plurality of oscillation circuit side circuit elements of the oscillation circuit 2, Make sure to include an odd number of inverters.
Further, the number (number of stages) of the oscillation circuit side circuit elements of the oscillation circuit 2 is not limited to three, and may be two or four or more. When only an inverter is used as the oscillation circuit side circuit element of the oscillation circuit 2 as in the present embodiment, the number of the oscillation circuit side circuit elements is plural and odd.
発振起動用パルス発生回路3は、スリーステート回路素子であるスリーステートインバーターIC11と、スリーステートインバーターIC11の入力端子および制御端子に接続され、その入力端子に送出される第1の信号および出力端子に送出される第2の信号を発生する信号発生部4とを有している。第2の信号は、第1の信号よりもスリーステートインバーターIC11のスレショルドレベルに到達する時間が遅い信号である。なお、この発振起動用パルス発生回路3では、スリーステートインバーターIC11の出力端子から発振起動用パルスが出力される。
The oscillation starting
信号発生部4は、抵抗(第1の抵抗)R11とコンデンサー(第1のコンデンサー)C11とが直列に接続された積分回路(第1積分回路)41と、抵抗R(第2の抵抗)12とコンデンサー(第2のコンデンサー)C12とが直列に接続された積分回路(第2の積分回路)42とを有している。抵抗R11およびR12の一端側は、それぞれ電源側に接続され、また、コンデンサーC11およびC12の一端側は、それぞれ接地されている。
The
スリーステートインバーターIC11の入力端子は、抵抗R11とコンデンサーC11との間に接続され、スリーステートインバーターIC11の制御端子は、抵抗R12とコンデンサーC12との間に接続されている。これにより、積分回路41からスリーステートインバーターIC11の入力端子に第1の信号が送出され、積分回路42からスリーステートインバーターIC11の制御端子に第2の信号が送出される。また、スリーステートインバーターIC11の出力端子は、発振回路2、すなわち、3つのインバーターIC1〜IC3のうちの初段のインバーターIC1の入力端子に接続されている。
The input terminal of the three-state inverter IC11 is connected between the resistor R11 and the capacitor C11, and the control terminal of the three-state inverter IC11 is connected between the resistor R12 and the capacitor C12. As a result, the first signal is sent from the
なお、スリーステートインバーターIC11の出力端子は、3つのインバーターIC1〜IC3のうち、初段のインバーターIC1の入力端子に限らず、いずれかのインバーターの入力端子に接続されていればよい。但し、スリーステートインバーターIC11の出力端子は、3つのインバーターIC1〜IC3のうち、途中のインバーターIC2の入力端子または最後段(終最終)のインバーターIC3の入力端子に接続されていることが好ましい。これについては、本実施形態においてではなく、後述する他の実施形態において説明する。 The output terminal of the three-state inverter IC11 is not limited to the input terminal of the first-stage inverter IC1 among the three inverters IC1 to IC3, and may be connected to the input terminal of any one of the inverters. However, the output terminal of the three-state inverter IC11 is preferably connected to the input terminal of the inverter IC2 in the middle or the input terminal of the last stage (final / final) inverter IC3 among the three inverters IC1 to IC3. This will be described not in the present embodiment but in other embodiments described later.
また、本実施形態は、コンデンサーC12の容量は、コンデンサーC11の容量よりも大きく設定されている。これにより、コンデンサーC12の充電速度が、コンデンサーC11の充電速度よりも遅くなり、第2の信号は、第1の信号よりもスリーステートインバーターIC11のスレショルドレベルに到達する時間が遅くなる。
また、スリーステートインバーターIC11は、制御端子が反転型のものであり、制御端子に入力される信号のレベルが、H(ハイレベル)(1)のとき、その出力がハイインピーダンスとなり、L(ローレベル)(0)のとき、作動状態となり、インバーターとして作動する。
In the present embodiment, the capacity of the capacitor C12 is set larger than the capacity of the capacitor C11. As a result, the charging speed of the capacitor C12 is slower than the charging speed of the capacitor C11, and the time for the second signal to reach the threshold level of the three-state inverter IC11 is slower than the first signal.
The three-state inverter IC11 has an inverted control terminal. When the level of a signal input to the control terminal is H (high level) (1), the output is high impedance and L (low). When (level) (0), it is in the operating state and operates as an inverter.
この場合、スリーステートインバーターIC11の入力側および制御側には、それぞれ、スレショルドレベルが設定されている。そして、スリーステートインバーターIC11の入力端子に入力される信号のレベルがスレショルドレベル未満の場合は、その入力端子に入力される信号のレベルは、Lとされ、スレショルドレベル以上の場合は、その入力端子に入力される信号のレベルは、Hとされる。同様に、スリーステートインバーターIC11の制御端子に入力される信号のレベルがスレショルドレベル未満の場合は、その制御端子に入力される信号のレベルは、Lとされ、スレショルドレベル以上の場合は、その制御端子に入力される信号のレベルは、Hとされる。 In this case, threshold levels are set on the input side and the control side of the three-state inverter IC11, respectively. When the level of the signal input to the input terminal of the three-state inverter IC11 is lower than the threshold level, the level of the signal input to the input terminal is L. When the level is higher than the threshold level, the input terminal The level of the signal input to is set to H. Similarly, when the level of the signal input to the control terminal of the three-state inverter IC11 is lower than the threshold level, the level of the signal input to the control terminal is set to L. When the level is higher than the threshold level, the control is performed. The level of the signal input to the terminal is H.
なお、スリーステート回路素子としては、前記スリーステートインバーターIC11に代えて、スリーステートバッファーを用いてもよい。また、スリーステートインバーターIC11、スリーステートバッファーのいずれにおいても、制御端子が反転型のものと、非反転型のものとのいずれも用いることができる。 As the three-state circuit element, a three-state buffer may be used instead of the three-state inverter IC11. Further, in either the three-state inverter IC11 or the three-state buffer, either an inversion type or a non-inversion type control terminal can be used.
次に、発振起動用パルス発生回路付き発振回路1の作用(動作)について説明するが、その理解を容易にするため、まずは、発振起動用パルス発生回路3が設けられていない場合の作用を説明する。
発振回路2の発振は、電源を投入した直後の初期状態から図1中矢印で示すように、抵抗R1およびコンデンサーC1で構成される積分回路のコンデンサーC1で充電または放電されることにより起動される。その発振の起動の要因としては、積分回路の充電または放電によりインバーターIC1の入力が反転することにより、その出力が反転し、この時に発生する高調波やノイズ等により振動子Y1を経由した発振ループでの発振が誘導されるものと考えられる。
この場合の起動時間は、抵抗R1の値(抵抗)とコンデンサーC1の値(容量)との積となる。
Next, the operation (operation) of the
Oscillation of the oscillation circuit 2 is started by being charged or discharged by the capacitor C1 of the integrating circuit composed of the resistor R1 and the capacitor C1, as indicated by an arrow in FIG. . The cause of the start of oscillation is that the input of the inverter IC1 is inverted by charging or discharging of the integrating circuit, so that the output is inverted, and an oscillation loop that passes through the vibrator Y1 due to harmonics or noise generated at this time It is thought that the oscillation at is induced.
The starting time in this case is the product of the value of the resistor R1 (resistor) and the value of the capacitor C1 (capacitance).
次に、発振起動用パルス発生回路付き発振回路1について説明する。
なお、電源投入時から第1の信号がスリーステートインバーターIC11のスレショルドレベルに到達するまでの時間をT1、第2の信号がスリーステートインバーターIC11のスレショルドレベルに到達するまでの時間をT2とする。
図2に示すように、電源が投入されると、コンデンサーC1およびC2が、それぞれ、充電されてゆき、スリーステートインバーターIC11の入力端子に印加される電圧および制御端子に印加される電圧、すなわち、第1の信号のレベルおよび第2の信号のレベルは、それぞれ、徐々に増大する。第1の信号のレベルおよび第2の信号のレベルがそれぞれスリーステートインバーターIC11のスレショルドレベルに到達していない状態では、そのスリーステートインバーターIC11入力端子に入力される信号のレベルおよび制御端子に入力される信号のレベルは、それぞれL(1)であり、スリーステートインバーターIC11の出力信号のレベルは、H(1)となる(図3参照)。
Next, the
Note that the time from when the power is turned on until the first signal reaches the threshold level of the three-state inverter IC11 is T1, and the time until the second signal reaches the threshold level of the three-state inverter IC11 is T2.
As shown in FIG. 2, when the power is turned on, the capacitors C1 and C2 are charged, respectively, and the voltage applied to the input terminal of the three-state inverter IC11 and the voltage applied to the control terminal, that is, The level of the first signal and the level of the second signal each increase gradually. When the level of the first signal and the level of the second signal have not reached the threshold level of the three-state inverter IC11, the level of the signal input to the input terminal of the three-state inverter IC11 and the control terminal are input. Each signal level is L (1), and the output signal level of the three-state inverter IC11 is H (1) (see FIG. 3).
そして、第1の信号のレベルが、スレショルドレベルに到達すると、そのスリーステートインバーターIC11の入力端子に入力される信号のレベルは、Hとなり、スリーステートインバーターIC11の出力信号のレベルは、Lとなる(図3参照)。このようにして、スリーステートインバーターIC11の出力端子から、発振起動用パルスが出力される。この場合、発振起動用パルスの立ち下がり(変位部)が発振の起動に寄与する。なお、発振起動用パルスの立ち上がりが変位部となるように構成してもよい。 When the level of the first signal reaches the threshold level, the level of the signal input to the input terminal of the three-state inverter IC11 becomes H, and the level of the output signal of the three-state inverter IC11 becomes L. (See FIG. 3). In this way, an oscillation starting pulse is output from the output terminal of the three-state inverter IC11. In this case, the fall (displacement part) of the oscillation start pulse contributes to the start of oscillation. The rising edge of the oscillation starting pulse may be a displacement portion.
ここで、電源投入時から第1の信号がスリーステートインバーターIC11のスレショルドレベルに到達するまでの時間T1を小さく設定することにより、発振の起動時間を短くすることができる。具体的には、信号発生部4は、時間T1が、1〜500n秒程度に設定されていることが好ましく、1〜300n秒程度に設定されていることがより好ましい。これにより、起動時間を短縮しつつ、確実に発振させることができる。
Here, by setting the time T1 from when the power is turned on to when the first signal reaches the threshold level of the three-state inverter IC11, the oscillation starting time can be shortened. Specifically, in the
発振起動用パルスは、発振回路2のインバーターIC1に入力され、インバーターIC1で反転されて出力され、さらにインバーターIC2で反転されて出力され、さらにインバーターIC3で反転されて出力される。そして、この発振起動用パルスの変位部がインバーターIC3で反転されて出力されたとき(インバーターIC3の出力信号のレベルがHとLの一方から他方に変化したとき)に、発振を開始する。但し、各インバーターIC1〜IC3のそれぞれでの入力と出力との間には遅延時間が生じる。すなわち、インバーターIC1の入力とインバーターIC3の出力との間には、3つのインバーターIC1〜IC3分の遅延時間が生じる。 The oscillation start pulse is input to the inverter IC1 of the oscillation circuit 2, inverted and output by the inverter IC1, further inverted and output by the inverter IC2, and further inverted by the inverter IC3 and output. Then, when the displacement part of the oscillation starting pulse is inverted and output by the inverter IC3 (when the level of the output signal of the inverter IC3 changes from one of H and L to the other), the oscillation starts. However, a delay time occurs between the input and output of each of the inverters IC1 to IC3. That is, a delay time of three inverters IC1 to IC3 is generated between the input of the inverter IC1 and the output of the inverter IC3.
そこで、信号発生部4は、電源投入時から第2の信号がスリーステートインバーターIC11のスレショルドレベルに到達するまでの時間T2が、電源投入時からインバーターIC1(発振回路2)に入力された発振起動用パルスの変位部がインバーターIC3で反転されて出力されるまでの時間と同一またはその時間よりも大きくなるよう構成されていることが好ましく、同一になるよう構成されていることがより好ましい。これにより、確実に発振させることができる。
Therefore, the
なお、時間T2が、電源投入時からインバーターIC1に入力された発振起動用パルスの変位部がインバーターIC3で反転されて出力されるまでの時間よりも大きく設定される場合、その時間T2は、2〜800n秒程度に設定されることが好ましく、2〜500n秒程度に設定されることがより好ましい。これにより、確実に発振させることができる。 When the time T2 is set larger than the time from when the power is turned on until the displacement part of the oscillation starting pulse input to the inverter IC1 is inverted and output by the inverter IC3, the time T2 is 2 It is preferably set to about ˜800 nsec, more preferably about 2 to 500 ns. Thereby, it can be made to oscillate reliably.
第2の信号のレベルが、スレショルドレベルに到達すると、スリーステートインバーターIC11の制御端子に入力される信号のレベルは、Hとなり、スリーステートインバーターIC11の出力は、ハイインピーダンスとなる(図3参照)。これにより、発振起動用パルス発生回路3と発振回路2とは、電気的に遮断される。したがって、時間T2を電源投入時からインバーターIC1に入力された発振起動用パルスの変位部がインバーターIC3で反転されて出力されるまでの時間と同一に設定することにより、発振を開始するのと同時に、スリーステートインバーターIC11の出力がハイインピーダンスとなり、発振起動用パルス発生回路3と発振回路2とを電気的に遮断することができる。
When the level of the second signal reaches the threshold level, the level of the signal input to the control terminal of the three-state inverter IC11 becomes H, and the output of the three-state inverter IC11 becomes high impedance (see FIG. 3). . As a result, the oscillation starting
以上説明したように、この発振起動用パルス発生回路付き発振回路1によれば、発振起動用パルス発生回路3により強制的に発振起動用パルスをインバーターIC1に入力するので、発振回路2の起動時間(電源投入時から発振を開始するまでの時間)を短縮することができる。
また、発振開始後は、スリーステートインバーターIC11の出力がハイインピーダンスとなり、発振起動用パルス発生回路3と、発振回路2とが電気的に遮断されるので、発振回路2の発振に影響を与えることがない。
As described above, according to the
Further, after the oscillation starts, the output of the three-state inverter IC11 becomes high impedance, and the oscillation starting
また、発振回路2がインバーター型であるので、音叉型振動子や双音叉型振動子等のクリスタルインピーダンスが比較的大きい振動子を発振させることができ、また、特許文献1に記載されている圧電発振器に比べ、起動時の消費電力を低減することができる。
また、発振回路2は、インバーターIC1、IC2、IC3の3段(多段)構成であるので、ゲインが高く、このため、クリスタルインピーダンスがさらに大きい振動子を発振させることができ、また、発振回路2の立ち上がり時間(発振開始時から出力信号の振幅が所定の値に到達するまでの時間)を短縮することができる。
Since the oscillation circuit 2 is an inverter type, a vibrator having a relatively large crystal impedance such as a tuning fork vibrator or a double tuning fork vibrator can be oscillated. Compared with an oscillator, power consumption at startup can be reduced.
Further, since the oscillation circuit 2 has a three-stage (multi-stage) configuration of the inverters IC1, IC2, and IC3, the gain is high, and therefore a vibrator having a larger crystal impedance can be oscillated. Rise time (time from the start of oscillation until the amplitude of the output signal reaches a predetermined value) can be shortened.
<第2実施形態>
図4は、本発明の発振起動用パルス発生回路付き発振回路の第2実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第2実施形態について、前述した第1実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第2実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第1実施形態と同様である。
Second Embodiment
FIG. 4 is a circuit diagram showing an oscillation starting pulse generating circuit in the second embodiment of the oscillation circuit with the oscillation starting pulse generating circuit of the present invention.
Hereinafter, the second embodiment will be described with a focus on the differences from the first embodiment described above, and the description of the same matters will be omitted.
The second embodiment is the same as the first embodiment except that the configuration of the oscillation starting pulse generation circuit is different.
図4に示すように、第2実施形態の発振起動用パルス発生回路付き発振回路1では、発振起動用パルス発生回路3の信号発生部4は、スリーステートインバーターIC11に直列に接続されたインバーターIC12を有している。このインバーターIC12の入力端子は、第1の積分回路41の抵抗R11とコンデンサーC11との間に接続され、出力端子は、スリーステートインバーターIC11の入力端子に接続されている。
As shown in FIG. 4, in the
これにより、第1の信号は、インバーターIC12で反転されてスリーステートインバーターIC11の入力端子に入力され、スリーステートインバーターIC11の出力端子からは、第1実施形態における発振起動用パルスとは位相が逆転した発振起動用パルスが出力される。この場合、発振起動用パルスの立ち上がり(変位部)が発振の起動に寄与する。
この発振起動用パルス発生回路付き発振回路1によれば、前述した第1実施形態と同様の効果が得られる。
なお、この第2実施形態は、後述する各実施形態にも適用することができる。
As a result, the first signal is inverted by the inverter IC12 and input to the input terminal of the three-state inverter IC11, and the phase from the output terminal of the three-state inverter IC11 is reversed from that of the oscillation starting pulse in the first embodiment. The oscillation start pulse is output. In this case, the rise (displacement portion) of the oscillation start pulse contributes to the start of oscillation.
According to the
The second embodiment can also be applied to each embodiment described later.
<第3実施形態>
図5は、本発明の発振起動用パルス発生回路付き発振回路の第3実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第3実施形態について、前述した第1実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第3実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第1実施形態と同様である。
<Third Embodiment>
FIG. 5 is a circuit diagram showing an oscillation starting pulse generating circuit in the third embodiment of the oscillation circuit with the oscillation starting pulse generating circuit of the present invention.
Hereinafter, the third embodiment will be described with a focus on differences from the first embodiment described above, and descriptions of the same matters will be omitted.
The third embodiment is the same as the first embodiment except that the configuration of the oscillation starting pulse generation circuit is different.
図5に示すように、第3実施形態の発振起動用パルス発生回路付き発振回路1では、発振起動用パルス発生回路3は、スリーステート回路素子としてスリーステートバッファーIC13を有している。
このスリーステートバッファーIC13は、制御端子が反転型のものであり、制御端子に入力される信号のレベルが、H(1)のとき、その出力がハイインピーダンスとなり、L(0)のとき、作動状態となり、バッファーとして作動する。
As shown in FIG. 5, in the
This three-state buffer IC 13 has an inverted control terminal, and when the level of the signal input to the control terminal is H (1), its output becomes high impedance, and when the level is L (0), it operates. State and act as a buffer.
これにより、スリーステートバッファーIC13の出力端子からは、第1実施形態における発振起動用パルスとは位相が逆転した発振起動用パルスが出力される。この場合、発振起動用パルスの立ち上がり(変位部)が発振の起動に寄与する。
この発振起動用パルス発生回路付き発振回路1によれば、前述した第1実施形態と同様の効果が得られる。
なお、この第3実施形態は、後述する各実施形態にも適用することができる。
As a result, an oscillation starting pulse whose phase is reversed from that of the oscillation starting pulse in the first embodiment is output from the output terminal of the three-state buffer IC13. In this case, the rise (displacement portion) of the oscillation start pulse contributes to the start of oscillation.
According to the
The third embodiment can also be applied to each embodiment described later.
<第4実施形態>
図6は、本発明の発振起動用パルス発生回路付き発振回路の第4実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第4実施形態について、前述した第1実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第4実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第1実施形態と同様である。
<Fourth embodiment>
FIG. 6 is a circuit diagram showing an oscillation starting pulse generating circuit in the fourth embodiment of the oscillation circuit with the oscillation starting pulse generating circuit of the present invention.
Hereinafter, the fourth embodiment will be described focusing on the differences from the first embodiment described above, and description of similar matters will be omitted.
The fourth embodiment is the same as the first embodiment except that the configuration of the oscillation starting pulse generation circuit is different.
図6に示すように、第4実施形態の発振起動用パルス発生回路付き発振回路1では、発振起動用パルス発生回路3は、スリーステート回路素子としてスリーステートバッファーIC14を有している。
このスリーステートバッファーIC14は、制御端子が非転型のものであり、制御端子に入力される信号のレベルが、L(0)のとき、その出力がハイインピーダンスとなり、H(1)のとき、作動状態となり、バッファーとして作動する。
As shown in FIG. 6, in the
The three-state buffer IC 14 has a non-rotating control terminal, and when the level of the signal input to the control terminal is L (0), the output is high impedance, and when the level is H (1), Activated and acts as a buffer.
また、信号発生部4は、入力端子が第2の積分回路42の抵抗R12とコンデンサーC12との間に接続され、出力端子がスリーステートバッファーIC14の制御端子に接続されたインバーターIC15を有している。これにより、第2の信号は、インバーターIC15で反転されてスリーステートバッファーIC14の制御端子に入力される。
これにより、スリーステートバッファーIC14の出力端子からは、第1実施形態における発振起動用パルスとは位相が逆転した発振起動用パルスが出力される。この場合、発振起動用パルスの立ち上がり(変位部)が発振の起動に寄与する。
この発振起動用パルス発生回路付き発振回路1によれば、前述した第1実施形態と同様の効果が得られる。
なお、この第4実施形態は、後述する各実施形態にも適用することができる。
Further, the
As a result, an oscillation starting pulse whose phase is reversed from that of the oscillation starting pulse in the first embodiment is output from the output terminal of the three-state buffer IC 14. In this case, the rise (displacement portion) of the oscillation start pulse contributes to the start of oscillation.
According to the
The fourth embodiment can also be applied to each embodiment described later.
<第5実施形態>
図7は、本発明の発振起動用パルス発生回路付き発振回路の第5実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第5実施形態について、前述した第1実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第5実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第1実施形態と同様である。
<Fifth Embodiment>
FIG. 7 is a circuit diagram showing an oscillation starting pulse generating circuit in the fifth embodiment of the oscillation circuit with the oscillation starting pulse generating circuit of the present invention.
Hereinafter, the fifth embodiment will be described with a focus on differences from the first embodiment described above, and descriptions of similar matters will be omitted.
The fifth embodiment is the same as the first embodiment except that the configuration of the oscillation starting pulse generation circuit is different.
図7に示すように、第5実施形態の発振起動用パルス発生回路付き発振回路1では、発振起動用パルス発生回路3は、スリーステート回路素子としてスリーステートインバーターIC16を有している。
このスリーステートインバーターIC16は、制御端子が非転型のものであり、制御端子に入力される信号のレベルが、L(0)のとき、その出力がハイインピーダンスとなり、H(1)のとき、作動状態となり、インバーターとして作動する。
As shown in FIG. 7, in the
This three-state inverter IC 16 has a non-rotating control terminal, and when the level of the signal input to the control terminal is L (0), the output is high impedance, and when the level is H (1), Operates as an inverter.
また、信号発生部4は、抵抗R11とコンデンサーC11とが直列に接続された積分回路41と、直列に接続された3つ(複数)のインバーター(回路素子)IC17、IC18およびIC19とを有している。3つのインバーターIC17〜IC19のうちの初段のインバーターIC17の入力端子は、抵抗R11とコンデンサーC11との間に接続され、最後段のインバーターIC19の出力端子は、スリーステートインバーターIC11の制御端子に接続されている。
The
これにより、積分回路41からスリーステートインバーターIC16の入力端子に第1の信号が送出される。
また、積分回路41から出力された第1の信号は、インバーターIC17、IC18、IC19で、それぞれ、反転され、かつ、遅延されて、第2の信号となり、その第2の信号は、スリーステートインバーターIC16の制御端子に送出される。
As a result, the first signal is sent from the integrating
The first signal output from the
ここで、本実施形態の特徴は、抵抗R11とコンデンサーC11との間と、スリーステートインバーターIC16の制御端子との間に接続された直列回路の回路素子として、発振回路2における振動子Y1および抵抗R4の直列接続回路と並列に接続された複数の発振回路側回路素子と同一でかつ同数の回路素子を用いていることである。すなわち、発振回路2における前記複数の発振回路側回路素子は、3つのインバーターIC1〜IC3であるので、発振起動用パルス発生回路3では、前記複数の回路素子として、3つのインバーターIC17〜IC19を用いている。なお、発振回路2の前記発振回路側回路素子として、インバーターとバッファーとを用いる場合は、同様に、発振起動用パルス発生回路3の前記回路素子として、インバーターとバッファーとを用いる。
Here, the feature of this embodiment is that the oscillator Y1 and the resistor in the oscillation circuit 2 are used as circuit elements of a series circuit connected between the resistor R11 and the capacitor C11 and the control terminal of the three-state inverter IC16. The same number and the same number of circuit elements as the plurality of oscillation circuit side circuit elements connected in parallel with the series connection circuit of R4 are used. That is, since the plurality of oscillation circuit side circuit elements in the oscillation circuit 2 are the three inverters IC1 to IC3, the oscillation starting
これにより、発振回路2のインバーターIC1〜IC3での信号の遅延時間と、発振起動用パルス発生回路3のインバーターIC17〜IC19での信号の遅延時間とを一致させることができる。
すなわち、発振回路2のインバーターIC1の入力とインバーターIC3の出力との間の遅延時間と、インバーターIC17の入力とインバーターIC19の出力との間の遅延時間とが等しくなり、電源投入時から第2の信号がスリーステートインバーターIC16のスレショルドレベルに到達するまでの時間T2と、電源投入時からインバーターIC1に入力された発振起動用パルスの変位部がインバーターIC3で反転されて出力されるまでの時間とが等しくなる。これによって、発振を開始するのと同時に、スリーステートインバーターIC16の出力がハイインピーダンスとなり、発振起動用パルス発生回路3と発振回路2とを電気的に遮断することができる。
Thereby, the signal delay time in the inverters IC1 to IC3 of the oscillation circuit 2 and the signal delay time in the inverters IC17 to IC19 of the oscillation starting
That is, the delay time between the input of the inverter IC1 and the output of the inverter IC3 of the oscillation circuit 2 is equal to the delay time between the input of the inverter IC17 and the output of the inverter IC19. The time T2 until the signal reaches the threshold level of the three-state inverter IC16 and the time from when the power is turned on until the displacement part of the oscillation starting pulse input to the inverter IC1 is inverted and output by the inverter IC3 are Will be equal. As a result, at the same time as the oscillation is started, the output of the three-state inverter IC 16 becomes high impedance, and the oscillation starting
この発振起動用パルス発生回路付き発振回路1によれば、前述した第1実施形態と同様の効果が得られる。
なお、抵抗R11とコンデンサーC11との間と、スリーステートインバーターIC11の制御端子との間に接続された直列回路の回路素子として、発振回路2における振動子Y1および抵抗R4の直列接続回路と並列に接続された複数の発振回路側回路素子と異なる回路素子を用いてもよく、また、前記複数の発振回路側回路素子と異なる数であってもよい。
また、この第5実施形態は、後述する各実施形態にも適用することができる。
According to the
Note that, as a circuit element of a series circuit connected between the resistor R11 and the capacitor C11 and between the control terminal of the three-state inverter IC11, in parallel with the series connection circuit of the vibrator Y1 and the resistor R4 in the oscillation circuit 2 A circuit element different from the plurality of connected oscillation circuit side circuit elements may be used, or the number may be different from the plurality of oscillation circuit side circuit elements.
The fifth embodiment can also be applied to each embodiment described later.
<第6実施形態>
図8は、本発明の発振起動用パルス発生回路付き発振回路の第6実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第6実施形態について、前述した第1実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第6実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第1実施形態と同様である。
<Sixth Embodiment>
FIG. 8 is a circuit diagram showing an oscillation starting pulse generating circuit in the sixth embodiment of the oscillation circuit with the oscillation starting pulse generating circuit of the present invention.
Hereinafter, the sixth embodiment will be described with a focus on differences from the first embodiment described above, and descriptions of similar matters will be omitted.
The sixth embodiment is the same as the first embodiment except that the configuration of the oscillation starting pulse generation circuit is different.
図8に示すように、第6実施形態の発振起動用パルス発生回路付き発振回路1では、発振起動用パルス発生回路3の信号発生部4は、タイマー(時計手段)を有するタイマー回路用ICで構成されている。そして、信号発生部4は、そのタイマーで時間を計測して、第1の信号および第2の信号をそれぞれ送出する。これにより、確実に第1の信号および第2の信号をそれぞれ送出することができる。
As shown in FIG. 8, in the
なお、第1の信号および第2の信号としては、それぞれ、パルス信号、特に、矩形のパルス信号を用いることが好ましい。
この発振起動用パルス発生回路付き発振回路1によれば、前述した第1実施形態と同様の効果が得られる。
なお、この第6実施形態は、後述する各実施形態にも適用することができる。
Note that as the first signal and the second signal, it is preferable to use a pulse signal, in particular, a rectangular pulse signal.
According to the
The sixth embodiment can also be applied to each embodiment described later.
<第7実施形態>
図9は、本発明の発振起動用パルス発生回路付き発振回路の第7実施形態を示す回路図である。なお、図9中には、各抵抗の抵抗値および各コンデンサーの容量の一例が記載されている。
以下、第7実施形態について、前述した第1実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
<Seventh embodiment>
FIG. 9 is a circuit diagram showing a seventh embodiment of the oscillation circuit with an oscillation starting pulse generating circuit of the present invention. FIG. 9 shows an example of the resistance value of each resistor and the capacitance of each capacitor.
Hereinafter, the seventh embodiment will be described with a focus on differences from the first embodiment described above, and description of similar matters will be omitted.
図9に示すように、第7実施形態の発振起動用パルス発生回路付き発振回路1では、スリーステートインバーターIC11の出力端子は、最後段のインバーターIC3の入力端子に接続されている。
したがって、スリーステートインバーターIC11から出力された発振起動用パルスは、発振回路2の最終段のインバーターIC3に入力され、インバーターIC3で反転されて出力される。そして、この発振起動用パルスの変位部がインバーターIC3で反転されて出力されたとき(インバーターIC3の出力信号のレベルがHとLの一方から他方に変化したとき)に、発振を開始する。
As shown in FIG. 9, in the
Therefore, the oscillation start pulse output from the three-state inverter IC11 is input to the inverter IC3 at the final stage of the oscillation circuit 2, inverted by the inverter IC3, and output. When the displacement part of the oscillation starting pulse is inverted and output by the inverter IC3 (when the level of the output signal of the inverter IC3 changes from one of H and L to the other), the oscillation starts.
このように、本実施形態では、スリーステートインバーターIC11の出力端子が初段のインバーターIC1の入力端子に接続されている場合に比べ、発振回路2を起動する際、初段のインバーターIC1および途中のインバーターIC2での発振起動用パルス(信号)の遅延がないので、発振回路2の起動時間を短縮することができる。
なお、スリーステートインバーターIC11の出力端子は、途中のインバーターIC2の入力端子に接続されていてもよいが、最後段のインバーターIC3の入力端子に接続されている方が、発振回路2の起動時間をより短縮でき、好ましい。
As described above, in the present embodiment, when the oscillation circuit 2 is started, the first-stage inverter IC1 and the intermediate inverter IC2 are compared with the case where the output terminal of the three-state inverter IC11 is connected to the input terminal of the first-stage inverter IC1. Since there is no delay of the oscillation starting pulse (signal) at, the starting time of the oscillation circuit 2 can be shortened.
Note that the output terminal of the three-state inverter IC11 may be connected to the input terminal of the inverter IC2 in the middle, but the startup time of the oscillation circuit 2 is longer when connected to the input terminal of the last-stage inverter IC3. This can be shortened and is preferable.
また、スリーステートインバーターIC11の出力端子が接続されたインバーターIC3の1つ前段の発振回路側回路素子には、スリーステートインバーター(発振回路側スリーステート回路素子)IC4を用いている。このスリーステートインバーターIC4は、制御端子が反転型のものであり、そのスレショルドレベルは、スリーステートインバーターIC11と同様に設定されている。
なお、インバーターIC3の1つ前段の発振回路側回路素子として、スリーステートバッファーを用いることもできるが、これについては、本実施形態においてではなく、後述する他の実施形態において説明する。
A three-state inverter (oscillator circuit-side three-state circuit element) IC4 is used as the oscillator circuit-side circuit element immediately before the inverter IC3 to which the output terminal of the three-state inverter IC11 is connected. The three-state inverter IC4 has an inverted control terminal, and the threshold level is set in the same manner as the three-state inverter IC11.
Note that a three-state buffer may be used as the oscillation circuit side circuit element immediately before the inverter IC3, but this will be described in another embodiment described later, not in this embodiment.
また、発振起動用パルス発生回路付き発振回路1は、スリーステートインバーターIC4の制御端子に、発振起動用パルス発生回路3から第2の信号を入力する信号供給ライン5が設けられている。また、信号供給ライン5には、インバーターIC20が設けられている。すなわち、インバーターIC20の入力端子は、抵抗R12とコンデンサーC12との間に接続され、インバーターIC20の出力端子は、スリーステートインバーターIC4の制御端子に接続されている。これにより、第2の信号は、インバーターIC20により反転してスリーステートインバーターIC4の制御端子に入力される。これによって、スリーステートインバーターIC11の出力がハイインピーダンスのときは、スリーステートインバーターIC4は、インバーターとして作動する作動状態であり、スリーステートインバーターIC11がインバーターとして作動する作動状態のときは、スリーステートインバーターIC4の出力は、ハイインピーダンスとなっている。
In addition, the
これにより、電源を投入すると、まず、前述したように、スリーステートインバーターIC11は、インバーターとして作動する作動状態となる。一方、スリーステートインバーターIC4の出力は、ハイインピーダンスとなり、インバーターIC3は、その前段側の回路と電気的に遮断され、これにより、確実に発振を開始させることができる。
また、第2の信号のレベルが、スリーステートインバーターIC11およびIC14のスレショルドレベルに到達すると、スリーステートインバーターIC11の制御端子に入力される信号のレベルは、Hとなり、スリーステートインバーターIC11の出力は、ハイインピーダンスとなり、これより、発振起動用パルス発生回路3と発振回路2とは、電気的に遮断される。一方、スリーステートインバーターIC4の制御端子に入力される信号のレベルは、Lとなり、スリーステートインバーターIC4は、インバーターとして作動する作動状態となり、発振回路2のインバーターとして機能する。
Thus, when the power is turned on, first, as described above, the three-state inverter IC11 enters an operating state in which it operates as an inverter. On the other hand, the output of the three-state inverter IC4 becomes a high impedance, and the inverter IC3 is electrically disconnected from the circuit on the preceding stage side, so that oscillation can be started reliably.
Further, when the level of the second signal reaches the threshold level of the three-state inverter IC11 and IC14, the level of the signal input to the control terminal of the three-state inverter IC11 becomes H, and the output of the three-state inverter IC11 is As a result, the oscillation start
ここで、この発振起動用パルス発生回路付き発振回路1と、発振起動用パルス発生回路3が設けられていない場合とのそれぞれの起動時間を計算で求めると下記の通りである。
まず、発振起動用パルス発生回路付き発振回路1の発振回路2の抵抗R1、コンデンサーC1、発振起動用パルス発生回路3の抵抗R11、コンデンサーC11の各値は、1例を挙げると、抵抗R1の抵抗値は10MΩ、コンデンサーC1の容量は100pF、抵抗R11の抵抗値は10kΩ、コンデンサーC11の容量は100pFである。
発振起動用パルス発生回路3が設けられていない場合は、起動時間は、おおよそ、抵抗R1の抵抗値×コンデンサーC1の容量であるので、1m秒となる。
Here, the respective starting times for the
First, each value of the resistor R1, the capacitor C1, the resistor R11 of the oscillation starting
When the oscillation starting
これに対し、発振起動用パルス発生回路付き発振回路1では、起動時間は、おおよそ、抵抗R11の抵抗値×コンデンサーC11の容量であるので、1μ秒となり、起動時間が大幅に短縮されることが判る。
この発振起動用パルス発生回路付き発振回路1によれば、前述した第1実施形態と同様の効果が得られる。
そして、この発振起動用パルス発生回路付き発振回路1では、第1実施形態に比べ、発振回路2の起動時間をさらに短縮することができる。
On the other hand, in the
According to the
In the
<第8実施形態>
図10は、本発明の発振起動用パルス発生回路付き発振回路の第8実施形態における発振起動用パルス発生回路を示す回路図である。
以下、第8実施形態について、前述した第7実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第8実施形態は、発振起動用パルス発生回路の構成が異なること以外は前記第7実施形態と同様である。
<Eighth Embodiment>
FIG. 10 is a circuit diagram showing an oscillation starting pulse generating circuit in an eighth embodiment of the oscillation circuit with the oscillation starting pulse generating circuit of the present invention.
Hereinafter, the eighth embodiment will be described with a focus on differences from the above-described seventh embodiment, and description of similar matters will be omitted.
The eighth embodiment is the same as the seventh embodiment except that the configuration of the oscillation starting pulse generation circuit is different.
図10に示すように、第8実施形態の発振起動用パルス発生回路付き発振回路1では、発振起動用パルス発生回路3は、スリーステート回路素子としてスリーステートインバーターIC16を有している。このスリーステートインバーターIC16は、制御端子が非転型のものである。
また、信号発生部4は、抵抗R11とコンデンサーC11とが直列に接続された積分回路41と、入力端子が抵抗R11とコンデンサーC11との間に接続され、出力端子がスリーステートインバーターIC11の制御端子に接続されたインバーターIC17とを有している。
As shown in FIG. 10, in the
The
これにより、積分回路41からスリーステートインバーターIC11の入力端子に第1の信号が送出される。
また、積分回路41から出力された第1の信号は、インバーターIC17で反転され、かつ、遅延されて、第2の信号となり、その第2の信号は、スリーステートインバーターIC16の制御端子に送出される。
As a result, the first signal is sent from the integrating
The first signal output from the
ここで、本実施形態の特徴は、抵抗R11とコンデンサーC11との間と、スリーステートインバーターIC16の制御端子との間に接続された回路素子として、発振回路2における振動子Y1および抵抗R4の直列接続回路と並列に接続された複数の発振回路側回路素子のうちの最後段の発振回路側回路素子と同一の回路素子を用いていることである。すなわち、発振回路2における前記複数の発振回路側回路素子のうちの最後段の発振回路側回路素子は、インバーターIC3であるので、発振起動用パルス発生回路3では、前記回路素子として、インバーターIC17を用いている。なお、発振回路2の前記複数の発振回路側回路素子のうちの最後段の発振回路側回路素子として、バッファーを用いる場合は、同様に、発振起動用パルス発生回路3の前記回路素子として、バッファーを用いる。
Here, the feature of the present embodiment is that the oscillator Y1 and the resistor R4 in the oscillation circuit 2 are connected in series as a circuit element connected between the resistor R11 and the capacitor C11 and the control terminal of the three-state inverter IC16. The same circuit element as the last stage oscillation circuit side circuit element is used among the plurality of oscillation circuit side circuit elements connected in parallel with the connection circuit. That is, since the last oscillation circuit side circuit element of the plurality of oscillation circuit side circuit elements in the oscillation circuit 2 is the inverter IC3, in the oscillation starting
これにより、発振回路2のインバーターIC3での信号の遅延時間と、発振起動用パルス発生回路3のインバーターIC17での信号の遅延時間とを一致させることができる。
すなわち、発振回路2のインバーターIC3の入力とインバーターIC3の出力との間の遅延時間と、インバーターIC17の入力とインバーターIC17の出力との間の遅延時間とが等しくなり、電源投入時から第2の信号がスリーステートインバーターIC16のスレショルドレベルに到達するまでの時間T2と、電源投入時からインバーターIC3に入力された発振起動用パルスの変位部がインバーターIC3で反転されて出力されるまでの時間とが等しくなる。これによって、発振を開始するのと同時に、スリーステートインバーターIC16の出力がハイインピーダンスとなり、発振起動用パルス発生回路3と発振回路2とを電気的に遮断することができる。
Thereby, the delay time of the signal in the inverter IC3 of the oscillation circuit 2 can be matched with the delay time of the signal in the inverter IC17 of the oscillation start
That is, the delay time between the input of the inverter IC3 and the output of the inverter IC3 of the oscillation circuit 2 is equal to the delay time between the input of the inverter IC17 and the output of the inverter IC17. The time T2 until the signal reaches the threshold level of the three-state inverter IC16 and the time from when the power is turned on until the displacement part of the oscillation starting pulse input to the inverter IC3 is inverted and output by the inverter IC3 Will be equal. As a result, at the same time as the oscillation is started, the output of the three-state inverter IC 16 becomes high impedance, and the oscillation starting
この発振起動用パルス発生回路付き発振回路1によれば、前述した第8実施形態と同様の効果が得られる。
なお、抵抗R11とコンデンサーC11との間と、スリーステートインバーターIC11の制御端子との間に接続された回路素子として、発振回路2における振動子Y1および抵抗R4の直列接続回路と並列に接続された複数の発振回路側回路素子のうちの最後段の発振回路側回路素子と異なる回路素子を用いてもよい。例えば、一方をインバーターとし、他方をバッファーとしてもよい。
なお、この第8実施形態は、後述する各実施形態にも適用することができる。
According to the
As a circuit element connected between the resistor R11 and the capacitor C11 and between the control terminal of the three-state inverter IC11, it is connected in parallel with the series connection circuit of the vibrator Y1 and the resistor R4 in the oscillation circuit 2. Of the plurality of oscillation circuit side circuit elements, a circuit element different from the last oscillation circuit side circuit element may be used. For example, one may be an inverter and the other may be a buffer.
The eighth embodiment can also be applied to each embodiment described later.
<第9実施形態>
図11は、本発明の発振起動用パルス発生回路付き発振回路の第9実施形態を示す回路図である。なお、図9中には、各抵抗の抵抗値および各コンデンサーの容量の一例が記載されている。
以下、第9実施形態について、前述した第7実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
<Ninth Embodiment>
FIG. 11 is a circuit diagram showing a ninth embodiment of the oscillation circuit with an oscillation starting pulse generating circuit of the present invention. FIG. 9 shows an example of the resistance value of each resistor and the capacitance of each capacitor.
Hereinafter, the ninth embodiment will be described focusing on differences from the above-described seventh embodiment, and description of similar matters will be omitted.
図11に示すように、第9実施形態の発振起動用パルス発生回路付き発振回路1では、発振回路2として、ターマン発振回路を用いている。
この発振回路2においては、振動子Y1と抵抗R4との間には、コンデンサーC2の一端側が接続され、そのコンデンサーC2の他端側は、接地されている。
また、スリーステートインバーターIC4の出力端子とインバーターIC3の入力端子との間には、コンデンサーC3の一端側が接続され、振動子Y1と抵抗R4との間には、コンデンサーC3の他端側が接続されている。
As shown in FIG. 11, in the
In the oscillation circuit 2, one end side of the capacitor C2 is connected between the vibrator Y1 and the resistor R4, and the other end side of the capacitor C2 is grounded.
Further, one end side of the capacitor C3 is connected between the output terminal of the three-state inverter IC4 and the input terminal of the inverter IC3, and the other end side of the capacitor C3 is connected between the vibrator Y1 and the resistor R4. Yes.
なお、図11中、破線で記載されている「Cst」は、実際の素子ではなく、等価回路におけるインバーターIC1中の容量成分である。
この発振起動用パルス発生回路付き発振回路1では、第7実施形態と同様に、スリーステートインバーターIC11の出力端子は、最後段のインバーターIC3の入力端子に接続されている。以下、説明は省略する。
In FIG. 11, “Cst” indicated by a broken line is not an actual element but a capacitance component in the inverter IC1 in the equivalent circuit.
In the
なお、この発振起動用パルス発生回路付き発振回路1と、発振起動用パルス発生回路3が設けられていない場合とのそれぞれの起動時間を計算で求めると下記の通りである。
まず、発振起動用パルス発生回路付き発振回路1の発振回路2の抵抗R1、等価コンデンサーCst、発振起動用パルス発生回路3の抵抗R11、コンデンサーC11の各値は、1例を挙げると、抵抗R1の抵抗値は10MΩ、等価コンデンサーCstの容量は10pF、抵抗R11の抵抗値は10kΩ、コンデンサーC11の容量は100pFである。
発振起動用パルス発生回路3が設けられていない場合は、起動時間は、おおよそ、抵抗R1の抵抗値×等価コンデンサーCstの容量であるので、0.1m秒となる。
It is to be noted that the respective startup times for the
First, each value of the resistor R1, the equivalent capacitor Cst, the resistor R11 of the oscillation starting
When the oscillation starting
これに対し、発振起動用パルス発生回路付き発振回路1では、起動時間は、おおよそ、抵抗R11の抵抗値×コンデンサーC11の容量であるので、1μ秒となり、起動時間が大幅に短縮されることが判る。
この発振起動用パルス発生回路付き発振回路1によれば、前述した第7実施形態と同様の効果が得られる。
On the other hand, in the
According to the
<第10実施形態>
図12は、本発明の発振起動用パルス発生回路付き発振回路の第10実施形態を示す回路図である。
以下、第10実施形態について、前述した第7実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
<Tenth Embodiment>
FIG. 12 is a circuit diagram showing a tenth embodiment of the oscillation circuit with an oscillation starting pulse generation circuit of the present invention.
Hereinafter, the tenth embodiment will be described with a focus on differences from the above-described seventh embodiment, and description of similar matters will be omitted.
図12に示すように、第10実施形態の発振起動用パルス発生回路付き発振回路1では、発振回路2において、直列に接続された3つの発振回路側回路素子として、インバーターIC1、スリーステートバッファーIC5およびバッファーIC6を用いている。また、前段側から後段側に向って、インバーターIC1、スリーステートバッファーIC5、バッファーIC6の順番に接続されている。
As shown in FIG. 12, in the
また、スリーステートバッファーIC5は、制御端子が反転型のものであり、制御端子に入力される信号のレベルが、H(1)のとき、その出力がハイインピーダンスとなり、L(0)のとき、作動状態となり、バッファーとして作動する。
この発振起動用パルス発生回路付き発振回路1では、第7実施形態と同様に、スリーステートインバーターIC11の出力端子は、最後段のバッファーIC6の入力端子に接続されている。以下、説明は省略する。
この発振起動用パルス発生回路付き発振回路1によれば、前述した第7実施形態と同様の効果が得られる。
The three-state buffer IC5 has an inverted control terminal, and when the level of the signal input to the control terminal is H (1), the output is high impedance, and when the level is L (0), Activated and acts as a buffer.
In the
According to the
<第11実施形態>
図13は、本発明の発振起動用パルス発生回路付き発振回路の第11実施形態を示す回路図である。
以下、第11実施形態について、前述した第7実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
<Eleventh embodiment>
FIG. 13 is a circuit diagram showing an eleventh embodiment of the oscillation circuit with an oscillation starting pulse generating circuit of the present invention.
Hereinafter, the eleventh embodiment will be described with a focus on differences from the seventh embodiment described above, and description of similar matters will be omitted.
図13に示すように、第11実施形態の発振起動用パルス発生回路付き発振回路1では、発振回路2において、直列に接続された3つの発振回路側回路素子として、インバーターIC1、スリーステートバッファーIC7およびバッファーIC6を用いている。また、前段側から後段側に向って、インバーターIC1、スリーステートバッファーIC7、バッファーIC6の順番に接続されている。
As shown in FIG. 13, in the
また、スリーステートバッファーIC7は、制御端子が非反転型のものであり、制御端子に入力される信号のレベルが、L(0)のとき、その出力がハイインピーダンスとなり、H(1)のとき、作動状態となり、バッファーとして作動する。
また、発振起動用パルス発生回路3では、スリーステート回路素子として、制御端子が非反転型のスリーステートバッファーIC22を用いている。
The three-state buffer IC 7 has a non-inverted control terminal. When the level of a signal input to the control terminal is L (0), the output is high impedance, and when the level is H (1). , Become active and act as a buffer.
Further, in the oscillation starting
また、信号発生部4は、入力端子が第2の積分回路42の抵抗R12とコンデンサーC12との間に接続され、出力端子がスリーステートバッファーIC22の制御端子に接続されたインバーターIC21を有している。これにより、第2の信号は、インバーターIC21で反転されてスリーステートバッファーIC22の制御端子およびインバーターIC20に入力される。
The
この発振起動用パルス発生回路付き発振回路1では、第7実施形態と同様に、スリーステートバッファーIC22の出力端子は、最後段のバッファーIC6の入力端子に接続されている。以下、説明は省略する。
この発振起動用パルス発生回路付き発振回路1によれば、前述した第7実施形態と同様の効果が得られる。
In the
According to the
以上、本発明の発振起動用パルス発生回路付き発振回路を、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や、工程が付加されていてもよい。
また、本発明は、前記各実施形態のうちの、任意の2以上の構成(特徴)を組み合わせたものであってもよい。
As described above, the oscillation circuit with a pulse generation circuit for oscillation start according to the present invention has been described based on the illustrated embodiment. However, the present invention is not limited to this, and the configuration of each part is an arbitrary function having the same function. It can be replaced with the configuration of Moreover, other arbitrary structures and processes may be added to the present invention.
Further, the present invention may be a combination of any two or more configurations (features) of the above embodiments.
1…発振起動用パルス発生回路付き発振回路 2…発振回路 3…発振起動用パルス発生回路 4…信号発生部 41、42…積分回路 5…信号供給ライン R1、R2、R3、R4、R11、R12…抵抗 C1、C2、C3、C11、C12…コンデンサー IC1、IC2、IC3、IC12、IC15、IC17、IC18、IC19、IC20、IC21…インバーター IC6…バッファー IC4、IC11、IC16…スリーステートインバーター IC5、IC7、IC13、IC14、IC22…スリーステートバッファー Y1…振動子
DESCRIPTION OF
Claims (15)
スリーステートインバーターまたはスリーステートバッファーからなるスリーステート回路素子と、該スリーステート回路素子の入力端子および制御端子に接続され、前記スリーステート回路素子の入力端子に送出される第1の信号および前記スリーステート回路素子の制御端子に送出され、前記第1の信号よりも前記スリーステート回路素子のスレショルドレベルに到達する時間が遅い第2の信号を発生する信号発生部とを有し、前記スリーステート回路素子の出力端子から発振起動用パルスを出力する発振起動用パルス発生回路とを備え、
前記スリーステート回路素子の出力端子は、前記複数の発振回路側回路素子のうちのいずれかの前記発振回路側回路素子の入力端子に接続されており、
電源投入後、前記第1の信号により、前記スリーステート回路素子の出力端子から前記発振起動用パルスが出力され、その後、前記第2の信号により、前記スリーステート回路素子の出力がハイインピーダンスとなり、前記発振起動用パルス発生回路と、前記発振回路とが電気的に遮断されるよう構成されていることを特徴とする発振起動用パルス発生回路付き発振回路。 A plurality of oscillation circuit side circuit elements connected in series and a circuit in which a vibrator is connected in parallel, the oscillation circuit side circuit element being an inverter or a buffer;
A three-state circuit element comprising a three-state inverter or a three-state buffer; a first signal connected to an input terminal and a control terminal of the three-state circuit element and sent to the input terminal of the three-state circuit element; A signal generation unit that generates a second signal that is sent to the control terminal of the circuit element and generates a second signal that is slower than the first signal to reach the threshold level of the three-state circuit element, and the three-state circuit element An oscillation start pulse generating circuit that outputs an oscillation start pulse from the output terminal of
An output terminal of the three-state circuit element is connected to an input terminal of the oscillation circuit side circuit element of any of the plurality of oscillation circuit side circuit elements,
After turning on the power, the oscillation start pulse is output from the output terminal of the three-state circuit element by the first signal, and then the output of the three-state circuit element becomes high impedance by the second signal, An oscillation circuit with an oscillation start pulse generation circuit, wherein the oscillation start pulse generation circuit and the oscillation circuit are electrically cut off.
第2の抵抗と、第2のコンデンサーとが直列に接続された第2の積分回路とを備え、
前記スリーステート回路素子の入力端子は、前記第1の抵抗と前記第1のコンデンサーとの間に接続され、前記スリーステート回路素子の制御端子は、前記第2の抵抗と前記第2のコンデンサーとの間に接続されている請求項1ないし6のいずれかに記載の発振起動用パルス発生回路付き発振回路。 The signal generator includes a first integrating circuit in which a first resistor and a first capacitor are connected in series;
A second integrating circuit in which a second resistor and a second capacitor are connected in series;
The input terminal of the three-state circuit element is connected between the first resistor and the first capacitor, and the control terminal of the three-state circuit element is the second resistor and the second capacitor. 7. An oscillation circuit with an oscillation start pulse generating circuit according to claim 1, which is connected between the oscillation circuits.
入力端子が前記抵抗と前記コンデンサーとの間に接続され、出力端子が前記スリーステート回路素子の制御端子に接続されたインバーターまたはバッファーとを有し、
前記スリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されている請求項1ないし6のいずれかに記載の発振起動用パルス発生回路付き発振回路。 The signal generator includes an integrating circuit in which a resistor and a capacitor are connected in series;
An input terminal is connected between the resistor and the capacitor, and an output terminal has an inverter or a buffer connected to a control terminal of the three-state circuit element,
7. The oscillation circuit with an oscillation starting pulse generation circuit according to claim 1, wherein an input terminal of the three-state circuit element is connected between the resistor and the capacitor.
直列に接続され、前記複数の発振回路側回路素子と同一でかつ同数の複数の回路素子とを有し、
前記複数の回路素子のうちの初段の前記回路素子の入力端子が前記抵抗と前記コンデンサーとの間に接続され、最後段の前記回路素子の出力端子が前記スリーステート回路素子の制御端子に接続されており、
前記スリーステート回路素子の入力端子は、前記抵抗と前記コンデンサーとの間に接続されている請求項1ないし6のいずれかに記載の発振起動用パルス発生回路付き発振回路。 The signal generator includes an integrating circuit in which a resistor and a capacitor are connected in series;
A plurality of circuit elements that are connected in series and have the same number as the plurality of oscillation circuit side circuit elements,
Of the plurality of circuit elements, an input terminal of the circuit element at the first stage is connected between the resistor and the capacitor, and an output terminal of the circuit element at the last stage is connected to a control terminal of the three-state circuit element. And
7. The oscillation circuit with an oscillation starting pulse generation circuit according to claim 1, wherein an input terminal of the three-state circuit element is connected between the resistor and the capacitor.
前記信号発生部は、電源投入時から前記第2の信号が前記スリーステート回路素子のスレショルドレベルに到達するまでの時間が、電源投入時から前記発振回路に入力された前記発振起動用パルスの前記変位部が最後段の前記発振回路側回路素子から出力されるまでの時間と同一または該時間よりも大きくなるよう構成されている請求項1ないし13のいずれかに記載の発振起動用パルス発生回路付き発振回路。 The oscillation start pulse has a displacement part that rises or falls when the first signal reaches a threshold level of the three-state circuit element;
The signal generation unit is configured so that a time from when the power is turned on until the second signal reaches the threshold level of the three-state circuit element is determined based on the oscillation start-up pulse input to the oscillation circuit from the time when the power is turned on. 14. The oscillation starting pulse generation circuit according to claim 1, wherein the displacement unit is configured to be equal to or longer than a time until the displacement unit is output from the last circuit element of the oscillation circuit. With oscillation circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010052405A JP5533052B2 (en) | 2010-03-09 | 2010-03-09 | Oscillator with signal generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010052405A JP5533052B2 (en) | 2010-03-09 | 2010-03-09 | Oscillator with signal generator |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2011188314A true JP2011188314A (en) | 2011-09-22 |
JP2011188314A5 JP2011188314A5 (en) | 2013-04-18 |
JP5533052B2 JP5533052B2 (en) | 2014-06-25 |
Family
ID=44794043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010052405A Expired - Fee Related JP5533052B2 (en) | 2010-03-09 | 2010-03-09 | Oscillator with signal generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5533052B2 (en) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5423456A (en) * | 1977-07-25 | 1979-02-22 | Seiko Instr & Electronics Ltd | Oscillation circuit |
JPS55105407A (en) * | 1979-01-11 | 1980-08-13 | Nec Corp | Oscillation circuit |
JPH02143703A (en) * | 1988-11-25 | 1990-06-01 | Nec Corp | Oscillation circuit |
JPH0377406A (en) * | 1989-08-19 | 1991-04-03 | Mitsubishi Electric Corp | Oscillation control circuit |
JPH09270639A (en) * | 1996-03-29 | 1997-10-14 | Kinseki Ltd | Oscillation circuit |
JPH11284438A (en) * | 1998-03-27 | 1999-10-15 | Kinseki Ltd | Piezoelectric oscillator |
JP2001251140A (en) * | 2000-03-02 | 2001-09-14 | Rohm Co Ltd | Semiconductor integrated device |
JP2003229720A (en) * | 2002-02-04 | 2003-08-15 | Seiko Epson Corp | Method of manufacturing piezoelectric oscillator, and the piezoelectric oscillator |
JP2004056472A (en) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | Oscillation circuit |
JP2004304253A (en) * | 2003-03-28 | 2004-10-28 | Seiko Epson Corp | Oscillator and electronic apparatus employing the same |
JP2005079648A (en) * | 2003-08-28 | 2005-03-24 | Seiko Epson Corp | Oscillation circuit and semiconductor integrated circuit |
JP2006254327A (en) * | 2005-03-14 | 2006-09-21 | Epson Toyocom Corp | Buffer circuit and oscillator using same |
-
2010
- 2010-03-09 JP JP2010052405A patent/JP5533052B2/en not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5423456A (en) * | 1977-07-25 | 1979-02-22 | Seiko Instr & Electronics Ltd | Oscillation circuit |
JPS55105407A (en) * | 1979-01-11 | 1980-08-13 | Nec Corp | Oscillation circuit |
JPH02143703A (en) * | 1988-11-25 | 1990-06-01 | Nec Corp | Oscillation circuit |
JPH0377406A (en) * | 1989-08-19 | 1991-04-03 | Mitsubishi Electric Corp | Oscillation control circuit |
JPH09270639A (en) * | 1996-03-29 | 1997-10-14 | Kinseki Ltd | Oscillation circuit |
JPH11284438A (en) * | 1998-03-27 | 1999-10-15 | Kinseki Ltd | Piezoelectric oscillator |
JP2001251140A (en) * | 2000-03-02 | 2001-09-14 | Rohm Co Ltd | Semiconductor integrated device |
JP2003229720A (en) * | 2002-02-04 | 2003-08-15 | Seiko Epson Corp | Method of manufacturing piezoelectric oscillator, and the piezoelectric oscillator |
JP2004056472A (en) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | Oscillation circuit |
JP2004304253A (en) * | 2003-03-28 | 2004-10-28 | Seiko Epson Corp | Oscillator and electronic apparatus employing the same |
JP2005079648A (en) * | 2003-08-28 | 2005-03-24 | Seiko Epson Corp | Oscillation circuit and semiconductor integrated circuit |
JP2006254327A (en) * | 2005-03-14 | 2006-09-21 | Epson Toyocom Corp | Buffer circuit and oscillator using same |
Also Published As
Publication number | Publication date |
---|---|
JP5533052B2 (en) | 2014-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010087571A (en) | Oscillation circuit and method of controlling the same | |
US8736391B2 (en) | Method to shorten crystal oscillator's startup time | |
JP4228527B2 (en) | Oscillator | |
WO2010084838A1 (en) | Oscillator circuit | |
JP5533052B2 (en) | Oscillator with signal generator | |
JP2015146545A (en) | input signal amplifier | |
JP2006295362A (en) | Applied voltage control circuit for voltage controlled oscillator circuit | |
JP5533051B2 (en) | Oscillator with signal generator | |
JP2013214960A (en) | Crystal oscillation circuit and method of controlling crystal oscillation circuit | |
JP2006279608A (en) | Piezoelectric oscillator | |
JPH11284438A (en) | Piezoelectric oscillator | |
JP2006352269A (en) | Pulse width modulation circuit and switching amplifier | |
JP2020086619A5 (en) | ||
JP6081404B2 (en) | Oscillator circuit | |
JP6522956B2 (en) | Clock generator, clock generation module, and clock source selection method | |
JP3964652B2 (en) | Crystal oscillator | |
JP4852969B2 (en) | Oscillator circuit | |
JP3093140B2 (en) | Astable multivibrator | |
JP2002190723A (en) | Oscillation control circuit | |
JP3255581B2 (en) | Oscillator circuit | |
JP2004056472A (en) | Oscillation circuit | |
JP2006101385A (en) | Oscillation circuit | |
JP4643837B2 (en) | Oscillation control circuit | |
JPH07336202A (en) | Clock switching circuit | |
JP2004221632A (en) | Oscillation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130304 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5533052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |