JP2011188069A - 電子回路および電子装置 - Google Patents
電子回路および電子装置 Download PDFInfo
- Publication number
- JP2011188069A JP2011188069A JP2010048859A JP2010048859A JP2011188069A JP 2011188069 A JP2011188069 A JP 2011188069A JP 2010048859 A JP2010048859 A JP 2010048859A JP 2010048859 A JP2010048859 A JP 2010048859A JP 2011188069 A JP2011188069 A JP 2011188069A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- electronic
- switch
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Amplifiers (AREA)
Abstract
【課題】高入力インピーダンスの入力回路において誘導ノイズや帯電物の接近等による電位変動等の妨害に強く集積回路化の容易な回路および電子装置を提供する。
【解決手段】非反転増幅回路と、前記非反転増幅回路の入力端子に入力信号を接続するキャパシタンス素子と、所定の電位を発生する電圧源と、前記非反転増幅回路の入力端子と前記電圧源との間に直列に接続された第一および第二のスイッチ回路と、前記第一および第二のスイッチ回路の接続点と前記非反転増幅回路の帰還路との間に接続された第三のスイッチ回路を含んで構成され、前記第一および第二のスイッチ回路は同一のタイミングでオンオフし、前記第三のスイッチ回路は前記第一および第二のスイッチ回路と相補のタイミングでオンオフすることによって電子回路を構成する。
【選択図】図1
【解決手段】非反転増幅回路と、前記非反転増幅回路の入力端子に入力信号を接続するキャパシタンス素子と、所定の電位を発生する電圧源と、前記非反転増幅回路の入力端子と前記電圧源との間に直列に接続された第一および第二のスイッチ回路と、前記第一および第二のスイッチ回路の接続点と前記非反転増幅回路の帰還路との間に接続された第三のスイッチ回路を含んで構成され、前記第一および第二のスイッチ回路は同一のタイミングでオンオフし、前記第三のスイッチ回路は前記第一および第二のスイッチ回路と相補のタイミングでオンオフすることによって電子回路を構成する。
【選択図】図1
Description
本発明は高入力インピーダンスを要する緩衝増幅回路およびそれを含む電子装置、特に心電図、脳波などの生体計測の入力部に好適な電子回路およびそれを用いた電子装置に関する。
近年心電図計測や脳波を日常的にモニタリングし健康管理をするための研究が多くなされている。これらの生体情報は信号が微弱であり検出が容易でなく、より信号の検出がしやすい検出電極が開発されている。しかしながら、これらの電極はウェット感のあるゲルなどを用いた接触型の電極であり、日常的にモニタリングするには装着感の悪さが大きな課題である。特許文献1、非特許文献1および非特許文献2にはゲルなどの接触電極を用いずに容量結合による非接触電極による心電検出の方法が紹介されている。電極の面積と人体との距離から結合容量は数pFでありこのわずかな結合容量を通して周波数1Hz程度の信号を検出しなければならない。そのために計測器の入力となる緩衝増幅回路には非常に高い入力インピーダンスが要求される。
また、緩衝増幅回路の入力インピーダンスを高める方法については特許文献2がある。
また、緩衝増幅回路の入力インピーダンスを高める方法については特許文献2がある。
生態医工学Vol.44No.1(Mar.2006) PP.177−183 丸山敏弘ほか「非接地容量結合型電極による心電図計測」
第23回生体・生理工学シンポジウム論文集PP.233−236松田敏之ほか 「静電容量型電極による運転中の心拍変動の非接触計測」
上記先行資料のいずれにおいても、1Hz程度の信号を数pF程度の容量を通して検出する回路を構成するためには数十GΩ以上の高抵抗器を要する。また、特許文献2によって示される前置緩衝増幅回路を用いると上記の抵抗器の値は低くすることができるが、現在の技術によって半導体集積回路上に上記抵抗器を構成するには、依然として困難である。また、同文献に示されるブートストラップ回路では構成する抵抗器、およびコンデンサーの値によって前置緩衝増幅回路の周波数特性がフラットにならず、増幅される信号の波形に無視し得ない歪を伴う。この歪を少なくしようとすると抵抗器およびコンデンサーの値として実現困難な高抵抗、高容量値が要求される。あるいは周波数の極端に低い側(0.1Hz以下の領域)にゲイン特性のピークがあらわれる。この低周波におけるゲインピークは装置動作を不安定にする。たとえば摩擦電気によって帯電した人物や物体の接近等によっておこる、緩やかな入力電位の変動が強調されることになり、時として人が近づいただけで計測を不能としてしまうようなことが起こる。
さらに、上記先行資料では、高入力インピーダンス回路でしばしば問題となる、商用電源からの誘導ノイズの混入に対してはまったく考慮されていない。高入力インピーダンスの前置緩衝増幅回路の入力にはフィルターをいれてこれらのノイズを除去することができない。なぜならば、このフィルターを入れることによって前置緩衝増幅回路の入力インピーダンスを落としてしまうからである。商用電源からの誘導ノイズは入力インピーダンスが高いと意外と大きく、時によっては前置緩衝増幅回路の動作範囲を超えるような過大な入力となることもある。近年の半導体集積回路の低電源電圧化に伴い集積回路に許容される入力電圧範囲は狭くなる傾向にあり、今後ますます深刻な課題となってくる。
本発明は、上述の課題を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
[適用例1]非反転増幅回路と、前記非反転増幅回路の入力端子に入力信号を接続するキャパシタンス素子と、所定の電位を発生する電圧源と、前記非反転増幅回路の入力端子と前記電圧源との間に直列に接続された第一および第二のスイッチ回路と、前記第一および第二のスイッチ回路の接続点と前記非反転増幅回路の帰還路との間に接続された第三のスイッチ回路を含んで構成され、前記第一および第二のスイッチ回路は同一のタイミングでオンオフし、前記第三のスイッチ回路は前記第一および第二のスイッチ回路と相補のタイミングでオンオフすることを特徴とする電子回路。
上記適用例の構成によれば、上記第一、第二のスイッチ回路がオンするたびに上記電圧源によって供給される所定電位に上記非反転増幅回路の入力電位が固定される。この動作によって、信号源である人体への帯電した物や第三者の接近に伴う緩やかな電位変動などは取り除かれる。また第一第二のスイッチ回路がオフのときは入力信号が上記キャパシタンス素子を通して非反転増幅回路に伝えられ非反転増幅が行われる。第一、第二のスイッチ回路のオフ抵抗やリーク電流は第三のスイッチがオンすることにより非反転増幅回路の帰還路から補償され入力側から見たインピーダンスを下げることはない。これによって、極端な高抵抗の抵抗器や高容量のコンデンサーを使用することなく非常に高インピーダンスで歪の少ない増幅回路を構成することが可能となる。ディスクリート部品である抵抗器やコンデンサーが不要であるため半導体集積回路化が容易であり大きな利点となる。
[適用例2]上記適用例に記載の電子回路において、前記電圧源の所定の電位には信号の基準レベルが含まれることを特徴とする。
上記適用例の構成によれば、上記第一、第二のスイッチ回路がオンするたびに上記電圧源によって供給される信号の基準レベルに上記非反転増幅回路の入力電位が固定される。この動作によって、信号源である人体への帯電した物や第三者の接近に伴う緩やかな電位変動などは取り除かれ安定な前置緩衝増幅回路の構成を可能とする。
上記適用例の構成によれば、上記第一、第二のスイッチ回路がオンするたびに上記電圧源によって供給される信号の基準レベルに上記非反転増幅回路の入力電位が固定される。この動作によって、信号源である人体への帯電した物や第三者の接近に伴う緩やかな電位変動などは取り除かれ安定な前置緩衝増幅回路の構成を可能とする。
[適用例3]上記適用例に記載の電子回路において、さらにΔΣ型AD変換回路を含んで構成されることを特徴とする。
上記適用例の構成によれば、上記第一、第二、第三のスイッチ回路のオンオフ制御やタイミングをΔΣ型AD変換回路の動作と同期させることができ、また一部の制御回路を共用することが可能となり装置を構成する上において簡略化が図れる。本例による電子回路は上記第一、第二、第三のスイッチ回路のオンオフ制御に伴って差分のみを増幅する微分回路と見ることができる。微分回路が前置されるので、ΔΣ型AD変換回路に含まれるデジタルの微分回路を省略することが可能となる。
上記適用例の構成によれば、上記第一、第二、第三のスイッチ回路のオンオフ制御やタイミングをΔΣ型AD変換回路の動作と同期させることができ、また一部の制御回路を共用することが可能となり装置を構成する上において簡略化が図れる。本例による電子回路は上記第一、第二、第三のスイッチ回路のオンオフ制御に伴って差分のみを増幅する微分回路と見ることができる。微分回路が前置されるので、ΔΣ型AD変換回路に含まれるデジタルの微分回路を省略することが可能となる。
[適用例4]上記適用例に記載の電子回路において、前記電圧源の出力電位は前記ΔΣ型AD変換回路を構成する量子化回路の出力信号をDA変換して得ることを特徴とする。
上記適用例の構成によれば、上記第一、第二、第三のスイッチ回路のオンオフ制御やタイミングをΔΣ型AD変換回路の動作と同期させることができまた一部の制御回路を共用することが可能となり装置を構成する上において簡略化が図れる。本例による電子回路は上記第一、第二、第三のスイッチ回路のオンオフ制御に伴って差分のみを増幅する微分回路と見ることができる。微分回路が前置されるので、ΔΣ型AD変換回路に含まれるΔ変調部分にこの回路を使用することができる。これによって電子装置の前置緩衝増幅回路と該電子装置に含まれるAD変換回路の一部を共用することができ装置を構成する上で簡略化を図ることができる。
上記適用例の構成によれば、上記第一、第二、第三のスイッチ回路のオンオフ制御やタイミングをΔΣ型AD変換回路の動作と同期させることができまた一部の制御回路を共用することが可能となり装置を構成する上において簡略化が図れる。本例による電子回路は上記第一、第二、第三のスイッチ回路のオンオフ制御に伴って差分のみを増幅する微分回路と見ることができる。微分回路が前置されるので、ΔΣ型AD変換回路に含まれるΔ変調部分にこの回路を使用することができる。これによって電子装置の前置緩衝増幅回路と該電子装置に含まれるAD変換回路の一部を共用することができ装置を構成する上で簡略化を図ることができる。
[適用例5]上記適用例に記載の電子回路を含んで構成されることを特徴とする電子装置。
本適用例に記載の電子装置によれば、抵抗器やコンデンサーが不要であるため半導体集積回路化が容易であり大きな利点となる。
本適用例に記載の電子装置によれば、抵抗器やコンデンサーが不要であるため半導体集積回路化が容易であり大きな利点となる。
以下、電子回路の実施例について図面に従って説明する。
図1は本発明の実施例1にかかる電子回路の一例を示す回路図であり、図2は本発明の実施例1にかかる電子回路の動作を説明するために用いられる入力波形を説明する図である。本実施例1にかかる電子回路は様々な異なる動作モードで使用することができそれぞれの動作モードにおいて特長がある。図3、4、5は本発明の実施例1にかかる電子回路の動作を説明する図であり、それぞれの動作モードによる違いを説明する。
本実施例1による電子回路は容量結合型電極による心電波形の計測などの入力緩衝増幅回路に適するものである。以下容量結合型電極による心電波形の計測を例に説明するが本発明の適用範囲はこれに限るものではない。
本実施例1による電子回路は容量結合型電極による心電波形の計測などの入力緩衝増幅回路に適するものである。以下容量結合型電極による心電波形の計測を例に説明するが本発明の適用範囲はこれに限るものではない。
本実施例1による電子回路は図1(a)または(b)に示すごとく信号の入力端子101から非反転増幅回路107(破線内)の入力端子113に接続されるキャパシタンス素子102と、該キャパシタンス素子102および非反転増幅回路107の入力端子113の接続点から直列に第一のスイッチ回路103(破線内)および第二のスイッチ回路104(破線内)を介して接続される電圧源106と、前記第一のスイッチ回路103および第二のスイッチ回路104の接続点と前記非反転増幅回路107の帰還路114との間に接続された第三のスイッチ回路105(破線内)を含んで構成される。前記第一および第二のスイッチ回路103,104は同一のタイミングでオンオフし、前記第三のスイッチ回路105は前記第一および第二のスイッチ回路103,104と相補のタイミングでオンオフする。スイッチ制御端子109は前記第一、第二、第三のスイッチ回路103,104,105のオンオフを制御する信号を印加する。
容量結合型電極は面積数cm2の導電性の電極で絶縁体を介して胸部、上腕部などに対向させ人体から電気信号を検出するための電極である。本願ではこの電極と人体間によって形成される容量を含んで構成される素子や一般の電子部品としての容量素子等、容量を含む素子の上位概念としてキャパシタンス素子ということにする。これに対して本願では蓄電を目的とする一般の電子部品をコンデンサーと呼ぶことにする。キャパシタンス素子は等価的に電気容量を持って表すことができ電気回路図として図1に示した。同様に上記導電性電極に対向する皮膚は電気回路の端子としてみることができ図1では端子としての入力端子101として表わす。心電は心筋細胞内に発生する脱分極、再分極に伴って生じる電気信号であり、1Hz程度の低周波信号である。この信号源はキャパシタンス素子のこの周波数におけるインピーダンスに比較して無視できるほどの人体抵抗を通して入力端子101に接続されているとみなすことができる。
非反転増幅回路107は破線内に示すように演算増幅回路110と負帰還路を構成するための2つの抵抗器111、112によって構成される。抵抗器111の値をR1、抵抗器112の値をR2とすると該増幅回路の電圧利得は1+R1/R2となる。よく知られているようにR1→0、R2→∞を取ることもできその場合、回路図としては図1(b)に示すものとなる。図1(b)では図1(a)から第一、第二の抵抗器111、112が除かれたものであるので同じ部品は同じ番号を付して説明を省略する。
また演算増幅回路110の非反転入力端子はそのまま非反転増幅回路107の入力端子となり、反転入力端子は負帰還路に接続され負帰還がかけられる。このため演算増幅回路の高い増幅度によって反転および非反転入力端子は常にほぼ等しい電圧値になるように動作する。これによって入力端子113の入力インピーダンスはより高く見える。実際図1(b)の回路では演算増幅回路110の増幅度をAとすると演算増幅回路110に反転、非反転入力端子間のインピーダンスはA倍に見えることになる。図1(a)の回路ではR1、R2の値によってAR2/(R1+R2)倍に見える。
本実施例1では第一〜第三のスイッチ回路103〜105として、MOSトランジスターによる相補MOSスイッチを用いる場合を例示する。第一〜第三のスイッチ回路103〜105はどれも同じスイッチ回路であるので第一のスイッチ回路103を例に内部を詳細説明する。図1に示すように第一のスイッチ回路103はNチャネルMOSトランジスター115およびPチャネルMOSトランジスター116が並列に接続されたものである。オンのときはNチャネルMOSトランジスター115のゲートの電位を高くして、PチャネルMOSトランジスター116のゲートの電位を低くし、オフのときはその逆となるようにスイッチ制御端子109の電位を制御する。117はインバーターであり図1の例では第一のスイッチ回路103のNチャネルMOSトランジスター115のゲートに与える電位を反転させPチャネルMOSトランジスター116のゲート電位を発生させている。第三のスイッチ回路105は第一、第二のスイッチ回路103、104と相補のタイミングでオンオフさせるので第一、第二のスイッチ回路103、104とP、NチャネルMOSトランジスター115、116のゲートを入れ替えて接続させればよい。
次に本実施例1の基本的な動作について説明する。まずスイッチ制御端子109の電位を高くしたとき、第一、および第二のスイッチ回路103、104がオンして、第三のスイッチ回路105がオフする。このとき、信号周波数に対して十分短い時間でキャパシタンス素子102が充放電され非反転増幅回路107の入力端子113は電圧源106の供給する電位となる。これによって人体(信号源)と本電子回路間の電位差はキャパシタンス素子102によって読み込まれ保持される。この状態からスイッチ制御端子109の電位を低くすると第一、第二のスイッチ回路103、104がオフし第三のスイッチ回路105がオンする。この状態では第一のスイッチ回路103と第二のスイッチ回路104の接続点の電位は帰還路、すなわち演算増幅回路110の非反転入力端子の電位と同じ電位となる。演算増幅回路では正常動作時において反転、非反転の両入力端子間の電位差は非常に小さいものとなる。ゆえにオフ時の第一のスイッチ回路103の両端の電位差は非常に小さいものとなり、キャパシタンス素子102の側からみた第一のスイッチ回路103のオフインピーダンスは非常に高く見えることになる。
実際、図1(b)の回路では演算増幅回路の増幅度をAとすると第一のスイッチ回路103のオフ抵抗はA倍に見えることになる。図1(a)の回路ではR1、R2の値によってAR2/(R1+R2)倍に見える。周波数1Hzに対してキャパシタンス素子102のインピーダンスは数十GΩ以上あるが、この作用により該キャパシタンス素子102側からみて入力回路のインピーダンスは非常に高く、数十TΩ程度、が容易に実現できる。これによって、微小な信号をキャパシタンス素子102のインピーダンスが非常に高いにもかかわらず正しく非反転増幅回路107の入力端子113に伝えることができる。この信号は非反転増幅回路107によって増幅、インピーダンス変換され出力端子108より出力される。
本実施例1では第一のスイッチ回路103のオフ抵抗を高めるだけでなく、第一のスイッチ回路103を構成するMOSトランジスターのチャネルリーク電流も低インピーダンスの帰還路側から第三のスイッチ回路105を通して流すことができるのでこの影響も排除できる。すなわち、スイッチ制御端子109に与える電位により第一〜第三のスイッチ回路103〜105をオンオフし、適宜基準となる電圧源106の電位を読み込み、この電位からの信号変化を高入力インピーダンスの増幅回路によって増幅し出力する。回路を構成するスイッチ群や増幅回路の入力インピーダンスは負帰還の働きにより非常に高インピーダンスに保つことができ、検出した信号を減衰することなく、また大きな歪を生じることなく正しく増幅(緩衝増幅)することができる。上記では基準の電位を与える電圧源106を有するが、基準電位は増幅回路の接地電位であってもよく、この場合は電圧源出力として接地電位を利用でき電圧源106を省略できる。
本実施例1の電子回路はスイッチ制御端子109に与える電位のタイミングによって様々な動作モードで動作させることができ、それぞれ特長がある。以下に各動作モードについて説明する。
その前に、図2において、本実施例1における典型的な信号波形について、またシミュレーションを行うための模擬の信号波形について説明する。
図2(a)は典型的な心電波形の一周期を示す図であり、ほぼ1秒程度の周期を持つ周期波形である。心電信号は心室心房の脱分極と再分極に伴って発生する微小(数mV程度)な信号であり、P波、R波、T波などと名前がつけられている。本願では回路のシミュレーションを行うためにこの波形をモデル化して図2(b)に示すような波形を用いる。すなわちR波のみを三角波で近似し他は省略する。波高値は10mVとし、周期は1秒とする。
図2(a)は典型的な心電波形の一周期を示す図であり、ほぼ1秒程度の周期を持つ周期波形である。心電信号は心室心房の脱分極と再分極に伴って発生する微小(数mV程度)な信号であり、P波、R波、T波などと名前がつけられている。本願では回路のシミュレーションを行うためにこの波形をモデル化して図2(b)に示すような波形を用いる。すなわちR波のみを三角波で近似し他は省略する。波高値は10mVとし、周期は1秒とする。
図2(c)、(d)はこうして近似した心電信号波形202に誘導ノイズを重畳した波形201である。誘導ノイズは主として商用電源からの誘導であり、本実施例では周波数50Hzとした。混入するノイズの大きさは時として信号に対して100〜数千倍に及ぶが図2(c)では10倍の場合を示している。なお、図では心電信号波形202に誘導ノイズが重畳された波形201では異なるスケールでプロットしてある。誘導ノイズ周波数は信号の周波数に対して十分に高いので図2(c)では誘導ノイズが重畳された波形201はほとんど包絡線しか見えない。図2(d)は横軸を拡大し誘導ノイズが重畳された波形201の詳細がよく見えるようにプロットした図である。
(第一の動作モード)
図3(a)、(b)は信号の周期程度よりも遅い(長い)周期で第一〜第三のスイッチ回路103〜105をオンオフする場合の動作について説明している。図3(a)、(b)は第一〜第三のスイッチ回路103〜105をオンオフするために図1のスイッチ制御端子109に印加される制御信号301、心電信号に長周期の変動が加わった信号302および本実施例1における電子回路の出力信号303の波形を示す図であり、図3(b)は図3(a)の横軸(時間軸)を拡大した詳細図である。このような長周期の変動は帯電した人物や物体が計測対象に接近した場合などによく起こる。図では例として変動振幅が信号の2倍、周期が50倍の場合を例示しており、また制御信号301の周期は信号の5倍とし、電圧源106の出力値として接地電位とした。なお、縦軸も信号の大きさに応じてスケーリングしてあり、制御信号301は右側のスケール、入力信号302および出力信号303は左側のスケールでプロットしてある(単位はV)。
図3(a)、(b)は信号の周期程度よりも遅い(長い)周期で第一〜第三のスイッチ回路103〜105をオンオフする場合の動作について説明している。図3(a)、(b)は第一〜第三のスイッチ回路103〜105をオンオフするために図1のスイッチ制御端子109に印加される制御信号301、心電信号に長周期の変動が加わった信号302および本実施例1における電子回路の出力信号303の波形を示す図であり、図3(b)は図3(a)の横軸(時間軸)を拡大した詳細図である。このような長周期の変動は帯電した人物や物体が計測対象に接近した場合などによく起こる。図では例として変動振幅が信号の2倍、周期が50倍の場合を例示しており、また制御信号301の周期は信号の5倍とし、電圧源106の出力値として接地電位とした。なお、縦軸も信号の大きさに応じてスケーリングしてあり、制御信号301は右側のスケール、入力信号302および出力信号303は左側のスケールでプロットしてある(単位はV)。
図に示したように制御信号301電位が高くなるたびに、キャパシタンス素子102に充放電が起こり、非反転増幅回路107の入力端子113が接地電位に戻され、制御信号301の電位が低くなるとき、その直前の入力信号(変動を含む)302の電位からの差分が増幅され出力信号303となって出力される。図から明らかなようにこのようにスイッチングすることによって長周期の変動を軽減することが可能である。
この作用をより効果的に得るにはスイッチングの周期を例えば信号の周期ほどにあげればよい。スイッチング周期を信号周期にあわせるには図3(c)に例示する構造の電子装置によって実現できる。図3(c)において、311は図1に示した電子回路による緩衝増幅回路をあらわすブロックで、310が入力端子101に、316が電子回路の出力端子108に、スイッチ制御端子315がスイッチ制御端子109に相当する。該緩衝増幅回路311の出力はAD変換回路312に伝えられAD変換され端子314からデジタル値として出力される。この出力は測定データとして様々に処理し利用されると同時に処理回路313に伝送される。処理回路313では得られた信号波形を概観しピークなどの特徴点を検出し周期を決定するとともに波形計測に影響の少ない時点を選択してそのときにスイッチ制御端子315を通して該緩衝増幅回路311に基準電位を読み込ませる。処理回路では計測信号の周期変動やノイズの影響を排除するためにデジタルフィルターや、相関回路、デジタル位相ロックループのような手法を用いてもよい。なお、スイッチ制御端子315の電位が高い時には基準の電位読み込みとなり、計測する信号が出力できないが、基準電位の読み込みは典型的には数マイクロ秒で完了するため、P、Q、R波などの特徴点と重ねなければほとんど信号計測に影響がない。
(第二の動作モード)
図4は第二の動作モードを示すタイム図である。第二の動作モードでは信号に重畳された誘導ノイズの除去が有効に行える。特に高入力インピーダンスを要する増幅回路にフィルターを前置することは信号帯域におけるフィルターインピーダンスが非常に高くなければならず(本実施例1の典型的な値は数百TΩ以上)このようなフィルターを実現することは事実上不可能であり本実施例の本動作モードは効果が大きい。
図4は第二の動作モードを示すタイム図である。第二の動作モードでは信号に重畳された誘導ノイズの除去が有効に行える。特に高入力インピーダンスを要する増幅回路にフィルターを前置することは信号帯域におけるフィルターインピーダンスが非常に高くなければならず(本実施例1の典型的な値は数百TΩ以上)このようなフィルターを実現することは事実上不可能であり本実施例の本動作モードは効果が大きい。
図4(a)は動作の概要を示すために装置全体にわたって主要な信号波形を示す図、図4(b)は図4(a)に示した波形の一部がより詳細にわかるように時間軸を拡大したもの、さらに図4(c)は図4(b)に示した波形の一部がさらにより詳細にわかるように時間軸を拡大した図である。図中同じ番号の波形は同じ信号を表す。
図4において、401はスイッチ制御端子109に印加されるスイッチ制御信号である。また、信号403は、入力端子101に入力されるノイズを含んだ信号であり心電波形である信号402に誘導ノイズが重畳されたものである。各信号の諸元は図2に上述したものと同じである。スイッチ制御信号401は商用電源からの誘導ノイズの周期に同期しスイッチングする。図4(c)に詳述するように本動作モードでは第一、第二のスイッチ回路103、104がオフして信号が増幅されるのは誘導ノイズ周期の1/10となっている。商用電源の周波数はあらかじめわかっているのでそれにあわせて商用電源と同じ周波数でスイッチングを行う。スイッチ制御信号401が高電位のときは本実施例1による電子回路による緩衝増幅回路は基準レベルを出力し入力信号の増幅は行わない。スイッチ制御信号401が高から低に変わる寸前の信号電位と該電子回路の基準レベルの電位差はキャパシタンス素子102によって読み込まれ保持され、スイッチ制御信号401が低のときその直前の入力信号の電位との差を増幅し出力する。信号404はこの出力信号を示す。この信号404にはスイッチングによって発生する周波数成分と誘導ノイズ成分(同じ周波数なので区別は困難)と計測対象となる信号(の差分)が含まれる。信号405は上記スイッチングによって発生する周波数成分と誘導ノイズ成分を取り除くべくローパスフィルターを通して得られる波形であるが十分に上記成分が取りきれていない。この不要な成分を取り除くためにさらに50Hzのノッチを通すことによって信号406が得られる。この信号はスイッチングによる差分信号であり、信号406に示すように計測する信号402の微分波形であるのでこの信号を積分することによって元の信号を得ることができる(図4の信号407)。上述のフィルターやノッチはAD変換後デジタル処理により実現してもよいし、図1に示す電子回路に後置するアナログフィルターで行ってもよい。本実施例1の電子回路による緩衝増幅により上記のいずれも実施が容易となる。
なお図4では信号の縦軸は適宜スケーリングしてプロットしてある。図4(a)では信号402、403に対して信号401は1/20に縮小、信号404は5倍、信号405は200倍、信号406は2500倍、信号407は5000倍にそれぞれ拡大した。また図4(b)では、信号401のみ他に対して1/20に縮小してある。さらに図4(c)では信号403、404は左縦軸のスケール(単位mV)で、信号401は右縦軸のスケール(単位V)によりプロットした。
スイッチ制御信号401は誘導ノイズの周波数に同期させれば良く、その周波数はあらかじめわかっておりしかも安定しているのでスイッチ制御信号401の発生は容易である。スイッチ制御信号401の電位が低の期間が短いほど誘導ノイズの成分は小さくなるが同時に信号の成分も小さくなってしまう。またスイッチ制御信号401の電位が低となる期間を誘導ノイズの正または負のピークに合わせるとより誘導ノイズの影響を小さくできる。このタイミングを得るには例えば図3(c)に示したような構成によって処理回路313でAD変換回路312出力の変動を検出し誘導ノイズの影響の少ないタイミングを選択すればよい。商用電源の周波数は比較的安定しているので、スイッチ制御信号401との位相ずれは比較的ゆっくりした信号の変動として現れるためその検出は容易である。
また計測対象となる信号の変化は誘導ノイズ周波数に対して十分に遅いので例えばR波1発に対して数回のサンプルを行うことができこのようなスイッチング方法でも十分信号の検出が可能である。
(第三の動作モード)
図5は第三の動作モードを示すタイム図である。図5(a)、(b)、(c)にはスイッチ制御信号501、計測対象となる信号波形502、誘導ノイズを含む入力信号503および図1に示した電子回路の出力波形(出力信号ともいう)504、および該出力波形からスイッチングに伴う周波数成分を除去した波形505が図示されている。それぞれの信号の細部が良くわかるように図5(a)、(b)、(c)の順に時間軸の一部を拡大したものである。なお誘導ノイズ振幅は信号波高値の100倍とし図5(a)では計測対象の信号波形502は左縦軸、誘導ノイズと入力信号503を含んだ入力信号503は右縦軸によりプロットしてある。図5(b)、(c)は同一スケールでプロットしてある。
図5は第三の動作モードを示すタイム図である。図5(a)、(b)、(c)にはスイッチ制御信号501、計測対象となる信号波形502、誘導ノイズを含む入力信号503および図1に示した電子回路の出力波形(出力信号ともいう)504、および該出力波形からスイッチングに伴う周波数成分を除去した波形505が図示されている。それぞれの信号の細部が良くわかるように図5(a)、(b)、(c)の順に時間軸の一部を拡大したものである。なお誘導ノイズ振幅は信号波高値の100倍とし図5(a)では計測対象の信号波形502は左縦軸、誘導ノイズと入力信号503を含んだ入力信号503は右縦軸によりプロットしてある。図5(b)、(c)は同一スケールでプロットしてある。
本動作モードでは誘導ノイズ周波数や信号周波数に比較して十分に高い周波数によってスイッチングする場合である。この場合、スイッチ回路の働きによって非反転増幅回路107の入力端子113の電位レベルの範囲が小さくなるため、誘導ノイズの振幅が上記非反転増幅回路107の動作範囲を超えてしまうような大振幅であっても増幅が可能である。また、スイッチ制御信号501の信号レベルが高の期間、すなわち基準レベルを読み込む期間を信号の増幅の期間に比較し短くできるので該電子回路の出力で得られる信号レベルも小さくなることはない。
図5(c)で詳述されるようにスイッチ制御信号501のレベルが高のときキャパシタンス素子102が充放電され非反転増幅回路107の入力端子113の電位レベルが基準レベルに設定される。スイッチ制御信号501のレベルが低になるとその直前の入力信号503からの変化分(差分)が非反転増幅回路107によって増幅され出力される(出力波形504として図示)。非反転増幅回路107の出力信号504には入力信号503をスイッチング周期によってサンプリングした信号成分とスイッチング周波数成分が含まれる。このうちスイッチング周波数成分を取り除くと波形505が得られる。スイッチング周波数は信号や誘導ノイズに対して十分に高い周波数なのでその成分の除去は容易である。この信号からさらにノッチによって誘導ノイズ周波数成分を取り除くと図5(d)に示す波形506が得られる。この波形は該電子回路の差分増幅の作用によって計測対象の入力信号503を微分したものとなる。これをさらに積分すれば出力波形507が得られる。なお、図5(d)の横軸スケールは図5(a)よりもさらに広い時間範囲となっている。また、図5(d)では出力波形507が元の波形である入力信号503にくらべ多少ノイジーであるが、初期条件の影響と、またノイズ成分が信号の100倍(ピークツーピークで比較して200倍)という極端な波形を入力したために起こっている。フィルターもアナログフィルターでシミュレーションした結果である。上述したように該電子回路に後置AD変換回路にてAD変換しデジタル処理によればさらにきれいな波形を得ることが可能である。
以上述べたように本実施例に拠ればキャパシタンス素子102は検出のための電極と人体で構成され、それ以外はすべて半導体集積回路に容易に搭載できる素子のみで構成が可能であり、従来のように極端に高い抵抗値の抵抗器やコンデンサーを必要としない。本実施例に拠れば簡単な構成で歪がなくまた、極端に大振幅の変動や誘導ノイズの混入に対しても排除能力大きな緩衝増幅回路を構成することが可能である。これによって装置の製造コストを下げまた高信頼性が確保できる。
図6は本発明の実施例2にかかる電子装置の構成を示すために描いたシミュレーションモデルのブロック図である。図中電子回路602は実施例1にて説明した電子回路をシミュレーションモデルで描いた図であり、端子601は端子620がスイッチ制御信号を入力する端子であり、それぞれ図1の入力端子101、スイッチ制御端子109に相当する。電子回路602はモデル的にはスイッチ制御端子に印加される周波数によって差分をサンプリングし増幅する増幅回路であり減算回路605と遅延素子607で表すことができる。電子回路602の出力はAD変換回路に入力されAD変換される。電子回路602ではAD変換回路方式としてΔΣ型AD変換回路と組み合わせて用いる場合に特に効果が大きく本実施例ではこの場合を示す。ΔΣ型AD変換回路は大きく分けて主としてアナログ回路で構成される少数ビットのAD変換回路(ΔΣ変調器)603とデジタルフィルター604で構成される。
本実施例ではΔΣ変調器603として1次ΔΣ変調器を用い、またデジタルフィルターとして2次デジタルフィルターを用いた場合を例示した。
ΔΣ変調器603はアナログ積分回路611と量子化回路、すなわち低ビットのAD変換回路612と該AD変換回路612出力を一クロック遅延させる遅延回路606と該遅延回路信号を入力信号から引き算する差分(微分)回路608から構成される。差分回路608はアナログ回路であるため、量子化回路としてのAD変換回路612から差分回路608にいたる経路にはDA変換回路が含まれるが、多くの場合量子化回路は1ビットAD変換、すなわち単純なレベルコンパレーターが用いられるため、DA変換回路出力は単純な2値出力の回路となる。このため図内ではDA変換回路を省略している。AD変換回路612で量子化を行う際に量子化誤差NQが誤差となって混入する。量子化ノイズの周波数成分は差分回路608によって高域が強調されたものとなっている。デジタルフィルター604ではこの量子化誤差を取り除くとともに、誘導ノイズ除去のためのノッチ特性やその他長周期の変動等も適宜除去できるように設計することが可能である。
ΔΣ変調器603はアナログ積分回路611と量子化回路、すなわち低ビットのAD変換回路612と該AD変換回路612出力を一クロック遅延させる遅延回路606と該遅延回路信号を入力信号から引き算する差分(微分)回路608から構成される。差分回路608はアナログ回路であるため、量子化回路としてのAD変換回路612から差分回路608にいたる経路にはDA変換回路が含まれるが、多くの場合量子化回路は1ビットAD変換、すなわち単純なレベルコンパレーターが用いられるため、DA変換回路出力は単純な2値出力の回路となる。このため図内ではDA変換回路を省略している。AD変換回路612で量子化を行う際に量子化誤差NQが誤差となって混入する。量子化ノイズの周波数成分は差分回路608によって高域が強調されたものとなっている。デジタルフィルター604ではこの量子化誤差を取り除くとともに、誘導ノイズ除去のためのノッチ特性やその他長周期の変動等も適宜除去できるように設計することが可能である。
2次のデジタルフィルターは2つのデジタル積分回路である積分回路613、614とデシメーションのためのスイッチ621、2つの微分回路615、616から構成される。積分回路613、614は内部の構成が同じデジタル回路によって構成される加算回路からなる。モデルとしてはアナログ積分回路611と同じ構成となるので説明は省略する。この2つの積分回路によってΔΣ変調器603によって混入した量子化ノイズを除去する。
同様に微分回路615、616は内部の構成が同じデジタル回路で構成される。モデルとしては電子回路602の内部構造と同じなので説明を省略する。電子回路602はアナログ信号の差分を増幅する回路であり、また微分回路615、616はデジタル回路で構成される差分回路であるので内部構成のモデルは同じである。この微分回路615、616のクロックを適当に間引く(デシメーション)ことによってAD変換特性に鋭いノッチ特性を持たせることができる。ノッチのヌル点を誘導ノイズの周波数にあわせることによって高い妨害排除能力を得ることができる。
ΔΣAD変換回路に通常用いられる2次のデジタルフィルターは上記のように2つの積分回路613、614と2つの微分回路615、616が用いられるが、本実施例においてこの構成を取ると出力端子617に現れる信号は計測すべき信号の微分波形となる。なぜならば電子回路602が前置され、この回路が差分増幅回路として働いているからである。多くの心電計測において検出波形の微分値がデータ処理に用いられるので即この出力を利用することができる。心電波形の微分していない元の波形がほしい場合は微分回路616を省略すればよい。
電子回路602のスイッチ制御端子としての端子620に与えるスイッチ制御のための信号は、望ましくはΔΣ型AD変換回路を構成するΔΣ変調器603やデジタルフィルター604に用いられるクロックに同期させるべきである。その場合クロックの発生回路は共用が可能である。これによって電子回路602は上記第三の動作モードに基づいて動作することになる。特別に変動やノイズ排除能力を期待する場合は上記複数の動作モードを適宜使い分けてもよい。その場合はスイッチ制御信号の周波数および位相を変更するだけでよい。
本実施例2による電子装置は上記構成によって高入力インピーダンスで信号検出が可能であり、ノイズや変動に対して強靭な排除能力を持つ。また極端な高抵抗や高容量のコンデンサーを必要とせず半導体集積回路化が容易であり低コスト、高信頼性の装置を実現できる。
図7(a)に本発明の実施例3にかかる電子装置のブロック図を、図7(b)、図7(c)に動作を説明するタイム図を示す。
本実施例は実施例2における差分回路608を実施例1にて説明した電子回路と同様の電子回路701で置き換えたものである。図7では電子回路701はモデルではなく回路図で示してある。入力端子である端子702は、図1に示した入力端子101に相当する。実体としては端子ではなく人体皮膚が形成するキャパシタンス素子102の対向電極である。ここに計測すべき信号の心電706およびノイズ源707が直列に接続された形となる。電子回路701の出力端子703は、図1に示した出力端子108に相当する。上記に説明したようにスイッチ制御端子704に入力される信号の周波数によって差分がサンプリングされ出力される。DA変換回路705は、AD変換回路612の出力(デジタル値)を1クロック遅延し符号を逆にした(−1を乗算した)後、アナログ信号に変換する。DA変換回路705は図1における電圧源106に相当する。AD変換回路612の出力を減算しつつ、各サンプリング時点からの差分を増幅するように作動する。アナログ積分回路611以降は実施例2と同じなので図6と同じ番号を付し説明を省略する。
なお、本実施例では上記実施例2における差分回路608の役割を電子回路701が負うので微分回路616は省略できない。
動作のより詳しい説明を図7(b)、図7(c)に示すタイム図により説明する。図7(b)に計測すべき信号波形711、微分回路616の出力(D1)712、(デジタル値)を示す。縦軸は電圧で単位はmV、横軸は時間で単位は秒である。図では検出波形の量子化ノイズが目立つが図のわかりやすさを優先して故意にデシメーション比を低くした結果であって、デシメーション比とクロック周波数を適切に選べば必要な分解能を得ることができる。
図7(c)はノイズを含んだ信号源、すなわち端子702に印加される信号(S+N)714とスイッチ制御端子704に印加される信号によって前記S+Nをサンプリングしたサンプリング波形(U)715、アナログ積分回路611出力(Us)716、AD変換回路612出力(V)717を示す。電子回路701出力(Ud)はサンプリング波形(U)715を緩衝増幅した信号であるのでサンプリング波形(U)715と同じである。図7(c)の縦軸は相対値で無単位、横軸は時間で単位はミリ秒である。図7では例としてスイッチ制御信号の周期(サンプリング周期)を0.5msの場合を図示している。AD変換回路612はアナログ積分回路611の出力Usを監視しサンプルタイミング毎にUsの値がスレッショルドVt(図では例としてVt=25の場合を図示している。)を超えていればデジタル値V=+100を出力し、−Vtより少なければデジタル値V=−100を出力する。この信号V717は遅延回路606によって1クロック遅延されたのちDA変換回路705によって符号を反転させるとともにアナログ信号に変換され図1における電圧源106の信号として電子回路701に帰還される。したがってDA変換回路705の出力はz変換を用いて−z-1Vと表すことができる。
電子回路701内部ではスイッチ制御端子704に印加されるスイッチ制御信号に従って、該制御信号が高のときDA変換回路705の電圧を読み込む。図7ではスイッチ制御信号は毎0.5msにおいてきわめて短い時間に高を出力しその他では低の信号の場合を例示している。電子回路701では上記DA変換回路705出力、すなわち−z-1Vを基準として、各サンプリング時点からの変化分のみ抽出し信号U715となり緩衝増幅され、信号Udとなる(波形はUと同じ)。
電子回路701のスイッチ制御端子704に与えるスイッチ制御のための信号は望ましくはΔΣ型AD変換回路を構成するΔΣ変調器603やデジタルフィルター604に用いられるクロックに同期させるべきである。その場合クロックの発生回路は共用が可能である。これによって本実施例3による電子回路701は上記第三の動作モードに基づいて動作することになる。
本実施例3では電子回路701を高インピーダンスの緩衝増幅回路として利用できるばかりでなく、ΔΣ型AD変換回路の一部を構成する差分回路の役割も負わせることができる。
本実施例3にかかる電子装置は上記構成によって高入力インピーダンスで信号検出が可能であり、ノイズや変動に対して強靭な排除能力を持つ。また極端な高抵抗や高容量のコンデンサーを必要とせず半導体集積回路化が容易であり低コスト、高信頼性の装置を実現できる。
図8に上記実施例にかかる電子装置の他の実施例の構成をシミュレーションモデルで示す。図8(a)は上記実施例2の電子装置において1次ΔΣAD変換回路部分を2次のΔΣAD変換回路、すなわち2次のΔΣAD変調回路803と3次のデジタルフィルター804で置き換えたものである。1次の場合に比較し必要なAD変換のサンプリングレートや有効分解能を得るためのクロック周波数などの選択自由度があがり設計が容易となる。
入力端子801に入力された信号S+Nは、実施例1にて説明した電子回路と同様の電子回路802によってスイッチ制御端子に印加されるスイッチ制御信号によってサンプリングされる差分信号Uが出力され2次のΔΣAD変調回路803と3次のデジタルフィルター804で構成される2次ΔΣAD変換回路に入力される。
2次のΔΣAD変調回路803は2つの差分回路805、807と2つの積分回路806、808と量子化回路809および遅延回路810から構成される。通常は遅延回路を除いてアナログ回路で構成される。まず、電子回路802からの信号は量子化回路809の出力信号Vを1クロック遅延させた信号z-1Vを差分回路805によって減算し、積分回路806で積分する。差分回路805出力をUd1、積分回路806出力をUs1とする。Us1はさらに差分回路807によってz-1Vを減算し積分回路808によって積分する。差分回路807出力をUd2、積分回路808出力をUs2とする。Us2は量子化回路809によって低分解能のAD変換がなされ量子化されデジタル信号Vを出力する。通常差分回路805、807はアナログ回路なので量子化回路809から遅延回路810を介して差分回路805、807に至る経路のどこかにデジタル信号をアナログ値に変換するDA変換回路が必要である。量子化回路809の分解能は1ビット(単なるレベルコンパレータ)または2ビット程度のきわめて簡素なものであり、これによって上記のDA変換回路もきわめて簡素なものでよい。ゆえに図8ではDA変換回路の図示を省略した。
デジタルフィルター804は低分解能で量子化誤差NQを多く含んだデジタル信号VからNQを取り除くとともに必要な分解能を得るために用いられ、ΔΣ変調回路の次数が2次であれば3次以上のデジタルフィルターが必要である。本実施例ではデジタルフィルターとして3次デジタルフィルターを用いる場合を例示する。デジタルフィルター804は3つの縦続接続されたデジタル積分回路811、812、813および3つのデジタル微分回路815、816、817から構成されおのおのS1、S2、S3、D1、D2、D3を出力する。D3はすでに電子回路802による差分回路が前置されているので信号の微分波形である。多くの場合微分された信号を計測結果として利用できるが、微分されていない信号が必要ならばD2が利用できる。
814はデシメーションを模式的に示すスイッチでデシメーション比を調整することにより必要な分解能およびサンプリングレートを設定することができる。またデジタルフィルターのクロック周波数とデシメーション比によってデジタルフィルターに強いノッチ特性を持たせることが可能であり、このノッチ周波数を例えば信号に混入する誘導ノイズの周波数に合わせることにより、高い妨害排除能力を得ることができる。
図8(b)は上記実施例3と同様に図8(a)の差分回路805を実施例1にて説明した電子回路と同様の電子回路821の差分機能を用いて置き換えたものである。すなわちz-1Vを反転回路822によって符号反転させ、すなわち−z-1Vを得て図1に示した電圧源106とする。これによって上記実施例3同様に電子回路821はスイッチ制御端子819に入力されるスイッチ制御信号の周波数によってS+Nをサンプリングし、差分信号とz-1Vの差すなわち(S+N)(1−z-1)−z-1Vを出力する。
なお、差分回路807に加算器を用いることにすれば、デジタル値で−z-1Vを計算した後にDA変換することにより差分回路807への入力と電圧源106の信号を共用し、反転回路822を省略することができる。
Ud1以降の構成は上記の図8(a)と同じなので同じ番号を付し説明を省略するが本実施例4では図8(a)の実施例における差分回路805の役割を電子回路821が負うので微分回路616は省略できない。
本実施例4に示す電子装置は、上記構成によって高入力インピーダンスで信号検出が可能であり、ノイズや変動に対して強靭な排除能力を持つ。また極端な高抵抗や高容量のコンデンサーを必要とせず半導体集積回路化が容易であり低コスト、高信頼性の装置を実現できる。必要なAD変換のサンプリングレートや有効分解能を得るためのクロック周波数などの選択自由度があがり設計が容易となる。
図9は本発明にかかる実施例5としての電子装置を示す図である。実施例5では、電子回路および電子装置を容量結合型センサーを用いた心電波形計測装置を例として示す。図9(a)は心電波形計測装置の概観を例示し、また図9(b)は心電波形計測装置のブロック図を示すととともに該計測装置が実際に動作する際の電気的な環境を表す等価回路を示す。
図9(a)は心電波形計測装置の概観を例示し、外筐901と容量結合型のセンサー電極902が示されている。センサー電極902は人体表面に対向しこの電極と人体間に構成される容量を通して心電の電気信号を検出する。903は表示体であり測定結果の表示などに用いられる。心電波形計測装置を構成する回路等の他の構成要素は外筐901内部に電池等の電源とともに収納される。外筐901は後述するように導電性を持つのが好ましい。センサー電極のサイズは数cm2またはそれ以下で十分である。半導体集積回路技術などを使うことによってクレジットカードサイズ程度以下に薄くまた小さく装置を構成することは容易である。図9(a)は図中Aの側が表面で表示体903はこちら側から見る。またセンサー電極は人体に対向するようにすなわち図のB側が人体の胸部、上腕部など心電検出が可能な人体部位に帯、ベルトなどで固定する。胸部に当てる場合は胸ポケットのついた下着に装着してもよい。これによって、従来の心電計測装置の電極装着時のようにゲル状であって粘性のある感触(ねっとりとした感触)などの不快感がなく長時間の計測でも被験者にとって快適である。
図9(b)に本実施例による心電波形計測装置911のブロック図および該計測装置が実際に動作する際の電気的な環境を表す等価回路を示す。
センサー電極910を通して検出した信号は実施例1にて説明した電子回路と同様の電子回路913によって差分増幅されたのちAD変換回路914によってAD変換が行われ、計測すべき心電波形のデータを得る。AD変換回路方式としてΔΣ型AD変換を使用すると効果が大きく、電子回路913およびAD変換回路914をまとめて(一点差線912内)上記実施例2〜4を使用することができる。AD変換回路914によって得られたデータは処理回路915によって適宜ノイズの除去、心拍変動(HRV)解析などが行われ結果を表示体918に表示する。またデータは記憶部930に蓄えられ、外部インターフェース回路916によって端子919より外部コンピューターなどに有線伝送、または無線インターフェース917によって無線伝送され、外部のコンピューターなどによってより高度な解析やデータ処理を行うこともできる。不整脈等の診断において1日程度の長い計測データが必要なときに特に有効であろう。
センサー電極910を通して検出した信号は実施例1にて説明した電子回路と同様の電子回路913によって差分増幅されたのちAD変換回路914によってAD変換が行われ、計測すべき心電波形のデータを得る。AD変換回路方式としてΔΣ型AD変換を使用すると効果が大きく、電子回路913およびAD変換回路914をまとめて(一点差線912内)上記実施例2〜4を使用することができる。AD変換回路914によって得られたデータは処理回路915によって適宜ノイズの除去、心拍変動(HRV)解析などが行われ結果を表示体918に表示する。またデータは記憶部930に蓄えられ、外部インターフェース回路916によって端子919より外部コンピューターなどに有線伝送、または無線インターフェース917によって無線伝送され、外部のコンピューターなどによってより高度な解析やデータ処理を行うこともできる。不整脈等の診断において1日程度の長い計測データが必要なときに特に有効であろう。
本実施例の本計測装置では構造上信号源との直流的なパスを持たない。信号源との結合はキャパシタンスによって行われる。特に心電波形計測装置911内の基準電位920と信号源の人体間の電位も直流的に定めることができず、大地928や人体929−計測装置の外筐901間の容量性結合によって定まることになる。計測装置の外筐901は導電性であり内部の基準電位920に接続されているとすると大地928、人体929、装置内の基準電位920間で考慮すべき結合は図9に示すごとくなる。以下、以下外筐901をG、大地をE、人体をM、誘導ノイズ等のノイズ源927をNと略記して表にして説明する。
信号源900からの信号を大きく検出するにはCpを大きくZsを大きく、ZGGを小さくする必要がある。Cpは物理的制約から数pFが限界であり大きなZsが必要であることは上記実施例1〜3でも説明した。さらにZGGをなるべく小さくするには外筐901とMの対向面積を大きくすればよいがセンサー電極902に近づけすぎると検出信号が小さくなってしまう。センサー電極902からある程度離して図9(a)に示すようなフィンなどを用いて対向面積を増やすと効果的である。本装置装着のために用いる帯やベルト内部にこのような電極を含めてもよい。
ノイズ源からのノイズの影響をなるべく少なくするにはZ1、Z2をなるべく大きく、ZGG、Z3、Z4をなるべく小さくなるようにすればよいが通常これらはZGG以外は被験者のいる環境によって左右され制御することが難しい。ただし、Z1については図9(a)に示すように外筐901によってセンサー電極902を含んで信号源900を覆うようにすることにより信号源900をノイズ源927から隔離しある程度はZ1を大きくすることができる。
ゆえに装置の設計においてはZGGを下げ、Zsをあげることしかできない。ZGGを下げる方法は上述した。上記実施例の電子回路を用いることによってZsを非常に高くできるので容量結合型電極を用いて高性能の安定した心電計測装置を実現できる。
本実施例5による電子回路では抵抗器やコンデンサーといった外付け部品が皆無で構成できるので、本計測装置の回路は半導体集積回路によってすべて構成が可能であり、部品数、製造のコストの低減、小型軽量化、信頼性の確保が容易である。本実施例5による電子回路を使って容量結合型心電計測装置を構成すれば装着感の優れた被験者に負担を与えない快適な装置を提供できる。
前述の実施例5では心電計測装置の例を示したが、図10(a)に示すようにもうひとつセンサー電極1002を追加し2つのセンサー電極を用いて胸部等の異なる2点との間にキャパシタンス素子を構成すると人体皮膚の2点間の電位波形を検出することができる。外筐901をうまく設計するとZ1を通じて人体から混入するノイズはコモンモードノイズに変換できる。
このような構成例を実施例6として以下に示す。図10(b)にセンサー電極1002を追加した場合を図示する。実施例5と同じ要素は同じ番号を付し説明を省略する。本実施例6では実施例5に対して下記表2が追加される。
センサー電極910、1010によって検出された信号は実施例1にて説明した電子回路と同様の電子回路1013、1012によって差分が緩衝増幅され差動増幅回路1014によって差動増幅され、コモンモードで混入したノイズが除去されAD変換回路914に入力される。
本実施例5による電子装置の上記構成によれば、混入する誘導ノイズなどの妨害をコモンモードノイズに変換しキャンセルできるので高い妨害排除能力を有し高性能、高感度の装置を提供できる。
本実施例5による電子装置の上記構成によれば、混入する誘導ノイズなどの妨害をコモンモードノイズに変換しキャンセルできるので高い妨害排除能力を有し高性能、高感度の装置を提供できる。
実施例5による電子回路1013、1012では抵抗器やコンデンサーといった外付け部品が皆無で構成できるので、本計測装置の回路は半導体集積回路によってすべて構成が可能であり、部品数、製造のコストの低減、小型軽量化、信頼性の確保が容易である。本実施例による電子回路1013、1012を使って容量結合型心電計測装置を構成すれば装着感の優れた被験者に負担を与えない快適な装置を提供できる。
以上、本願では心電計測を例に説明したが、これに限定されるものではない。通常のゲルを使う接触型の電極を用いる心電計測においても、誘導ノイズの除去、長期的変動に対する耐性において効果がある。また一般に信号源インピーダンスが高く、高入力インピーダンスを要する計測装置一般や脳波その他の生体情報などの計測装置において効果が大きい。
107…非反転増幅回路、102…キャパシタンス素子、106…電圧源、103…第一のスイッチ回路、104…第二のスイッチ回路、105…第三のスイッチ回路、114…帰還路。
Claims (5)
- 非反転増幅回路と、前記非反転増幅回路の入力端子に入力信号を接続するキャパシタンス素子と、所定の電位を発生する電圧源と、前記非反転増幅回路の入力端子と前記電圧源との間に直列に接続された第一および第二のスイッチ回路と、前記第一および第二のスイッチ回路の接続点と前記非反転増幅回路の帰還路との間に接続された第三のスイッチ回路を含んで構成され、前記第一および第二のスイッチ回路は同一のタイミングでオンオフし、前記第三のスイッチ回路は前記第一および第二のスイッチ回路と相補のタイミングでオンオフすることを特徴とする電子回路。
- 前記電圧源の所定の電位には信号の基準レベルが含まれることを特徴とする、請求項1に記載の電子回路。
- さらにΔΣ型AD変換回路を含んで構成されることを特徴とする、請求項1に記載の電子回路。
- 前記電圧源の出力電位は前記ΔΣ型AD変換回路を構成する量子化回路の出力信号をDA変換して得ることを特徴とする、請求項3に記載の電子回路。
- 請求項1乃至4に記載の電子回路のうちいずれか一つを含んで構成されることを特徴とする電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010048859A JP2011188069A (ja) | 2010-03-05 | 2010-03-05 | 電子回路および電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010048859A JP2011188069A (ja) | 2010-03-05 | 2010-03-05 | 電子回路および電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011188069A true JP2011188069A (ja) | 2011-09-22 |
Family
ID=44793864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010048859A Withdrawn JP2011188069A (ja) | 2010-03-05 | 2010-03-05 | 電子回路および電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011188069A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020058001A (ja) * | 2018-10-04 | 2020-04-09 | 株式会社豊田中央研究所 | バッファ回路 |
-
2010
- 2010-03-05 JP JP2010048859A patent/JP2011188069A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020058001A (ja) * | 2018-10-04 | 2020-04-09 | 株式会社豊田中央研究所 | バッファ回路 |
JP7187953B2 (ja) | 2018-10-04 | 2022-12-13 | 株式会社豊田中央研究所 | バッファ回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Aleksandrowicz et al. | Wireless and non-contact ECG measurement system–the “Aachen SmartChair” | |
Yazicioglu et al. | A 30$\mu $ W Analog Signal Processor ASIC for Portable Biopotential Signal Monitoring | |
Yan et al. | A 680 nA ECG acquisition IC for leadless pacemaker applications | |
Liu et al. | An ultra-low power ECG acquisition and monitoring ASIC system for WBAN applications | |
Sullivan et al. | A low-noise, non-contact EEG/ECG sensor | |
Vemishetty et al. | Low power personalized ECG based system design methodology for remote cardiac health monitoring | |
CN104363824A (zh) | 心电图中实时qrs持续时间的测量 | |
Koo et al. | A 24.8-μW biopotential amplifier tolerant to 15-V PP Common-mode interference for two-electrode ECG recording in 180-nm CMOS | |
Yang et al. | A 108 dB DR Δ∑-∑ M Front-End With 720 mV pp Input Range and>±300 mV Offset Removal for Multi-Parameter Biopotential Recording | |
Zhang et al. | A 12-bit dynamic tracking algorithm-based SAR ADC with real-time QRS detection | |
Hasan et al. | A wide linear output range biopotential amplifier for physiological measurement frontend | |
Koo et al. | 28.6 A 22.6 µ W Biopotential Amplifier with Adaptive Common-Mode Interference Cancelation Achieving Total-CMRR of 104dB and CMI Tolerance of 15V pp in 0.18 µm CMOS | |
Peng et al. | A low noise, non-contact capacitive cardiac sensor | |
JP2011188069A (ja) | 電子回路および電子装置 | |
Tang et al. | Group-Chopping: An 8-Channel, 0.04% Gain Mismatch, 2.1 µW 0.017 mm 2 Instrumentation Amplifier for Bio-Potential Recording | |
KR20190064987A (ko) | 비접촉 심전도 측정 방법, 비접촉 심전도 측정 회로 및 이를 이용한 심전도 측정 장치 | |
Yan et al. | A two-electrode 2.88 nJ/conversion biopotential acquisition system for portable healthcare device | |
Mishra et al. | Ultra‐low power digital front‐end for single lead ECG acquisition integrated with a time‐to‐digital converter | |
Jeong et al. | A 15.4-ENOB, Fourth-Order Truncation-Error-Shaping NS-SAR-Nested $\Delta\Sigma $ Modulator With Boosted Input Impedance and Range for Biosignal Acquisition | |
KR101949390B1 (ko) | 멀티 센싱 리드아웃 회로 | |
Ranjani et al. | Design of Digital Circuits for ECG Data Acquisition System Using 90nm CMOS Technology | |
Pavani et al. | Design of low cost portable 12 lead wireless ECG device using TI ADS 1198 | |
Lee et al. | Brief Architectural Survey of Biopotential Recording Front-Ends since the 1970s | |
CN114305437B (zh) | 心电特征检测装置和方法以及心电特征检测系统 | |
WO2020105446A1 (ja) | 生体信号検出回路、ハムノイズ低減回路およびウェアラブル装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130507 |