JP2011187607A - Semiconductor light-receiving device - Google Patents

Semiconductor light-receiving device Download PDF

Info

Publication number
JP2011187607A
JP2011187607A JP2010050202A JP2010050202A JP2011187607A JP 2011187607 A JP2011187607 A JP 2011187607A JP 2010050202 A JP2010050202 A JP 2010050202A JP 2010050202 A JP2010050202 A JP 2010050202A JP 2011187607 A JP2011187607 A JP 2011187607A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
light absorption
light
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010050202A
Other languages
Japanese (ja)
Other versions
JP5307750B2 (en
Inventor
Masahiro Nada
允洋 名田
Tomoshi Furuta
知史 古田
Yoshifumi Muramoto
好史 村本
Naoteru Shigekawa
直輝 重川
Tadao Ishibashi
忠夫 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp, Nippon Telegraph and Telephone Corp filed Critical NTT Electronics Corp
Priority to JP2010050202A priority Critical patent/JP5307750B2/en
Publication of JP2011187607A publication Critical patent/JP2011187607A/en
Application granted granted Critical
Publication of JP5307750B2 publication Critical patent/JP5307750B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress deterioration in the performance of a reflecting layer of an under surface incident semiconductor light-receiving device provided with the reflecting layer. <P>SOLUTION: The semiconductor light-receiving device includes at least a first semiconductor layer 102 of a first conductive type semiconductor which is formed on a substrate 101; a light absorption layer 103 of a semiconductor which is formed on the first semiconductor layer 102; a second semiconductor layer 104 of a second conductive type semiconductor which is formed on the light absorption layer 103; a first electrode 105, formed in contact with the upper periphery of the second semiconductor layer 104; a second electrode 106 formed on the first semiconductor layer 102; and a metallic reflecting layer 109 formed via a dielectric layer 108 on the second semiconductor layer 104 inside the first electrode 105. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体受光素子に関し、特に、高速,高効率な動作を可能にする半導体受光素子に関する。   The present invention relates to a semiconductor light receiving element, and more particularly to a semiconductor light receiving element that enables high-speed and highly efficient operation.

光通信に用いる半導体受光素子として、フォトダイオードが一般的に用いられている。フォトダイオードは、半導体吸収層に対するバンドギャップ以上の波長の光入射により電子および正孔を生成させ、生成させた電子および正孔を電気的エネルギーとして取り出すことで光電変換している。   A photodiode is generally used as a semiconductor light receiving element used for optical communication. The photodiode performs photoelectric conversion by generating electrons and holes by light incidence with a wavelength equal to or greater than the band gap to the semiconductor absorption layer, and taking out the generated electrons and holes as electrical energy.

フォトダイオードは、動作時には、p型の半導体層,i型の光吸収層,n型の半導体層からなるpin接合間に電圧を印加し、光吸収層を空乏化させる。この状態で、入射した光により光吸収層に誘起された電子および正孔は、電圧が印加されているために、光吸収層内でドリフト移動し、この後で電極に達する。これが、pinフォトダイオードでの光電変換の基本原理である。   In operation, the photodiode depletes the light absorption layer by applying a voltage across a pin junction composed of a p-type semiconductor layer, an i-type light absorption layer, and an n-type semiconductor layer. In this state, the electrons and holes induced in the light absorption layer by the incident light drift in the light absorption layer because of the voltage applied, and then reach the electrode. This is the basic principle of photoelectric conversion in a pin photodiode.

上述したフォトダイオードに代表される半導体受光素子の応答速度は、一般的に素子のCR時定数とキャリアの走行時間に支配されている。従って、半導体受光素子の応答速度の向上のためには、両方を改善することが重要となる。   The response speed of a semiconductor light-receiving element typified by the photodiode described above is generally governed by the CR time constant of the element and the carrier travel time. Therefore, in order to improve the response speed of the semiconductor light receiving element, it is important to improve both.

まず、キャリアの走行時間を短くするためには、光吸収層を薄くすることが考えられる。しかし、光吸収層を薄くすると入射光を十分に吸収することができなくなり、光電変換効率が低下する。この光電変換効率の低下を改善するため、基板に対して上面から光を入射する上面入射型の半導体受光素子では、基板の裏面に金属、あるいは誘電体多層膜によるミラーを形成する方法が提案されている。このようにミラーを形成することで、光吸収層を抜けてきた入射光をミラーで反射して再び光吸収層に戻すことができ、薄い光吸収層でも入射光の光吸収層内の光路長を実効的に大きくすることができ、光電変換効率の低下を抑えながら走行時間を短縮することができる。   First, in order to shorten the traveling time of the carrier, it is conceivable to make the light absorption layer thin. However, if the light absorption layer is made thin, incident light cannot be sufficiently absorbed, and the photoelectric conversion efficiency is lowered. In order to improve this decrease in photoelectric conversion efficiency, a method of forming a mirror made of a metal or dielectric multilayer film on the back surface of the substrate has been proposed for a top-illuminated semiconductor light-receiving element that makes light incident on the substrate from the top surface. ing. By forming the mirror in this way, the incident light that has passed through the light absorption layer can be reflected by the mirror and returned to the light absorption layer again. Even with a thin light absorption layer, the optical path length in the light absorption layer of the incident light Can be effectively increased, and the traveling time can be shortened while suppressing a decrease in photoelectric conversion efficiency.

次に、CR時定数を小さくするためには、受光部を小さく作製して素子のキャパシタンスを低減させる必要がある。しかし、前述の基板裏面での反射を用いた構造で受光部を小さくすると、基板の厚さのために光路長が長く、基板裏面のミラーによって反射してくる光が大きく広がるため、戻ってくる光を受光部が受け切れなくなる。これに対して光吸収層の直下に、半導体多層膜のDBRミラーを形成する方法がある(例えば非特許文献1参照)。しかしながら、半導体DBRは波長依存性が大きく、用いられる波長帯によってミラー構成の最適化を行う必要があるなど、適用が容易ではない。   Next, in order to reduce the CR time constant, it is necessary to make the light receiving portion small to reduce the capacitance of the element. However, if the light receiving portion is made small by the structure using the reflection on the back surface of the substrate, the optical path length is long due to the thickness of the substrate, and the light reflected by the mirror on the back surface of the substrate greatly spreads, so it returns. The light receiving unit cannot receive light. On the other hand, there is a method of forming a DBR mirror of a semiconductor multilayer film immediately below the light absorption layer (see, for example, Non-Patent Document 1). However, the semiconductor DBR has a large wavelength dependency and is not easy to apply because it is necessary to optimize the mirror configuration depending on the wavelength band to be used.

上述した基板側反射の構成の問題を解消した半導体受光素子として、基板側から光を入射する下面入射型がある。以下、高速光通信に用いられている下面入射型pinフォトダイオードを例に説明する。このフォトダイオードは、図7に示すように、まず、半絶縁性のInPからなる基板701の上に、n+−InPからなるn電極コンタクト層702,アンドープのInGaAsからなる光吸収層703,p+−InGaAsからなるp電極コンタクト層704が、順次エピタキシャル成長により形成されている。また、p電極コンタクト層704の上には、Pt/Ti/Pt/Au/Pt/Ti多層膜からなるp電極兼反射層705が形成されている。また、エッチングにより露出させた一部のn電極コンタクト層702の上には、Ti/Pt/Au/Pt/Ti多層膜からなるn電極706が形成されている。 As a semiconductor light-receiving element that solves the problem of the substrate-side reflection configuration described above, there is a bottom surface incident type in which light is incident from the substrate side. Hereinafter, a bottom-illuminated pin photodiode used for high-speed optical communication will be described as an example. As shown in FIG. 7, this photodiode includes an n-electrode contact layer 702 made of n + -InP and a light absorption layer 703 made of undoped InGaAs on a semi-insulating substrate 701 made of InP. A p-electrode contact layer 704 made of + -InGaAs is sequentially formed by epitaxial growth. On the p-electrode contact layer 704, a p-electrode / reflection layer 705 made of a Pt / Ti / Pt / Au / Pt / Ti multilayer film is formed. An n electrode 706 made of a Ti / Pt / Au / Pt / Ti multilayer film is formed on a part of the n electrode contact layer 702 exposed by etching.

上述した下面入射型のフォトダイオードは、基板701の側より入射して光吸収層703を抜けてきた入射光を、最上面に形成したp電極兼反射層705で反射させ、再び光吸収層703に戻すようにしている。この構造の場合、光吸収層703とp電極兼反射層705との間に、基板701のような各半導体層よりも非常に厚みのある物体が入らない。このため、たとえp電極兼反射層705によって反射光が広がったとしても、光吸収層703に到達するまでの広がりは極わずかで済み、ほとんどの光は光吸収層703に再び戻っていく。このため、下面入射型とすることで、受光部を小さくしても光電変換効率の低下を抑えることが可能となる。   In the above-described bottom-illuminated photodiode, incident light that enters from the substrate 701 side and passes through the light absorption layer 703 is reflected by the p-electrode / reflection layer 705 formed on the uppermost surface, and again the light absorption layer 703. I'm trying to get it back. In this structure, an object much thicker than each semiconductor layer such as the substrate 701 does not enter between the light absorption layer 703 and the p electrode / reflection layer 705. For this reason, even if the reflected light spreads by the p electrode / reflective layer 705, the amount of light that reaches the light absorbing layer 703 is very small, and most of the light returns to the light absorbing layer 703 again. For this reason, by adopting a bottom-illuminated type, it is possible to suppress a decrease in photoelectric conversion efficiency even if the light receiving portion is made small.

E. Yagyu, et al. ,"Guardring-Free Planar AlInAs Avalanche Photodiodes for 2.5-Gb/s Receivers With High Sensitivity", IEEE PHOTONICS TECHNOLOGY LETTERS, Vol.19, No.10, pp.765-767, 2007.E. Yagyu, et al., "Guardring-Free Planar AlInAs Avalanche Photodiodes for 2.5-Gb / s Receivers With High Sensitivity", IEEE PHOTONICS TECHNOLOGY LETTERS, Vol.19, No.10, pp.765-767, 2007. Y. Muramoto and T. Ishibashi, "InP=InGaAs pin photodiode structure maximising bandwidth and efficiency",ELECTRONICS LETTERS 27th, Vol.39, No.24, 2003.Y. Muramoto and T. Ishibashi, "InP = InGaAs pin photodiode structure maximising bandwidth and efficiency", ELECTRONICS LETTERS 27th, Vol.39, No.24, 2003.

しかしながら、上述した下面入射型では、ミラー(反射層)が電極を兼用しているため、ミラーとなる金属層が半導体層に接して形成されることになる。このように金属層と半導体層とが接触していると、製造過程における各種の加熱処理による熱履歴の結果、半導体層に金属層の金属元素が拡散し、また、半導体層と金属層との接触面に合金が形成されるようになる。このような状態では、半導体と金属層との界面での急峻性が損なわれ、ミラーとしての効果を十分発揮できなくなるという問題がある。   However, in the above-described bottom-illuminated type, the mirror (reflective layer) also serves as an electrode, so that the metal layer serving as the mirror is formed in contact with the semiconductor layer. When the metal layer and the semiconductor layer are in contact with each other in this manner, the metal element of the metal layer diffuses into the semiconductor layer as a result of thermal history due to various heat treatments in the manufacturing process. An alloy is formed on the contact surface. In such a state, there is a problem that the steepness at the interface between the semiconductor and the metal layer is lost, and the effect as a mirror cannot be sufficiently exhibited.

本発明は、以上のような問題点を解消するためになされたものであり、反射層を備える下面入射型の半導体受光素子における反射層における性能の劣化が抑制できるようにすることを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to suppress deterioration in performance of a reflective layer in a bottom-illuminated semiconductor light-receiving element having a reflective layer. .

本発明に係る半導体受光素子は、基板の上に形成された第1導電型の半導体からなる第1半導体層と、この第1半導体層の上に形成された半導体からなる光吸収層と、この光吸収層の上に形成された第2導電型の半導体からなる第2半導体層と、この第2半導体層の上の周辺部に接して形成された第1電極と、第1半導体層に形成された第2電極と、第1電極の内側の第2半導体層の上に誘電体層を介して形成された金属からなる反射層とを少なくとも備え、光吸収層は、対象とする光の波長に対応するバンドギャップエネルギーを有した半導体から構成され、第1半導体層,および第2半導体層は、光吸収層を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、第1半導体層および第2半導体層は、不純物を導入することで各々の導電型とされ、光吸収層は、第1半導体層および第2半導体層よりも不純物濃度が低い状態とされている。   A semiconductor light receiving element according to the present invention includes a first semiconductor layer made of a first conductivity type semiconductor formed on a substrate, a light absorption layer made of a semiconductor formed on the first semiconductor layer, A second semiconductor layer made of a second conductivity type semiconductor formed on the light absorption layer, a first electrode formed in contact with a peripheral portion on the second semiconductor layer, and formed on the first semiconductor layer At least a reflective layer made of a metal formed on a second semiconductor layer inside the first electrode via a dielectric layer, and the light absorption layer has a wavelength of light of interest. The first semiconductor layer and the second semiconductor layer are made of a semiconductor having a larger band gap energy than the semiconductor constituting the light absorption layer, and the first semiconductor layer and The second semiconductor layer has impurities It is the respective conductivity type by introducing the light absorbing layer, impurity concentration than the first semiconductor layer and the second semiconductor layer is a low state.

上記半導体受光素子において、光吸収層の上に形成された第2導電型の半導体からなる第2導電型光吸収層を備え、第2導電型光吸収層は、光吸収層と同じ半導体から構成され、第1導電型はn型であり、第2導電型はp型とされていてもよい。また、基板の側部に、基板の内側に入り込んで形成され、基板の平面に対して鋭角とされた切り子面からなる光入射面を備えるようにしてもよい。   The semiconductor light receiving element includes a second conductivity type light absorption layer made of a second conductivity type semiconductor formed on the light absorption layer, and the second conductivity type light absorption layer is made of the same semiconductor as the light absorption layer. The first conductivity type may be n-type, and the second conductivity type may be p-type. Moreover, you may make it equip the side part of a board | substrate with the light-incidence surface which consists of a facet formed in the inside of a board | substrate and made an acute angle with respect to the plane of a board | substrate.

以上説明したように、本発明によれば、第1電極の内側の第2半導体層の上に誘電体層を介して形成された金属からなる反射層を備えるようにしたので、反射層を備える下面入射型の半導体受光素子における反射層における性能の劣化が抑制できるという優れた効果が得られる。   As described above, according to the present invention, the reflective layer made of metal formed on the second semiconductor layer inside the first electrode via the dielectric layer is provided, so the reflective layer is provided. An excellent effect is obtained in that deterioration of the performance of the reflective layer in the bottom-illuminated semiconductor light-receiving element can be suppressed.

図1Aは、本発明の実施の形態1における半導体受光素子の構成を示す断面図である。FIG. 1A is a cross-sectional view showing the configuration of the semiconductor light receiving element in the first exemplary embodiment of the present invention. 図1Bは、本発明の実施の形態1における半導体受光素子の構成を示す断面図である。FIG. 1B is a cross-sectional view showing a configuration of the semiconductor light receiving element in the first exemplary embodiment of the present invention. 図2は、誘電体層108を構成するSiO2層の層厚による反射率の変化を示した特性図である。FIG. 2 is a characteristic diagram showing a change in reflectance depending on the layer thickness of the SiO 2 layer constituting the dielectric layer 108. 図3は、TiO2層の層厚を6nm,SiO2層の層厚を0.23μmとして誘電体層108を形成したときの、反射層109における反射率の波長依存性を示した特性図である。FIG. 3 is a characteristic diagram showing the wavelength dependence of the reflectance in the reflective layer 109 when the dielectric layer 108 is formed with the thickness of the TiO 2 layer being 6 nm and the thickness of the SiO 2 layer being 0.23 μm. is there. 図4は、反射層における反射率と受光感度との光吸収層厚依存性を示す相関図である。FIG. 4 is a correlation diagram showing the light absorption layer thickness dependence of the reflectance and the light receiving sensitivity in the reflective layer. 図5Aは、本発明の実施の形態2における半導体受光素子の構成を示す断面図である。FIG. 5A is a cross-sectional view showing the configuration of the semiconductor light receiving element according to the second embodiment of the present invention. 図5Bは、本発明の実施の形態2における半導体受光素子の構成を示す断面図である。FIG. 5B is a cross-sectional view showing the configuration of the semiconductor light receiving element in the second exemplary embodiment of the present invention. 図6は、本実施の形態における半導体受光素子の構成を示す断面図である。FIG. 6 is a cross-sectional view showing the configuration of the semiconductor light receiving element in the present embodiment. 図7は、下面入射型pinフォトダイオードの構成を示す断面図である。FIG. 7 is a cross-sectional view showing a configuration of a bottom-illuminated pin photodiode.

以下、本発明の実施の形態について図を参照して説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

[実施の形態1]
はじめに、本発明の実施の形態1について説明する。図1Aおよび図1Bは、本発明の実施の形態1における半導体受光素子の構成を示す断面図である。図1Bは、図1Aのbb線における断面である。
[Embodiment 1]
First, Embodiment 1 of the present invention will be described. 1A and 1B are cross-sectional views showing the configuration of the semiconductor light receiving element according to the first embodiment of the present invention. 1B is a cross section taken along line bb in FIG. 1A.

本実施の形態における半導体受光素子は、基板101の上に形成された第1導電型の半導体からなる第1半導体層102と、第1半導体層102の上に形成された半導体からなる光吸収層103と、光吸収層103の上に形成された第2導電型の半導体からなる第2半導体層104と、第2半導体層104の上の周辺部に接して形成された第1電極105と、第1半導体層102に形成された第2電極106と、第1電極105の内側の第2半導体層104の上に誘電体層108を介して形成された金属からなる反射層109とを少なくとも備える。   The semiconductor light receiving element in the present embodiment includes a first semiconductor layer 102 made of a first conductivity type semiconductor formed on a substrate 101, and a light absorption layer made of a semiconductor formed on the first semiconductor layer 102. 103, a second semiconductor layer 104 made of a semiconductor of the second conductivity type formed on the light absorption layer 103, a first electrode 105 formed in contact with the peripheral portion on the second semiconductor layer 104, At least a second electrode 106 formed on the first semiconductor layer 102 and a reflective layer 109 made of metal formed on the second semiconductor layer 104 inside the first electrode 105 via a dielectric layer 108 are provided. .

ここで、光吸収層103は、対象とする光の波長に対応するバンドギャップエネルギーを有した半導体から構成され、第1半導体層102,および第2半導体層104は、光吸収層103を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、第1半導体層102および第2半導体層104は、不純物を導入することで各々の導電型とされ、光吸収層103は、第1半導体層102および第2半導体層104よりも不純物濃度が低い状態とされていればよい。   Here, the light absorption layer 103 is composed of a semiconductor having a band gap energy corresponding to the wavelength of light of interest, and the first semiconductor layer 102 and the second semiconductor layer 104 constitute the light absorption layer 103. The first semiconductor layer 102 and the second semiconductor layer 104 are made of each conductivity type by introducing impurities, and the light absorption layer 103 is made of the first semiconductor layer 102. In addition, the impurity concentration may be lower than that of the second semiconductor layer 104.

例えば、基板101は、半絶縁性のInPからなる半導体基板であればよい。また、第1半導体層102は、n型不純物が高濃度に導入されたn+−InPから構成されていればよい。また、光吸収層103は、アンドープのInGaAsから構成されていればよい。また、第2半導体層104は、p型の不純物が高濃度に導入されたp+−InGaAsPから構成されていればよい。これらの場合、上述した第1導電型が、n型となり、第2導電型がp型となる。 For example, the substrate 101 may be a semiconductor substrate made of semi-insulating InP. The first semiconductor layer 102 only needs to be made of n + -InP into which an n-type impurity is introduced at a high concentration. Moreover, the light absorption layer 103 should just be comprised from undoped InGaAs. The second semiconductor layer 104 only needs to be made of p + -InGaAsP into which a p-type impurity is introduced at a high concentration. In these cases, the first conductivity type described above is n-type, and the second conductivity type is p-type.

なお、光吸収層103および第2半導体層104は、所望とする形状にパターニングされ、一部の第1半導体層102は露出し、この露出領域に第2電極106が形成されている。例えば、光吸収層103および第2半導体層104は、直径22μm程度の円柱形状に加工されている。また、本実施の形態では、基板101,第1半導体層102,光吸収層103,および第2半導体層104より構成されている半導体受光素子の側部が、例えばポリイミドからなる保護膜107で覆われている。また、本実施の形態では、誘電体層108は、反射層109と第2半導体層104との間から、反射層109と第1電極105との間および保護膜107の外側側面のほぼ全域に形成している。なお、図示せず省略しているが、第1電極105および第2電極106には、各々引き出し配線が接続されている。   The light absorption layer 103 and the second semiconductor layer 104 are patterned into a desired shape, a part of the first semiconductor layer 102 is exposed, and the second electrode 106 is formed in the exposed region. For example, the light absorption layer 103 and the second semiconductor layer 104 are processed into a cylindrical shape having a diameter of about 22 μm. Further, in the present embodiment, the side portion of the semiconductor light receiving element formed of the substrate 101, the first semiconductor layer 102, the light absorption layer 103, and the second semiconductor layer 104 is covered with a protective film 107 made of polyimide, for example. It has been broken. In the present embodiment, the dielectric layer 108 extends from between the reflective layer 109 and the second semiconductor layer 104, between the reflective layer 109 and the first electrode 105, and almost all over the outer side surface of the protective film 107. Forming. Although not shown in the drawing, the first electrode 105 and the second electrode 106 are connected to lead wires, respectively.

以下、本実施の形態における半導体受光素子の製造方法について簡単に説明する。まず、半絶縁性のInPからなる基板101の上に、n型のInP(第1半導体層102)、アンドープのInGaAs(光吸収層103)、およびp型のInGaAsP(第2半導体層104)を順次堆積する。これらは、よく知られた有機金属気相成長法により形成すればよい。また、n型の層は、例えばSiを不純物として用いればよく、p型の層は、例えばZnを不純物として用いればよい。   Hereinafter, a method for manufacturing the semiconductor light receiving element in the present embodiment will be briefly described. First, n-type InP (first semiconductor layer 102), undoped InGaAs (light absorption layer 103), and p-type InGaAsP (second semiconductor layer 104) are formed on a substrate 101 made of semi-insulating InP. Deposit sequentially. These may be formed by a well-known metal organic chemical vapor deposition method. For example, Si may be used as an impurity for the n-type layer, and Zn may be used as an impurity for the p-type layer, for example.

次に、第2半導体層104となるInGaAsPの層の上に、第1電極105を形成する。例えば、第1電極105の形成領域が開放したレジストパターンを形成し、この上に、電子ビーム蒸着法によりPt,Ti,Auを順次蒸着し、Pt/Ti/Au多層膜を形成する。この後、レジストパターンを除去すればPt/Ti/Au多層膜から構成された第1電極105できる(リフトオフ法)。第1電極105は、例えば、平面視、内径18μm、外径22μm程度の円形のリング状に形成すればよい。   Next, the first electrode 105 is formed on the InGaAsP layer to be the second semiconductor layer 104. For example, a resist pattern in which the formation region of the first electrode 105 is opened is formed, and Pt, Ti, and Au are sequentially deposited thereon by an electron beam evaporation method to form a Pt / Ti / Au multilayer film. Thereafter, if the resist pattern is removed, the first electrode 105 composed of a Pt / Ti / Au multilayer film can be formed (lift-off method). The first electrode 105 may be formed in a circular ring shape having an inner diameter of 18 μm and an outer diameter of about 22 μm, for example, in plan view.

次に、公知のリソグラフィー技術およびウエットエッチングにより、アンドープのInGaAsの層およびp型のInGaAsPの層をパターニングし、円柱状の光吸収層103および第2半導体層104を形成する。次に、このパターニングにより露出した第1半導体層102の所望の箇所に、上述した第1電極105と同様にすることで、Ti/Pt/Au/Pt/Ti多層膜から構成された第2電極106を形成する。   Next, the undoped InGaAs layer and the p-type InGaAsP layer are patterned by a known lithography technique and wet etching to form the cylindrical light absorption layer 103 and the second semiconductor layer 104. Next, a second electrode composed of a Ti / Pt / Au / Pt / Ti multilayer film is formed at a desired location of the first semiconductor layer 102 exposed by this patterning in the same manner as the first electrode 105 described above. 106 is formed.

次に、基板101,第1半導体層102,光吸収層103,第2半導体層104の側部、および第1半導体層102の露出部を覆う保護膜107を形成する。例えば、ポリイミド樹脂を塗布し、この塗布膜を200℃程度に加熱して硬化させることで、保護膜107が形成できる。   Next, a protective film 107 is formed to cover the substrate 101, the first semiconductor layer 102, the light absorption layer 103, the side portions of the second semiconductor layer 104, and the exposed portion of the first semiconductor layer 102. For example, the protective film 107 can be formed by applying a polyimide resin and heating and curing the coating film at about 200 ° C.

次に、誘電体層108を形成する。例えば、TiO2の層およびSiO2の層を順次にスパッタ法で堆積し、TiO2およびSiO2の積層からなる誘電体層108を形成すればよい。ここで、誘電体層108の機能を発現させるためには、SiO2のみで十分であるが、第2半導体層104とSiO2との界面の密着性、濡れ性などを向上させることを目的として、TiO2の層を挿入する。 Next, the dielectric layer 108 is formed. For example, a TiO 2 layer and a SiO 2 layer may be sequentially deposited by sputtering to form the dielectric layer 108 composed of a laminate of TiO 2 and SiO 2 . Here, in order to develop the function of the dielectric layer 108, only SiO 2 is sufficient, but for the purpose of improving the adhesion and wettability of the interface between the second semiconductor layer 104 and SiO 2. Insert a layer of TiO 2 .

次に、反射層109を形成する。例えば、電子ビーム法により選択的にAuを堆積することで、反射層109を形成すればよい。反射層109は、第1電極105の形成領域より内側の領域に形成する。なお、上述した引き出し配線なども形成する。   Next, the reflective layer 109 is formed. For example, the reflective layer 109 may be formed by selectively depositing Au by an electron beam method. The reflective layer 109 is formed in a region inside the region where the first electrode 105 is formed. Note that the above-described lead-out wiring and the like are also formed.

以上のように、本実施の形態によれば、金属からなる反射層109は、誘電体層108を介して第2半導体層104の上に形成されるので、製造過程における各種の加熱処理による熱履歴が加わっても、誘電体層108に反射層109からの金属元素の拡散や、界面における合金の形成などが抑制されるようになる。この結果、反射層109における界面での急峻性が損なわれることが抑制され、性能の劣化が抑制でき、反射層109としての機能が十分に発揮されるようになる。   As described above, according to the present embodiment, the reflective layer 109 made of metal is formed on the second semiconductor layer 104 via the dielectric layer 108, and thus heat generated by various heat treatments in the manufacturing process. Even if a history is added, diffusion of metal elements from the reflective layer 109 to the dielectric layer 108 and formation of an alloy at the interface are suppressed. As a result, it is suppressed that the steepness at the interface in the reflective layer 109 is impaired, performance deterioration can be suppressed, and the function as the reflective layer 109 is sufficiently exhibited.

次に、誘電体層108についてより詳細に説明する。まず、本実施の形態における半導体受光素子においては、基板101の側(裏面側)より入射する入射波と、入射した光が反射層109で反射した反射波とは、干渉により減衰することがある。図2は、誘電体層108を構成するSiO2層の層厚による反射率の変化を示したものである。図2では、誘電体層108を構成するTiO2層の層厚が、6nm(実線),30nm(一点鎖線),および60nm(点線)の3つの場合について示している。また、入射光の波長は1.55μmである。 Next, the dielectric layer 108 will be described in more detail. First, in the semiconductor light receiving element in the present embodiment, an incident wave incident from the substrate 101 side (back surface side) and a reflected wave in which incident light is reflected by the reflective layer 109 may be attenuated by interference. . FIG. 2 shows the change in reflectivity depending on the thickness of the SiO 2 layer constituting the dielectric layer 108. FIG. 2 shows three cases in which the thickness of the TiO 2 layer constituting the dielectric layer 108 is 6 nm (solid line), 30 nm (one-dot chain line), and 60 nm (dotted line). The wavelength of incident light is 1.55 μm.

TiO2層の層厚がいずれの場合においても、SiO2層の層厚には反射率が最大となる最適値が存在し、この最大値より厚い場合および薄い場合の両者とも反射率は低下することがわかる。また、TiO2層の層厚が薄いほど反射率の最大値が向上していることもわかる。このように、誘電体層108の層厚により反射率は変化するため、誘電体層108の層厚は、実験により最大の反射率が得られる値を求めて適宜に設定すればよい。なお、TiO2層がない構造が最も反射率が良くなるが、TiO2層は、半導体層とSiO2層との密着性および濡れ性を改善するために重要となる。このため、TiO2層は、スパッタ法などにより確実に全面を覆うことができる層厚は最低でも必要となる。 Regardless of the thickness of the TiO 2 layer, there is an optimum value for the maximum reflectance in the thickness of the SiO 2 layer, and the reflectance decreases both when the thickness is thicker and thinner than this maximum value. I understand that. It can also be seen that the smaller the TiO 2 layer thickness, the higher the maximum reflectance. As described above, the reflectivity varies depending on the layer thickness of the dielectric layer 108. Therefore, the layer thickness of the dielectric layer 108 may be set appropriately by obtaining a value by which the maximum reflectivity can be obtained through experiments. The structure without the TiO 2 layer has the best reflectivity, but the TiO 2 layer is important for improving the adhesion and wettability between the semiconductor layer and the SiO 2 layer. For this reason, the TiO 2 layer is required to have a minimum layer thickness that can reliably cover the entire surface by sputtering or the like.

本実施の形態では、TiO2層についてはスパッタ法で確実に成層可能な6nm程度の層厚とした。このTiO2層の層厚とすることで、SiO2層の層厚を0.23μmとすると、最大の反射率を得ることが可能となる。なお、使用する成膜方法によって、均一な層がより薄くできる場合、TiO2層は、6nmよりも薄くしても良い。 In the present embodiment, the TiO 2 layer has a thickness of about 6 nm that can be reliably deposited by sputtering. By setting the thickness of the TiO 2 layer, the maximum reflectance can be obtained when the thickness of the SiO 2 layer is 0.23 μm. If the uniform layer can be made thinner by the film forming method used, the TiO 2 layer may be made thinner than 6 nm.

図3は、TiO2層の層厚を6nm,SiO2層の層厚を0.23μmとして誘電体層108を形成したときの、反射層109における反射率の波長依存性を示した特性図である。最適化されたSiO2層の層厚においては、波長1.55μmで96.3%、波長1.3μmで95.5%程度の反射率がある。このように、本実施の形態における半導体受光素子は、光通信用として一般的によく用いられている1.55μm帯および1.3μm帯のどちらの波長においても適用可能であることを示している。 FIG. 3 is a characteristic diagram showing the wavelength dependence of the reflectance in the reflective layer 109 when the dielectric layer 108 is formed with the thickness of the TiO 2 layer being 6 nm and the thickness of the SiO 2 layer being 0.23 μm. is there. In the optimized layer thickness of the SiO 2 layer, the reflectance is about 96.3% at a wavelength of 1.55 μm and about 95.5% at a wavelength of 1.3 μm. As described above, the semiconductor light receiving element in the present embodiment is applicable to both wavelengths of 1.55 μm band and 1.3 μm band that are generally used for optical communication. .

以上のように反射率を向上させたことの効果について、1例として3dB帯域20GHz以上となる半導体受光素子とするために素子の接合面積(受光面積)を直径24μm、光吸収層の層厚を0.8μmとしたものについて説明する。ここでは、図7を用いて説明した半導体受光素子と、上述した本実施の形態における半導体受光素子とを比較する。電極兼反射ミラーを直接半導体層に形成した半導体受光素子では、製造プロセス中の温度履歴を経ることにより、反射率は50%以下となり、受光感度は0.65A/W以下となる。   As an example of the effect of improving the reflectance as described above, the junction area (light receiving area) of the element is set to 24 μm in diameter and the thickness of the light absorption layer is set in order to obtain a semiconductor light receiving element having a 3 dB band of 20 GHz or more as an example. The case of 0.8 μm will be described. Here, the semiconductor light receiving element described with reference to FIG. 7 is compared with the semiconductor light receiving element in the present embodiment described above. In the semiconductor light receiving element in which the electrode / reflecting mirror is directly formed on the semiconductor layer, the reflectance becomes 50% or less and the light receiving sensitivity becomes 0.65 A / W or less through the temperature history during the manufacturing process.

一方、誘電体層を介して反射層を形成した本実施の形態における半導体受光素子では、製造プロセス中の温度履歴を経た後でも、95%以上の高い反射率が得られ、受光感度は0.80A/W以上となる。   On the other hand, in the semiconductor light receiving element in the present embodiment in which the reflective layer is formed through the dielectric layer, a high reflectance of 95% or more is obtained even after a temperature history during the manufacturing process, and the light receiving sensitivity is 0. 80 A / W or more.

次に、反射率と受光感度との光吸収層厚依存性について説明する。図4は、反射層における反射率と受光感度との光吸収層厚依存性を示す相関図である。図4において、白丸は反射率100%、白三角は反射率50%、白四角は反射率0%の場合を示している。光吸収層の層厚が3μmと厚い場合は、光吸収層で入射光の大半を吸収できるため、反射率が悪くても受光感度に大きな差はない。しかし、高速応答可能な半導体受光素子とするために光吸収層を薄くした場合、反射率によって量子効率に大きな差を生じる。これは、光吸収層で吸収されなかった入射光が多くなり、相対的に反射ミラーからの反射光の寄与率が大きくなったためである。   Next, the dependence of the reflectance and light receiving sensitivity on the thickness of the light absorption layer will be described. FIG. 4 is a correlation diagram showing the light absorption layer thickness dependence of the reflectance and the light receiving sensitivity in the reflective layer. In FIG. 4, a white circle indicates a case where the reflectance is 100%, a white triangle indicates a reflectance of 50%, and a white square indicates a case where the reflectance is 0%. When the thickness of the light absorption layer is as thick as 3 μm, most of the incident light can be absorbed by the light absorption layer, so that there is no significant difference in light receiving sensitivity even if the reflectance is poor. However, when the light absorption layer is made thin in order to obtain a semiconductor light-receiving element capable of high-speed response, a large difference in quantum efficiency occurs depending on the reflectance. This is because the incident light that has not been absorbed by the light absorption layer is increased, and the contribution ratio of the reflected light from the reflection mirror is relatively increased.

これらのことから明らかなように、反射ミラーの反射率を向上させることが可能とする本実施の形態によれば、高速応答可能な半導体受光素子とするために光吸収層を薄くする場合に特に好適であり、図7を用いて説明した半導体受光素子に比較して、より高速に、また、より高感度にすることができる。   As is clear from these facts, according to the present embodiment that makes it possible to improve the reflectivity of the reflecting mirror, particularly when the light absorption layer is made thin in order to obtain a semiconductor light-receiving element capable of high-speed response. Compared with the semiconductor light receiving element described with reference to FIG. 7, it is possible to achieve higher speed and higher sensitivity.

[実施の形態2]
次に、本発明の実施の形態2について説明する。図5Aおよび図5Bは、本発明の実施の形態2における半導体受光素子の構成を示す断面図である。図5Bは、図5Aのbb線における断面である。
[Embodiment 2]
Next, a second embodiment of the present invention will be described. 5A and 5B are cross-sectional views showing the configuration of the semiconductor light receiving element according to the second embodiment of the present invention. FIG. 5B is a cross section taken along line bb of FIG. 5A.

本実施の形態における半導体受光素子は、基板501の上に形成されたn型の半導体からなる第1半導体層502と、第1半導体層502の上に形成された半導体からなる光吸収層503と、光吸収層503の上に形成されたp型の半導体からなるp型光吸収層504と、p型光吸収層504の上に形成されたp型の半導体からなる第2半導体層505と、第2半導体層505の上の周辺部に接して形成された第1電極506と、第1半導体層502に形成された第2電極507と、第1電極506の内側の第2半導体層505の上に誘電体層509を介して形成された金属からなる反射層510とを少なくとも備える。   The semiconductor light receiving element in this embodiment includes a first semiconductor layer 502 made of an n-type semiconductor formed on a substrate 501, a light absorption layer 503 made of a semiconductor formed on the first semiconductor layer 502, and the like. A p-type light absorption layer 504 made of a p-type semiconductor formed on the light absorption layer 503, a second semiconductor layer 505 made of a p-type semiconductor formed on the p-type light absorption layer 504, and The first electrode 506 formed in contact with the peripheral portion on the second semiconductor layer 505, the second electrode 507 formed on the first semiconductor layer 502, and the second semiconductor layer 505 inside the first electrode 506 At least a reflective layer 510 made of metal formed on a dielectric layer 509 is provided.

ここで、光吸収層503およびp型光吸収層504は、対象とする光の波長に対応するバンドギャップエネルギーを有した半導体から構成され、第1半導体層502,および第2半導体層505は、光吸収層503を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、第1半導体層502,p型光吸収層504,および第2半導体層505は、不純物を導入することで各々の導電型とされ、光吸収層503は、第1半導体層502,p型光吸収層504,および第2半導体層505よりも不純物濃度が低い状態とされていればよい。   Here, the light absorption layer 503 and the p-type light absorption layer 504 are composed of a semiconductor having a band gap energy corresponding to the wavelength of light of interest, and the first semiconductor layer 502 and the second semiconductor layer 505 are: The first semiconductor layer 502, the p-type light absorption layer 504, and the second semiconductor layer 505 are each made conductive by introducing impurities into the semiconductor that has a larger band gap energy than the semiconductor constituting the light absorption layer 503. The light absorption layer 503 may have a lower impurity concentration than the first semiconductor layer 502, the p-type light absorption layer 504, and the second semiconductor layer 505.

例えば、基板501は、半絶縁性のInPからなる半導体基板であればよい。また、第1半導体層502は、n型不純物が高濃度に導入されたn+−InPから構成されていればよい。また、光吸収層503は、アンドープのInGaAsから構成されていればよい。また、p型光吸収層504は、p型の不純物が導入されたInGaAsから構成されていればよい。また、第2半導体層505は、p型の不純物が高濃度に導入されたp+−InGaAsPから構成されていればよい。 For example, the substrate 501 may be a semiconductor substrate made of semi-insulating InP. The first semiconductor layer 502 only needs to be made of n + -InP into which an n-type impurity is introduced at a high concentration. Further, the light absorption layer 503 may be made of undoped InGaAs. Further, the p-type light absorption layer 504 may be made of InGaAs into which p-type impurities are introduced. The second semiconductor layer 505 only needs to be made of p + -InGaAsP into which a p-type impurity is introduced at a high concentration.

なお、光吸収層503,p型光吸収層504,および第2半導体層505は、所望とする形状にパターニングされ、一部の第1半導体層502は露出し、この露出領域に第2電極507が形成されている。例えば、光吸収層503,p型光吸収層504,および第2半導体層505は、直径22μm程度の円柱形状に加工されている。また、本実施の形態では、基板501,第1半導体層502,光吸収層503,p型光吸収層504,および第2半導体層505より構成されている半導体受光素子の側部が、例えばポリイミドからなる保護膜508で覆われている。また、本実施の形態では、誘電体層509は、反射層510と第2半導体層505との間から、反射層510と第1電極506との間および保護膜508の外側側面のほぼ全域に形成している。なお、図示していないが、第1電極506および第2電極507には、各々引き出し配線が接続されている。   The light absorption layer 503, the p-type light absorption layer 504, and the second semiconductor layer 505 are patterned into a desired shape, and a part of the first semiconductor layer 502 is exposed, and the second electrode 507 is exposed in this exposed region. Is formed. For example, the light absorption layer 503, the p-type light absorption layer 504, and the second semiconductor layer 505 are processed into a cylindrical shape having a diameter of about 22 μm. In this embodiment, the side portion of the semiconductor light-receiving element including the substrate 501, the first semiconductor layer 502, the light absorption layer 503, the p-type light absorption layer 504, and the second semiconductor layer 505 is, for example, polyimide. It is covered with a protective film 508 made of In this embodiment mode, the dielectric layer 509 extends from between the reflective layer 510 and the second semiconductor layer 505 to between the reflective layer 510 and the first electrode 506 and almost the entire outer side surface of the protective film 508. Forming. Although not shown, the first electrode 506 and the second electrode 507 are connected to lead wires, respectively.

以下、本実施の形態における半導体受光素子の製造方法について簡単に説明する。まず、半絶縁性のInPからなる基板501の上に、n型のInP(第1半導体層502)、アンドープのInGaAs(光吸収層503)、p型のInGaAs(p型光吸収層504)、およびp型のInGaAsP(第2半導体層505)を順次堆積する。これらは、よく知られた有機金属気相成長法により形成すればよい。また、n型の層は、例えばSiを不純物として用いればよく、p型の層は、例えばZnを不純物として用いればよい。   Hereinafter, a method for manufacturing the semiconductor light receiving element in the present embodiment will be briefly described. First, on a substrate 501 made of semi-insulating InP, n-type InP (first semiconductor layer 502), undoped InGaAs (light absorption layer 503), p-type InGaAs (p-type light absorption layer 504), Then, p-type InGaAsP (second semiconductor layer 505) is sequentially deposited. These may be formed by a well-known metal organic chemical vapor deposition method. For example, Si may be used as an impurity for the n-type layer, and Zn may be used as an impurity for the p-type layer, for example.

次に、第2半導体層505となるInGaAsPの層の上に、第1電極506を形成する。例えば、第1電極506の形成領域が開放したレジストパターンを形成し、この上に、電子ビーム蒸着法により、Pt,Ti,Auを順次蒸着して,Pt/Ti/Au多層膜を形成する。この後、レジストパターンを除去すればPt/Ti/Au多層膜から構成された第1電極506できる(リフトオフ法)。第1電極506は、例えば、平面視、内径18μm、外径22μm程度のリング状に形成すればよい。   Next, the first electrode 506 is formed on the InGaAsP layer to be the second semiconductor layer 505. For example, a resist pattern in which the formation region of the first electrode 506 is opened is formed, and Pt, Ti, and Au are sequentially deposited thereon by an electron beam vapor deposition method to form a Pt / Ti / Au multilayer film. Thereafter, if the resist pattern is removed, the first electrode 506 composed of a Pt / Ti / Au multilayer film can be formed (lift-off method). The first electrode 506 may be formed in a ring shape having a plan view, an inner diameter of 18 μm, and an outer diameter of about 22 μm, for example.

次に、公知のリソグラフィー技術およびウエットエッチングにより、アンドープのInGaAsの層,p型のInGaAsの層,およびp型のInGaAsPの層をパターニングし、円柱状の光吸収層503,p型光吸収層504,および第2半導体層505を形成する。次に、このパターニングにより露出した第1半導体層502の所望の箇所に、上述した第1電極506と同様にすることで、Ti/Pt/Au/Pt/Ti多層膜から構成された第2電極507を形成する。   Next, the undoped InGaAs layer, the p-type InGaAs layer, and the p-type InGaAsP layer are patterned by a known lithography technique and wet etching to form a cylindrical light absorption layer 503 and a p-type light absorption layer 504. , And a second semiconductor layer 505 are formed. Next, a second electrode composed of a Ti / Pt / Au / Pt / Ti multilayer film is formed at a desired portion of the first semiconductor layer 502 exposed by this patterning in the same manner as the first electrode 506 described above. 507 is formed.

次に、基板501,第1半導体層502,光吸収層503,p型光吸収層504,第2半導体層505の側部、および第1半導体層502の露出部を覆う保護膜508を形成する。例えば、ポリイミド樹脂を塗布し、この塗布膜を200℃程度に加熱して硬化させることで、保護膜508が形成できる。   Next, a protective film 508 is formed to cover the substrate 501, the first semiconductor layer 502, the light absorption layer 503, the p-type light absorption layer 504, the side portions of the second semiconductor layer 505, and the exposed portion of the first semiconductor layer 502. . For example, the protective film 508 can be formed by applying a polyimide resin and curing the coating film by heating to about 200 ° C.

次に、誘電体層509を形成する。例えば、TiO2の層およびSiO2の層を順次にスパッタ法で堆積し、TiO2およびSiO2の積層からなる誘電体層509を形成すればよい。ここで、誘電体層509の機能としては、SiO2のみで十分であるが、第2半導体層505とSiO2との界面の密着性、濡れ性などを向上させることを目的として、TiO2の層を挿入する。 Next, the dielectric layer 509 is formed. For example, a TiO 2 layer and a SiO 2 layer may be sequentially deposited by sputtering to form a dielectric layer 509 composed of a laminate of TiO 2 and SiO 2 . Here, as the function of the dielectric layer 509, SiO 2 alone is sufficient, but for the purpose of improving the adhesion and wettability of the interface between the second semiconductor layer 505 and SiO 2 , the function of TiO 2 is improved. Insert a layer.

次に、反射層510を形成する。例えば、電子ビーム法により選択的にAuを堆積することで、反射層510を形成すればよい。反射層510は、第1電極506の形成領域より内側の領域に形成する。なお、上述した引き出し配線なども形成する。   Next, the reflective layer 510 is formed. For example, the reflective layer 510 may be formed by selectively depositing Au by an electron beam method. The reflective layer 510 is formed in a region inside the region where the first electrode 506 is formed. Note that the above-described lead-out wiring and the like are also formed.

以上のように、本実施の形態においても、金属からなる反射層510は、誘電体層509を介して第2半導体層505の上に形成されるので、製造過程における各種の加熱処理による熱履歴が加わっても、誘電体層509に反射層510からの金属元素の拡散や、界面における合金の形成などが抑制されるようになる。この結果、反射層510における界面での急峻性が損なわれることが抑制され、性能の劣化が抑制でき、反射層510としての効果が十分に得られるようになる。   As described above, also in this embodiment, the reflective layer 510 made of metal is formed on the second semiconductor layer 505 with the dielectric layer 509 interposed therebetween, so that the thermal history due to various heat treatments in the manufacturing process. However, the diffusion of the metal element from the reflective layer 510 to the dielectric layer 509 and the formation of an alloy at the interface are suppressed. As a result, it is suppressed that the steepness at the interface in the reflective layer 510 is impaired, performance deterioration can be suppressed, and the effect as the reflective layer 510 can be sufficiently obtained.

また、本実施の形態においては、前述した実施の形態とは異なり、p型光吸収層504を備える。p型光吸収層504は、半導体受光素子を動作させるために電圧を印加してアンドープのInGaAsからなる光吸収層503を空乏化した場合でもp型光吸収層504全領域が空乏化されないよう、印加電圧と層厚に応じたドーピング濃度分布とする。ただし、光吸収層503との接続面が空乏化するのまで阻止しようとすると、セミメタルに近い状態になるまで高濃度にドープする必要があるため、その程度は許容する。   In addition, the present embodiment includes a p-type light absorption layer 504 unlike the above-described embodiment. The p-type light absorption layer 504 is configured so that the entire region of the p-type light absorption layer 504 is not depleted even when a voltage is applied to operate the semiconductor light receiving element and the light absorption layer 503 made of undoped InGaAs is depleted. The doping concentration distribution is determined according to the applied voltage and the layer thickness. However, if an attempt is made to prevent the connection surface with the light absorption layer 503 from becoming depleted, it is necessary to dope at a high concentration until it becomes a state close to a semimetal.

本実施の形態では、光吸収は光吸収層503およびp型光吸収層504の両方において生じ、かつ生じたキャリアの輸送機構は独立である。このため、半導体受光素子そのものの特徴から、量子効率を高めるために光吸収層の層厚(アンドープ光吸収層503とp型光吸収層504とを合わせた層厚)を厚くしても高速応答が可能である(例えば非特許文献2参照)。加えて、本実施の形態によれば、反射率の向上が図れる(反射率の低下が抑制できる)構成とした反射層510を備えるようにしたので、受光感度の低下を抑制した状態で、光吸収層を薄くしてさらなる高速化を図ることが可能となる。   In this embodiment mode, light absorption occurs in both the light absorption layer 503 and the p-type light absorption layer 504, and the transport mechanism of the generated carriers is independent. Therefore, due to the characteristics of the semiconductor light receiving element itself, even if the layer thickness of the light absorption layer (the combined thickness of the undoped light absorption layer 503 and the p-type light absorption layer 504) is increased in order to increase the quantum efficiency, the high speed response is achieved. (For example, refer nonpatent literature 2). In addition, according to the present embodiment, since the reflection layer 510 is configured to improve the reflectivity (a reduction in the reflectivity can be suppressed), the light is reduced in a state where the decrease in the light receiving sensitivity is suppressed. It is possible to further increase the speed by thinning the absorption layer.

例えば、3dB帯域20GHz以上となる半導体受光素子とする場合、素子の接合面積を直径24μm、アンドープの光吸収層の厚さを0.7μm、p型不純物をドープした光吸収層の厚さを0.5μmとする。これにより、光吸収層の全体の層厚は1.2μmとなる。この厚みでも、p型不純物をドープの光吸収層を備えているため、前述した実施の形態1の場合に比較してより高速な応答が可能である。   For example, in the case of a semiconductor light receiving element having a 3 dB band of 20 GHz or more, the junction area of the element is 24 μm in diameter, the thickness of the undoped light absorbing layer is 0.7 μm, and the thickness of the light absorbing layer doped with p-type impurities is 0. .5 μm. As a result, the total thickness of the light absorption layer is 1.2 μm. Even with this thickness, since the light absorption layer doped with the p-type impurity is provided, a faster response is possible than in the case of the first embodiment.

ここで、上述したようにp型不純物をドープした光吸収層を加えて光吸収層の全体の層厚が厚くすることで、図7を用いて説明したように反射層を電極と兼用して半導体の上に直接形成した場合でも、量子効率は0.85A/W程度になる。   Here, as described above, by adding the light absorption layer doped with the p-type impurity to increase the total thickness of the light absorption layer, the reflection layer can also be used as an electrode as described with reference to FIG. Even when formed directly on a semiconductor, the quantum efficiency is about 0.85 A / W.

これに対し、反射層を、誘電体層を介して半導体層の上に形成し、95%以上の反射率が維持できるようにすることで、受光感度は約1.0A/Wにまで向上させてより高感度にすることができる。一方、受光感度を0.85A/W程度としてもよい場合は、光吸収層の全体の層厚を0.8μmまで薄くすることができ、さらなる高速応答が可能となる。   On the other hand, the light receiving sensitivity is improved to about 1.0 A / W by forming the reflective layer on the semiconductor layer through the dielectric layer so that the reflectance of 95% or more can be maintained. Higher sensitivity. On the other hand, when the light receiving sensitivity may be about 0.85 A / W, the entire thickness of the light absorption layer can be reduced to 0.8 μm, and a further high-speed response is possible.

[実施の形態3]
次に、本発明の実施の形態3について説明する。図6は、本実施の形態における半導体受光素子の構成を示す断面図である。本実施の形態における半導体受光素子は、基板601の上に形成された第1導電型の半導体からなる第1半導体層602と、第1半導体層602の上に形成された半導体からなる光吸収層603と、光吸収層603の上に形成された第2導電型の半導体からなる第2半導体層604と、第2半導体層604の上の周辺部に接して形成された第1電極605と、第1半導体層602に形成された第2電極606と、第1電極605の内側の第2半導体層604の上に誘電体層608を介して形成された金属からなる反射層609とを少なくとも備える。
[Embodiment 3]
Next, a third embodiment of the present invention will be described. FIG. 6 is a cross-sectional view showing the configuration of the semiconductor light receiving element in the present embodiment. The semiconductor light receiving element in the present embodiment includes a first semiconductor layer 602 made of a first conductivity type semiconductor formed on a substrate 601 and a light absorption layer made of a semiconductor formed on the first semiconductor layer 602. 603, a second semiconductor layer 604 made of a second conductivity type semiconductor formed on the light absorption layer 603, a first electrode 605 formed in contact with a peripheral portion on the second semiconductor layer 604, At least a second electrode 606 formed on the first semiconductor layer 602 and a reflective layer 609 made of metal formed on the second semiconductor layer 604 inside the first electrode 605 via a dielectric layer 608 are provided. .

ここで、光吸収層603は、対象とする光の波長に対応するバンドギャップエネルギーを有した半導体から構成され、第1半導体層602,および第2半導体層604は、光吸収層603を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、第1半導体層602および第2半導体層604は、不純物を導入することで各々の導電型とされ、光吸収層603は、第1半導体層602および第2半導体層604よりも不純物濃度が低い状態とされていればよい。   Here, the light absorption layer 603 is composed of a semiconductor having a band gap energy corresponding to the wavelength of light of interest, and the first semiconductor layer 602 and the second semiconductor layer 604 constitute the light absorption layer 603. The first semiconductor layer 602 and the second semiconductor layer 604 are made to have respective conductivity types by introducing impurities, and the light absorption layer 603 includes the first semiconductor layer 602. In addition, the impurity concentration may be lower than that of the second semiconductor layer 604.

例えば、基板601は、半絶縁性のInPからなる半導体基板であればよい。また、第1半導体層602は、n型不純物が高濃度に導入されたn+−InPから構成されていればよい。また、光吸収層603は、アンドープのInGaAsから構成されていればよい。また、第2半導体層604は、p型の不純物が高濃度に導入されたp+−InGaAsPから構成されていればよい。これらの場合、上述した第1導電型が、n型となり、第2導電型がp型となる。 For example, the substrate 601 may be a semiconductor substrate made of semi-insulating InP. The first semiconductor layer 602 only needs to be made of n + -InP into which an n-type impurity is introduced at a high concentration. Moreover, the light absorption layer 603 should just be comprised from undoped InGaAs. The second semiconductor layer 604 may be made of p + -InGaAsP into which a p-type impurity is introduced at a high concentration. In these cases, the first conductivity type described above is n-type, and the second conductivity type is p-type.

なお、光吸収層603および第2半導体層604は、所望とする形状にパターニングされ、一部の第1半導体層602は露出し、この露出領域に第2電極606が形成されている。例えば、光吸収層603および第2半導体層604は、直径22μm程度の円柱形状に加工されている。また、本実施の形態では、基板601,第1半導体層602,光吸収層603,および第2半導体層604より構成されている半導体受光素子の側部が、例えばポリイミドからなる保護膜607で覆われている。また、本実施の形態では、誘電体層608は、反射層609と第2半導体層604との間から、反射層609と第1電極605との間および保護膜607の外側側面のほぼ全域に形成している。なお、図示していないが、第1電極605および第2電極606には、各々引き出し配線が接続されている。   Note that the light absorption layer 603 and the second semiconductor layer 604 are patterned into a desired shape, a part of the first semiconductor layer 602 is exposed, and a second electrode 606 is formed in the exposed region. For example, the light absorption layer 603 and the second semiconductor layer 604 are processed into a cylindrical shape having a diameter of about 22 μm. In this embodiment, the side portion of the semiconductor light-receiving element formed of the substrate 601, the first semiconductor layer 602, the light absorption layer 603, and the second semiconductor layer 604 is covered with a protective film 607 made of, for example, polyimide. It has been broken. In the present embodiment, the dielectric layer 608 extends from between the reflective layer 609 and the second semiconductor layer 604 to between the reflective layer 609 and the first electrode 605 and almost the entire outer side surface of the protective film 607. Forming. Although not shown, the first electrode 605 and the second electrode 606 are connected to lead-out wirings, respectively.

以上の構成は、前述した実施の形態1とほぼ同様である。本実施の形態では、誘電体層608は、第2半導体層604と反射層609との間に配置し、反射層609が第1電極605に接触した構成としている。反射層609は、半導体層と接触せずに形成されていればよく、第1電極605に接触していても問題はない。   The above configuration is almost the same as that of the first embodiment. In this embodiment mode, the dielectric layer 608 is disposed between the second semiconductor layer 604 and the reflective layer 609 so that the reflective layer 609 is in contact with the first electrode 605. The reflective layer 609 may be formed without being in contact with the semiconductor layer, and there is no problem even if it is in contact with the first electrode 605.

また、本実施の形態では、基板601の側部に、内側に入り込んで形成された切り子面611を備え、切り子面611を光入射面とした、公知の端面入射屈折型の半導体受光素子としている。   Further, in the present embodiment, a known end-face incidence refracting type semiconductor light-receiving element is provided that has a facet surface 611 formed inwardly on the side of the substrate 601 and has the facet surface 611 as a light incident surface. .

切り子面611は、例えば、InPからなる基板601の側壁を、光吸収層603の面(基板平面)と鋭角をなすように、ウエットエッチングにより加工することで形成できる。なお、切り子面611の基板601の側(内側)の面が、基板601の第1半導体層602の側の平面に対して鋭角となるように形成されていればよい。入射光は、基板平面に対して鋭角をなした切り子面611屈折して光吸収層603に入射する。入射光は、光吸収層603の平面に対して斜めに入射される。このようにすることで、光吸収層603内での入射光および反射光の光路長が長くなり、光吸収層603の層厚を厚くした場合とほぼ等価な受光感度が得られる。   The facet 611 can be formed, for example, by processing the side wall of the substrate 601 made of InP by wet etching so as to form an acute angle with the surface of the light absorption layer 603 (substrate plane). Note that the substrate 601 side (inner side) surface of the facet surface 611 may be formed to have an acute angle with respect to the plane of the substrate 601 on the first semiconductor layer 602 side. The incident light is refracted at the facet 611 having an acute angle with respect to the substrate plane and is incident on the light absorption layer 603. Incident light is incident obliquely with respect to the plane of the light absorption layer 603. By doing so, the optical path lengths of incident light and reflected light in the light absorption layer 603 are increased, and light receiving sensitivity substantially equivalent to that obtained when the thickness of the light absorption layer 603 is increased can be obtained.

ここで、切り子面611の形成方法例について簡単に説明する。主面方位が(001)面に等価な面となっているInP基板を用い、側壁とするInP(−110)面に等価な面の一端を残し、これ以外の部分をレジスト等で保護する。次に、ブロムとメタノールの混合液、臭酸、塩酸と燐酸の混合液、および硫酸と過酸化水素の混合液などのエッチング液を用いたウエットケミカルエッチングにより、露出させてある面を異方性エッチングする。これにより、(111)B面、あるいはこれと等価な面が新たに露出し、第1半導体層602側の基板601表面とのなす角度が約54.7度となる、切り子面611が形成できる。   Here, an example of a method for forming the facet 611 will be briefly described. An InP substrate having a principal plane orientation equivalent to the (001) plane is used, one end of the equivalent plane is left on the InP (−110) plane serving as a side wall, and the other portions are protected with a resist or the like. Next, the exposed surface is anisotropic by wet chemical etching using an etching solution such as a mixed solution of bromine and methanol, a mixed solution of odorous acid, hydrochloric acid and phosphoric acid, and a mixed solution of sulfuric acid and hydrogen peroxide. Etch. As a result, the (111) B surface or an equivalent surface is newly exposed, and the facet 611 can be formed in which the angle formed with the surface of the substrate 601 on the first semiconductor layer 602 side is about 54.7 degrees. .

上述したウエットエッチングにより形成した切り子面611に、基板601の平面に平行な入射光を入射すると、入射光は切り子面611で屈折し、光吸収層603に取り込まれる。ここで、反射層609および誘電体層608を、前述した実施の形態1の場合と同様に構成した場合、95%以上の反射率が得られるために受光感度はさらに向上する。また、本実施の形態によれば、入射光を側面から導入できるため、光モジュールの回路基板に実装する際に下面入射の穴を開ける必要がなくなり、実装しやすくなるという利点がある。   When incident light parallel to the plane of the substrate 601 is incident on the facet 611 formed by the above-described wet etching, the incident light is refracted by the facet 611 and taken into the light absorption layer 603. Here, when the reflective layer 609 and the dielectric layer 608 are configured in the same manner as in the first embodiment, a reflectance of 95% or more can be obtained, so that the light receiving sensitivity is further improved. Further, according to the present embodiment, since incident light can be introduced from the side surface, there is an advantage that it is not necessary to make a bottom incident hole when mounting on the circuit board of the optical module, and it is easy to mount.

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。   The present invention is not limited to the embodiment described above, and many modifications and combinations can be implemented by those having ordinary knowledge in the art within the technical idea of the present invention. It is obvious.

例えば、上述では、pinダイオード形式の半導体受光素子を例に説明したが、これに限るものではない。本発明は、アバランシェフォトダイオードおよび単一キャリア走行フォトダイオードを含め、層の積層方向に光を入射する半導体受光素子であれば同様に適用可能である。   For example, in the above description, the semiconductor light receiving element of the pin diode type has been described as an example, but the present invention is not limited to this. The present invention can be similarly applied to any semiconductor light-receiving element including avalanche photodiodes and single-carrier traveling photodiodes that emit light in the layer stacking direction.

本発明の半導体受光素子は、基板の上に順次に積層された、第1導電型の半導体からなる第1半導体層、第1半導体層の上に形成された半導体からなる光吸収層、光吸収層の上に形成された第2導電型の半導体からなる第2半導体層、第2半導体層の上の周辺部に接して形成された第1電極、第1半導体層に形成された第2電極、および第1電極の内側の第2半導体層の上に誘電体層を介して形成された金属からなる反射層を少なくとも備えることが特徴である。   The semiconductor light receiving element of the present invention includes a first semiconductor layer made of a first conductivity type semiconductor, a light absorption layer made of a semiconductor formed on the first semiconductor layer, and a light absorption layer, which are sequentially stacked on a substrate. A second semiconductor layer made of a semiconductor of a second conductivity type formed on the layer, a first electrode formed in contact with a peripheral portion on the second semiconductor layer, and a second electrode formed on the first semiconductor layer And a reflective layer made of metal formed on the second semiconductor layer inside the first electrode via a dielectric layer.

また、誘電体層は、TiO2/SiO2の積層構造として説明したが、入射光の波長帯で大きな吸収係数を持たない限り、Al23およびTa25などの他の酸化物、また、Si34,TiN,およびAlNなどの窒化物から構成してもよい。また、誘電体層を形成する半導体表面との密着性および濡れ性が十分にある場合は、TiO2/SiO2のように多層構造にする必要はない。材料を変更しても、誘電体層の層厚はTiO2/SiO2の場合と同様に、プロセスに支障をきたさないために必要最低限度以上の層厚で、かつ反射率が最大となる層厚にすればよい。 Further, the dielectric layer has been described as a laminated structure of TiO 2 / SiO 2 , but other oxides such as Al 2 O 3 and Ta 2 O 5 as long as they do not have a large absorption coefficient in the wavelength band of incident light, Further, Si 3 N 4, TiN, and may be composed of nitrides such as AlN. In addition, when there is sufficient adhesion and wettability with the semiconductor surface on which the dielectric layer is formed, it is not necessary to have a multilayer structure like TiO 2 / SiO 2 . Even when the material is changed, the layer thickness of the dielectric layer is the layer thickness that is more than the minimum necessary to prevent troubles in the process as in the case of TiO 2 / SiO 2 and has the maximum reflectance. You can make it thick.

また、反射層を構成する金属はAuとして説明したが、入射光の波長に対する反射率が十分に確保できる金属材料で、かつ組み合わせて用いる誘電体層に拡散および誘電体層と合金化しないものであればよい。例えば、反射層を構成する材料としては、Ag,Pt,Al,Ni,Co,W,Cu,およびTiなどが挙げられる。   In addition, although the metal constituting the reflective layer has been described as Au, it is a metal material that can sufficiently ensure the reflectance with respect to the wavelength of incident light, and does not diffuse and alloy with the dielectric layer used in combination. I just need it. For example, examples of the material constituting the reflective layer include Ag, Pt, Al, Ni, Co, W, Cu, and Ti.

また、受光面積の直径を24μmとして説明したが、要求される帯域に応じて他の寸法の受光面積としてもよい。また、上述では、InGaAs/InP系化合物半導体を用いるようにしたが、これに限るものではない。例えば、P系、As系、N系、Sb系、などの化合物半導体を用いるようにしてもよく、またGe系、Si系などの単元素半導体材料でもよい。   Further, although the light receiving area has been described as having a diameter of 24 μm, the light receiving area may have other dimensions depending on a required band. In the above description, the InGaAs / InP compound semiconductor is used. However, the present invention is not limited to this. For example, a compound semiconductor such as P-based, As-based, N-based, or Sb-based may be used, or a single-element semiconductor material such as Ge-based or Si-based may be used.

また、上述した実施の形態1,3において、導電型を入れ替えてもよいことはいうまでもない。また、実施の形態2においては、基板の側より、p型とした半導体層,p型光吸収層,i型の光吸収層,n型とした半導体層の順に積層し、n型とした半導体層の上に、誘電体層を介して反射層を形成してもよい。   Needless to say, in the first and third embodiments, the conductivity types may be interchanged. In the second embodiment, a p-type semiconductor layer, a p-type light absorption layer, an i-type light absorption layer, and an n-type semiconductor layer are stacked in this order from the substrate side to form an n-type semiconductor. A reflective layer may be formed on the layer via a dielectric layer.

また、上述では、反射層を設ける側の電極を円形のリング状に形成したが、これに限るものではない。例えば、四角形および六角形などの外形の枠状に形成してもよく、基板の側より入射してきた光を反射することができる領域が、電極を形成する反射層に備えられるようにされていればよい。また、保護膜としてポリイミドを用いるようにしたが、これに限るものではなく、BCB(Benzo cyclo butene:ベンゾシクロブテン)などの有機系絶縁材料を用いるようにしてもよい。   In the above description, the electrode on the side where the reflective layer is provided is formed in a circular ring shape, but the present invention is not limited to this. For example, it may be formed in a frame shape having an outer shape such as a quadrangle and a hexagon, and a region capable of reflecting light incident from the substrate side is provided in the reflective layer forming the electrode. That's fine. Further, although polyimide is used as the protective film, the present invention is not limited to this, and an organic insulating material such as BCB (Benzocyclobutene) may be used.

101…基板、102…第1半導体層、103…光吸収層、104…第2半導体層、105…第1電極、106…第2電極、107…保護膜、108…誘電体層、109…反射層。   DESCRIPTION OF SYMBOLS 101 ... Substrate, 102 ... First semiconductor layer, 103 ... Light absorption layer, 104 ... Second semiconductor layer, 105 ... First electrode, 106 ... Second electrode, 107 ... Protective film, 108 ... Dielectric layer, 109 ... Reflection layer.

Claims (3)

基板の上に形成された第1導電型の半導体からなる第1半導体層と、
この第1半導体層の上に形成された半導体からなる光吸収層と、
この光吸収層の上に形成された第2導電型の半導体からなる第2半導体層と、
この第2半導体層の上の周辺部に接して形成された第1電極と、
前記第1半導体層に形成された第2電極と、
前記第1電極の内側の前記第2半導体層の上に誘電体層を介して形成された金属からなる反射層と
を少なくとも備え、
前記光吸収層は、対象とする光の波長に対応するバンドギャップエネルギーを有した半導体から構成され、
前記第1半導体層,および前記第2半導体層は、前記光吸収層を構成する半導体より大きなバンドギャップエネルギーを有する半導体から構成され、
前記第1半導体層および前記第2半導体層は、不純物を導入することで各々の前記導電型とされ、
前記光吸収層は、前記第1半導体層および前記第2半導体層よりも不純物濃度が低い状態とされている
ことを特徴とする半導体受光素子。
A first semiconductor layer made of a first conductivity type semiconductor formed on a substrate;
A light absorption layer made of a semiconductor formed on the first semiconductor layer;
A second semiconductor layer made of a second conductivity type semiconductor formed on the light absorption layer;
A first electrode formed in contact with a peripheral portion on the second semiconductor layer;
A second electrode formed on the first semiconductor layer;
A reflection layer made of metal formed on the second semiconductor layer inside the first electrode via a dielectric layer, and
The light absorption layer is composed of a semiconductor having a band gap energy corresponding to the wavelength of light of interest,
The first semiconductor layer and the second semiconductor layer are made of a semiconductor having a larger band gap energy than the semiconductor constituting the light absorption layer,
The first semiconductor layer and the second semiconductor layer are each of the conductivity type by introducing impurities,
The semiconductor light receiving element, wherein the light absorption layer has a lower impurity concentration than the first semiconductor layer and the second semiconductor layer.
請求項1の半導体受光素子において、
前記光吸収層の上に形成された第2導電型の半導体からなる第2導電型光吸収層を備え、
前記第2導電型光吸収層は、前記光吸収層と同じ半導体から構成され、
第1導電型はn型であり、第2導電型はp型である
ことを特徴とする半導体受光素子。
The semiconductor light-receiving element according to claim 1.
A second conductivity type light absorption layer made of a second conductivity type semiconductor formed on the light absorption layer;
The second conductivity type light absorption layer is composed of the same semiconductor as the light absorption layer,
The semiconductor light receiving element, wherein the first conductivity type is n-type and the second conductivity type is p-type.
請求項1または2記載の半導体受光素子において、
前記基板の側部に、前記基板の内側に入り込んで形成され、前記基板の平面に対して鋭角とされた切り子面からなる光入射面を備えることを特徴とする半導体光受光素子。
The semiconductor light receiving element according to claim 1 or 2,
A semiconductor light-receiving element comprising a light incident surface formed of a facet formed on a side portion of the substrate so as to enter the inside of the substrate and having an acute angle with respect to a plane of the substrate.
JP2010050202A 2010-03-08 2010-03-08 Semiconductor photo detector Active JP5307750B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010050202A JP5307750B2 (en) 2010-03-08 2010-03-08 Semiconductor photo detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010050202A JP5307750B2 (en) 2010-03-08 2010-03-08 Semiconductor photo detector

Publications (2)

Publication Number Publication Date
JP2011187607A true JP2011187607A (en) 2011-09-22
JP5307750B2 JP5307750B2 (en) 2013-10-02

Family

ID=44793570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010050202A Active JP5307750B2 (en) 2010-03-08 2010-03-08 Semiconductor photo detector

Country Status (1)

Country Link
JP (1) JP5307750B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007285A (en) * 2012-06-25 2014-01-16 Nippon Telegr & Teleph Corp <Ntt> Photodiode
JP2016171340A (en) * 2016-05-26 2016-09-23 日亜化学工業株式会社 Light emitting element
JP2017033962A (en) * 2015-07-28 2017-02-09 株式会社東芝 Photodetector and rider device using the same
JP2020073889A (en) * 2019-12-04 2020-05-14 株式会社東芝 Light detection device and lidar device using therewith
JP2020174079A (en) * 2019-04-09 2020-10-22 日本電信電話株式会社 Semiconductor photodetector
WO2021100082A1 (en) * 2019-11-18 2021-05-27 日本電信電話株式会社 Light receiving element and method for producing same
JP6918398B1 (en) * 2020-06-01 2021-08-18 株式会社京都セミコンダクター End face incident type semiconductor light receiving element

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01264273A (en) * 1988-04-14 1989-10-20 Nec Corp Semiconductor photodetector
JPH05218488A (en) * 1992-02-03 1993-08-27 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photodetective element
JP2001053328A (en) * 1999-08-06 2001-02-23 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photodetector
JP2002252366A (en) * 2000-12-19 2002-09-06 Fujitsu Quantum Devices Ltd Semiconductor light-receiving device
JP2003174184A (en) * 2001-12-04 2003-06-20 Ntt Electornics Corp Photodiode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01264273A (en) * 1988-04-14 1989-10-20 Nec Corp Semiconductor photodetector
JPH05218488A (en) * 1992-02-03 1993-08-27 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photodetective element
JP2001053328A (en) * 1999-08-06 2001-02-23 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photodetector
JP2002252366A (en) * 2000-12-19 2002-09-06 Fujitsu Quantum Devices Ltd Semiconductor light-receiving device
JP2003174184A (en) * 2001-12-04 2003-06-20 Ntt Electornics Corp Photodiode

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6013012413; Y. Muramoto and T. Ishibashi: 'InP=InGaAs pin photodiode structure maximising bandwidth and efficiency' ELECTRONICS LETTERS Vol.39, No.24, 20031127, 1749-1750 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007285A (en) * 2012-06-25 2014-01-16 Nippon Telegr & Teleph Corp <Ntt> Photodiode
JP2017033962A (en) * 2015-07-28 2017-02-09 株式会社東芝 Photodetector and rider device using the same
US10353057B2 (en) 2015-07-28 2019-07-16 Kabushiki Kaisha Toshiba Photodetector and LIDAR system including the photodetector
JP2016171340A (en) * 2016-05-26 2016-09-23 日亜化学工業株式会社 Light emitting element
JP7147669B2 (en) 2019-04-09 2022-10-05 日本電信電話株式会社 Semiconductor light receiving element
JP2020174079A (en) * 2019-04-09 2020-10-22 日本電信電話株式会社 Semiconductor photodetector
WO2021100082A1 (en) * 2019-11-18 2021-05-27 日本電信電話株式会社 Light receiving element and method for producing same
JPWO2021100082A1 (en) * 2019-11-18 2021-05-27
JP7452552B2 (en) 2019-11-18 2024-03-19 日本電信電話株式会社 Manufacturing method of photodetector
US12009450B2 (en) 2019-11-18 2024-06-11 Nippon Telegraph And Telephone Corporation Optical receiving element and manufacturing method therefor
JP2020073889A (en) * 2019-12-04 2020-05-14 株式会社東芝 Light detection device and lidar device using therewith
JP6918398B1 (en) * 2020-06-01 2021-08-18 株式会社京都セミコンダクター End face incident type semiconductor light receiving element
WO2021245756A1 (en) * 2020-06-01 2021-12-09 株式会社京都セミコンダクター End-surface incident type semiconductor light receiving element

Also Published As

Publication number Publication date
JP5307750B2 (en) 2013-10-02

Similar Documents

Publication Publication Date Title
JP5307750B2 (en) Semiconductor photo detector
JP4609430B2 (en) Avalanche photodiode
JP5294558B2 (en) Embedded waveguide type light receiving element and manufacturing method thereof
JP5501814B2 (en) Avalanche photodiode
JP2014013844A (en) Semiconductor photodetector and manufacturing method of the same
JP6130318B2 (en) Avalanche photodiode
US20090057796A1 (en) Photodiode being monolithically integrated onto a waveguide
JP2013540365A (en) Optoelectronic device and manufacturing method thereof
JP2011258809A (en) Semiconductor photodetector
JP2002151731A (en) Planar photodetector enhanced by resonant cavity
US20030155625A1 (en) Semiconductor light receiving device and semiconductor part
JP2001320081A (en) Semiconductor light receiving element
JP4985298B2 (en) Avalanche photodiode
JP5952105B2 (en) Photodiode
JP2005005600A (en) Semiconductor light receiving element
JPH03291979A (en) Avalanche photodiode
JP2005108955A (en) Semiconductor device, manufacturing method thereof, and optical communication module
JP2006269978A (en) Photodiode
JP7147669B2 (en) Semiconductor light receiving element
JP2743935B2 (en) Waveguide type semiconductor photo detector
US10388807B2 (en) Mirrors including reflective and second layers disposed on photodetectors
JP7452552B2 (en) Manufacturing method of photodetector
WO2024218941A1 (en) Semiconductor light-receiving element
SE534345C2 (en) Avalanche photodiode photodiode.
JP4786440B2 (en) Surface incidence type light receiving element and light receiving module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111118

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120208

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130627

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5307750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250