JP2011186977A - Manufacturing method of input device - Google Patents

Manufacturing method of input device Download PDF

Info

Publication number
JP2011186977A
JP2011186977A JP2010054062A JP2010054062A JP2011186977A JP 2011186977 A JP2011186977 A JP 2011186977A JP 2010054062 A JP2010054062 A JP 2010054062A JP 2010054062 A JP2010054062 A JP 2010054062A JP 2011186977 A JP2011186977 A JP 2011186977A
Authority
JP
Japan
Prior art keywords
transparent conductive
layer
conductive layer
metal layer
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010054062A
Other languages
Japanese (ja)
Inventor
Kiyoshi Sato
清 佐藤
Yoshito Sasaki
義人 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2010054062A priority Critical patent/JP2011186977A/en
Publication of JP2011186977A publication Critical patent/JP2011186977A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Position Input By Displaying (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of an input device which can stably form a wiring part in a specific wiring pattern. <P>SOLUTION: The manufacturing method is provided with a process for forming a transparent conductive layer 32 on the entire surface of a base material and forming a metal layer 33 composed of a specific wiring pattern on the transparent conductive layer 32, a process (Fig.2(d)) for covering the sides and the top of the metal layer 33 by a resist layer 36a and forming a resist layer 36b composed of a sensor pattern on a sensor section, a process for removing the transparent conductive layer 32 not covered by a resist layer 36, and a process for removing the resist layer 36. The metal layer 33 is not affected by the etching against the transparent conductive layer 32 in a Fig.2(e) process. Thus the wiring part composed of a laminated structure of the transparent conductive layer and the metal layer 33 can be formed stably in a specific wiring pattern. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、入力座標位置を検出可能な入力装置の製造方法に係り、特に配線部の製造方法に関する。   The present invention relates to an input device manufacturing method capable of detecting an input coordinate position, and more particularly to a wiring portion manufacturing method.

下記特許文献にはタッチセンサに関する発明が開示されている。タッチセンサのセンサ部には、ITO等で形成された多数のセンサパターンが配置されている。そしてセンサ部の側部の非センサ部に各センサパターンに電気的に接続される配線部が所定の配線パターンで引き回されている。   The following patent documents disclose inventions related to touch sensors. A large number of sensor patterns made of ITO or the like are arranged in the sensor portion of the touch sensor. And the wiring part electrically connected to each sensor pattern is routed by the predetermined wiring pattern at the non-sensor part on the side of the sensor part.

従来では、配線パターンを印刷等で形成していたが、非センサ部の領域(額縁とも言われる)が非常に狭くなってきており、また静電容量式のタッチパネルであるとセンサ部に多数のセンサパターン(電極パターン)が存在するため、非センサ部に引き回す配線パターンの数も多くなる。その結果、各配線パターン間のピッチを小さくすることが必要とされる。   Conventionally, the wiring pattern has been formed by printing or the like, but the area of the non-sensor part (also referred to as a frame) has become very narrow, and a capacitive touch panel has a large number in the sensor part. Since the sensor pattern (electrode pattern) exists, the number of wiring patterns routed to the non-sensor portion increases. As a result, it is necessary to reduce the pitch between the wiring patterns.

そのため、薄膜技術及びフォトリソグラフィ技術を用いて配線パターンを微細化する必要があった。   Therefore, it has been necessary to miniaturize the wiring pattern using thin film technology and photolithography technology.

例えば特許文献1に示す発明には、基材上に透明導電層と金属層とを重ねて形成し、フォトリソグラフィ技術を用いて、透明導電層と金属層との積層構造からなる所定パターンを形成している。   For example, in the invention shown in Patent Document 1, a transparent conductive layer and a metal layer are formed on a base material so as to overlap each other, and a predetermined pattern composed of a laminated structure of the transparent conductive layer and the metal layer is formed using a photolithography technique. is doing.

図4(a)〜(e)は、従来における入力装置(タッチセンサ)の製造方法の問題点を説明するための工程図である。(a)〜(e)の各左図は、製造工程における平面図を示し、(a)〜(e)の各右図は、(a)の左図に示すA−A線から切断した部分縦断面図を示している。   4A to 4E are process diagrams for explaining problems of a conventional method for manufacturing an input device (touch sensor). Each left figure of (a)-(e) shows the top view in a manufacturing process, Each right figure of (a)-(e) is the part cut | disconnected from the AA line shown to the left figure of (a). A longitudinal sectional view is shown.

図4(a)の工程では、基材1上の全面に透明導電層2を形成する。更に透明導電層2上の全面に金属層3を形成する。そして図4(a)の工程では、金属層3の上面に、センサパターン4b及び配線パターン4aを有するレジスト層4を形成する。   In the step of FIG. 4A, the transparent conductive layer 2 is formed on the entire surface of the substrate 1. Further, a metal layer 3 is formed on the entire surface of the transparent conductive layer 2. 4A, a resist layer 4 having a sensor pattern 4b and a wiring pattern 4a is formed on the upper surface of the metal layer 3. As shown in FIG.

次に図4(b)の工程では、前記レジスト層4に覆われていない金属層3をエッチングにより除去する。これにより金属層3は、配線パターン及びセンサパターンで残される。   4B, the metal layer 3 not covered with the resist layer 4 is removed by etching. As a result, the metal layer 3 is left as a wiring pattern and a sensor pattern.

次に図4(c)の工程では、前記レジスト層4をそのまま用い、前記レジスト層4に覆われていない透明導電層2をエッチングにより除去する。これにより、透明導電層2は、配線パターン及びセンサパターンで残される。   4C, the resist layer 4 is used as it is, and the transparent conductive layer 2 not covered with the resist layer 4 is removed by etching. As a result, the transparent conductive layer 2 is left as a wiring pattern and a sensor pattern.

次に図4(d)の工程では、センサパターン4bのレジスト層を多重露光・現像により除去する。これにより、センサパターンの金属層3が露出する。次に図4(d)の工程では、センサパターンの金属層3をエッチングで除去する(図4(d)の点線部)。   Next, in the step of FIG. 4D, the resist layer of the sensor pattern 4b is removed by multiple exposure / development. Thereby, the metal layer 3 of the sensor pattern is exposed. Next, in the step of FIG. 4D, the metal layer 3 of the sensor pattern is removed by etching (dotted line portion of FIG. 4D).

そして図4(e)の工程では、残りのレジスト層4を除去する。
これにより、配線部5では、透明導電層2の上に金属層3を重ねた複数の配線パターンを形成することができる。
In the step of FIG. 4E, the remaining resist layer 4 is removed.
Thereby, in the wiring part 5, a plurality of wiring patterns in which the metal layer 3 is overlaid on the transparent conductive layer 2 can be formed.

しかしながら図4の製造工程では、配線部5に配線パターンで形成される金属層3が複数回のエッチング工程に晒される。すなわち図4(b)の金属層3を配線パターンに形成する工程の後、図4(c)の不要な透明導電層2を除去するエッチング工程、図4(d)のセンサパターンの金属層3を除去するエッチング工程に晒される。図4(c)の工程では、透明導電層2のエッチング(ウエットエッチング)に使用されるエッチング液が開放されている金属層3の側面に対して影響を与える。また図4(d)の工程では、センサパターンの金属層3が除去されるとともに配線パターンの金属層3も側面からエッチングされてしまう。この結果、図4(e)に示すように配線パターンとして最終的に残る金属層3が非常に細い形状になり安定して所定幅の配線パターンを形成できない問題があった。   However, in the manufacturing process of FIG. 4, the metal layer 3 formed by the wiring pattern on the wiring part 5 is exposed to a plurality of etching processes. That is, after the step of forming the metal layer 3 of FIG. 4B in the wiring pattern, the etching step of removing the unnecessary transparent conductive layer 2 of FIG. 4C, the metal layer 3 of the sensor pattern of FIG. It is exposed to an etching process that removes. In the step of FIG. 4C, the etching solution used for etching (wet etching) of the transparent conductive layer 2 affects the side surface of the metal layer 3 that is open. In the step of FIG. 4D, the metal layer 3 of the sensor pattern is removed and the metal layer 3 of the wiring pattern is also etched from the side surface. As a result, as shown in FIG. 4E, the metal layer 3 finally remaining as a wiring pattern has a very thin shape, and there is a problem that a wiring pattern having a predetermined width cannot be stably formed.

特開昭63−113585号公報Japanese Unexamined Patent Publication No. 63-113585 特開昭60−181822号公報Japanese Patent Laid-Open No. 60-181822 特開2008−65748号公報JP 2008-65748 A 特開2008−129708号公報JP 2008-129708 A 特開平10−214145号公報JP-A-10-214145 特開2008−77332号公報JP 2008-77332 A

そこで本発明は上記従来の課題を解決するためのものであり、特に、配線部を所定の配線パターンで安定して形成することが可能な入力装置の製造方法を提供することを目的としている。   Therefore, the present invention is to solve the above-described conventional problems, and in particular, an object of the present invention is to provide a method for manufacturing an input device capable of stably forming a wiring portion with a predetermined wiring pattern.

本発明は、センサ部と前記センサ部の側部に位置し前記センサ部と電気的に接続された配線部とを有し、前記センサ部は、基材表面に所定のセンサパターンからなる第1の透明導電層が形成されて成り、前記配線部は前記第1の透明導電層と一体となって所定の配線パターンに引き出された第2の透明導電層と、前記第2の透明導電層上に重ねて前記配線パターンで形成された金属層とを備えて形成される入力装置の製造方法において、
(a) 基材表面の全体に透明導電層を形成し、前記透明導電層の上に所定の配線パターンからなる金属層を形成する工程、
(b) 前記金属層の側面から上面にかけてマスク層で覆うとともに、前記センサ部にセンサパターンからなるマスク層を形成する工程、
(c) 前記マスク層で覆われていない前記透明導電層を除去し、このとき、前記センサ部に前記センサパターンからなる第1の透明導電層を形成するとともに、前記配線部に、前記金属層の下側に前記第1の透明導電層と一体となり配線パターンで引き出された第2の透明導電層を形成する工程、
(d) 前記マスク層を除去する工程、
を有することを特徴とするものである。
The present invention includes a sensor unit and a wiring unit located on a side of the sensor unit and electrically connected to the sensor unit. The sensor unit includes a first sensor pattern having a predetermined sensor pattern on a substrate surface. A transparent conductive layer is formed, and the wiring portion is integrated with the first transparent conductive layer, a second transparent conductive layer drawn into a predetermined wiring pattern, and the second transparent conductive layer. In the manufacturing method of the input device formed by including a metal layer formed with the wiring pattern overlaid on,
(A) forming a transparent conductive layer on the entire surface of the substrate, and forming a metal layer comprising a predetermined wiring pattern on the transparent conductive layer;
(B) a step of covering with a mask layer from the side surface to the upper surface of the metal layer and forming a mask layer made of a sensor pattern on the sensor portion;
(C) The transparent conductive layer not covered with the mask layer is removed, and at this time, a first transparent conductive layer made of the sensor pattern is formed on the sensor unit, and the metal layer is formed on the wiring unit. Forming a second transparent conductive layer integrally formed with the first transparent conductive layer on the lower side and drawn out by a wiring pattern;
(D) removing the mask layer;
It is characterized by having.

本発明では(a)工程で配線パターンからなる金属層を形成した後、(b)工程で金属層の側面から上面にかけてマスク層で覆う。その後、(c)工程で、マスク層に覆われていない透明導電層を除去するが、このとき、金属層は上面のみならず側面もマスク層で保護されているので、透明導電層に対するエッチング工程の影響を受けることがない。よって本発明では、配線パターンの金属層を安定して所定幅で形成することができる。また本発明では、エッチング工程を従来よりも減らすことができる。よって製造工程を容易化でき更に製造コストの低減を図ることが可能である。   In this invention, after forming the metal layer which consists of a wiring pattern at the (a) process, it covers with a mask layer from the side surface to the upper surface of the metal layer at the (b) process. Thereafter, in step (c), the transparent conductive layer not covered with the mask layer is removed. At this time, the metal layer is protected not only on the upper surface but also on the side surface by the mask layer. Will not be affected. Therefore, in the present invention, the metal layer of the wiring pattern can be stably formed with a predetermined width. Moreover, in this invention, an etching process can be reduced rather than before. Therefore, the manufacturing process can be simplified and the manufacturing cost can be further reduced.

本発明では、前記(a)工程では、前記透明導電層上の全面に金属層を形成し、前記金属層の上面に配線パターンから成る第2のマスク層を形成し、前記第2のマスク層に覆われていない前記金属層を除去して、所定の配線パターンからなる前記金属層を残すことが好ましい。これにより安定して、所定の配線パターンからなる金属層を形成することができる。   In the present invention, in the step (a), a metal layer is formed on the entire surface of the transparent conductive layer, a second mask layer made of a wiring pattern is formed on the upper surface of the metal layer, and the second mask layer is formed. It is preferable to remove the metal layer that is not covered with the metal layer and leave the metal layer having a predetermined wiring pattern. Thereby, the metal layer which consists of a predetermined wiring pattern can be formed stably.

また本発明では、前記(b)工程では、前記センサ部の前記透明導電層の上面にセンサパターンのマスク層を形成することが好ましい。   Moreover, in this invention, it is preferable that the mask layer of a sensor pattern is formed in the upper surface of the said transparent conductive layer of the said sensor part at the said (b) process.

本発明の入力装置の製造方法によれば、配線部を所定の配線パターンで安定して形成することができる。   According to the method for manufacturing an input device of the present invention, the wiring portion can be stably formed with a predetermined wiring pattern.

本実施形態の入力装置の分解斜視図、An exploded perspective view of the input device of the present embodiment, 本実施形態の入力装置の製造方法を示す工程図((a)〜(e)の左図は製造工程の平面図、(a)〜(e)の右図は(a)のB−B線から切断した部分縦断面図)、Process drawings showing the manufacturing method of the input device of this embodiment (the left figure of (a) to (e) is a plan view of the production process, the right figure of (a) to (e) is the BB line of (a). Partial longitudinal section cut from 図2(d)の右図の一部を拡大した部分拡大縦断面図、FIG. 2D is a partially enlarged vertical sectional view in which a part of the right diagram is enlarged; 従来の入力装置の製造方法を示す工程図((a)〜(e)の左図は製造工程の平面図、(a)〜(e)の右図は(a)のA−A線から切断した部分縦断面図)、Process diagrams showing a conventional method of manufacturing an input device (the left diagrams of (a) to (e) are plan views of the manufacturing process, and the right diagrams of (a) to (e) are cut from line AA in (a). Partial vertical section)

図1は本実施形態の入力装置10の分解斜視図である。図1に示すように入力装置10は、天板20、上部基板21、下部基板22、及びフレキシブルプリント基板23等を有して構成される。   FIG. 1 is an exploded perspective view of the input device 10 of the present embodiment. As shown in FIG. 1, the input device 10 includes a top plate 20, an upper substrate 21, a lower substrate 22, a flexible printed circuit board 23, and the like.

天板20は、プレスチックやガラス基材で形成される。天板20の下面20bには、加飾層24が設けられ、図1に示すように、透光性のセンサ部11とセンサ部11の周囲を囲む着色された非透光性の非センサ部12とに区分けされている。非センサ部12にはセンサ部11と電気的に接続される配線部が設けられている。   The top plate 20 is formed of a plastic or glass substrate. A decorative layer 24 is provided on the lower surface 20b of the top plate 20, and as shown in FIG. 1, a colored non-translucent non-sensor part surrounding the sensor part 11 and the sensor part 11 as shown in FIG. It is divided into 12. The non-sensor portion 12 is provided with a wiring portion that is electrically connected to the sensor portion 11.

本実施形態における入力装置10は、センサ部11を指で操作したときにセンサ部内部に配置された上部センサパターンと下部センサパターンの間の静電容量が指の接近・操作によって生じる容量変化に基づいて、指の操作座標位置を検出する静電容量式タッチパネルを構成する。   In the input device 10 according to the present embodiment, when the sensor unit 11 is operated with a finger, the capacitance between the upper sensor pattern and the lower sensor pattern arranged inside the sensor unit is caused by a capacitance change caused by the approach / operation of the finger. Based on this, a capacitive touch panel that detects the operation coordinate position of the finger is configured.

図1に示すように、上部基板21のセンサ部11には、複数本の上部センサパターン13が設けられ、下部基板22のセンサ部11には、複数本の下部センサパターン14が配置されている(図1では、上部センサパターン13及び下部センサパターン14の一部のみ図示した)。   As shown in FIG. 1, a plurality of upper sensor patterns 13 are provided on the sensor unit 11 of the upper substrate 21, and a plurality of lower sensor patterns 14 are arranged on the sensor unit 11 of the lower substrate 22. (In FIG. 1, only a part of the upper sensor pattern 13 and the lower sensor pattern 14 is shown).

各センサパターン13,14はいずれも基材表面にITO(Indium Tin Oxide)等の透明導電層をスパッタや蒸着により成膜してなる。   Each of the sensor patterns 13 and 14 is formed by forming a transparent conductive layer such as ITO (Indium Tin Oxide) on the substrate surface by sputtering or vapor deposition.

各上部センサパターン13と各下部センサパターン14は直交している。
図1に示すように上部センサパターン13はX−Y平面の例えばY1−Y2方向に沿って連続して延出し、且つ複数の各上部センサパターン13がX1−X2方向に間隔を空けて配置される。
Each upper sensor pattern 13 and each lower sensor pattern 14 are orthogonal to each other.
As shown in FIG. 1, the upper sensor pattern 13 extends continuously along, for example, the Y1-Y2 direction of the XY plane, and a plurality of upper sensor patterns 13 are arranged at intervals in the X1-X2 direction. The

また図1に示すように各下部センサパターン14はX−Y平面の例えばX1−X2方向に沿って連続して延出し、且つ複数の各下部センサパターン14がY1−Y2方向に間隔を空けて配置される。   Further, as shown in FIG. 1, each lower sensor pattern 14 extends continuously along, for example, the X1-X2 direction on the XY plane, and a plurality of lower sensor patterns 14 are spaced apart in the Y1-Y2 direction. Be placed.

各上部センサパターン13のY2側端部には、上部配線パターン(図示しない)が電気的に接続され、更に、各上部配線パターンの先端は上部接続部15を構成している。各上部配線パターン及び各上部接続部15はいずれも非センサ部12に設けられる。   An upper wiring pattern (not shown) is electrically connected to the Y2 side end portion of each upper sensor pattern 13, and the tip of each upper wiring pattern constitutes an upper connection portion 15. Each upper wiring pattern and each upper connection portion 15 are provided in the non-sensor portion 12.

また、各下部センサパターン14のX1側あるいはX2側の端部には下部配線パターン16が電気的に接続されている。例えば、一つ置きに配置された各下部センサパターン14のX2側端部に下部配線パターン16が接続され、残りの各下部センサパターン14のX1側端部に下部配線パターン16が接続されている。   Further, a lower wiring pattern 16 is electrically connected to an end portion of each lower sensor pattern 14 on the X1 side or X2 side. For example, the lower wiring pattern 16 is connected to the X2 side end of each of the lower sensor patterns 14 arranged alternately, and the lower wiring pattern 16 is connected to the X1 side end of each of the remaining lower sensor patterns 14. .

各下部配線パターン16は非センサ部12のX1側領域及びX2側領域から引き回され、各下部配線パターン16の先端は非センサ部12のY2側領域で下部接続部17を構成している。   Each lower wiring pattern 16 is routed from the X1 side region and the X2 side region of the non-sensor portion 12, and the tip of each lower wiring pattern 16 forms a lower connection portion 17 in the Y2 side region of the non-sensor portion 12.

天板20、上部基板21及び下部基板22は、間に透明粘着層を介して接合されている。   The top plate 20, the upper substrate 21, and the lower substrate 22 are bonded together via a transparent adhesive layer.

図2に本実施形態の入力装置、特に配線部の形成方法について説明する。図2(a)〜(f)の各左図は、下部基板22の平面図(模式図)を示し、(a)〜(f)の各右図は、(a)に示すB−B線から切断した部分縦断面図を示す。   FIG. 2 illustrates an input device according to the present embodiment, particularly a method for forming a wiring portion. Each left figure of Drawing 2 (a)-(f) shows a top view (schematic figure) of lower substrate 22, and each right figure of (a)-(f) is a BB line shown in (a). The fragmentary longitudinal cross-sectional view cut | disconnected from FIG.

図2(a)の工程では、ガラスや樹脂からなる透明基材31の表面全体に透明導電層32をスパッタ法や蒸着法で成膜している。ここで、「透明」とは可視光線透過率が90%以上の状態を指す。更にヘイズ値が3以下であることが好適である。   In the process of FIG. 2A, the transparent conductive layer 32 is formed on the entire surface of the transparent substrate 31 made of glass or resin by sputtering or vapor deposition. Here, “transparent” refers to a state where the visible light transmittance is 90% or more. Further, it is preferable that the haze value is 3 or less.

透明導電層32には、ITO(Indium Tin Oxide)、SnO2,ZnO等の無機透明導電材料を、スパッタや蒸着等で成膜したもの、又は、これらの無機透明導電材料の微粉末を固着したものでもよい。あるいは、有機透明導電材料として、カーボンナノチューブやポリチオフィン、ポリピロール等の有機導電性ポリマーをコーティングしたものでもよい。ただし、透明導電層32には、ITOを用いることが好適である。 To the transparent conductive layer 32, an inorganic transparent conductive material such as ITO (Indium Tin Oxide), SnO 2 , ZnO or the like was formed by sputtering or vapor deposition, or fine powders of these inorganic transparent conductive materials were fixed. It may be a thing. Alternatively, an organic transparent conductive material coated with an organic conductive polymer such as carbon nanotube, polythiofin, or polypyrrole may be used. However, it is preferable to use ITO for the transparent conductive layer 32.

次に、透明導電層32上の全面に金属層33をスパッタ法や蒸着法で成膜する。金属層33は透明でなくてよく、透明導電層32よりも導電性に優れた(抵抗値が低い)材質を選択する。金属層33には、AgPdCu、Cu、Al、Ag、Au、MoNb/Al、MoNb/AgPdCu等の良導体で形成することができる。金属層33は単層であっても積層体であってもよい。   Next, a metal layer 33 is formed on the entire surface of the transparent conductive layer 32 by sputtering or vapor deposition. The metal layer 33 does not have to be transparent, and a material that is more conductive (has a lower resistance value) than the transparent conductive layer 32 is selected. The metal layer 33 can be formed of a good conductor such as AgPdCu, Cu, Al, Ag, Au, MoNb / Al, MoNb / AgPdCu. The metal layer 33 may be a single layer or a laminate.

図2(a)に示すように、金属層33の上面に配線部34を構成する複数の配線パターンからなるレジスト層(第2のマスク層)35を形成する。なお図1では、配線パターンを一つ置きの各センサパターン14に対して同方向から引き出しているが、図2では、図に示す全ての配線パターンを同方向に引き出すこととした。   As shown in FIG. 2A, a resist layer (second mask layer) 35 composed of a plurality of wiring patterns constituting the wiring portion 34 is formed on the upper surface of the metal layer 33. In FIG. 1, wiring patterns are drawn from the same direction for every other sensor pattern 14, but in FIG. 2, all the wiring patterns shown in the figure are drawn in the same direction.

次に図2(b)の工程では、レジスト層35に覆われていない金属層33をエッチングにて除去する。これにより、レジスト層35の下側にのみ配線パターンの金属層33が残される。金属層33は若干、サイドエッチングを受けて、各金属層33の幅寸法は各レジスト層35の幅寸法よりも小さくなる。図2(b)に示すエッチング工程にはウエットエッチングを選択できる。   Next, in the step of FIG. 2B, the metal layer 33 not covered with the resist layer 35 is removed by etching. Thereby, the metal layer 33 of the wiring pattern is left only under the resist layer 35. The metal layer 33 is slightly subjected to side etching, and the width dimension of each metal layer 33 is smaller than the width dimension of each resist layer 35. For the etching process shown in FIG. 2B, wet etching can be selected.

次に図2(c)に示す工程では、レジスト層35を除去する。
次に図2(d)に示す工程では、図2(d)及び図3(図2(d)の一部を拡大した部分拡大縦断面図)に示すように配線パターンからなる金属層33の側面33aから上面33bにかけてレジスト層(第1のマスク層)36aで覆う。また前記レジスト層36aに連続して、透明導電層32の上面にセンサパターンからなるレジスト層36bを形成する。
Next, in the step shown in FIG. 2C, the resist layer 35 is removed.
Next, in the step shown in FIG. 2D, as shown in FIGS. 2D and 3 (a partially enlarged longitudinal sectional view in which a part of FIG. 2D is enlarged), the metal layer 33 made of a wiring pattern is formed. A resist layer (first mask layer) 36a is covered from the side surface 33a to the upper surface 33b. Further, a resist layer 36b made of a sensor pattern is formed on the upper surface of the transparent conductive layer 32 in succession to the resist layer 36a.

図2(d)に示す工程では、まず金属層33上から透明導電層32上の全体にレジスト層36を形成し、露光現像により、レジスト層36を金属層33の側面33aから上面33bにかけて覆う部分36aとセンサパターンからなる部分36bとにパターン形成する。   In the step shown in FIG. 2D, first, a resist layer 36 is formed on the entire transparent conductive layer 32 from the metal layer 33, and the resist layer 36 is covered from the side surface 33a to the upper surface 33b of the metal layer 33 by exposure and development. A pattern is formed on the part 36a and the part 36b made of the sensor pattern.

次に図2(e)に示す工程では、レジスト層36に覆われていない透明導電層32をエッチングして除去する。図3に示すように点線に示す透明導電層32aを除去することができる。これにより、センサパターンから成る第1の透明導電層32bを形成することができるとともに、配線部34に、金属層33の下に前記第1の透明導電層32bと一体となり配線パターンで引き出された第2の透明導電層32cを形成することができる(図2(e))。透明導電層32に対するエッチングにはウエットエッチングを用いることが出来る。
そして図2(f)の工程では、レジスト層36を除去する。
Next, in the step shown in FIG. 2E, the transparent conductive layer 32 not covered with the resist layer 36 is removed by etching. As shown in FIG. 3, the transparent conductive layer 32a shown by a dotted line can be removed. As a result, the first transparent conductive layer 32b made of the sensor pattern can be formed, and the wiring portion 34 is integrated with the first transparent conductive layer 32b under the metal layer 33 and drawn out in the wiring pattern. A second transparent conductive layer 32c can be formed (FIG. 2E). For etching the transparent conductive layer 32, wet etching can be used.
Then, in the step of FIG. 2F, the resist layer 36 is removed.

以上により本実施形態の入力装置の製造方法により、第1の透明導電層32bにより複数のセンサパターン14(図2(f)参照)を形成でき、更に、第1の透明導電層32bと一体となって所定の配線パターンに引き出された第2の透明導電層32cと、前記第2の透明導電層32c上に重ねて前記配線パターンで形成された金属層33とで構成される配線部34(図2(f)参照)を形成することができる。   As described above, according to the manufacturing method of the input device of the present embodiment, the plurality of sensor patterns 14 (see FIG. 2F) can be formed by the first transparent conductive layer 32b, and further integrated with the first transparent conductive layer 32b. Thus, a wiring portion 34 (consisting of a second transparent conductive layer 32c drawn out to a predetermined wiring pattern and a metal layer 33 formed on the second transparent conductive layer 32c and formed with the wiring pattern. 2 (f)) can be formed.

本実施形態における入力装置の製造方法では、配線パターンからなる金属層33を形成した後(図2(b)工程)、金属層33の側面33aから上面33bにかけてレジスト層36aで覆う(図2(d)工程、図3参照)。その後、図2(e)の工程では、レジスト層36に覆われていない透明導電層32を除去するが、このとき金属層33は上面33bのみならず側面33aもレジスト層36aにより保護されているため、透明導電層32に対するエッチングの影響を受けることがない(図3参照)。   In the manufacturing method of the input device in this embodiment, after forming the metal layer 33 made of a wiring pattern (step (b) in FIG. 2), the metal layer 33 is covered with a resist layer 36a from the side surface 33a to the upper surface 33b (see FIG. d) Step, see FIG. Thereafter, in the step of FIG. 2E, the transparent conductive layer 32 not covered with the resist layer 36 is removed. At this time, not only the upper surface 33b but also the side surface 33a of the metal layer 33 is protected by the resist layer 36a. Therefore, the transparent conductive layer 32 is not affected by etching (see FIG. 3).

特に不要な透明導電層32をウエットエッチングにて除去するときに使用されるエッチング液が、金属層33をもエッチング可能な場合でも、不要な透明導電層32をウエットエッチングにて除去するエッチング液の影響を配線パターンで形成された金属層33が受けない。このため、配線パターンの金属層33を所定幅にて安定して形成することが可能になる。また、図2に示す製造方法を用いることで、エッチング工程を図4に示した従来の製造方法よりも減らすことができる。具体的には図4に示す従来の入力装置の製造方法では、図4(b)の金属層3に対するエッチング工程、図4(c)の透明導電層2に対するエッチング工程、図4(d)の金属層3に対するエッチング工程の計3回に対し、本実施形態の入力装置の製造方法では、図2(b)工程における金属層33のエッチング工程、図2(e)における透明導電層32のエッチング工程の計2回で済む。よって本実施形態では従来に比べてエッチング槽を減らすことができる。したがって、本実施形態では従来に比べて、製造工程を容易化でき更に製造コストの低減を図ることが可能になる。   In particular, even when the etching solution used when removing the unnecessary transparent conductive layer 32 by wet etching can also etch the metal layer 33, an etching solution for removing the unnecessary transparent conductive layer 32 by wet etching is used. The metal layer 33 formed by the wiring pattern is not affected. For this reason, the metal layer 33 of the wiring pattern can be stably formed with a predetermined width. Further, by using the manufacturing method shown in FIG. 2, the etching process can be reduced as compared with the conventional manufacturing method shown in FIG. Specifically, in the conventional method of manufacturing the input device shown in FIG. 4, the etching process for the metal layer 3 in FIG. 4B, the etching process for the transparent conductive layer 2 in FIG. 4C, In the input device manufacturing method of the present embodiment, the etching process for the metal layer 33 in the process of FIG. 2B and the etching of the transparent conductive layer 32 in FIG. A total of two processes are sufficient. Therefore, in this embodiment, an etching tank can be reduced compared with the past. Therefore, in the present embodiment, the manufacturing process can be simplified and the manufacturing cost can be further reduced as compared with the conventional case.

本実施形態では、配線部34に形成された各配線パターンを、配線パターンを印刷形成していた従来に比べて十分に小さく且つ安定して形成でき、例えば、本実施形態では各配線パターンのピッチを100μm以下あるいは50μm以下に安定して形成することが可能である。   In this embodiment, each wiring pattern formed in the wiring portion 34 can be formed sufficiently smaller and more stable than the conventional case where the wiring pattern is printed and formed. For example, in this embodiment, the pitch of each wiring pattern is formed. Can be stably formed to 100 μm or less or 50 μm or less.

図2(a)(b)に代えて、配線パターン形状の空間を備えるレジスト層を透明導電層32上に形成し、前記空間内に金属層33をスパッタ等して、配線パターンの金属層33を形成する方法もある。ただし、図2(a)(b)に示すように、金属層33上に配線パターンのレジスト層35を形成し、レジスト層35に覆われていない金属層33を除去することで、配線パターンの金属層33を残すほうが、安定して狭ピッチの配線パターンを形成しやすい。   Instead of FIGS. 2A and 2B, a resist layer having a wiring pattern shape space is formed on the transparent conductive layer 32, and the metal layer 33 is sputtered in the space to form the metal layer 33 of the wiring pattern. There is also a method of forming. However, as shown in FIGS. 2A and 2B, a wiring layer resist layer 35 is formed on the metal layer 33, and the metal layer 33 not covered with the resist layer 35 is removed, so that the wiring pattern If the metal layer 33 is left, it is easier to stably form a narrow pitch wiring pattern.

また、上部基板21及び下部基板22の双方に対して、図2に示す製造方法を適用することが好ましいが条件によっては一方の基板側にのみ適用することも可能である。   In addition, it is preferable to apply the manufacturing method shown in FIG. 2 to both the upper substrate 21 and the lower substrate 22, but depending on conditions, it can be applied only to one substrate side.

また本実施形態における入力装置は静電容量式であったが抵抗式等、他の入力装置に対しても適用可能である。例えば抵抗式の入力装置の場合、マルチタッチ入力が可能な入力装置であると、配線部に形成される配線パターンが複数本あり、非センサ部(額縁部)が狭い形態では、本実施形態の配線部の製造方法を好ましく適用できる。   Moreover, although the input device in this embodiment was a capacitance type, it is applicable also to other input devices, such as a resistance type. For example, in the case of a resistance type input device, if the input device is capable of multi-touch input, there are a plurality of wiring patterns formed in the wiring portion, and the non-sensor portion (frame portion) is narrow, The manufacturing method of a wiring part can be applied preferably.

10 入力装置
11 センサ部
12 非センサ部
14 下部センサパターン
15 上部接続部
16 下部配線パターン
17 下部接続部
20 天板
21 上部基板
22 下部基板
23 フレキシブルプリント基板
24 加飾層
31 透明基材
32 透明導電層
32b 第1の透明導電層
32c 第2の透明導電層
33 金属層
33a 金属層の側面
33b 金属層の上面
34 配線部
35、36、36a、36b レジスト層
DESCRIPTION OF SYMBOLS 10 Input device 11 Sensor part 12 Non-sensor part 14 Lower sensor pattern 15 Upper connection part 16 Lower wiring pattern 17 Lower connection part 20 Top plate 21 Upper board 22 Lower board 23 Flexible printed circuit board 24 Decorating layer 31 Transparent base material 32 Transparent conductive Layer 32b First transparent conductive layer 32c Second transparent conductive layer 33 Metal layer 33a Metal layer side surface 33b Metal layer upper surface 34 Wiring portions 35, 36, 36a, 36b Resist layer

Claims (3)

センサ部と前記センサ部の側部に位置し前記センサ部と電気的に接続された配線部とを有し、前記センサ部は、基材表面に所定のセンサパターンからなる第1の透明導電層が形成されて成り、前記配線部は前記第1の透明導電層と一体となって所定の配線パターンに引き出された第2の透明導電層と、前記第2の透明導電層上に重ねて前記配線パターンで形成された金属層とを備えて形成される入力装置の製造方法において、
(a) 基材表面の全体に透明導電層を形成し、前記透明導電層の上に所定の配線パターンからなる金属層を形成する工程、
(b) 前記金属層の側面から上面にかけてマスク層で覆うとともに、前記センサ部にセンサパターンからなるマスク層を形成する工程、
(c) 前記マスク層で覆われていない前記透明導電層を除去し、このとき、前記センサ部に前記センサパターンからなる第1の透明導電層を形成するとともに、前記配線部に、前記金属層の下側に前記第1の透明導電層と一体となり配線パターンで引き出された第2の透明導電層を形成する工程、
(d) 前記マスク層を除去する工程、
を有することを特徴とする入力装置の製造方法。
A first transparent conductive layer including a sensor unit and a wiring unit located on a side of the sensor unit and electrically connected to the sensor unit, the sensor unit having a predetermined sensor pattern on a substrate surface; The wiring portion is integrated with the first transparent conductive layer, the second transparent conductive layer drawn out in a predetermined wiring pattern, and the second transparent conductive layer superimposed on the second transparent conductive layer. In a method for manufacturing an input device comprising a metal layer formed with a wiring pattern,
(A) forming a transparent conductive layer on the entire surface of the substrate, and forming a metal layer comprising a predetermined wiring pattern on the transparent conductive layer;
(B) a step of covering with a mask layer from the side surface to the upper surface of the metal layer and forming a mask layer made of a sensor pattern on the sensor portion;
(C) The transparent conductive layer not covered with the mask layer is removed, and at this time, a first transparent conductive layer made of the sensor pattern is formed on the sensor unit, and the metal layer is formed on the wiring unit. Forming a second transparent conductive layer integrally formed with the first transparent conductive layer on the lower side and drawn out by a wiring pattern;
(D) removing the mask layer;
A method for manufacturing an input device.
前記(a)工程では、前記透明導電層上の全面に金属層を形成し、前記金属層の上面に配線パターンから成る第2のマスク層を形成し、前記第2のマスク層に覆われていない前記金属層を除去して、所定の配線パターンからなる前記金属層を残す請求項1記載の入力装置の製造方法。   In the step (a), a metal layer is formed on the entire surface of the transparent conductive layer, a second mask layer made of a wiring pattern is formed on the upper surface of the metal layer, and is covered with the second mask layer. The method of manufacturing an input device according to claim 1, wherein the metal layer not formed is removed to leave the metal layer having a predetermined wiring pattern. 前記(b)工程では、前記センサ部の前記透明導電層の上面にセンサパターンのマスク層を形成する請求項1又は2に記載の入力装置の製造方法。   The method for manufacturing an input device according to claim 1, wherein in the step (b), a mask layer of a sensor pattern is formed on an upper surface of the transparent conductive layer of the sensor unit.
JP2010054062A 2010-03-11 2010-03-11 Manufacturing method of input device Withdrawn JP2011186977A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010054062A JP2011186977A (en) 2010-03-11 2010-03-11 Manufacturing method of input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010054062A JP2011186977A (en) 2010-03-11 2010-03-11 Manufacturing method of input device

Publications (1)

Publication Number Publication Date
JP2011186977A true JP2011186977A (en) 2011-09-22

Family

ID=44793131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010054062A Withdrawn JP2011186977A (en) 2010-03-11 2010-03-11 Manufacturing method of input device

Country Status (1)

Country Link
JP (1) JP2011186977A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014000725A (en) * 2012-06-19 2014-01-09 Fujifilm Corp Method for manufacturing laminate having photocurable resin layer, electrostatic capacitance-type input device and manufacturing method therefor, and image display apparatus provided with the same
JP2017027364A (en) * 2015-07-22 2017-02-02 アルプス電気株式会社 Method for manufacturing input device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008009920A (en) * 2006-06-30 2008-01-17 Optrex Corp Input device and manufacturing method therefor
JP2008310550A (en) * 2007-06-14 2008-12-25 Epson Imaging Devices Corp Capacitance input device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008009920A (en) * 2006-06-30 2008-01-17 Optrex Corp Input device and manufacturing method therefor
JP2008310550A (en) * 2007-06-14 2008-12-25 Epson Imaging Devices Corp Capacitance input device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014000725A (en) * 2012-06-19 2014-01-09 Fujifilm Corp Method for manufacturing laminate having photocurable resin layer, electrostatic capacitance-type input device and manufacturing method therefor, and image display apparatus provided with the same
JP2017027364A (en) * 2015-07-22 2017-02-02 アルプス電気株式会社 Method for manufacturing input device

Similar Documents

Publication Publication Date Title
US8722313B2 (en) Touch screen panel and method of manufacturing the same
US9229555B2 (en) Touch screen panel and method of manufacturing the same
JP5372697B2 (en) Method for manufacturing projected capacitive touch panel
US9081427B2 (en) Position-sensing panel and method
JP5066272B2 (en) Input device and manufacturing method thereof
WO2010150668A1 (en) Capacitance type input device and production method thereof
JP5588466B2 (en) Touch panel wiring structure
TW201131441A (en) Fabrication of touch sensor panel using laser ablation
JP5520162B2 (en) Input device and manufacturing method thereof
JP5846953B2 (en) Input device and manufacturing method thereof
JP6138059B2 (en) Touch panel
CN202433856U (en) Touch position sensing panel and touch sensing device
KR102367248B1 (en) Touch screen panel
WO2016002461A1 (en) Input device and method for manufacturing same
KR101386333B1 (en) Input device and method for manufacturing the same
KR20130051316A (en) Touch pannel and manufacturing method thereof
US20150253901A1 (en) Manufacturing method for single-sided multi-layer circuit pattern for touch panel
KR101368684B1 (en) Panel For Detecting Touch And Method Thereof
WO2014015618A1 (en) Touch control panel and manufacturing method therefor, and touch control device
WO2014045562A1 (en) Capacitance sensor
JP6110459B2 (en) Touch-sensitive device and manufacturing method for manufacturing the same
JP5707949B2 (en) Touch panel sensor and method for manufacturing touch panel sensor
JP2011186977A (en) Manufacturing method of input device
KR101496250B1 (en) Touch Panel and Method for Making the Same
CN104298407A (en) Electrostatic capacity type touch screen panel and method for fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130718