JP2011176097A - Laminated soi wafer, and method of manufacturing the same - Google Patents
Laminated soi wafer, and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011176097A JP2011176097A JP2010038668A JP2010038668A JP2011176097A JP 2011176097 A JP2011176097 A JP 2011176097A JP 2010038668 A JP2010038668 A JP 2010038668A JP 2010038668 A JP2010038668 A JP 2010038668A JP 2011176097 A JP2011176097 A JP 2011176097A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxide film
- thickness
- heat treatment
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
Description
本発明は貼り合わせSOI(Silicon On Insulator)ウェーハ及びその製造方法に関し、特に、ゲッタリング能力に優れ且つ反りが低減された貼り合わせSOIウェーハ及びその製造方法に関する。 The present invention relates to a bonded SOI (Silicon On Insulator) wafer and a method for manufacturing the same, and more particularly to a bonded SOI wafer having excellent gettering ability and reduced warpage and a method for manufacturing the same.
シリコンウェーハの一種としてSOIウェーハが知られている。SOIウェーハは、トランジスタなどの半導体素子が形成される活性層の直下にBOX層(Buried Oxide層:埋め込み酸化膜)が形成されたタイプのシリコンウェーハである。SOIウェーハは、pn接合に逆バイアスを加えることによって素子分離する通常のシリコンウェーハと比べて、素子の持つ浮遊容量が小さくなることから、高速なスイッチング動作が可能となるばかりでなく、消費電力を低減することも可能となる。 An SOI wafer is known as a kind of silicon wafer. The SOI wafer is a type of silicon wafer in which a BOX layer (Buried Oxide layer: buried oxide film) is formed immediately below an active layer on which a semiconductor element such as a transistor is formed. Compared with a normal silicon wafer that isolates elements by applying a reverse bias to the pn junction, SOI wafers have a smaller stray capacitance, which enables not only high-speed switching operation but also power consumption. It can also be reduced.
SOIウェーハの製造方法としては、貼り合わせ法とSIMOX(Separation by Implantation of Oxygen)法が知られている。このうち、貼り合わせ法は、支持用ウェーハと活性用ウェーハを用意し、これらの一方又は両方の表面に酸化膜を形成した後に重ね合わせ、熱処理によって接着した後、活性用ウェーハを所望の厚さまで減肉させることによってSOIウェーハを製造する方法である(特許文献1,2参照)。 As a method for manufacturing an SOI wafer, a bonding method and a SIMOX (Separation by Implantation of Oxygen) method are known. Among these methods, the bonding method prepares a support wafer and an active wafer, forms an oxide film on one or both surfaces of the wafers, and then superimposes them and adheres them by heat treatment. This is a method of manufacturing an SOI wafer by reducing the thickness (see Patent Documents 1 and 2).
特許文献1には、支持用ウェーハに形成する酸化膜の膜厚と活性用ウェーハに形成する酸化膜の膜厚との差を2μm以下とすることによって、接着熱処理時におけるスリップ転位の発生を防止できることが記載されている。 Patent Document 1 discloses that the difference between the thickness of the oxide film formed on the supporting wafer and the thickness of the oxide film formed on the active wafer is 2 μm or less, thereby preventing the occurrence of slip dislocation during the adhesion heat treatment. It describes what you can do.
しかしながら、高耐圧な素子を形成可能なSOIウェーハを提供するためには、BOX層の膜厚を2μm超に厚く設計しなければならないケースがある。この場合、特許文献1に記載された方法では、BOX層の膜厚と支持用ウェーハの裏面に形成された酸化膜の膜厚との差が大きくなってしまうため、SOIウェーハに大きな反りが生じてしまうという問題があった。具体的には、支持用ウェーハに形成された酸化膜の膜厚をAとし、活性用ウェーハに形成された酸化膜の膜厚をBとした場合、貼り合わせによってBOX層の厚みはA+Bとなる一方、支持用ウェーハの裏面に形成された酸化膜(裏面酸化膜)の膜厚はAのままであることから、両者間にはBの膜厚差が生じる。一例として、BOX層の厚み(=A+B)を4μmに設計する場合、特許文献1に記載された発明のようにAとBとの差を2μm以下とするためには、Bの値は最低でも1μm(この場合Aの値は3μm)となり、これがそのままBOX層と裏面酸化膜との膜厚差となる。 However, in order to provide an SOI wafer capable of forming a high-breakdown-voltage element, there are cases where the thickness of the BOX layer must be designed to be thicker than 2 μm. In this case, in the method described in Patent Document 1, the difference between the film thickness of the BOX layer and the film thickness of the oxide film formed on the back surface of the supporting wafer becomes large, so that a large warp occurs in the SOI wafer. There was a problem that. Specifically, when the film thickness of the oxide film formed on the supporting wafer is A and the film thickness of the oxide film formed on the active wafer is B, the thickness of the BOX layer is A + B by bonding. On the other hand, since the film thickness of the oxide film (back surface oxide film) formed on the back surface of the supporting wafer remains A, a film thickness difference of B occurs between the two. As an example, when the thickness of the BOX layer (= A + B) is designed to be 4 μm, in order to make the difference between A and B 2 μm or less as in the invention described in Patent Document 1, the value of B is at least 1 μm (in this case, the value of A is 3 μm), which is the film thickness difference between the BOX layer and the back oxide film.
BOX層と裏面酸化膜との膜厚差に起因するウェーハの反りを低減するためには、接着熱処理を長時間行うことによって裏面酸化膜の膜厚を増大させる必要があるが、この場合には、生産性が低下してしまう。この問題は、BOX層の膜厚が大きいほど顕著となる。また、特許文献2には、支持用ウェーハに形成する酸化膜の膜厚(A)を、活性用ウェーハに形成する酸化膜の膜厚(B)よりも薄くすることが記載されているが、この場合には、BOX層と裏面酸化膜との膜厚差はより大きくなることから、反りの問題はより深刻となる。 In order to reduce the warpage of the wafer due to the film thickness difference between the BOX layer and the back surface oxide film, it is necessary to increase the film thickness of the back surface oxide film by performing an adhesion heat treatment for a long time. , Productivity will decrease. This problem becomes more prominent as the thickness of the BOX layer increases. Patent Document 2 describes that the thickness (A) of the oxide film formed on the supporting wafer is made thinner than the thickness (B) of the oxide film formed on the active wafer. In this case, since the film thickness difference between the BOX layer and the back surface oxide film becomes larger, the problem of warpage becomes more serious.
このように、従来のSOIウェーハの製造方法では、BOX層と裏面酸化膜との膜厚差に起因するSOIウェーハの反りを低減するために、接着熱処理を長時間行う必要があることから、生産性が低いという問題があった。 As described above, in the conventional method for manufacturing an SOI wafer, it is necessary to perform an adhesive heat treatment for a long time in order to reduce warpage of the SOI wafer due to a film thickness difference between the BOX layer and the back surface oxide film. There was a problem of low nature.
したがって、本発明の目的は、接着熱処理を長時間行うことなく、BOX層と裏面酸化膜との膜厚差に起因するSOIウェーハの反りを低減することが可能なSOIウェーハの製造方法を提供することである。 Therefore, an object of the present invention is to provide a method for manufacturing an SOI wafer that can reduce warpage of the SOI wafer due to the film thickness difference between the BOX layer and the back surface oxide film without performing an adhesive heat treatment for a long time. That is.
他方、特許文献3,4には、ゲッタリング能力を持たせたSOIウェーハが記載されている。しかしながら、いずれも貼り合わせ前にダメージ処理を行う必要があり、工程数の増大をもたらすという問題があった。 On the other hand, Patent Documents 3 and 4 describe SOI wafers having gettering capability. However, in any case, it is necessary to perform damage processing before bonding, and there is a problem in that the number of steps increases.
したがって、本発明の他の目的は、工程数を増大させることなく製造可能であり、ゲッタリング能力に優れた高耐圧なSOIウェーハを提供することである。 Therefore, another object of the present invention is to provide an SOI wafer having a high withstand voltage that can be manufactured without increasing the number of steps and has an excellent gettering capability.
本発明者は、支持用ウェーハに形成された酸化膜の膜厚Aと活性用ウェーハに形成された酸化膜の膜厚Bとの関係がスリップ転位の発生にどのように関係するのか、鋭意研究を行った。その結果、膜厚Aと膜厚Bとの差が2μmを超えると、酸化膜が厚い側のウェーハにスリップ転位が発生する一方、酸化膜が薄い側のウェーハにはスリップ転位が発生しないことが明らかとなった。本発明は、このような技術的知見に基づきなされたものである。 The present inventor has earnestly studied how the relationship between the thickness A of the oxide film formed on the supporting wafer and the thickness B of the oxide film formed on the active wafer is related to the occurrence of slip dislocation. Went. As a result, if the difference between the film thickness A and the film thickness B exceeds 2 μm, slip dislocation may occur in the wafer with the thicker oxide film, while slip dislocation does not occur in the wafer with the thinner oxide film. It became clear. The present invention has been made based on such technical knowledge.
本発明によるSOIウェーハは、支持用ウェーハ上に埋め込み酸化膜を介して活性層が設けられた貼り合わせSOIウェーハであって、前記埋め込み酸化膜の膜厚が2μm超であり、前記支持用ウェーハにはスリップ転位が存在しており、前記活性層にはスリップ転位が存在していないことを特徴とする。 The SOI wafer according to the present invention is a bonded SOI wafer in which an active layer is provided on a supporting wafer via a buried oxide film, and the buried oxide film has a thickness of more than 2 μm. Is characterized in that slip dislocations are present and no slip dislocations are present in the active layer.
本発明によれば、支持用ウェーハにスリップ転位が存在していることから、これが重金属などを捕獲するゲッタリングサイトとして機能する。しかも、スリップ転位の発生は、貼り合わせ前の支持用ウェーハ及び活性用ウェーハに形成された酸化膜の膜厚によって制御することが可能であることから、ダメージ処理などの工程を追加することなく製造可能である。さらに、埋め込み酸化膜の膜厚が2μm超であることから、高耐圧な素子を形成することが可能となる。 According to the present invention, since slip dislocations exist in the supporting wafer, this functions as a gettering site for capturing heavy metals and the like. In addition, the occurrence of slip dislocation can be controlled by the thickness of the oxide film formed on the supporting wafer and the active wafer before bonding, so that it is manufactured without adding a process such as damage processing. Is possible. Furthermore, since the buried oxide film has a thickness of more than 2 μm, it is possible to form a high breakdown voltage element.
本発明においては、前記支持用ウェーハの裏面に形成された裏面酸化膜の膜厚が2μm超であることが好ましい。これによれば、埋め込み酸化膜と裏面酸化膜との膜厚差が小さくなることから、ウェーハの反りを抑制することが可能となる。しかも、活性用ウェーハ上の酸化膜の膜厚を薄くすることができることから、接着熱処理を長時間行うことなく製造可能となる。 In this invention, it is preferable that the film thickness of the back surface oxide film formed on the back surface of the supporting wafer is more than 2 μm. According to this, since the film thickness difference between the buried oxide film and the back surface oxide film becomes small, it becomes possible to suppress the warpage of the wafer. In addition, since the thickness of the oxide film on the active wafer can be reduced, manufacturing can be performed without performing the adhesive heat treatment for a long time.
本発明においては、前記埋め込み酸化膜の膜厚と前記裏面酸化膜の膜厚との差が0.2μm以下であることが好ましい。これによれば、ウェーハの反りを20μm以下に抑制することが可能となる。 In the present invention, the difference between the thickness of the buried oxide film and the thickness of the back oxide film is preferably 0.2 μm or less. According to this, it becomes possible to suppress the curvature of a wafer to 20 micrometers or less.
また、本発明によるSOIウェーハの製造方法は、支持用ウェーハの少なくとも一方の表面に第1の酸化膜を形成する酸化膜形成工程と、前記第1の酸化膜と接するように、活性用ウェーハを前記支持用ウェーハに重ね合わせる重ね合わせ工程と、重ね合わせられた前記支持用ウェーハと前記活性用ウェーハを熱処理によって接着する接着熱処理工程と、を含む貼り合わせSOIウェーハの製造方法であって、前記第1の酸化膜の膜厚をAとし、前記第1の酸化膜と接する側における前記活性用ウェーハの表面上の第2の酸化膜の膜厚をBとした場合、
A−B>2μm
を満たすことを特徴とする。
The SOI wafer manufacturing method according to the present invention includes an oxide film forming step of forming a first oxide film on at least one surface of a support wafer, and an active wafer so as to be in contact with the first oxide film. A method for producing a bonded SOI wafer, comprising: a superimposing step of superimposing on the supporting wafer; and a bonding heat treatment step of adhering the superposed supporting wafer and the active wafer by heat treatment, When the thickness of the first oxide film is A and the thickness of the second oxide film on the surface of the active wafer on the side in contact with the first oxide film is B,
A-B> 2 μm
It is characterized by satisfying.
本発明によれば、BOX層の膜厚を2μm超とすることができ、且つ、BOX層の膜厚と裏面酸化膜の膜厚との差が小さくなることから、接着熱処理を長時間行うことなく、高耐圧なSOIウェーハを製造することが可能となる。しかも、膜厚Aが膜厚Bよりも2μmを超えて大きいことから、活性用ウェーハにスリップ転位を発生させることなく、支持用ウェーハにスリップ転位を発生させることが可能となり、SOIウェーハにゲッタリング能力を与えることも可能となる。 According to the present invention, the thickness of the BOX layer can be more than 2 μm, and the difference between the thickness of the BOX layer and the thickness of the back oxide film is reduced. Therefore, it is possible to manufacture a high breakdown voltage SOI wafer. In addition, since the film thickness A is larger than the film thickness B by more than 2 μm, it becomes possible to generate slip dislocations in the supporting wafer without generating slip dislocations in the active wafer, and gettering is performed on the SOI wafer. It is also possible to give ability.
本発明においては、前記第2の酸化膜の膜厚Bが0.2μm以下であることが好ましい。これによれば、接着熱処理を長時間行うことなく、SOIウェーハに生じる反りを低減することが可能となる。 In the present invention, the thickness B of the second oxide film is preferably 0.2 μm or less. According to this, it is possible to reduce the warpage generated in the SOI wafer without performing the adhesive heat treatment for a long time.
本発明においては、前記第2の酸化膜の膜厚Bが実質的にゼロであることが好ましい。これによれば、支持用ウェーハと活性用ウェーハを重ね合わせた段階で、BOX層の膜厚と裏面酸化膜の膜厚との差が実質的にゼロとなる。ここで、「実質的にゼロ」とは、熱酸化などによって、活性用ウェーハに第2の酸化膜が積極的に形成されていない状態を指す。したがって、理想的には完全にゼロ(すなわち第2の酸化膜が全く存在しない)であるが、活性用ウェーハの表面に極薄い自然酸化膜が形成されているケースを含む意である。自然酸化膜は、第1の酸化膜の膜厚(2μm超)に比べると著しく薄いことから、本発明においては実質的に膜厚ゼロとみなすことが可能である。 In the present invention, it is preferable that the film thickness B of the second oxide film is substantially zero. According to this, the difference between the thickness of the BOX layer and the thickness of the back oxide film becomes substantially zero when the supporting wafer and the active wafer are overlapped. Here, “substantially zero” indicates a state in which the second oxide film is not actively formed on the active wafer by thermal oxidation or the like. Therefore, it is ideally completely zero (that is, there is no second oxide film), but includes a case where a very thin natural oxide film is formed on the surface of the active wafer. Since the natural oxide film is significantly thinner than the thickness of the first oxide film (greater than 2 μm), it can be considered substantially zero in the present invention.
また、前記酸化膜形成工程においては前記支持用ウェーハの他方の表面にも膜厚Aの裏面酸化膜を形成し、前記接着熱処理工程を酸素雰囲気で行うことによって、前記裏面酸化膜の膜厚をA+Bを超えない範囲で増大させることが好ましい。これによれば、接着熱処理によってBOX層の膜厚と裏面酸化膜の膜厚との差が縮小することから、反りを低減させることが可能となる。より好ましくは、活性用ウェーハに形成する酸化膜の膜厚Bを、接着熱処理に必要な時間で生じる裏面酸化膜の膜厚増大量と一致させれば、必要以上の時間やプロセスを要することなく、反りのないSOIウェーハを製造することが可能となる。 In the oxide film forming step, a back surface oxide film having a film thickness A is also formed on the other surface of the supporting wafer, and the thickness of the back surface oxide film is increased by performing the bonding heat treatment step in an oxygen atmosphere. It is preferable to increase within a range not exceeding A + B. According to this, since the difference between the thickness of the BOX layer and the thickness of the back oxide film is reduced by the adhesive heat treatment, it is possible to reduce the warpage. More preferably, if the thickness B of the oxide film formed on the active wafer is matched with the amount of increase in the thickness of the backside oxide film that occurs in the time required for the adhesive heat treatment, it is possible to eliminate unnecessary time and processes. It becomes possible to manufacture an SOI wafer without warping.
このように、本発明によれば、工程数を増大させることなく製造可能であり、ゲッタリング能力に優れた高耐圧なSOIウェーハを提供することが可能となる。 As described above, according to the present invention, it is possible to provide an SOI wafer with high withstand voltage that can be manufactured without increasing the number of steps and has excellent gettering capability.
また、本発明によれば、接着熱処理を長時間行うことなく、BOX層と裏面酸化膜との膜厚差に起因するウェーハの反りを低減することが可能なSOIウェーハの製造方法を提供することが可能となる。 In addition, according to the present invention, there is provided an SOI wafer manufacturing method capable of reducing the warpage of the wafer due to the film thickness difference between the BOX layer and the back oxide film without performing the adhesive heat treatment for a long time. Is possible.
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
図1は、本発明の好ましい実施形態による貼り合わせSOIウェーハの構造を示す略断面図である。 FIG. 1 is a schematic cross-sectional view showing the structure of a bonded SOI wafer according to a preferred embodiment of the present invention.
図1に示すように、本実施形態による貼り合わせSOIウェーハ10は、支持用ウェーハ20と、支持用ウェーハ20の一方の表面21に設けられた埋め込み酸化膜(BOX層)40と、BOX層40を介して支持用ウェーハ20上に設けられた活性層(SOI層)30aとを備えている。
As shown in FIG. 1, the bonded
支持用ウェーハ20は、貼り合わせSOIウェーハ10の機械的強度を確保する役割を果たし、その厚みについては特に限定されるものではないが725μm程度とすればよい。支持用ウェーハ20には多数のスリップ転位Sが含まれており、これが重金属などを捕獲するゲッタリングサイトとして機能する。詳細については後述するが、支持用ウェーハ20に含まれるスリップ転位Sの大部分又は全部は、貼り合わせ前から存在していたものではなく、貼り合わせ後の接着熱処理によって事後的に発生したものである。また、支持用ウェーハ20の裏面22には、裏面酸化膜22aが形成されている。裏面酸化膜22aの膜厚はA+aである。詳細については後述するが、膜厚Aは接着熱処理前の膜厚であり2μm超である。また、膜厚aは接着熱処理による膜厚増大分であり、具体的な厚さは接着熱処理を行う温度と時間に依存する。
The supporting
活性層30aは、トランジスタなどの半導体素子を形成するための領域であり、その厚みについては特に限定されるものではないが0.3〜250μm、例えば15μm程度とすればよい。活性層30aにはスリップ転位が存在していない。活性層30aは、後述する活性用ウェーハ30からなる部分である。
The
BOX層40は、活性層30aに形成される半導体素子間を絶縁分離する役割を果たし、その膜厚はA+Bである。A+Bの値は2μm超である。このように、BOX層40の膜厚が2μm超であることから、活性層30aに高耐圧な半導体素子を形成することが可能である。ここで、膜厚Aは接着熱処理前における支持用ウェーハ20の表面21上の酸化膜の膜厚であり、膜厚Bは接着熱処理前における活性用ウェーハの表面上の酸化膜の膜厚である。したがって、膜厚Bと膜厚aを一致させれば、支持用ウェーハ20の両面に形成された絶縁膜(BOX層40と裏面酸化膜22a)の膜厚が一致することから、膜厚差に起因するウェーハの反りを防止することが可能となる。BOX層40と裏面酸化膜22aの膜厚を完全に一致させることは必須でないが、これらの膜厚差は0.2μm以下とすることが好ましい。これによれば、膜厚差に起因するウェーハの反りを十分に低減することが可能となる。
The
図2は、本発明の好ましい実施形態による貼り合わせSOIウェーハ10の製造方法を説明するための模式図である。
FIG. 2 is a schematic diagram for explaining a method for manufacturing a bonded
まず、いずれもスリップ転位を含まない支持用ウェーハ20と活性用ウェーハ30を用意する。本発明において支持用ウェーハ20がスリップ転位を含まないことは必須でないが、スリップ転位を有するウェーハは良好な接着特性を得ることが困難であるため、支持用ウェーハ20においても貼り合わせ前にはスリップ転位を含まないことが好ましい。一方、活性用ウェーハ30は最終的に活性層30aとして用いられることから、少なくともデバイス特性に影響を与えるようなスリップ転位を含んではならない。尚、支持用ウェーハ20と活性用ウェーハ30の厚さは同じである必要はない。
First, a
次に、支持用ウェーハ20に対して、洗浄、純粋リンス及びフッ酸有機洗浄をこの順に行うことによりその表面を清浄化した後、熱酸化することにより、支持用ウェーハ20の表面21及び裏面22にそれぞれ膜厚Aの酸化膜21a,22aを形成する(酸化膜形成工程)。膜厚Aは2μm超である。本発明において、支持用ウェーハ20の裏面22に酸化膜22aを形成することは必須でないが、ウェーハの反りを十分に低減するためには、支持用ウェーハ20の裏面22にも酸化膜21aと同じ厚さの酸化膜22aを形成することが好ましい。
Next, the
一方、活性用ウェーハ30については熱酸化を行う必要はなく、その両面に熱酸化膜が形成されていない状態とすることが好ましい。活性用ウェーハ30に対しても、貼り合わせ前に純粋リンス及びフッ酸有機洗浄をこの順に行うことによりその表面を清浄化することが好ましい。理想的には、貼り合わせ直前における活性用ウェーハ30の表面は酸化膜が全く形成されていない状態であることが望ましいが、酸素を含有する雰囲気中に曝すとその表面に自然酸化膜が不可避的に生じる。しかしながら、自然酸化膜は非常に薄いことから、これを除去することは必須でない。
On the other hand, the
但し、本発明において活性用ウェーハ30に熱酸化膜を形成してはならない訳ではなく、活性用ウェーハ30の表面上の酸化膜の膜厚をBとした場合、
A−B>2μm
を満たす範囲であれば、活性用ウェーハ30に熱酸化膜を形成しても構わない。この場合であっても膜厚Bはできる限り薄いことが好ましく、0.2μm以下であることがより好ましい。これは、後述するように、膜厚Bは、貼り合わせ直後におけるBOX層40と裏面酸化膜22aの膜厚差となるからであり、膜厚差が大きくなればなるほど反りが大きくなるからである。したがって、膜厚Bが実質的にゼロであれば、貼り合わせ直後におけるBOX層40と裏面酸化膜22aの膜厚差も実質的にゼロとなり、反りが発生しなくなる。ここで、活性用ウェーハ30に熱酸化膜を形成することが許容される理由は、貼り合わせ後の接着熱処理を酸素含有雰囲気で行えば、裏面酸化膜22aの膜厚が若干増大するからである。但し、本実施形態では裏面酸化膜22aの膜厚が2μm超であり、接着熱処理による膜厚の増大レートが小さいことから、膜厚Bが大きすぎると、BOX層40と裏面酸化膜22aの膜厚差を無くすためには長時間に亘って接着熱処理を行う必要が生じる。この点を考慮すれば、膜厚Bはできる限り薄いことが好ましく、0.2μm以下であることがより好ましい。
However, in the present invention, a thermal oxide film should not be formed on the
A-B> 2 μm
A thermal oxide film may be formed on the
次に、各ウェーハ20,30に対して洗浄、純粋リンス及びフッ酸有機洗浄をこの順に行った後、水素終端させる。そして、酸化膜21aが活性用ウェーハ30と接するよう、支持用ウェーハ20と活性用ウェーハ30とを重ね合わせ、所定の圧力で両者を押圧する(重ね合わせ工程)。これにより、支持用ウェーハ20と活性用ウェーハ30との間には、膜厚A+BのBOX層40が形成される。また、この時点では、支持用ウェーハ20の裏面22に形成された裏面酸化膜22aの膜厚はAのままである。
Next, the
次に、重ね合わせられた支持用ウェーハ20と活性用ウェーハ30を1100℃以上の温度で熱処理することにより、両者を接着する(熱処理工程)。これにより、支持用ウェーハ20と活性用ウェーハ30は、BOX層40を介して強固に接着される。また、接着熱処理を酸素含有雰囲気中で行えば、裏面酸化膜22aの膜厚が若干増大する。但し、既に形成された酸化膜の膜厚を熱酸化によって増大させる場合、既に形成された酸化膜の膜厚が厚いほど膜厚の増大レートが小さくなる。本実施形態では、裏面酸化膜22aの膜厚が2μm超と非常に厚いことから、接着熱処理が短時間である場合には、裏面酸化膜22aの膜厚はほとんど増大しない。裏面酸化膜22aの膜厚をある程度増大させるためには、その分接着熱処理に長い時間をかける必要があるが、生産性などを考慮すれば0.2μmを超える膜厚増大量を得ることは現実的でない。したがって、接着熱処理によってBOX層40と裏面酸化膜22aの膜厚差を無くすためには、上述の通り、膜厚Bはできる限り薄いことが好ましく、0.2μm以下であることがより好ましい。
Next, the superposed
逆に、膜厚Bがゼロ又は非常に薄い場合において、酸素含有雰囲気での接着熱処理を必要以上に長時間行うと、BOX層40よりも裏面酸化膜22aの方が厚くなってしまう。したがって、接着熱処理は、裏面酸化膜22aの膜厚がA+Bを超えない範囲で行うことが好ましい。
On the contrary, when the film thickness B is zero or very thin, the
かかる接着熱処理においては、支持用ウェーハ20側に形成された酸化膜21aの膜厚Aが活性用ウェーハ30側に形成された酸化膜の膜厚Bよりも2μmを超えて大きいことから、支持用ウェーハ20側に強い応力が生じ、多数のスリップ転位が発生する。このようなスリップ転位は、貼り合わせられた2枚のウェーハに形成された酸化膜の膜厚差が2μm超である場合に、酸化膜の膜厚が厚い側のウェーハにのみ発生することが本発明者の実験により確かめられている。その一方で、酸化膜の膜厚が薄い側のウェーハにはスリップ転位は発生しない。このため、本発明において接着熱処理を行うと、支持用ウェーハ20側にスリップ転位が発生する一方、活性用ウェーハ30側にはスリップ転位が発生しない。
In this bonding heat treatment, the film thickness A of the
次に、活性用ウェーハ30の表面を平面研削することによって活性用ウェーハ30を減肉させ、厚さ約0.3〜250μmの活性層30aとする。そして、活性層30aの周縁部分にテラス研磨を施すことにより、本実施形態による貼り合わせSOIウェーハ10が完成する。
Next, the surface of the
このようにして完成した貼り合わせSOIウェーハ10は、BOX層40の膜厚が2μm超であり、支持用ウェーハ20にはスリップ転位が存在しており、活性層30aにはスリップ転位が存在していない。このため、活性層30aに形成するデバイスの特性がスリップ転位によって劣化することが無いばかりでなく、支持用ウェーハ20に存在する多数のスリップ転位が重金属などを捕獲するゲッタリングサイトとして機能する。しかも、支持用ウェーハ20に含まれるスリップ転位は、接着熱処理によって自然に生じるものであることから、ゲッタリングサイトを形成するための特別な工程を付加する必要はない。また、貼り合わせ前においてはスリップ転位の存在しない支持用ウェーハ20を用いていることから、始めからスリップ転位を含むウェーハを貼り合わせる場合とは異なり、良好な接着特性を得ることが可能となる。
In the bonded
さらに、本実施形態では、活性用ウェーハ30の表面上の酸化膜の膜厚Bが薄いことから(好ましくは0.2μm以下)、貼り合わせ直後におけるBOX層40と裏面酸化膜22aとの膜厚差も小さくなる。このため、かかる膜厚差によってSOIウェーハに生じる反りが低減されるばかりでなく、比較的短時間の接着熱処理によってBOX層40と裏面酸化膜22aの膜厚差を十分に、例えば0.2μm以下に低減することが可能となる。
Furthermore, in this embodiment, since the film thickness B of the oxide film on the surface of the
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。 The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Needless to say, it is included in the range.
以下、本発明の実施例について説明するが、本発明はこの実施例に何ら限定されるものではない。 Hereinafter, although the Example of this invention is described, this invention is not limited to this Example at all.
チョクラルスキー法によって育成された同じシリコン単結晶インゴットから複数のシリコンウェーハを切り出し、その半分をウェーハX、残りの半分をウェーハYとした。これらウェーハX,Yの径は200mmであり、厚みは725μmである。いずれのウェーハにもスリップ転位は含まれていない。 A plurality of silicon wafers were cut out from the same silicon single crystal ingot grown by the Czochralski method, half of which was wafer X and the other half was wafer Y. These wafers X and Y have a diameter of 200 mm and a thickness of 725 μm. None of the wafers contains slip dislocations.
次に、熱酸化によってウェーハX,Yに種々の厚みの酸化膜を形成した後、ウェーハXとウェーハYを種々の組み合わせで重ね合わせた。その後、1200℃で接着熱処理を行うことによって両者を接着した。接着熱処理は1時間行った。 Next, after forming oxide films of various thicknesses on the wafers X and Y by thermal oxidation, the wafers X and Y were superposed in various combinations. Then, both were bonded by performing adhesive heat treatment at 1200 ° C. The adhesive heat treatment was performed for 1 hour.
そして、ウェーハXとウェーハYの接合面にカミソリ刃を挿入して両者を分離し、それぞれのウェーハにスリップ転位が発生しているか否かをX線トポグラフ(ラング法)で観察した。ウェーハXの評価結果を表1に示し、ウェーハYの評価結果を表2に示す。 Then, a razor blade was inserted into the bonding surface between the wafer X and the wafer Y to separate them, and whether or not slip dislocation occurred in each wafer was observed by an X-ray topograph (Lang method). The evaluation results of the wafer X are shown in Table 1, and the evaluation results of the wafer Y are shown in Table 2.
表1及び表2に示すように、酸化膜の膜厚差が2μm以下である場合には、いずれのウェーハにもスリップ転位は発生しなかった。これに対し、酸化膜の膜厚差が2μm超(本実施例では3μm以上)である場合には、酸化膜の膜厚が厚い側のウェーハにスリップ転位が発生した。一方、酸化膜の膜厚が薄い側のウェーハにはスリップ転位が発生しなかった。これにより、表面に形成された酸化膜の膜厚差が2μm超である2枚のウェーハを重ね合わせた後に接着熱処理を行った場合、酸化膜の膜厚が厚い側のウェーハにはスリップ転位が発生する一方、酸化膜の膜厚が薄い側のウェーハにはスリップ転位が発生しないことが確認された。 As shown in Tables 1 and 2, no slip dislocation occurred in any of the wafers when the difference in oxide film thickness was 2 μm or less. On the other hand, when the film thickness difference between the oxide films is more than 2 μm (3 μm or more in this embodiment), slip dislocation occurred on the wafer having the thick oxide film. On the other hand, slip dislocation did not occur in the wafer having the thinner oxide film. As a result, when the adhesive heat treatment is performed after two wafers having a difference in film thickness of the oxide film formed on the surface exceeding 2 μm are overlapped, slip dislocations are observed on the wafer having the thick oxide film. On the other hand, it was confirmed that slip dislocation did not occur in the wafer having the thinner oxide film.
次に、実施例1にて用意した複数のシリコンウェーハのうち、酸化膜の膜厚が1μmであるウェーハXと、酸化膜の膜厚が5μmであるウェーハYを用い、これらを室温中で貼り合わせた後、1200℃で接着熱処理を行うことによって両者を接着した。接着熱処理は1時間行った。その結果、ウェーハY側にスリップ転位が発生したが、ウェーハXにはスリップ転位が発生しなかった。次に、ウェーハXを研削しテラス研磨を行うことによって、厚さ5μmの活性層を形成した。以上により、サンプル1の貼り合わせSOIウェーハが完成した。 Next, among the plurality of silicon wafers prepared in Example 1, wafer X having an oxide film thickness of 1 μm and wafer Y having an oxide film thickness of 5 μm were used and bonded at room temperature. After being combined, both were bonded by performing an adhesive heat treatment at 1200 ° C. The adhesive heat treatment was performed for 1 hour. As a result, slip dislocation occurred on the wafer Y side, but no slip dislocation occurred on the wafer X. Next, the wafer X was ground and terrace polished to form an active layer having a thickness of 5 μm. Thus, a bonded SOI wafer for Sample 1 was completed.
一方、実施例1にて用意した複数のシリコンウェーハのうち、酸化膜の膜厚がいずれも3μmであるウェーハXとウェーハYを用い、上記と同様にしてサンプル2の貼り合わせSOIウェーハを作製した。サンプル2の貼り合わせSOIウェーハにおいては、ウェーハX,Yのいずれにもスリップ転位は発生しなかった。 On the other hand, among the plurality of silicon wafers prepared in Example 1, a wafer X and a wafer Y, each having an oxide film thickness of 3 μm, were used to produce a bonded SOI wafer of Sample 2 in the same manner as described above. . In the bonded SOI wafer of sample 2, slip dislocation did not occur in either wafer X or Y.
次に、サンプル1,2の貼り合わせSOIウェーハの活性層にCuを1013atoms/cm2の濃度で故意汚染した。そして、1100℃、2時間の熱処理を行った後、活性層の表面におけるCu濃度を測定した。測定の結果を図3に示す。 Next, Cu was intentionally contaminated at a concentration of 10 13 atoms / cm 2 in the active layer of the bonded SOI wafers of Samples 1 and 2. Then, after heat treatment at 1100 ° C. for 2 hours, the Cu concentration on the surface of the active layer was measured. The measurement results are shown in FIG.
図3に示すように、支持用ウェーハ(ウェーハY)にスリップ転位が含まれないサンプル2の貼り合わせSOIウェーハと比べて、支持用ウェーハ(ウェーハY)にスリップ転位が含まれるサンプル1の貼り合わせSOIウェーハにおいては、表面のCu濃度が低かった。これにより、支持用ウェーハに生じているスリップ転位がCuのゲッタリングサイトとして機能していることが確認された。 As shown in FIG. 3, the bonding of sample 1 in which the supporting wafer (wafer Y) includes slip dislocations as compared to the bonded SOI wafer in sample 2 in which the supporting wafer (wafer Y) does not include slip dislocations. In the SOI wafer, the Cu concentration on the surface was low. Thereby, it was confirmed that the slip dislocation generated in the supporting wafer functions as a Cu gettering site.
10 SOIウェーハ
20 支持用ウェーハ
21 支持用ウェーハの表面
22 支持用ウェーハの裏面
21a 酸化膜
22a 裏面酸化膜
30 活性用ウェーハ
30a 活性層
40 BOX層
S スリップ転位
DESCRIPTION OF
Claims (7)
前記埋め込み酸化膜の膜厚が2μm超であり、
前記支持用ウェーハにはスリップ転位が存在しており、
前記活性層にはスリップ転位が存在していない、ことを特徴とする貼り合わせSOIウェーハ。 A bonded SOI wafer in which an active layer is provided on a supporting wafer via a buried oxide film,
The buried oxide film has a thickness of more than 2 μm;
Slip dislocation exists in the supporting wafer,
A bonded SOI wafer characterized in that slip dislocations do not exist in the active layer.
前記第1の酸化膜と接するように、活性用ウェーハを前記支持用ウェーハに重ね合わせる重ね合わせ工程と、
重ね合わせられた前記支持用ウェーハと前記活性用ウェーハを熱処理によって接着する接着熱処理工程と、を含む貼り合わせSOIウェーハの製造方法であって、
前記第1の酸化膜の膜厚をAとし、前記第1の酸化膜と接する側における前記活性用ウェーハの表面上の第2の酸化膜の膜厚をBとした場合、
A−B>2μm
を満たすことを特徴とする貼り合わせSOIウェーハの製造方法。 An oxide film forming step of forming a first oxide film on at least one surface of the supporting wafer;
An overlaying step of overlaying an active wafer on the supporting wafer so as to be in contact with the first oxide film;
A bonded SOI wafer manufacturing method comprising: an adhesion heat treatment step of adhering the superposed support wafer and the active wafer by heat treatment,
When the film thickness of the first oxide film is A and the film thickness of the second oxide film on the surface of the active wafer on the side in contact with the first oxide film is B,
A-B> 2 μm
A method for producing a bonded SOI wafer, wherein:
前記接着熱処理工程を酸素雰囲気で行うことによって、前記裏面酸化膜の膜厚をA+Bを超えない範囲で増大させることを特徴とする請求項4乃至6のいずれか一項に記載の貼り合わせSOIウェーハの製造方法。 In the oxide film forming step, a back surface oxide film having a film thickness A is also formed on the other surface of the supporting wafer,
The bonded SOI wafer according to any one of claims 4 to 6, wherein the adhesion heat treatment step is performed in an oxygen atmosphere to increase the thickness of the back oxide film within a range not exceeding A + B. Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010038668A JP2011176097A (en) | 2010-02-24 | 2010-02-24 | Laminated soi wafer, and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010038668A JP2011176097A (en) | 2010-02-24 | 2010-02-24 | Laminated soi wafer, and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011176097A true JP2011176097A (en) | 2011-09-08 |
Family
ID=44688712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010038668A Withdrawn JP2011176097A (en) | 2010-02-24 | 2010-02-24 | Laminated soi wafer, and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011176097A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013102073A (en) * | 2011-11-09 | 2013-05-23 | Sharp Corp | Bypass diode |
WO2020149046A1 (en) * | 2019-01-16 | 2020-07-23 | 株式会社村田製作所 | Silicon substrate with cavity, and cavity soi substrate using said silicon substrate |
-
2010
- 2010-02-24 JP JP2010038668A patent/JP2011176097A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013102073A (en) * | 2011-11-09 | 2013-05-23 | Sharp Corp | Bypass diode |
US9214573B2 (en) | 2011-11-09 | 2015-12-15 | Sharp Kabushiki Kaisha | Bypass diode |
WO2020149046A1 (en) * | 2019-01-16 | 2020-07-23 | 株式会社村田製作所 | Silicon substrate with cavity, and cavity soi substrate using said silicon substrate |
US11738993B2 (en) | 2019-01-16 | 2023-08-29 | Murata Manufacturing Co., Ltd. | Silicon substrate having cavity and cavity SOI substrate including the silicon substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6179530B2 (en) | Manufacturing method of bonded SOI wafer | |
JP4421652B2 (en) | Manufacturing method of SOI wafer | |
KR101162734B1 (en) | Process for bonding and transferring a layer | |
WO2013102968A1 (en) | Method for manufacturing bonded silicon-on-insulator (soi) wafer | |
JP2010538459A (en) | Reuse of semiconductor wafers in delamination processes using heat treatment | |
JP2011103409A (en) | Wafer laminating method | |
JP5183958B2 (en) | Manufacturing method of SOI wafer | |
JP5280015B2 (en) | Manufacturing method of SOI substrate | |
JP4655797B2 (en) | Manufacturing method of directly bonded wafer | |
JP5009124B2 (en) | Manufacturing method of semiconductor substrate | |
JP2011071193A (en) | Lamination soi wafer and manufacturing method of the same | |
JP5124931B2 (en) | Multilayer SOI wafer manufacturing method | |
JP2003282845A (en) | Fabricating method of silicon carbide substrate, schottky barrier diode and silicon carbide film and silicon carbide substrate fabricated with this method | |
JP2007095951A (en) | Semiconductor substrate and manufacturing method thereof | |
JP5292810B2 (en) | Manufacturing method of SOI substrate | |
JP2011176097A (en) | Laminated soi wafer, and method of manufacturing the same | |
JP2011049384A (en) | Method of manufacturing semiconductor device | |
JP2005082870A (en) | Method for washing stacked substrate, and method for sticking substrate | |
JP2006165062A (en) | Method of manufacturing soi wafer | |
WO2016059748A1 (en) | Method for manufacturing bonded wafer | |
JP2007214255A (en) | Method of manufacturing laminated soi wafer | |
WO2015074480A1 (en) | Method for preparing semiconductor substrate with smooth edges | |
JP5125194B2 (en) | Manufacturing method of bonded wafer | |
JP5710429B2 (en) | Manufacturing method of bonded wafer | |
JP2010040608A (en) | Method of manufacturing laminated soi wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130507 |