JP2011172207A - 電子機器 - Google Patents

Abstract

【課題】 低背化とエネルギ損出の低減の双方を簡単な構造で実現することができるカプラを実現する。
【解決手段】カプラ１は、基板２と、結合素子３と、地板４とを含む。結合素子３は基板２上に設けられる。地板４は、その一部を折り曲げることによって形成される突状部４ａを有し、この突状部４ａの上端が基板２の裏面に接触し、地板４の他の部分（ベース部）４ｃが隙間をおいて基板２の裏面に対向する。
【選択図】 図１

Description

本発明は、一般に、電磁波を送受信するためのカプラに関し、例えば近接無線通信に使用されるカプラおよび電子機器に関する。

近年、近接無線通信技術の開発が進められている。近接無線通信技術は、互いに近接された２つのデバイス間の通信を可能にする。近接無線通信機能を有するデバイスそれぞれはカプラを含む。２つのデバイスが通信範囲内に近接された時、それら２つのデバイスのカプラは互いに電磁気的に結合される。この結合、それらデバイスは互いに信号を無線で送受信することができる。

典型的なカプラは、例えば、結合素子、電極ポール、共振スタブ、グランド等から構成される。信号は、共振スタブおよび電極ポールを介して結合素子に供給される。この結果、結合素子に電流が流れ、カプラの周囲には電磁場が生じる。この電磁場は、互いに近接された２つのデバイスのカプラ同士の電磁的結合を可能にする。

カプラの特性は、結合素子とグランドとの間の距離、例えば電極ポールの長さ、に影響される。もし結合素子とグランドとの間の距離が短すぎるならば、結合素子とグランドとの間の結合に起因して、その電磁場の一部が空間を介してグランドに流れ込みやすくなる。これにより、エネルギ損出が発生し、カプラ間の電磁的結合が弱まってしまう。

結合素子とグランドとの間の距離を長く設定すれば、結合素子とグランドとの間の結合を回避し得る。しかし、結合素子とグランドとの間の距離を長くすることは、カプラのサイズ、つまりカプラの高さ、を増加させる要因になる。

特許文献１には、放射導体と、２つの短絡ピンと、地板導体とを含むアンテナが開示されている。このアンテナにおいては、そのアンテナの低背化を実現するために、放射導体は、地板導体の中心軸を通る垂線に関して線対象な形状を有するように設計されている。

特開２００６−１９７４４９号公報

しかし、特許文献１では、結合素子とグランドとの間の結合に起因するエネルギ損出については考慮されていない。

よって、カプラの低背化とエネルギ損出の低減の双方を実現するための新たな技術の実現が必要である。

本発明は上述の事情を考慮してなされたものであり、低背化とエネルギ損出の低減の双方を簡単な構造で実現することができるカプラを備えた電子機器を提供することを目的とする。

上述の課題を解決するため、本発明は、他のカプラとの電磁的結合によって電磁波を送受信するカプラを有する電子機器であって、第１の面を含む本体と、前記本体内に設けられ、前記カプラと電気的に接続される通信モジュールと、前記本体内に設けられ、前記通信モジュールを用いた通信制御を行なうアプリケーションを実行するプロセッサとを具備し、前記カプラは、基板と、前記基板の第１面上に設けられた結合素子と、前記基板の、前記第１面とは反対側の第２面側に設けられた地板であって、前記地板の一部を折り曲げることによって形成される突状部を有し、前記突状部の端面が前記基板の前記第２面に接触し、前記地板の他の部分が隙間をおいて前記基板の第２面に対向する地板と、前記突状部の端面とは反対側の面に設けられ、前記基板内の第１スルーホールを介して前記結合素子の給電点に接続される給電端子とを具備し、前記カプラは、前記結合素子が前記本体の前記第１の面に対向するように前記本体内に配置されていることを特徴とする。

また、本発明は、他のカプラとの電磁的結合によって電磁波を送受信するカプラを有する電子機器であって、第１の面を含む本体と、前記本体内に設けられ、前記カプラと電気的に接続される通信モジュールと、前記本体内に設けられ、前記通信モジュールを用いた通信制御を行なうアプリケーションを実行するプロセッサとを具備し、前記カプラは、基板と、前記基板の表面上に設けられ、複数の開放端を含む結合素子であって、前記結合素子の給電点から前記各開放端までの電気長が前記電磁波の中心周波数に対応する波長の１／４の整数倍である結合素子と、前記結合素子の短絡点に電気的に接続された短絡素子と、前記基板の裏面側に設けられた地板であって、前記地板の一部を折り曲げることによって形成された突状部であって、前記給電点と前記短絡点との間を結ぶ直線に沿って延在すると共に前記基板の裏面に上端が接触し、且つ前記上端が前記短絡素子に電気的に接続される突状部と、隙間をおいて前記誘電体基板に対向するベース部とを含む地板と、前記突状部の上端の裏面に設けられ、前記基板内の第１スルーホールを介して前記給電点に接続される給電端子とを具備し、前記カプラは、前記結合素子が前記本体の前記第１の面に対向するように前記本体内に配置されていることを特徴とする。

本発明によれば、低背化とエネルギ損出の低減の双方を簡単な構造で実現することができる。

本発明の一実施形態に係るカプラの構造を示す斜視図。 同実施形態に係るカプラの構造を示す断面図。 同実施形態に係るカプラの構造を示す側面図。 同実施形態に係るカプラに含まれる地板の形状を示す斜視図。 同実施形態に係るカプラを下方から見た分解斜視図。 同実施形態に係るカプラに含まれる誘電体基板の断面図。 同実施形態に係るカプラの結合素子の形状を示す平面図。 同実施形態に係るカプラの結合素子の形状の他の例を示す平面図。 同実施形態に係るカプラと他のカプラとを比較するための図。 同実施形態に係るカプラの特性測定に使用する測定条件を説明するための図。 同実施形態に係るカプラの特性測定において用いられるパラメータを説明するための図。 同実施形態に係るカプラの特性を示す図。 同実施形態に係るカプラの他の構造例を示す斜視図。 図１３のカプラに含まれる地板の構造例を示す斜視図。 同実施形態に係るカプラのさらに他の構造例を示す斜視図。 同実施形態に係るカプラのさらに他の構造例を示す斜視図。 同実施形態に係るカプラに含まれる地板の他の構造例を示す斜視図。 図１７の地板が適用されるカプラの構造を示す正面図。 同実施形態に係るカプラのさらに他の構造例を示す斜視図。 同実施形態に係るカプラのさらに他の構造例を示す斜視図。 図２０のカプラに適用される地板の構造例を示す斜視図。 同実施形態に係るカプラのさらに他の構造例を示す斜視図。 同実施形態に係るカプラを搭載した電子機器の外観を示す斜視図。 図２３の電子機器のシステム構成を示すブロック図。 図２３の電子機器のトップカバーの一部を破断して電子機器の筐体内部を示す斜視図。

以下、図面を参照して、本発明の実施形態を説明する。
まず、図１から図６を参照して、本発明の一実施形態に係るカプラ１の構造について説明する。図１は、カプラ１を示す斜視図である。図２は、図１のＡ−Ａ’線に沿ったカプラ１の断面図である。図３は、カプラ１を右側面側から見た側面図である。図４は、カプラ１に含まれる地板の形状を示す斜視図である。図５はカプラ１を下方側から見た分解斜視図である。図６はカプラ１に含まれる誘電体基板の断面構造を示す断面図である。

このカプラ１は、他のカプラとの電磁的結合によって電磁波を送受信する。カプラ１は、近接無線通信において使用される。近接無線通信は、互いに近接されたデバイス間のデータ転送を実行する。近接無線通信方式としては、例えばTransferJetを使用し得る。TransferJetは、UWBを利用した近接無線通信方式である。２つのデバイスが通信範囲（例えば３ｃｍ）内に接近した場合、それらデバイスそれぞれのカプラ間が電磁気的に結合され、これによってそれらデバイスは互いに信号を無線で送受信することができる。

図１乃至図５に示されるように、カプラ１は、基板２と、結合素子３と、地板４とを含む。基板２と、結合素子３と、地板４は、いずれも平板状である。

基板２は例えば誘電体を含むベース部材である。以下では、基板２は誘電体基板と称する。結合素子３は、例えば、誘電体基板２の表面上に設けられている。結合素子３は平板状の電極（結合電極）である。この結合電極は誘電体基板２の表面上に配置されている。地板４は、例えば板金から構成されている。この地板４は、誘電体基板２の裏面側に設けられている。

地板４は、その地板４の一部、例えば地板４の中央部、を折り曲げることによって形成された突状部４ａと、突状部４ａ以外の他の部分（ベース部）４ｃとを含んでいる。突状部４ａの上端は誘電体基板２の裏面に接触している。突状部４ａ以外の他の部分、つまり、ベース部４ｃは、突状部４ａの両側に位置している。このベース部４ｃは、隙間をおいて誘電体基板２の裏面に対向している。つまり、ベース部４ｃは、隙間をおいて誘電体基板２上の結合素子３に対向している。突状部４ａの上端は例えば平坦であってもよい。突状部４ａは、図４、図５に示されているように、地板４の一端からそれに対向する他端までを横断するように、地板４の一端からそれに対向する他端にまで延在している。

この突状部４ａの上端の裏面側には、図２に示すように、誘電体基板２を介して結合素子３の給電点Ｐ１に接続される給電端子５が設けられている。給電端子５は給電ケーブル（例えば、同軸ケーブル）を接続するためのコネクタとして機能する。したがって、図１に示すように、突状部４ａの内側に位置する溝状の空間は給電ケーブル（例えば、同軸ケーブル）１０を収容するためのスペースとして使用することができる。信号は、給電ケーブル１０、給電端子５、および第１スルーホール２ａを介して、結合素子３の給電点Ｐ１に給電される。

給電端子５は、図５、図６に示すように、誘電体基板２の裏面に取り付けてもよい。給電端子５は、図６に示すように、誘電体基板２内の第１スルーホール２ａを介して結合素子３の給電点Ｐ１に接続される。図４に示すように、突状部４ａの上端（上面）には、貫通孔４ｂが設けられている。給電端子５は、突状部４ａの貫通孔４ｂを通って、突状部４ａの上端の裏面側から延出される。給電端子５と突状部４ａ（つまり地板４）とは電気的に絶縁されている。この絶縁のために、貫通孔４ｂの周囲および貫通孔４ｂの内周面を絶縁部材によって被覆しても良い。

さらに、突状部４ａの上端は、誘電体基板２に設けられた２つの短絡用スルーホールをそれぞれ介して、結合素子３の短絡点Ｇ１，Ｇ２に電気的に接続される。より詳しくは、図６に示すように、誘電体基板２においては、結合素子３の短絡点Ｇ１に接続される第２スルーホール２ｂと、結合素子３の短絡点Ｇ２に接続される第３スルーホール２ｃとが形成されている。第２スルーホール２ｂは、誘電体基板２の裏面上のコンタクト電極６を介して突状部４ａの上端に接触する。同様に、第３スルーホール２ｃは、誘電体基板２の裏面上のコンタクト電極７を介して突状部４ａの上端に接触する。これにより、第２スルーホール２ｂは短絡点Ｇ１と地板４との間を短絡させるための短絡素子として機能し、第３スルーホール２ｃは短絡点Ｇ２と地板４との間を短絡させるための短絡素子として機能する。

以上の説明から、突状部４ａは、給電端子５の配置場所（つまり給電ケーブル１０の収納場所）としての役割と、短絡端子５と地板４との間を電気的に接続する役割とを有していることが理解されよう。本実施形態においては、図１、図５から分かるように、給電点Ｐ１、短絡点Ｇ１、短絡点Ｇ２は一直線上に配置されている。突状部４ａは、突状部４ａの上端が給電点Ｐ１、短絡点Ｇ１、短絡点Ｇ２にそれぞれ対向するように、この直線に沿って延在している。

本実施形態によれば、地板４は、上述したように、その地板４の一部を折り曲げることによって形成され、上端が誘電体基板２の裏面に接触する突状部４ａと、隙間をおいて誘電体基板２の裏面に対向しているベース部４ｃとを有している。さらに、突状部４ａの上端の裏面側には給電端子５が設けられており、突状部４ａの内側の空洞部に給電ケーブル１０を収容することができる。よって、カプラ１の高さの増加を招くことなく、結合素子３と地板４との間の距離を十分に確保できるので、低背化とエネルギ損出の低減との相反する２つの課題を簡単な構造で解決することができる。

更に、地板４及び結合素子３を基板２に接触させてカプラを作成する場合の基板２の厚さが、突出部４ａがない場合よりも薄くなる。若しくは、地板４及び結合素子３の間の距離が長くなる。このことにより、地板４と結合素子３との結合度が弱くなり、結果として、通信により多くのエネルギを用いることができるようになる。

尚、図５の例では、基板２と地板４とを直接接触させるようにしているが、これに限られるものではない。例えば、基板２上の、地板４と当接する部分に、グランド素子を設け、これと地板４とが電気的に接続されるようにしてもよい。

次に、結合素子３の形状について説明する。結合素子３は、平板状をなす。そして結合素子３は、その厚み方向に直交する平面において次のような形状をなす。

結合素子３においては、図１、図７に示すように、２つの素子（矩形素子）１１１，１１２が互いに離間した状態で平行して存在する。結合素子３には、矩形素子１１１，１１２の中央部どうしを連結するように延びる連結素子１１３が存在する。換言すれば、結合素子３は略Ｈ型の形状を有している。連結素子１１３の中央部からは、その連結素子１１３の延在方向と交差する方向（例えば、連結素子１１３の延在方向と直交する方向）に２つの追加の素子１１４ａ，１１４ｂが延在している。給電点Ｐ１は、例えば、結合素子３の中心（連結素子１１３の中心）またはその近傍に位置されている。短絡点Ｇ１は例えば素子１１４ａの開放端部に位置し、短絡点Ｇ２は例えば素子１１４ｂの開放端部に位置する。素子１１１，１１２，１１３，１１４ａ，１１４ｂはいずれも、他のカプラ装置との間で授受する高周波信号がほぼ全域に渡り流れる程度の幅を持つ。

結合素子３は略Ｈ型の形状であるので、図７に示すように、短絡点を除けば、４つの開放端Ｅ１，Ｅ２，Ｅ３，Ｅ４を有する。結合素子３の給電点Ｐ１から開放端Ｅ１，Ｅ２，Ｅ３，Ｅ４の各々までの電気長は、カプラ１によって送受信される電磁波（高周波信号）の中心周波数に対応する波長λの１／４である。電気長は、給電点Ｐ１から開放端までの電流経路の長さに相当する。なお、結合素子３のサイズアップが許容されるならば、給電点Ｐ１から開放端Ｅ１，Ｅ２，Ｅ３，Ｅ４の各々までの電気長は、例えばλ／２、またはλであってもよい。つまり、給電点Ｐ１から各開放端までの電気長は、電磁波の中心周波数に対応する波長λの１／４の整数倍であればよい。

結合素子３における電流経路は、図７に太線で示すものとなる。
すなわち、電流経路は、給電点Ｐ１から連結素子１１３を介して矩形素子１１１に向かう第１の電流経路と、給電点Ｐ１から連結素子１１３を介して矩形素子１１２に向かう第２の電流経路とを含む。連結素子１１３においては、そのほぼ全域に電流が生じる。従って、連結素子１１３における電流経路は連結素子１１３の中央部を通ると見なすことができる。

矩形素子１１１，１１２の各々においては、そのほぼ全域に電流が生じる。従って、矩形素子１１１における電流経路は矩形素子１１１の中央部を通ると見なすことができる。このため、第１の電流経路は矩形素子１１１の中央部で２つに分かれ、矩形素子１１１の端部（開放端）Ｅ１，Ｅ２にそれぞれ向かう。同様に、矩形素子１１２における電流経路は矩形素子１１１の中央部を通ると見なすことができる。このため、第２の電流経路は矩形素子１１１の中央部で２つに分かれ、矩形素子１１２の端部（開放端）Ｅ３，Ｅ４にそれぞれ向かう。

このようにして、給電点Ｐ１から開放端Ｅ１，Ｅ２，Ｅ３，Ｅ４のそれぞれまで及ぶ４つの電流経路が形成される。４つの電流経路の各々は、他の電流経路と共通の部分を含む。ところで、結合素子３は、例えば、次の(1)〜(3)の条件が満たされるようにその形状が定められる。

(1)４つ電流経路の各々の長さが、高周波信号の中心周波数の波長λの１／４にほぼ相当する。

(2)結合素子３のパターン形状は、直線Ｌ１に関して略対称である。

(3)結合素子３のパターン形状は、直線Ｌ２に関して略対称である。

ただし、直線Ｌ１，Ｌ２は、いずれも結合素子３の中心（給電点Ｐ１）を通るとともに、互いに直交する直線である。

給電点Ｐ１から開放端Ｅ１，Ｅ２，Ｅ３，Ｅ４のそれぞれまで及ぶ４つの電流経路をそれぞれ電流経路ＣＥ１，ＣＥ２，ＣＥ３，ＣＥ４と称することとする。ＣＥ１とＣＥ３は結合素子３のパターンの中心（給電点Ｐ１）に関して対称であり、同様に、ＣＥ２とＣＥ４も結合素子３のパターンの中心（給電点Ｐ１）に関して対称である。さらに、短絡点Ｇ１と短絡点Ｇ２も結合素子３のパターンの中心（給電点Ｐ１）に関して対称な位置に存在する。よって、結合素子３においては、電流は、結合素子３の中心から、その中心に関して対称な複数の方向に均等に流れる。これにより、カプラ間の電磁気的な結合に必要な電磁場を効率よく発生させることができる。さらに、素子１１１，１１２と地板４との間の距離は十分に離れているので、結合素子３から地板４に漏れるエネルギの量は十分に低減することができる。

本実施形態においては、上述の突状部４ａは、その突状部４ａの上端が結合素子３のパターンの中心に対向するように延在する。例えば、突状部４ａは、短絡点Ｇ１、給電点Ｐ１、および短絡点Ｇ２の各々と突状部４ａの上端とが対向するように、短絡点Ｇ１、給電点Ｐ１、および短絡点Ｇ２を結ぶ直線に沿って延在してもよい。換言すれば、突状部４ａは、連結素子１１３の延在方向に交差する方向（直交する方向）に延在してもよい。これにより、短絡点Ｇ１、給電点Ｐ１、および短絡点Ｇ２それぞれの真下に突状部４ａを存在させることができる。さらに、連結素子１１３の一部、および矩形素子１１１、１１２は、突状部４ａの上端ではなく、ベース部４ｃに対向される。よって、結合素子３と地板４との間が電磁気的に結合されることを効率よく回避することができる。

なお、結合素子３の形状は図１に示す形状に限られない。代わりに、結合素子３を図８に示されているように略クランク型の形状に形成してもよい。

図１、図８のどちらの結合素子３においても、短絡点の数（つまり、結合素子３と地板４との間を短絡するための短絡素子の数）は２つに制限されない。例えば、短絡点は一つだけであってもよいし、４つ以上の短絡点を設けてもよい。

次に、図９を参照して、本実施形態のカプラ１と、平坦なグランドを使用するカプラ（通常のカプラ）とを対比して説明する。ここでは、通常のカプラは、誘電体基板２’、結合素子３’、地板４’を含む場合を想定する。通常のカプラにおいては、地板４’の下側に給電ケーブル１０’を配置することが必要となる。このため、そのカプラの全体の高さは給電ケーブル１０’の直径分だけ増える。通常のカプラでは、そのカプラの特性は誘電体基板２’の厚さで決定される。このため、結合素子３’と地板４’との間の結合を回避できるようにするためには、十分な厚さを有する基板を誘電体基板２’として使用することが必要となる。

本実施形態のカプラ１においては、地板４の突状部４ａ内の空間が給電ケーブル１０を収容するためのケーブルガイドとして機能する。カプラ１の特性は、結合素子３と地板４のベース部４ｃとの間の距離によって決定される。したがって、たとえ誘電体基板２として薄い標準基板（1.6mm）を用いても、結合素子３と地板４との間の距離を十分に確保することができる。また、カプラ１の高さは、給電ケーブル１０に影響されない。したがって、カプラの低背化とエネルギ損出の低減の双方を簡単な構造で実現することができる。

次に、図１０、図１１、図１２を参照して、カプラ１の特性測定の結果について説明する。図１０、図１１は測定条件を示している。図１２はカプラ１の特性を示している。図１２の横軸は周波数を表し、図１２の縦軸は透過係数（Ｓ２１［ｄＢ］）を表している。

測定条件は次の通りである。

図１０に示すように、カプラ１の結合素子と基準カプラ１０の結合素子との間の距離は10mm、カプラ間のオフセットは10mmである。図１１に示すように、結合素子３と地板４のベース部４ｃとの間の距離は3.2mmである。

カプラ１の特性の測定は、結合素子３と地板４のベース部４ｃとの間の距離を3.2mmに固定した状態で、誘電体基板２の厚さｘを、2.4mm、1.6mm、1.0mmと変化させて行われた。結合素子３と地板４のベース部４ｃとの間の距離が十分に確保されていれば、誘電体基板２の厚さを薄くしても、十分なカプラ特性が得られることが、図１２から理解されよう。

次に、図１３を参照して、本実施形態に係るカプラ１の他の構成例について説明する。

図１３のカプラ１は、地板４のベース部４ｃに貫通孔８ａ，８ｂが設けられている点を除けば、図１のカプラ１と同様の構造を有している。貫通孔８ａ，８ｂの各々は、地板４のベース部４ｃの一部を切り取ることによって形成することが出来る。貫通孔８ａ，８ｂは、例えば、図１４に示すように略矩形状を有している。貫通孔８ａ，８ｂの各々はカプラ１の特性を改善するように作用する。これは、貫通孔８ａ，８ｂの存在により、結合素子３と地板４との間の結合を弱めることが出来、結合素子３と地板４との間の結合によるエネルギ損出をより低減できるからである。貫通孔８ａは、例えば、矩形素子１１１に対向するベース部４ｃ上の領域に形成される。同様に、貫通孔８ｂは、例えば、矩形素子１１２に対向するベース部４ｃ上の領域に形成される。

次に、図１５を参照して、本実施形態に係るカプラ１の他の構成例について説明する。

図１５のカプラ１は、誘電体基板２に貫通孔３ａ，３ｂが設けられている点を除けば、図１のカプラ１と同様の構造を有している。貫通孔３ａ，３ｂの各々は、誘電体基板２内の結合素子３の近傍領域の一部を切り取ることによって形成することが出来る。貫通孔３ａ，３ｂの各々はカプラ１の特性を改善するように作用する。これは、貫通孔３ａ，３ｂの存在により、誘電体基板２の比誘電率を下げることができ、これによって結合素子３と地板４との間の結合を弱めることが出来るからである。貫通孔３ａは、例えば、矩形素子１１１の外周側の領域に形成される。同様に、貫通孔３ｂは、例えば、矩形素子１１２の外周側の領域に形成される。

次に、図１６を参照して、本実施形態に係るカプラ１のさらに他の構成例について説明する。

図１６のカプラ１は、地板４のベース部４ｃに貫通孔８ａ，８ｂが設けられ、誘電体基板２に貫通孔３ａ，３ｂが設けられている点を除けば、図１のカプラ１と同様の構造を有している。

貫通孔８ａは、例えば、貫通孔３ａに対向するベース部４ｃ上の領域に、または貫通孔３ａと矩形素子１１１の双方に対向するベース部４ｃ上の領域に形成してもよい。同様に、貫通孔８ｂは、貫通孔３ｂに対向するベース部４ｃ上の領域に、または貫通孔３ｂと矩形素子１１２の双方に対向するベース部４ｃ上の領域に形成してもよい。地板４と誘電体基板２の双方に貫通孔を設ける構成は、結合素子３と地板４との間の結合をさらに弱めることを可能にする。

図１７は、カプラ１に用いられる地板４の他の構成例を示している。
図１７の地板４においては、給電ケーブル１０の垂れ下がりを防止するための幾つかの支持部材９が突状部４ａの側端に設けられている。各支持部材９は、例えば、突状部４ａの側面側から突状部４ａの内面側に突出している。各支持部材９は、例えば、ベース部４ｃの側壁の一部を切り起こすこと、つまり、ベース部４ｃの側壁の一部を切り込みに沿って突状部４ａの内面側に折り曲げることによって形成することが出来る。図１７においては、突状部４ａの両側面にそれぞれ２つの支持部材９が設けられている例が示されている。

図１８に示すように、支持部材９は突状部４ａの下部に位置される。よって、カプラ１が、結合素子３が上方側に位置し、地板４が下方側に位置するように配置された場合にも、給電ケーブル１０の垂れ下がりを防止することができる。

なお、地板４とは異なる独立した部材を支持部材９として使用することも出来る。

次に、図１９を参照して、本実施形態に係るカプラ１のさらに他の構成例について説明する。

図１９のカプラ１においては、地板４の端部から延出され、誘電体基板２の端部と地板４の端部とを結合するための複数の支持部材４１，４２，４３，４４，４５，４６が設けられている。これら支持部材４１，４２，４３，４４，４５，４６の各々は、地板４の端部、つまりベース部４ｃの端部から突出すると共に、地板４の端部で上方に折り曲げられている。さらに、これら支持部材４１，４２，４３，４４，４５，４６の各々の先端部は、その先端部が誘電体基板２の上面に位置するように折り曲げられている。支持部材４１，４２，４３，４４，４５，４６の各々の先端部は、誘電体基板２の端部を係止するフックとして機能する。

これら支持部材４１，４２，４３，４４，４５，４６の存在により、誘電体基板２を地板４上に固定することが出来る。なお、支持部材４１，４２，４３，４４，４５，４６は、図１、図１３、または図１５のいずれのカプラ構造にも適用し得る。

なお、以上の説明では、誘電体基板２と地板４とがほぼ同じ幅およびほぼ同じ奥行きを有する場合を説明したが、これに限定されることはない。例えば、誘電体基板２は、図２０または図２２に示すような形状のものであってもよい。

図２０のカプラ１においては、図１に示したカプラ１に比し、誘電体基板２の、結合素子３の外周側の部分がカットされている点が異なっており、他の点は図１に示したカプラ１と同様の構造を有している。より詳しくは、図２０のカプラ１においては、誘電体基板２は、結合素子３が表面上に設けられる矩形状の第１部分と、第１部分の外縁（例えば、第１部分の対向する２辺）から延出される２つの延出部とを含んでいる。第１部分の幅および奥行きは、地板４の幅および奥行きよりもそれぞれ小さい。２つの延出部は、突状部４ａに沿って延びている。図２０のカプラ構造を使用する場合には、図２１に示すように、突状部４ａの上面に固定部材（例えば、ピン）Ｐ１００，Ｐ２００を設けても良い。固定部材Ｐ１００，Ｐ２００は、地板４の突状部４ａと誘電体基板２との間を結合するために使用される。

また、上述の２つの延出部は必ずしも必要ではない。例えば、図２２に示すように、２つの延出部を設けない構造であってもよい。

図２３は、カプラ１が搭載される電子機器の外観を示す斜視図である。この電子機器３０は、情報処理装置、例えば、バッテリ駆動可能なノートブック型の携帯型パーソナルコンピュータ３０として実現されている。

コンピュータ３０は、本体３００およびディスプレイユニット３５０を備えている。ディスプレイユニット３５０は、回動自在に本体３００に支持されている。ディスプレイユニット３５０は、本体３００の上面を露出させる開放位置と、本体３００の上面を覆う閉塞位置との間で回動する。ディスプレイユニット３５０には、ＬＣＤ（liquid crystal display）３５１が設けられている。

本体３００は薄い箱状の筐体を有している。本体３００の筐体は、下部ケース３００ａとこれに嵌合されたトップカバー３００ｂとを含んでいる。本体３００の上面上には、キーボード３０１、タッチパッド３０２および電源スイッチ３０３等が配置されている。また本体３００内にはカプラ１が設けられている。カプラ１は、例えば、本体３００の上面のパームレスト領域３００ｃの下部に配置されている。カプラ１は、その結合素子３がトップカバー３００ｂに対向し、地板４が下部ケース３００ａに対向するように配置される。かくしてトップカバー３００ｂのパームレスト領域３００ｃの一部は、通信面として機能する。カプラ１は、例えば、本体３００の前壁の延存方向に対して突出部４ａの延存方向（長手方向）が直交する向きに、または本体３００の側壁の延存方向に対して突出部４ａの延存方向（長手方向）が直交する向きに配置される。この向きにより、本体３００の側壁側または前壁側から本体３００の内側に向けて、カプラ１から給電ケーブル１０を導出することができる。通常、近接無線通信を実行するための通信モジュールは、本体３００の側壁または前壁よりも本体３００内の内側の位置に設けられる。よって、上述の向きは、カプラ１と通信モジュールとの間を給電ケーブル１０を介して容易に接続することを可能にする。換言すれば、上述の向きは、カプラ１と通信モジュールとの間を接続するために必要なケーブル長を短くすることを可能にする。

図２４は、コンピュータ３０のシステム構成を示すブロック図である。
コンピュータ３０は、カプラ装置１、キーボード３０１、タッチパッド３０２、電源スイッチ３０３およびＬＣＤ３５１の他に、ハードディスクドライブ（ＨＤＤ）３０４、ＣＰＵ３０５、主メモリ３０６、ＢＩＯＳ（basic input/output system）−ＲＯＭ３０７、ノースブリッジ３０８、グラフィクスコントローラ３０９、ビデオメモリ（ＶＲＡＭ）３１０、サウスブリッジ３１１、エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）３１２、電源コントローラ３１３および近接無線通信デバイス３１４を含む。

ハードディスクドライブ３０４は、オペレーティングシステム（ＯＳ）やＢＩＯＳ更新プログラム等の各種プログラムを実行するためのコードを格納する。ＣＰＵ３０５は、コンピュータ３０の動作を制御するためのプロセッサであり、ハードディスクドライブ３０４から主メモリ３０６にロードされる各種プログラムを実行する。ＣＰＵ３０５が実行するプログラムには、オペレーティングシステム４０１、近接無線通信ガジェットアプリケーションプログラム４０２、認証アプリケーションプログラム４０３、あるいは送信トレイアプリケーションプログラム４０４を含む。またＣＰＵ３０５は、ハードウェア制御のために、ＢＩＯＳ−ＲＯＭ３０７に格納されたＢＩＯＳプログラムを実行する。

ノースブリッジ３０８は、ＣＰＵ３０５のローカルバスとサウスブリッジ３１１との間を接続する。ノースブリッジ３０８は、主メモリ３０６をアクセス制御するメモリコントローラを内蔵する。また、ノースブリッジ３０８は、ＡＧＰバスなどを介してグラフィクスコントローラ３０９との通信を実行する機能を有する。グラフィクスコントローラ３０９は、ＬＣＤ３５１を制御する。グラフィクスコントローラ３０９は、ビデオメモリ３１０に記憶された表示データから、ＬＣＤ３５１で表示させる表示イメージを表す映像信号を生成する。なお表示データは、ＣＰＵ３０５の制御の下にビデオメモリ３１０に書き込まれる。

サウスブリッジ３１１は、ＬＰＣバス上のデバイスを制御する。サウスブリッジ３１１は、ハードディスクドライブ３０４を制御するためのＡＴＡコントローラを内蔵している。さらに、サウスブリッジ３１１は、ＢＩＯＳ−ＲＯＭ３０７をアクセス制御するための機能を有している。エンベデッドコントローラ／キーボードコントローラＩＣ（ＥＣ／ＫＢＣ）３１２は、エンベデッドコントローラと、キーボードコントローラとが集積された１チップマイクロコンピュータである。エンベデッドコントローラは、ユーザによる電源スイッチ３０３の操作に応じて情報処理装置３０をパワーオン／パワーオフするように電源コントローラを制御する。キーボードコントローラは、キーボード３０１およびタッチパッド３０２を制御する。電源コントローラ３１３は、図示しない電源装置の動作を制御する。なお当該電源装置は、情報処理装置３０の各部の動作電力を生成する。

近接無線通信デバイス３１４は近接目線通信を実行するための通信モジュールである。近接無線通信デバイス３１４は、ＰＨＹ／ＭＡＣ部３１４ａを備える。ＰＨＹ／ＭＡＣ部３１４ａは、ＣＰＵ３０５による制御の下に動作する。ＰＨＹ／ＭＡＣ部３１４ａは、カプラ１を介して信号を無線で送受信する。この近接無線通信デバイス３１４は本体３００の筐体内に収容される。

なお、近接無線通信デバイス３１４とサウスブリッジ３１１との間のデータの転送は、例えば、ＰＣＩ（peripheral component interconnect）バスを介して行われる。なお、ＰＣＩの代わりにＰＣＩ Ｅｘｐｒｅｓｓを用いても良い。

次に、図２５を参照して、コンピュータ３０の本体（筐体）３００内部の構造を説明する。

図２５に示すように、本体（筐体）３００内の中央部または奥手側の領域には、各種電子部品が実装される主プリント回路基板（マザーボード）５００が配設されている。近接無線通信デバイス３１４は、例えば、この主プリント回路基板５００上に、直接的に、または別のプリント回路基板を介して実装される。カプラ１は、例えば、本体３００内の手前側（前縁側）の領域に配置される。前縁側の領域はパームレスト領域３００ｃの下方に位置する。

下部ケース３００ａの底面上には電磁波シールド層７００が配置されている。カプラ１は、電磁波シールド層７００上に配置された部品取り付け部材４００に取り付けられる。部品取り付け部材４００はカプラ１を収容するための凹所を含み、その凹所にカプラ１が装着される。この場合、カプラ１は、突状部４ａが本体３００の側壁と平行に延びる向き、つまり、給電ケーブル１０が本体３００内の中央部に向けて導出される向きで配置される。

カプラ１の地板４は下部ケース３００ａの底面上の電磁波シールド層７００に対向する。前縁側の領域における本体３００の高さは中央部または奥手側領域よりも薄いので、地板４と電磁波シールド層７００との間の距離は比較的短い。よって、電磁波シールド層７００は地板４のグランドリファレンスを向上させる役割を果たすことができる。

以上説明したように、本実施形態によれば、地板４の突状部４ａの上端が誘電体基板２の裏面に接触し、地板４のベース部４ｃは隙間を置いて誘電体基板２上の結合素子３に対向する。よって、誘電体基板２を厚くすることなく、結合素子３と地板４との間の距離を十分に確保することが出来、結合素子３と地板４との間の結合を弱めることが出来る。さらに、突状部４ａの上端の裏面側には給電端子５が設けられており、突状部４ａの内側の空間を給電ケーブル１０を収容するためのスペースとして使用することができる。よって、カプラの低背化とエネルギ損出の低減の双方を簡単な構造で実現することができる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。

１…カプラ、２…誘電体基板、３…結合素子、４…地板、４ａ…突状部、４ｃ…ベース部、５…給電端子。

Claims (10)

1. 他のカプラとの電磁的結合によって電磁波を送受信するカプラを有する電子機器であって、
   第１の面を含む本体と、
   前記本体内に設けられ、前記カプラと電気的に接続される通信モジュールと、
   前記本体内に設けられ、前記通信モジュールを用いた通信制御を行なうアプリケーションを実行するプロセッサとを具備し、
   前記カプラは、
   基板と、
   前記基板の第１面上に設けられた結合素子と、
   前記基板の、前記第１面とは反対側の第２面側に設けられた地板であって、前記地板の一部を折り曲げることによって形成される突状部を有し、前記突状部の端面が前記基板の前記第２面に接触し、前記地板の他の部分が隙間をおいて前記基板の第２面に対向する地板と、
   前記突状部の端面とは反対側の面に設けられ、前記基板内の第１スルーホールを介して前記結合素子の給電点に接続される給電端子とを具備し、
   前記カプラは、前記結合素子が前記本体の前記第１の面に対向するように前記本体内に配置されていることを特徴とする電子機器。
2. 前記突状部は前記地板の一端から前記地板の他端に延在しており、
   前記カプラは、前記給電端子に接続された給電ケーブルが前記本体の前壁側または側壁側から前記本体の内側に向けて導出されるように、前記本体の前記側壁の延存方向に対して前記突状部の延存方向が直交する向きにまたは前記本体の前記側壁の延存方向に対して前記突状部の延存方向が直交する向きに配置されていることを特徴とする請求項１記載の電子機器。
3. 前記本体は、下部ケースと、前記第１の面を含むトップカバーとを含み、
   前記カプラは、前記結合素子が前記トップカバーの前記第１の面に対向し且つ前記地板が前記下部ケースに対向するように前記本体内に配置されていることを特徴とする請求項１記載の電子機器。
4. 前記下部ケースの底面上に配置された電磁波シールド層をさらに具備することを特徴とする請求項３記載の電子機器。
5. 前記カプラの前記地板は、前記他の部分の一部に貫通孔を有することを特徴とする請求項１記載の電子機器。
6. 前記カプラの前記基板は、前記基板内の前記結合素子の近傍領域に貫通孔を有することを特徴とする請求項１記載の電子機器。
7. 他のカプラとの電磁的結合によって電磁波を送受信するカプラを有する電子機器であって、
   第１の面を含む本体と、
   前記本体内に設けられ、前記カプラと電気的に接続される通信モジュールと、
   前記本体内に設けられ、前記通信モジュールを用いた通信制御を行なうアプリケーションを実行するプロセッサとを具備し、
   前記カプラは、
   基板と、
   前記基板の表面上に設けられ、複数の開放端を含む結合素子であって、前記結合素子の給電点から前記各開放端までの電気長が前記電磁波の中心周波数に対応する波長の１／４の整数倍である結合素子と、
   前記結合素子の短絡点に電気的に接続された短絡素子と、
   前記基板の裏面側に設けられた地板であって、前記地板の一部を折り曲げることによって形成された突状部であって、前記給電点と前記短絡点との間を結ぶ直線に沿って延在すると共に前記基板の裏面に上端が接触し、且つ前記上端が前記短絡素子に電気的に接続される突状部と、隙間をおいて前記誘電体基板に対向するベース部とを含む地板と、
   前記突状部の上端の裏面に設けられ、前記基板内の第１スルーホールを介して前記給電点に接続される給電端子とを具備し、
   前記カプラは、前記結合素子が前記本体の前記第１の面に対向するように前記本体内に配置されていることを特徴とする電子機器。
8. 前記突状部は前記地板の一端から前記地板の他端に延在しており、
   前記カプラは、前記給電端子に接続された給電ケーブルが前記本体の前壁側または側壁側から前記本体の内側に向けて導出されるように、前記本体の前記側壁の延存方向に対して前記突状部の延存方向が直交する向きにまたは前記本体の前記側壁の延存方向に対して前記突状部の延存方向が直交する向きに配置されていることを特徴とする請求項７記載の電子機器。
9. 前記本体は、下部ケースと、前記第１の面を含むトップカバーとを含み、
   前記カプラは、前記結合素子が前記トップカバーの前記第１の面に対向し且つ前記地板が前記下部ケースに対向するように前記本体内に配置されていることを特徴とする請求項７記載の電子機器。
10. 前記下部ケースの底面上に配置された電磁波シールド層をさらに具備することを特徴とする請求項９記載の電子機器。

Images