JP2011171685A - Method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2011171685A JP2011171685A JP2010036702A JP2010036702A JP2011171685A JP 2011171685 A JP2011171685 A JP 2011171685A JP 2010036702 A JP2010036702 A JP 2010036702A JP 2010036702 A JP2010036702 A JP 2010036702A JP 2011171685 A JP2011171685 A JP 2011171685A
- Authority
- JP
- Japan
- Prior art keywords
- crystal layer
- electromagnetic wave
- semiconductor
- semiconductor element
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
本発明は、半導体基板の製造方法および半導体デバイスの製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor substrate and a method for manufacturing a semiconductor device.
２−６族化合物半導体、３−５族化合物半導体あるいは４−４族化号物半導体等の化合物半導体は、シリコンからなる単体半導体と比較して、耐圧特性および高周波特性に優れるので、前記した化合物半導体を用いた各種の高機能電子デバイスが開発されている。前記の化合物半導体を結晶成長させる場合、基板としてＧａＡｓバルク基板が用いられている。しかしＧａＡｓバルク基板は、価格が高く、放熱性が十分ではない。よって価格が低く、放熱特性に優れたＳｉ基板を基板として用いることが検討されている。 A compound semiconductor such as a group 2-6 compound semiconductor, a group 3-5 compound semiconductor, or a group 4-4 compound semiconductor is superior in breakdown voltage characteristics and high frequency characteristics compared with a single semiconductor made of silicon. Various high-performance electronic devices using semiconductors have been developed. When growing the compound semiconductor crystal, a GaAs bulk substrate is used as the substrate. However, GaAs bulk substrates are expensive and have insufficient heat dissipation. Therefore, the use of a Si substrate having a low price and excellent heat dissipation characteristics as a substrate has been studied.
特許文献１は、前記のような化合物半導体を用いた電子デバイスをＳｉ基板上に製造する場合に、化合物半導体と格子整合できるＧｅ層を中間層として設けることで良質な結晶薄膜が得られることを開示している。また、非特許文献１には、中間層として用いるＧｅの結晶品質の改善において、Ｓｉ基板（ベース基板）にエピタキシャル成長させたＧｅの結晶薄膜にサイクル熱アニールを施すことで、結晶薄膜の結晶性を向上できることが開示されている。例えば、８００〜９００℃の温度範囲でＧｅ結晶薄膜に熱アニールを施すことで、平均転位密度が２．３×１０６ｃｍ−２のＧｅ結晶薄膜が得られると記載されている。ここで、平均転位密度は格子欠陥密度の一例である。 Patent Document 1 states that when an electronic device using a compound semiconductor as described above is manufactured on a Si substrate, a high-quality crystal thin film can be obtained by providing a Ge layer that can lattice match with the compound semiconductor as an intermediate layer. Disclosure. Further, Non-Patent Document 1 discloses that in improving the crystal quality of Ge used as an intermediate layer, the crystallinity of the crystal thin film is improved by subjecting the Ge crystal thin film epitaxially grown on the Si substrate (base substrate) to cyclic thermal annealing. It is disclosed that it can be improved. For example, it is described that a Ge crystal thin film having an average dislocation density of 2.3 × 10 6 cm −2 can be obtained by subjecting the Ge crystal thin film to thermal annealing in a temperature range of 800 to 900 ° C. Here, the average dislocation density is an example of lattice defect density.
Ｓｉ基板上に化合物半導体を結晶成長させると、Ｓｉ基板上に形成したシリコンデバイスと化合物半導体に形成した化合物半導体デバイスとを単一基板に形成できるので好都合である。ここでシリコンデバイスはシリコンを活性領域とする半導体デバイスをいい、化合物半導体デバイスは化合物半導体を活性領域とする半導体デバイスをいう。しかし、Ｓｉ基板と化合物半導体の中間層であるＧｅ結晶薄膜を熱アニールする前にシリコンデバイス等耐熱性の低い部位がＳｉ基板に設けられた場合には、Ｇｅ結晶に熱アニールを施すことで、耐熱性の低い部位が加熱されることとなるので、当該部位が耐え得る温度以上にＧｅ結晶を加熱することができない。この結果、Ｇｅ結晶薄膜が十分な品質を得ることができず、Ｇｅ中間層上に形成される化合物半導体の結晶品質を向上させることが困難になる場合がある。 Crystal growth of a compound semiconductor on a Si substrate is advantageous because a silicon device formed on the Si substrate and a compound semiconductor device formed on the compound semiconductor can be formed on a single substrate. Here, a silicon device refers to a semiconductor device having silicon as an active region, and a compound semiconductor device refers to a semiconductor device having a compound semiconductor as an active region. However, if the Si substrate is provided with a low heat-resistant part such as a silicon device before thermally annealing the Ge crystal thin film that is an intermediate layer between the Si substrate and the compound semiconductor, by performing thermal annealing on the Ge crystal, Since the part having low heat resistance is heated, the Ge crystal cannot be heated to a temperature higher than the part can withstand. As a result, the Ge crystal thin film cannot obtain sufficient quality, and it may be difficult to improve the crystal quality of the compound semiconductor formed on the Ge intermediate layer.
上記課題を解決するために、本発明の第１の態様においては、表面がＳｉであるベース基板と、前記ベース基板の上に形成され、組成がＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ―ｚ（０≦ｘ＜１、０≦ｙ＜１、０＜ｚ≦１、かつ、０＜ｘ＋ｙ＋ｚ≦１）である第１結晶層と、前記第１結晶層が形成された部分以外の前記ベース基板の上に形成された第１半導体素子と、を有する半導体基板の製造方法であって、前記第１半導体素子には電磁波を照射することがなく、前記第１結晶層の一部または全部に電磁波を照射する工程を有する半導体基板の製造方法を提供する。 In order to solve the above-described problem, in the first aspect of the present invention, a base substrate having a surface made of Si and a composition formed on the base substrate and having a composition of C x Si y Ge z Sn 1-xy -Z (0 ≦ x <1, 0 ≦ y <1, 0 <z ≦ 1, and 0 <x + y + z ≦ 1) and the portion other than the portion where the first crystal layer is formed A first semiconductor element formed on a base substrate, wherein the first semiconductor element is not irradiated with electromagnetic waves, and part or all of the first crystal layer A method of manufacturing a semiconductor substrate having a step of irradiating an electromagnetic wave on the substrate is provided.
前記電磁波を照射する工程において、前記電磁波を照射する部分が位置決め機構により制御されることが好ましく、前記位置決め機構として、前記ベース基板を保持するステージの位置調整機構、および前記電磁波の経路を変化させる光学機構から選択された１以上の機構が挙げられる。前記光学機構として、電磁波を反射するミラー機構が挙げられる。前記電磁波として、レーザ光が挙げられる。前記電磁波として、時間的に変調されたもの、空間的に変調されたもの、または時間的空間的に変調されたものが挙げられる。 In the step of irradiating the electromagnetic wave, it is preferable that a portion that irradiates the electromagnetic wave is controlled by a positioning mechanism. As the positioning mechanism, a position adjustment mechanism of a stage that holds the base substrate, and a path of the electromagnetic wave are changed. One or more mechanisms selected from optical mechanisms may be mentioned. Examples of the optical mechanism include a mirror mechanism that reflects electromagnetic waves. Examples of the electromagnetic wave include laser light. Examples of the electromagnetic wave include a temporally modulated one, a spatially modulated one, and a temporally spatially modulated one.
前記ベース基板の上に阻害体を形成する工程をさらに有して良く、前記阻害体として、前記ベース基板に達する開口を有し、前記第１結晶層の成長を阻害するものが挙げられ、前記第１結晶層として、前記開口の内部の前記ベース基板の上に形成されるものが挙げられる。前記電磁波を照射する工程において、前記第１半導体素子の温度を６００℃以下に保持することが好ましい。前記第１結晶層の上に、化合物半導体結晶層をエピタキシャル成長させる工程、をさらに有することが好ましい。前記化合物半導体結晶層として、ＧａＡｓ結晶と格子整合または擬格子整合する結晶からなる多層構造を含むものが挙げられる。 The method may further include a step of forming an inhibitor on the base substrate, and the inhibitor includes an opening that reaches the base substrate and inhibits the growth of the first crystal layer, Examples of the first crystal layer include those formed on the base substrate inside the opening. In the step of irradiating the electromagnetic wave, the temperature of the first semiconductor element is preferably maintained at 600 ° C. or lower. Preferably, the method further includes a step of epitaxially growing a compound semiconductor crystal layer on the first crystal layer. Examples of the compound semiconductor crystal layer include a compound semiconductor crystal layer including a multilayer structure made of a crystal lattice-matched or pseudo-lattice-matched with a GaAs crystal.
本発明の第２の態様においては、前記した方法で製造された半導体基板の前記化合物半導体結晶層に第２半導体素子を形成する工程と、前記第２半導体素子と前記半導体基板の前記第１半導体素子とを電気的に接続する工程と、を有する半導体デバイスの製造方法を提供する。前記化合物半導体結晶層をエピタキシャル成長させる工程および前記第２半導体素子を形成する工程において、前記第１半導体素子の温度を６００℃以下に保持することが好ましい。 In the second aspect of the present invention, a step of forming a second semiconductor element on the compound semiconductor crystal layer of the semiconductor substrate manufactured by the method described above, and the second semiconductor element and the first semiconductor of the semiconductor substrate There is provided a method for manufacturing a semiconductor device, comprising electrically connecting elements. In the step of epitaxially growing the compound semiconductor crystal layer and the step of forming the second semiconductor element, the temperature of the first semiconductor element is preferably maintained at 600 ° C. or lower.
前記した第１結晶層のｘ、ｙ、ｚの各値を調整することで、第１結晶層とその上に結晶成長させる化合物半導体結晶層とを格子整合または擬格子整合させることができる。化合物半導体結晶層が第１結晶層と格子整合または擬格子整合することにより高品質な化合物半導体結晶層を得ることができる。ｘの値は、好ましくは０である。 By adjusting the x, y, and z values of the first crystal layer, the first crystal layer and the compound semiconductor crystal layer on which crystals are grown can be lattice-matched or pseudo-lattice-matched. A high-quality compound semiconductor crystal layer can be obtained by lattice-matching or pseudo-lattice-matching the compound semiconductor crystal layer with the first crystal layer. The value of x is preferably 0.
前記電磁波の照射強度を調整する照射強度調整機構をさらに有してもよく、前記位置決め機構に前記第１結晶層の座標情報を予め入力し、前記位置決め機構と前記照射強度調整機構とを制御することにより、目的とする第１結晶層のみに電磁波を照射することができる。前記照射強度調整機構として、前記電磁波の発生源への駆動電流を変調する機構、前記電磁波の発生源と前記第１結晶層との間に設けられたシャッター機構、電気光学素子あるいは音響光学素子等の光学変調機構、減光フィルターが挙げられる。前記電磁波が偏光特性を有している場合、前記照射強度調整機構として偏光子を用いてもよい。 An irradiation intensity adjustment mechanism that adjusts the irradiation intensity of the electromagnetic wave may be further provided, and coordinate information of the first crystal layer is input in advance to the positioning mechanism to control the positioning mechanism and the irradiation intensity adjustment mechanism. Accordingly, it is possible to irradiate only the target first crystal layer with electromagnetic waves. As the irradiation intensity adjustment mechanism, a mechanism for modulating a drive current to the electromagnetic wave generation source, a shutter mechanism provided between the electromagnetic wave generation source and the first crystal layer, an electro-optical element, an acousto-optical element, or the like And an optical modulation mechanism and a neutral density filter. When the electromagnetic wave has polarization characteristics, a polarizer may be used as the irradiation intensity adjustment mechanism.
前記電磁波を照射する工程において、前記電磁波を照射する雰囲気として、真空雰囲気または水素雰囲気が挙げられる。空気または窒素が充填された雰囲気で電磁波を照射した場合、第１結晶層の表面に穴が形成される場合がある。しかし、真空雰囲気または水素雰囲気で前記電磁波を前記第１結晶層に照射すると、そのような穴の形成を抑制することができ、良好な表面を有する第１結晶層が得られる。その結果、第１結晶層の上に結晶成長される前記化合物半導体結晶層の結晶品質も向上する。水素雰囲気として、水素１００％、あるいは水素と不活性ガスとの混合ガス雰囲気が挙げられる。水素と不活性ガスとの混合ガス雰囲気の場合、水素濃度は混合ガス雰囲気の９０％以上であることが好ましく、９５％以上であることがさらに好ましい。前記電磁波を照射する工程における処理圧力として、２０ｋＰａ以下の圧力が好ましい。 In the step of irradiating the electromagnetic wave, the atmosphere for irradiating the electromagnetic wave may be a vacuum atmosphere or a hydrogen atmosphere. When electromagnetic waves are irradiated in an atmosphere filled with air or nitrogen, holes may be formed on the surface of the first crystal layer. However, when the first crystal layer is irradiated with the electromagnetic wave in a vacuum atmosphere or a hydrogen atmosphere, the formation of such holes can be suppressed and a first crystal layer having a good surface can be obtained. As a result, the crystal quality of the compound semiconductor crystal layer grown on the first crystal layer is also improved. Examples of the hydrogen atmosphere include 100% hydrogen or a mixed gas atmosphere of hydrogen and an inert gas. In the case of a mixed gas atmosphere of hydrogen and an inert gas, the hydrogen concentration is preferably 90% or more of the mixed gas atmosphere, and more preferably 95% or more. As the processing pressure in the step of irradiating the electromagnetic wave, a pressure of 20 kPa or less is preferable.
前記化合物半導体結晶層をエピタキシャル成長させる工程におけるエピタキシャル成長法として、有機金属気相成長法（以下ＭＯＣＶＤ法と記することがある）、分子線エピタキシー法（以下ＭＢＥ法と記することがある）が挙げられる。 Examples of the epitaxial growth method in the step of epitaxially growing the compound semiconductor crystal layer include a metal organic chemical vapor deposition method (hereinafter sometimes referred to as MOCVD method) and a molecular beam epitaxy method (hereinafter sometimes referred to as MBE method). .
前記電磁波を照射する工程と前記化合物半導体結晶層をエピタキシャル成長させる工程とは連続して実施することが好ましい。すなわち前記電磁波を照射する工程を実施した後、前記化合物半導体結晶層をエピタキシャル成長させる工程を実施するまでの間、前記ベース基板を内部に保持する処理室の大気開放を行わず、前記化合物半導体結晶層をエピタキシャル成長させることが好ましい。これにより前記第１結晶層の表面の汚染または酸化を抑えることができる。 The step of irradiating the electromagnetic wave and the step of epitaxially growing the compound semiconductor crystal layer are preferably carried out continuously. That is, after performing the step of irradiating the electromagnetic wave, until the step of epitaxially growing the compound semiconductor crystal layer is performed, the processing chamber for holding the base substrate inside is not opened to the atmosphere, and the compound semiconductor crystal layer Is preferably grown epitaxially. Thereby, contamination or oxidation of the surface of the first crystal layer can be suppressed.
前記第１結晶層の形成方法として、化学気相成長法（以下ＣＶＤ法と記することがある）、ＭＢＥ法、イオンプレーティング法が挙げられる。前記第１結晶層をＣＶＤ法により選択成長させる場合、成長時の処理圧力を低くすることが好ましい。処理圧力を低くすることで、選択成長パターンの膜厚依存性を小さくすることができる。 Examples of the method for forming the first crystal layer include chemical vapor deposition (hereinafter may be referred to as CVD), MBE, and ion plating. When the first crystal layer is selectively grown by the CVD method, it is preferable to reduce the processing pressure during the growth. By reducing the processing pressure, the film thickness dependence of the selective growth pattern can be reduced.
前記電磁波としてはレーザ光を用いる場合、照射領域を小さくすることができる。前記電磁波としてレーザ光を用いることは、局部的に大きな熱エネルギーを与えることができるので好ましい。 When laser light is used as the electromagnetic wave, the irradiation area can be reduced. It is preferable to use a laser beam as the electromagnetic wave because a large amount of heat energy can be given locally.
前記電磁波の波長は、前記第１結晶層が吸収できる波長であることが好ましい。前記第１結晶層に隣接する部分に電磁波吸収部を設ける場合、前記電磁波の波長は前記電磁波吸収部が吸収できる波長であればよい。電磁波吸収部を設けた場合、前記第１結晶層が吸収できない波長の電磁波を電磁波吸収部が吸収し、当該電磁波の吸収により得た熱エネルギーを前記第１結晶層に伝えて前記第１結晶層を加熱することができる。 The wavelength of the electromagnetic wave is preferably a wavelength that can be absorbed by the first crystal layer. In the case where an electromagnetic wave absorber is provided in a portion adjacent to the first crystal layer, the wavelength of the electromagnetic wave may be any wavelength that can be absorbed by the electromagnetic wave absorber. When the electromagnetic wave absorbing portion is provided, the electromagnetic wave absorbing portion absorbs an electromagnetic wave having a wavelength that cannot be absorbed by the first crystal layer, and the thermal energy obtained by the absorption of the electromagnetic wave is transmitted to the first crystal layer to transmit the first crystal layer. Can be heated.
前記電磁波を時間的に変調する例として、電磁波強度をパルス状に変化させる例が挙げられる。電磁波強度をパルス状に変化させることは、駆動電流をパルス駆動すること、あるいは電磁波の経路にシャッターを配置して当該シャッターの開閉を制御することで実現できる。電磁波のパルス周期あるいはデューティ比と位置決め機構の動作速度とを調整することで、単位時間、単位面積当たりに照射される電磁波エネルギーを調整することができる。また電磁波のパルス周期を調整することで、電磁波が照射される部分の温度を周期的に変化させることができる。昇温および降温が周期的に繰り返される熱処理を行うことで第１結晶層中の転位排除を促進することができる。また、電磁波強度をランプ状に変化させてもよい。なお、単位面積あたりに照射される電磁波エネルギーは、電磁波の経路にレンズ等の集光部材を配置し、被照射部での電磁波のスポットの大きさを変化させることで調整できる。 As an example of temporally modulating the electromagnetic wave, there is an example in which the electromagnetic wave intensity is changed in a pulse shape. Changing the electromagnetic wave intensity in a pulsed manner can be realized by driving the drive current in a pulse manner, or by arranging a shutter in the path of the electromagnetic wave and controlling the opening and closing of the shutter. By adjusting the pulse period or duty ratio of the electromagnetic wave and the operation speed of the positioning mechanism, the electromagnetic wave energy irradiated per unit time and unit area can be adjusted. Moreover, the temperature of the part irradiated with electromagnetic waves can be periodically changed by adjusting the pulse period of the electromagnetic waves. Dislocation elimination in the first crystal layer can be promoted by performing heat treatment in which the temperature increase and decrease are periodically repeated. Further, the electromagnetic wave intensity may be changed in a lamp shape. In addition, the electromagnetic wave energy irradiated per unit area can be adjusted by arrange | positioning condensing members, such as a lens, in the path | route of electromagnetic waves, and changing the magnitude | size of the spot of the electromagnetic waves in an irradiated part.
前記電磁波を空間的に変調する例として、前記電磁波の照射面における形状を点状あるいは線状に加工した電磁波を前記照射面において掃引する例が挙げられる。前記電磁波の照射面における形状は光路に配したレンズ、スリット等の光学部材で調整でき、前記電磁波の掃引は可動反射鏡の駆動またはポリゴンミラーの回転により実現できる。これにより、電磁波照射部の形状および位置と照射エネルギー密度を調整することができ、たとえば第１結晶層を部分融解させ、当該部分融解部の移動による偏析を用いた結晶欠陥と不純物の排除が可能になる。 As an example of spatially modulating the electromagnetic wave, there is an example in which the electromagnetic wave obtained by processing the shape on the irradiation surface of the electromagnetic wave into a dot shape or a line shape is swept on the irradiation surface. The shape on the irradiation surface of the electromagnetic wave can be adjusted by an optical member such as a lens or a slit disposed in the optical path, and the sweep of the electromagnetic wave can be realized by driving a movable reflecting mirror or rotating a polygon mirror. As a result, the shape and position of the electromagnetic wave irradiation part and the irradiation energy density can be adjusted. For example, the first crystal layer can be partially melted, and crystal defects and impurities can be eliminated using segregation due to movement of the partial melt part. become.
前記第１結晶層の材料としてＧｅが挙げられる。前記第１結晶層としてＧｅ結晶を用いることでＧａＡｓ結晶と擬格子整合することができ、ＧａＡｓ結晶およびＧａＡｓ結晶と格子整合または擬格子整合する結晶層からなる多層構造を前記化合物半導体結晶層として用いることができる。ＧａＡｓ結晶と格子整合または擬格子整合する層として、ＡｌｐＩｎｑＧａ１−ｐ−ｑＡｓｒＰ１−ｒ（０≦ｐ≦１、０≦ｑ≦１、０≦ｒ≦１）で表される結晶層が挙げられる。なお、前記化合物半導体結晶層の膜厚が薄い場合には、格子緩和を生じない範囲で前記第１結晶層と前記化合物半導体結晶層とは格子整合または擬格子整合する必要がない。 An example of the material of the first crystal layer is Ge. By using Ge crystal as the first crystal layer, GaAs crystal can be pseudo-lattice matched, and a multilayer structure composed of GaAs crystal and crystal layer lattice-matched or pseudo-lattice matched with GaAs crystal is used as the compound semiconductor crystal layer. be able to. As a layer lattice-matched or pseudo-lattice-matched with GaAs crystal, Al p In q Ga 1-pq As r P 1-r (0 ≦ p ≦ 1, 0 ≦ q ≦ 1, 0 ≦ r ≦ 1) A crystal layer. When the thickness of the compound semiconductor crystal layer is small, the first crystal layer and the compound semiconductor crystal layer do not need to be lattice-matched or pseudo-lattice-matched as long as lattice relaxation does not occur.
前記第１結晶層が形成される工程と同じ工程で形成される第２結晶層をさらに有してもよく、第２結晶層として、前記第２結晶層の上に形成される化合物半導体結晶に前記第２半導体素子が形成されないものが挙げられる。そしてこのような第２結晶層は、第１結晶層とは異なり前記電磁波が照射されなくてもよい。 The method may further include a second crystal layer formed in the same step as the step of forming the first crystal layer, and a compound semiconductor crystal formed on the second crystal layer is formed as the second crystal layer. Examples include those in which the second semiconductor element is not formed. Such a second crystal layer may not be irradiated with the electromagnetic wave unlike the first crystal layer.
前記第１半導体素子の形成工程として、前記ベース基板のＳｉに不純物を拡散させる工程と、Ｓｉの表面に酸化シリコン膜を形成する工程とを含むものが挙げられる。前記第１半導体素子として、活性領域がＳｉからなる電界効果トランジスタであるＳｉ−ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が挙げられる。前記第１結晶層に前記電磁波を照射する工程において、前記第１半導体素子には電磁波が照射されないので前記第１半導体素子の温度が上昇せず、たとえば前記第１半導体素子を構成する不純物領域内での不純物の熱拡散が抑制され、加熱に伴う特性の劣化を防ぐことができる。 Examples of the step of forming the first semiconductor element include a step of diffusing impurities in Si of the base substrate and a step of forming a silicon oxide film on the surface of Si. Examples of the first semiconductor element include a Si-MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) which is a field effect transistor whose active region is made of Si. In the step of irradiating the first crystal layer with the electromagnetic wave, the first semiconductor element is not irradiated with the electromagnetic wave, so that the temperature of the first semiconductor element does not increase. For example, in the impurity region constituting the first semiconductor element Thus, the thermal diffusion of impurities can be suppressed, and the deterioration of characteristics due to heating can be prevented.
前記電磁波を照射する工程において、前記第１半導体素子の到達最高温度を６００℃以下にすることで、前記第１半導体素子がＡｌ等比較的低融点の金属からなる電極や配線を含んでいても特性劣化を生じない。前記第１半導体素子に電極が形成されていない場合、前記第２半導体素子に接続する電極と前記第１半導体素子に接続する電極とを同時に形成することができる。 In the step of irradiating the electromagnetic wave, even if the first semiconductor element includes an electrode or wiring made of a metal having a relatively low melting point, such as Al, by setting the maximum temperature of the first semiconductor element to 600 ° C. or less. Does not cause characteristic deterioration. When no electrode is formed on the first semiconductor element, an electrode connected to the second semiconductor element and an electrode connected to the first semiconductor element can be formed simultaneously.
前記化合物半導体結晶層を形成する段階においては、第１半導体素子上に保護膜を形成することができる。このような保護膜を形成することで、第１半導体素子上への化合物半導体結晶層材料の堆積を防ぐことができる。化合物半導体結晶層の形成後あるいは第２半導体素子の形成後に前記保護膜を除去し、第１半導体素子と第２半導体素子を電気的に接続することができる。 In the step of forming the compound semiconductor crystal layer, a protective film can be formed on the first semiconductor element. By forming such a protective film, deposition of the compound semiconductor crystal layer material on the first semiconductor element can be prevented. After the formation of the compound semiconductor crystal layer or after the formation of the second semiconductor element, the protective film can be removed to electrically connect the first semiconductor element and the second semiconductor element.
表面がＳｉであるベース基板として、Ｓｉ基板、ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板が挙げられる。前記阻害体として、酸化シリコン、窒化シリコン、酸窒化シリコンが挙げられる。 Examples of the base substrate whose surface is Si include a Si substrate and an SOI (silicon-on-insulator) substrate. Examples of the inhibitor include silicon oxide, silicon nitride, and silicon oxynitride.
以下、発明の実施の形態を通じて本発明を説明する。図１および図２は、本実施の形態に係る半導体デバイスの製造方法の一例を工程順に示した断面図である。本半導体デバイスは、表面がＳｉであるベース基板１０２と、ベース基板１０２の上に形成された第１結晶層１１０と、ベース基板１０２の上に形成された第１半導体素子１０４とを有する。第１結晶層１１０の上には化合物半導体結晶層１２２がエピタキシャル成長され、化合物半導体結晶層１２２には第２半導体素子１２４が形成されている。本半導体デバイスでは、シリコン半導体素子である第１半導体素子１０４と化合物半導体素子である第２半導体素子１２４とが単一のベース基板１０２上にモノリシックに形成されている。以下本半導体デバイスの製造方法を説明する。 Hereinafter, the present invention will be described through embodiments of the invention. 1 and 2 are cross-sectional views showing an example of a semiconductor device manufacturing method according to the present embodiment in the order of steps. The semiconductor device includes a base substrate 102 having a surface of Si, a first crystal layer 110 formed on the base substrate 102, and a first semiconductor element 104 formed on the base substrate 102. A compound semiconductor crystal layer 122 is epitaxially grown on the first crystal layer 110, and a second semiconductor element 124 is formed on the compound semiconductor crystal layer 122. In this semiconductor device, a first semiconductor element 104 that is a silicon semiconductor element and a second semiconductor element 124 that is a compound semiconductor element are formed monolithically on a single base substrate 102. A method for manufacturing the semiconductor device will be described below.
図１（ａ）に示すように、ベース基板１０２の上に第１半導体素子１０４を形成する。そして第１半導体素子１０４を覆う阻害体１０６をベース基板１０２の上に形成する。 As shown in FIG. 1A, the first semiconductor element 104 is formed on the base substrate 102. Then, an inhibitor 106 covering the first semiconductor element 104 is formed on the base substrate 102.
ベース基板１０２は、表面にＳｉを有する。ベース基板１０２として、Ｓｉ基板、ＳＯＩ基板が例示できる。第１半導体素子１０４は、第１結晶層１１０が形成される部分以外のベース基板１０２の上に形成される。第１半導体素子１０４は、たとえば活性領域がシリコンであるシリコン半導体素子である。 The base substrate 102 has Si on the surface. Examples of the base substrate 102 include a Si substrate and an SOI substrate. The first semiconductor element 104 is formed on the base substrate 102 other than the portion where the first crystal layer 110 is formed. The first semiconductor element 104 is a silicon semiconductor element whose active region is silicon, for example.
第１半導体素子１０４として、ＭＯＳＦＥＴ、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）等の能動素子が例示できる。第１半導体素子１０４の活性領域として、ＦＥＴ（電界効果トランジスタ）のチャネル領域、バイポーラトランジスタのベース・エミッタ接合領域、ダイオードのアノード・カソード接合領域が挙げられる。第１半導体素子１０４は、抵抗、キャパシタ、インダクタ等の受動素子であってもよい。第１半導体素子１０４は、各素子の構造に応じた公知の製造法により製造できる。 Examples of the first semiconductor element 104 include active elements such as MOSFET and MISFET (Metal-Insulator-Semiconductor Field-Effect Transistor). Examples of the active region of the first semiconductor element 104 include a FET (field effect transistor) channel region, a bipolar transistor base-emitter junction region, and a diode anode-cathode junction region. The first semiconductor element 104 may be a passive element such as a resistor, a capacitor, or an inductor. The first semiconductor element 104 can be manufactured by a known manufacturing method corresponding to the structure of each element.
第１半導体素子１０４は、接触して設けられる半導体および誘電体を含んでもよい。半導体および誘電体の界面として、ＭＯＳＦＥＴの活性領域に形成されるＭＯＳゲート界面が挙げられる。また第１半導体素子１０４は、金属配線を含んでもよい。当該金属配線の金属材料として、アルミニウムが例示できる。さらに第１半導体素子１０４には、複数の金属配線が形成されてもよく、当該複数の金属配線の各々を互いに絶縁する絶縁膜を有することが好ましい。当該絶縁膜の材料として、ポリイミドが挙げられる。これらＭＯＳゲート界面、アルミニウム配線あるいはポリイミド絶縁膜は、一般に耐熱性が低いので、当該部位が長時間にわたって高温に晒されると、第１半導体素子１０４の特性が劣化する場合がある。しかし、以下に説明するように本製造方法では第１半導体素子１０４が電磁波から保護されるので、第１半導体素子１０４の特性劣化が回避できる。 The first semiconductor element 104 may include a semiconductor and a dielectric provided in contact with each other. Examples of the interface between the semiconductor and the dielectric include a MOS gate interface formed in the active region of the MOSFET. The first semiconductor element 104 may include a metal wiring. Aluminum can be exemplified as the metal material of the metal wiring. Furthermore, a plurality of metal wirings may be formed on the first semiconductor element 104, and it is preferable to have an insulating film that insulates each of the plurality of metal wirings. An example of the material for the insulating film is polyimide. Since the MOS gate interface, the aluminum wiring, or the polyimide insulating film generally has low heat resistance, the characteristics of the first semiconductor element 104 may deteriorate if the part is exposed to a high temperature for a long time. However, as will be described below, in the present manufacturing method, the first semiconductor element 104 is protected from electromagnetic waves, so that the characteristic deterioration of the first semiconductor element 104 can be avoided.
第１半導体素子１０４の形成工程として、ベース基板１０２のＳｉに不純物を拡散させる工程と、Ｓｉの表面に酸化シリコン膜を形成する工程とを含むものが挙げられる。第１半導体素子１０４として、活性領域がＳｉからなる電界効果トランジスタであるＳｉ−ＭＯＳＦＥＴが挙げられる。第１結晶層１１０に電磁波１１８を照射する工程において、第１半導体素子１０４には電磁波１１８が照射されないので第１半導体素子１０４の温度が上昇せず、たとえば第１半導体素子１０４を構成する不純物領域内での不純物の熱拡散が抑制され、加熱に伴う特性の劣化を防ぐことができる。 Examples of the step of forming the first semiconductor element 104 include a step of diffusing impurities in Si of the base substrate 102 and a step of forming a silicon oxide film on the surface of Si. An example of the first semiconductor element 104 is a Si-MOSFET which is a field effect transistor whose active region is made of Si. In the step of irradiating the first crystal layer 110 with the electromagnetic wave 118, the first semiconductor element 104 is not irradiated with the electromagnetic wave 118, so that the temperature of the first semiconductor element 104 does not rise. For example, an impurity region constituting the first semiconductor element 104 The thermal diffusion of impurities inside is suppressed, and the deterioration of characteristics due to heating can be prevented.
阻害体１０６は、第１結晶層１１０の成長を阻害する。阻害体１０６は、第１結晶層１１０あるいは化合物半導体結晶層１２２の結晶成長時に第１半導体素子１０４の上に結晶や原料分解物が堆積することを防ぐ。阻害体１０６として酸化シリコン、窒化シリコン、酸窒化シリコンが挙げられる。阻害体１０６は、ＣＶＤ（Chemical Vapor Deposition）法、スパッタリング法等の薄膜形成法により形成できる。 The inhibitor 106 inhibits the growth of the first crystal layer 110. The inhibitor 106 prevents crystals and raw material decomposition products from being deposited on the first semiconductor element 104 during the crystal growth of the first crystal layer 110 or the compound semiconductor crystal layer 122. Examples of the inhibitor 106 include silicon oxide, silicon nitride, and silicon oxynitride. The inhibitor 106 can be formed by a thin film forming method such as a CVD (Chemical Vapor Deposition) method or a sputtering method.
図１（ｂ）に示すように、阻害体１０６に開口１０８を形成し、開口１０８の内部のベース基板１０２の上に第１結晶層１１０を形成する。開口１０８は、ベース基板１０２に達するように形成する。開口１０８は、ウェットエッチング法またはドライエッチング法により形成できる。第１結晶層１１０は、たとえば組成がＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ―ｚ（０≦ｘ＜１、０≦ｙ＜１、０＜ｚ≦１、かつ、０＜ｘ＋ｙ＋ｚ≦１）である。第１結晶層１１０のｘ、ｙ、ｚの各値を調整することで、第１結晶層１１０とその上に結晶成長させる化合物半導体結晶層１２２とを格子整合または擬格子整合させることができる。化合物半導体結晶層１２２が第１結晶層１１０と格子整合または擬格子整合することにより高品質な化合物半導体結晶層１２２を得ることができる。ｘの値は、好ましくは０である。 As shown in FIG. 1B, an opening 108 is formed in the inhibitor 106, and a first crystal layer 110 is formed on the base substrate 102 inside the opening 108. The opening 108 is formed so as to reach the base substrate 102. The opening 108 can be formed by a wet etching method or a dry etching method. The first crystal layer 110 has a composition of, for example, C x Si y Ge z Sn 1-xyz (0 ≦ x <1, 0 ≦ y <1, 0 <z ≦ 1, and 0 <x + y + z ≦ 1). ). By adjusting the x, y, and z values of the first crystal layer 110, the first crystal layer 110 and the compound semiconductor crystal layer 122 to be crystal-grown thereon can be lattice-matched or pseudo-lattice-matched. When the compound semiconductor crystal layer 122 is lattice-matched or pseudo-lattice-matched with the first crystal layer 110, a high-quality compound semiconductor crystal layer 122 can be obtained. The value of x is preferably 0.
第１結晶層１１０の材料としてＧｅが挙げられる。第１結晶層１１０としてＧｅ結晶を用いることでＧａＡｓ結晶と擬格子整合することができ、ＧａＡｓ結晶およびＧａＡｓ結晶と格子整合または擬格子整合する結晶層からなる多層構造を化合物半導体結晶層１２２として用いることができる。ＧａＡｓ結晶と格子整合または擬格子整合する層として、ＡｌｐＩｎｑＧａ１−ｐ−ｑＡｓｒＰ１−ｒ（０≦ｐ≦１、０≦ｑ≦１、０≦ｒ≦１）で表される結晶層が挙げられる。なお、化合物半導体結晶層１２２の膜厚が薄い場合には、格子緩和を生じない範囲で第１結晶層１１０と化合物半導体結晶層１２２とは格子整合または擬格子整合する必要がない。 An example of the material of the first crystal layer 110 is Ge. By using Ge crystal as the first crystal layer 110, GaAs crystal can be pseudo-lattice matched, and a multilayer structure including the GaAs crystal and a crystal layer lattice-matched or pseudo-lattice matched with the GaAs crystal is used as the compound semiconductor crystal layer 122. be able to. As a layer lattice-matched or pseudo-lattice-matched with GaAs crystal, Al p In q Ga 1-pq As r P 1-r (0 ≦ p ≦ 1, 0 ≦ q ≦ 1, 0 ≦ r ≦ 1) A crystal layer. Note that when the thickness of the compound semiconductor crystal layer 122 is small, the first crystal layer 110 and the compound semiconductor crystal layer 122 do not need to be lattice-matched or pseudo-lattice-matched as long as lattice relaxation does not occur.
第１結晶層１１０の形成方法として、ＣＶＤ法、ＭＢＥ法、イオンプレーティング法が挙げられる。第１結晶層１１０をＣＶＤ法により選択成長させる場合、成長時の処理圧力を低くすることが好ましい。処理圧力を低くすることで、選択成長パターンの膜厚依存性を小さくすることができる。ベース基板１０２と第１結晶層１１０との間に、Ｓｉ結晶、ＳｉＧｅ結晶、組成が連続的または段階的に変化したＳｉＧｅ結晶などのバッファ層が設けられていてもよい。 Examples of a method for forming the first crystal layer 110 include a CVD method, an MBE method, and an ion plating method. When the first crystal layer 110 is selectively grown by the CVD method, it is preferable to reduce the processing pressure during the growth. By reducing the processing pressure, the film thickness dependence of the selective growth pattern can be reduced. A buffer layer such as a Si crystal, a SiGe crystal, or a SiGe crystal whose composition is changed continuously or stepwise may be provided between the base substrate 102 and the first crystal layer 110.
図１（ｃ）に示すように、第１結晶層１１０に電磁波１１８を照射する。電磁波１１８は、第１半導体素子１０４に照射することなく、第１結晶層１１０の一部または全部に照射する。ここで「電磁波を照射することがなく」とは、第１半導体素子１０４の温度を高める程度の光量で照射することなくの意味であり、第１半導体素子１０４に照射されたとしても温度上昇にはほぼ寄与しない電磁波、例えば散乱光、迷光等は照射されてもよい。電磁波１１８を第１結晶層１１０に照射することで、第１結晶層１１０に選択的に所望の熱エネルギーを与える。 As shown in FIG. 1C, the first crystal layer 110 is irradiated with an electromagnetic wave 118. The electromagnetic wave 118 irradiates a part or all of the first crystal layer 110 without irradiating the first semiconductor element 104. Here, “without irradiating electromagnetic waves” means that the first semiconductor element 104 is not irradiated with an amount of light that increases the temperature of the first semiconductor element 104. Even if the first semiconductor element 104 is irradiated, the temperature rises. May be irradiated with electromagnetic waves that do not substantially contribute, such as scattered light and stray light. By irradiating the first crystal layer 110 with the electromagnetic wave 118, desired thermal energy is selectively given to the first crystal layer 110.
第１結晶層１１０の内部には、ベース基板１０２と第１結晶層１１０との格子定数の違い等の理由により、格子欠陥等の結晶欠陥が発生する場合がある。第１結晶層１１０に電磁波１１８を照射し、加熱してアニールを施すことにより、結晶欠陥が第１結晶層１１０の内部を移動して、第１結晶層１１０の界面（ｉｎｔｅｒｆａｃｅ）、表面（ｓｕｒｆａｃｅ）、第１結晶層１１０の内部のゲッタリングシンク部等に捕捉される。その結果、第１結晶層１１０の表面まで到達する貫通転位に代表される結晶欠陥の密度が低減された領域を有する良質の第１結晶層１１０が得られる。この結果、第１結晶層１１０の上に形成される化合物半導体結晶層１２２の結晶性を高めることができる。 Crystal defects such as lattice defects may occur inside the first crystal layer 110 due to a difference in lattice constant between the base substrate 102 and the first crystal layer 110. By irradiating the first crystal layer 110 with the electromagnetic wave 118 and heating and annealing it, the crystal defects move inside the first crystal layer 110, and the interface (interface) and surface (surface) of the first crystal layer 110. ), And is captured by a gettering sink portion or the like inside the first crystal layer 110. As a result, a high-quality first crystal layer 110 having a region in which the density of crystal defects represented by threading dislocations reaching the surface of the first crystal layer 110 is reduced is obtained. As a result, the crystallinity of the compound semiconductor crystal layer 122 formed on the first crystal layer 110 can be improved.
第１半導体素子１０４に電磁波１１８を照射しないので、第１半導体素子１０４の温度が上昇せず、第１半導体素子１０４に耐熱性の低いＭＯＳゲート界面、アルミニウム配線あるいはポリイミド絶縁膜が含まれる場合であっても第１半導体素子１０４の特性劣化が回避できる。第１半導体素子１０４がＡｌ配線を含む場合、配線温度をＡｌ融点の６６０℃以下、例えば６５０℃以下、好ましくは６００℃以下に維持することが好ましい。第１半導体素子１０４がポリイミド絶縁膜を含む場合、絶縁膜温度を５００℃以下に維持することが好ましい。すなわち、電磁波１１８を照射する工程では、第１半導体素子１０４の温度を６００℃以下に保持することが好ましい。電磁波１１８を照射する工程において、第１半導体素子１０４の到達最高温度を６００℃以下にすることで、第１半導体素子１０４がＡｌ等比較的低融点の金属からなる電極や配線を含んでいても特性劣化を生じない。第１半導体素子１０４に電極が形成されていない場合、第２半導体素子１２４に接続する電極と第１半導体素子１０４に接続する電極とを同時に形成することができる。 Since the first semiconductor element 104 is not irradiated with the electromagnetic wave 118, the temperature of the first semiconductor element 104 does not increase, and the first semiconductor element 104 includes a MOS gate interface having low heat resistance, an aluminum wiring, or a polyimide insulating film. Even if it exists, the characteristic degradation of the 1st semiconductor element 104 can be avoided. When the first semiconductor element 104 includes Al wiring, the wiring temperature is preferably maintained at an Al melting point of 660 ° C. or lower, for example, 650 ° C. or lower, preferably 600 ° C. or lower. When the first semiconductor element 104 includes a polyimide insulating film, the insulating film temperature is preferably maintained at 500 ° C. or lower. That is, in the step of irradiating the electromagnetic wave 118, it is preferable to keep the temperature of the first semiconductor element 104 at 600 ° C. or lower. In the step of irradiating the electromagnetic wave 118, even if the first semiconductor element 104 includes an electrode or a wiring made of a metal having a relatively low melting point, such as Al, by setting the maximum temperature reached by the first semiconductor element 104 to 600 ° C. or less. Does not cause characteristic deterioration. In the case where no electrode is formed on the first semiconductor element 104, an electrode connected to the second semiconductor element 124 and an electrode connected to the first semiconductor element 104 can be formed simultaneously.
電磁波１１８を照射する工程では、光学機構１１６により電磁波１１８の経路が変化され、電磁波１１８を照射する部分が制御される。光学機構１１６は位置決め機構の一例である。光学機構１１６として、電磁波１１８を反射するミラー機構が挙げられる。 In the step of irradiating the electromagnetic wave 118, the path of the electromagnetic wave 118 is changed by the optical mechanism 116, and the portion where the electromagnetic wave 118 is irradiated is controlled. The optical mechanism 116 is an example of a positioning mechanism. Examples of the optical mechanism 116 include a mirror mechanism that reflects the electromagnetic wave 118.
電磁波１１８の照射強度を調整する照射強度調整機構をさらに有してもよく、位置決め機構である光学機構１１６に第１結晶層１１０の座標情報を予め入力し、光学機構１１６と照射強度調整機構とを制御することにより、目的とする第１結晶層１１０のみに電磁波１１８を照射することができる。照射強度調整機構として、電磁波１１８の発生源１１４への駆動電流を変調する機構、電磁波１１８の発生源１１４と第１結晶層１１０との間に設けたシャッター機構、電気光学素子あるいは音響光学素子等の光学変調機構、減光フィルターが挙げられる。電磁波１１８がレーザ光のように偏光特性を有している場合、照射強度調整機構として偏光子を用いてもよい。 An irradiation intensity adjustment mechanism that adjusts the irradiation intensity of the electromagnetic wave 118 may be further provided. Coordinate information of the first crystal layer 110 is input in advance to the optical mechanism 116 that is a positioning mechanism, and the optical mechanism 116, the irradiation intensity adjustment mechanism, and the like. By controlling the above, it is possible to irradiate the electromagnetic wave 118 only on the target first crystal layer 110. As an irradiation intensity adjustment mechanism, a mechanism for modulating a drive current to the generation source 114 of the electromagnetic wave 118, a shutter mechanism provided between the generation source 114 of the electromagnetic wave 118 and the first crystal layer 110, an electro-optic element, an acousto-optic element, or the like And an optical modulation mechanism and a neutral density filter. When the electromagnetic wave 118 has polarization characteristics like laser light, a polarizer may be used as the irradiation intensity adjustment mechanism.
電磁波１１８として、レーザ光が挙げられる。電磁波１１８としてレーザ光を用いる場合、照射領域を小さくすることができる。電磁波１１８としてレーザ光を用いることは、局部的に大きな熱エネルギーを与えることができるので好ましい。 An example of the electromagnetic wave 118 is laser light. When laser light is used as the electromagnetic wave 118, the irradiation area can be reduced. It is preferable to use a laser beam as the electromagnetic wave 118 because large heat energy can be given locally.
電磁波１１８の波長は、第１結晶層１１０が吸収できる波長であることが好ましい。第１結晶層１１０に隣接する部分に電磁波１１８吸収部を設ける場合、電磁波１１８の波長は電磁波１１８吸収部が吸収できる波長であればよい。電磁波１１８吸収部を設けた場合、第１結晶層１１０が吸収できない波長の電磁波１１８を電磁波１１８吸収部が吸収し、当該電磁波１１８の吸収により得た熱エネルギーを第１結晶層１１０に伝えて第１結晶層１１０を加熱することができる。 The wavelength of the electromagnetic wave 118 is preferably a wavelength that can be absorbed by the first crystal layer 110. When the electromagnetic wave 118 absorption part is provided in a portion adjacent to the first crystal layer 110, the wavelength of the electromagnetic wave 118 may be any wavelength that can be absorbed by the electromagnetic wave 118 absorption part. When the electromagnetic wave 118 absorption part is provided, the electromagnetic wave 118 absorption part absorbs the electromagnetic wave 118 having a wavelength that cannot be absorbed by the first crystal layer 110, and the thermal energy obtained by the absorption of the electromagnetic wave 118 is transmitted to the first crystal layer 110. One crystal layer 110 can be heated.
電磁波１１８として、時間的に変調されたもの、空間的に変調されたもの、または時間的空間的に変調されたものが挙げられる。電磁波１１８を時間的に変調する例として、電磁波１１８強度をパルス状に変化させる例が挙げられる。電磁波１１８強度をパルス状に変化させることは、駆動電流をパルス駆動すること、あるいは電磁波１１８の経路にシャッターを配置して当該シャッターの開閉を制御することで実現できる。電磁波１１８のパルス周期あるいはデューティ比と位置決め機構の動作速度とを調整することで、単位時間、単位面積当たりに照射される電磁波１１８エネルギーを調整することができる。また電磁波１１８のパルス周期を調整することで、電磁波１１８が照射される部分の温度を周期的に変化させることができる。昇温および降温が周期的に繰り返される熱処理を行うことで第１結晶層１１０中の転位排除を促進することができる。また、電磁波１１８強度をランプ状に変化させてもよい。なお、単位面積あたりに照射される電磁波１１８エネルギーは、電磁波１１８の経路にレンズ等の集光部材を配置し、被照射部での電磁波１１８のスポットの大きさを変化させることで調整できる。 Examples of the electromagnetic wave 118 include a temporally modulated wave, a spatially modulated wave, and a temporally and spatially modulated wave. An example of temporally modulating the electromagnetic wave 118 is an example in which the intensity of the electromagnetic wave 118 is changed in a pulse shape. Changing the intensity of the electromagnetic wave 118 in a pulsed manner can be realized by driving the drive current in a pulse manner, or by arranging a shutter in the path of the electromagnetic wave 118 and controlling the opening and closing of the shutter. By adjusting the pulse period or duty ratio of the electromagnetic wave 118 and the operation speed of the positioning mechanism, the energy of the electromagnetic wave 118 irradiated per unit time and unit area can be adjusted. Further, by adjusting the pulse period of the electromagnetic wave 118, the temperature of the portion irradiated with the electromagnetic wave 118 can be periodically changed. Dislocation elimination in the first crystal layer 110 can be promoted by performing heat treatment in which the temperature increase and decrease are periodically repeated. Further, the intensity of the electromagnetic wave 118 may be changed in a lamp shape. The energy of the electromagnetic wave 118 irradiated per unit area can be adjusted by disposing a condensing member such as a lens in the path of the electromagnetic wave 118 and changing the spot size of the electromagnetic wave 118 on the irradiated portion.
電磁波１１８を空間的に変調する例として、電磁波１１８の照射面における形状を点状あるいは線状に加工した電磁波１１８を照射面において掃引する例が挙げられる。電磁波１１８の照射面における形状は光路に配したレンズ、スリット等の光学部材で調整でき、電磁波１１８の掃引は可動反射鏡の駆動またはポリゴンミラーの回転により実現できる。これにより、電磁波１１８照射部の形状および位置と照射エネルギー密度を調整することができ、たとえば第１結晶層１１０を部分融解させ、当該部分融解部の移動による偏析を用いた結晶欠陥と不純物の排除が可能になる。電磁波１１８を時間的空間的に変調する例として、前記の時間的に変調する例と前記の空間的に変調する例とを組み合わせたものが挙げられる。 As an example of spatially modulating the electromagnetic wave 118, there is an example in which the electromagnetic wave 118 obtained by processing the shape on the irradiation surface of the electromagnetic wave 118 into a dot or a line is swept on the irradiation surface. The shape of the irradiation surface of the electromagnetic wave 118 can be adjusted by an optical member such as a lens or a slit disposed in the optical path, and the sweep of the electromagnetic wave 118 can be realized by driving a movable reflecting mirror or rotating a polygon mirror. Thereby, the shape and position of the electromagnetic wave 118 irradiation portion and the irradiation energy density can be adjusted. For example, the first crystal layer 110 is partially melted, and crystal defects and impurities are eliminated using segregation due to movement of the partial melt portion. Is possible. As an example of temporally and spatially modulating the electromagnetic wave 118, a combination of the temporally modulated example and the spatially modulated example may be mentioned.
第１結晶層１１０は複数形成されていてもよく、複数の第１結晶層１１０を有する場合、電磁波１１８をビームスプリッタで複数のビームに分離し、当該複数の電磁波１１８を複数の第１結晶層１１０にそれぞれ対応づけて、同時に照射してもよい。この場合、電磁波１１８を照射する処理のスループットを向上して生産性を高めることができる。 A plurality of the first crystal layers 110 may be formed. When the plurality of first crystal layers 110 are provided, the electromagnetic wave 118 is separated into a plurality of beams by a beam splitter, and the plurality of electromagnetic waves 118 are divided into the plurality of first crystal layers 110. 110 may be irradiated at the same time. In this case, the throughput of the process of irradiating the electromagnetic wave 118 can be improved and productivity can be increased.
電磁波１１８を照射する工程において、電磁波１１８を照射する雰囲気として、真空雰囲気または水素雰囲気が挙げられる。空気または窒素が充填された雰囲気で電磁波１１８を照射した場合、第１結晶層１１０の表面に穴が形成される場合がある。しかし、真空雰囲気または水素雰囲気で電磁波１１８を第１結晶層１１０に照射すると、そのような穴の形成を抑制することができ、良好な表面を有する第１結晶層１１０が得られる。その結果、第１結晶層１１０の上に結晶成長される化合物半導体結晶層１２２の結晶品質も向上する。水素雰囲気として、水素１００％、あるいは水素と不活性ガスとの混合ガス雰囲気が挙げられる。水素と不活性ガスとの混合ガス雰囲気の場合、水素濃度は混合ガス雰囲気の９０％以上であることが好ましく、９５％以上であることがさらに好ましい。電磁波１１８を照射する工程における処理圧力として、２０ｋＰａ以下の圧力が好ましい。 In the step of irradiating the electromagnetic wave 118, the atmosphere for irradiating the electromagnetic wave 118 includes a vacuum atmosphere or a hydrogen atmosphere. When the electromagnetic wave 118 is irradiated in an atmosphere filled with air or nitrogen, a hole may be formed on the surface of the first crystal layer 110. However, when the first crystal layer 110 is irradiated with the electromagnetic wave 118 in a vacuum atmosphere or a hydrogen atmosphere, the formation of such holes can be suppressed, and the first crystal layer 110 having a good surface can be obtained. As a result, the crystal quality of the compound semiconductor crystal layer 122 grown on the first crystal layer 110 is also improved. Examples of the hydrogen atmosphere include 100% hydrogen or a mixed gas atmosphere of hydrogen and an inert gas. In the case of a mixed gas atmosphere of hydrogen and an inert gas, the hydrogen concentration is preferably 90% or more of the mixed gas atmosphere, and more preferably 95% or more. As a processing pressure in the step of irradiating the electromagnetic wave 118, a pressure of 20 kPa or less is preferable.
図２（ａ）に示すように、電磁波１１８を照射した第１結晶層１１０の上に、化合物半導体結晶層１２２をエピタキシャル成長させる。化合物半導体結晶層１２２として、第１結晶層１１０、例えばＧｅ結晶と格子整合または擬格子整合する結晶からなる多層構造を含むものが挙げられる。第１結晶層１１０として、ＧａＡｓ層、ＡｌＧａＡｓ層、ＩｎＧａＡｓ層、ＩｎＧａＰ層、ＡｌＩｎＧａＰ層が挙げられる。化合物半導体結晶層１２２をエピタキシャル成長させる方法として、有機金属気相成長法（以下ＭＯＣＶＤ法と記することがある）、分子線エピタキシー法（以下ＭＢＥ法と記することがある）が挙げられる。 As shown in FIG. 2A, the compound semiconductor crystal layer 122 is epitaxially grown on the first crystal layer 110 irradiated with the electromagnetic wave 118. Examples of the compound semiconductor crystal layer 122 include the first crystal layer 110, for example, a layer including a multilayer structure composed of crystals lattice-matched or pseudo-lattice-matched with a Ge crystal. Examples of the first crystal layer 110 include a GaAs layer, an AlGaAs layer, an InGaAs layer, an InGaP layer, and an AlInGaP layer. Examples of a method for epitaxially growing the compound semiconductor crystal layer 122 include a metal organic chemical vapor deposition method (hereinafter sometimes referred to as MOCVD method) and a molecular beam epitaxy method (hereinafter sometimes referred to as MBE method).
なお、第１結晶層１１０に電磁波１１８を照射した段階、あるいは第１結晶層１１０の上に化合物半導体結晶層１２２をエピタキシャル成長させた段階で、これら第１結晶層１１０あるいは化合物半導体結晶層１２２を形成したベース基板１０２は、独立して取引可能な半導体基板として観念できるので、当該段階までの製造方法において、半導体基板の製造方法の発明が把握できる。 The first crystal layer 110 or the compound semiconductor crystal layer 122 is formed when the first crystal layer 110 is irradiated with the electromagnetic wave 118 or when the compound semiconductor crystal layer 122 is epitaxially grown on the first crystal layer 110. Since the base substrate 102 can be thought of as an independently translatable semiconductor substrate, the invention of the manufacturing method of the semiconductor substrate can be grasped in the manufacturing method up to this stage.
電磁波１１８を照射する工程と化合物半導体結晶層１２２をエピタキシャル成長させる工程とは連続して実施することが好ましい。すなわち電磁波１１８を照射する工程を実施した後、化合物半導体結晶層１２２をエピタキシャル成長させる工程を実施するまでの間、ベース基板１０２を内部に保持する処理室の大気開放を行わず、化合物半導体結晶層１２２をエピタキシャル成長させることが好ましい。これにより第１結晶層１１０の表面の汚染または酸化を抑えることができる。 The step of irradiating the electromagnetic wave 118 and the step of epitaxially growing the compound semiconductor crystal layer 122 are preferably performed continuously. That is, after performing the step of irradiating the electromagnetic wave 118 and before performing the step of epitaxially growing the compound semiconductor crystal layer 122, the compound semiconductor crystal layer 122 is not opened to the atmosphere without holding the processing chamber holding the base substrate 102 inside. Is preferably grown epitaxially. Thereby, contamination or oxidation of the surface of the first crystal layer 110 can be suppressed.
図２（ｂ）に示すように、化合物半導体結晶層１２２に第２半導体素子１２４を形成する。第２半導体素子１２４は、活性領域が化合物半導体結晶層１２２である化合物半導体素子である。第２半導体素子１２４として、ＭＯＳＦＥＴ、ＭＩＳＦＥＴ、ＨＢＴ（Heterojunction Bipolar Transistor）、ＨＥＭＴ（High Electron Mobility Transistor）、半導体レーザ、発光ダイオード、発光サイリスタ、光センサー、受光ダイオード、太陽電池が挙げられる。これら各素子は、各素子の構造に応じて公知の方法により製造できる。 As shown in FIG. 2B, the second semiconductor element 124 is formed in the compound semiconductor crystal layer 122. The second semiconductor element 124 is a compound semiconductor element whose active region is the compound semiconductor crystal layer 122. Examples of the second semiconductor element 124 include MOSFET, MISFET, HBT (Heterojunction Bipolar Transistor), HEMT (High Electron Mobility Transistor), semiconductor laser, light emitting diode, light emitting thyristor, optical sensor, light receiving diode, and solar cell. Each of these elements can be manufactured by a known method according to the structure of each element.
図２（ｃ）に示すように、第２半導体素子１２４と半導体基板の第１半導体素子１０４とを電気的に接続する。第１半導体素子１０４上の阻害体１０６の一部を除去し、第１半導体素子１０４と第２半導体素子１２４を配線１２６により電気的に接続する。このようにして本実施の形態の半導体デバイスが製造できる。化合物半導体結晶層１２２をエピタキシャル成長させる工程および第２半導体素子１２４を形成する工程において、第１半導体素子１０４の温度を６００℃以下に保持することが好ましい。 As shown in FIG. 2C, the second semiconductor element 124 and the first semiconductor element 104 of the semiconductor substrate are electrically connected. A part of the inhibitor 106 on the first semiconductor element 104 is removed, and the first semiconductor element 104 and the second semiconductor element 124 are electrically connected by the wiring 126. In this way, the semiconductor device of the present embodiment can be manufactured. In the step of epitaxially growing the compound semiconductor crystal layer 122 and the step of forming the second semiconductor element 124, the temperature of the first semiconductor element 104 is preferably maintained at 600 ° C. or lower.
図３は、電磁波１１８を照射する工程の他の例を示した断面図である。図３に示すように、位置決め機構として、光学機構１１６に代えて、ベース基板１０２を保持するステージの位置調整機構１１２を用いてもよい。位置調整機構１１２は、図中矢印で示す方向に移動し、電磁波１１８の照射部を移動できる。 FIG. 3 is a cross-sectional view showing another example of the process of irradiating the electromagnetic wave 118. As shown in FIG. 3, as a positioning mechanism, a stage position adjusting mechanism 112 that holds the base substrate 102 may be used instead of the optical mechanism 116. The position adjustment mechanism 112 can move in the direction indicated by the arrow in the figure, and can move the irradiation part of the electromagnetic wave 118.
市販の単結晶Ｓｉ基板をベース基板１０２に用いた。この単結晶Ｓｉ基板の表面に、熱酸化法によりＳｉＯ２からなる阻害体１０６を形成した。阻害体１０６に、フォトリソグラフィによるパターニングで開口１０８を形成した。 A commercially available single crystal Si substrate was used as the base substrate 102. An inhibitor 106 made of SiO 2 was formed on the surface of the single crystal Si substrate by a thermal oxidation method. An opening 108 was formed in the inhibitor 106 by patterning using photolithography.
ＧｅＨ４を原料ガスとして用いる減圧ＣＶＤ法により、開口１０８にＧｅ層を第１結晶層１１０として選択的に成長させた。得られたＧｅ層をレーザアニール装置にセットし、アニール処理を行った。レーザ光源には波長１０６４ｎｍのＮｄ：ＹＶＯ４レーザの３次高調波である３５５ｎｍの光を用いた。Ｎｄ：ＹＶＯ４レーザに１７Ａの電流を注入し、周波数３５ｋＨｚで変調駆動した。また、レーザ光はレンズで集光し、Ｇｅ層に照射した。照射の際、集光度を調節することで、Ｇｅ層表面でのレーザ光スポットを約５０μｍφとした。 A Ge layer was selectively grown as the first crystal layer 110 in the opening 108 by a low pressure CVD method using GeH 4 as a source gas. The obtained Ge layer was set in a laser annealing apparatus and annealed. The laser light source used was 355 nm light, which is the third harmonic of the Nd: YVO 4 laser with a wavelength of 1064 nm. A current of 17 A was injected into the Nd: YVO 4 laser and modulated and driven at a frequency of 35 kHz. Further, the laser beam was condensed by a lens and irradiated to the Ge layer. At the time of irradiation, the laser beam spot on the surface of the Ge layer was set to about 50 μmφ by adjusting the degree of light collection.
単結晶Ｓｉ基板を１ｍｍ／秒の速度で走査させながら、レーザ照射によるアニール処理を行った。Ｇｅ層表面でのレーザ出力は、約３００Ｗ／ｃｍ２程度であると見積もられる。このようにしてアニール処理を行ったＧｅ層の上に、化合物半導体結晶層１２２としてＧａＡｓ層をエピタキシャル成長させた。ＧａＡｓ層の成長には、トリメチルガリウムとアルシンを原料とするＭＯＣＶＤ法を用いた。ＧａＡｓ層のエピタキシャル成長では、低温ＧａＡｓバッファ層を介してＧａＡｓ層をエピタキシャル成長させる２段階成長法を用いた。 While the single crystal Si substrate was scanned at a speed of 1 mm / second, annealing treatment by laser irradiation was performed. The laser power at the Ge layer surface is estimated to be about 300 W / cm 2 . A GaAs layer was epitaxially grown as the compound semiconductor crystal layer 122 on the Ge layer thus annealed. For the growth of the GaAs layer, an MOCVD method using trimethylgallium and arsine as raw materials was used. In the epitaxial growth of the GaAs layer, a two-stage growth method in which the GaAs layer is epitaxially grown through a low-temperature GaAs buffer layer was used.
図４（ａ）は、上記のようにして得られたＧｅ層およびＧａＡｓ層の断面ＴＥＭ像を示す。図４（ｂ）は、比較として示した、アニール処理を施さない場合のＧｅ結晶の断面ＴＥＭ像である。図４（ａ）に示すように、アニール処理を施したＧｅ層では、図４（ｂ）のアニール処理を施さないＧｅ層に比較してＧｅ結晶中の転位数が大幅に減少していることがわかる。また、図４（ａ）に示すように、アニール処理を施した場合のＧｅ層上のＧａＡｓ層には、転位が殆ど見られず、高品質なＧａＡｓ結晶が得られていることがわかる。このような高品質なＧａＡｓ結晶上にＧａＡｓと格子整合あるいは擬格子整合する化合物半導体結晶を積層することで、高性能な化合物半導体デバイスを形成することができる。 FIG. 4A shows cross-sectional TEM images of the Ge layer and the GaAs layer obtained as described above. FIG. 4B is a cross-sectional TEM image of the Ge crystal when the annealing process is not performed, shown as a comparison. As shown in FIG. 4A, the number of dislocations in the Ge crystal is greatly reduced in the Ge layer that has been subjected to the annealing treatment compared to the Ge layer that has not been subjected to the annealing treatment in FIG. 4B. I understand. Further, as shown in FIG. 4A, it is understood that dislocations are hardly observed in the GaAs layer on the Ge layer when the annealing treatment is performed, and a high-quality GaAs crystal is obtained. By stacking a compound semiconductor crystal lattice-matched or pseudo-lattice-matched with GaAs on such a high-quality GaAs crystal, a high-performance compound semiconductor device can be formed.
なお、上記実施の形態において、第１結晶層１１０と同時に形成される第２結晶層をさらに有してもよい。第２結晶層として、第２結晶層の上に形成される化合物半導体結晶に第２半導体素子１２４が形成されないものが挙げられる。そしてこのような第２結晶層は、第１結晶層１１０とは異なり電磁波１１８が照射されなくてもよい。 Note that in the above embodiment, the semiconductor device may further include a second crystal layer formed simultaneously with the first crystal layer 110. An example of the second crystal layer is one in which the second semiconductor element 124 is not formed in a compound semiconductor crystal formed on the second crystal layer. Unlike the first crystal layer 110, the second crystal layer may not be irradiated with the electromagnetic wave 118.
特許請求の範囲、明細書、および図面中において示した装置、システムおよび方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The execution order of each process such as operations, procedures, steps, and stages in the apparatus, system, and method shown in the claims, the description, and the drawings is particularly “before”, “prior”, etc. It should be noted that it can be implemented in any order unless explicitly stated and the output of the previous process is used in the subsequent process. Regarding the operation flow in the claims, the description, and the drawings, even if it is described using “first”, “next”, etc. for convenience, it means that it is essential to carry out in this order. It is not a thing.
１０２ ベース基板、１０４ 第１半導体素子、１０６ 阻害体、１０８ 開口、１１０ 第１結晶層、１１２ 位置調整機構、１１４ 発生源、１１６ 光学機構、１１８ 電磁波、１２２ 化合物半導体結晶層、１２４ 第２半導体素子、１２６ 配線。 102 base substrate, 104 first semiconductor element, 106 inhibitor, 108 opening, 110 first crystal layer, 112 position adjustment mechanism, 114 source, 116 optical mechanism, 118 electromagnetic wave, 122 compound semiconductor crystal layer, 124 second semiconductor element 126 wiring.
Claims (10)
前記ベース基板の上に形成され、組成がＣｘＳｉｙＧｅｚＳｎ１−ｘ−ｙ―ｚ（０≦ｘ＜１、０≦ｙ＜１、０＜ｚ≦１、かつ、０＜ｘ＋ｙ＋ｚ≦１）である第１結晶層と、
前記第１結晶層が形成された部分以外の前記ベース基板の上に形成された第１半導体素子と、
を有する半導体基板の製造方法であって、
前記第１半導体素子には電磁波を照射することがなく、前記第１結晶層の一部または全部に電磁波を照射する工程を有する
半導体基板の製造方法。 A base substrate whose surface is Si;
Formed on the base substrate, the composition is C x Si y Ge z Sn 1 -x-y-z (0 ≦ x <1,0 ≦ y <1,0 <z ≦ 1 and,, 0 <x + y + z ≦ 1) a first crystal layer,
A first semiconductor element formed on the base substrate other than a portion where the first crystal layer is formed;
A method of manufacturing a semiconductor substrate comprising:
A method of manufacturing a semiconductor substrate, comprising: irradiating a part or all of the first crystal layer with an electromagnetic wave without irradiating the first semiconductor element with an electromagnetic wave.
前記位置決め機構が、前記ベース基板を保持するステージの位置調整機構、および前記電磁波の経路を変化させる光学機構から選択された１以上の機構である
請求項１に記載の半導体基板の製造方法。 In the step of irradiating the electromagnetic wave, the portion irradiating the electromagnetic wave is controlled by a positioning mechanism,
The method for manufacturing a semiconductor substrate according to claim 1, wherein the positioning mechanism is at least one mechanism selected from a position adjustment mechanism for a stage that holds the base substrate and an optical mechanism that changes a path of the electromagnetic wave.
請求項１または請求項２に記載の半導体基板の製造方法。 The method for manufacturing a semiconductor substrate according to claim 1, wherein the electromagnetic wave is laser light.
請求項１から請求項３の何れか一項に記載の半導体基板の製造方法。 4. The semiconductor substrate according to claim 1, wherein the electromagnetic wave is temporally modulated, spatially modulated, or temporally and spatially modulated. 5. Production method.
前記阻害体が、前記ベース基板に達する開口を有し、前記第１結晶層の成長を阻害し、
前記第１結晶層が、前記開口の内部の前記ベース基板の上に形成される
請求項１から請求項４の何れか一項に記載の半導体基板の製造方法。 Further comprising forming an inhibitor on the base substrate;
The inhibitor has an opening reaching the base substrate and inhibits the growth of the first crystalline layer;
The method for manufacturing a semiconductor substrate according to claim 1, wherein the first crystal layer is formed on the base substrate inside the opening.
請求項１から請求項５の何れか一項に記載の半導体基板の製造方法。 The method for manufacturing a semiconductor substrate according to claim 1, wherein, in the step of irradiating the electromagnetic wave, a temperature of the first semiconductor element is maintained at 600 ° C. or less.
請求項１から請求項６の何れか一項に記載の半導体基板の製造方法。 The method for manufacturing a semiconductor substrate according to claim 1, further comprising a step of epitaxially growing a compound semiconductor crystal layer on the first crystal layer.
請求項７に記載の半導体基板の製造方法。 The method of manufacturing a semiconductor substrate according to claim 7, wherein the compound semiconductor crystal layer includes a multilayer structure made of crystals lattice-matched or pseudo-lattice-matched with the first crystal layer.
前記第２半導体素子と前記半導体基板の前記第１半導体素子とを電気的に接続する工程と、
を有する半導体デバイスの製造方法。 Forming a second semiconductor element on the compound semiconductor crystal layer of the semiconductor substrate manufactured by the method according to claim 7 or 8,
Electrically connecting the second semiconductor element and the first semiconductor element of the semiconductor substrate;
A method of manufacturing a semiconductor device having
請求項９に記載の半導体デバイスの製造方法。 The method for manufacturing a semiconductor device according to claim 9, wherein the temperature of the first semiconductor element is maintained at 600 ° C. or lower in the step of epitaxially growing the compound semiconductor crystal layer and the step of forming the second semiconductor element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010036702A JP2011171685A (en) | 2010-02-22 | 2010-02-22 | Method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010036702A JP2011171685A (en) | 2010-02-22 | 2010-02-22 | Method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011171685A true JP2011171685A (en) | 2011-09-01 |
Family
ID=44685451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010036702A Withdrawn JP2011171685A (en) | 2010-02-22 | 2010-02-22 | Method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011171685A (en) |
-
2010
- 2010-02-22 JP JP2010036702A patent/JP2011171685A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7595544B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6705831B2 (en) | Epitaxial substrate for semiconductor element, semiconductor element, and method for manufacturing epitaxial substrate for semiconductor element | |
| WO2010061615A1 (en) | Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus | |
| JP2001068485A (en) | METHOD OF GROWING ZnO CRYSTAL, ZnO CRYSTAL STRUCTURE AND SEMICONDUCTOR DEVICE USING THE SAME | |
| US8709904B2 (en) | Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus | |
| US20140073095A1 (en) | High electron mobility transistor and method of forming the same | |
| WO2017077989A1 (en) | Epitaxial substrate for semiconductor elements, semiconductor element, and production method for epitaxial substrates for semiconductor elements | |
| US10770552B2 (en) | Epitaxial substrate for semiconductor elements, semiconductor element, and manufacturing method for epitaxial substrates for semiconductor elements | |
| US6577386B2 (en) | Method and apparatus for activating semiconductor impurities | |
| JP2015135946A (en) | Nitride semiconductor device and method of fabricating the same | |
| CN113257924B (en) | Schottky diode with high-resistance layer, preparation method of Schottky diode and power diode module | |
| JP2008244419A (en) | High electron mobility transistor and method of forming same | |
| JP5041397B2 (en) | Manufacturing method of semiconductor substrate for electronic device | |
| US6881261B2 (en) | Method for fabricating semiconductor device | |
| US6538265B1 (en) | Indium aluminum nitride based light emitter active layer with indium rich and aluminum rich areas | |
| JP2007290924A5 (en) | ||
| JP2006210472A (en) | Semiconductor device and its manufacturing method | |
| KR20130008281A (en) | Methods for manufacturing power devices | |
| JP2011171685A (en) | Method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device | |
| TW200805669A (en) | Thin-film semiconductor device and manufacturing method thereof | |
| JP4268405B2 (en) | ZnO crystal growth method, ZnO crystal structure, and semiconductor device using the same | |
| JP3876323B2 (en) | Crystal growth method of indium aluminum nitride semiconductor | |
| JP4421830B2 (en) | Method for manufacturing nitride-based III-V compound semiconductor device | |
| KR100664038B1 (en) | Nitride compound semiconductor growing method | |
| JP5157026B2 (en) | Semiconductor film manufacturing method, semiconductor device manufacturing method, electronic device manufacturing method, semiconductor film, semiconductor device, and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130507 |