JP2011164057A - Semiconductor pressure sensor, and method of manufacturing the same - Google Patents

Semiconductor pressure sensor, and method of manufacturing the same Download PDF

Info

Publication number
JP2011164057A
JP2011164057A JP2010030132A JP2010030132A JP2011164057A JP 2011164057 A JP2011164057 A JP 2011164057A JP 2010030132 A JP2010030132 A JP 2010030132A JP 2010030132 A JP2010030132 A JP 2010030132A JP 2011164057 A JP2011164057 A JP 2011164057A
Authority
JP
Japan
Prior art keywords
silicon substrate
oxide film
recess
semiconductor substrate
pressure sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010030132A
Other languages
Japanese (ja)
Inventor
Shinichi Deo
晋一 出尾
Eiji Yoshikawa
英治 吉川
Shinsuke Asada
晋助 浅田
Takashi Tokunaga
隆志 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010030132A priority Critical patent/JP2011164057A/en
Publication of JP2011164057A publication Critical patent/JP2011164057A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor pressure sensor, capable of improving the destructive pressure resistance by reducing the stress concentration in the boundary between a part facing a recess and a part jointed to a first silicon substrate on the surface of a second silicon substrate facing the first silicon substrate, and to provide a method of manufacturing the semiconductor pressure sensor. <P>SOLUTION: This semiconductor pressure sensor includes the first silicon substrate 2 having a recess 8a in its one surface 3, the second silicon substrate 6 whose one surface 7 is joined to the first silicon substrate 2 so as to seal the recess 8a, a strain detecting element 13 formed on the other surface 12 of the second silicon substrate 6, and a first silicon oxide film 18 formed in a part of the one surface 7 of the second silicon substrate 6 that faces the recess 8a so as to cover the boundary between the part facing at least the recess 8a and the part joined to the one surface 3 of the first silicon substrate 2. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は、半導体基板を用いて形成される半導体圧力センサおよびその製造方法に関するものである。   The present invention relates to a semiconductor pressure sensor formed using a semiconductor substrate and a manufacturing method thereof.

半導体基板を用いて形成される半導体圧力センサは、半導体の微細加工技術を用いることにより、高い加工精度で大量に生産することが可能である。従来の半導体圧力センサは、上面に凹部が形成されると共にシリコン酸化膜が形成されたシリコン基板に、そのシリコン酸化膜を介して、凹部を封止するように単結晶シリコン層が形成され、単結晶シリコン層によって形成されたダイヤフラム上にゲージ抵抗を備えた構成であった。(例えば、特許文献1参照)   Semiconductor pressure sensors formed using a semiconductor substrate can be produced in large quantities with high processing accuracy by using a semiconductor microfabrication technique. In a conventional semiconductor pressure sensor, a single crystal silicon layer is formed on a silicon substrate having a recess formed on an upper surface and a silicon oxide film so as to seal the recess through the silicon oxide film. The gauge resistance was provided on the diaphragm formed by the crystalline silicon layer. (For example, see Patent Document 1)

特許第3570218号公報(第6〜8頁、図2)Japanese Patent No. 3570218 (pages 6-8, FIG. 2)

このような半導体圧力センサにあっては、シリコン基板の凹部とダイヤフラムにより囲まれた圧力基準室内とその外部との圧力差によってダイヤフラムが変形する際、特に、単結晶シリコン層のシリコン基板と対向する面で、凹部と対向する部位とシリコン基板と接合された部位との境界に応力が集中しやすい。この応力集中によって、シリコン基板と単結晶シリコン層との接合面からクラックが進展してしまうことがあり、破壊耐圧の点で不利であるという問題点があった。   In such a semiconductor pressure sensor, when the diaphragm is deformed due to a pressure difference between the pressure reference chamber surrounded by the concave portion of the silicon substrate and the diaphragm and the outside thereof, particularly, it faces the silicon substrate of the single crystal silicon layer. On the surface, stress tends to concentrate on the boundary between the part facing the recess and the part joined to the silicon substrate. This stress concentration may cause cracks to develop from the joint surface between the silicon substrate and the single crystal silicon layer, which is disadvantageous in terms of breakdown voltage.

この発明は、上述のような問題を解決するためになされたもので、単結晶シリコン層のシリコン基板と対向する面で、凹部と対向する部位とシリコン基板と接合された部位との境界における応力集中を緩和することにより、破壊耐圧を向上させることができる半導体圧力センサおよびその製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and stress at the boundary between a portion facing the recess and a portion bonded to the silicon substrate on the surface facing the silicon substrate of the single crystal silicon layer. An object of the present invention is to provide a semiconductor pressure sensor and a method for manufacturing the same that can improve the breakdown voltage by reducing the concentration.

この発明に係る半導体圧力センサは、一方の面に凹部が形成された第1半導体基板と、凹部を封止するように第1半導体基板に一方の面が接合された第2半導体基板と、第2半導体基板の他方の面に形成された歪検出素子と、第2半導体基板の一方の面で凹部と対向する部位に、少なくとも凹部と対向する部位と第1半導体基板の一方の面と接合された部位との境界を覆うように形成された第1酸化膜と、を備えたものである。   A semiconductor pressure sensor according to the present invention includes a first semiconductor substrate having a recess formed on one surface, a second semiconductor substrate having one surface bonded to the first semiconductor substrate so as to seal the recess, (2) The strain detecting element formed on the other surface of the semiconductor substrate and the portion facing the recess on one surface of the second semiconductor substrate are joined to at least the portion facing the recess and one surface of the first semiconductor substrate. And a first oxide film formed so as to cover the boundary with the region.

また、この発明に係る半導体圧力センサの製造方法は、第1半導体基板の一方の面に凹部を形成する工程と、凹部を封止するように第1半導体基板と第2半導体基板の一方の面とを接合する工程と、第2半導体基板の一方の面で凹部と対向する部位に、少なくとも凹部と対向する部位と第1半導体基板の一方の面と接合された部位との境界を覆うように第1酸化膜を形成する工程と、第2半導体基板の他方の面に歪検出素子を形成する工程と、を備えたものである。   The method of manufacturing a semiconductor pressure sensor according to the present invention includes a step of forming a recess in one surface of the first semiconductor substrate, and one surface of the first semiconductor substrate and the second semiconductor substrate so as to seal the recess. And a portion facing one of the second semiconductor substrates facing the recess so as to cover at least the boundary between the portion facing the recess and the portion joined to one surface of the first semiconductor substrate. The method includes a step of forming a first oxide film and a step of forming a strain detection element on the other surface of the second semiconductor substrate.

この発明に係る半導体圧力センサによれば、一方の面に凹部が形成された第1半導体基板と、凹部を封止するように第1半導体基板に一方の面が接合された第2半導体基板と、第2半導体基板の他方の面に形成された歪検出素子と、第2半導体基板の一方の面で凹部と対向する部位に、少なくとも凹部と対向する部位と第1半導体基板の一方の面と接合された部位との境界を覆うように形成された第1酸化膜と、を備えたことにより、第2半導体基板の一方の面で、凹部と対向する部位と第1半導体基板の一方の面と接合された部位との境界への応力集中を緩和できるため、破壊耐圧を向上させることができる。   According to the semiconductor pressure sensor of the present invention, the first semiconductor substrate having a recess formed on one surface, and the second semiconductor substrate having one surface bonded to the first semiconductor substrate so as to seal the recess. A strain detecting element formed on the other surface of the second semiconductor substrate, a portion facing the recess on one surface of the second semiconductor substrate, at least a portion facing the recess and one surface of the first semiconductor substrate And a first oxide film formed so as to cover the boundary with the bonded portion, so that on one surface of the second semiconductor substrate, the portion facing the recess and one surface of the first semiconductor substrate Since the stress concentration at the boundary with the bonded portion can be alleviated, the breakdown voltage can be improved.

また、この発明に係る半導体圧力センサの製造方法によれば、第1半導体基板の一方の面に凹部を形成する工程と、凹部を封止するように第1半導体基板と第2半導体基板の一方の面とを接合する工程と、第2半導体基板の一方の面で凹部と対向する部位に、少なくとも凹部と対向する部位と第1半導体基板の一方の面と接合された部位との境界を覆うように第1酸化膜を形成する工程と、第2半導体基板の他方の面に歪検出素子を形成する工程と、を備えたことにより、第2半導体基板の一方の面で、凹部と対向する部位と第1半導体基板の一方の面と接合された部位との境界への応力集中を緩和できるため、破壊耐圧を向上させることができる。   According to the method of manufacturing a semiconductor pressure sensor according to the present invention, the step of forming a recess on one surface of the first semiconductor substrate, and one of the first semiconductor substrate and the second semiconductor substrate so as to seal the recess. A step of bonding the first semiconductor substrate and a portion of the second semiconductor substrate facing the concave portion at least on a surface of the second semiconductor substrate covering at least a boundary between the portion facing the concave portion and the portion bonded to the first surface of the first semiconductor substrate. The first oxide film is formed on the other surface of the second semiconductor substrate and the strain detecting element is formed on the other surface of the second semiconductor substrate. Since the stress concentration at the boundary between the part and the part joined to one surface of the first semiconductor substrate can be relaxed, the breakdown voltage can be improved.

この発明の実施の形態1における半導体圧力センサを示す断面図である。It is sectional drawing which shows the semiconductor pressure sensor in Embodiment 1 of this invention. この発明の実施の形態1における第1シリコン基板を示す上面図である。It is a top view which shows the 1st silicon substrate in Embodiment 1 of this invention. この発明の実施の形態1における半導体圧力センサの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the semiconductor pressure sensor in Embodiment 1 of this invention. 半導体圧力センサの凹部の端部を拡大して示す断面図であり、(a)はこの発明の実施の形態1における半導体圧力センサを示す断面図、(b)は第1酸化シリコン膜および第3酸化シリコン膜を形成しない半導体圧力センサを示す断面図である。It is sectional drawing which expands and shows the edge part of the recessed part of a semiconductor pressure sensor, (a) is sectional drawing which shows the semiconductor pressure sensor in Embodiment 1 of this invention, (b) is a 1st silicon oxide film and 3rd It is sectional drawing which shows the semiconductor pressure sensor which does not form a silicon oxide film. この発明の実施の形態2における第1シリコン基板の一方の面に凹部を形成する工程を示す断面図である。It is sectional drawing which shows the process of forming a recessed part in one surface of the 1st silicon substrate in Embodiment 2 of this invention. この発明の実施の形態3における半導体圧力センサを示す断面図である。It is sectional drawing which shows the semiconductor pressure sensor in Embodiment 3 of this invention. この発明の実施の形態3における第1アライメントマークを形成する工程を示す断面図である。It is sectional drawing which shows the process of forming the 1st alignment mark in Embodiment 3 of this invention. この発明の実施の形態3における第2アライメントマークを形成する工程を示す断面図である。It is sectional drawing which shows the process of forming the 2nd alignment mark in Embodiment 3 of this invention. この発明の実施の形態4における半導体圧力センサを示す断面図である。It is sectional drawing which shows the semiconductor pressure sensor in Embodiment 4 of this invention.

実施の形態1.
まず、この発明の実施の形態1における半導体圧力センサ1aの構成を説明する。図1は、この発明の実施の形態1における半導体圧力センサ1aを示す断面図である。
Embodiment 1 FIG.
First, the configuration of the semiconductor pressure sensor 1a according to the first embodiment of the present invention will be described. FIG. 1 is a cross-sectional view showing a semiconductor pressure sensor 1a according to Embodiment 1 of the present invention.

図1において、半導体圧力センサ1aは、第1シリコン基板2の一方の面3と、第2シリコン基板6の一方の面7とが接合された構成となっている。第1シリコン基板2の一方の面3には凹部8aが形成されており、第2シリコン基板6は、この凹部8aを封止するように第1シリコン基板2と接合されている。第2シリコン基板6によって凹部8aを封止したことにより、第2シリコン基板6の凹部8aと対向する部位が、凹部8aおよび第2シリコン基板6で囲まれた空間内の圧力と第2シリコン基板6の他方の面12側の外部圧力との圧力差によって変形するダイヤフラム11となる。凹部8aおよび第2シリコン基板6で囲まれた空間内の圧力を真空にすれば絶対圧の測定が可能である。   In FIG. 1, a semiconductor pressure sensor 1a has a configuration in which one surface 3 of a first silicon substrate 2 and one surface 7 of a second silicon substrate 6 are joined. A concave portion 8a is formed on one surface 3 of the first silicon substrate 2, and the second silicon substrate 6 is joined to the first silicon substrate 2 so as to seal the concave portion 8a. By sealing the concave portion 8a with the second silicon substrate 6, the portion of the second silicon substrate 6 facing the concave portion 8a has a pressure in the space surrounded by the concave portion 8a and the second silicon substrate 6 and the second silicon substrate. Thus, the diaphragm 11 is deformed by a pressure difference from the external pressure on the other surface 12 side of 6. If the pressure in the space surrounded by the recess 8a and the second silicon substrate 6 is evacuated, the absolute pressure can be measured.

第2シリコン基板6の他方の面12の所定位置には、ダイヤフラム11の歪みを抵抗変化として検出する歪検出素子13が形成され、歪検出素子13の電気信号を外部に取り出す配線層16が形成されている。そして、歪検出素子13および配線層16は保護膜17によって覆われている。   At a predetermined position on the other surface 12 of the second silicon substrate 6, a strain detecting element 13 for detecting the strain of the diaphragm 11 as a resistance change is formed, and a wiring layer 16 for taking out an electric signal of the strain detecting element 13 to the outside is formed. Has been. The strain detection element 13 and the wiring layer 16 are covered with a protective film 17.

さらに、第2シリコン基板6の一方の面7で凹部8aと対向する部位には、第1酸化シリコン膜18が形成されている。また、第1シリコン基板2の、第2シリコン基板6と接合される面である一方の面3上には第2酸化シリコン膜21が形成されている。よって、第1シリコン基板2と第2シリコン基板6とは、第2酸化シリコン膜21を介して接合されていることとなる。そして、第1酸化シリコン膜18は、第2シリコン基板6の一方の面7の凹部8aと対向する部位と第1シリコン基板2の一方の面3と接合された部位との境界Pを覆うように形成されている。即ち、第1酸化シリコン膜18は、第1シリコン基板2と第2シリコン基板6との接合面22のうち、凹部8aに面する部位を覆っている。尚、これら第1酸化シリコン膜18と第2酸化シリコン膜21との間には明確な境界は存在せず、一体となるように形成されている。   Furthermore, a first silicon oxide film 18 is formed on a portion of the one surface 7 of the second silicon substrate 6 that faces the recess 8a. A second silicon oxide film 21 is formed on one surface 3 of the first silicon substrate 2 that is a surface bonded to the second silicon substrate 6. Therefore, the first silicon substrate 2 and the second silicon substrate 6 are bonded via the second silicon oxide film 21. Then, the first silicon oxide film 18 covers the boundary P between the portion facing the recess 8 a of the one surface 7 of the second silicon substrate 6 and the portion joined to the one surface 3 of the first silicon substrate 2. Is formed. That is, the first silicon oxide film 18 covers a portion of the bonding surface 22 between the first silicon substrate 2 and the second silicon substrate 6 that faces the recess 8a. Note that there is no clear boundary between the first silicon oxide film 18 and the second silicon oxide film 21, and they are formed so as to be integrated.

凹部8aの内面には、第3酸化シリコン膜23が形成されている。そして、第3酸化シリコン膜23と、第1酸化シリコン膜18および第2酸化シリコン膜21との間には明確な境界は存在せず、一体となるように形成されている。また、第1シリコン基板2の他方の面26には、第4酸化シリコン膜27が形成されている。   A third silicon oxide film 23 is formed on the inner surface of the recess 8a. There is no clear boundary between the third silicon oxide film 23, the first silicon oxide film 18 and the second silicon oxide film 21, and they are formed so as to be integrated. A fourth silicon oxide film 27 is formed on the other surface 26 of the first silicon substrate 2.

尚、ここでは、第1酸化シリコン膜18および第3酸化シリコン膜23の膜厚が、第2酸化シリコン膜21および第4酸化シリコン膜27の膜厚よりも薄い場合について図1に図示して説明しているが、必ずしも第1酸化シリコン膜18および第3酸化シリコン膜23の方が薄くならなければならない訳ではない。   Here, the case where the film thicknesses of the first silicon oxide film 18 and the third silicon oxide film 23 are smaller than the film thicknesses of the second silicon oxide film 21 and the fourth silicon oxide film 27 is shown in FIG. Although described, the first silicon oxide film 18 and the third silicon oxide film 23 do not necessarily have to be thinner.

次に、第1シリコン基板2について説明する。ここで、第1シリコン基板2は、面方位(100)である単結晶シリコン基板であって、表面粗さRaが1nm以下まで鏡面研磨されていることが好ましい。導電型および比抵抗値は特に問わないが、P型導電型で、比抵抗1〜10Ω・cm程度であるのが好ましい。   Next, the first silicon substrate 2 will be described. Here, the first silicon substrate 2 is a single crystal silicon substrate having a plane orientation (100), and is preferably mirror-polished to a surface roughness Ra of 1 nm or less. The conductivity type and specific resistance value are not particularly limited, but it is preferably a P-type conductivity type with a specific resistance of about 1 to 10 Ω · cm.

図2は、この発明の実施の形態1における第1シリコン基板2を示す上面図である。図2に示すように、第1シリコン基板2は、例えば一辺が1mm程度の正方形であって、一方の面3の中央部には、凹部8aが形成されている。凹部8aは、平面形状が例えば一辺が500μm程度の正方形で、深さは10〜100μm程度である。凹部8aの内面には第3酸化シリコン膜23が形成されている。第3酸化シリコン膜23の膜厚は、0.01〜2μmの範囲が好ましい。   FIG. 2 is a top view showing first silicon substrate 2 according to the first embodiment of the present invention. As shown in FIG. 2, the first silicon substrate 2 is, for example, a square having a side of about 1 mm, and a recess 8 a is formed at the center of one surface 3. The concave portion 8a is a square whose planar shape is, for example, about 500 μm on a side and has a depth of about 10 to 100 μm. A third silicon oxide film 23 is formed on the inner surface of the recess 8a. The film thickness of the third silicon oxide film 23 is preferably in the range of 0.01 to 2 μm.

また、第1シリコン基板2の第2シリコン基板6と接合される面上に形成された第2酸化シリコン膜21の膜厚は、薄過ぎるとピンホールができてしまう可能性があるので、0.1μm以上が好ましく、より好ましくは0.2〜3μmの範囲とするのがよい。第1シリコン基板2の他方の面26に形成された第4酸化シリコン膜27の膜厚は、第2酸化シリコン膜21と同程度とするのがよい。同程度の膜厚で第2酸化シリコン膜21と第4酸化シリコン膜27を形成することによって、第1シリコン基板2の反りを防止することができる。   Further, if the thickness of the second silicon oxide film 21 formed on the surface of the first silicon substrate 2 to be bonded to the second silicon substrate 6 is too thin, there is a possibility that a pinhole is formed. .1 μm or more is preferable, and a range of 0.2 to 3 μm is more preferable. The film thickness of the fourth silicon oxide film 27 formed on the other surface 26 of the first silicon substrate 2 is preferably the same as that of the second silicon oxide film 21. By forming the second silicon oxide film 21 and the fourth silicon oxide film 27 with the same film thickness, the warp of the first silicon substrate 2 can be prevented.

次に、第2シリコン基板6について説明する。第2シリコン基板6も、上述した第1シリコン基板2と同様に、面方位(100)である単結晶シリコン基板であって、表面粗さRaが1nm以下まで鏡面研磨されていることが好ましい。導電型は特に問わないが、歪検出素子13をイオン注入によって形成する場合は、第2シリコン基板6はN型導電型であることが好ましい。比抵抗値は、低過ぎると歪検出素子13から電流がリークするため、高い方が好ましく、1〜10Ω・cm程度であるのが好ましい。   Next, the second silicon substrate 6 will be described. Similarly to the first silicon substrate 2 described above, the second silicon substrate 6 is also a single crystal silicon substrate having a plane orientation (100), and is preferably mirror-polished to a surface roughness Ra of 1 nm or less. The conductivity type is not particularly limited, but when the strain detection element 13 is formed by ion implantation, the second silicon substrate 6 is preferably an N-type conductivity type. If the specific resistance value is too low, a current leaks from the strain detection element 13, and thus a higher specific resistance value is preferable, and it is preferably about 1 to 10 Ω · cm.

第2シリコン基板6も一辺が1mm程度の正方形である。第2シリコン基板6は、凹部8aを封止するように第1シリコン基板2と接合されることにより、第2シリコン基板6の凹部8aと対向する部位がダイヤフラム11となる。ダイヤフラム11の最大撓み量は1μm以下となることが好ましく、例えば凹部8aが500μmの正方形である場合は、第2シリコン基板6の厚さを20μm程度にすれば、ダイヤフラム11の最大撓み量を1μm以下に抑えることができる。   The second silicon substrate 6 is also a square having a side of about 1 mm. The second silicon substrate 6 is joined to the first silicon substrate 2 so as to seal the recess 8 a, so that the portion of the second silicon substrate 6 facing the recess 8 a becomes the diaphragm 11. The maximum deflection amount of the diaphragm 11 is preferably 1 μm or less. For example, when the concave portion 8a is a square of 500 μm, the maximum deflection amount of the diaphragm 11 is 1 μm if the thickness of the second silicon substrate 6 is about 20 μm. The following can be suppressed.

そして、第2シリコン基板6の一方の面7で凹部8aと対向する部位には、第1酸化シリコン膜18が形成される。第1酸化シリコン膜18の膜厚は、0.01〜2μmの範囲が好ましい。第2シリコン基板6の他方の面12の所定位置には、歪検出素子13が形成され、さらに、配線層16および保護膜17が形成される。   A first silicon oxide film 18 is formed on a portion of the one surface 7 of the second silicon substrate 6 that faces the recess 8a. The film thickness of the first silicon oxide film 18 is preferably in the range of 0.01 to 2 μm. A strain detecting element 13 is formed at a predetermined position on the other surface 12 of the second silicon substrate 6, and a wiring layer 16 and a protective film 17 are further formed.

次に、歪検出素子13について説明する。歪検出素子13の形成手段としては、例えば、イオン注入によって、P型基板にN型領域を、またはN型基板にP型領域を形成する方法や、クロム膜をスパッタリング法で成膜する方法がある。検出感度の観点から、クロム膜を成膜する方法よりもイオン注入を行う方法の方が好ましく、P型基板にN型領域を形成するものよりもN型基板にP型領域を形成するものの方が好ましい。従って、イオン注入によってP型の歪検出素子13を形成する場合は、第2シリコン基板6はN型導電型のものを用いることとなる。   Next, the strain detection element 13 will be described. As a means for forming the strain detection element 13, for example, there is a method of forming an N-type region on a P-type substrate or a P-type region on an N-type substrate by ion implantation, or a method of forming a chromium film by a sputtering method. is there. From the viewpoint of detection sensitivity, a method of ion implantation is preferable to a method of forming a chromium film, and a method of forming a P-type region on an N-type substrate rather than a method of forming an N-type region on a P-type substrate. Is preferred. Therefore, when the P-type strain detecting element 13 is formed by ion implantation, the second silicon substrate 6 is an N-type conductivity type.

歪検出素子13の電気信号を外部に取り出す配線層16としては、アルミニウム、銅、金、銀などの金属膜が用いられる。歪検出素子13および配線層16を覆う保護膜17としては、水分を透過させない窒化シリコン膜が適している。   A metal film such as aluminum, copper, gold, silver, or the like is used as the wiring layer 16 that extracts an electric signal from the strain detection element 13 to the outside. As the protective film 17 that covers the strain detection element 13 and the wiring layer 16, a silicon nitride film that does not transmit moisture is suitable.

次に、この発明の実施の形態1における半導体圧力センサ1aの製造方法について説明する。図3は、この発明の実施の形態1における半導体圧力センサ1aの製造工程を示す断面図である。   Next, a method for manufacturing the semiconductor pressure sensor 1a according to the first embodiment of the present invention will be described. FIG. 3 is a sectional view showing a manufacturing process for the semiconductor pressure sensor 1a according to the first embodiment of the present invention.

まず、図3(a)に示すように、第1シリコン基板2を準備する。ここで、第1シリコン基板2は、P型導電型であって、面方位(100)の単結晶シリコン基板である。   First, as shown in FIG. 3A, a first silicon substrate 2 is prepared. Here, the first silicon substrate 2 is a P-type conductivity type and is a single crystal silicon substrate having a plane orientation (100).

次に、図3(b)に示すように、第1シリコン基板2の一方の面3に第2酸化シリコン膜21を、他方の面26に第4酸化シリコン膜27を形成する。第2酸化シリコン膜21および第4酸化シリコン膜27の形成方法としては、熱酸化法やプラズマCVD(Chemical Vapor Deposition)法などがあるが、緻密な酸化シリコン膜を容易に形成できる熱酸化法を用いることが好ましい。よって、ここでは熱酸化法を用いて、第1シリコン基板2を酸化性雰囲気中でアニール処理することによって、第2酸化シリコン膜21および第4酸化シリコン膜27を形成する。   Next, as shown in FIG. 3B, a second silicon oxide film 21 is formed on one surface 3 of the first silicon substrate 2, and a fourth silicon oxide film 27 is formed on the other surface 26. As a method of forming the second silicon oxide film 21 and the fourth silicon oxide film 27, there are a thermal oxidation method, a plasma CVD (Chemical Vapor Deposition) method, and the like, but a thermal oxidation method that can easily form a dense silicon oxide film is used. It is preferable to use it. Therefore, here, the second silicon oxide film 21 and the fourth silicon oxide film 27 are formed by annealing the first silicon substrate 2 in an oxidizing atmosphere using a thermal oxidation method.

次に、図3(c)に示すように、第1シリコン基板2の一方の面3の第2酸化シリコン膜21上に、感光性樹脂28をスピン塗布により塗布し、写真製版技術によって感光性樹脂28を所望の形状にパターニングする。   Next, as shown in FIG. 3C, a photosensitive resin 28 is applied onto the second silicon oxide film 21 on the one surface 3 of the first silicon substrate 2 by spin coating, and photosensitivity is applied by photolithography. The resin 28 is patterned into a desired shape.

次に、図3(d)に示すように、第2酸化シリコン膜21の感光性樹脂28で覆われていない部分を除去する。除去手段としては、フッ酸、アンモニアフッ化物を添加した溶液、または、四フッ化メタンガスと酸素ガスを混合したプラズマエッチングを用いることができる。   Next, as shown in FIG. 3D, the portion of the second silicon oxide film 21 that is not covered with the photosensitive resin 28 is removed. As the removing means, a solution added with hydrofluoric acid or ammonia fluoride, or plasma etching in which tetrafluoromethane gas and oxygen gas are mixed can be used.

次に、図3(e)に示すように、第1シリコン基板2の一方の面3における、前工程で第2酸化シリコン膜21を除去したことによって露出したシリコンの部分をエッチングして凹部8aを形成する。エッチングの手段としては、六フッ化硫黄ガスを用いたプラズマエッチングが用いられる。プラズマエッチングの際に、パーフルオロシクロブタンガスと六フッ化硫黄ガスとを交互に導入することによって、およそ垂直にエッチングすることが可能である。   Next, as shown in FIG. 3E, the silicon portion exposed by removing the second silicon oxide film 21 in the previous step on one surface 3 of the first silicon substrate 2 is etched to form a recess 8a. Form. As an etching means, plasma etching using sulfur hexafluoride gas is used. When plasma etching is performed, perfluorocyclobutane gas and sulfur hexafluoride gas are alternately introduced so that etching can be performed approximately vertically.

次に、図3(f)に示すように、第2酸化シリコン膜21上に残っている感光性樹脂28を除去する。除去手段としては、アセトンのような有機溶剤による除去や、酸素プラズマによる除去が用いられる。ただし、プラズマによる除去の場合は、第2酸化シリコン膜21の表面粗さRaが1nmより大きくならないように、プラズマのパワーを制御し、照射イオンによるダメージを低減する必要がある。   Next, as shown in FIG. 3F, the photosensitive resin 28 remaining on the second silicon oxide film 21 is removed. As the removing means, removal with an organic solvent such as acetone or removal with oxygen plasma is used. However, in the case of removal by plasma, it is necessary to control the power of the plasma and reduce damage caused by irradiated ions so that the surface roughness Ra of the second silicon oxide film 21 does not exceed 1 nm.

次に、第1シリコン基板2の表面に親水化処理を行う。例えば、濃度98%の濃硫酸と濃度30%の過酸化水素水を4:1の体積比で混合して130℃に加熱した溶液によって、第1シリコン基板2を10分間程度洗浄する。これにより、第1シリコン基板2の表面が親水化された状態となり、第1シリコン基板2と第2シリコン基板6とを室温で仮接合する上で良好な表面状態となる。   Next, the surface of the first silicon substrate 2 is subjected to a hydrophilic treatment. For example, the first silicon substrate 2 is cleaned for about 10 minutes by a solution in which concentrated sulfuric acid having a concentration of 98% and hydrogen peroxide solution having a concentration of 30% are mixed at a volume ratio of 4: 1 and heated to 130 ° C. As a result, the surface of the first silicon substrate 2 is made hydrophilic, and a good surface state is obtained when the first silicon substrate 2 and the second silicon substrate 6 are temporarily joined at room temperature.

次に、図3(g)に示すように、第1シリコン基板2の凹部8aを封止するように、第1シリコン基板2の一方の面3と第2シリコン基板6の一方の面7とを第2酸化シリコン膜21を介して仮接合する。ここで、第2シリコン基板6は、N型導電型であって、面方位(100)の単結晶シリコン基板である。さらに、第2シリコン基板6の厚さは、ダイヤフラム11を形成するために適した厚さよりも厚くなっている。   Next, as shown in FIG. 3G, one surface 3 of the first silicon substrate 2 and one surface 7 of the second silicon substrate 6 are sealed so as to seal the recess 8a of the first silicon substrate 2. Are temporarily bonded via the second silicon oxide film 21. Here, the second silicon substrate 6 is a single crystal silicon substrate of N-type conductivity and having a plane orientation (100). Further, the thickness of the second silicon substrate 6 is thicker than a thickness suitable for forming the diaphragm 11.

このとき、温度は室温でよい。大気中、真空中のいずれでもよいが、半導体圧力センサ1aの圧力基準室となる凹部8aおよび第2シリコン基板6で囲まれた空間を真空にしたい場合は、真空中で仮接合を行うことが好ましい。ここでは、凹部8aおよび第2シリコン基板6で囲まれた空間内に残留した水分を後の工程で利用するため、1Pa程度もしくはそれより高い圧力の真空状態が適している。   At this time, the temperature may be room temperature. Either the atmosphere or the vacuum may be used, but when it is desired to make the space surrounded by the recess 8a and the second silicon substrate 6 serving as the pressure reference chamber of the semiconductor pressure sensor 1a, the temporary bonding may be performed in the vacuum. preferable. Here, since the moisture remaining in the space surrounded by the recess 8a and the second silicon substrate 6 is used in a later process, a vacuum state of about 1 Pa or higher is suitable.

次に、アニール処理を行う。ここでは、酸化性雰囲気、例えば酸素や水蒸気雰囲気でのアニール処理が適している。アニール温度は1000〜1200℃の範囲が好ましく、アニール時間は1時間以上が好ましく、より好ましくは6時間程度がよい。このアニール処理によって、仮接合状態であった第1シリコン基板2と第2シリコン基板6とが完全に接合される。   Next, an annealing process is performed. Here, annealing treatment in an oxidizing atmosphere such as an oxygen or water vapor atmosphere is suitable. The annealing temperature is preferably in the range of 1000 to 1200 ° C., and the annealing time is preferably 1 hour or longer, more preferably about 6 hours. By this annealing treatment, the first silicon substrate 2 and the second silicon substrate 6 that were in the temporarily bonded state are completely bonded.

さらに、図3(h)に示すように、このアニール処理によって、凹部8aおよび第2シリコン基板6で囲まれた空間内に残留した水分を利用して、第2シリコン基板6の一方の面7で凹部8aと対向する部位に第1酸化シリコン膜18が、凹部8aの内面に第3酸化シリコン膜23が形成される。ここで、第2シリコン基板6の一方の面7の凹部8aと対向する部位と第1シリコン基板2の一方の面3と接合された部位との境界が、第1酸化シリコン膜18によって覆われることとなる。即ち、第1シリコン基板2と第2シリコン基板6との接合面22のうち、凹部8aに面する部位が、第1酸化シリコン膜18によって覆われる。尚、第1酸化シリコン膜18、第2酸化シリコン膜21および第3酸化シリコン膜23の間には明確な境界は存在せず、一体となるように形成される。   Further, as shown in FIG. 3 (h), one surface 7 of the second silicon substrate 6 is utilized by utilizing the moisture remaining in the space surrounded by the recess 8a and the second silicon substrate 6 by this annealing process. Thus, the first silicon oxide film 18 is formed on the portion facing the recess 8a, and the third silicon oxide film 23 is formed on the inner surface of the recess 8a. Here, the first silicon oxide film 18 covers the boundary between the portion facing the recess 8 a of the one surface 7 of the second silicon substrate 6 and the portion joined to the one surface 3 of the first silicon substrate 2. It will be. That is, a portion of the bonding surface 22 between the first silicon substrate 2 and the second silicon substrate 6 that faces the recess 8 a is covered with the first silicon oxide film 18. There is no clear boundary between the first silicon oxide film 18, the second silicon oxide film 21, and the third silicon oxide film 23, and they are formed so as to be integrated.

尚、ここでは、このアニール処理によって形成される第1酸化シリコン膜18および第3酸化シリコン膜23の膜厚が、第2酸化シリコン膜21および第4酸化シリコン膜27の膜厚よりも薄い場合について図示して説明しているが、必ずしも薄くならなければならない訳ではなく、第1酸化シリコン膜18および第3酸化シリコン膜23の膜厚の方が厚くなってもよい。   In this case, the thickness of the first silicon oxide film 18 and the third silicon oxide film 23 formed by the annealing process is smaller than the thickness of the second silicon oxide film 21 and the fourth silicon oxide film 27. However, the thickness of the first silicon oxide film 18 and the third silicon oxide film 23 may be larger.

次に、図3(i)に示すように、第2シリコン基板6を所望の厚さに薄肉化する。これにより、第2シリコン基板6の凹部8aと対向する部位がダイヤフラム11となる。第2シリコン基板6の厚さを薄くするほどダイヤフラム11の最大撓み量は大きくなるが、薄肉化は、ダイヤフラム11の最大撓み量が1μm以下となる程度とするのが好ましい。薄肉化の手段としては、グラインダおよび化学機械研磨の技術を用いるとよい。   Next, as shown in FIG. 3I, the second silicon substrate 6 is thinned to a desired thickness. As a result, the portion of the second silicon substrate 6 that faces the recess 8 a becomes the diaphragm 11. As the thickness of the second silicon substrate 6 is reduced, the maximum deflection amount of the diaphragm 11 is increased. However, it is preferable that the thinning is performed so that the maximum deflection amount of the diaphragm 11 is 1 μm or less. As a means for thinning, a grinder and a chemical mechanical polishing technique may be used.

次に、図3(j)に示すように、第2シリコン基板6の他方の面12の所定位置に、歪検出素子13を形成する。歪検出素子13は、ダイヤフラム11の歪みが大きい部分に形成することが好ましいため、ダイヤフラム11の端部または中央部が好ましい。図3(j)では、ダイヤフラム11の端部に形成している。   Next, as shown in FIG. 3 (j), a strain detection element 13 is formed at a predetermined position on the other surface 12 of the second silicon substrate 6. Since the strain detecting element 13 is preferably formed in a portion where the distortion of the diaphragm 11 is large, the end portion or the center portion of the diaphragm 11 is preferable. In FIG. 3 (j), it is formed at the end of the diaphragm 11.

第1シリコン基板2の他方の面26側から波長1000nm以上の光を含む白色光を照射し、第2シリコン基板6を透過してきた近赤外光を赤外線カメラで観測することによって、凹部8aの位置を正確に判別することができる。これにより、凹部8aの位置に対して、歪検出素子13を形成する位置を決めることができる。   By irradiating white light including light having a wavelength of 1000 nm or more from the other surface 26 side of the first silicon substrate 2 and observing near infrared light transmitted through the second silicon substrate 6 with an infrared camera, The position can be accurately determined. Thereby, the position where the strain detection element 13 is formed can be determined with respect to the position of the recess 8a.

歪検出素子13の形成手段としては、上述のように検出感度の観点から、例えばボロンをイオン注入することによって、N型導電型の第2シリコン基板6の他方の面12上にP型領域を形成することが好ましい。   As a means for forming the strain detection element 13, as described above, from the viewpoint of detection sensitivity, for example, boron is ion-implanted to form a P-type region on the other surface 12 of the second silicon substrate 6 of the N-type conductivity type. Preferably formed.

最後に、第2シリコン基板6の他方の面12に、配線層16および保護膜17を形成する。配線層16としてはアルミニウム膜を、保護膜17としては窒化シリコン膜を用いることが好ましい。   Finally, a wiring layer 16 and a protective film 17 are formed on the other surface 12 of the second silicon substrate 6. It is preferable to use an aluminum film as the wiring layer 16 and a silicon nitride film as the protective film 17.

次に、この発明の実施の形態1における半導体圧力センサ1aと、第1酸化シリコン膜18および第3酸化シリコン膜23を形成しない半導体圧力センサ31とで破壊耐圧を比較した例について説明する。図4は、半導体圧力センサの凹部の端部を拡大して示す断面図であり、(a)はこの発明の実施の形態1における半導体圧力センサ1aを示す断面図、(b)は第1酸化シリコン膜18および第3酸化シリコン膜23を形成しない半導体圧力センサ31を示す断面図である。ただし、図4においては、配線層16および保護膜17は省略している。   Next, an example in which the breakdown voltage is compared between the semiconductor pressure sensor 1a according to the first embodiment of the present invention and the semiconductor pressure sensor 31 in which the first silicon oxide film 18 and the third silicon oxide film 23 are not formed will be described. FIG. 4 is an enlarged cross-sectional view showing the end of the recess of the semiconductor pressure sensor, (a) is a cross-sectional view showing the semiconductor pressure sensor 1a according to Embodiment 1 of the present invention, and (b) is the first oxidation. 4 is a cross-sectional view showing a semiconductor pressure sensor 31 in which a silicon film 18 and a third silicon oxide film 23 are not formed. However, in FIG. 4, the wiring layer 16 and the protective film 17 are omitted.

まず、比較実験に用いた半導体圧力センサ1aおよび半導体圧力センサ31の構成について説明する。図4(a)に示すこの発明の実施の形態1における半導体圧力センサ1aは、凹部8aの平面形状が一辺500μmの正方形であって、第2シリコン基板6の厚さを20μmとしたものである。図4(b)に示す比較例の半導体圧力センサ31は、第1酸化シリコン膜18および第3酸化シリコン膜23が形成されていないこと以外は半導体圧力センサ1aと同じ構成である。   First, the configuration of the semiconductor pressure sensor 1a and the semiconductor pressure sensor 31 used in the comparative experiment will be described. In the semiconductor pressure sensor 1a according to the first embodiment of the present invention shown in FIG. 4A, the planar shape of the recess 8a is a square having a side of 500 μm, and the thickness of the second silicon substrate 6 is 20 μm. . The semiconductor pressure sensor 31 of the comparative example shown in FIG. 4B has the same configuration as the semiconductor pressure sensor 1a except that the first silicon oxide film 18 and the third silicon oxide film 23 are not formed.

半導体圧力センサ1aでは、第1シリコン基板2と第2シリコン基板6とを接合する際の圧力を1Pa程度としたことにより、凹部8aおよび第2シリコン基板6で囲まれた空間内に水分が残留し、その後のアニール処理によって熱酸化され、第1酸化シリコン膜18および第3酸化シリコン膜23が形成された。これに対して、半導体圧力センサ31では、圧力を10−4Pa程度まで下げて、凹部8aおよび第2シリコン基板6で囲まれた空間内に残留する水分を極力除去して接合したため、その後のアニール処理によっても第1酸化シリコン膜18および第3酸化シリコン膜23が形成されなかった。 In the semiconductor pressure sensor 1a, the pressure at the time of joining the first silicon substrate 2 and the second silicon substrate 6 is about 1 Pa, so that moisture remains in the space surrounded by the recesses 8a and the second silicon substrate 6. Then, the first silicon oxide film 18 and the third silicon oxide film 23 were formed by thermal oxidation by the subsequent annealing process. On the other hand, in the semiconductor pressure sensor 31, since the pressure is reduced to about 10 −4 Pa and moisture remaining in the space surrounded by the concave portion 8a and the second silicon substrate 6 is removed as much as possible, bonding is performed thereafter. The first silicon oxide film 18 and the third silicon oxide film 23 were not formed even by the annealing process.

次に、比較実験の結果について説明する。半導体圧力センサ31においては、外部圧力を上げていくと、5〜8MPaで破壊した。これに対して、この発明の実施の形態1における半導体圧力センサ1aにおいては、外部圧力を上げていくと、12〜15MPaで破壊した。凹部8aの寸法および第2シリコン基板6の厚さを変えて実験を行っても、それぞれの破壊圧力値の絶対値は上下したが、半導体圧力センサ1aの方が、破壊圧力が高くなることについては変わらなかった。   Next, the result of the comparative experiment will be described. The semiconductor pressure sensor 31 was broken at 5 to 8 MPa as the external pressure was increased. In contrast, in the semiconductor pressure sensor 1a according to the first embodiment of the present invention, when the external pressure was increased, the semiconductor pressure sensor 1a was broken at 12 to 15 MPa. Even when the experiment was performed by changing the dimensions of the recess 8a and the thickness of the second silicon substrate 6, the absolute values of the respective breakdown pressure values increased and decreased, but the breakdown pressure of the semiconductor pressure sensor 1a is higher. Did not change.

図4(b)に示すように、比較例の半導体圧力センサ31では、ダイヤフラム11が撓む際に、第2シリコン基板6の一方の面7で、凹部8aと対向する部位と第1シリコン基板2の一方の面3と接合された部位との境界であるB点に特に応力が集中するため、接合面22からクラックが進展しやすい。一方、図4(a)に示すように、この発明の実施の形態1における半導体圧力センサ1aでは、第2シリコン基板6の一方の面7で凹部8aと対向する部位に第1酸化シリコン膜18を形成したことによって、ダイヤフラム11が撓む際に応力が集中する箇所が接合面22から離れたA点となる。よって、半導体圧力センサ1aでは、第2シリコン基板6の一方の面7で、凹部8aと対向する部位と第1シリコン基板2の一方の面3と接合された部位との境界、即ち、第1シリコン基板2と第2シリコン基板6との接合面22の凹部8aに面する部位への応力集中を緩和することができる。   As shown in FIG. 4B, in the semiconductor pressure sensor 31 of the comparative example, when the diaphragm 11 bends, the portion facing the recess 8a on the one surface 7 of the second silicon substrate 6 and the first silicon substrate. Since stress is particularly concentrated at point B, which is the boundary between one surface 3 of 2 and the joined portion, cracks are likely to develop from the joining surface 22. On the other hand, as shown in FIG. 4A, in the semiconductor pressure sensor 1a according to the first embodiment of the present invention, the first silicon oxide film 18 is formed at a portion facing the recess 8a on one surface 7 of the second silicon substrate 6. As a result, the point where stress concentrates when the diaphragm 11 is bent becomes the point A away from the joint surface 22. Therefore, in the semiconductor pressure sensor 1a, the boundary between the portion facing the recess 8a and the portion joined to the one surface 3 of the first silicon substrate 2 on the one surface 7 of the second silicon substrate 6, that is, the first It is possible to alleviate stress concentration on the portion of the bonding surface 22 between the silicon substrate 2 and the second silicon substrate 6 that faces the recess 8a.

この発明の実施の形態1では、以上のような構成としたことにより、第2シリコン基板6の一方の面7で、凹部8aと対向する部位と第1シリコン基板2の一方の面3と接合された部位との境界への応力集中を緩和することができるため、破壊耐圧が向上するという効果がある。   In the first embodiment of the present invention, the configuration as described above allows bonding of the portion facing the recess 8a and the one surface 3 of the first silicon substrate 2 on one surface 7 of the second silicon substrate 6. Since the stress concentration at the boundary with the formed portion can be relaxed, there is an effect that the breakdown voltage is improved.

また、酸化シリコンはシリコンと比べて親水化しやすいことから、第1シリコン基板2の第2シリコン基板6と接合される面である一方の面3に第2酸化シリコン膜21を形成したことにより、一方の面3は、第2酸化シリコン膜21を形成しない状態と比べて、より親水化される。このため、第1シリコン基板2と第2シリコン基板6との接合が容易となる。   Further, since silicon oxide is more easily hydrophilized than silicon, by forming the second silicon oxide film 21 on one surface 3 which is a surface bonded to the second silicon substrate 6 of the first silicon substrate 2, One surface 3 is made more hydrophilic than the state in which the second silicon oxide film 21 is not formed. For this reason, joining of the 1st silicon substrate 2 and the 2nd silicon substrate 6 becomes easy.

さらに、第1シリコン基板2の他方の面26に第4酸化シリコン膜27を形成したことにより、第2酸化シリコン膜21と第4酸化シリコン膜27とが、第1シリコン基板2の表裏に形成されることとなり、第1シリコン基板2の反りを抑えることができる。   Further, by forming the fourth silicon oxide film 27 on the other surface 26 of the first silicon substrate 2, the second silicon oxide film 21 and the fourth silicon oxide film 27 are formed on the front and back of the first silicon substrate 2. As a result, the warp of the first silicon substrate 2 can be suppressed.

第1シリコン基板2の凹部8aの内面に第3酸化シリコン膜23を形成したことにより、この第3酸化シリコン膜23が、半導体圧力センサ1aの圧力基準室となる凹部8aおよび第2シリコン基板6で囲まれた空間内に残留した水分を吸収する役割を果たすこととなる。これにより、凹部8aおよび第2シリコン基板6で囲まれた空間内の残留水分を減らすことができるので、残留した水分子が圧力検出に悪影響を及ぼすことを防ぐことができる。   By forming the third silicon oxide film 23 on the inner surface of the concave portion 8a of the first silicon substrate 2, the third silicon oxide film 23 becomes the concave portion 8a and the second silicon substrate 6 serving as a pressure reference chamber of the semiconductor pressure sensor 1a. It will play a role of absorbing moisture remaining in the space surrounded by. Thereby, since the residual moisture in the space surrounded by the recess 8a and the second silicon substrate 6 can be reduced, the remaining water molecules can be prevented from adversely affecting the pressure detection.

また、第1シリコン基板2の一方の面3に凹部8aを形成した後で、かつ、第1シリコン基板2と第2シリコン基板6とを接合する前に、熱酸化によって第2酸化シリコン膜21を形成しようとすると、第1シリコン基板2の第2シリコン基板と接合される面上において、凹部8aの周囲にあたる部位と凹部8aから離れた部位とで温度分布が異なってしまうため、第1シリコン基板2の一方の面3内で、第2酸化シリコン膜21の膜厚が一様でなくなる。第2酸化シリコン膜21の膜厚が一様でなくなると、第1シリコン基板2と第2シリコン基板6との接合に不良が生じてしまうこととなる。これに対して、この発明の実施の形態1では、第1シリコン基板2の一方の面3に凹部8aを形成する前に第2酸化シリコン膜21を形成したことによって、第2酸化シリコン膜21の膜厚が、第1シリコン基板2の一方の面3内において一様になるように形成することができる。これにより、第1シリコン基板2と第2シリコン基板6との接合に不良が生じることを防止できる。   The second silicon oxide film 21 is formed by thermal oxidation after the concave portion 8a is formed on the one surface 3 of the first silicon substrate 2 and before the first silicon substrate 2 and the second silicon substrate 6 are bonded. Is formed on the surface of the first silicon substrate 2 to be bonded to the second silicon substrate, the temperature distribution differs between the portion around the recess 8a and the portion away from the recess 8a. The thickness of the second silicon oxide film 21 is not uniform within the one surface 3 of the substrate 2. If the thickness of the second silicon oxide film 21 is not uniform, a defect occurs in the bonding between the first silicon substrate 2 and the second silicon substrate 6. On the other hand, in the first embodiment of the present invention, the second silicon oxide film 21 is formed by forming the second silicon oxide film 21 before forming the recess 8a on the one surface 3 of the first silicon substrate 2. Can be formed to be uniform within one surface 3 of the first silicon substrate 2. Thereby, it is possible to prevent a defect from occurring in the bonding between the first silicon substrate 2 and the second silicon substrate 6.

尚、この発明の実施の形態1では、第2シリコン基板6の一方の面7で凹部8aと対向する部位の全面に、第1酸化シリコン膜18を形成した。しかし、これに限ることはなく、第2シリコン基板6の一方の面7で凹部8aと対向する部位の、少なくとも凹部8aと対向する部位と第1シリコン基板2の一方の面3と接合された部位との境界を覆うように形成されていれば一定の効果が得られる。   In the first embodiment of the present invention, the first silicon oxide film 18 is formed on the entire surface of the portion of the second silicon substrate 6 that faces the recess 8a. However, the present invention is not limited to this, and at least one portion of the surface of the second silicon substrate 6 facing the recess 8a and the portion facing the recess 8a and the one surface 3 of the first silicon substrate 2 are joined. If it is formed so as to cover the boundary with the part, a certain effect can be obtained.

また、この発明の実施の形態1では、第1シリコン基板2の第2シリコン基板6と接合される面の全面に第2酸化シリコン膜21を形成した。しかし、これに限ることはなく、第1シリコン基板2の第2シリコン基板6と接合される面上における、少なくとも凹部8aの周囲にあたる部位に、凹部8aを第2シリコン基板6によって封止するために充分なだけ形成されていればよい。   In the first embodiment of the present invention, the second silicon oxide film 21 is formed on the entire surface of the first silicon substrate 2 to be bonded to the second silicon substrate 6. However, the present invention is not limited to this, and the concave portion 8a is sealed by the second silicon substrate 6 at least at a portion corresponding to the periphery of the concave portion 8a on the surface bonded to the second silicon substrate 6 of the first silicon substrate 2. It is sufficient that it is formed in a sufficient amount.

第1シリコン基板2の他方の面26に形成された第4酸化シリコン膜27についても同様であり、必ずしも全面に形成する必要はない。第4酸化シリコン膜27は、第2酸化シリコン膜21や第3酸化シリコン膜23との関係で、第1シリコン基板2の反りが小さくなるように形成することが好ましい。   The same applies to the fourth silicon oxide film 27 formed on the other surface 26 of the first silicon substrate 2, and it is not always necessary to form it on the entire surface. The fourth silicon oxide film 27 is preferably formed so that the warp of the first silicon substrate 2 is reduced in relation to the second silicon oxide film 21 and the third silicon oxide film 23.

さらに、この発明の実施の形態1では、凹部8aの内面の全面に第3酸化シリコン膜23を形成し、第3酸化シリコン膜23と、第1酸化シリコン膜18および第2酸化シリコン膜21との間には明確な境界が存在せず一体となるように形成した。しかし、凹部8aの内面の全面に第3酸化シリコン膜23を形成する必要はなく、凹部8aの内面の一部のみに形成しても一定の効果が得られる。また、第3酸化シリコン膜23が、第1酸化シリコン膜18および第2酸化シリコン膜21と一体とならずに分離した状態になるように形成しても同様の効果が得られる。   Furthermore, in the first embodiment of the present invention, the third silicon oxide film 23 is formed on the entire inner surface of the recess 8a, and the third silicon oxide film 23, the first silicon oxide film 18 and the second silicon oxide film 21 are formed. There was no clear boundary between them, and they were formed to be united. However, it is not necessary to form the third silicon oxide film 23 on the entire inner surface of the recess 8a. Even if it is formed only on a part of the inner surface of the recess 8a, a certain effect can be obtained. Further, the same effect can be obtained even if the third silicon oxide film 23 is formed so as to be separated from the first silicon oxide film 18 and the second silicon oxide film 21 without being integrated.

尚、この発明の実施の形態1では、第2シリコン基板6として、ダイヤフラム11の形成のために必要な厚さよりも厚いものを用い、第1シリコン基板2と接合した後に所望の厚さまで薄肉化した。しかし、薄肉化の工程は第1シリコン基板2と接合する前に行ってもよいし、第2シリコン基板6として、はじめから薄肉化の必要のない厚さのものを準備して使用してもよい。   In the first embodiment of the present invention, the second silicon substrate 6 is thicker than necessary for forming the diaphragm 11 and is thinned to a desired thickness after being joined to the first silicon substrate 2. did. However, the thinning process may be performed before bonding to the first silicon substrate 2, or the second silicon substrate 6 may be prepared and used with a thickness that does not require thinning from the beginning. Good.

また、この発明の実施の形態1では、第1シリコン基板2の一方の面3の第2酸化シリコン膜21と、他方の面26の第4酸化シリコン膜27とを、凹部8aを形成する前に同時に形成した。しかし、同時である必要はなく、第4酸化シリコン膜27は、いつ形成してもよい。ただし、第1シリコン基板2と第2シリコン基板6とを接合する前に形成することが好ましい。   In the first embodiment of the present invention, the second silicon oxide film 21 on one surface 3 of the first silicon substrate 2 and the fourth silicon oxide film 27 on the other surface 26 are formed before the recess 8a is formed. Formed simultaneously. However, it is not necessary to be simultaneous, and the fourth silicon oxide film 27 may be formed at any time. However, it is preferable to form the first silicon substrate 2 and the second silicon substrate 6 before joining them.

第2酸化シリコン膜21についても、アニール時における第1シリコン基板2の一方の面3内での温度分布を適切に管理するなどにより、第2酸化シリコン膜21の膜厚を一様に形成することができるならば、凹部8aを形成した後に形成してもよい。   Also for the second silicon oxide film 21, the film thickness of the second silicon oxide film 21 is uniformly formed by appropriately managing the temperature distribution in the one surface 3 of the first silicon substrate 2 during annealing. If possible, it may be formed after the recess 8a is formed.

加えて、この発明の実施の形態1では、第1酸化シリコン膜18と第3酸化シリコン膜23とを同時に形成した。しかし、同時に限らず、別々の工程で形成してもよく、第3酸化シリコン膜23については、第1シリコン基板2と第2シリコン基板6とを接合する前に形成してもよい。   In addition, in the first embodiment of the present invention, the first silicon oxide film 18 and the third silicon oxide film 23 are formed simultaneously. However, the present invention is not limited to this, and the third silicon oxide film 23 may be formed before the first silicon substrate 2 and the second silicon substrate 6 are joined.

尚、この発明の実施の形態1では、シリコンの基板である第1シリコン基板2および第2シリコン基板6を用いたが、これに限ることはなく、シリコンカーバイドやゲルマニウムなど他の半導体の基板を用いてもよい。   In the first embodiment of the present invention, the first silicon substrate 2 and the second silicon substrate 6 which are silicon substrates are used. However, the present invention is not limited to this, and other semiconductor substrates such as silicon carbide and germanium are used. It may be used.

第1シリコン基板2および第2シリコン基板6の形状については、ここでは正方形としたが、他の形状でもよい。凹部8aについても、平面形状を正方形とし、深さ方向には垂直にエッチングして形成したが、他の形状でもよい。   The shapes of the first silicon substrate 2 and the second silicon substrate 6 are square here, but may be other shapes. The recess 8a is also formed by making the planar shape square and etching vertically in the depth direction, but other shapes may be used.

第1シリコン基板2と第2シリコン基板6の形状および大きさが同じになるようにしたが、第2シリコン基板6は、最低限、凹部8aを封止してダイヤフラム11を形成できるだけの大きさがあれば充分である。   The first silicon substrate 2 and the second silicon substrate 6 have the same shape and size, but the second silicon substrate 6 is at least large enough to seal the recess 8a and form the diaphragm 11. Is enough.

実施の形態2.
図5は、この発明の実施の形態2における第1シリコン基板2の一方の面3に凹部8bを形成する工程を示す断面図である。図5において、図3(e)と同じ符号を付けたものは、同一または相当の構成を示しており、その説明を省略する。この発明の実施の形態1とは、凹部8bが、深さ方向に垂直な形状ではなく、深さ方向に進むにつれて細くなる形状となっている構成が相違している。
Embodiment 2. FIG.
FIG. 5 is a cross-sectional view showing a step of forming a recess 8b in one surface 3 of first silicon substrate 2 in the second embodiment of the present invention. In FIG. 5, the same reference numerals as those in FIG. 3E denote the same or corresponding components, and the description thereof is omitted. The first embodiment of the present invention is different from the first embodiment in that the concave portion 8b is not shaped perpendicular to the depth direction, but becomes thinner as it advances in the depth direction.

次に、このような凹部8bを形成する工程について説明する。図5に示すように、第1シリコン基板2の一方の面3における、シリコンの露出部分をエッチングして凹部8bを形成する。エッチングの手段としては、例えば水酸化カリウム水溶液のようなアルカリ溶液によるエッチングが用いられる。水酸化カリウム水溶液は、シリコンの結晶方位に対して異方性を示し、(111)面にはエッチングがほとんど進まない。ここでは、第1シリコン基板2として面方位(100)である単結晶シリコン基板を用いているため、水酸化カリウム水溶液を用いることによって、(111)面が現れ、深さ方向に進むにつれて細くなる形状の凹部8bが形成される。   Next, a process for forming such a recess 8b will be described. As shown in FIG. 5, the exposed portion of silicon on one surface 3 of the first silicon substrate 2 is etched to form a recess 8b. As an etching means, etching with an alkaline solution such as an aqueous potassium hydroxide solution is used. The potassium hydroxide aqueous solution exhibits anisotropy with respect to the crystal orientation of silicon, and etching hardly proceeds on the (111) plane. Here, since a single crystal silicon substrate having a plane orientation (100) is used as the first silicon substrate 2, by using a potassium hydroxide aqueous solution, a (111) plane appears and becomes thinner as it advances in the depth direction. A concave portion 8b having a shape is formed.

尚、アルカリ溶液を用いたエッチングによって凹部8bを形成する場合は、アルカリ溶液によって感光性樹脂28が溶解し、シリコンのエッチングに悪影響を及ぼすことがあるため、凹部8bを形成する工程の前に、感光性樹脂28を除去しておくことが好ましい。その他の工程については、この発明の実施の形態1の場合と同様である。   In the case where the recess 8b is formed by etching using an alkaline solution, the photosensitive resin 28 is dissolved by the alkaline solution and may adversely affect the etching of silicon. Therefore, before the step of forming the recess 8b, It is preferable to remove the photosensitive resin 28 in advance. Other steps are the same as those in the first embodiment of the present invention.

この発明の実施の形態2では、以上のような製造工程としたことにより、プラズマエッチングによって凹部8aを形成する場合と比べて、製造コストを抑えることができる。   In the second embodiment of the present invention, since the manufacturing process is as described above, the manufacturing cost can be reduced as compared with the case where the recess 8a is formed by plasma etching.

実施の形態3.
図6は、この発明の実施の形態3における半導体圧力センサ1bを示す断面図である。図6において、図1と同じ符号を付けたものは、同一または相当の構成を示しており、その説明を省略する。この発明の実施の形態1とは、第1シリコン基板2の他方の面26に第1アライメントマーク32が形成され、第2シリコン基板6の他方の面12に第2アライメントマークが形成された構成が相違している。第1アライメントマーク32は、凹部8aとの相対位置を示す目印となるものであり、第2アライメントマーク33は、第1アライメントマーク32との相対位置を示す目印となるものである。
Embodiment 3 FIG.
FIG. 6 is a sectional view showing a semiconductor pressure sensor 1b according to the third embodiment of the present invention. In FIG. 6, the same reference numerals as those in FIG. 1 denote the same or corresponding components, and the description thereof is omitted. In the first embodiment of the present invention, the first alignment mark 32 is formed on the other surface 26 of the first silicon substrate 2 and the second alignment mark is formed on the other surface 12 of the second silicon substrate 6. Is different. The first alignment mark 32 serves as a mark indicating a relative position with respect to the recess 8 a, and the second alignment mark 33 serves as a mark indicating a relative position with respect to the first alignment mark 32.

ただし、ここでは、第4酸化シリコン膜27を形成していない場合について説明する。また、図6において、配線層16および保護膜17は省略している。   However, here, a case where the fourth silicon oxide film 27 is not formed will be described. In FIG. 6, the wiring layer 16 and the protective film 17 are omitted.

次に、第1アライメントマーク32を形成する工程について説明する。図7は、この発明の実施の形態3における第1アライメントマーク32を形成する工程を示す断面図である。この工程は、図3(e)に示す凹部8aを形成する工程、または、図(f)に示す感光性樹脂28を除去する工程の後に行う。   Next, the process of forming the first alignment mark 32 will be described. FIG. 7 is a cross-sectional view showing a step of forming first alignment mark 32 in the third embodiment of the present invention. This step is performed after the step of forming the recess 8a shown in FIG. 3E or the step of removing the photosensitive resin 28 shown in FIG.

第1アライメントマーク32は、第1シリコン基板2の他方の面26に、写真製版技術によって感光性樹脂をパターニングし、感光性樹脂で覆われない部分をエッチングすることによって形成される。第1アライメントマーク32の形状については、平面形状が正方形、長方形、円形のものや、スリット状のものなど、特に限定されない。   The first alignment mark 32 is formed on the other surface 26 of the first silicon substrate 2 by patterning a photosensitive resin by photolithography and etching a portion that is not covered with the photosensitive resin. The shape of the first alignment mark 32 is not particularly limited, such as a square shape, a rectangular shape, a circular shape, or a slit shape.

第1アライメントマーク32のパターニング用のフォトマスクの位置決めは、第1シリコン基板2を一方の面3側から観察した像と、他方の面26側から観察した像とを重ね合わせた像を観察して行う。この重ね合わせた観察像から、凹部8aの位置、もしくは第1シリコン基板2の一方の面3に凹部8aとの相対位置が精度良く定まって形成された他の目印の位置を基準としてフォトマスクの位置決めを行う。これによって、凹部8aとの相対位置が精度良く定まった第1アライメントマーク32を形成することができる。   The photomask for patterning the first alignment mark 32 is positioned by observing an image obtained by superimposing an image obtained by observing the first silicon substrate 2 from the one surface 3 side and an image observed from the other surface 26 side. Do it. From this superimposed observation image, the position of the concave portion 8a or the position of another mark formed with a precise relative position to the concave portion 8a on one surface 3 of the first silicon substrate 2 is used as a reference. Perform positioning. Thus, the first alignment mark 32 whose relative position with respect to the recess 8a is accurately determined can be formed.

次に、第2アライメントマーク33を形成する工程について説明する。図8は、この発明の実施の形態3における第2アライメントマーク33を形成する工程を示す断面図である。この工程は、図3(i)に示す第2シリコン基板6を薄肉化する工程の後に行う。   Next, the process of forming the second alignment mark 33 will be described. FIG. 8 is a sectional view showing a step of forming second alignment mark 33 in the third embodiment of the present invention. This step is performed after the step of thinning the second silicon substrate 6 shown in FIG.

第2アライメントマーク33についても第1アライメントマーク32と同様に、写真製版技術によって第2シリコン基板6の他方の面12にパターニングを行い、その後、エッチングを行って形成する。第2アライメントマーク33の形状が特に限定されないことも第1アライメントマーク32と同様である。   Similarly to the first alignment mark 32, the second alignment mark 33 is formed by patterning the other surface 12 of the second silicon substrate 6 by photolithography and then performing etching. Similarly to the first alignment mark 32, the shape of the second alignment mark 33 is not particularly limited.

第2アライメントマーク33のパターニング用のフォトマスクの位置決めは、第1シリコン基板2の他方の面26側から観察した像と、第2シリコン基板6の他方の面12側から観察した像とを重ね合わせた像を観察して行う。この重ね合わせた観察像から、第1アライメントマーク32の位置を基準としてフォトマスクの位置決めを行う。これによって、第1アライメントマーク32との相対位置が精度良く定まった第2アライメントマーク33を形成することができる。第1アライメントマーク32は、凹部8aとの相対位置が精度良く定まっているため、第2アライメントマーク33は、凹部8aとの相対位置が精度良く定まって形成されていることとなる。   The photomask for patterning the second alignment mark 33 is positioned by superimposing an image observed from the other surface 26 side of the first silicon substrate 2 and an image observed from the other surface 12 side of the second silicon substrate 6. Observe the combined image. From this superimposed observation image, the photomask is positioned using the position of the first alignment mark 32 as a reference. Thus, the second alignment mark 33 whose relative position with the first alignment mark 32 is accurately determined can be formed. Since the relative position of the first alignment mark 32 with the concave portion 8a is determined with high accuracy, the second alignment mark 33 is formed with the relative position of the concave portion 8a with high accuracy.

次に、第2シリコン基板6の他方の面12に歪検出素子13を形成する工程について説明する。歪検出素子13を形成する位置決めを行うときに、第2シリコン基板6の他方の面12上に形成された第2アライメントマーク33を目印として位置決めを行う。凹部8aと第2アライメントマーク33との相対位置が精度良く定まっていることから、第2アライメントマーク33を目印とすることで、ダイヤフラム11上の適切な位置に歪検出素子13を形成することができる。   Next, a process of forming the strain detection element 13 on the other surface 12 of the second silicon substrate 6 will be described. When positioning for forming the strain detection element 13 is performed, positioning is performed using the second alignment mark 33 formed on the other surface 12 of the second silicon substrate 6 as a mark. Since the relative position between the recess 8a and the second alignment mark 33 is accurately determined, the strain detection element 13 can be formed at an appropriate position on the diaphragm 11 by using the second alignment mark 33 as a mark. it can.

この発明の実施の形態3では、以上のような構成としたことにより、第2シリコン基板6の他方の面12に歪検出素子13を形成する工程で、近赤外光を用いることなく可視光での観察によって歪検出素子13の形成位置を決めることができる。これにより、近赤外光を照射する装置が不要となるため、装置構成を簡素化できるという効果がある。   In Embodiment 3 of the present invention, with the above-described configuration, visible light can be obtained without using near-infrared light in the step of forming the strain detection element 13 on the other surface 12 of the second silicon substrate 6. The position where the strain detection element 13 is formed can be determined by observation at. This eliminates the need for a device that irradiates near-infrared light, so that the device configuration can be simplified.

尚、この発明の実施の形態3では、第1アライメントマーク32と第2アライメントマーク33を形成した。しかし、第1アライメントマーク32のみ形成して第2アライメントマーク33を形成しない場合でも、可視光観察での歪検出素子13の位置決めは可能である。第1アライメントマーク32のみの場合は、歪検出素子13の形成位置を決める際に、第1シリコン基板2の他方の面26側から観察した像と、第2シリコン基板6の他方の面12側から観察した像とを重ね合わせた像を観察して行う。この重ね合わせた観察像から、第1アライメントマーク32を目印として歪検出素子13を形成する位置を決定することにより、ダイヤフラム11上の適切な位置に歪検出素子13を形成することができる。   In the third embodiment of the present invention, the first alignment mark 32 and the second alignment mark 33 are formed. However, even when only the first alignment mark 32 is formed and the second alignment mark 33 is not formed, the strain detection element 13 can be positioned in the visible light observation. In the case of only the first alignment mark 32, an image observed from the other surface 26 side of the first silicon substrate 2 and the other surface 12 side of the second silicon substrate 6 when determining the formation position of the strain detection element 13 are determined. This is done by observing an image superposed on the image observed from above. The strain detection element 13 can be formed at an appropriate position on the diaphragm 11 by determining the position at which the strain detection element 13 is formed from the superposed observation image using the first alignment mark 32 as a mark.

さらに、この発明の実施の形態3では、凹部8aを形成した後に、凹部8aの位置、もしくは第1シリコン基板2の一方の面3に凹部8aとの相対位置が精度良く定まって形成された他の目印の位置を基準として第1アライメントマーク32を形成した。しかし、逆に、第1アライメントマーク32を形成した後に、第1アライメントマーク32の位置を基準として凹部8aを形成してもよい。   Furthermore, in Embodiment 3 of the present invention, after the recess 8a is formed, the position of the recess 8a or the relative position with respect to the recess 8a is determined on the one surface 3 of the first silicon substrate 2 with high accuracy. The first alignment mark 32 was formed with reference to the position of the mark. However, conversely, after forming the first alignment mark 32, the recess 8a may be formed with reference to the position of the first alignment mark 32.

また、この発明の実施の形態3では、第1シリコン基板2の他方の面26に第4酸化シリコン膜27を形成していない場合について説明したが、第4酸化シリコン膜27を形成していてもよい。この場合は、第4酸化シリコン膜27に第1アライメントマーク32を形成すればよい。   In the third embodiment of the present invention, the case where the fourth silicon oxide film 27 is not formed on the other surface 26 of the first silicon substrate 2 has been described. However, the fourth silicon oxide film 27 is formed. Also good. In this case, the first alignment mark 32 may be formed on the fourth silicon oxide film 27.

実施の形態4.
図9は、この発明の実施の形態4における半導体圧力センサ1cを示す断面図である。図9において、図1と同じ符号を付けたものは、同一または相当の構成を示しており、その説明を省略する。この発明の実施の形態1とは、第1シリコン基板2の他方の面26から凹部8aまで貫通する貫通穴36が形成された構成が相違している。
Embodiment 4 FIG.
FIG. 9 is a sectional view showing a semiconductor pressure sensor 1c according to the fourth embodiment of the present invention. 9, the same reference numerals as those in FIG. 1 denote the same or corresponding components, and the description thereof is omitted. The first embodiment of the present invention is different from the first embodiment in that a through hole 36 penetrating from the other surface 26 of the first silicon substrate 2 to the recess 8a is formed.

ただし、ここでは、第4酸化シリコン膜27を形成していない場合について説明する。また、図9において、配線層16および保護膜17は省略している。   However, here, a case where the fourth silicon oxide film 27 is not formed will be described. In FIG. 9, the wiring layer 16 and the protective film 17 are omitted.

貫通穴36は、エッチングによって形成するが、第1シリコン基板2の他方の面26から凹部8aまで貫通する穴が形成できれば、形成手段は特に問わない。また、貫通穴36の形状、大きさおよび位置も特に問わない。貫通穴36を形成する工程は、歪検出素子13を形成する工程より後に行うことが好ましい。   The through hole 36 is formed by etching, but the forming means is not particularly limited as long as a hole penetrating from the other surface 26 of the first silicon substrate 2 to the recess 8a can be formed. Further, the shape, size and position of the through hole 36 are not particularly limited. The step of forming the through hole 36 is preferably performed after the step of forming the strain detection element 13.

この発明の実施の形態4では、以上のような構成としたことにより、第1シリコン基板2の他方の面26側の圧力と、第2シリコン基板6の他方の面12側の圧力との圧力差を検出することができる。   In the fourth embodiment of the present invention, the pressure between the pressure on the other surface 26 side of the first silicon substrate 2 and the pressure on the other surface 12 side of the second silicon substrate 6 is obtained by adopting the above configuration. Differences can be detected.

尚、この発明の実施の形態4では、第1シリコン基板2の他方の面26に第4酸化シリコン膜27を形成していない場合について説明したが、第4酸化シリコン膜27を形成している場合でも、第1シリコン基板2の他方の面26側から凹部8aまで貫通するように貫通穴36を形成すれば同様の効果が得られる。   In the fourth embodiment of the present invention, the case where the fourth silicon oxide film 27 is not formed on the other surface 26 of the first silicon substrate 2 has been described. However, the fourth silicon oxide film 27 is formed. Even in this case, the same effect can be obtained if the through hole 36 is formed so as to penetrate from the other surface 26 side of the first silicon substrate 2 to the recess 8a.

以上、この発明の実施の形態1〜4について説明した。これらの、この発明の実施の形態1〜4で説明した構成は互いに組合せることができる。   The first to fourth embodiments of the present invention have been described above. These configurations described in the first to fourth embodiments of the present invention can be combined with each other.

1a〜1c 半導体圧力センサ
2 第1シリコン基板
3 第1シリコン基板の一方の面
6 第2シリコン基板
7 第2シリコン基板の一方の面
8a、8b 凹部
12 第2シリコン基板の他方の面
13 歪検出素子
18 第1酸化シリコン膜
21 第2酸化シリコン膜
22 第1シリコン基板と第2シリコン基板との接合面
23 第3酸化シリコン膜
26 第1シリコン基板の他方の面
27 第4酸化シリコン膜
32 第1アライメントマーク
33 第2アライメントマーク
36 貫通穴
1a to 1c Semiconductor pressure sensor 2 First silicon substrate 3 One surface of first silicon substrate 6 Second silicon substrate 7 One surface of second silicon substrate 8a, 8b Recessed portion 12 Other surface of second silicon substrate 13 Strain detection Element 18 First silicon oxide film 21 Second silicon oxide film 22 Bonding surface between first silicon substrate and second silicon substrate 23 Third silicon oxide film 26 Other surface of first silicon substrate 27 Fourth silicon oxide film 32 First 1 alignment mark 33 2nd alignment mark 36 through hole

Claims (12)

一方の面に凹部が形成された第1半導体基板と、
前記凹部を封止するように前記第1半導体基板に、一方の面が接合された第2半導体基板と、
前記第2半導体基板の他方の面に形成された歪検出素子と、
前記第2半導体基板の一方の面で前記凹部と対向する部位に、少なくとも前記凹部と対向する部位と前記第1半導体基板の一方の面と接合された部位との境界を覆うように形成された第1酸化膜と、
を備えた半導体圧力センサ。
A first semiconductor substrate having a recess formed on one surface;
A second semiconductor substrate having one surface bonded to the first semiconductor substrate so as to seal the recess,
A strain sensing element formed on the other surface of the second semiconductor substrate;
The portion of the second semiconductor substrate facing the recess is formed so as to cover at least the boundary between the portion facing the recess and the portion joined to the one surface of the first semiconductor substrate. A first oxide film;
Semiconductor pressure sensor equipped with.
第1半導体基板の第2半導体基板と接合される面上における少なくとも凹部の周囲に第2酸化膜が形成され、前記第2酸化膜は、第1酸化膜の一部と一体となったことを特徴とする請求項1記載の半導体圧力センサ。   A second oxide film is formed at least around the recess on the surface of the first semiconductor substrate bonded to the second semiconductor substrate, and the second oxide film is integrated with a part of the first oxide film. The semiconductor pressure sensor according to claim 1, wherein: 第1半導体基板の凹部の内面に第3酸化膜が形成されたことを特徴とする請求項1または請求項2のいずれかに記載の半導体圧力センサ。   The semiconductor pressure sensor according to claim 1, wherein a third oxide film is formed on an inner surface of the concave portion of the first semiconductor substrate. 第1半導体基板の他方の面に第4酸化膜が形成されたことを特徴とする請求項2または請求項3のいずれかに記載の半導体圧力センサ。   4. The semiconductor pressure sensor according to claim 2, wherein a fourth oxide film is formed on the other surface of the first semiconductor substrate. 第1半導体基板の他方の面から凹部まで貫通する貫通穴が形成されたことを特徴とする請求項1ないし請求項4のいずれか1項に記載の半導体圧力センサ。   5. The semiconductor pressure sensor according to claim 1, wherein a through-hole penetrating from the other surface of the first semiconductor substrate to the concave portion is formed. 第1半導体基板の一方の面に凹部を形成する工程と、
前記凹部を封止するように前記第1半導体基板と第2半導体基板の一方の面とを接合する工程と、
前記第2半導体基板の一方の面で前記凹部と対向する部位に、少なくとも前記凹部と対向する部位と前記第1半導体基板の一方の面と接合された部位との境界を覆うように第1酸化膜を形成する工程と、
前記第2半導体基板の他方の面に歪検出素子を形成する工程と、
を備えた半導体圧力センサの製造方法。
Forming a recess on one surface of the first semiconductor substrate;
Bonding one surface of the first semiconductor substrate and the second semiconductor substrate so as to seal the recess,
The first oxidation is performed so that one surface of the second semiconductor substrate faces the recess and covers at least the boundary between the portion facing the recess and the portion joined to one surface of the first semiconductor substrate. Forming a film;
Forming a strain sensing element on the other surface of the second semiconductor substrate;
Of manufacturing a semiconductor pressure sensor comprising:
第1半導体基板の第2半導体基板と接合される面上における少なくとも凹部の周囲に、第1酸化膜の一部と一体となるように第2酸化膜を形成する工程を備えたことを特徴とする請求項6記載の半導体圧力センサの製造方法。   A step of forming a second oxide film so as to be integrated with a part of the first oxide film at least around a recess on a surface of the first semiconductor substrate bonded to the second semiconductor substrate. A method for manufacturing a semiconductor pressure sensor according to claim 6. 第1半導体基板の凹部の内面に第3酸化膜を形成する工程を備えたことを特徴とする請求項6または請求項7のいずれかに記載の半導体圧力センサの製造方法。   8. The method of manufacturing a semiconductor pressure sensor according to claim 6, further comprising a step of forming a third oxide film on the inner surface of the concave portion of the first semiconductor substrate. 第1半導体基板の他方の面に第4酸化膜を形成する工程を備えたことを特徴とする請求項7または請求項8のいずれかに記載の半導体圧力センサの製造方法。   9. The method of manufacturing a semiconductor pressure sensor according to claim 7, further comprising a step of forming a fourth oxide film on the other surface of the first semiconductor substrate. 第2半導体基板を所望の厚さに薄肉化する工程を備えたことを特徴とする請求項6ないし請求項9のいずれか1項に記載の半導体圧力センサの製造方法。   The method for manufacturing a semiconductor pressure sensor according to claim 6, further comprising a step of thinning the second semiconductor substrate to a desired thickness. 第1半導体基板の他方の面に、凹部に対する相対位置を示す第1目印部を形成する工程を備え、
第2半導体基板の他方の面に歪検出素子を形成する工程では、前記第1目印部を目印として前記歪検出素子を形成することを特徴とする請求項6ないし請求項10のいずれか1項に記載の半導体圧力センサの製造方法。
Forming a first mark portion indicating a relative position with respect to the concave portion on the other surface of the first semiconductor substrate;
11. The strain detection element is formed using the first mark portion as a mark in the step of forming the strain detection element on the other surface of the second semiconductor substrate. 11. The manufacturing method of the semiconductor pressure sensor of description.
第1半導体基板の他方の面に、凹部に対する相対位置を示す第1目印部を形成する工程と、
第2半導体基板の他方の面に、第1目印部に対する相対位置を示す第2目印部を形成する工程と、
を備え、
前記第2半導体基板の他方の面に歪検出素子を形成する工程では、前記第2目印部を目印として前記歪検出素子を形成することを特徴とする請求項6ないし請求項10のいずれか1項に記載の半導体圧力センサの製造方法。
Forming a first mark portion indicating a relative position with respect to the concave portion on the other surface of the first semiconductor substrate;
Forming a second mark portion indicating a relative position with respect to the first mark portion on the other surface of the second semiconductor substrate;
With
11. The strain detection element is formed using the second mark portion as a mark in the step of forming a strain detection element on the other surface of the second semiconductor substrate. The manufacturing method of the semiconductor pressure sensor of claim | item.
JP2010030132A 2010-02-15 2010-02-15 Semiconductor pressure sensor, and method of manufacturing the same Pending JP2011164057A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010030132A JP2011164057A (en) 2010-02-15 2010-02-15 Semiconductor pressure sensor, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010030132A JP2011164057A (en) 2010-02-15 2010-02-15 Semiconductor pressure sensor, and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2011164057A true JP2011164057A (en) 2011-08-25

Family

ID=44594890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010030132A Pending JP2011164057A (en) 2010-02-15 2010-02-15 Semiconductor pressure sensor, and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2011164057A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138411A (en) * 2011-11-28 2013-07-11 Canon Inc Manufacturing method of electrostatic capacity type transducer
CN104165715A (en) * 2013-05-17 2014-11-26 上海芯敏微系统技术有限公司 Pressure transducer manufacturing method and pressure transducer structure
JP2014236149A (en) * 2013-06-04 2014-12-15 株式会社村田製作所 Method for manufacturing semiconductor electronic component
JP2015191917A (en) * 2014-03-27 2015-11-02 株式会社デンソー Soi substrate and physical quantity sensor using the same, manufacturing method for soi substrate and manufacturing method for physical quantity sensor
US9212049B2 (en) 2012-04-24 2015-12-15 Mitsubishi Electric Corporation SOI wafer, manufacturing method therefor, and MEMS device
JP2017083187A (en) * 2015-10-23 2017-05-18 三菱電機株式会社 Semiconductor Pressure Sensor
US9891125B2 (en) 2014-11-28 2018-02-13 Seiko Epson Corporation Electronic device, physical quantity sensor, pressure sensor, vibrator, altimeter, electronic apparatus, and moving object
JP2018031714A (en) * 2016-08-26 2018-03-01 日立オートモティブシステムズ株式会社 Physical quantity sensor
JP2018069395A (en) * 2016-10-31 2018-05-10 株式会社豊田中央研究所 MEMS device
US10345162B2 (en) 2015-08-28 2019-07-09 Kabushiki Kaisha Toshiba Sensor and electronic device
WO2020158188A1 (en) * 2019-01-30 2020-08-06 株式会社村田製作所 Cavity soi substrate
WO2020217549A1 (en) * 2019-04-24 2020-10-29 三菱電機株式会社 Semiconductor pressure sensor and method for manufacturing same
JP7365974B2 (en) 2020-07-07 2023-10-20 三菱電機株式会社 Semiconductor pressure sensor and its manufacturing method
JP7393155B2 (en) 2018-08-29 2023-12-06 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Sensor device and method of manufacturing the sensor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0230188A (en) * 1988-07-20 1990-01-31 Toshiba Corp Manufacture of semiconductor pressure sensor
JPH0626963A (en) * 1991-03-28 1994-02-04 Foxboro Co:The Overpressure prevention type differential pressure sensor and manufacture thereof
JPH08236788A (en) * 1995-02-28 1996-09-13 Nippon Motorola Ltd Manufacture of semiconductor sensor
JPH10135485A (en) * 1996-10-29 1998-05-22 Matsushita Electric Works Ltd Manufacture of semiconductor pressure sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0230188A (en) * 1988-07-20 1990-01-31 Toshiba Corp Manufacture of semiconductor pressure sensor
JPH0626963A (en) * 1991-03-28 1994-02-04 Foxboro Co:The Overpressure prevention type differential pressure sensor and manufacture thereof
JPH08236788A (en) * 1995-02-28 1996-09-13 Nippon Motorola Ltd Manufacture of semiconductor sensor
JPH10135485A (en) * 1996-10-29 1998-05-22 Matsushita Electric Works Ltd Manufacture of semiconductor pressure sensor

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138411A (en) * 2011-11-28 2013-07-11 Canon Inc Manufacturing method of electrostatic capacity type transducer
US9212049B2 (en) 2012-04-24 2015-12-15 Mitsubishi Electric Corporation SOI wafer, manufacturing method therefor, and MEMS device
US9266715B2 (en) 2012-04-24 2016-02-23 Mitsubishi Electric Corporation SOI wafer, manufacturing method therefor, and MEMS device
CN104165715A (en) * 2013-05-17 2014-11-26 上海芯敏微系统技术有限公司 Pressure transducer manufacturing method and pressure transducer structure
JP2014236149A (en) * 2013-06-04 2014-12-15 株式会社村田製作所 Method for manufacturing semiconductor electronic component
JP2015191917A (en) * 2014-03-27 2015-11-02 株式会社デンソー Soi substrate and physical quantity sensor using the same, manufacturing method for soi substrate and manufacturing method for physical quantity sensor
US9891125B2 (en) 2014-11-28 2018-02-13 Seiko Epson Corporation Electronic device, physical quantity sensor, pressure sensor, vibrator, altimeter, electronic apparatus, and moving object
US10345162B2 (en) 2015-08-28 2019-07-09 Kabushiki Kaisha Toshiba Sensor and electronic device
JP2017083187A (en) * 2015-10-23 2017-05-18 三菱電機株式会社 Semiconductor Pressure Sensor
US10906800B2 (en) 2015-10-23 2021-02-02 Mitsubishi Electric Cornoration Semiconductor pressure sensor
DE102016203174B4 (en) 2015-10-23 2024-04-25 Mitsubishi Electric Corporation Semiconductor pressure sensor
JP2018031714A (en) * 2016-08-26 2018-03-01 日立オートモティブシステムズ株式会社 Physical quantity sensor
JP2018069395A (en) * 2016-10-31 2018-05-10 株式会社豊田中央研究所 MEMS device
JP7393155B2 (en) 2018-08-29 2023-12-06 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング Sensor device and method of manufacturing the sensor device
WO2020158188A1 (en) * 2019-01-30 2020-08-06 株式会社村田製作所 Cavity soi substrate
WO2020217549A1 (en) * 2019-04-24 2020-10-29 三菱電機株式会社 Semiconductor pressure sensor and method for manufacturing same
CN113677968A (en) * 2019-04-24 2021-11-19 三菱电机株式会社 Semiconductor pressure sensor and method for manufacturing the same
KR20210139332A (en) * 2019-04-24 2021-11-22 미쓰비시덴키 가부시키가이샤 Semiconductor pressure sensor and manufacturing method thereof
KR102580617B1 (en) * 2019-04-24 2023-09-19 미쓰비시덴키 가부시키가이샤 Semiconductor pressure sensor and method of manufacturing the same
JP7365974B2 (en) 2020-07-07 2023-10-20 三菱電機株式会社 Semiconductor pressure sensor and its manufacturing method

Similar Documents

Publication Publication Date Title
JP2011164057A (en) Semiconductor pressure sensor, and method of manufacturing the same
JP5558198B2 (en) Semiconductor pressure sensor
US9212049B2 (en) SOI wafer, manufacturing method therefor, and MEMS device
JP5665599B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2007335857A (en) Pressure sensor having chamber and manufacturing method thereof
JP5639985B2 (en) Semiconductor pressure sensor and manufacturing method of semiconductor pressure sensor
TW201408582A (en) Hybrid intergrated component and method for the manufacture thereof
JP5692099B2 (en) Semiconductor pressure sensor and manufacturing method thereof
JP2007250869A (en) Piezo resistance element and method of manufacturing same
KR100904994B1 (en) Method for fabricating pressure sensor and structure of the same
JP5822978B2 (en) Semiconductor pressure sensor
JP4250868B2 (en) Manufacturing method of semiconductor pressure sensor
JP2009250874A (en) Physical quantity sensor and method for manufacturing the same
JP4277655B2 (en) Multi-axis magnetic sensor device and manufacturing method thereof
JP4821839B2 (en) Manufacturing method of semiconductor pressure sensor
JP2007033304A (en) Production method of pressure sensor
JP2013187512A (en) Semiconductor device
JP2007292658A (en) Pressure sensor and manufacturing method of same
JP6742483B1 (en) Semiconductor pressure sensor and manufacturing method thereof
JP3055508B2 (en) Manufacturing method of pressure detector
JP5884667B2 (en) Manufacturing method of semiconductor device
JP2010139382A (en) Semiconductor pressure sensor
JP5170003B2 (en) Manufacturing method of semiconductor device
JP6142735B2 (en) Semiconductor pressure sensor
JP2011075400A (en) Pressure sensor and method of manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A02 Decision of refusal

Effective date: 20130129

Free format text: JAPANESE INTERMEDIATE CODE: A02