JP2011160309A - Capacitive load driving circuit - Google Patents
Capacitive load driving circuit Download PDFInfo
- Publication number
- JP2011160309A JP2011160309A JP2010021794A JP2010021794A JP2011160309A JP 2011160309 A JP2011160309 A JP 2011160309A JP 2010021794 A JP2010021794 A JP 2010021794A JP 2010021794 A JP2010021794 A JP 2010021794A JP 2011160309 A JP2011160309 A JP 2011160309A
- Authority
- JP
- Japan
- Prior art keywords
- capacitive load
- voltage
- output terminals
- charge transfer
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、例えば気体搬送装置の線状電極やワイヤードットプリンタのピエゾ素子など複数の容量性負荷を順次充放電させる容量性負荷駆動回路に関するものである。 The present invention relates to a capacitive load driving circuit that sequentially charges and discharges a plurality of capacitive loads such as linear electrodes of a gas transport device and piezoelectric elements of a wire dot printer.
例えば気体搬送装置の線状電極やワイヤードットプリンタのピエゾ素子などは、複数の容量性負荷を備え、これらの容量性負荷が容量性負荷駆動回路によって順次充放電される。 For example, a linear electrode of a gas transfer device, a piezoelectric element of a wire dot printer, and the like include a plurality of capacitive loads, and these capacitive loads are sequentially charged and discharged by a capacitive load driving circuit.
特許文献1の気体搬送装置は、基板の表面に互いに平行な線状電極が形成され、これらの線状電極の並び順に一定数nを周期としてその一定数ごとに並列接続されるとともに、互いに一定の位相差で且つ同一パターンの電圧が周期的に変化するn相の駆動電圧が印加されるように構成されている。
In the gas transfer device of
図1は特許文献1の気体搬送装置に設けられる配列電極基板部50の平面図である。誘電体基板51の上面には複数の線状電極52が平行且つ一定間隔に配列形成されている。周期パルス電源の出力端子V1〜V4から4相の駆動電圧が入力される。線状電極52はその並び順に4本ごとに接続部53で並列接続されるとともに周期パルス電源の出力端子V1〜V4にそれぞれ接続されている。相数n=4、周期Tとすると(T/4)×(i−1)<t<(T/4)×i(i=1、2、3または4)の時間は線状電極(容量性負荷の電極)に正電圧が印加され、周期Tのその他の時間ではグランド電位が印加される。この電位差によって線状電極間に誘電体バリア放電が生じ、気体分子が電離し、発生した荷電粒子が電界により加速され、荷電粒子及び近傍の気体分子が電界の移動方向へ移動する。
FIG. 1 is a plan view of an array
特許文献2には、ワイヤードットプリンタに用いるピエゾ素子の充電や放電に伴う過大電流によるジュール熱の発生を抑制できる容量性負荷駆動回路が開示されている。すなわち、充電側コイルと放電側コイルとを備えたトランスを設けて、充電された容量性負荷に発生した電圧が次に充電すべき容量性負荷の充電に用いられるように構成されている。
特許文献3には、複数の容量性負荷にインダクタンス成分を含む回路素子を介して電荷の充放電を行わせる容量性負荷駆動回路において、インダクタンス成分を含む回路素子がそれぞれの容量性負荷の充放電回路の共通の経路上に設けられている。
In
特許文献2の容量性負荷駆動回路では、トランジスタ及びダイオードを介して容量性負荷(ピエゾ素子)が充電されるが、この時、ピエゾ素子に供給される電流は、トランスのインダクタンス成分により緩やかな傾きをもって0から直線的に増加する。したがってパルス電圧の立ち上がり時間が長くなる。そのため、気体搬送装置用の駆動回路としては用いられない。
In the capacitive load driving circuit of
また、特許文献3の容量性負荷駆動回路では、容量性負荷とエネルギー蓄積用コンデンサとの間に接続されているインダクタが急激な電流変化を妨げるため、パルス電圧の立ち上がりが遅くなる。そのため、やはり気体搬送装置用の駆動回路としては用いられない。
Further, in the capacitive load driving circuit of
本発明の目的は、パルス電圧の立ち上がり立ち下がりの急峻性を損なうことなく、容量性負荷への電圧印加位置の移動にともなう容量性負荷の充放電にともなうエネルギー損失を抑えた容量性負荷駆動回路を提供することにある。 An object of the present invention is to provide a capacitive load driving circuit that suppresses energy loss associated with charging and discharging of a capacitive load accompanying movement of a voltage application position to the capacitive load without impairing the steepness of rising and falling of the pulse voltage. Is to provide.
容量性負荷回路の入力端子が接続される少なくとも三つの出力端子と、
前記出力端子毎に備えられ、電位の異なる複数の電圧源の一つに選択的に接続して、当該電圧源の電圧を前記出力端子へ出力して前記容量性負荷を充放電する電圧選択用スイッチ素子を備えた容量性負荷駆動回路において、
前記少なくとも三つの出力端子のうち、二つの出力端子間毎に設けられた、インダクタ及び電荷転送用スイッチ素子を含む電荷転送用直列回路と、
前記電圧選択用スイッチ素子のスイッチングを行い、前記複数の出力端子のうち、電圧が切り替わる二つの出力端子間に設けられた前記電荷転送用スイッチ素子を、当該出力端子の電圧が切り替わる遷移時にオンするスイッチ制御手段と、を備える。
At least three output terminals to which the input terminals of the capacitive load circuit are connected;
Provided for each output terminal, selectively connected to one of a plurality of voltage sources having different potentials, and outputs the voltage of the voltage source to the output terminal to charge / discharge the capacitive load. In capacitive load drive circuit with switch element,
A charge transfer series circuit including an inductor and a charge transfer switch element provided between two output terminals of the at least three output terminals;
The voltage selection switch element is switched, and the charge transfer switch element provided between two output terminals of which the voltage is switched among the plurality of output terminals is turned on at the time of transition in which the voltage of the output terminal is switched. Switch control means.
例えば、前記容量性負荷回路の静電容量は、入力端子Pi(n:3以上の整数。i=1,2,・・n)の巡回置換に対してほぼ不変である。 For example, the capacitance of the capacitive load circuit is substantially unchanged with respect to the cyclic replacement of the input terminal Pi (n: an integer equal to or greater than 3; i = 1, 2,... N).
例えば、前記電荷転送用直列回路には、容量性負荷からの放電電流が順方向に流れる向きのダイオードが前記インダクタ及び前記電荷転送用スイッチ素子に対して直列接続される。 For example, in the charge transfer series circuit, a diode in a direction in which a discharge current from a capacitive load flows in a forward direction is connected in series to the inductor and the charge transfer switch element.
例えば、前記スイッチ制御手段は、前記各出力端子に備えられた前記電圧選択用スイッチの全てを開放状態にした状態で、前記電荷転送用スイッチ素子をオンし、当該電荷転送用スイッチ素子をオフした後に、前記各出力端子に備えられた前記電圧選択用スイッチ素子のうち所定の電圧選択用スイッチ素子をオンする。 For example, the switch control unit turns on the charge transfer switch element and turns off the charge transfer switch element in a state where all the voltage selection switches provided in the output terminals are opened. Later, a predetermined voltage selection switch element is turned on among the voltage selection switch elements provided in the output terminals.
本発明によれば、或る容量性負荷に蓄えられた電荷が、他の容量性負荷へ共振電流によって移動することになり、電荷の殆どが無駄なく転送される。また、電荷の移動時に抵抗損失でジュール熱として消費されることがなく、電圧源で必要な電力が低減され、温度上昇も抑えられる。 According to the present invention, the charge stored in a certain capacitive load moves to the other capacitive load by the resonance current, and most of the charge is transferred without waste. Further, it is not consumed as Joule heat due to resistance loss at the time of charge transfer, power required for the voltage source is reduced, and temperature rise is also suppressed.
また、前記電荷転送用直列回路に、容量性負荷からの放電電流が順方向に流れる向きにダイオードが接続されたことにより、容量性負荷とインダクタとの共振により流れる電流の半サイクルのみ自動的に電流が流れる。そのため、電荷転送用スイッチ素子のオン時間を厳密に制御する必要がなく、スイッチング制御も簡単となる。 In addition, since a diode is connected to the charge transfer series circuit in a direction in which the discharge current from the capacitive load flows in the forward direction, only a half cycle of the current flowing due to resonance between the capacitive load and the inductor is automatically performed. Current flows. Therefore, it is not necessary to strictly control the on-time of the charge transfer switch element, and the switching control is simplified.
また、各出力端子に備えられた電圧選択用スイッチの全てを開放状態にした状態で、電荷転送用スイッチ素子がオンされ、当該電荷転送用スイッチ素子がオフした後に、各出力端子に備えられた電圧選択用スイッチ素子のうち所定の電圧選択用スイッチ素子がオンされることにより、各出力端子へ電圧を出力する電圧源に影響を与えることなく、容量性負荷同士の電荷の転送が行える。 In addition, the charge transfer switch element is turned on in a state where all of the voltage selection switches provided in each output terminal are in an open state, and the charge transfer switch element is turned off. By turning on a predetermined voltage selection switch element among the voltage selection switch elements, it is possible to transfer charges between capacitive loads without affecting the voltage source that outputs a voltage to each output terminal.
《第1の実施形態》
第1の実施形態に係る容量性負荷駆動回路の説明の前に、比較例としての容量性負荷駆動回路100の構成を図2に示す。また、その回路各部の波形を図3に示す。
この容量性負荷駆動回路100は、正電圧Vcを発生する直流電源10、4つの出力端子V1〜V4、8つのスイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L、 及びスイッチ制御部11を備えている。
<< First Embodiment >>
Before describing the capacitive load driving circuit according to the first embodiment, a configuration of a capacitive
This capacitive
図3は、時間経過にともなうスイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L のオン/オフ状態の変化、出力端子V1〜V4の電圧変化を示している。 FIG. 3 shows changes in the on / off states of the switching elements S 1H , S 1L , S 2H , S 2L , S 3H , S 3L , S 4H , and S 4L and the voltage changes in the output terminals V1 to V4 with time. Show.
このように、出力端子V1〜V4の各出力端子に、ハイサイドのスイッチ素子S1H,S2H,S3H,S4H 及びローサイドのスイッチ素子S1L,S2L,S3L,S4L を備えたハーフブリッジ構成の回路を設けることによって、ハイレベルの電圧Vcとローレベルの電圧0とを選択的に出力することができる。この例では、相数n=4、周期Tとすると(T/4)×(i−1)<t<(T/4)×i(i=1、2、3または4)の時間にハイレベル(Vc)が出力され、周期Tのその他の時間ではローレベル(グランド電位)が印加される。
Thus, each of the output terminals V1 to V4 includes the high-side switch elements S1H , S2H , S3H , S4H and the low-side switch elements S1L , S2L , S3L , S4L . By providing a circuit having a half bridge configuration, a high level voltage Vc and a
しかし、図2に示した容量性負荷駆動回路100では、次に説明するように、出力端子の電圧を切り替える毎に損失が生じる。図3において時間領域1で示すタイミングを例にすると、このタイミングで出力端子V1がハイレベルからローレベルへ変化し、出力端子V2がローレベルからハイレベルへ変化する。その際、出力端子V1に接続されている容量性負荷に充電されていた電荷がローサイドのスイッチ素子S1L を介して放電される。一方、出力端子V2に接続されている容量性負荷に対する充電電流が出力端子V2のハイサイドのスイッチ素子S2Hを介して流れる。すなわち、充電経路と放電経路は別であり、容量性負荷から放電が行われる毎に電荷エネルギーが殆どスイッチ素子でジュール熱として消費されてしまう。
However, in the capacitive
図4は第1の実施形態に係る容量性負荷駆動回路101の回路図である。また、図5は図4中の各スイッチ素子をスイッチ記号に置換した図である。図2との対比を容易にするため、先ず図5を参照して、第1の実施形態に係る容量性負荷駆動回路101の構成及び動作を説明する。
FIG. 4 is a circuit diagram of the capacitive
この容量性負荷駆動回路101は、正電圧Vcを発生する直流電源10、4つの出力端子V1〜V4、8つの電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L 及びスイッチ制御部12を備えている。図2に示した回路と異なり、4つの出力端子V1〜V4のうち、二つの出力端子間毎に、ダイオードD1〜D4、インダクタL1〜L4及び電荷転送用スイッチ素子S1T〜S4Tを含む電荷転送用直列回路をそれぞれ設けられている。スイッチ制御部12は、本発明に係る「スイッチ制御手段」に相当する。
The capacitive
図6は、時間経過にともなう電圧選択用スイッチ素子スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L のオン/オフ状態の変化、電荷転送用スイッチ素子S1T〜S4Tのオン/オフ状態の変化、及び出力端子V1〜V4の電圧変化を示している。 FIG. 6 shows switching elements for voltage selection switch elements S 1H , S 1L , S 2H , S 2L , S 3H , S 3L , S 4H , and S 4L over time, a switch for charge transfer change the on / off state of the element S 1T to S 4T, and shows the voltage change of the output terminal V1-V4.
このように、電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L のスイッチングにより、出力端子V1,V2、V3,V4の電圧が順にオンに切り替わる。或る出力端子の電圧がオンのとき、残りの出力端子の電圧はオフである。先の出力端子から次の出力端子へオンが切り替わるときに双方がオフする時間領域(遷移時間)が設けられており、遷移時間で二つの出力端子間に設けられた電荷転送用スイッチ素子S1T〜S4T がオンする。
As described above, the voltage selection switch elements S 1H , S 1L , S 2H , S 2L , S 3H , S 3L , S 4H , S 4L are switched to turn on the voltages of the
図6において、例えば時間領域1に着目すると、出力端子V1がハイレベルからローレベルへ変化し、出力端子V2がローレベルからハイレベルへ変化するが、この遷移時に電荷転送用スイッチ素子S1Tがオンする。
In FIG. 6, for example, focusing on the
また、出力電圧が切り替わる際、出力端子V1〜V4は一旦開放状態となり、その時間に電荷転送用スイッチ素子S1T〜S4Tがオンする。
図6において、例えば時間領域1に着目すると、電圧選択用スイッチ素子S1Hがオフしてから電荷転送用スイッチ素子S1Tがオンし、電荷転送用スイッチ素子S1Tがオフしてから、電圧選択用スイッチ素子S1Lがオンする。
Further, when the output voltage is switched, the output terminals V1 to V4 are temporarily opened, and the charge transfer switch elements S 1T to S 4T are turned on at that time.
In FIG. 6, for example, focusing on the
電荷転送用スイッチ素子S1Tがオンしたとき、出力端子V1に接続されている容量性負荷に充電されていた電荷がダイオードD1→インダクタL1→電荷転送用スイッチ素子S1T →出力端子V2に接続されている容量性負荷 の経路で電流が流れる。このとき、出力端子V1に接続されている容量性負荷のキャパシタンスとインダクタL1のインダクタンスとで共振が生じる。すなわち、上記経路で流れる電流は共振電流である。但し、ダイオードD1が経路に挿入されているので、電流が逆方向へ流れてキャパシタンスとインダクタンス間でエネルギーが交互に変換されることはなく、出力端子V1に接続されている容量性負荷からの放電が完了した時点で上記共振電流の通電は終了する。 When the charge transfer switch element S 1T is turned on, the charge charged in the capacitive load connected to the output terminal V1 is connected to the diode D1 → the inductor L1 → the charge transfer switch element S 1T → the output terminal V2. Current flows through the capacitive load path. At this time, resonance occurs between the capacitance of the capacitive load connected to the output terminal V1 and the inductance of the inductor L1. That is, the current flowing through the path is a resonance current. However, since the diode D1 is inserted in the path, current does not flow in the reverse direction and energy is not alternately converted between the capacitance and the inductance, but discharge from the capacitive load connected to the output terminal V1. When the above is completed, the energization of the resonance current ends.
このように、或る容量性負荷(第1の容量性負荷)に蓄えられた電荷が、インダクタ(誘導性リアクタ)を用いて他の容量性負荷(第2の容量性負荷)へ転送されるため、共振電流によって第1の容量性負荷の電荷の殆どが第2の容量性負荷へ移動する。また、電荷の移動時に抵抗損失でジュール熱として消費されることがなく、電圧源で必要な電力が低減され、温度上昇も抑えられる。 In this way, the electric charge stored in a certain capacitive load (first capacitive load) is transferred to another capacitive load (second capacitive load) using an inductor (inductive reactor). Therefore, most of the electric charge of the first capacitive load moves to the second capacitive load due to the resonance current. Further, it is not consumed as Joule heat due to resistance loss at the time of charge transfer, power required for the voltage source is reduced, and temperature rise is also suppressed.
次に、電荷の転送原理についてより理論的に説明する。
まず、図7に容量性負荷の等価回路の例を示す。図7において4つのキャパシタは互いに等しい容量Coを有する。ここで、図7に示した容量性負荷回路の入力端子Pi間の静電容量は、入力端子Pi(i=1,2,3,4)の巡回置換に対してほぼ不変である。ここで、「巡回置換に対して不変である」とは、入力端子Pi(i=1,2,3,4)の添え字の順列{1,2,3,4}を{2,3,4,1}に置換しても回路として区別できないことを指している。
Next, the charge transfer principle will be described more theoretically.
First, FIG. 7 shows an example of an equivalent circuit of a capacitive load. In FIG. 7, the four capacitors have the same capacitance Co. Here, the capacitance between the input terminals Pi of the capacitive load circuit shown in FIG. 7 is almost unchanged with respect to the cyclic replacement of the input terminals Pi (i = 1, 2, 3, 4). Here, “invariant to cyclic permutation” means that the permutation {1, 2, 3, 4} of the subscript of the input terminal Pi (i = 1, 2, 3, 4) is {2, 3, 4, 1} indicates that the circuit cannot be distinguished.
図7に示した容量性負荷の入力端子Pi(i=1,2,3,4)は、図5に示した出力端子Vi(i=1,2,3,4)にそれぞれ接続される。
図8は、図6中に一点鎖線で囲った時間領域1の時間軸を拡大して示した図である。図8において、時刻t1以前では、図8に示される各スイッチ(電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L 及び電荷転送用スイッチ素子S1T〜S4T)の設定から、出力端子V1の電圧はVcであり、出力端子V2、V3、及びV4の各電圧はいずれも0である。
The capacitive load input terminal Pi (i = 1, 2, 3, 4) shown in FIG. 7 is connected to the output terminal Vi (i = 1, 2, 3, 4) shown in FIG.
FIG. 8 is an enlarged view of the time axis of the
時刻t1〜時刻t2においては、図8に示される各スイッチ素子の設定から、V1〜V4の各電圧はいずれも保持される。
時刻t2〜時刻t3においては、図8に示される各スイッチ素子の設定から、図5に示した回路は、図9に示す回路と等価になる。この図9の等価回路に、図7に示した容量性負荷を接続したときの等価回路は図10のようになる。
From time t1 to time t2, the voltages V1 to V4 are all held from the setting of each switch element shown in FIG.
From time t2 to time t3, the circuit shown in FIG. 5 is equivalent to the circuit shown in FIG. 9 because of the setting of each switch element shown in FIG. FIG. 10 shows an equivalent circuit when the capacitive load shown in FIG. 7 is connected to the equivalent circuit shown in FIG.
図8において、時刻t2〜時刻t3においては、出力端子V1の電圧>出力端子V2の電圧の関係であるので、図10中のダイオードD1を省いて解析しても差し支えない。図10中に示したように、各キャパシタの両極の電荷をq1,q2,q4とおき、また、電流i1,i2を図に示したように定める。このとき、3個のキャパシタを巡る閉路に対する電位の関係から、 In FIG. 8, from time t2 to time t3, since the relationship of the voltage of the output terminal V1> the voltage of the output terminal V2 is satisfied, the analysis may be performed without the diode D1 in FIG. As shown in FIG. 10, the electric charges of the two electrodes of each capacitor are set as q1, q2, and q4, and the currents i1 and i2 are determined as shown in the figure. At this time, from the relationship of the potential with respect to the closed circuit around the three capacitors,
が得られる。また、インダクタの両端の電位の関係から、
が得られる。また、各キャパシタにおける電荷と電流の関係から、 Is obtained. Also, from the relationship between charge and current in each capacitor,
が得られる。また、V1〜V4の各電圧は、 Is obtained. Moreover, each voltage of V1-V4 is
のように表される。また、t=t2における電荷について、 It is expressed as In addition, for the charge at t = t2,
が成り立つ。また、t=t2において、インダクタを流れる電流はゼロなので、 Holds. Moreover, since the current flowing through the inductor is zero at t = t2,
が成り立つ。式(1)〜(6)をV1〜V4の各電圧について解くと、 Holds. When equations (1) to (6) are solved for each voltage of V1 to V4,
が得られる。ここで、 Is obtained. here,
である。また、インダクタを流れる電流 は、 It is. The current flowing through the inductor is
である。図10中のダイオードD1に順方向電流が流れる時間は、式(9)より、 It is. The time for the forward current to flow through the diode D1 in FIG.
である。この時間の後は、電流が停止する。 It is. After this time, the current stops.
従って、式(7)は式(10)の時間において有効であり、V1〜V4の各電圧は、図8に描いたように変化することが分かる。この曲線は正弦波の一部である。ここで、また、図8中のTrf1は、式(8)のω0を用いて、 Therefore, Expression (7) is effective during the time of Expression (10), and it can be seen that the voltages V1 to V4 change as illustrated in FIG. This curve is part of a sine wave. Here, Trf1 in FIG. 8 is obtained by using ω 0 in Equation (8).
と表せる。 It can be expressed.
以上の説明においては、図6中の時間領域1に着目して議論したが、他の時間領域においても、同様に電荷の移動が生じ、図6に示したような、出力端子V1〜V4の各電圧の時間変化が実現できる。
In the above description, the discussion was focused on the
本発明によれば、前述した作用効果以外に、前記電荷転送用直列回路に、容量性負荷からの放電電流が順方向に流れる向きにダイオードが接続されたことにより、容量性負荷とインダクタとの共振により流れる電流の半サイクルのみ自動的に電流が流れる。そのため、電荷転送用スイッチ素子のオン時間を厳密に制御する必要がなく、スイッチング制御も簡単となる。 According to the present invention, in addition to the above-described effects, a diode is connected to the charge transfer series circuit in a direction in which a discharge current from the capacitive load flows in the forward direction. A current automatically flows only in a half cycle of the current flowing due to resonance. Therefore, it is not necessary to strictly control the on-time of the charge transfer switch element, and the switching control is simplified.
また、各出力端子に備えられた電圧選択用スイッチの全てを開放状態にした状態で、電荷転送用スイッチ素子がオンされ、当該電荷転送用スイッチ素子がオフした後に、各出力端子に備えられた電圧選択用スイッチ素子のうち所定の電圧選択用スイッチ素子がオンされることにより、各出力端子へ電圧を出力する電圧源に影響を与えることなく、容量性負荷同士の電荷の転送が行える。 In addition, the charge transfer switch element is turned on in a state where all of the voltage selection switches provided in each output terminal are in an open state, and the charge transfer switch element is turned off. By turning on a predetermined voltage selection switch element among the voltage selection switch elements, it is possible to transfer charges between capacitive loads without affecting the voltage source that outputs a voltage to each output terminal.
なお、当然ながら、実際には各素子や導線が持つ抵抗分によるジュール損、基板材料の誘電正接による誘電損、電流の時間変化によって電磁波が生じることによる放射損などがあるが、これらは十分に小さい。 Of course, there are actually Joule loss due to the resistance of each element and conductor, dielectric loss due to the dielectric loss tangent of the substrate material, and radiation loss due to the generation of electromagnetic waves due to changes in current over time. small.
図4は、図5に示した回路の各スイッチ素子をエンハンスメント型nチャネルMOSFETで構成した場合の回路図である。図4中のMOSFETQ1H,Q1L,Q2H,Q2L,Q3H,Q3L,Q4H,Q4L は、図5中の電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L にそれぞれ対応し、図4中のMOSFET Q1T,Q2T,Q3T,Q4T は電荷転送用スイッチ素子S1T,S2T,S3T,S4Tにそれぞれ対応する。 FIG. 4 is a circuit diagram in the case where each switch element of the circuit shown in FIG. 5 is composed of an enhancement type n-channel MOSFET. MOSFETs Q 1H , Q 1L , Q 2H , Q 2L , Q 3H , Q 3L , Q 4H , Q 4L in FIG. 4 are voltage selection switch elements S 1H , S 1L , S 2H , S 2L , The MOSFETs Q 1T , Q 2T , Q 3T , Q 4T in FIG. 4 correspond to the charge transfer switch elements S 1T , S 2T , S 3T , S 4T respectively corresponding to S 3H , S 3L , S 4H , S 4L . Each corresponds.
図4に示したスイッチ制御部12は、各MOSFETのゲート−ソース間へ制御信号を出力し、そのことによって各MOSFETをオンする。各MOSFETはエンハンスメント型nチャネルMOSFETであるので、ゲート電圧VG1H、VG1L、VG1T、VG2H、VG2L、VG2T、VG3H、VG3L、VG3T、VG4H、VG4L、VG4T がローレベル(0V)のときオフ状態を保ち、ゲート電圧がハイレベルのときオンする。
The
ダイオードD1〜D4は、例えば、電圧Vcより大きな耐電圧を有するファースト・リカバリ・ダイオードである。ファースト・リカバリ・ダイオードを用いることによって、共振電流の半サイクル分の電流のみが確実に通電されて、容量性負荷からインダクタL1〜L4へのエネルギーの移動が高効率で行われる。 The diodes D1 to D4 are, for example, fast recovery diodes having a withstand voltage higher than the voltage Vc. By using the fast recovery diode, only the current corresponding to a half cycle of the resonance current is reliably energized, and the energy is transferred from the capacitive load to the inductors L1 to L4 with high efficiency.
《第2の実施形態》
第1の実施形態では、電圧選択用スイッチ素子のスイッチング(選択的接続)を行い、複数の出力端子のうち、電圧が切り替わる二つの出力端子間に設けられた電荷転送用スイッチ素子のみを、当該出力電圧が切り替わる遷移時にオンするようにしたが、電荷転送用スイッチ素子のオン制御はこれに限らない。例えば、図9・図10に示した例では、出力端子V3,V4の出力電圧は0であり、且つ出力端子V3とV4のいずれにも容量性負荷が接続されていない状態と等価である。このタイミングで、出力端子V3−V4間に設けられた電荷転送用スイッチ素子S3Tがオンするように制御しても構わない。すなわち、このタイミングで電荷転送用スイッチ素子S1T とS3T の両方がオンされる。
<< Second Embodiment >>
In the first embodiment, switching (selective connection) of the voltage selection switch element is performed, and among the plurality of output terminals, only the charge transfer switch element provided between the two output terminals where the voltage is switched is Although it is turned on at the time of transition when the output voltage is switched, the on-control of the charge transfer switch element is not limited to this. For example, in the example shown in FIGS. 9 and 10, the output voltage of the output terminals V3 and V4 is 0, and this is equivalent to the state where no capacitive load is connected to any of the output terminals V3 and V4. At this timing, the charge transfer switch element S3T provided between the output terminals V3 and V4 may be controlled to be turned on. That is, both of the charge transfer switch elements S 1T and S 3T are turned on at this timing.
図11は、上記の制御を行った場合の、時間経過にともなう電圧選択用スイッチ素子S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L のオン/オフ状態の変化、電荷転送用スイッチ素子S1T〜S4Tのオン/オフ状態の変化、及び出力端子V1〜V4の電圧変化を示している。回路自体は図4・図5に示したものと同様である。
FIG. 11 shows ON / OFF states of voltage selection switch elements S 1H , S 1L , S 2H , S 2L , S 3H , S 3L , S 4H , and S 4L as time elapses when the above control is performed. , Changes in the on / off states of the charge transfer switch elements S 1T to S 4T , and voltage changes in the
このように電荷の転送に関与しないタイミングでは電荷転送用スイッチ素子の状態を任意に定めてもよい。 As described above, the state of the charge transfer switch element may be arbitrarily determined at a timing not involved in charge transfer.
《他の実施形態》
以上に示した各実施形態では、相数nが4の場合を例示したが、本発明は一般に相数が2以上であれば適用可能である。特許文献1に示されているような気体搬送装置に適用する場合に限定しても相数nが3以上であればよい。
<< Other embodiments >>
In each of the embodiments described above, the case where the number of phases n is 4 is exemplified, but the present invention is generally applicable if the number of phases is 2 or more. Even if it is limited to the case where it is applied to a gas conveying device as shown in
容量性負荷回路の入力端子間の静電容量は、入力端子Pi(n:3以上の整数。i=1,2,・・n)の巡回置換に対してほぼ不変であるとして説明したが、容量性負荷駆動回路の動作において複数の静電容量C0がまったく同じであることを必ずしも要しない。静電容量C0が互いに多少異なっていても問題なく動作する。しかし、負荷容量が一定でない場合、一定の場合に比べて正電圧Vcを高くしなくてはならないので、周期パルス電源の設計容易性の観点から静電容量C0の変動は10%以下であることが好ましい。 The capacitance between the input terminals of the capacitive load circuit has been described as being almost unchanged with respect to the cyclic permutation of the input terminal Pi (n: integer of 3 or more, i = 1, 2,... N). In the operation of the capacitive load driving circuit, it is not always necessary that the plurality of capacitances C 0 are exactly the same. Even if the capacitances C 0 are slightly different from each other, the operation is performed without any problem. However, when the load capacity is not constant, the positive voltage Vc must be increased compared to the case where the load capacity is constant. Therefore, the fluctuation of the capacitance C 0 is 10% or less from the viewpoint of ease of design of the periodic pulse power supply. It is preferable.
容量性負荷回路として、入力端子P1−P2間、P2−P3間、P3−P4間、及びP4−P1間にそれぞれ等価静電容量C0がリング状に接続された構成を示したが、これに限定されない。例えば、P1−P3間とP2−P4間にさらに静電容量C1が接続された構成でも入力端子Piの巡回置換に対してほぼ不変である。 As the capacitive load circuit, a configuration is shown in which the equivalent capacitance C 0 is connected in a ring shape between the input terminals P1 and P2, between P2 and P3, between P3 and P4, and between P4 and P1. It is not limited to. For example, it is substantially invariant to a cyclic permutation of the input terminal Pi be configured to further the capacitance C 1 is connected between P1-P3 between the P2-P4.
D1〜D4…ダイオード
L1〜L4…インダクタ
P1〜P4…入力端子
Q1H,Q1L,Q2H,Q2L,Q3H,Q3L,Q4H,Q4L…電圧選択用MOSFET
Q1T,Q2T,Q3T,Q4T …電荷転送用MOSFET
Vc…正電圧
VG1H、VG1L、VG1T、VG2H、VG2L、VG2T、VG3H、VG3L、VG3T、VG4H、VG4L、VG4T …ゲート電圧
Co …容量性負荷の等価容量
S1H,S1L,S2H,S2L,S3H,S3L,S4H,S4L…電圧選択用スイッチ素子
S1T,S2T,S3T,S4T…電荷転送用スイッチ素子
V1〜V4…出力端子
10…直流電源
11,12…スイッチ制御部
50…配列電極基板部
51…誘電体基板
52…線状電極
53…接続部
100,101…容量性負荷駆動回路
D1 to D4 ... diodes L1 to L4 ... inductor P1 to P4 ... input terminal Q 1H, Q 1L, Q 2H ,
Q 1T , Q 2T , Q 3T , Q 4T ... MOSFET for charge transfer
Vc: Positive voltage V G1H , V G1L , V G1T , V G2H , V G2L , V G2T , V G3H , V G3L , V G3T , V G4H , V G4L , V G4T ... Capacitive load Co ... Capacitive load S1H , S1L , S2H , S2L , S3H , S3L , S4H , S4L ... voltage selection switch elements S1T , S2T , S3T , S4T ... charge transfer switch elements V1 to V4 ...
Claims (4)
前記出力端子毎に備えられ、電位の異なる複数の電圧源の一つに選択的に接続して、当該電圧源の電圧を前記出力端子へ出力して前記容量性負荷を充放電する電圧選択用スイッチ素子を備えた容量性負荷駆動回路において、
前記すくなくとも三つの出力端子のうち、二つの出力端子間毎に設けられた、インダクタ及び電荷転送用スイッチ素子を含む電荷転送用直列回路と、
前記電圧選択用スイッチ素子のスイッチングを行い、前記複数の出力端子のうち、電圧が切り替わる二つの出力端子間に設けられた前記電荷転送用スイッチ素子を、当該出力端子の電圧が切り替わる遷移時にオンするスイッチ制御手段と、を備えた容量性負荷駆動回路。 At least three output terminals to which the input terminal of the capacitive load circuit is connected and each of the output terminals is selectively connected to one of a plurality of voltage sources having different potentials, and the voltage of the voltage source is In a capacitive load drive circuit including a voltage selection switch element that outputs to an output terminal and charges and discharges the capacitive load,
A charge transfer series circuit including an inductor and a charge transfer switch element provided between two output terminals of the at least three output terminals;
The voltage selection switch element is switched, and the charge transfer switch element provided between two output terminals of which the voltage is switched among the plurality of output terminals is turned on at the time of transition in which the voltage of the output terminal is switched. And a capacitive load drive circuit comprising switch control means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010021794A JP2011160309A (en) | 2010-02-03 | 2010-02-03 | Capacitive load driving circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010021794A JP2011160309A (en) | 2010-02-03 | 2010-02-03 | Capacitive load driving circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011160309A true JP2011160309A (en) | 2011-08-18 |
Family
ID=44591864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010021794A Pending JP2011160309A (en) | 2010-02-03 | 2010-02-03 | Capacitive load driving circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011160309A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106716835A (en) * | 2014-09-18 | 2017-05-24 | 三美电机株式会社 | Capacitive load drive circuit and optical scanning device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5990424A (en) * | 1982-11-15 | 1984-05-24 | Hitachi Ltd | Driver of capacitive load |
JPH0936721A (en) * | 1995-07-18 | 1997-02-07 | Canon Inc | Capacitive load driver |
JPH10105113A (en) * | 1996-09-26 | 1998-04-24 | Hitachi Ltd | Method and circuit for driving capacitive load |
JP2000122595A (en) * | 1998-10-15 | 2000-04-28 | Nec Corp | Power collection driving device |
-
2010
- 2010-02-03 JP JP2010021794A patent/JP2011160309A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5990424A (en) * | 1982-11-15 | 1984-05-24 | Hitachi Ltd | Driver of capacitive load |
JPH0936721A (en) * | 1995-07-18 | 1997-02-07 | Canon Inc | Capacitive load driver |
JPH10105113A (en) * | 1996-09-26 | 1998-04-24 | Hitachi Ltd | Method and circuit for driving capacitive load |
JP2000122595A (en) * | 1998-10-15 | 2000-04-28 | Nec Corp | Power collection driving device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106716835A (en) * | 2014-09-18 | 2017-05-24 | 三美电机株式会社 | Capacitive load drive circuit and optical scanning device |
US10234679B2 (en) | 2014-09-18 | 2019-03-19 | Mitsumi Electric Co., Ltd. | Capacitive-load driver circuit and optical scanner |
CN106716835B (en) * | 2014-09-18 | 2019-09-13 | 三美电机株式会社 | Capacitive load driving circuit and light scanning apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9806616B2 (en) | Control circuit for multiple high side switches | |
EP2787617B1 (en) | Active snubber topology | |
US9263935B2 (en) | Charge and discharge signal circuit and DC-DC converter | |
JP6328056B2 (en) | Semiconductor integrated circuit device and power supply system | |
JP2009176749A (en) | Electronic circuit | |
CN102158217A (en) | Circuit device, electronic equipment, and method for supplying power | |
WO2006057365A1 (en) | High-voltage pulse generating circuit | |
CN103682990B (en) | Ionizer | |
JP2011160309A (en) | Capacitive load driving circuit | |
EP2961056A1 (en) | Alternating current power source device | |
JP2010119177A (en) | Multiphase dc/dc converter | |
CN105917564B (en) | Circuit and method for Operation switch adjuster | |
Roche | Solid state pulsed power systems | |
CN102832822A (en) | Switching power supply apparatus | |
JP2007181375A (en) | High-voltage pulse generation circuit and pulse width changing method | |
WO2014041386A1 (en) | Power switching device, three phase bridge inverter, and method of operating a power switching device | |
KR20060051680A (en) | Amplifier designed to generate a rectangular voltage signal with soft switching on a capacitive load | |
US8787053B2 (en) | Close control of electric power converters | |
JP2007202317A (en) | Charge pump circuit and electrical equipment with the same | |
US10998817B2 (en) | Auto calibration dead-time control circuit | |
JP2009159696A (en) | Switching power supply device | |
KR101970870B1 (en) | Gate voltage control device | |
JP4783628B2 (en) | Discharge device | |
JP6277691B2 (en) | Control signal generation circuit and circuit device | |
JP6370524B1 (en) | Gate drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
A02 | Decision of refusal |
Effective date: 20140121 Free format text: JAPANESE INTERMEDIATE CODE: A02 |