JP2011154105A - Liquid crystal display device and bias current adjusting method - Google Patents
Liquid crystal display device and bias current adjusting method Download PDFInfo
- Publication number
- JP2011154105A JP2011154105A JP2010014450A JP2010014450A JP2011154105A JP 2011154105 A JP2011154105 A JP 2011154105A JP 2010014450 A JP2010014450 A JP 2010014450A JP 2010014450 A JP2010014450 A JP 2010014450A JP 2011154105 A JP2011154105 A JP 2011154105A
- Authority
- JP
- Japan
- Prior art keywords
- source output
- bias current
- voltage
- liquid crystal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
Description
本発明は、液晶表示装置及びバイアス電流調整方法に関し、特に、液晶表示装置における消費電力の最適化に関する。 The present invention relates to a liquid crystal display device and a bias current adjustment method, and more particularly to optimization of power consumption in a liquid crystal display device.
近年、液晶表示装置のパネルが大型化され、かつ動作周波数も高速化している。そのため、液晶表示装置における表示部分を制御するために、ソース出力の高速動作を行う必要がある。そして、ソース出力に対する液晶パネル負荷へ電荷を充放電するための駆動能力を向上させることにより高速動作を実現していた。
液晶表示装置の表示品質を十分満足するためには、液晶パネル負荷のばらつきやICの製造ばらつきを考慮したマージンをもったバイアス電流を選定する。これにより、駆動能力を向上させることができる。しかしながら、マージンを持ったバイアス電流を選定することにより、過剰な消費電流が生じてバイアス電流が増加してしまう。バッテリー駆動を必要とする携帯機器の分野では、当該バイアス電流の増加により消費電力が増加してしまうと、使用時間等に影響が生じるため、低消費電力化が求められている。
In recent years, the panels of liquid crystal display devices have become larger and the operating frequency has been increased. For this reason, in order to control the display portion in the liquid crystal display device, it is necessary to perform high-speed operation of the source output. And the high-speed operation | movement was implement | achieved by improving the drive capability for charging / discharging an electric charge to the liquid crystal panel load with respect to a source output.
In order to sufficiently satisfy the display quality of the liquid crystal display device, a bias current having a margin in consideration of variations in liquid crystal panel loads and IC manufacturing variations is selected. Thereby, drive capability can be improved. However, by selecting a bias current having a margin, excessive current consumption occurs and the bias current increases. In the field of portable devices that require battery driving, if power consumption increases due to an increase in the bias current, the usage time and the like are affected. Therefore, low power consumption is required.
例えば、特許文献1には、水平ドライバICに使用されるバイアス回路部が記載されている。特許文献1の図3には、当該バイアス回路部の回路図が記載されている。特許文献1の図3に示すように、特許文献1に記載のバイアス回路部は、バイアス電流源として、直列接続された2つのPチャネルMOSトランジスタを備えている。さらに、特許文献1では、何れかのPチャネルMOSトランジスタのソース及びドレインのそれぞれにバイアス調節端子を接続している。これにより、特許文献1では、当該バイアス調節端子間の状態を、開放状態、短絡状態、又は、外付けの抵抗により調節する状態の何れかにすることにより、水平ドライバICを液晶パネルの負荷の大きさに応じて駆動することができる。
For example,
しかしながら、特許文献1に記載の従来技術では、液晶表示装置毎に、バイアス電流の調節を行う必要がある。そのため、消費電力を低減できないという問題がある。
具体的には、特許文献1に記載の従来技術では、外付けの抵抗により、バイアス電流の調節を行う。そして、特許文献1においても同様に、パネル負荷のばらつきやICの製造ばらつきによるバイアス電流の不足に対応する必要がある。そのため、液晶パネル負荷のばらつきやICの製造ばらつきを考慮したマージンをもったバイアス電流が流れるように、外付けの抵抗の抵抗値を、マージンを持った抵抗値とする必要がある。したがって、特許文献1に記載の従来技術では、最適な消費電流の設定が困難となり、消費電力を十分に低減することができない。
However, in the prior art described in
Specifically, in the prior art described in
本発明の第1の態様にかかる液晶表示装置は、ソース出力回路と、電圧比較回路と、バイアス電流設定発生回路と、バイアス電流生成回路と、を備えるものである。前記ソース出力回路は、階調電圧とバイアス電流とに基づいて、ソース出力電圧を出力する。また、前記電圧比較回路は、前記ソース出力電圧と複数のソース出力振幅基準電圧とを比較し、比較結果を出力する。また、前記バイアス電流設定発生回路は、前記比較結果が、前記ソース出力電圧と前記ソース出力振幅基準電圧とが一致しないことを示す場合に、前記バイアス電流の電流値を調整するためのバイアス電流設定信号を出力する。また、前記バイアス電流生成回路は、前記バイアス電流設定信号に基づく電流値の前記バイアス電流を生成する。 A liquid crystal display device according to a first aspect of the present invention includes a source output circuit, a voltage comparison circuit, a bias current setting generation circuit, and a bias current generation circuit. The source output circuit outputs a source output voltage based on the gradation voltage and the bias current. The voltage comparison circuit compares the source output voltage with a plurality of source output amplitude reference voltages and outputs a comparison result. The bias current setting generation circuit is configured to adjust a bias current setting for adjusting a current value of the bias current when the comparison result indicates that the source output voltage does not match the source output amplitude reference voltage. Output a signal. The bias current generation circuit generates the bias current having a current value based on the bias current setting signal.
本発明の第1の態様においては、ソース出力電圧と、ソース出力振幅基準電圧とが一致しない場合にのみ、バイアス電流の電流値を調整する。そのため、液晶表示装置の負荷に応じた電流値を選択することができる。これにより、ソース出力回路の増幅器の消費電流の過不足を押さえることができる。従って、液晶表示装置の消費電流を最適にすることができ、消費電力を十分に低減することができる。 In the first aspect of the present invention, the current value of the bias current is adjusted only when the source output voltage does not match the source output amplitude reference voltage. Therefore, the current value according to the load of the liquid crystal display device can be selected. As a result, excess or deficiency in the current consumption of the amplifier of the source output circuit can be suppressed. Therefore, the current consumption of the liquid crystal display device can be optimized, and the power consumption can be sufficiently reduced.
本発明の第2の態様にかかるバイアス電流調整方法は、液晶表示装置が、ソース出力処理と、電圧比較処理と、バイアス電流設定発生処理と、バイアス電流生成処理と、を実行するものである。前記液晶表示装置は、前記ソース出力処理において、階調電圧とバイアス電流とに基づいて、ソース出力電圧を出力する。また、前記液晶表示装置は、前記電圧比較処理において、前記ソース出力電圧と複数のソース出力振幅基準電圧とを比較し、比較結果を出力する。また、前記液晶表示装置は、前記バイアス電流設定発生処理において、前記比較結果が、前記ソース出力電圧と前記ソース出力振幅基準電圧とが一致しないことを示す場合に、前記バイアス電流の電流値を調整するためのバイアス電流設定信号を出力する。また、前記液晶表示装置は、前記バイアス電流生成処理において、前記バイアス電流設定信号に基づく電流値の前記バイアス電流を生成する。 In the bias current adjustment method according to the second aspect of the present invention, the liquid crystal display device executes a source output process, a voltage comparison process, a bias current setting generation process, and a bias current generation process. In the source output process, the liquid crystal display device outputs a source output voltage based on the gradation voltage and the bias current. In the voltage comparison process, the liquid crystal display device compares the source output voltage with a plurality of source output amplitude reference voltages, and outputs a comparison result. The liquid crystal display device adjusts the current value of the bias current when the comparison result indicates that the source output voltage does not match the source output amplitude reference voltage in the bias current setting generation process. To output a bias current setting signal. The liquid crystal display device generates the bias current having a current value based on the bias current setting signal in the bias current generation process.
本発明の第2の態様においては、ソース出力電圧と、ソース出力振幅基準電圧とが一致しない場合にのみ、バイアス電流の電流値を調整する。そのため、液晶表示装置の負荷に応じた電流値を選択することができる。これにより、ソース出力回路の増幅器の消費電流の過不足を押さえることができる。従って、液晶表示装置の消費電流を最適にすることができ、消費電力を十分に低減することができる。 In the second aspect of the present invention, the current value of the bias current is adjusted only when the source output voltage does not match the source output amplitude reference voltage. Therefore, the current value according to the load of the liquid crystal display device can be selected. As a result, excess or deficiency in the current consumption of the amplifier of the source output circuit can be suppressed. Therefore, the current consumption of the liquid crystal display device can be optimized, and the power consumption can be sufficiently reduced.
本発明により、液晶表示装置の消費電流を最適にすることができ、消費電力を十分に低減することができる。 According to the present invention, the current consumption of the liquid crystal display device can be optimized, and the power consumption can be sufficiently reduced.
以下に、本発明を適用可能な実施の形態を説明する。なお、本発明は、以下の実施の形態に限定されるものではない。
実施の形態1.
図1に、本発明の実施の形態1に係る液晶表示装置100の一例を示すブロック図を示す。
液晶表示装置100は、図1に示すように、階調電圧生成回路101、ソース出力回路102、バイアス電流生成回路103、電圧比較回路104、バイアス電流設定発生回路105、判定タイミング生成回路106などを有している。
また、液晶表示装置100は、CPU(Central Processor Unit)などを備える制御部(図示省略)、記録媒体(図示省略)などを有している。記録媒体は、液晶表示装置100を制御するための各種プログラム(図示省略)及びデータ(図示省略)などを格納している。そして、制御部が記録媒体に格納されている各種プログラムを実行することにより、液晶表示装置100の各部を制御する。なお、制御部は、FPGA(Field Programmable Gate Aray)などで構成されてもよい。
Hereinafter, embodiments to which the present invention can be applied will be described. Note that the present invention is not limited to the following embodiments.
FIG. 1 is a block diagram showing an example of a liquid
As shown in FIG. 1, the liquid
The liquid
階調電圧生成回路101は、階調電圧117をソース出力回路102に入力する。また、階調電圧生成回路101は、ソース出力振幅最大基準電圧111(ソース出力振幅基準電圧)と、ソース出力振幅最小基準電圧112(ソース出力振幅基準電圧)とを電圧比較回路104に入力する。
The gradation
ソース出力回路102は、階調電圧117と、バイアス電流生成回路103から入力されるバイアス電流116と、に基づいて、ソース出力電圧118を電圧比較回路104に入力する。
The
バイアス電流生成回路103は、バイアス電流設定発生回路105から入力されるバイアス電流設定信号115に基づいて、バイアス電流116をソース出力回路102に入力する。
The bias
電圧比較回路104には、階調電圧生成回路101からソース出力振幅最大基準電圧111と、ソース出力振幅最小基準電圧112が入力される。また、電圧比較回路104には、ソース出力回路102からソース出力電圧118が入力される。また、電圧比較回路104には、判定タイミング生成回路106から電圧比較判定タイミング信号114が入力される。そして、電圧比較回路104は、電圧比較判定タイミング信号114に基づくタイミングにおいて、ソース出力電圧118と、ソース出力振幅最大基準電圧111又はソース出力振幅最小基準電圧112と、を比較し、比較結果に基づいて、バイアス電流調整判定信号113をバイアス電流設定発生回路105に入力する。
The
バイアス電流設定発生回路105には、電圧比較回路104からバイアス電流調整判定信号113が入力される。また、バイアス電流設定発生回路105には、外部から、インターフェース入力信号120が入力される。そして、バイアス電流設定発生回路105は、バイアス電流調整判定信号113に基づいて、バイアス電流生成回路103に、バイアス電流設定信号115を入力する。
具体的には、ソース出力電圧118の立ち上がりにおいてソース出力電圧118がソース出力振幅最大基準電圧111と一致しないことを示すバイアス電流調整判定信号113が入力された場合に、バイアス電流設定発生回路105は、バイアス電流を増加させるためのバイアス電流設定信号115をバイアス電流生成回路103に入力する。これにより、ソース出力電圧118がソース出力振幅最大基準電圧111と一致するように、バイアス電流が調整される。
一方、ソース出力電圧118の立ち下がりにおいてソース出力電圧118がソース出力振幅最小基準電圧112と一致しないことを示すバイアス電流調整判定信号113が入力された場合に、バイアス電流設定発生回路105は、バイアス電流を減少させるためのバイアス電流設定信号115をバイアス電流生成回路103に入力する。これにより、ソース出力電圧118がソース出力振幅最小基準電圧112と一致するように、バイアス電流が調整される。
なお、バイアス電流設定発生回路105には、バイアス電流調整判定信号113と同様の信号が、インターフェース入力信号120として入力されてもよい。
A bias current
Specifically, when the bias current
On the other hand, when the bias current
A signal similar to the bias current
判定タイミング生成回路106には、クロック119が入力される。そして、判定タイミング生成回路106は、クロック119に基づいて、電圧比較判定タイミング信号114を電圧比較回路104に入力する。
また、判定タイミング生成回路106は、電圧比較判定タイミング信号114を生成するタイミングを調整することにより、電圧比較回路104がソース出力電圧118と、ソース出力振幅最大基準電圧111又はソース出力振幅最小基準電圧112と、を比較するタイミングを調整する。
A
In addition, the determination
次に、本発明の実施の形態1に係る液晶表示装置100の制御方法について、図2乃至図4を参照しながら説明する。図2は、液晶表示装置100の制御方法を示すフローチャートである。具体的には、図2では、液晶表示装置100の制御方法のうち、バイアス電流調整方法について示している。また、図3、図4は、液晶表示装置100におけるバイアス電流調整動作を説明するタイミングチャートである。
図2に示すように、まず、ソース出力回路102は、バイアス電流自動調整を伴った表示動作を開始し、ソース出力電圧118を電圧比較回路104に入力する(ステップS1)。
Next, a method for controlling the liquid
As shown in FIG. 2, first, the
次に、電圧比較回路104は、判定タイミング生成回路106から電圧比較判定タイミング信号114が入力されているか否かを判断する(ステップS2)。
ステップS2において、電圧比較回路104が、電圧比較判定タイミング信号114が入力されていないと判断した場合には(ステップS2;No)、ステップS1に戻る。
ステップS2において、電圧比較回路104が、電圧比較判定タイミング信号114が入力されていると判断した場合には(ステップS2;Yes)、電圧比較回路104は、電圧比較判定タイミング信号114に基づくタイミングで、ソース出力振幅最大基準電圧111又はソース出力振幅最小基準電圧112と、ソース出力電圧118とを比較する(ステップS3)。
Next, the
In step S2, when the
When the
ステップS3において、ソース出力振幅最大基準電圧111又はソース出力振幅最小基準電圧112とソース出力電圧118とが一致していない場合には(ステップS3;No)、当該比較結果をバイアス電流調整判定信号113として、バイアス電流設定発生回路105に入力する(ステップS4)。これにより、バイアス電流が調整される。
ステップS3において、ソース出力振幅最大基準電圧111又はソース出力振幅最小基準電圧112とソース出力電圧118とが一致している場合には(ステップS3;Yes)、本処理を終了する。
In step S3, if the source output amplitude
In step S3, when the source output amplitude
次に、図3に示すタイミングチャートを参照しながら、バイアス電流調整処理(ステップS4の処理)が実行される場合における液晶表示装置100の動作を説明する。
まず、時刻T11より前において、ソース出力電圧118は、ソース出力振幅最小基準電圧112とほぼ同じとなっている。そして、時刻T11において、ソース出力電圧118が立ち上がり始める。
Next, the operation of the liquid
First, before the time T11, the
次いで、時刻T12において、クロック119に基づいて、判定タイミング生成回路106により生成された電圧比較判定タイミング信号114が立ち上がり、時刻T13において、当該電圧比較判定タイミング信号114が立ち下がる。すなわち、電圧比較判定信号114のパルス幅は、時刻T12と時刻T13との間の時間に等しい。
Next, at time T12, based on the
そして、電圧比較回路104は、時刻T12と時刻T13との間の時間において、ソース出力電圧118とソース出力振幅最大基準電圧111とを比較する。電圧比較回路104は、ソース出力電圧118とソース出力振幅最大基準電圧111との間に電位差がある場合は、時刻T13から、ソース出力電圧118とソース出力振幅最大基準電圧111との電位差がなくなるまで、すなわち時刻T14まで、バイアス電流調整判定信号113をバイアス電流設定発生回路105に入力する。すなわち、バイアス電流調整判定信号のパルス幅は、時刻T13と時刻T14との間の時間に等しい。
Then, the
そして、バイアス電流設定発生回路105は、バイアス電流調整判定信号113の立ち上がりエッジにおいて、すなわち時刻T13において、バイアス電流生成回路103からソース出力回路102に入力されるバイアス電流116が増加するように、バイアス電流設定発生回路105からバイアス電流生成回路103に入力されるバイアス電流設定信号115を変更する。
Then, the bias current
また、時刻T14から時刻T15の間において、ソース出力電圧118は、ソース出力振幅最大基準電圧111とほぼ同じとなっている。そして、時刻T15において、ソース出力電圧118が立ち下がり始める。
Further, between time T14 and time T15, the
次いで、時刻T16において、クロック119に基づいて、判定タイミング生成回路106により生成された電圧比較判定タイミング信号114が立ち上がり、時刻T17において、当該電圧比較判定タイミング信号114が立ち下がる。すなわち、電圧比較判定信号114のパルス幅は、時刻T16と時刻T17との間の時間に等しい。
Next, at time T16, based on the
そして、電圧比較回路104は、時刻T16と時刻T17との間の時間において、ソース出力電圧118とソース出力振幅最小基準電圧112とを比較する。電圧比較回路104は、ソース出力電圧118とソース出力振幅最小基準電圧112との間に電位差がある場合は、時刻T17から、ソース出力電圧118とソース出力振幅最小基準電圧112との電位差がなくなるまで、すなわち時刻T18まで、バイアス電流調整判定信号113をバイアス電流設定発生回路105に入力する。すなわち、バイアス電流調整判定信号のパルス幅は、時刻T17と時刻T18との間の時間に等しい。
Then, the
そして、バイアス電流設定発生回路105は、バイアス電流調整判定信号113の立ち上がりエッジにおいて、すなわち時刻T17において、バイアス電流生成回路103からソース出力回路102に入力されるバイアス電流116が減少するように、バイアス電流設定発生回路105からバイアス電流生成回路103に入力されるバイアス電流設定信号115を変更する。
Then, the bias current
次に、図4に示すタイミングチャートを参照しながら、バイアス電流調整処理(ステップS4の処理)が実行されない場合における液晶表示装置100の動作を説明する。
まず、時刻T21より前において、ソース出力電圧118は、ソース出力振幅最小基準電圧112とほぼ同じとなっている。そして、時刻T21において、ソース出力電圧118が立ち上がり始める。
Next, the operation of the liquid
First, before the time T21, the
次いで、時刻T22において、クロック119に基づいて、判定タイミング生成回路106により生成された電圧比較判定タイミング信号114が立ち上がり、時刻T23において、当該電圧比較判定タイミング信号114が立ち下がる。すなわち、電圧比較判定信号114のパルス幅は、時刻T22と時刻T23との間の時間に等しい。
Next, at time T22, based on the
そして、電圧比較回路104は、時刻T22と時刻T23との間の時間において、ソース出力電圧118とソース出力振幅最大基準電圧111とを比較する。図4の場合、ソース出力電圧118は、時刻T21と時刻T22との間のある時刻において、ソース出力振幅最大基準電圧111とほぼ同じ電圧まで立ち上がっている。そのため、時刻T22から時刻T23との間の時間において、ソース出力電圧118とソース出力振幅最大基準電圧111との間に電位差がほぼない。そのため、電圧比較回路104は、バイアス電流調整判定信号113をバイアス電流設定発生回路105に入力しない。そのため、バイアス電流設定発生回路105において、バイアス電流生成回路103に入力されるバイアス電流設定信号115が変更されない。これにより、バイアス電流生成回路103からソース出力回路102に入力されるバイアス電流116の調整が行われない。
Then, the
また、時刻T21と時刻T22との間のある時刻から時刻T24の間において、ソース出力電圧118は、ソース出力振幅最大基準電圧111とほぼ同じとなっている。そして、時刻T24において、ソース出力電圧118が立ち下がり始める。
In addition, the
次いで、時刻T25において、クロック119に基づいて、判定タイミング生成回路106により生成された電圧比較判定タイミング信号114が立ち上がり、時刻T26において、当該電圧比較判定タイミング信号114が立ち下がる。すなわち、電圧比較判定信号114のパルス幅は、時刻T25と時刻T26との間の時間に等しい。
Next, at time T25, based on the
そして、電圧比較回路104は、時刻T25と時刻T26との間の時間において、ソース出力電圧118とソース出力振幅最小基準電圧112とを比較する。図4の場合、ソース出力電圧118は、時刻T24と時刻T25との間のある時刻において、ソース出力振幅最小基準電圧112とほぼ同じ電圧まで立ち下っている。そのため、時刻T25から時刻T26との間の時間において、ソース出力電圧118とソース出力振幅最小基準電圧112との間に電位差がほぼない。そのため、電圧比較回路104は、バイアス電流調整判定信号113をバイアス電流設定発生回路105に入力しない。そのため、バイアス電流設定発生回路105において、バイアス電流生成回路103に入力されるバイアス電流設定信号115が変更されない。これにより、バイアス電流生成回路103からソース出力回路102に入力されるバイアス電流116の調整が行われない。
Then, the
次に、図5を参照しながら、本発明の実施の形態1に係る液晶表示装置100によって得られる効果について説明する。図5の上段に、バイアス電流値に動作マージンが含まれている場合のソース出力電圧118を示し、図5の下段に、バイアス電流値に動作マージンが含まれていない場合のソース出力電圧118を示す。
Next, effects obtained by the liquid
まず、図5の上段に示す、バイアス電流値に動作マージンが含まれている場合のソース出力電圧118について説明する。図5の上段に示すように、ソース出力電圧118は、時刻T31から時刻T32までにおいて、ソース出力振幅最小基準電圧112からソース出力振幅最大基準電圧111まで立ち上がる。ここで、時刻T31から時刻T32までの期間をソース出力電圧118の立ち上がり期間TM1と称する。
また、図5の上段に示すように、ソース出力電圧118は、時刻T32から時刻T35までにおいて、ソース出力振幅最大基準電圧111とほぼ同じとなっている。そして、ソース出力電圧118は、時刻T35から時刻T36までにおいて、ソース出力振幅最大基準電圧111からソース出力振幅最小基準電圧112まで立ち下がる。ここで、時刻T35から時刻T36までの期間をソース出力電圧118の立ち下がり期間TM3と称する。
また、図5の上段に示すように、ソース出力電圧118は、時刻T36から時刻T39までにおいて、ソース出力振幅最小基準電圧112とほぼ同じとなっている。
First, the
Further, as shown in the upper part of FIG. 5, the
As shown in the upper part of FIG. 5, the
また、図5の上段において、時刻T32から時刻T33までの期間は、立ち上がりマージン期間TM5であり、時刻T33から時刻T34までの期間は、セットアップ期間、時刻T34から時刻T35までの期間は、ホールド期間である。マージン期間TM5は、時刻T33から時刻T34までのセットアップ期間、及び時刻T34から時刻T35までのホールド期間において、ソース出力電圧118がソース出力振幅最大基準電圧111となるように設けられている。
また、同様に、図5の上段において、時刻T36から時刻T37までの期間は、立ち下がりマージン期間TM6であり、時刻T37から時刻T38までの期間は、セットアップ期間、時刻T38から時刻T39までの期間は、ホールド期間である。マージン期間TM6は、時刻T37から時刻T38までのセットアップ期間、及び時刻T38から時刻T39までのホールド期間において、ソース出力電圧118がソース出力振幅最小基準電圧112となるように設けられている。
5, the period from time T32 to time T33 is the rising margin period TM5, the period from time T33 to time T34 is the setup period, and the period from time T34 to time T35 is the hold period. It is. The margin period TM5 is provided so that the
Similarly, in the upper part of FIG. 5, the period from time T36 to time T37 is the falling margin period TM6, the period from time T37 to time T38 is the setup period, and the period from time T38 to time T39. Is a hold period. The margin period TM6 is provided so that the
次に、図5の下段に示す、バイアス電流値に動作マージンが含まない場合のソース出力電圧118について説明する。図5の下段に示すように、ソース出力電圧118は、時刻T31から時刻T33までにおいて、ソース出力振幅最小基準電圧112からソース出力振幅最大基準電圧111まで立ち上がる。ここで、時刻T31から時刻T33までの期間をソース出力電圧118の立ち上がり期間TM2と称する。
また、図5の下段に示すように、ソース出力電圧118は、時刻T33から時刻T35までにおいて、ソース出力振幅最大基準電圧111とほぼ同じとなっている。そして、ソース出力電圧118は、時刻T35から時刻T37までにおいて、ソース出力振幅最大基準電圧111からソース出力振幅最小基準電圧112まで立ち下がる。ここで、時刻T35から時刻T37までの期間をソース出力電圧118の立ち下がり期間TM4と称する。
また、図5の下段に示すように、ソース出力電圧118は、時刻T37から時刻T39までにおいて、ソース出力振幅最小基準電圧112とほぼ同じとなっている。
Next, the
Further, as shown in the lower part of FIG. 5, the
Further, as shown in the lower part of FIG. 5, the
図5の下段においても、図5の上段と同様に、時刻T33から時刻T34までの期間は、セットアップ期間、時刻T34から時刻T35までの期間は、ホールド期間である。また、同様に、時刻T37から時刻T38までの期間は、セットアップ期間、時刻T38から時刻T39までの期間は、ホールド期間である。図5の上段示すソース出力電圧118と異なり、図5の下段に示すソース出力電圧118においては、マージン期間TM5及びマージン期間TM6は、設けられていない。
Also in the lower stage of FIG. 5, as in the upper stage of FIG. 5, the period from time T33 to time T34 is a setup period, and the period from time T34 to time T35 is a hold period. Similarly, a period from time T37 to time T38 is a setup period, and a period from time T38 to time T39 is a hold period. Unlike the
図5の上段に示すソース出力電圧118と、図5の下段に示すソース出力電圧118との何れにおいても、時刻T33から時刻T34までのセットアップ期間、及び時刻T34から時刻T35までのホールド期間において、ソース出力電圧118がソース出力振幅最大基準電圧111となるためには、時刻T33までに、ソース出力電圧118がソース出力振幅最大基準電圧111まで立ち上がらなければならない。
そのため、図5の上段に示すソース出力電圧118では、マージン期間TM5の間、当該ソース出力電圧118がソース出力振幅最大基準電圧111となるように、バイアス電流値に動作マージンが含まれている。すなわち、マージン期間TM5は、動作マージンを考慮した長さとなっている。
In both the
Therefore, in the
同様に、図5の上段に示すソース出力電圧118と、図5の下段に示すソース出力電圧118との何れにおいても、時刻T37から時刻T38までのセットアップ期間、及び時刻T38から時刻T39までのホールド期間において、ソース出力電圧118がソース出力振幅最小基準電圧112となるためには、時刻T37までに、ソース出力電圧118がソース出力振幅最小基準電圧112まで立ち上がらなければならない。
そのため、図5の上段に示すソース出力電圧118では、マージン期間TM6の間、当該ソース出力電圧118がソース出力振幅最小基準電圧112となるように、バイアス電流値に動作マージンが含まれている。すなわち、マージン期間TM6は、動作マージンを考慮した長さとなっている。
Similarly, in both the
Therefore, in the
そして、例えば、ここで、図5の下段に示すソース出力電圧118の立ち上がり期間TM2は、図5の上段に示すソース出力電圧118の立ち上がり期間TM1の2倍であり、図5の下段に示すソース出力電圧118の立ち下がり期間TM4は、図5の上段に示すソース出力電圧118の立ち下がり期間TM3の2倍であるとする。また、立ち上がり期間TM1及び立ち下がり期間TM3のソース駆動能力に必要なソース出力回路102の増幅器の消費電流を1mAとする。また、ソース駆動能力はバイアス電流116に比例する。そのため、立ち上がり期間TM2及び立ち下がり期間TM4のソース駆動能力に必要なソース出力回路102の増幅器の消費電流は、立ち上がり期間TM1及び立ち下がり期間TM3のソース駆動能力に必要なソース出力回路102の増幅器の消費電流の半分となる。従って、図5に示す場合、立ち上がり期間TM2及び立ち下がり期間TM4のソース駆動能力に必要なソース出力回路102の増幅器の消費電流は、0.5mAとなる。このように、バイアス電流値に含まれる動作マージンの過不足を抑えることによって、液晶表示装置100の消費電流を最適化することができ、消費電流を低減することができる。
For example, here, the rising period TM2 of the
以上、説明したように、本発明の実施の形態1にかかる液晶表示装置100によれば、ソース出力電圧118と、ソース出力振幅最大基準電圧111又はソース出力振幅最小基準電圧112とが一致しない場合にのみ、バイアス電流116の電流値を調整する。そのため、液晶表示装置100の負荷に応じた電流値を選択することができる。これにより、ソース出力回路102の増幅器の消費電流の過不足を押さえることができる。従って、液晶表示装置100の消費電流を最適にすることができ、消費電力を十分に低減することができる。
As described above, according to the liquid
また、電圧比較回路104は、任意のタイミングで、ソース出力電圧118とソース出力振幅最大基準電圧111又はソース出力振幅最小基準電圧112とを比較する。
これにより、液晶表示装置100の負荷の変動や製造ばらつき、又はICの製造ばらつきによって、ソース出力電圧118とソース出力振幅最大基準電圧111又はソース出力振幅最小基準電圧112との間に電圧差が生じたとしても、当該電圧差がなくなるように、バイアス電流116の電流値が調整される。そのため、液晶表示装置100の負荷の変動や製造ばらつき、又はICの製造ばらつきがあったとしても、液晶表示装置100の表示品質を最適にすることができる。
The
As a result, a voltage difference is generated between the
また、判定タイミング生成回路106は、電圧比較判定タイミング信号114を生成するタイミングを調整することにより、電圧比較回路104がソース出力電圧118とソース出力振幅最大基準電圧111又はソース出力振幅最小基準電圧112とを比較するタイミングを調整する。
これにより、パネルサイズの変更等によってシステム周波数が変わることにより、ソース駆動を高速にする必要がある場合であっても、それぞれの液晶パネルに応じて、電圧比較回路104がソース出力電圧118とソース出力振幅最大基準電圧111又はソース出力振幅最小基準電圧112とを比較するタイミングを最適なタイミングに設定することができる。
In addition, the determination
As a result, even if it is necessary to increase the source drive speed by changing the system frequency by changing the panel size or the like, the
実施の形態2.
本発明の実施の形態2に係る液晶表示装置200は、実施の形態1に係る液晶表示装置100と異なり、複数のソース出力振幅基準電圧毎に、電圧比較回路と、バイアス電流設定発生回路と、バイアス電流生成回路と、を備える。そして、実施の形態2に係る液晶表示装置200では、電圧比較回路は、対応するソース出力振幅基準電圧とソース出力電圧とを比較して得られる比較結果を、対応するバイアス電流設定発生回路に入力する。また、バイアス電流設定発生回路は、対応するソース出力振幅基準電圧とソース出力電圧とが一致しない場合に、バイアス電流設定信号を出力する。
以下、実施の形態2に係る液晶表示装置200の一例について詳述する。
図6に、本発明の実施の形態2に係る液晶表示装置200の一例を示すブロック図を示す。なお、図6に示す液晶表示装置100において、図1に示す液晶表示装置100と同一の構成については、同一の符号を付すとともに、その説明を省略する。
図6に示すように、実施の形態2に係る液晶表示装置200は、階調電圧生成回路101、ソース出力回路201、最大電圧比較回路202(電圧比較回路)、最小電圧比較回路203(電圧比較回路)、立上り側バイアス電流設定発生回路204(バイアス電流設定発生回路)、立下り側バイアス電流設定発生回路205(バイアス電流設定発生回路)、立上り側バイアス電流生成回路206(バイアス電流生成回路)、立下り側バイアス電流生成回路207(バイアス電流生成回路)、判定タイミング生成回路208などを有している。
また、液晶表示装置200は、CPU(Central Processor Unit)などを備える制御部(図示省略)、記録媒体(図示省略)などを有している。記録媒体は、液晶表示装置200を制御するための各種プログラム(図示省略)及びデータ(図示省略)などを格納している。そして、制御部が記録媒体に格納されている各種プログラムを実行することにより、液晶表示装置200の各部を制御する。なお、制御部は、FPGA(Field Programmable Gate Aray)などで構成されてもよい。
Unlike the liquid
Hereinafter, an example of the liquid
FIG. 6 is a block diagram showing an example of a liquid
As shown in FIG. 6, the liquid
The liquid
ソース出力回路201は、階調電圧117と、立上り側バイアス電流生成回路206から入力される立上り側バイアス電流215(バイアス電流)又は立下り側バイアス電流生成回路207から入力される立下り側バイアス電流216(バイアス電流)と、に基づいて、ソース出力電圧118を最大電圧比較回路202及び最小電圧比較回路203に入力する。
The
最大電圧比較回路202には、階調電圧生成回路101からソース出力振幅最大基準電圧111が入力される。また、最大電圧比較回路202には、ソース出力回路201からソース出力電圧118が入力される。また、最大電圧比較回路202には、判定タイミング生成回路208から立上り側電圧比較判定タイミング信号217(電圧比較判定タイミング信号)が入力される。そして、最大電圧比較回路202は、立上り側電圧比較判定タイミング信号217に基づくタイミングにおいて、ソース出力電圧118と、ソース出力振幅最大基準電圧111と、を比較し、比較結果に基づいて、立上り側バイアス電流調整判定信号211を立上り側バイアス電流設定発生回路204に入力する。
The maximum
最小電圧比較回路203には、階調電圧生成回路101からソース出力振幅最小基準電圧112が入力される。また、最小電圧比較回路203には、ソース出力回路201からソース出力電圧118が入力される。また、最小電圧比較回路203には、判定タイミング生成回路208から立下り側電圧比較判定タイミング信号218(電圧比較判定タイミング信号)が入力される。そして、最小電圧比較回路203は、立下り側電圧比較判定タイミング信号218に基づくタイミングにおいて、ソース出力電圧118と、ソース出力振幅最小基準電圧112と、を比較し、比較結果に基づいて、立下り側バイアス電流調整判定信号212を立下り側バイアス電流設定発生回路205に入力する。
The minimum
立上り側バイアス電流設定発生回路204には、最大電圧比較回路202から立上り側バイアス電流調整判定信号211が入力される。また、立上り側バイアス電流設定発生回路204には、外部から、インターフェース入力信号120が入力される。そして、立上り側バイアス電流設定発生回路204は、立上り側バイアス電流調整判定信号211に基づいて、立上り側バイアス電流生成回路206に、立上り側バイアス電流設定信号213(バイアス電流設定信号)を入力する。なお、立上り側バイアス電流設定発生回路204には、立上り側バイアス電流調整判定信号211と同様の信号が、インターフェース入力信号120として入力されてもよい。
The rising side bias current
立下り側バイアス電流設定発生回路205には、最小電圧比較回路203から立下り側バイアス電流調整判定信号212が入力される。また、立下り側バイアス電流設定発生回路205には、外部から、インターフェース入力信号120が入力される。そして、立下り側バイアス電流設定発生回路205は、立下り側バイアス電流調整判定信号212に基づいて、立下り側バイアス電流生成回路207に、立下り側バイアス電流設定信号214(バイアス電流設定信号)を入力する。なお、立下り側バイアス電流設定発生回路205には、立下り側バイアス電流調整判定信号212と同様の信号が、インターフェース入力信号120として入力されてもよい。
The falling side bias current
立上り側バイアス電流生成回路206は、立上り側バイアス電流設定発生回路204から入力される立上り側バイアス電流設定信号213に基づいて、立上り側バイアス電流215をソース出力回路201に入力する。
The rising side bias
立下り側バイアス電流生成回路207は、立下り側バイアス電流設定発生回路205から入力される立下り側バイアス電流設定信号214に基づいて、立下り側バイアス電流216をソース出力回路201に入力する。
The falling side bias
判定タイミング生成回路208には、クロック119が入力される。そして、判定タイミング生成回路208は、クロック119に基づいて、立上り側電圧比較判定タイミング信号217を最大電圧比較回路202に入力し、立下り側電圧比較判定タイミング信号218を最小電圧比較回路203に入力する。
また、判定タイミング生成回路208は、立上り側電圧比較判定タイミング信号217を生成するタイミングを調整することにより、最大電圧比較回路202がソース出力電圧118と、ソース出力振幅最大基準電圧111と、を比較するタイミングを調整する。
同様に、判定タイミング生成回路208は、立下り側電圧比較判定タイミング信号218を生成するタイミングを調整することにより、最小電圧比較回路203がソース出力電圧118と、ソース出力振幅最小基準電圧112と、を比較するタイミングを調整する。
A
Further, the determination
Similarly, the determination
次に、本発明の実施の形態2に係る液晶表示装置200の制御方法について、図7を参照しながら説明する。図7は、液晶表示装置200の制御方法を示すフローチャートである。具体的には、図7では、液晶表示装置200の制御方法のうち、バイアス電流調整方法について示している。
図7に示すように、まず、ソース出力回路201は、バイアス電流自動調整を伴った表示動作を開始し、ソース出力電圧118を最大電圧比較回路202及び最小電圧比較回路203に入力する(ステップS101)。
Next, a method for controlling the liquid
As shown in FIG. 7, first, the
次に、最大電圧比較回路202は、判定タイミング生成回路208から立上り側電圧比較判定タイミング信号217が入力されているか否かを判断し、最小電圧比較回路203は、判定タイミング生成回路208から立下り側電圧比較判定タイミング信号218が入力されているか否かを判断(ステップS102)。
Next, the maximum
ステップS102において、最大電圧比較回路202が、立上り側電圧比較判定タイミング信号217が入力されていないと判断し、且つ、最小電圧比較回路203が、立下り側電圧比較判定タイミング信号218が入力されていないと判断した場合には(ステップS102;No)、ステップS101に戻る。
In step S102, the maximum
ステップS102において、最大電圧比較回路202が、立上り側電圧比較判定タイミング信号217が入力されていると判断、又は、最小電圧比較回路203が、立下り側電圧比較判定タイミング信号218が入力されていると判断した場合であって(ステップS102;Yes)、立上り側電圧比較判定タイミング信号217が入力されている場合(ステップS103;Yes)、最大電圧比較回路202は、立上り側電圧比較判定タイミング信号217に基づくタイミングで、ソース出力振幅最大基準電圧111と、ソース出力電圧118とを比較する(ステップS104)。
In step S102, the maximum
ステップS104において、ソース出力振幅最大基準電圧111とソース出力電圧118とが一致していない場合には(ステップS104;No)、当該比較結果を立上り側バイアス電流調整判定信号211として、立上り側バイアス電流設定発生回路204に入力する(ステップS105)。
ステップS104において、ソース出力振幅最大基準電圧111とソース出力電圧118とが一致している場合には(ステップS104;Yes)、ステップS108に進む。
In step S104, when the source output amplitude
In step S104, when the source output amplitude
ステップS102において、最大電圧比較回路202が、立上り側電圧比較判定タイミング信号217が入力されていると判断、又は、最小電圧比較回路203が、立下り側電圧比較判定タイミング信号218が入力されていると判断した場合であって(ステップS102;Yes)、最小電圧比較回路203に立下り側電圧比較判定タイミング信号218が入力されている場合(ステップS103;No)、最小電圧比較回路203は、立下り側電圧比較判定タイミング信号218に基づくタイミングで、ソース出力振幅最小基準電圧112と、ソース出力電圧118と、を比較する(ステップS106)。
In step S102, the maximum
ステップS106において、ソース出力振幅最小基準電圧112とソース出力電圧118とが一致していない場合には(ステップS106;No)、当該比較結果を立下り側バイアス電流調整判定信号212として、立下り側バイアス電流設定発生回路205に入力する(ステップS107)。
ステップS106において、ソース出力振幅最小基準電圧112とソース出力電圧118とが一致している場合には(ステップS106;Yes)、ソース出力電圧118の立ち上がりにおいて、ソース出力電圧118がソース出力振幅最大基準電圧111まで立ち上がっており、且つ、ソース出力電圧118の立ち下がりにおいて、ソース出力電圧118がソース出力振幅最小基準電圧112まで立ち下がっているか否かを判断する(ステップS108)。
In step S106, when the source output amplitude
In step S106, when the source output amplitude
ステップS108において、ソース出力電圧118の立ち上がりにおいて、ソース出力電圧118がソース出力振幅最大基準電圧111まで立ち上がっていなく、且つ、ソース出力電圧118の立ち下がりにおいて、ソース出力電圧118がソース出力振幅最小基準電圧112まで立ち下がっていない場合、又は、ソース出力電圧118の立ち上がりにおいて、ソース出力電圧118がソース出力振幅最大基準電圧111まで立ち上がっていない場合、又は、ソース出力電圧118の立ち下がりにおいて、ソース出力電圧118がソース出力振幅最小基準電圧112まで立ち下がっていない場合には(ステップS108;No)、ステップS101に戻る。
ステップS108において、ソース出力電圧118の立ち上がりにおいて、ソース出力電圧118がソース出力振幅最大基準電圧111まで立ち上がっており、且つ、ソース出力電圧118の立ち下がりにおいて、ソース出力電圧118がソース出力振幅最小基準電圧112まで立ち下がっている場合には(ステップS108;Yes)、本処理を終了する。
In step S 108, the
In step S108, the
以上、説明したように、本発明の実施の形態2に係る液晶表示装置200によれば、実施の形態1に係る液晶表示装置100と同様の効果を得ることができるのは勿論のこと、さらに、ソース出力電圧118の立ち上がりにおけるバイアス電流215の調整と、ソース出力電圧118の立ち下がりにおけるバイアス電流216の調整とを、それぞれ、個別に行うことができる。そのため、ソース出力電圧118の立ち上がりにおけるソース出力回路201の増幅器の駆動能力と、ソース出力電圧118の立ち下がりにおけるソース出力回路201の増幅器の駆動能力とに差がある場合であっても、ソース出力電圧118の立ち上がり時及び立ち下がり時のうち、調整が必要な方のタイミングのみにおいてバイアス電流を調整することが可能となる。そのため、ソース出力電圧118の立ち上がり時及び立ち下がり時のうち、調整が不要な方のタイミングにおいて、バイアス電流を過剰に流す必要がなくなり、消費電力をさらに低減することができる。
As described above, according to the liquid
なお、以上に説明した本発明の実施の形態では、ソース出力振幅基準電圧として、ソース出力振幅最大基準電圧111とソース出力振幅最小基準電圧112の2つを例に挙げて説明したが、ソース出力振幅基準電圧はこの2つの基準電圧に限られるものではない。
In the embodiment of the present invention described above, the source output amplitude reference voltage is described by taking the source output amplitude
101 階調電圧生成回路
102、201 ソース出力回路
103 バイアス電流生成回路
104 電圧比較回路
105 バイアス電流設定発生回路
106、208 判定タイミング生成回路
111 ソース出力振幅最大基準電圧(ソース出力振幅基準電圧)
112 ソース出力振幅最小基準電圧(ソース出力振幅基準電圧)
114 電圧比較判定タイミング信号
115 バイアス電流設定信号
116 バイアス電流
117 階調電圧
118 ソース出力電圧
119 クロック
202 最大電圧比較回路(電圧比較回路)
203 最小電圧比較回路(電圧比較回路)
204 立上り側バイアス電流設定発生回路(バイアス電流設定発生回路)
205 立下り側バイアス電流設定発生回路(バイアス電流設定発生回路)
206 立上り側バイアス電流生成回路(バイアス電流生成回路)
207 立下り側バイアス電流生成回路(バイアス電流生成回路)
213 立上り側バイアス電流設定信号(バイアス電流設定信号)
214 立下り側バイアス電流設定信号(バイアス電流設定信号)
215 立上り側バイアス電流(バイアス電流)
216 立下り側バイアス電流(バイアス電流)
217 立上り側電圧比較判定タイミング信号(電圧比較判定タイミング信号)
218 立下り側電圧比較判定タイミング信号(電圧比較判定タイミング信号)
100、200 液晶表示装置
101 gradation
112 Source output amplitude minimum reference voltage (source output amplitude reference voltage)
114 Voltage comparison
203 Minimum voltage comparison circuit (voltage comparison circuit)
204 Rising side bias current setting generation circuit (bias current setting generation circuit)
205 Falling-side bias current setting generation circuit (bias current setting generation circuit)
206 Rise side bias current generation circuit (bias current generation circuit)
207 Falling side bias current generation circuit (bias current generation circuit)
213 Rise side bias current setting signal (bias current setting signal)
214 Falling-side bias current setting signal (bias current setting signal)
215 Rise side bias current (bias current)
216 Falling side bias current (bias current)
217 Rise side voltage comparison determination timing signal (voltage comparison determination timing signal)
218 Falling-side voltage comparison determination timing signal (voltage comparison determination timing signal)
100, 200 Liquid crystal display device
Claims (8)
前記ソース出力電圧と複数のソース出力振幅基準電圧とを比較し、比較結果を出力する電圧比較回路と、
前記比較結果が、前記ソース出力電圧と前記ソース出力振幅基準電圧とが一致しないことを示す場合に、前記バイアス電流の電流値を調整するためのバイアス電流設定信号を出力するバイアス電流設定発生回路と、
前記バイアス電流設定信号に基づく電流値の前記バイアス電流を生成するバイアス電流生成回路と、
を備える液晶表示装置。 A source output circuit that outputs a source output voltage based on the gradation voltage and the bias current;
A voltage comparison circuit that compares the source output voltage with a plurality of source output amplitude reference voltages and outputs a comparison result;
A bias current setting generation circuit for outputting a bias current setting signal for adjusting a current value of the bias current when the comparison result indicates that the source output voltage and the source output amplitude reference voltage do not match; ,
A bias current generation circuit for generating the bias current having a current value based on the bias current setting signal;
A liquid crystal display device comprising:
前記判定タイミング生成回路は、前記電圧比較判定タイミング信号を生成するタイミングを調整することにより、前記電圧比較回路が前記ソース出力電圧と前記ソース出力振幅基準電圧とを比較するタイミングを調整する請求項1に記載の液晶表示装置。 A determination timing generation circuit that generates a voltage comparison determination timing signal that defines a timing at which the voltage comparison circuit compares the source output voltage and the source output amplitude reference voltage based on a clock;
The determination timing generation circuit adjusts a timing at which the voltage comparison circuit compares the source output voltage with the source output amplitude reference voltage by adjusting a timing at which the voltage comparison determination timing signal is generated. A liquid crystal display device according to 1.
前記電圧比較回路は、対応する前記ソース出力振幅基準電圧と前記ソース出力電圧とを比較して得られる前記比較結果を、対応する前記バイアス電流設定発生回路に入力し、
前記バイアス電流設定発生回路は、対応する前記ソース出力振幅基準電圧と前記ソース出力電圧とが一致しない場合に、前記バイアス電流設定信号を出力する請求項1乃至3の何れか一項に記載の液晶表示装置。 For each of the plurality of source output amplitude reference voltages, the voltage comparison circuit, the bias current setting generation circuit, and the bias current generation circuit,
The voltage comparison circuit inputs the comparison result obtained by comparing the corresponding source output amplitude reference voltage and the source output voltage to the corresponding bias current setting generation circuit,
4. The liquid crystal according to claim 1, wherein the bias current setting generation circuit outputs the bias current setting signal when the corresponding source output amplitude reference voltage does not match the source output voltage. 5. Display device.
階調電圧とバイアス電流とに基づいて、ソース出力電圧を出力するソース出力処理と、
前記ソース出力電圧と複数のソース出力振幅基準電圧とを比較し、比較結果を出力する電圧比較処理と、
前記比較結果が、前記ソース出力電圧と前記ソース出力振幅基準電圧とが一致しないことを示す場合に、前記バイアス電流の電流値を調整するためのバイアス電流設定信号を出力するバイアス電流設定発生処理と、
前記バイアス電流設定信号に基づく電流値の前記バイアス電流を生成するバイアス電流生成処理と、
を実行するバイアス電流調整方法。 Liquid crystal display device
Source output processing for outputting a source output voltage based on the gradation voltage and the bias current;
A voltage comparison process for comparing the source output voltage with a plurality of source output amplitude reference voltages and outputting a comparison result;
A bias current setting generation process for outputting a bias current setting signal for adjusting a current value of the bias current when the comparison result indicates that the source output voltage does not match the source output amplitude reference voltage; ,
A bias current generation process for generating the bias current having a current value based on the bias current setting signal;
Perform bias current adjustment method.
前記判定タイミング生成処理において、前記液晶表示装置は、前記電圧比較判定タイミング信号を生成するタイミングを調整することにより、前記電圧比較処理を実行するタイミングを調整する請求項5に記載のバイアス電流調整方法。 The liquid crystal display device further executes a determination timing generation process for generating a voltage comparison determination timing signal that defines a timing for executing the voltage comparison process based on a clock,
The bias current adjustment method according to claim 5, wherein in the determination timing generation process, the liquid crystal display device adjusts a timing of executing the voltage comparison process by adjusting a timing of generating the voltage comparison determination timing signal. .
前記電圧比較処理において、前記液晶表示装置は、対応する前記ソース出力振幅基準電圧と前記ソース出力電圧とを比較し、前記比較結果を出力し、
前記バイアス電流設定発生処理において、前記液晶表示装置は、対応する前記ソース出力振幅基準電圧と前記ソース出力電圧とが一致しない場合に、前記バイアス電流設定信号を出力する請求項5乃至7の何れか一項に記載のバイアス電流調整方法。 The liquid crystal display device executes the voltage comparison process, the bias current setting generation process, and the bias current generation process for each of the plurality of source output amplitude reference voltages,
In the voltage comparison process, the liquid crystal display device compares the corresponding source output amplitude reference voltage and the source output voltage, and outputs the comparison result,
8. The bias current setting generation process, wherein the liquid crystal display device outputs the bias current setting signal when the corresponding source output amplitude reference voltage does not match the source output voltage. The bias current adjustment method according to one item.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010014450A JP2011154105A (en) | 2010-01-26 | 2010-01-26 | Liquid crystal display device and bias current adjusting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010014450A JP2011154105A (en) | 2010-01-26 | 2010-01-26 | Liquid crystal display device and bias current adjusting method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011154105A true JP2011154105A (en) | 2011-08-11 |
Family
ID=44540145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010014450A Pending JP2011154105A (en) | 2010-01-26 | 2010-01-26 | Liquid crystal display device and bias current adjusting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011154105A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9407800B2 (en) | 2012-07-26 | 2016-08-02 | Xacti Corporation | Lens unit and image pickup device including same |
CN111540326A (en) * | 2020-05-20 | 2020-08-14 | Tcl华星光电技术有限公司 | Display device driving and driving method thereof |
-
2010
- 2010-01-26 JP JP2010014450A patent/JP2011154105A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9407800B2 (en) | 2012-07-26 | 2016-08-02 | Xacti Corporation | Lens unit and image pickup device including same |
CN111540326A (en) * | 2020-05-20 | 2020-08-14 | Tcl华星光电技术有限公司 | Display device driving and driving method thereof |
WO2021232501A1 (en) * | 2020-05-20 | 2021-11-25 | Tcl华星光电技术有限公司 | Display apparatus driver and driving method therefor |
US11935499B2 (en) | 2020-05-20 | 2024-03-19 | Tcl China Star Optoelectronics Technology Co., Ltd. | Display device driver and driving method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101620345B1 (en) | LDO regulator and semiconductor device having the same | |
TWI652564B (en) | Device and method for stabilizing a supply voltage | |
CN101836351B (en) | Voltage regulator with ripple compensation | |
JP4033856B2 (en) | System and method for dynamically changing a clock signal | |
JP2014509018A (en) | Semiconductor device with on-chip voltage regulator | |
US10050526B2 (en) | Switching power converter | |
US9571100B2 (en) | Clock buffers with pulse drive capability for power efficiency | |
US20100079437A1 (en) | Source driver circuit having bias circuit which produces bias current based on vertical synchronizing signal and method of controlling the same | |
JP2010170171A (en) | Voltage regulator circuit | |
JP5280114B2 (en) | Step-down switching regulator | |
JP3902598B2 (en) | Semiconductor circuit device | |
US7487370B2 (en) | Semiconductor device and system | |
JP2013115977A (en) | Controller | |
JP2011154105A (en) | Liquid crystal display device and bias current adjusting method | |
JP2015053612A (en) | Semiconductor integrated circuit | |
JP6239266B2 (en) | DC-DC converter control circuit and DC-DC converter | |
JP2009201044A (en) | Operational amplifier circuit and driving method of the operational amplifier circuit | |
JP2008205768A (en) | Buffer circuit, and its control method | |
US8749270B2 (en) | Driver circuit of semiconductor apparatus and method for controlling the same | |
JP6166123B2 (en) | Semiconductor device and power supply control method | |
JP6530226B2 (en) | Voltage regulator, semiconductor device, and voltage generation method of voltage regulator | |
JP5989834B2 (en) | Semiconductor device | |
JP2002258956A (en) | Voltage control circuit | |
JP2008158744A (en) | Regulator circuit | |
JP5482419B2 (en) | Semiconductor integrated circuit for regulator |