JP2011150306A - Semiconductor processing device - Google Patents
Semiconductor processing device Download PDFInfo
- Publication number
- JP2011150306A JP2011150306A JP2010276785A JP2010276785A JP2011150306A JP 2011150306 A JP2011150306 A JP 2011150306A JP 2010276785 A JP2010276785 A JP 2010276785A JP 2010276785 A JP2010276785 A JP 2010276785A JP 2011150306 A JP2011150306 A JP 2011150306A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal panel
- control circuit
- waveform
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、液晶パネルを駆動する技術に関し、特に、通常の液晶パネルとメモリ性液晶パネルとを同じ制御回路で制御する半導体処理装置に関する。 The present invention relates to a technique for driving a liquid crystal panel, and more particularly to a semiconductor processing apparatus that controls a normal liquid crystal panel and a memory liquid crystal panel with the same control circuit.
近年、携帯電話、パーソナルコンピュータなどのように液晶パネルを用いた装置が広く普及している。このようなＳＴＮ（Super Twisted Nematic）型などの液晶パネルを用いた装置においては、液晶分子の弾性が比較的高く、表示状態を維持するためには液晶パネルに対して駆動電圧波形を与え続ける必要がある。以下、このような液晶パネルを通常の液晶パネルと呼ぶことにする。 In recent years, devices using liquid crystal panels such as mobile phones and personal computers have become widespread. In such a device using a liquid crystal panel such as an STN (Super Twisted Nematic) type, the elasticity of the liquid crystal molecules is relatively high, and it is necessary to continue to apply a drive voltage waveform to the liquid crystal panel in order to maintain the display state. There is. Hereinafter, such a liquid crystal panel is referred to as a normal liquid crystal panel.
これに対して、液晶分子の弾性を比較的低くする等、一旦表示データを書き込むと、その表示状態を維持する液晶パネルの開発が進んでいる。以下、このような液晶パネルをメモリ性液晶パネルと呼ぶことにする。これに関連する技術として、下記の特許文献１〜４に開示された発明がある。
On the other hand, development of a liquid crystal panel that maintains a display state once display data has been written, such as by making the elasticity of liquid crystal molecules relatively low, has been progressing. Hereinafter, such a liquid crystal panel is referred to as a memory-type liquid crystal panel. As technologies related to this, there are inventions disclosed in the following
特許文献１は、環境温度の変化に拘らず、部分電極駆動による表示を良好に行うことを可能としたメモリ性液晶を用いた液晶表示装置を提供することを目的とする。液晶表示装置は、第１の透明基板と、第２の透明基板と、第１及び第２の透明基板の間に挟持された液晶と、第１又は第２の透明基板上に形成され且つ液晶を駆動するための複数の電極と、温度センサと、複数の電極の全てに電圧を印加する全電極駆動による表示及び複数の電極の一部に電圧を印加する部分電極駆動による表示を温度センサの出力に応じて切換える表示制御部とを有する。
特許文献２は、環境温度の変化に拘らず、良好な表示を行うことを可能とした液晶表示装置を提供することを目的とする。液晶表示装置は、第１の透明基板、第２の透明基板、第１及び第２の透明基板の間に挟持されたメモリ性液晶、第１又は第２の透明基板上に形成されメモリ性液晶を駆動するための複数の電極を有する液晶パネルと、温度センサと、複数の電極に印加される駆動電圧を制御するための表示制御部とを有する。複数の電極は液晶パネルの第１の領域及び第２の領域に分かれて配置され、表示制御部は温度センサの出力に応じて第２の領域に配置された電極の中から駆動電圧を印加する電極の数を可変するように制御する。
特許文献３は、黒／白表示の反転を防止することができるメモリ性液晶を用いた半透過反射型の液晶表示装置を提供することを目的とする。メモリ性液晶表示装置は、第１及び第２の基板間に挟持され、第１の安定状態と第２の安定状態とを有するメモリ性液晶層と、第１の基板上に配置され、それぞれ直交する第１透過軸と第１反射軸とを有し、及び第１透過軸に平行な振動面を有する直線偏光を透過し且つ第１反射軸に平行な振動面を有する直線偏光を反射する特性を有する反射型偏光板と、第２の基板上に配置され、第２透過軸を有し、及び第２透過軸に平行な振動面を有する直線偏光を透過する偏光板、反射型偏光板側に設けられた補助光源と、補助光源の点灯に同期してメモリ性液晶の安定状態を一方から他方へ転移させるように制御する反転制御部とを有する。
特許文献４は、メモリ性液晶を用いてデジタル時計の時刻修正などの強調表示を行う際においても表示品質を劣化させないことを目的とする。対向面に走査電極と信号電極とを有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持したメモリ性液晶表示装置において、一画面を構成するためのフレーム期間が、メモリ性液晶の二つの安定状態のうち、どちらか一方の安定状態にするリセット期間ＲＳと、表示状態を決定する選択期間ＳＥと、選択期間で決定された表示状態を維持する非選択期間ＮＳＥとで構成される通常表示モードと、フレーム期間が、表示状態を決定する選択期間ＳＥと、選択期間ＳＥで決定された表示状態を維持する非選択期間ＮＳＥとのみで構成される特定表示モードとを切り替える機構を備える。
携帯電話、リモコン、時計、温度計など、通常の液晶パネルをメインパネルとし、メモリ性液晶パネルをサブパネルとして搭載した装置を考える。たとえば、携帯電話のメインパネルとしてＴＦＴ（Thin Film Transistor）液晶などの高速表示可能な通常の液晶パネルを使用して、動画表示などの動きの速い表示を行なう。一方、サブパネルとしてメモリ性液晶パネルを使用して、メインパネルの不使用時に日時の表示などのような周波数の低い表示を行なうといった用途が考えられる。 Consider a device equipped with a normal liquid crystal panel as a main panel and a memory type liquid crystal panel as a sub panel, such as a mobile phone, a remote controller, a clock, and a thermometer. For example, a normal liquid crystal panel capable of high-speed display such as a TFT (Thin Film Transistor) liquid crystal is used as a main panel of a mobile phone, and fast-moving display such as moving image display is performed. On the other hand, it is conceivable to use a memory-type liquid crystal panel as a sub-panel to display a low frequency display such as date and time when the main panel is not used.
この場合、上述のようにそれぞれの液晶パネルの駆動方式が異なるため、それぞれの液晶パネルを駆動するための２つの制御回路が必要となり、回路規模が大きくなると共に、半導体処理装置のチップ面積が大きくなるといった問題があった。 In this case, since the driving methods of the respective liquid crystal panels are different as described above, two control circuits for driving the respective liquid crystal panels are required, the circuit scale is increased, and the chip area of the semiconductor processing apparatus is increased. There was a problem of becoming.
また、駆動方式が同じ２つの液晶パネルを同じ制御回路で駆動することも考えられる。しかしながら、ＳＴＮ液晶、ＴＦＴ液晶などの通常の液晶パネルは高速表示が可能であり描画周波数が高いため、消費電力が大きくなるのに対し、メモリ性液晶パネルは低周波数で表示することが可能であるため、消費電力を少なくすることができる。したがって、２つの液晶パネルを用いる場合、メインパネルを不使用のときに日時などの表示を行なわせる用途でサブパネルを用いるのであれば、メモリ性液晶パネルを用いることによって消費電力を削減することができる。 It is also conceivable to drive two liquid crystal panels having the same driving method with the same control circuit. However, normal liquid crystal panels such as STN liquid crystal and TFT liquid crystal can display at high speed and have a high drawing frequency, so that power consumption increases, whereas a memory type liquid crystal panel can display at a low frequency. Therefore, power consumption can be reduced. Therefore, when two liquid crystal panels are used, if the sub panel is used for displaying the date and time when the main panel is not used, power consumption can be reduced by using the memory type liquid crystal panel. .
また、一方の駆動方式に対応した制御回路のみを搭載している装置においては、駆動方式の異なる液晶パネルに置き換える必要が生じた場合にも、液晶パネルを交換するのみならず、他方の液晶パネルに対応した駆動用の制御回路に置き換える必要が生じ、ＳｏＣ（System on a Chip）では駆動用制御回路のみを置き換えることは困難であり、容易にそれに対応することができない。 In addition, in a device equipped with only a control circuit corresponding to one driving method, when it is necessary to replace a liquid crystal panel with a different driving method, not only the liquid crystal panel is replaced but also the other liquid crystal panel. Therefore, it is difficult to replace only the drive control circuit with SoC (System on a Chip), and it is not possible to easily cope with it.
本発明は、上記問題点を解決するためになされたものであり、その目的は、駆動方式が異なる２つの液晶パネルを同時に駆動することが可能な半導体処理装置を提供することである。 The present invention has been made to solve the above-described problems, and an object thereof is to provide a semiconductor processing apparatus capable of simultaneously driving two liquid crystal panels having different driving methods.
本発明の一実施例によれば、ＣＰＵと、ＣＰＵによる制御によって駆動方式が異なる２つの液晶パネルを駆動するＬＣＤ駆動回路とを含んだ半導体処理装置が提供される。ＬＣＤ駆動回路は、通常の液晶パネル（以下、ＳＴＮ液晶パネルを例とする。）とメモリ性液晶パネルとのいずれの駆動であるかを示すパネル種選択レジスタと、ＳＴＮ液晶パネルおよびメモリ性液晶パネルの走査駆動電圧波形を生成するＣＯＭ電圧制御回路と、ＳＴＮ液晶パネルおよびメモリ性液晶パネルの信号駆動電圧波形を生成するＳＥＧ電圧制御回路とを含む。パネル種選択レジスタに設定された値がＳＴＮ液晶パネルを示していれば、反転制御回路は、ＣＯＭ電圧制御回路およびＳＥＧ電圧制御回路にＳＴＮ液晶パネルに対する駆動波形を出力させる。また、パネル種選択レジスタに設定された値がメモリ性液晶パネルを示していれば、反転制御回路は、メモリ性液晶パネルの消去フレームの期間に、ＣＯＭ電圧制御回路およびＳＥＧ電圧制御回路にＳＴＮ液晶パネルに対する駆動波形を反転した波形を出力させる。 According to one embodiment of the present invention, there is provided a semiconductor processing apparatus including a CPU and an LCD driving circuit for driving two liquid crystal panels having different driving methods under the control of the CPU. The LCD drive circuit includes a panel type selection register that indicates whether a normal liquid crystal panel (hereinafter, STN liquid crystal panel is taken as an example) or a memory liquid crystal panel, an STN liquid crystal panel, and a memory liquid crystal panel. A COM voltage control circuit that generates a scanning drive voltage waveform of the STN liquid crystal panel and a SEG voltage control circuit that generates a signal drive voltage waveform of the STN liquid crystal panel and the memory liquid crystal panel. If the value set in the panel type selection register indicates the STN liquid crystal panel, the inversion control circuit causes the COM voltage control circuit and the SEG voltage control circuit to output a drive waveform for the STN liquid crystal panel. If the value set in the panel type selection register indicates the memory type liquid crystal panel, the inversion control circuit supplies the STN liquid crystal to the COM voltage control circuit and the SEG voltage control circuit during the erase frame period of the memory type liquid crystal panel. Outputs the inverted waveform of the drive waveform for the panel.
この実施例によれば、パネル種選択レジスタに設定された値がメモリ性液晶パネルを示していれば、反転制御回路は、メモリ性液晶パネルの消去フレームの期間に、ＣＯＭ電圧制御回路およびＳＥＧ電圧制御回路にＳＴＮ液晶パネルに対する駆動波形を反転した波形を出力させるので、駆動方式が異なる２つの液晶パネルを同時に駆動することが可能となる。 According to this embodiment, if the value set in the panel type selection register indicates the memory type liquid crystal panel, the inversion control circuit performs the COM voltage control circuit and the SEG voltage during the erase frame of the memory type liquid crystal panel. Since the control circuit outputs a waveform obtained by inverting the drive waveform for the STN liquid crystal panel, two liquid crystal panels having different drive methods can be driven simultaneously.
図１は、本発明の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。このシステムは、半導体処理装置１と、ＳＴＮ液晶パネル２と、メモリ性液晶パネル３と、スイッチ４および５とを含む。
FIG. 1 is a diagram showing an example of a system using a semiconductor processing apparatus according to an embodiment of the present invention. This system includes a
また、半導体処理装置１は、ＬＣＤ駆動回路１１と、半導体処理装置１全体の制御を行なうＣＰＵ（Central Processing Unit）１２と、ＲＯＭ（Read Only Memory）１３と、ＲＡＭ（Random Access Memory）１４と、タイマ１５と、クロック発生回路１６と、ＤＭＡＣ（Direct Memory Access Controller）１７と、ＩＮＴＣ（Interrupt Controller）１８と、温度センサ１９と、ＡＤ（Analog Digital）変換器２０とを含む。
Further, the
ＣＰＵ１２は、ＲＯＭ１３、ＲＡＭ１４などに記憶されるプログラムを実行することによって、半導体処理装置１の全体的な制御を行なう。クロック発生回路１６は、ＣＰＵ１２、ＬＣＤ駆動回路１１などに供給するクロック信号を生成する。
The
ＤＭＡＣ１７は、ＣＰＵ１２によって書き込まれたパラメータに基づいて、ＬＣＤ駆動回路１１内の表示データメモリ、ＲＯＭ１３、ＲＡＭ１４などのメモリ間や、メモリ−ＩＯ（Input Output）間のＤＭＡ転送を制御する。
The
ＩＮＴＣ１８は、タイマ１５、ＤＭＡＣ１７などから出力される割り込み信号を受け、割り込み優先順位に応じてＣＰＵ１２に割り込み要求を出力する。そして、割り込みベクタ方式であれば、ＩＮＴＣ１８は、ＣＰＵ１２から割り込み応答が返ってきたときに、ＣＰＵ１２に対して割り込みベクタを出力する。
The
ＡＤ変換器２０は、温度センサ１９から出力される温度に応じた電圧値（アナログ信号）をデジタル信号に変換してＬＣＤ駆動回路１１に出力する。
The
ＬＣＤ駆動回路１１は、ＳＴＮ液晶パネル２およびメモリ性液晶パネル３を駆動するためのＣＯＭ（走査駆動電圧波形）信号およびＳＥＧ（信号駆動電圧波形）信号を生成して出力する。後述のように、ＬＣＤ駆動回路１１は、基本的にはＳＴＮ液晶パネル２に対する駆動波形を出力するが、間欠的にメモリ性液晶パネル３に対する駆動波形を出力する。
The
ＬＣＤ駆動回路１１は、ＳＴＮ液晶パネル２に対して駆動波形を出力する場合には、スイッチ４をオンし、スイッチ５をオフするようにパネル選択信号を出力する。また、メモリ性液晶パネル３に対して駆動波形を出力する場合には、スイッチ４をオフし、スイッチ５をオンするようにパネル選択信号を出力する。なお、ＬＣＤ駆動回路１１の詳細については後述する。
When outputting a drive waveform to the STN
ここで、本実施の形態における半導体処理装置１の動作原理の理解のために、ＳＴＮ液晶パネル２の駆動波形（液晶用表示信号）およびメモリ性液晶パネル３の駆動波形（メモリ性液晶用表示信号）のそれぞれについて説明する。
Here, in order to understand the operation principle of the
図２は、ＳＴＮ液晶パネル２の駆動波形（液晶用表示信号）の一例を示すタイミングチャートである。なお、図２においては、ＣＯＭ０〜ＣＯＭ３の中から代表してＣＯＭ０の波形を示し、ＳＥＧ０〜ＳＥＧ３９の中から代表してＳＥＧ０の波形を示すものとする。
FIG. 2 is a timing chart showing an example of a drive waveform (liquid crystal display signal) of the STN
Ｔ１からＴ２までの（１）の期間において、ＣＯＭ０がＶＬ３からＶＳＳに変化し、ＳＥＧ０がＶＳＳからＶＬ３に変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差がＶＬ３から−ＶＬ３に変化して最大となり、対応する画素が点灯（黒）となる。なお、ＶＬ３は５．０〜５．５Ｖの電圧値であり、ＶＬ２は２／３×ＶＬ３、ＶＬ１は１／３×ＶＬ３、ＶＳＳは０Ｖである。このような５Ｖ系の液晶パネル以外に、３Ｖ系の液晶パネルも存在する。 In the period (1) from T1 to T2, COM0 changes from VL3 to VSS, and SEG0 changes from VSS to VL3. As a result, the potential difference between COM0 and SEG0 changes from VL3 to -VL3 and becomes the maximum, and the corresponding pixel is lit (black). Note that VL3 is a voltage value of 5.0 to 5.5V, VL2 is 2/3 × VL3, VL1 is 1/3 × VL3, and VSS is 0V. In addition to such 5V liquid crystal panels, there are also 3V liquid crystal panels.
Ｔ２からＴ３までの（２）の期間において、ＣＯＭ０がＶＬ１からＶＬ２に変化し、ＳＥＧ０がＶＬ２からＶＬ１に変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ１からＶＬ１に変化するが、電位差が少ないため対応する画素が消灯（白）となる。 In the period (2) from T2 to T3, COM0 changes from VL1 to VL2, and SEG0 changes from VL2 to VL1. As a result, the potential difference between COM0 and SEG0 changes from -VL1 to VL1, but the corresponding pixel is turned off (white) because the potential difference is small.
同様にして、Ｔ３からＴ４までの（２）の期間、およびＴ４からＴ５までの（２）の期間において、電位差が少ないため対応する画素が消灯（白）となる。Ｔ１からＴ５までが１フレームを示しており、以降同様の波形が繰り返し出力される。 Similarly, in the period (2) from T3 to T4 and the period (2) from T4 to T5, the corresponding pixel is turned off (white) because the potential difference is small. T1 to T5 indicate one frame, and thereafter the same waveform is repeatedly output.
なお、ＣＯＭ１の駆動波形は、ＣＯＭ０の波形が１／４フレーム分だけ遅延した波形となる。すなわち、図２においてＴ１から始まるＣＯＭ０の波形と同じ波形が、ＣＯＭ１においてＴ２から始まることになる。同様に、ＣＯＭ２の駆動波形はＣＯＭ０の波形が１／２フレーム分だけ遅延した波形となり、ＣＯＭ３の駆動波形はＣＯＭ０の波形が３／４フレーム分だけ遅延した波形となる。 The driving waveform of COM1 is a waveform obtained by delaying the waveform of COM0 by 1/4 frame. That is, the same waveform as that of COM0 starting from T1 in FIG. 2 starts from T2 in COM1. Similarly, the drive waveform of COM2 is a waveform obtained by delaying the waveform of COM0 by 1/2 frame, and the drive waveform of COM3 is a waveform obtained by delaying the waveform of COM0 by 3/4 frames.
図３は、メモリ性液晶パネル３の駆動波形（メモリ性液晶用表示信号）の一例を示すタイミングチャートである。なお、図３においても、ＣＯＭ０〜ＣＯＭ３の中から代表してＣＯＭ０の波形を示し、ＳＥＧ０〜ＳＥＧ３９の中から代表してＳＥＧ０の波形を示すものとする。
FIG. 3 is a timing chart showing an example of a drive waveform (memory liquid crystal display signal) of the memory
Ｔ１からＴ２までの（１）の期間において、ＣＯＭ０がＶＳＳからＶＬ３に変化し、ＳＥＧ０がＶＬ３からＶＳＳに変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ３からＶＬ３に変化して電位差が−最大から＋最大となり、メモリ性液晶に対して消去（白書込み）が行なわれる。 In the period (1) from T1 to T2, COM0 changes from VSS to VL3, and SEG0 changes from VL3 to VSS. As a result, the potential difference between COM0 and SEG0 changes from −VL3 to VL3, the potential difference increases from −maximum to + maximum, and erasure (white writing) is performed on the memory liquid crystal.
Ｔ２からＴ３までの（２）の期間において、ＣＯＭ０がＶＬ２からＶＬ１に変化し、ＳＥＧ０がＶＬ１からＶＬ２に変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差がＶＬ１から−ＶＬ１に変化するが、電位差が少ないため、メモリ性液晶に対して何も行なわれない。 In the period (2) from T2 to T3, COM0 changes from VL2 to VL1, and SEG0 changes from VL1 to VL2. As a result, the potential difference between COM0 and SEG0 changes from VL1 to -VL1, but since the potential difference is small, nothing is performed on the memory liquid crystal.
同様にして、Ｔ３からＴ４までの（２）の期間、およびＴ４からＴ５までの（２）の期間において、電位差が少ないためメモリ性液晶に対して何も行なわれない。Ｔ１からＴ５までの１フレームが消去フレームである。 Similarly, in the period (2) from T3 to T4 and in the period (2) from T4 to T5, nothing is performed on the memory liquid crystal because the potential difference is small. One frame from T1 to T5 is an erasure frame.
Ｔ５からＴ６までの（３）の期間において、ＣＯＭ０がＶＬ３からＶＳＳに変化し、ＳＥＧ０がＶＳＳからＶＬ３に変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差がＶＬ３から−ＶＬ３に変化して電位差が＋最大から−最大となり、メモリ性液晶に対して書込み（黒書込み）が行なわれる。 In the period (3) from T5 to T6, COM0 changes from VL3 to VSS, and SEG0 changes from VSS to VL3. As a result, the potential difference between COM0 and SEG0 changes from VL3 to -VL3, the potential difference increases from + maximum to -maximum, and writing (black writing) is performed on the memory liquid crystal.
Ｔ６からＴ７までの（４）の期間において、ＣＯＭ０がＶＬ１からＶＬ２に変化し、ＳＥＧ０がＶＬ２からＶＬ１に変化する。その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ１からＶＬ１に変化するが、電位差が少ないため、メモリ性液晶に対して何も行なわれない。 In the period (4) from T6 to T7, COM0 changes from VL1 to VL2, and SEG0 changes from VL2 to VL1. As a result, the potential difference between COM0 and SEG0 changes from -VL1 to VL1, but since the potential difference is small, nothing is performed on the memory liquid crystal.
同様にして、Ｔ７からＴ８までの（４）の期間、およびＴ８からＴ９までの（４）の期間において、電位差が少ないためメモリ性液晶に対して何も行なわれない。Ｔ５からＴ９までの１フレームが書込みフレームである。 Similarly, in the period (4) from T7 to T8 and the period (4) from T8 to T9, nothing is performed on the memory liquid crystal because the potential difference is small. One frame from T5 to T9 is a write frame.
メモリ性液晶パネル３は、一度書き込みを行なうとその状態を保持するため、見た目には静止した状態となる。したがって、次に表示内容を書き換えるまでは、駆動波形を与える必要がなくなる。
Since the memory-type
ここで、図２に示すＳＴＮ液晶パネル２の駆動波形と図３に示すメモリ性液晶パネル３の駆動波形とを比較すると、図２のＴ１〜Ｔ５の１フレームの駆動波形パターンと、図３のＴ１〜Ｔ５の消去フレームの駆動波形パターンとが互いに反転した波形であることが分かる。また、図２のＴ１〜Ｔ５の１フレームの駆動波形パターンと、図３のＴ５〜Ｔ９の書込みフレームの駆動波形パターンとが同じ波形であることが分かる。
Here, when the drive waveform of the STN
したがって、メモリ性液晶パネル３に対して消去フレームに対応した駆動波形を出力するときに、ＳＴＮ液晶パネル２用の駆動波形を反転したものを生成すれば、同じ制御回路で駆動方式が異なる２つの液晶パネルを制御できることになる。
Therefore, when the drive waveform corresponding to the erasure frame is output to the memory-type
以下、第１〜第５の実施の形態における半導体処理装置について詳細に説明する。なお、第１〜第５の実施の形態における半導体処理装置内のＬＣＤ駆動回路の参照符号をそれぞれ１１ａ〜１１ｅとする。 Hereinafter, the semiconductor processing apparatus in the first to fifth embodiments will be described in detail. Reference numerals of the LCD driving circuits in the semiconductor processing apparatuses in the first to fifth embodiments are 11a to 11e, respectively.
（第１の実施の形態）
図４は、本発明の第１の実施の形態における半導体処理装置内のＬＣＤ駆動回路１１ａの構成例を示す図である。このＬＣＤ駆動回路１１ａは、ＬＣＤ基準クロック発生回路２１と、フレーム発生回路２２と、動作開始レジスタ２３と、パネル種選択レジスタ２４と、フレーム選択レジスタ２５と、反転制御回路２６と、ＣＯＭ電圧制御回路２７と、ＳＥＧ電圧制御回路２８と、表示データメモリ２９とを含む。
(First embodiment)
FIG. 4 is a diagram showing a configuration example of the
ＬＣＤ基準クロック発生回路２１は、クロック発生回路１６から出力されるクロック信号を受け、ＬＣＤ駆動回路１１ａ内で使用する基準クロックを生成してフレーム発生回路２２、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８に出力する。
The LCD reference
動作開始レジスタ２３は、ＣＰＵ１２によって書込み可能なレジスタであって、書き込まれた値をフレーム発生回路２２に出力する。この動作開始レジスタ２３の値が“０”のときはＬＣＤ駆動回路１１ａの動作停止であることを示し、“１”のときはＬＣＤ駆動回路１１ａの動作中であることを示す。
The operation start
フレーム発生回路２２は、ＬＣＤ基準クロック発生回路２１から出力される基準クロックおよび動作開始レジスタ２３から出力される信号を受け、動作開始レジスタ２３の値が“１”のときに、ＳＴＮ液晶パネル２およびメモリ性液晶パネル３のフレーム周期を示す信号を生成して出力する。
The
パネル種選択レジスタ２４は、ＣＰＵ１２によって書込み可能なレジスタであって、書き込まれた値をフレーム選択レジスタ２５に出力する。このパネル種選択レジスタ２４の値が“０”のときはＳＴＮ液晶パネル２に対する駆動波形を出力することを示し、“１”のときはメモリ性液晶パネル３に対する駆動波形を出力することを示す。
The panel
フレーム選択レジスタ２５は、パネル種選択レジスタ２４の値を監視しており、パネル種選択レジスタ２４が“０”のときに、パネル選択信号に“０”を出力して、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８から出力される駆動波形がＳＴＮ液晶パネル２に与えられるようにスイッチ４および５を切り替える。
The
フレーム選択レジスタ２５は、ＣＰＵ１２によってパネル種選択レジスタ２４が“０”から“１”に書き換えられるのを検出すると、次のフレームから２フレーム分の期間だけパネル選択信号に“１”を出力し、１フレーム分の期間だけ反転制御回路２６に対して駆動波形を反転するよう指示する。なお、パネル種選択レジスタ２４は、フレーム選択レジスタ２５から２フレーム分のパネル選択信号が出力された後に自動的に“０”にクリアされるようにしてもよいし、ＣＰＵ１２によって“０”にクリアされるようにしてもよい。
When the
反転制御回路２６は、フレーム選択レジスタ２５から駆動波形の反転指示を受けると、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８に対して１フレーム分だけ駆動波形を反転するように指示する。それ以外のフレームにおいては、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８に対してそのまま駆動波形を出力するよう指示する。
When the
ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８は、反転制御回路２６から反転指示がない場合には、図２に示すようなＳＴＮ液晶パネル２用の駆動波形ＣＯＭ０〜ＣＯＭ３およびＳＥＧ０〜ＳＥＧ３９を生成して出力する。
When there is no inversion instruction from the
図５は、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８の出力バッファの一例を示す図である。この出力バッファは、４つのＮチャネルＭＯＳトランジスタ（以下、単にトランジスタと呼ぶ。）３１〜３４によって構成される。
FIG. 5 is a diagram illustrating an example of output buffers of the COM
図５において、ａ信号、ｂ信号、ｃ信号およびｄ信号のいずれか１つが“１”となり、それ以外の信号が“０”となる。ａ信号が“１”のときにトランジスタ３１がオンとなって、出力バッファからＶＬ３が出力される。ｂ信号が“１”のときにトランジスタ３２がオンとなって、出力バッファからＶＬ２が出力される。ｃ信号が“１”のときにトランジスタ３３がオンとなって、出力バッファからＶＬ１が出力される。ｄ信号が“１”のときにトランジスタ３４がオンとなって、出力バッファからＶＳＳが出力される。
In FIG. 5, any one of the a signal, the b signal, the c signal, and the d signal is “1”, and the other signals are “0”. When the signal a is “1”, the
ここで、ａ信号のみが“１”でそれ以外の信号が“０”のパターンを“Ａ”とし、ｂ信号のみが“１”でそれ以外の信号が“０”のパターンを“Ｂ”とし、ｃ信号のみが“１”でそれ以外の信号が“０”のパターンを“Ｃ”とし、ｄ信号のみが“１”でそれ以外の信号が“０”のパターンを“Ｄ”とすることにする。 Here, the pattern in which only the a signal is “1” and the other signals are “0” is “A”, only the b signal is “1”, and the other signals are “0” in the pattern “B”. The pattern where only the c signal is “1” and the other signals are “0” is “C”, only the d signal is “1” and the other signals are “0” as “D”. To.
たとえば、ＣＯＭ電圧制御回路２７が図２に示すＣＯＭ０の駆動波形を生成する場合、ＣＯＭ電圧制御回路２７内部において“Ａ”、“Ｄ”、“Ｃ”、“Ｂ”、“Ｃ”、…というパターンを順次生成して、トランジスタ３１〜３４に与えていく。このような駆動波形の生成方法は、従来と同様である。
For example, when the COM
一方、ＣＯＭ電圧制御回路２７は、反転制御回路２６から反転指示を受けると、“Ａ”を“Ｄ”に置き換え、“Ｂ”を“Ｃ”に置き換え、“Ｃ”を“Ｂ”に置き換え、“Ｄ”を“Ａ”に置き換える。
On the other hand, when receiving an inversion instruction from the
したがって、図２に示すＣＯＭ０の駆動波形を生成するときのパターン“Ａ”、“Ｄ”、“Ｃ”、“Ｂ”、“Ｃ”、…が、“Ｄ”，“Ａ”、“Ｂ”、“Ｃ”、“Ｂ”…に置き換えられて、トランジスタ３１〜３４に順次与えられる。その結果、図３に示すようなメモリ性液晶パネル３用の駆動波形であるＣＯＭ０の消去フレームが生成されることになる。ＣＯＭ１〜ＣＯＭ３についても同様である。
Therefore, the patterns “A”, “D”, “C”, “B”, “C”,... When generating the drive waveform of COM0 shown in FIG. 2 are “D”, “A”, “B”. , “C”, “B”... Are sequentially supplied to the
ＳＥＧ電圧制御回路２８についても同様の反転制御が行なわれる。ＳＥＧ電圧制御回路２８は、ＣＯＭ電圧制御回路２７とは異なり表示データメモリ２９に記憶される表示パターンによって出力バッファに与えられるパターンが変化することになるが、これは従来の駆動波形の生成方法と同様である。従来と異なるのは、反転制御回路２６から反転指示がある場合に、ＳＥＧ電圧制御回路２８においても、ＣＯＭ電圧制御回路２７と同様の反転制御を行なう点である。
Similar inversion control is performed for the SEG
なお、表示データメモリ２９には、ＳＴＮ液晶パネル２用の表示データを格納する第１の領域と、メモリ性液晶パネル３用の表示データを格納する第２の領域とが設けられている。ＳＥＧ電圧制御回路２８は、ＳＴＮ液晶パネル２に対するＳＥＧ０〜ＳＥＧ３９信号を生成する場合には、第１の領域から表示データを読み出して駆動波形を生成し、メモリ性液晶パネル３に対するＳＥＧ０〜ＳＥＧ３９信号を生成する場合には、第２の領域から表示データを読み出して駆動波形を生成する。
The
図６は、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８から出力される駆動波形の一例を示すタイミングチャートである。なお、図６においては、メモリ性液晶パネル３の１フレーム間隔が、ＳＴＮ液晶パネル２の１フレーム間隔の２倍となっているが、これは後述の第２の実施の形態に対応して２倍のフレーム間隔としたものである。本実施の形態においては、同じフレーム間隔であっても構わない。
FIG. 6 is a timing chart showing an example of drive waveforms output from the COM
Ｔ１〜Ｔ３においては、パネル選択信号が“０”となっており、ＳＴＮ液晶パネル２の表示期間であることを示している。たとえば、Ｔ１の直後の点線で囲まれた期間においては、ＣＯＭ０−ＳＥＧ０間の電位差が最大となって点灯していることを示している。また、Ｔ２の直前の点線で囲まれた期間においては、ＣＯＭ３−ＳＥＧ３９間の電位差が最大となって点灯していることを示している。
In T1 to T3, the panel selection signal is “0”, indicating that it is the display period of the STN
Ｔ３〜Ｔ５においては、パネル選択信号が“１”となって、メモリ性液晶パネル３の書き換え期間であることを示している。Ｔ３からＴ４までの点線で囲まれた期間が、メモリ性液晶パネル３の消去フレームであることを示している。
In T3 to T5, the panel selection signal becomes “1”, indicating that it is the rewriting period of the memory
また、Ｔ４からＴ５までの期間が、メモリ性液晶パネル３の書き込みフレームであることを示している。Ｔ５の直前の点線で囲まれた期間においては、ＣＯＭ３−ＳＥＧ３９間の電位差が＋最大から−最大となって、メモリ性液晶３の対応する画素に対して書込みが行われることを示している。
Further, the period from T4 to T5 indicates a writing frame of the memory-type
また、Ｔ６からＴ７までの期間においては、メモリ性液晶パネル３の表示内容の変更などによって再度メモリ性液晶書き換え期間が設けられている。
In the period from T6 to T7, a memory-type liquid crystal rewriting period is provided again by changing the display contents of the memory-type
図６においては、ＣＯＭ０〜ＣＯＭ３に対応するメモリ性液晶の書き換えを一度に行なっているため、メモリ性液晶書き換え期間が長くなってしまう。そのため、その間ＳＴＮ液晶パネル２への駆動波形が途絶えるため、ＳＴＮ液晶パネル２の表示品質が低下してちらつきなどの発生原因となる可能性がある。
In FIG. 6, since the memory-type liquid crystal corresponding to COM0 to COM3 is rewritten at a time, the memory-type liquid crystal rewrite period becomes long. For this reason, the drive waveform to the STN
図７は、メモリ性液晶の書き換え期間を短くした場合におけるＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８から出力される駆動波形の一例を示すタイミングチャートである。図７においては、図６に示すＴ３からＴ５までのメモリ性液晶書き換え期間をＣＯＭ毎に分けて４回としたものである。
FIG. 7 is a timing chart showing an example of drive waveforms output from the COM
たとえば、図７のＴ３からＴ４までのメモリ性液晶書き換え期間において、ＣＯＭ０に対応する消去および書き込みを行なう。同様にして、Ｔ５からＴ６までのメモリ性液晶書き換え期間においてＣＯＭ１に対応する消去および書き込みを行ない、Ｔ７からＴ８までのメモリ性液晶書き換え期間においてＣＯＭ２に対応する消去および書き込みを行ない、Ｔ９からＴ１０までのメモリ性液晶書き換え期間においてＣＯＭ３に対応する消去および書き込みを行なう。 For example, erasing and writing corresponding to COM0 are performed in the memory liquid crystal rewriting period from T3 to T4 in FIG. Similarly, erasure and writing corresponding to COM1 are performed in the memory liquid crystal rewriting period from T5 to T6, and erasing and writing corresponding to COM2 are performed in the memory liquid crystal rewriting period from T7 to T8, from T9 to T10. Erasing and writing corresponding to COM3 are performed in the memory-related liquid crystal rewriting period.
この場合、ＬＣＤ駆動回路１１ａ内に１回の書き換え期間でメモリ性液晶駆動を行なうＣＯＭの本数を設定するレジスタを設ける。そして、フレーム選択レジスタ２５が、そのレジスタに設定された値に応じて、パネル選択信号を“１”にするタイミングおよび反転制御回路２６に対して反転指示するタイミングを制御することによって実現可能である。
In this case, a register for setting the number of COMs that drive the memory liquid crystal in one rewrite period is provided in the
以上説明したように、本実施の形態における半導体処理装置によれば、フレーム選択レジスタ２５が、ＣＰＵ１２によってパネル種選択レジスタ２４が“０”から“１”に書き換えられるのを検出すると、２フレーム分の期間だけパネル選択信号に“１”を出力し、１フレーム分の期間だけ反転制御回路２６に対して駆動波形を反転するよう指示するようにした。これによって、１つのＬＣＤ駆動回路１１ａで、ＳＴＮ液晶パネル２およびメモリ性液晶パネル３のような、駆動方式が異なる２つの液晶パネルを同時に駆動することが可能となった。
As described above, according to the semiconductor processing apparatus of the present embodiment, when the
また、駆動方式が異なるＳＴＮ液晶パネル２およびメモリ性液晶パネル３に対する駆動波形を１つのＬＣＤ駆動回路１１ａで生成するようにしたので、回路規模を縮小でき、半導体処理装置のチップ面積を小さくすることが可能となった。
In addition, since the drive waveforms for the STN
また、２つの液晶パネルを搭載した装置において、一方の液晶パネルとしてメモリ性液晶パネルを用いることができるため、装置全体における消費電力を削減することが可能となった。 In addition, since a memory-type liquid crystal panel can be used as one liquid crystal panel in a device equipped with two liquid crystal panels, power consumption in the entire device can be reduced.
（第２の実施の形態）
第１の実施の形態においては、メモリ液晶パネル３を駆動するときに、ＬＣＤ基準クロック発生回路２１から出力される基準クロック信号に応じて消去フレームおよび書き込みフレームを生成するようにしたため、それぞれのフレームの長さが同じ時間となる。しかしながら、メモリ性液晶全体をむらなく消去するためには、書き込み時間よりも長い時間消去する方が好ましい。第２の実施の形態における半導体処理装置は、メモリ性液晶パネルの消去フレームを書き込みフレームよりも長い時間とするものである。
(Second Embodiment)
In the first embodiment, when the memory
図８は、本発明の第２の実施の形態における半導体処理装置内のＬＣＤ駆動回路１１ｂの構成例を示す図である。このＬＣＤ駆動回路１１ｂは、図４に示す第１の実施の形態におけるＬＣＤ駆動回路１１ａと比較して、カウンタ（分周器）４１が追加されている点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰り返さない。
FIG. 8 is a diagram showing a configuration example of the
カウンタ４１は、フレーム選択レジスタ２５からの指示により、メモリ性液晶パネル３の書き込みフレームが生成される場合にＬＣＤ基準クロック発生回路２１から出力される基準クロック信号を分周して出力し、それ以外の場合はＬＣＤ基準クロック発生回路２１から出力される基準クロック信号をそのまま出力する。
The
フレーム選択レジスタ２５は、ＣＰＵ１２によってパネル種選択レジスタ２４が“０”から“１”に書き換えられるのを検出すると、次のフレームから２フレーム分の期間だけパネル選択信号に“１”を出力し、１フレーム分の期間だけ反転制御回路２６に対して駆動波形を反転するよう指示する。このとき、フレーム選択レジスタ２５は、カウンタ４１に対して１フレーム分の期間だけクロック信号を分周するように指示する。
When the
図９は、メモリ性液晶パネル３の消去フレームの時間を長くした場合を示すタイミングチャートである。図９においては、消去フレームの期間だけカウンタ４１が基準クロック信号を２分周する場合を示しており、消去フレームの期間が書き込みフレームの期間の倍となっている。なお、カウンタ４１は基準クロック信号を２分周する場合に限らず、さらに長い周期のクロック信号を生成するようにしてもよい。
FIG. 9 is a timing chart showing a case where the erase frame time of the memory-type
以上説明したように、本実施の形態における半導体処理装置によれば、フレーム選択レジスタ２５が、メモリ性液晶パネル３の消去フレームの期間だけカウンタ４１に対して基準クロック信号を分周するよう指示するようにしたので、第１の実施の形態において説明した効果に加えて、メモリ性液晶全体をむらなく消去することが可能となった。
As described above, according to the semiconductor processing apparatus of the present embodiment, the
（第３の実施の形態）
第１および第２の実施の形態における半導体処理装置は、温度変化に対しても一定の周波数のフレームを生成するものであった。第３の実施の形態における半導体処理装置は、温度依存性のある液晶パネルに対して、温度によって異なる周波数のフレームを生成することにより表示品質を保つようにしたものである。
(Third embodiment)
The semiconductor processing apparatus in the first and second embodiments generates a frame having a constant frequency even with respect to a temperature change. In the semiconductor processing apparatus according to the third embodiment, display quality is maintained by generating frames with different frequencies depending on the temperature of a temperature-dependent liquid crystal panel.
図１０は、本発明の第３の実施の形態における半導体処理装置内のＬＣＤ駆動回路１１ｃの構成例を示す図である。このＬＣＤ駆動回路１１ｃは、図４に示す第１の実施の形態におけるＬＣＤ駆動回路１１ａと比較して、温度センサ１９、ＡＤ変換器２０およびカウンタ（分周器）４１が追加されている点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰り返さない。
FIG. 10 is a diagram showing a configuration example of the
なお、図１に示す半導体処理装置の構成においては、ＬＣＤ駆動回路１１の外部に温度センサ１９およびＡＤ変換器２０が設けられる構成としているが、第３の実施の形態においては、温度センサ１９およびＡＤ変換器２０がＬＣＤ駆動回路１１ｃ内に設けられる場合について説明する。
In the configuration of the semiconductor processing apparatus shown in FIG. 1, the
ＡＤ変換器２０は、温度センサ１９から出力される温度に応じた電圧値（アナログ信号）をデジタル信号に変換してカウンタ４１に出力する。
The
カウンタ４１は、たとえばＡＤ変換器２０から出力された温度値（デジタル値）が所定の温度よりも低い場合、ＬＣＤ基準クロック発生回路２１から出力される基準クロック信号を分周して出力する。一方、ＡＤ変換器２０から出力された温度値が所定の温度よりも高い場合、ＬＣＤ基準クロック発生回路２１から出力される基準クロック信号をそのまま出力する。これによって、周囲の温度が高い場合に、ＳＴＮ液晶パネル２またはメモリ性液晶パネル３に与えるフレーム周期を短くすることができる。このように、液晶パネルの温度依存の種類に応じて、フレーム周波数を変更することができる。
For example, when the temperature value (digital value) output from the
以上説明したように、本実施の形態における半導体処理装置によれば、ＡＤ変換器２０から出力される温度値に応じてカウンタ４１が基準クロック信号を分周するようにしたので、第１の実施の形態において説明した効果に加えて、温度依存性のある液晶パネルに対して温度に応じた周波数のフレームを与えることができ、表示品質を保つことが可能となった。
As described above, according to the semiconductor processing apparatus of the present embodiment, the
（第４の実施の形態）
第１〜第３の実施の形態における半導体処理装置は、ＣＰＵ１２が動作開始レジスタ２３に“１”を書き込むことによりＬＣＤ駆動回路１１ａ〜１１ｃの動作が開始され、ＳＴＮ液晶パネル２またはメモリ性液晶パネル３に対して駆動波形を出力し続けるものであった。上述のように、メモリ性液晶パネル３に対しては１回データを書き込めば、その表示状態は維持される。したがって、ＳＴＮ液晶パネル２が表示を行なっておらず、メモリ性液晶パネル３のみが表示を行なっている場合には、メモリ性液晶パネル３に対して１回だけデータ書き込みを行なえばよいことになる。
(Fourth embodiment)
In the semiconductor processing apparatus in the first to third embodiments, the
第４の実施の形態における半導体処理装置は、メモリ性液晶パネル３のみが表示を行なっており、メモリ性液晶パネル３にデータを書き込んだ後、ＬＣＤ駆動回路の動作を停止させるものである。
In the semiconductor processing apparatus according to the fourth embodiment, only the memory-type
図１１は、本発明の第４の実施の形態における半導体処理装置内のＬＣＤ駆動回路１１ｄの構成例を示す図である。このＬＣＤ駆動回路１１ｄは、図８に示す第２の実施の形態におけるＬＣＤ駆動回路１１ｂと比較して、フレーム発生回路２２と動作開始レジスタ２３との間にカウンタ５１が追加されている点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰り返さない。
FIG. 11 is a diagram showing a configuration example of the
カウンタ５１は、動作開始レジスタ２３の値が“１”になると、フレーム発生回路２２に対して“１”を出力すると共に、カウンタ４１から出力されるクロック信号に同期してカウントを開始する。そして、カウンタ５１は、カウント値が、メモリ性液晶パネル３に出力する２フレーム（消去フレームおよび書き込みフレーム）の期間に対応する値となったときに、フレーム発生回路２２に“０”を出力する。
When the value of the operation start register 23 becomes “1”, the
フレーム発生回路２２は、カウンタ５１から“１”が出力されると、メモリ性液晶パネル３のフレーム周期を示す信号を生成して出力する。そして、フレーム発生回路２２は、カウンタ５１から“０”が出力されると、メモリ性液晶パネル３のフレーム周期を示す信号の生成を停止する。これによって、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８は、メモリ性液晶パネル３に対する駆動波形の生成を停止する。このとき、フレーム発生回路２２は、動作開始レジスタ２３の値を“０”にクリアする。
When “1” is output from the
図１２は、ＬＣＤ駆動回路１１ｄから出力される駆動波形の一例を示すタイミングチャートである。図１２に示すように、動作開始レジスタ２３に“１”が書き込まれたときにＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８は、消去フレームの駆動波形の生成を開始する。そして、続く１フレーム分の書き込みフレームの駆動波形を生成した後、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８は、駆動波形の生成を停止する。このとき、動作開始レジスタ２３の値が“０”にクリアされている。
FIG. 12 is a timing chart showing an example of a drive waveform output from the
以上説明したように、本実施の形態における半導体処理装置によれば、フレーム発生回路２２がメモリ性液晶パネル３に対する消去フレームおよび書き込みフレームに対応する２フレーム分のフレーム周期を示す信号のみを出力するようにした。したがって、ＳＴＮ液晶パネル２が表示を行なっておらず、メモリ性液晶パネル３のみが表示を行なっている場合に、メモリ性液晶パネル３に対する２フレーム分の駆動波形を生成した後、駆動波形の生成を停止するので、半導体処理装置全体およびシステム全体の消費電力を大幅に削減することが可能となった。
As described above, according to the semiconductor processing apparatus in the present embodiment, the
また、動作開始レジスタ２３の値が自動的に“０”にクリアされるようにしたので、ＣＰＵ１２が動作開始レジスタ２３の値を“０”に書き換える必要がなくなり、ＣＰＵ１２の負荷を軽減することが可能となった。
Further, since the value of the operation start register 23 is automatically cleared to “0”, the
（第５の実施の形態）
第１〜第３の実施の形態における半導体処理装置は、ＣＰＵ１２が動作開始レジスタ２３に“１”を書き込むことによりＬＣＤ駆動回路１１ａ〜１１ｃの動作が開始され、ＳＴＮ液晶パネル２またはメモリ性液晶パネル３に対して駆動波形を出力し続けるものであった。しかしながら、メモリ性液晶パネル３の表示状態を維持するという特性から、電源電圧が低下してＳＴＮ液晶パネル２の表示が消えてしまった場合でも、メモリ性液晶パネル３の表示が行なわれるため、ユーザは装置が現在どのような状態にあるかを容易に判断することができない。
(Fifth embodiment)
In the semiconductor processing apparatus in the first to third embodiments, the
第５の実施の形態における半導体処理装置は、電源電圧が低下して装置が異常状態であることをユーザに知らせるために、メモリ性液晶パネル３の表示を消すか、メモリ性液晶パネル３の表示内容を変更するものである。
In the semiconductor processing apparatus according to the fifth embodiment, the display of the memory-type
図１３は、本発明の第５の実施の形態における半導体処理装置内のＬＣＤ駆動回路１１ｅの構成例を示す図である。このＬＣＤ駆動回路１１ｅは、図８に示す第２の実施の形態におけるＬＣＤ駆動回路１１ｂと比較して、ＬＶＤ（Low Voltage Detector）６１および消去波形／特定表示波形生成回路６２が追加されている点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰り返さない。
FIG. 13 is a diagram showing a configuration example of the
ＬＶＤ６１は、電源電圧の値を監視しており、電源電圧が所定電圧よりも低下したときに、その旨を動作開始レジスタ２３に通知する。このとき、動作開始レジスタ２３は、値を“０”にクリアする。 The LVD 61 monitors the value of the power supply voltage, and notifies the operation start register 23 when the power supply voltage drops below a predetermined voltage. At this time, the operation start register 23 clears the value to “0”.
フレーム発生回路２２は、動作開始レジスタ２３の値が“１”から“０”になるのを検出すると、次の２フレームが電源電圧が低下したことをメモリ性液晶パネル３に表示するフレームであることを、フレーム選択レジスタ２５、消去波形／特定表示波形生成回路６２、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８に通知する。
When the
フレーム選択レジスタ２５は、フレーム発生回路２２から通知を受けると、次のフレームから２フレーム分の期間だけパネル選択信号に“１”を出力する。
When the
消去波形／特定表示波形生成回路６２は、フレーム発生回路２２から通知を受けると、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８に対して１フレーム分だけ駆動波形を反転するように指示する。このとき、ＣＯＭ電圧制御回路２７およびＳＥＧ電圧制御回路２８は、第１の実施の形態において説明した消去フレームを生成すための反転制御を行なう。
When receiving the notification from the
消去波形／特定表示波形生成回路６２は、消去フレームの後の書き込みフレームでメモリ性液晶パネル３に書き込む表示データ（表示波形）を生成してＳＥＧ電圧制御回路２８に出力する。この表示データは、たとえばメモリ性液晶パネル３に何も表示しないようなパターンであってもよいし、電源電圧が低下したことを通知するアラームメッセージであってもよい。
The erase waveform / specific display
ＳＥＧ電圧制御回路２８は、フレーム発生回路２２から通知を受けると、消去フレームに対応する反転制御を行なった後、書き込みフレームにおいて、消去波形／特定表示波形生成回路６２から出力される表示データに基づいてメモリ性液晶パネル３に与える駆動波形を生成する。
When the SEG
以上説明したように、本実施の形態における半導体処理装置によれば、ＬＶＤ６１が電源電圧の低下を検出したときに、消去波形／特定表示波形生成回路６２がメモリ性液晶パネル３に表示する特定の表示データを生成してＳＥＧ電圧制御回路２８に出力するようにしたので、第１の実施の形態において説明した効果に加えて、ユーザが容易に電源電圧の異常を知ることができ、たとえば電池交換などをユーザに示唆することが可能となった。
As described above, according to the semiconductor processing apparatus of the present embodiment, when the LVD 61 detects a drop in the power supply voltage, the specific waveform displayed on the memory type
（第６の実施の形態）
第１〜第５の実施の形態における半導体処理装置は、ＳＴＮ液晶パネル２とメモリ性液晶パネル３とを同時に駆動するものであった。本発明の第６の実施の形態における半導体処理装置は、ＳＴＮ液晶パネル２またはメモリ性液晶パネル３のいずれかの表示のみを行なう場合のものである。
(Sixth embodiment)
The semiconductor processing apparatus according to the first to fifth embodiments drives the STN
図１４は、本発明の第６の実施の形態における半導体処理装置とＳＴＮ液晶パネル２またはメモリ性液晶パネル３との接続例を示す図である。図１４（ａ）は、半導体処理装置がＳＴＮ液晶パネル２の駆動のみを行なう場合を示している。図１などにおいては、パネル選択信号がスイッチ４および５に接続されていたが、本実施の形態においてはこのパネル選択信号を使用しない。この場合、パネル種選択レジスタ２４には“０”が設定されて固定される。
FIG. 14 is a diagram showing a connection example between the semiconductor processing apparatus and the STN
図１４（ｂ）は、半導体処理装置がメモリ性液晶パネル３の駆動のみを行なう場合を示している。図１４（ａ）と同様に、パネル選択信号は使用されない。この場合、パネル種選択レジスタ２４には“１”が設定されて固定される。
FIG. 14B shows a case where the semiconductor processing apparatus only drives the memory type
以上説明したように、本実施の形態における半導体処理装置によれば、ＳＴＮ液晶パネル２またはメモリ性液晶パネル３のいずれかの表示のみを行なうようにしたので、液晶パネルを異なる駆動方式の液晶パネルに置き換える場合でも、本願発明にかかる液晶駆動用の制御回路をＳｏＣに搭載していることで液晶パネルのみの交換を行なうことが可能となり、容易にそれを行なうことが可能となった。
As described above, according to the semiconductor processing apparatus of the present embodiment, only the display of either the STN
（第７の実施の形態）
図１５は、本発明の第７の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。このシステムは、半導体処理装置１００と、メモリ性液晶パネル３と、通信用コントローラ７９とを含む。
(Seventh embodiment)
FIG. 15 is a diagram showing an example of a system using a semiconductor processing apparatus according to the seventh embodiment of the present invention. This system includes a
また、半導体処理装置１００は、ＬＣＤ駆動回路１１ｆと、半導体処理装置１００全体の制御を行なうＣＰＵ１２と、ＲＯＭ１３と、ＲＡＭ１４と、タイマ１５と、クロック発生回路１６と、ＤＭＡＣ１７と、ＩＮＴＣ１８と、温度センサ１９と、ＡＤ変換器２０と、ＵＡＲＴ（Universal Asynchronous Receiver-Transmitter）７１と、入出力バッファ７２〜７８とを含む。なお、図１に示す本発明の実施の形態における半導体処理装置と同じ機能を有する部分については同じ参照符号を付すものとし、その機能の詳細な説明は繰り返さない。
In addition, the
ＵＡＲＴ７１は、内部バス７０に接続されており、ＣＰＵ１２による制御によってパラレルデータをシリアルデータに変換して、入出力バッファ７２に出力する。また、ＵＡＲＴ７１は、入出力バッファ７３からシリアルデータを入力してパラレルデータに変換し、内部バス７０を介してＣＰＵ１２に出力する。なお、周辺回路の一例としてＵＡＲＴを用いる場合について説明するが、それ以外の汎用ポートに接続される機能ブロックであっても同様の効果を奏することは言うまでもない。
The UART 71 is connected to the
ＬＣＤ駆動回路１１ｆは、図４に示すＬＣＤ駆動回路１１ａなどと比較して、パネル選択信号をイネーブル信号として通信用コントローラ７９に出力する点、およびＣＯＭ電圧制御回路２７の機能が異なる点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰り返さない。
The LCD drive circuit 11f is different from the
なお、パネル種選択レジスタ２４の値が“０”のときはＳＥＧ信号を入出力ポートとして使用することを示し、“１”のときはメモリ性液晶パネル３に対する駆動波形を出力することを示す。したがって、ＣＰＵ１２は、ＵＡＲＴ７１と通信用コントローラ７９との間でデータ通信を行なうときに、パネル種選択レジスタ２４に“０”を書き込む。
When the value of the panel
入出力バッファ７２は、イネーブル信号が“１”のときにＬＣＤ駆動回路１１ｆから出力されるＳＥＧ０をＳＥＧ信号を介してメモリ性液晶パネル３に与える。また、イネーブル信号が“０”のときにＵＡＲＴ７１から出力されるシリアルデータをＳＥＧ信号を介して通信用コントローラ７９に与える。
The input /
入出力バッファ７３は、イネーブル信号が“１”のときにＬＣＤ駆動回路１１ｆから出力されるＳＥＧ１をＳＥＧ信号を介してメモリ性液晶パネル３に与える。また、イネーブル信号が“０”のときに通信用コントローラ７９から出力されるシリアルデータを受け、ＵＡＲＴ７１に与える。
The input /
なお、入出力バッファ７４〜７８についても同様に、イネーブル信号が“０”のときに汎用入出力ポートとして使用することが可能である。図示していないが、ＳＥＧ７〜ＳＥＧ３９についても同様に入出力バッファが接続されているものとする。
Similarly, the input /
図１６は、本発明の第７の実施の形態における半導体処理装置１００から出力される駆動波形の一例を示すタイミングチャートである。図１６に示すように、イネーブル信号が“１”のときに、ＬＣＤ駆動回路１１ｆは、図３に示すメモリ性液晶パネル３に与える駆動波形と同様の駆動波形を出力する。このとき、入出力バッファ７２〜７８は、ＬＣＤ駆動回路１１ｆから受けたＳＥＧ０〜ＳＥＧ６をメモリ性液晶パネル３に出力する。
FIG. 16 is a timing chart showing an example of a drive waveform output from the
また、イネーブル信号が“０”のときに、入出力バッファ７２は、ＵＡＲＴ７１から受けたシリアルデータをＳＥＧ信号を介して通信用コントローラ７９に出力する。また、ＬＣＤ駆動回路１１ｆ内のＣＯＭ電圧制御回路２７は、ＣＯＭ０〜ＣＯＭ３に中間電位であるＶＬ１とＶＬ２との間で変化する駆動波形を出力する。
When the enable signal is “0”, the input /
その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ１〜ＶＬ２の間で変化することになり、メモリ性液晶パネル３の表示が変更されることはない。また、通信用コントローラ７９からシリアルデータが出力される場合も同様に、ＣＯＭ０−ＳＥＧ１間の電位差が−ＶＬ１〜ＶＬ２の間で変化することになり、メモリ性液晶パネル３の表示が変更されることはない。
As a result, the potential difference between COM0 and SEG0 changes between -VL1 and VL2, and the display of the memory-type
図１７は、本発明の第７の実施の形態における半導体処理装置１００から出力される駆動波形の他の一例を示すタイミングチャートである。図１７に示すように、イネーブル信号が“１”のときに、ＬＣＤ駆動回路１１ｆは、図３に示すメモリ性液晶パネル３に与える駆動波形と同様の駆動波形を出力する。このとき、入出力バッファ７２〜７８は、ＬＣＤ駆動回路１１ｆから受けたＳＥＧ０〜ＳＥＧ６をメモリ性液晶パネル３に出力する。
FIG. 17 is a timing chart showing another example of the drive waveform output from the
また、イネーブル信号が“０”のときに、入出力バッファ７２は、ＵＡＲＴ７１から受けたシリアルデータをＳＥＧ信号を介して通信用コントローラ７９に出力する。また、ＬＣＤ駆動回路１１ｆ内のＣＯＭ電圧制御回路２７は、ＣＯＭ０〜ＣＯＭ３に中間電位である１／２ＶＣＣを出力する。このＶＣＣは半導体処理装置１００の電源電圧であり、ＶＬ３と同じ電位である。
When the enable signal is “0”, the input /
その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ２より大きく、ＶＬ２よりも小さくなり、メモリ性液晶パネル３の表示が変更されることはない。また、通信用コントローラ７９からシリアルデータが出力される場合も同様に、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ２より大きく、ＶＬ２よりも小さくなり、メモリ性液晶パネル３の表示が変更されることはない。
As a result, the potential difference between COM0 and SEG0 is larger than −VL2 and smaller than VL2, and the display of the memory-type
なお、ＣＯＭ０〜ＣＯＭ３に中間電位である１／２ＶＣＣを出力する場合について説明したが、中間電位であるＶＬ１またはＶＬ２をＣＯＭ０〜ＣＯＭ３に出力するようにしてもよい。 In addition, although the case where 1/2 VCC which is an intermediate potential is output to COM0 to COM3 has been described, VL1 or VL2 which is an intermediate potential may be output to COM0 to COM3.
以上説明したように、本実施の形態における半導体処理装置によれば、イネーブル信号が“０”のときに、入出力バッファ７２が通信用コントローラ７９にシリアルデータを出力し、入出力バッファ７３が通信用コントローラ７９からシリアルデータを受けてＵＡＲＴ７１に出力するようにした。また、イネーブル信号が“０”のときに、ＬＣＤ駆動回路１１ｆがＣＯＭ０〜ＣＯＭ３に中間電位を出力するようにした。したがって、１つのピンにメモリ性液晶パネル３を駆動する機能と、汎用入出力ポートとしての機能を持たせることができ、半導体処理装置のピン数を削減することが可能となった。
As described above, according to the semiconductor processing apparatus of the present embodiment, when the enable signal is “0”, the input /
また、ＬＣＤ駆動回路１１ｆがＣＯＭ０〜ＣＯＭ３に中間電位を出力するので、メモリ性液晶パネル３の表示が変更されるのを防止でき、表示のちらつきなどの不具合を防止することが可能となった。
Further, since the LCD drive circuit 11f outputs an intermediate potential to COM0 to COM3, it is possible to prevent the display of the memory-type
（第８の実施の形態）
図１８は、本発明の第８の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。このシステムは、半導体処理装置１１０と、ＳＴＮ液晶パネル２と、通信用コントローラ７９とを含む。
(Eighth embodiment)
FIG. 18 is a diagram showing an example of a system using a semiconductor processing apparatus according to the eighth embodiment of the present invention. This system includes a semiconductor processing apparatus 110, an STN
また、半導体処理装置１１０は、ＬＣＤ駆動回路１１ｇと、半導体処理装置１１０全体の制御を行なうＣＰＵ１２と、ＲＯＭ１３と、ＲＡＭ１４と、タイマ１５と、クロック発生回路１６と、ＤＭＡＣ１７と、ＩＮＴＣ１８と、温度センサ１９と、ＡＤ変換器２０と、ＵＡＲＴ７１と、入出力バッファ７２〜７８と、インバータ８０とを含む。なお、図１５に示す本発明の第７の実施の形態における半導体処理装置１００と同じ機能を有する部分については同じ参照符号を付すものとし、その機能の詳細な説明は繰り返さない。
Further, the semiconductor processing apparatus 110 includes an
ＬＣＤ駆動回路１１ｇは、図４に示すＬＣＤ駆動回路１１ａなどと比較して、パネル選択信号をイネーブル信号の反転信号としてインバータ８０に出力する点、およびＣＯＭ電圧制御回路２７の機能が異なる点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰り返さない。
The
なお、パネル種選択レジスタ２４の値が“０”のときはＳＴＮ液晶パネル２に対する駆動波形を出力することを示し、“１”のときはＳＥＧ信号を入出力ポートとして使用することを示す。したがって、ＣＰＵ１２は、ＵＡＲＴ７１と通信用コントローラ７９との間でデータ通信を行なうときに、パネル種選択レジスタ２４に“１”を書き込む。インバータ８０は、ＳＴＮ液晶パネル２に対して駆動波形を出力するときにイネーブル信号に“１”を出力し、ＳＥＧ信号を入出力ポートとして使用するときにイネーブル信号に“０”を出力する。
When the value of the panel
入出力バッファ７２は、イネーブル信号が“１”のときにＬＣＤ駆動回路１１ｇから出力されるＳＥＧ０をＳＥＧ信号を介してＳＴＮ液晶パネル２に与える。また、イネーブル信号が“０”のときにＵＡＲＴ７１から出力されるシリアルデータをＳＥＧ信号を介して通信用コントローラ７９に与える。
The input /
入出力バッファ７３は、イネーブル信号が“１”のときにＬＣＤ駆動回路１１ｇから出力されるＳＥＧ１をＳＥＧ信号を介してＳＴＮ液晶パネル２に与える。また、イネーブル信号が“０”のときに通信用コントローラ７９から出力されるシリアルデータを受け、ＵＡＲＴ７１に与える。
The input /
なお、入出力バッファ７４〜７８についても同様に、イネーブル信号が“０”のときに汎用入出力ポートとして使用することが可能である。図示していないが、ＳＥＧ７〜ＳＥＧ３９についても同様に入出力バッファが接続されているものとする。
Similarly, the input /
図１９は、本発明の第８の実施の形態における半導体処理装置１１０から出力される駆動波形の一例を示すタイミングチャートである。図１９に示すように、イネーブル信号が“１”のときに、ＬＣＤ駆動回路１１ｇは、図２に示すＳＴＮ液晶パネル２に与える駆動波形と同様の駆動波形を出力する。このとき、入出力バッファ７２〜７８は、ＬＣＤ駆動回路１１ｇから受けたＳＥＧ０〜ＳＥＧ６をＳＴＮ液晶パネル２に出力する。
FIG. 19 is a timing chart showing an example of a drive waveform output from the semiconductor processing apparatus 110 according to the eighth embodiment of the present invention. As shown in FIG. 19, when the enable signal is “1”, the
また、イネーブル信号が“０”のときに、入出力バッファ７２は、ＵＡＲＴ７１から受けたシリアルデータをＳＥＧ信号を介して通信用コントローラ７９に出力する。また、ＬＣＤ駆動回路１１ｇ内のＣＯＭ電圧制御回路２７は、ＣＯＭ０〜ＣＯＭ３に中間電位であるＶＬ１とＶＬ２との間で変化する駆動波形を出力する。
When the enable signal is “0”, the input /
その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ１〜ＶＬ２の間で変化することになり、ＳＴＮ液晶パネル２の対応画素が点灯することはない。また、通信用コントローラ７９からシリアルデータが出力される場合も同様に、ＣＯＭ０−ＳＥＧ１間の電位差が−ＶＬ１〜ＶＬ２の間で変化することになり、ＳＴＮ液晶パネル２の対応画素が点灯することはない。
As a result, the potential difference between COM0 and SEG0 changes between −VL1 and VL2, and the corresponding pixel of the STN
図２０は、本発明の第８の実施の形態における半導体処理装置１１０から出力される駆動波形の他の一例を示すタイミングチャートである。図２０に示すように、イネーブル信号が“１”のときに、ＬＣＤ駆動回路１１ｇは、図２に示すＳＴＮ液晶パネル２に与える駆動波形と同様の駆動波形を出力する。このとき、入出力バッファ７２〜７８は、ＬＣＤ駆動回路１１ｇから受けたＳＥＧ０〜ＳＥＧ６をメモリ性液晶パネル３に出力する。
FIG. 20 is a timing chart showing another example of the drive waveform output from the semiconductor processing apparatus 110 according to the eighth embodiment of the present invention. As shown in FIG. 20, when the enable signal is “1”, the
また、イネーブル信号が“０”のときに、入出力バッファ７２は、ＵＡＲＴ７１から受けたシリアルデータをＳＥＧ信号を介して通信用コントローラ７９に出力する。また、ＬＣＤ駆動回路１１ｇ内のＣＯＭ電圧制御回路２７は、ＣＯＭ０〜ＣＯＭ３に中間電位である１／２ＶＣＣを出力する。このＶＣＣは半導体処理装置１１０の電源電圧であり、ＶＬ３と同じ電位である。
When the enable signal is “0”, the input /
その結果、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ２より大きく、ＶＬ２よりも小さくなり、ＳＴＮ液晶パネル２の対応画素が点灯することはない。また、通信用コントローラ７９からシリアルデータが出力される場合も同様に、ＣＯＭ０−ＳＥＧ０間の電位差が−ＶＬ２より大きく、ＶＬ２よりも小さくなり、ＳＴＮ液晶パネル２の対応画素が点灯することはない。
As a result, the potential difference between COM0 and SEG0 is larger than −VL2 and smaller than VL2, and the corresponding pixel of the STN
なお、ＣＯＭ０〜ＣＯＭ３に中間電位である１／２ＶＣＣを出力する場合について説明したが、中間電位であるＶＬ１またはＶＬ２をＣＯＭ０〜ＣＯＭ３に出力するようにしてもよい。 In addition, although the case where 1/2 VCC which is an intermediate potential is output to COM0 to COM3 has been described, VL1 or VL2 which is an intermediate potential may be output to COM0 to COM3.
以上説明したように、本実施の形態における半導体処理装置によれば、イネーブル信号が“０”のときに、入出力バッファ７２が通信用コントローラ７９にシリアルデータを出力し、入出力バッファ７３が通信用コントローラ７９からシリアルデータを受けてＵＡＲＴ７１に出力するようにした。また、イネーブル信号が“０”のときに、ＬＣＤ駆動回路１１ｇがＣＯＭ０〜ＣＯＭ３に中間電位を出力するようにした。したがって、１つのピンにＳＴＮ液晶パネル２を駆動する機能と、汎用入出力ポートとしての機能を持たせることができ、半導体処理装置のピン数を削減することが可能となった。
As described above, according to the semiconductor processing apparatus of the present embodiment, when the enable signal is “0”, the input /
また、ＬＣＤ駆動回路１１９がＣＯＭ０〜ＣＯＭ３に中間電位を出力するので、ＳＴＮ液晶パネル２の対応画素が点灯することを防止でき、表示のちらつきなどの不具合を防止することが可能となった。
Further, since the LCD drive circuit 119 outputs an intermediate potential to COM0 to COM3, it is possible to prevent the corresponding pixels of the STN
（第９の実施の形態）
図２１は、本発明の第９の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。このシステムは、半導体処理装置１２０と、ＳＴＮ液晶パネル２と、通信用コントローラ７９とを含む。
(Ninth embodiment)
FIG. 21 is a diagram showing an example of a system using a semiconductor processing apparatus according to the ninth embodiment of the present invention. This system includes a
また、半導体処理装置１２０は、ＬＣＤ駆動回路１１ｈと、半導体処理装置１２０全体の制御を行なうＣＰＵ１２と、ＲＯＭ１３と、ＲＡＭ１４と、タイマ１５と、クロック発生回路１６と、ＤＭＡＣ１７と、ＩＮＴＣ１８と、温度センサ１９と、ＡＤ変換器２０と、入出力バッファ７２〜７８と、マンチェスター通信回路８１とを含む。なお、図１５に示す本発明の第７の実施の形態における半導体処理装置１００と同じ機能を有する部分については同じ参照符号を付すものとし、その機能の詳細な説明は繰り返さない。
In addition, the
ＬＣＤ駆動回路１１ｈは、図４に示すＬＣＤ駆動回路１１ａなどと比較して、パネル種選択レジスタ２４の値が“０”に固定され、ＬＣＤ駆動回路１１ｈが、ＳＴＮ液晶パネル２に対する駆動波形のみを出力する点のみが異なる。したがって、重複する構成および機能の詳細な説明は繰り返さない。
Compared with the
マンチェスター通信回路８１は、マンチェスター符号化方式でデータを符号化して通信用コントローラ７９との間でデータ通信を行なう。また、マンチェスター通信回路８１は、通信用コントローラ７９との間でデータ通信を行なう期間だけイネーブル信号に“０”を出力する。それ以外の期間は、イネーブル信号に“１”を出力する。
The Manchester communication circuit 81 encodes data by the Manchester encoding method and performs data communication with the
入出力バッファ７２は、イネーブル信号が“１”のときにＬＣＤ駆動回路１１ｈから出力されるＳＥＧ０をＳＥＧ信号を介してＳＴＮ液晶パネル２に与える。また、イネーブル信号が“０”のときにマンチェスター通信回路８１から出力されるデータをＳＥＧ信号を介して通信用コントローラ７９に与える。
The input /
入出力バッファ７３は、イネーブル信号が“１”のときにＬＣＤ駆動回路１１ｈから出力されるＳＥＧ１をＳＥＧ信号を介してＳＴＮ液晶パネル２に与える。また、イネーブル信号が“０”のときに通信用コントローラ７９から出力されるデータを受け、マンチェスター通信回路８１に与える。
The input /
なお、入出力バッファ７４〜７８についても同様に、イネーブル信号が“０”のときに汎用入出力ポートとして使用することが可能である。図示していないが、ＳＥＧ７〜ＳＥＧ３９についても同様に入出力バッファが接続されているものとする。
Similarly, the input /
図２２は、本発明の第９の実施の形態における半導体処理装置１２０から出力される駆動波形の一例を示すタイミングチャートである。図２２に示すように、イネーブル信号が“１”のときに、ＬＣＤ駆動回路１１ｈは、図２に示すＳＴＮ液晶パネル２に与える駆動波形と同様の駆動波形を出力する。このとき、入出力バッファ７２〜７８は、ＬＣＤ駆動回路１１ｈから受けたＳＥＧ０〜ＳＥＧ６をＳＴＮ液晶パネル２に出力する。
FIG. 22 is a timing chart showing an example of drive waveforms output from the
また、イネーブル信号が“０”のときに、入出力バッファ７２は、マンチェスター通信回路８１から受けたデータをＳＥＧ信号を介して通信用コントローラ７９に出力する。なお、ＬＣＤ駆動回路１１ｈ内のＣＯＭ電圧制御回路２７は、イネーブル信号に関係なくＣＯＭ０〜ＣＯＭ３に通常の駆動波形を出力する。
When the enable signal is “0”, the input /
マンチェスター符号化方式によって符号化されたデータは“０”と“１”との組み合わせであり、高速に動作した場合には見かけ上中間電位となるため、ＣＯＭ０−ＳＥＧ０間の電位差が中間電位で変化することになり、ＳＴＮ液晶パネル２の対応画素が点灯することはない。また、通信用コントローラ７９からデータが出力される場合も同様に、ＣＯＭ０−ＳＥＧ１間の電位差が中間電位で変化することになり、ＳＴＮ液晶パネル２の対応画素が点灯することはない。
The data encoded by the Manchester encoding method is a combination of “0” and “1”, and when it operates at high speed, it appears as an intermediate potential, so the potential difference between COM0 and SEG0 changes at the intermediate potential. Therefore, the corresponding pixel of the STN
以上説明したように、本実施の形態における半導体処理装置によれば、イネーブル信号が“０”のときに、入出力バッファ７２が通信用コントローラ７９にマンチェスター符号化方式のデータを出力し、入出力バッファ７３が通信用コントローラ７９からマンチェスター符号化方式のデータを受けてマンチェスター通信回路８１に出力するようにした。したがって、１つのピンにＳＴＮ液晶パネル２を駆動する機能と、汎用入出力ポートとしての機能を持たせることができ、半導体処理装置のピン数を削減することが可能となった。
As described above, according to the semiconductor processing apparatus of the present embodiment, when the enable signal is “0”, the input /
また、マンチェスター符号化方式で符号化したデータを出力することで、ＬＣＤの表示信号出力区間としては当該ＳＥＧ信号線は見かけ上中間電位とするようにしたので、ＣＯＭ信号線に中間電位の信号を出力しなくてもＳＴＮ液晶パネル２の対応画素が点灯することを防止でき、表示のちらつきなどの不具合を防止することが可能となった。
Also, by outputting the data encoded by the Manchester encoding method, the SEG signal line apparently has an intermediate potential as the display signal output section of the LCD. Therefore, an intermediate potential signal is applied to the COM signal line. It is possible to prevent the corresponding pixel of the STN
（第１０の実施の形態）
図２３は、本発明の第１０の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。このシステムは、半導体処理装置と、メモリ性液晶パネル３と、スイッチ９１〜９４とを含む。なお、図２３においては、半導体処理装置としてＬＣＤ駆動回路１１ｉのみを記載しているが、図１に示す半導体処理装置１に含まれる他の構成も有しているものとする。
(Tenth embodiment)
FIG. 23 is a diagram showing an example of a system using the semiconductor processing apparatus according to the tenth embodiment of the present invention. This system includes a semiconductor processing apparatus, a memory-type
本実施の形態においては、ＳＥＧ０〜ＳＥＧ１５を複数のセグメントグループに分け、フレーム周期に応じてセグメントグループ毎にメモリ性液晶パネル３に駆動波形を順次出力するものである。なお、本実施の形態においては、ＳＥＧ０〜ＳＥＧ３、ＳＥＧ４〜ＳＥＧ７、ＳＥＧ８〜ＳＥＧ１１、ＳＥＧ１２〜ＳＥＧ１５の４つのグループに分けられている。
In the present embodiment, SEG0 to SEG15 are divided into a plurality of segment groups, and drive waveforms are sequentially output to the memory-type
ＬＣＤ駆動回路１１ｉは、ＬＣＤ基準クロック発生回路２１と、フレーム発生回路２２と、動作開始レジスタ２３と、ＣＯＭ電圧制御回路２７ｉと、ＳＥＧ電圧制御回路２８ｉと、表示データメモリ２９と、セグメントグループ選択回路９０とを含む。なお、図４に示す第１の実施の形態におけるＬＣＤ駆動回路１１ａと同じ機能を有する部分には同じ参照符号を付すものとする。
The LCD drive circuit 11i includes an LCD reference
ＣＯＭ電圧制御回路２７ｉおよびＳＥＧ電圧制御回路２８ｉは、図４に示す反転制御回路２６と同様の構成を内部に有しており、メモリ性液晶パネル３の駆動波形を常に出力する。したがって、ＣＯＭ電圧制御回路２７ｉおよびＳＥＧ電圧制御回路２８ｉは、消去フレームのときに駆動波形を反転してメモリ性液晶パネル３に出力する。
The COM
セグメントグループ選択回路９０は、フレーム発生回路２２から出力されるフレーム周期信号を受けてカウントする２ビットのカウンタによって構成される。セグメントグループ選択回路９０は、フレーム周期に応じてスイッチ９１〜９４の中の１つを順次オンにし、他の３つをオフとするようにフレーム制御信号を出力する。なお、本実施の形態においては、ＣＯＭ０〜ＣＯＭ１５を４つのセグメントグループに分けて制御する場合について説明するが、セグメントグループの分割数はこれに限られるものではない。
The segment group selection circuit 90 is configured by a 2-bit counter that receives and counts the frame period signal output from the
ＳＥＧ電圧制御回路２８ｉは、セグメントグループ選択回路９０と同様に、フレーム発生回路２２から出力されるフレーム周期信号を受けてカウントする２ビットのカウンタを有しており、フレーム周期に応じてＳＥＧ０〜ＳＥＧ３信号にメモリ性液晶パネル３に与えるＳＥＧ０〜ＳＥＧ１５を順次出力する。
Similar to the segment group selection circuit 90, the SEG
図２４は、ＳＥＧ電圧制御回路２８ｉから出力される駆動波形の一例を示すタイミングチャートである。図２４において、ＳＥＧ０、ＳＥＧ４、ＳＥＧ８およびＳＥＧ１２の期間がそれぞれ１フレームを示している。
FIG. 24 is a timing chart showing an example of a drive waveform output from the SEG
最初の１フレーム期間において、ＳＥＧ電圧制御回路２８ｉは、ＳＥＧ０信号にメモリ性液晶パネル３のＳＥＧ０の駆動波形を出力する。同様に、ＳＥＧ１〜ＳＥＧ３信号にメモリ性液晶パネル３のＳＥＧ１〜ＳＥＧ３の駆動波形を出力する。このとき、スイッチ９１がオンとなり、それ以外のスイッチがオフとなる。
In the first one frame period, the SEG
２番目の１フレーム期間において、ＳＥＧ電圧制御回路２８ｉは、ＳＥＧ０信号にメモリ性液晶パネル３のＳＥＧ４の駆動波形を出力する。同様に、ＳＥＧ１〜ＳＥＧ３信号にメモリ性液晶パネル３のＳＥＧ５〜ＳＥＧ７の駆動波形を出力する。このとき、スイッチ９２がオンとなり、それ以外のスイッチがオフとなる。
In the second one frame period, the SEG
３番目の１フレーム期間において、ＳＥＧ電圧制御回路２８ｉは、ＳＥＧ０信号にメモリ性液晶パネル３のＳＥＧ８の駆動波形を出力する。同様に、ＳＥＧ１〜ＳＥＧ３信号にメモリ性液晶パネル３のＳＥＧ９〜ＳＥＧ１１の駆動波形を出力する。このとき、スイッチ９３がオンとなり、それ以外のスイッチがオフとなる。
In the third one frame period, the SEG
４番目の１フレーム期間において、ＳＥＧ電圧制御回路２８ｉは、ＳＥＧ０信号にメモリ性液晶パネル３のＳＥＧ１２の駆動波形を出力する。同様に、ＳＥＧ１〜ＳＥＧ３信号にメモリ性液晶パネル３のＳＥＧ１３〜ＳＥＧ１５の駆動波形を出力する。このとき、スイッチ９４がオンとなり、それ以外のスイッチがオフとなる。
In the fourth one frame period, the SEG
以上説明したように、本実施の形態における半導体処理装置によれば、メモリ性液晶パネル３に与えるＳＥＧ０〜ＳＥＧ１５を複数のセグメントグループに分け、ＳＥＧ電圧制御回路２８が、フレーム周期に応じてセグメントグループ毎に駆動波形を出力するようにした。したがって、ＳＥＧ電圧制御回路２８ｉから出力されるＳＥＧ信号の本数を減らすことができ、半導体処理装置のピン数を削減することが可能となった。
As described above, according to the semiconductor processing apparatus of the present embodiment, SEG0 to SEG15 to be given to the memory-type
（第１１の実施の形態）
図２５は、本発明の第１１の実施の形態における半導体処理装置を用いたシステムの一例を示す図である。このシステムは、半導体処理装置と、メモリ性液晶パネル３−１〜３−４と、スイッチ９６〜９９とを含む。なお、図２５においては、半導体処理装置としてＬＣＤ駆動回路１１ｊのみを記載しているが、図１に示す半導体処理装置１に含まれる他の構成も有しているものとする。
(Eleventh embodiment)
FIG. 25 is a diagram showing an example of a system using the semiconductor processing apparatus in the eleventh embodiment of the present invention. This system includes a semiconductor processing device, memory type liquid crystal panels 3-1 to 3-4, and switches 96 to 99. In FIG. 25, only the LCD drive circuit 11j is shown as the semiconductor processing apparatus, but it is assumed that other components included in the
本実施の形態においては、システムが複数のメモリ性液晶パネル３−１〜３−４を備えており、スイッチ９６〜９９を切換えながらメモリ液晶パネル毎に駆動波形を出力するものである。
In the present embodiment, the system includes a plurality of memory liquid crystal panels 3-1 to 3-4, and outputs a drive waveform for each memory liquid crystal panel while switching the
ＬＣＤ駆動回路１１ｊは、ＬＣＤ基準クロック発生回路２１と、フレーム発生回路２２と、動作開始レジスタ２３と、ＣＯＭ電圧制御回路２７ｊと、ＳＥＧ電圧制御回路２８ｊと、表示データメモリ２９と、パネル選択回路９５とを含む。なお、図４に示す第１の実施の形態におけるＬＣＤ駆動回路１１ａと同じ機能を有する部分には同じ参照符号を付すものとする。
The LCD drive circuit 11j includes an LCD reference
ＣＯＭ電圧制御回路２７ｊおよびＳＥＧ電圧制御回路２８ｊは、図４に示す反転制御回路２６と同様の構成を内部に有しており、メモリ性液晶パネル３−１〜３−４の駆動波形を順次出力する。したがって、ＣＯＭ電圧制御回路２７ｊおよびＳＥＧ電圧制御回路２８ｊは、消去フレームのときに駆動波形を反転してメモリ性液晶パネル３−１〜３−４のいずれかに出力する。
The COM
パネル選択回路９５は、フレーム発生回路２２から出力されるフレーム周期信号を受けてカウントする２ビットのカウンタによって構成される。パネル選択回路９５は、フレーム周期に応じてスイッチ９６〜９９の中の１つを順次オンにし、他の３つをオフとするようにパネル選択信号を出力する。なお、本実施の形態においては、４つのメモリ性液晶パネル３−１〜３−４を備える場合について説明するが、メモリ性液晶パネルの数はこれに限られるものではない。
The
ＳＥＧ電圧制御回路２８ｊは、パネル選択回路９５と同様に、フレーム発生回路２２から出力されるフレーム周期信号を受けてカウントする２ビットのカウンタを有しており、フレーム周期に応じてメモリ性液晶パネル３−１〜３−４に与えるＳＥＧ０〜ＳＥＧ１５を順次出力する。
Similar to the
以上説明したように、本実施の形態における半導体処理装置によれば、システムが複数のメモリ性液晶パネル３−１〜３−４を備え、スイッチ９６〜９９を切換えながらメモリ液晶パネル毎に駆動波形を出力するようにした。したがって、ＳＥＧ電圧制御回路２８ｊから出力されるＳＥＧ信号の本数を減らすことができ、半導体処理装置のピン数を削減することが可能となった。
As described above, according to the semiconductor processing apparatus of the present embodiment, the system includes the plurality of memory liquid crystal panels 3-1 to 3-4, and the drive waveform for each memory liquid crystal panel while switching the
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
１，１００，１１０，１２０ 半導体処理装置、２ ＳＴＮ液晶パネル、３，３−１〜３−４ メモリ性液晶パネル、４，５ スイッチ、１１，１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１ｆ，１１ｇ，１１ｈ，１１ｉ，１１ｊ ＬＣＤ駆動回路、１２ ＣＰＵ、１３ ＲＯＭ、１４ ＲＡＭ、１５ タイマ、１６ クロック発生回路、１７ ＤＭＡＣ、１８ ＩＮＴＣ、１９ 温度センサ、２０ ＡＤ変換器、２１ ＬＣＤ基準クロック発生回路、２２ フレーム発生回路、２３ 動作開始レジスタ、２４ パネル種選択レジスタ、２５ フレーム選択レジスタ、２６ 反転制御回路、２７，２７ｉ，２７ｊ ＣＯＭ電圧制御回路、２８，２８ｉ，２８ｊ ＳＥＧ電圧制御回路、２９ 表示データメモリ、３１〜３４ ＮチャネルＭＯＳトランジスタ、４１，５１ カウンタ、６１ ＬＶＤ、６２ 消去波形／特定表示波形生成回路、７０ 内部バス、７１ ＵＡＲＴ、７２〜７８ 入出力バッファ、７９ 通信用コントローラ、８０ インバータ、８１ マンチェスター通信回路、９０ セグメントグループ選択回路、９１〜９４，９６〜９９ スイッチ、９５ パネル選択回路。 1,100,110,120 Semiconductor processing equipment, 2 STN liquid crystal panel, 3,3-1 to 3-4 memory liquid crystal panel, 4,5 switch, 11, 11a, 11b, 11c, 11d, 11e, 11f, 11g , 11h, 11i, 11j LCD drive circuit, 12 CPU, 13 ROM, 14 RAM, 15 timer, 16 clock generation circuit, 17 DMAC, 18 INTC, 19 temperature sensor, 20 AD converter, 21 LCD reference clock generation circuit, 22 Frame generation circuit, 23 operation start register, 24 panel type selection register, 25 frame selection register, 26 inversion control circuit, 27, 27i, 27j COM voltage control circuit, 28, 28i, 28j SEG voltage control circuit, 29 display data memory, 31-34 N-channel MOS transistor, 1,51 counter, 61 LVD, 62 erase waveform / specific display waveform generation circuit, 70 internal bus, 71 UART, 72 to 78 I / O buffer, 79 communication controller, 80 inverter, 81 Manchester communication circuit, 90 segment group selection circuit 91-94, 96-99 switch, 95 panel selection circuit.
Claims (12)
前記プロセッサによる制御によって駆動方式が異なる２つの液晶パネルを駆動する液晶駆動回路とを含んだ半導体処理装置であって、
前記液晶駆動回路は、第１の駆動方式である液晶パネルと第２の駆動方式であるメモリ性液晶パネルとのいずれの駆動であるかを示すパネル種選択レジスタと、
前記液晶パネルおよび前記メモリ性液晶パネルの走査駆動電圧波形を生成する第１の電圧制御回路と、
前記液晶パネルおよび前記メモリ性液晶パネルの信号駆動電圧波形を生成する第２の電圧制御回路と、
前記パネル種選択レジスタに設定された値が前記液晶パネルを示していれば、前記第１の電圧制御回路および前記第２の電圧制御回路に前記液晶パネルに対する駆動波形を出力させ、
前記パネル種選択レジスタに設定された値が前記メモリ性液晶パネルを示していれば、前記メモリ性液晶パネルの消去フレームの期間に、前記第１の電圧制御回路および前記第２の電圧制御回路に前記液晶パネルに対する駆動波形を反転した波形を出力させる制御手段とを含む、半導体処理装置。 A processor;
A semiconductor processing apparatus including a liquid crystal driving circuit for driving two liquid crystal panels having different driving methods under the control of the processor,
The liquid crystal driving circuit includes a panel type selection register that indicates which of a liquid crystal panel that is a first driving method and a memory type liquid crystal panel that is a second driving method;
A first voltage control circuit for generating a scanning drive voltage waveform of the liquid crystal panel and the memory liquid crystal panel;
A second voltage control circuit for generating a signal driving voltage waveform of the liquid crystal panel and the memory liquid crystal panel;
If the value set in the panel type selection register indicates the liquid crystal panel, the drive voltage for the liquid crystal panel is output to the first voltage control circuit and the second voltage control circuit,
If the value set in the panel type selection register indicates the memory-type liquid crystal panel, the first voltage control circuit and the second voltage control circuit are set in the erase frame period of the memory-type liquid crystal panel. And a control means for outputting a waveform obtained by inverting the drive waveform for the liquid crystal panel.
前記パネル種選択レジスタに設定された値が前記メモリ性液晶パネルを示していれば、前記メモリ性液晶パネルの消去フレームの期間に、前記第１の電圧制御回路および前記第２の電圧制御回路に前記液晶パネルに対する駆動波形を反転した波形を出力させた後、前記メモリ性液晶パネルの書き込みフレームの期間に、前記第１の電圧制御回路および前記第２の電圧制御回路に前記液晶パネルに対する駆動波形と同じ波形を出力させ、前記メモリ性液晶パネルに対する駆動波形であることを示す信号を外部に出力することにより、前記液晶パネルに対する駆動波形に間欠的に前記メモリ性液晶パネルに対する駆動波形を挿入させる、請求項１記載の半導体処理装置。 If the value set in the panel type selection register indicates the liquid crystal panel, the control means causes the first voltage control circuit and the second voltage control circuit to output a drive waveform for the liquid crystal panel. , Outputting a signal indicating the drive waveform for the liquid crystal panel to the outside,
If the value set in the panel type selection register indicates the memory-type liquid crystal panel, the first voltage control circuit and the second voltage control circuit are set in the erase frame period of the memory-type liquid crystal panel. After outputting a waveform obtained by inverting the driving waveform for the liquid crystal panel, the driving waveform for the liquid crystal panel is supplied to the first voltage control circuit and the second voltage control circuit during a writing frame period of the memory type liquid crystal panel. And outputting a signal indicating that it is a driving waveform for the memory type liquid crystal panel to the outside, thereby intermittently inserting the driving waveform for the memory type liquid crystal panel into the driving waveform for the liquid crystal panel. The semiconductor processing apparatus according to claim 1.
前記制御手段は、前記メモリ性液晶パネルの消去フレーム以外の期間に、前記分周手段に第１の周期のクロック信号を出力させ、前記メモリ性液晶パネルの消去フレームの期間に、前記分周手段に前記第１の周期よりも長い周期のクロック信号を出力させる、請求項１または２記載の半導体処理装置。 The semiconductor processing apparatus further includes frequency dividing means for dividing a reference clock signal and outputting the reference clock signal to the first voltage control circuit and the second voltage control circuit,
The control means causes the frequency dividing means to output a clock signal having a first period during a period other than the erase frame of the memory type liquid crystal panel, and the frequency dividing means during the period of the erase frame of the memory type liquid crystal panel. 3. The semiconductor processing apparatus according to claim 1, wherein a clock signal having a period longer than the first period is output.
前記温度センサによって計測された温度をデジタル値に変換する変換手段と、
前記変換手段によって変換されたデジタル値に応じて、基準クロック信号を分周して前記第１の電圧制御回路および前記第２の電圧制御回路に出力する分周手段とを含む、請求項１または２記載の半導体処理装置。 The semiconductor processing apparatus further includes a temperature sensor for measuring temperature,
Conversion means for converting the temperature measured by the temperature sensor into a digital value;
2. A frequency dividing unit that divides a reference clock signal according to a digital value converted by the conversion unit and outputs the divided signal to the first voltage control circuit and the second voltage control circuit. 3. The semiconductor processing apparatus according to 2.
前記液晶駆動回路の動作開始を示す値が書き込まれる動作開始レジスタと、
前記動作開始レジスタに動作開始を示す値が書き込まれたときに前記フレーム発生回路にフレーム周期を示す信号を生成させてカウントを開始し、カウント値が所定の値になったときに、前記フレーム発生回路にフレーム周期を示す信号の生成を停止させるカウンタとを含む、請求項１または２記載の半導体処理装置。 The semiconductor processing apparatus further generates a signal indicating a frame period of the liquid crystal panel or the memory liquid crystal panel and outputs the signal to the first voltage control circuit and the second voltage control circuit;
An operation start register in which a value indicating the operation start of the liquid crystal driving circuit is written;
When a value indicating the start of operation is written to the operation start register, the frame generation circuit generates a signal indicating a frame period and starts counting. When the count value reaches a predetermined value, the frame is generated. The semiconductor processing apparatus according to claim 1, further comprising: a counter that causes the circuit to stop generating a signal indicating the frame period.
特定の表示波形を生成する生成手段とを含み、
前記制御手段は、前記電圧検出手段によって電源電圧が所定値よりも低下したことが検出されたときに、前記第１の電圧制御回路および前記第２の電圧制御回路に前記メモリ性液晶パネルの消去フレームに対応する駆動波形を生成させた後、前記メモリ性液晶パネルの書き込みフレームに対応する駆動波形を生成する際に、前記生成手段に特定の表示波形を生成させて前記第２の電圧制御回路に出力させる、請求項１または２記載の半導体処理装置。 The semiconductor processing apparatus further includes voltage detection means for detecting that the power supply voltage has decreased below a predetermined value;
Generating means for generating a specific display waveform,
The control means erases the memory-type liquid crystal panel in the first voltage control circuit and the second voltage control circuit when the voltage detection means detects that the power supply voltage has dropped below a predetermined value. After generating the driving waveform corresponding to the frame, when generating the driving waveform corresponding to the writing frame of the memory type liquid crystal panel, the second voltage control circuit is configured to generate a specific display waveform in the generating means. The semiconductor processing apparatus according to claim 1, wherein the semiconductor processing apparatus is configured to output the signal.
液晶パネルに対して走査駆動電圧波形および信号駆動電圧波形を出力する液晶駆動回路と、
第１の期間において前記液晶駆動回路から受けた信号駆動電圧波形を前記液晶パネルに出力し、第２の期間において前記周辺回路から受けた信号を外部に出力するバッファ手段とを含み、
前記液晶駆動回路は、前記第２の期間において前記走査駆動電圧波形に最大電圧よりも低く最小電圧よりも高い中間電位の駆動波形を出力する、半導体処理装置。 Peripheral circuits,
A liquid crystal driving circuit for outputting a scanning driving voltage waveform and a signal driving voltage waveform to the liquid crystal panel;
Buffer means for outputting a signal driving voltage waveform received from the liquid crystal driving circuit in the first period to the liquid crystal panel and outputting a signal received from the peripheral circuit in the second period to the outside;
The semiconductor processing apparatus, wherein the liquid crystal driving circuit outputs a driving waveform having an intermediate potential lower than a maximum voltage and higher than a minimum voltage to the scan driving voltage waveform in the second period.
液晶パネルに対して走査駆動電圧波形および信号駆動電圧波形を出力する液晶駆動回路と、
第１の期間において前記液晶駆動回路から受けた信号駆動電圧波形を前記液晶パネルに出力し、第２の期間において前記通信回路から受けたデータ信号を外部に出力するバッファ手段とを含む、半導体処理装置。 A communication circuit that performs data communication using Manchester encoding;
A liquid crystal driving circuit for outputting a scanning driving voltage waveform and a signal driving voltage waveform to the liquid crystal panel;
And a buffer means for outputting a signal driving voltage waveform received from the liquid crystal driving circuit in the first period to the liquid crystal panel and outputting a data signal received from the communication circuit in the second period to the outside. apparatus.
前記液晶パネルの信号駆動電圧波形が複数のグループに分割されており、
前記液晶パネルに対して走査駆動電圧波形および前記信号駆動電圧波形を出力する液晶駆動回路と、
前記液晶パネルのフレーム周期を示す信号をカウントして前記複数のグループのいずれかを選択する選択手段とを含み、
前記液晶駆動回路は、前記選択手段によって選択されたグループに対応する信号駆動電圧波形を前記液晶パネルに出力する、半導体処理装置。 A semiconductor processing apparatus for driving a liquid crystal panel,
The signal driving voltage waveform of the liquid crystal panel is divided into a plurality of groups,
A liquid crystal driving circuit for outputting a scanning driving voltage waveform and the signal driving voltage waveform to the liquid crystal panel;
Selection means for counting a signal indicating a frame period of the liquid crystal panel and selecting one of the plurality of groups;
The semiconductor processing apparatus, wherein the liquid crystal driving circuit outputs a signal driving voltage waveform corresponding to the group selected by the selection means to the liquid crystal panel.
前記複数の液晶パネルに対して走査駆動電圧波形および信号駆動電圧波形を出力する液晶駆動回路と、
前記液晶パネルのフレーム周期を示す信号をカウントして前記複数の液晶パネルのいずれかを選択する選択手段とを含み、
前記液晶駆動回路は、前記選択手段によって選択された液晶パネルに対応する信号駆動電圧波形を当該液晶パネルに出力する、半導体処理装置。 A semiconductor processing apparatus for driving a plurality of liquid crystal panels,
A liquid crystal driving circuit for outputting a scanning driving voltage waveform and a signal driving voltage waveform to the plurality of liquid crystal panels;
Selecting means for selecting one of the plurality of liquid crystal panels by counting a signal indicating a frame period of the liquid crystal panel;
The semiconductor processing apparatus, wherein the liquid crystal driving circuit outputs a signal driving voltage waveform corresponding to the liquid crystal panel selected by the selection unit to the liquid crystal panel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010276785A JP2011150306A (en) | 2009-12-21 | 2010-12-13 | Semiconductor processing device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009288970 | 2009-12-21 | ||
| JP2009288970 | 2009-12-21 | ||
| JP2010276785A JP2011150306A (en) | 2009-12-21 | 2010-12-13 | Semiconductor processing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011150306A true JP2011150306A (en) | 2011-08-04 |
Family
ID=44537298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010276785A Withdrawn JP2011150306A (en) | 2009-12-21 | 2010-12-13 | Semiconductor processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011150306A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9280926B2 (en) | 2013-08-02 | 2016-03-08 | Samsung Display Co., Ltd. | Control board and display device using the same |
| CN110827777A (en) * | 2019-10-18 | 2020-02-21 | 深圳市华星光电技术有限公司 | Display panel driving device and configuration method thereof |
-
2010
- 2010-12-13 JP JP2010276785A patent/JP2011150306A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9280926B2 (en) | 2013-08-02 | 2016-03-08 | Samsung Display Co., Ltd. | Control board and display device using the same |
| CN110827777A (en) * | 2019-10-18 | 2020-02-21 | 深圳市华星光电技术有限公司 | Display panel driving device and configuration method thereof |
| CN110827777B (en) * | 2019-10-18 | 2020-11-24 | 深圳市华星光电技术有限公司 | Display panel driving device and configuration method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8098221B2 (en) | Liquid crystal display and method of driving the same | |
| US8125433B2 (en) | Liquid crystal display device and driving method thereof | |
| TWI406240B (en) | Liquid crystal display and its control method | |
| US9711104B2 (en) | Display device and electrical apparatus | |
| US8089444B2 (en) | Liquid crystal display and memory controlling method thereof | |
| KR102031685B1 (en) | Liquid Crystal Display and Driving Method thereof | |
| CN101925946A (en) | Display device and mobile terminal | |
| TW200907914A (en) | Liquid crystal device, method of driving the same and electronic apparatus | |
| US20060125813A1 (en) | Active matrix liquid crystal display with black-inserting circuit | |
| JP2009198937A (en) | Liquid crystal display and method of driving liquid crystal display | |
| JP3724578B2 (en) | Semiconductor device and control method thereof | |
| JP2012053084A (en) | Integrated circuit device and electronic apparatus | |
| KR101519914B1 (en) | Apparatus and method for driving liquid crystal display device | |
| KR101237789B1 (en) | LCD driving circuit and driving method thereof | |
| JP2011150306A (en) | Semiconductor processing device | |
| TWI391904B (en) | Electronic device for enhancing image quality of an lcd monitor and related method and lcd monitor | |
| US20080012817A1 (en) | Driving method capable of generating AC-converting signals for a display panel by setting pin levels of driving circuits and related apparatus | |
| JP5556614B2 (en) | Integrated circuit device and electronic apparatus | |
| JP5268117B2 (en) | Display device and electronic apparatus including the same | |
| JP2007304527A (en) | Method for resetting memory-type liquid crystal, and liquid crystal display | |
| JP2005266573A (en) | Electro-optical device, controller of electro-optical device, control method of electro-optical device and electronic equipment | |
| JP5519408B2 (en) | Memory LCD device | |
| KR101127590B1 (en) | Active Level Shift Driver Circuit, Liquid Crystal Display Device comprising ALS Driver and Driving method of Liquid Crystal Display Device | |
| JP2010223876A (en) | Time display device and method of driving time display device | |
| KR102582158B1 (en) | Display Device And Driving Method Of The Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140304 |