JP2011148133A - Data processor, data processing method, and recording apparatus - Google Patents

Data processor, data processing method, and recording apparatus Download PDF

Info

Publication number
JP2011148133A
JP2011148133A JP2010009811A JP2010009811A JP2011148133A JP 2011148133 A JP2011148133 A JP 2011148133A JP 2010009811 A JP2010009811 A JP 2010009811A JP 2010009811 A JP2010009811 A JP 2010009811A JP 2011148133 A JP2011148133 A JP 2011148133A
Authority
JP
Japan
Prior art keywords
data
pixel
pixel group
group data
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010009811A
Other languages
Japanese (ja)
Inventor
Hirotsuna Miura
弘綱 三浦
Hayato Takahashi
隼人 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010009811A priority Critical patent/JP2011148133A/en
Publication of JP2011148133A publication Critical patent/JP2011148133A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a data processor which can generate continuous image data that suppress formation of an unnecessary clearance between mutually adjoining original images when a continuous image with a plurality of original images continued in a predetermined direction is recorded on a recording medium, and to provide a data processing method and a recording apparatus. <P>SOLUTION: When first pixel group data are inputted to a transfer switch 63, a bit shifter 66 performs bit-shifting of second pixel group data so that second pixel data are set to a less significant position than a position where first pixel data are set in the first pixel group data. An OR circuit 67 combines the first pixel group data with the second pixel group data after the bit-shifting. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、ホストコンピューターから転送された画像データを処理するデータ処理装置、データ処理方法及び該データ処理装置を備える記録装置に関する。   The present invention relates to a data processing apparatus that processes image data transferred from a host computer, a data processing method, and a recording apparatus including the data processing apparatus.

従来、ホストコンピューターから入力された小型ラベル(画像データ)を記録媒体としての記録用紙に複数記録させる記録装置として、例えば特許文献1に記載の記録装置が提案されている。この特許文献1に記載の記録装置では、記録用紙に記録する小型ラベルの個数及び記録用紙の描画領域の大きさに基づき、各小型ラベルの大きさ及び互いに隣り合う各小型ラベルの間の間隔が調整される。そして、このような調整結果に応じて、記録装置では、記録ヘッド及び用紙搬送装置などが駆動し、記録用紙に複数の小型ラベルが記録される。   Conventionally, for example, a recording apparatus described in Patent Document 1 has been proposed as a recording apparatus that records a plurality of small labels (image data) input from a host computer on a recording sheet as a recording medium. In the recording apparatus described in Patent Document 1, the size of each small label and the interval between adjacent small labels are based on the number of small labels recorded on the recording paper and the size of the drawing area of the recording paper. Adjusted. In accordance with such adjustment results, in the recording apparatus, a recording head, a paper transport device, and the like are driven, and a plurality of small labels are recorded on the recording paper.

また、近年では、図9(a)(b)に示すように、短冊状の画像(「元画像」ともいう。)が所定の方向に連続されてなる画像(「連続画像」ともいう。)を記録用紙に記録させる記録装置が知られている。こうした記録装置では、ホストコンピューターから図9(a)に示す元画像に対応する元画像データが入力された場合、図9(b)に示す連続画像に対応する連続画像データが生成される。   In recent years, as shown in FIGS. 9A and 9B, an image in which strip-shaped images (also referred to as “original images”) are continuously arranged in a predetermined direction (also referred to as “continuous images”). A recording apparatus for recording the image on a recording sheet is known. In such a recording apparatus, when original image data corresponding to the original image shown in FIG. 9A is input from the host computer, continuous image data corresponding to the continuous image shown in FIG. 9B is generated.

具体的には、所定の方向(横方向)に並ぶ複数の画素に対応する画素データの各々が、データ転送部(例えば、DMAC)によって、第1記憶領域からデータ生成部に転送される。すると、データ生成部では、図10に示すように、所定の方向で連続する複数の画素に対応する各画素データを含むNビット(例えば、32ビット(bit ))の画素群データが順次生成される。そして、データ生成部からは、生成された各画素群データが第2記憶領域に出力されることにより、連続画像データが生成される。こうした連続画像データは、第2記憶領域から印刷処理部に転送され、記録用紙に連続画像が記録されていた。   Specifically, each of pixel data corresponding to a plurality of pixels arranged in a predetermined direction (lateral direction) is transferred from the first storage area to the data generation unit by a data transfer unit (for example, DMAC). Then, in the data generation unit, as shown in FIG. 10, N-bit (for example, 32 bits (bit)) pixel group data including each pixel data corresponding to a plurality of pixels continuous in a predetermined direction is sequentially generated. The The data generation unit outputs the generated pixel group data to the second storage area, thereby generating continuous image data. Such continuous image data is transferred from the second storage area to the print processing unit, and a continuous image is recorded on a recording sheet.

特開平5−301411号公報JP-A-5-301411

ところで、元画像において所定の方向に並ぶ全ての画素に対応する画素データの総数は、画素群データを構成するビット数N(例えば、32)の倍数であるとは限らない。この場合、連続する元画像のうち一の元画像に相当する一の元画像データを構成する各画素データのうち、次の元画像側に位置する第1画素に対応する第1画素データを含む第1の画素群データの下位側の位置には、図11に示すように、一の元画像データを構成する画素データが記憶されていないことがある。   Incidentally, the total number of pixel data corresponding to all the pixels arranged in a predetermined direction in the original image is not necessarily a multiple of the number of bits N (for example, 32) constituting the pixel group data. In this case, the first pixel data corresponding to the first pixel located on the next original image side is included among the pixel data constituting one original image data corresponding to one original image among the continuous original images. As shown in FIG. 11, pixel data constituting one original image data may not be stored at the lower position of the first pixel group data.

そのため、上記第1の画素群データと、一の元画像に所定の方向で隣接する次の元画像に対応する次の元画像データを構成する第2の画素群データとを並べて生成された連続画像データは、一の元画像と次の元画像との間に不必要な空白が形成された連続画像のデータとなる。こうした連続画像データを用いて記録用紙に記録処理を行なわせた場合には、各元画像の間に形成される不必要な隙間の間隔分、記録用紙の使用量が不必要に増加する問題があった。   Therefore, the first pixel group data and the second pixel group data constituting the next original image data corresponding to the next original image adjacent to the one original image in the predetermined direction are arranged and generated. The image data is continuous image data in which an unnecessary blank is formed between one original image and the next original image. When recording processing is performed on recording paper using such continuous image data, there is a problem in that the amount of recording paper used is unnecessarily increased by an interval of an unnecessary gap formed between the original images. there were.

本発明は、上記問題点に鑑みてなされたものであり、その目的は、複数の元画像が所定の方向で連続してなる連続画像を記録媒体に記録させる際に、互いに隣り合う各元画像の間に不必要な隙間が形成されることを抑制する連続画像データを生成できるデータ処理装置、データ処理方法及び記録装置を提供することにある。   The present invention has been made in view of the above-described problems, and an object of the present invention is to make adjacent original images adjacent to each other when a continuous image in which a plurality of original images are continuous in a predetermined direction is recorded on a recording medium. It is an object of the present invention to provide a data processing device, a data processing method, and a recording device that can generate continuous image data that suppresses the formation of unnecessary gaps between them.

上記目的を達成するために、本発明のデータ処理装置は、元画像に対応する元画像データに基づき、元画像が所定の方向に連続して配置された連続画像に対応する連続画像データを生成するデータ生成部と、前記元画像を構成する複数の画素に対応する各画素データを前記データ生成部に転送するデータ転送部とを備え、前記データ生成部は、前記所定の方向に並ぶ複数の画素に対応する各画素データを含むNビットの画素群データを処理する処理部を有してなるデータ処理装置において、前記処理部は、一の元画像を構成する複数の画素のうち、前記所定の方向において最も下流側に位置する第1画素に対応する第1画素データを含む第1の画素群データが入力された場合に、前記一の元画像に前記所定の方向で隣接する次の元画像を構成する複数の画素のうち、前記所定の方向において最も上流側に位置する第2画素に対応する第2画素データを含む第2の画素群データを、前記第2画素データが、前記第1の画素群データにおいて前記第1画素データが設定される位置よりも下位側に設定されるようにビットシフトさせ、前記ビットシフトされた第2の画素群データと前記第1の画素群データとを合成させる。   To achieve the above object, the data processing apparatus of the present invention generates continuous image data corresponding to a continuous image in which the original image is continuously arranged in a predetermined direction based on the original image data corresponding to the original image. And a data transfer unit that transfers pixel data corresponding to a plurality of pixels constituting the original image to the data generation unit, and the data generation unit includes a plurality of data arranged in the predetermined direction. In the data processing apparatus including a processing unit that processes N-bit pixel group data including each pixel data corresponding to a pixel, the processing unit includes the predetermined pixel among a plurality of pixels constituting one original image. When the first pixel group data including the first pixel data corresponding to the first pixel located on the most downstream side is input, the next element adjacent to the one original image in the predetermined direction is input. Configure image Second pixel group data including second pixel data corresponding to a second pixel located most upstream in the predetermined direction, the second pixel data being the first pixel. The group data is bit-shifted so as to be set lower than the position where the first pixel data is set, and the bit-shifted second pixel group data and the first pixel group data are combined. .

上記構成によれば、第1の画素群データがデータ生成部の処理部に入力された場合、第2の画素群データは、その第2画素データが、第1の画素群データにおいて第1画素データが設定される位置よりも下位側に設定されるようにビットシフトされる。そして、ビットシフト後の第2の画素群データと第1の画素群データとが合成される。こうした処理によって連続画像データが生成されるため、該連続画像データに基づき記録処理された一の元画像と次の元画像との間には、不必要な隙間が形成されない。したがって、複数の元画像が所定の方向で連続してなる連続画像を記録媒体に記録させる際に、互いに隣り合う各元画像の間に不必要な隙間が形成されることを抑制する連続画像データを生成できる。   According to the above configuration, when the first pixel group data is input to the processing unit of the data generation unit, the second pixel group data includes the second pixel data in the first pixel group data. Bit shift is performed so that the data is set at a lower position than the position where the data is set. Then, the second pixel group data after the bit shift and the first pixel group data are combined. Since continuous image data is generated by such processing, an unnecessary gap is not formed between one original image and the next original image that have been recorded based on the continuous image data. Therefore, continuous image data that suppresses the formation of unnecessary gaps between adjacent original images when a continuous image in which a plurality of original images are continuous in a predetermined direction is recorded on a recording medium. Can be generated.

本発明のデータ処理装置において、前記処理部は、前記第2の画素群データを下位側にビットシフトさせる回数に関する情報を記憶する情報記憶部と、前記情報記憶部に記憶される情報に基づき、前記第2の画素群データを下位側にビットシフトさせるシフト部とを有する。   In the data processing device of the present invention, the processing unit is based on an information storage unit that stores information on the number of times the second pixel group data is bit-shifted to the lower side, and information stored in the information storage unit, A shift unit for bit-shifting the second pixel group data to the lower side.

上記構成によれば、処理部は、情報記憶部に記憶される情報に基づき第2の画素群データを下位側にビットシフトさせる。そのため、第1の画素群データにおいて第1画素データが設定される位置を処理部で検索する必要がない分、第2の画素群データを速やかにビットシフトさせることができ、ひいては連続画像データを速やかに生成することができる。   According to the above configuration, the processing unit bit-shifts the second pixel group data to the lower side based on the information stored in the information storage unit. Therefore, the second pixel group data can be quickly bit-shifted by the amount that the processing unit does not need to search for the position where the first pixel data is set in the first pixel group data. It can be generated quickly.

本発明のデータ処理装置は、前記元画像において前記所定の方向に並ぶ複数の画素に対応する画素データの数、及び前記画素群データのビット数に基づき、前記第1の画素群データにおいて前記第1画素データが設定される位置を取得する位置取得部をさらに備え、前記情報記憶部は、前記位置取得部による取得結果を記憶する。   The data processing device according to the present invention provides the first pixel group data based on the number of pixel data corresponding to a plurality of pixels arranged in the predetermined direction in the original image and the number of bits of the pixel group data. A position acquisition unit that acquires a position where one pixel data is set is further included, and the information storage unit stores an acquisition result obtained by the position acquisition unit.

上記構成によれば、第1の画素群データにおいて第1画素データが設定される位置は、データ生成部とは別に設けられた位置取得部によって取得される。そのため、第1の画素群データにおいて第1画素データが設定される位置をデータ生成部で検索しなくてもよい分、連続画像データを速やかに生成させることができる。   According to the above configuration, the position where the first pixel data is set in the first pixel group data is acquired by the position acquisition unit provided separately from the data generation unit. Therefore, continuous image data can be generated promptly as long as the position where the first pixel data is set in the first pixel group data need not be searched by the data generation unit.

本発明のデータ処理装置において、前記処理部は、前記ビットシフトされた第2の画素群データと前記第1の画素群データとを合成させるためのオア回路を有する。
上記構成によれば、ビットシフトされた第2の画素群データと第1の画素群データとの合成処理は、オア回路で行なわれる。そのため、CPUなどのソフトウェアによって合成を行なう場合と比較して、ビットシフトされた第2の画素群データと第1の画素群データとの合成を速やかに行なうことができる。よって、連続画像データを速やかに生成させることができる。
In the data processing device of the present invention, the processing unit includes an OR circuit for combining the bit-shifted second pixel group data and the first pixel group data.
According to the above configuration, the synthesis processing of the bit-shifted second pixel group data and the first pixel group data is performed by the OR circuit. Therefore, compared with the case of combining by software such as a CPU, the bit-shifted second pixel group data and the first pixel group data can be combined quickly. Therefore, continuous image data can be generated promptly.

本発明の記録装置は、上記のデータ処理装置と、前記データ処理装置で生成された連続画像データに基づく前記連続画像を記録媒体に記録させる記録手段と、を備える。
上記構成によれば、データ処理装置によって生成された連続画像データに基づき記録媒体に対して記録処理が行なわれる。そのため、所定方向で互いに隣り合う各元画像の間に不必要な隙間が形成されることが抑制される。したがって、各元画像の間に不必要な隙間が形成されない分、又は不必要な隙間を狭くできる分、連続画像が形成される記録媒体の使用量を低減できる。
The recording apparatus of the present invention includes the above data processing apparatus and recording means for recording the continuous image based on the continuous image data generated by the data processing apparatus on a recording medium.
According to the above configuration, the recording process is performed on the recording medium based on the continuous image data generated by the data processing device. Therefore, it is possible to suppress the formation of unnecessary gaps between the original images adjacent to each other in the predetermined direction. Accordingly, it is possible to reduce the amount of the recording medium used for forming the continuous image as much as an unnecessary gap is not formed between the original images or an unnecessary gap can be narrowed.

一方、本発明のデータ処理方法は、元画像に対応する元画像データに基づき、複数の元画像が所定の方向に連続して配置される連続画像に対応する連続画像データを生成するためのデータ処理方法であって、前記元画像を構成する複数の画素に対応する各画素データを、データ生成部に転送する転送ステップと、前記所定の方向に並ぶ複数の画素に対応する各画素データを含むNビットの画素群データの処理を前記データ生成部に実行させる処理ステップとを有し、前記処理ステップでは、一の元画像のうち、前記所定の方向において最も下流側に位置する第1画素に対応する第1画素データを含む第1の画素群データの処理を前記データ生成部が行なう場合に、前記一の元画像に前記所定の方向で隣接する次の元画像のうち、前記所定の方向において最も上流側に位置する第2画素に対応する第2画素データを含む第2の画素群データを、前記第2画素データが、前記第1の画素群データにおいて前記第1画素データが設定される位置よりも下位側に設定されるようにビットシフトさせ、前記ビットシフトした第2の画素群データと前記第1の画素群データとを合成させる。   On the other hand, according to the data processing method of the present invention, data for generating continuous image data corresponding to a continuous image in which a plurality of original images are continuously arranged in a predetermined direction based on the original image data corresponding to the original image. A processing method, comprising: a transfer step of transferring each pixel data corresponding to a plurality of pixels constituting the original image to a data generation unit; and each pixel data corresponding to a plurality of pixels arranged in the predetermined direction A processing step of causing the data generation unit to perform processing of N-bit pixel group data. In the processing step, the first pixel located on the most downstream side in the predetermined direction is included in one original image. When the data generation unit performs processing of the first pixel group data including the corresponding first pixel data, the predetermined one of the next original images adjacent to the one original image in the predetermined direction. In the second pixel group data including the second pixel data corresponding to the second pixel located on the most upstream side, the second pixel data is set, and the first pixel data is set in the first pixel group data. The bit shift is performed so that the second pixel group data is set to a position lower than the position where the second pixel group data and the first pixel group data are combined.

上記構成によれば、上記データ処理装置と同等の効果を得ることができる。   According to the said structure, the effect equivalent to the said data processor can be acquired.

本実施形態におけるインクジェット式プリンターを模式的に示す側面図。1 is a side view schematically showing an ink jet printer according to an embodiment. (a)は元画像を示す模式図、(b)は連続画像を示す模式図。(A) is a schematic diagram which shows an original image, (b) is a schematic diagram which shows a continuous image. 制御装置の電気的構成の要部を示すブロック図。The block diagram which shows the principal part of the electrical structure of a control apparatus. 元画像が複数の画素を有することを説明する模式図。The schematic diagram explaining that the original image has a some pixel. (a)は第1記憶領域に記憶される画素データの順番を説明する模式図、(b)は第2記憶領域に記憶される画素データの順番を説明する模式図、(c)は第3記憶領域に記憶される画素データの順番を説明する模式図。(A) is a schematic diagram illustrating the order of pixel data stored in the first storage area, (b) is a schematic diagram illustrating the order of pixel data stored in the second storage area, and (c) is a third diagram. The schematic diagram explaining the order of the pixel data memorize | stored in a memory area. 第1の画素群データを説明する模式図。FIG. 5 is a schematic diagram illustrating first pixel group data. 第2の画素群データがビットシフトされる様子を説明する模式図。The schematic diagram explaining a mode that 2nd pixel group data are bit-shifted. 各画素群データのオア処理を説明する模式図。The schematic diagram explaining OR processing of each pixel group data. (a)は元画像を示す模式図、(b)は連続画像を示す模式図。(A) is a schematic diagram which shows an original image, (b) is a schematic diagram which shows a continuous image. 従来において元画像データに基づき生成された連続画像データを用いて記録処理された連続画像を説明する模式図。The schematic diagram explaining the continuous image recorded using the continuous image data produced | generated conventionally based on the original image data. 第1の画素群データを説明する模式図。FIG. 5 is a schematic diagram illustrating first pixel group data.

以下、本発明をラテラル方式のインクジェット式プリンターに具体化した一実施形態を図1〜図8に従って説明する。なお、以下における明細書中の説明において「左右方向」、「上下方向」、「前後方向」をいう場合は、図1の図面に矢印で示した方向を基準として示すものとする。   Hereinafter, an embodiment in which the present invention is embodied in a lateral ink jet printer will be described with reference to FIGS. In the following description in the specification, the terms “left-right direction”, “up-down direction”, and “front-rear direction” refer to the direction indicated by the arrow in the drawing of FIG.

図1に示すように、記録装置としてのインクジェット式プリンター11は、直方体状の本体ケース12を備えている。この本体ケース12内には、長尺状の連続紙(記録媒体)13を繰り出す繰り出し部14と、その連続紙13にインクの噴射により印刷が施される印刷室15と、その印刷によりインクが付着した連続紙13に乾燥処理を施す乾燥装置16と、そのように乾燥処理が施された連続紙13を巻き取る巻き取り部17とが設けられている。   As shown in FIG. 1, an ink jet printer 11 as a recording apparatus includes a cuboid body case 12. In the main body case 12, a feeding unit 14 that feeds out a continuous continuous paper (recording medium) 13, a printing chamber 15 in which printing is performed on the continuous paper 13 by jetting ink, and ink by the printing is performed. A drying device 16 that performs a drying process on the attached continuous paper 13 and a winding unit 17 that winds the continuous paper 13 that has been subjected to the drying process are provided.

すなわち、本体ケース12内における上下方向の中央部よりもやや上寄りの位置には、本体ケース12内を上下に区画する平板状の基台18が設けられており、この基台18よりも上側の領域が矩形板状のプラテン19を基台18上に支持してなる印刷室15となっている。そして、基台18よりも下側の領域において、連続紙13の搬送方向で上流側となる左側寄りの位置に、繰り出し部14が配設されると共に、下流側となる右側寄りの位置に、乾燥装置16及び巻き取り部17が配設されている。   That is, a flat base 18 that divides the interior of the main body case 12 vertically is provided at a position slightly above the central portion in the vertical direction in the main body case 12, and is located above the base 18. This area is a printing chamber 15 in which a platen 19 having a rectangular plate shape is supported on a base 18. Then, in the area below the base 18, the feeding portion 14 is disposed at the position on the left side that is upstream in the conveyance direction of the continuous paper 13, and the position on the right side that is on the downstream side, A drying device 16 and a winding unit 17 are disposed.

繰り出し部14には、前後方向に延びる巻き軸20が回転自在に設けられ、その巻き軸20に対して連続紙13が予めロール状に巻かれた状態で巻き軸20と一体回転可能に支持されている。すなわち、連続紙13は、巻き軸20が回転することにより、繰り出し部14から繰り出されて搬送方向の下流側に搬送される。また、繰り出し部14の右側方には、巻き軸20から繰り出された連続紙13を右側下方から巻き掛けることにより、その連続紙13の搬送方向を鉛直上方向に変換する第1ローラー21が巻き軸20と平行な態様で前後方向に延びるように設けられている。   A winding shaft 20 extending in the front-rear direction is rotatably provided in the feeding portion 14, and the continuous paper 13 is supported on the winding shaft 20 so as to be integrally rotatable with the winding shaft 20 in a state in which the continuous paper 13 is wound in a roll shape in advance. ing. That is, the continuous paper 13 is fed out from the feeding unit 14 and conveyed downstream in the conveying direction by the rotation of the winding shaft 20. Further, on the right side of the feeding unit 14, a first roller 21 that turns the continuous paper 13 fed from the winding shaft 20 from the lower right side to change the conveying direction of the continuous paper 13 vertically upward is wound. It is provided so as to extend in the front-rear direction in a manner parallel to the shaft 20.

一方、印刷室15内において、プラテン19の左側であって第1ローラー21と上下方向で対応する位置には、第2ローラー22が下側の第1ローラー21と平行な態様で前後方向に延びるように設けられている。そして、第1ローラー21によって搬送方向が鉛直上方向に変換された連続紙13は、この第2ローラー22に左側下方から巻き掛けられることにより、その搬送方向が水平右方向に変換されてプラテン19の上面に摺接する。   On the other hand, in the printing chamber 15, the second roller 22 extends in the front-rear direction in a manner parallel to the lower first roller 21 at a position corresponding to the first roller 21 in the vertical direction on the left side of the platen 19. It is provided as follows. Then, the continuous paper 13 whose transport direction is converted to the vertically upward direction by the first roller 21 is wound around the second roller 22 from the lower left side, so that the transport direction is converted to the horizontal right direction, and the platen 19 Slidably contact the top surface of

また、印刷室15内において、プラテン19の右側には、プラテン19を挟んで左側の第2ローラー22と左右方向で対向する第3ローラー23が第2ローラー22と平行な態様で前後方向に延びるように設けられている。なお、第2ローラー22及び第3ローラー23は、各々の周面の頂部がプラテン19の上面と同一高さとなるように各々の設置される位置が調整されている。   In the printing chamber 15, on the right side of the platen 19, a third roller 23 that faces the second roller 22 on the left side in the left-right direction across the platen 19 extends in the front-rear direction in a manner parallel to the second roller 22. It is provided as follows. In addition, the position where each 2nd roller 22 and the 3rd roller 23 are installed so that the top part of each surrounding surface may become the same height as the upper surface of the platen 19 is adjusted.

そのため、印刷室15内で左側の第2ローラー22により搬送方向が水平右方向に変換された連続紙13は、プラテン19の上面に摺接しつつ下流側となる右側に搬送された後、第3ローラー23に右側上方から巻き掛けられることにより搬送方向が鉛直下方向に変換されて基台18よりも下側の乾燥装置16に向けて搬送される。そして、乾燥装置16内を通過することにより乾燥処理を施された連続紙13は、更に鉛直下方向に搬送される。   Therefore, the continuous paper 13 whose transport direction is changed to the horizontal right direction by the second roller 22 on the left side in the printing chamber 15 is transported to the right side which is the downstream side while being in sliding contact with the upper surface of the platen 19. By being wound on the roller 23 from the upper right side, the conveying direction is changed to the vertically downward direction and conveyed toward the drying device 16 below the base 18. Then, the continuous paper 13 that has been dried by passing through the drying device 16 is further conveyed vertically downward.

乾燥装置16の下方には、乾燥装置16内を通過して鉛直下方向に搬送される連続紙13を左側上方から巻き掛けることにより、その連続紙13の搬送方向を水平右方向に変換する第4ローラー24が前後方向に延びるように設けられ、この第4ローラー24の右側に巻き取り部17が配設されている。そして、巻き取り部17には、第4ローラー24と平行な態様で前後方向に延びる巻き取り軸25が搬送モーター17A(図3参照)の駆動力に基づいて回転するように設けられ、この巻き取り軸25に対して連続紙13の搬送方向下流端となる先端が巻きつけられている。   Below the drying device 16, a continuous paper 13 that passes through the drying device 16 and is conveyed vertically downward is wound from above on the left side, so that the conveyance direction of the continuous paper 13 is converted into a horizontal right direction. Four rollers 24 are provided so as to extend in the front-rear direction, and a winding portion 17 is disposed on the right side of the fourth roller 24. The winding unit 17 is provided with a winding shaft 25 extending in the front-rear direction in a manner parallel to the fourth roller 24 so as to rotate based on the driving force of the transport motor 17A (see FIG. 3). A leading end serving as a downstream end in the conveyance direction of the continuous paper 13 is wound around the take-up shaft 25.

印刷室15内におけるプラテン19の前後両側には、左右方向に延びるガイドレール26(図1では二点鎖線で示す。)が対をなすように設けられている。ガイドレール26の上面はプラテン19の上面よりも高くなっており、両ガイドレール26の上面には、矩形状のキャリッジ27がキャリッジモーター27A(図3参照)の駆動に基づき両ガイドレール26に沿って左右方向への往復移動可能な状態で支持されている。そして、このキャリッジ27の下面側には支持板28を介して複数(図1では2つのみ図示)の記録ヘッド(記録手段)29が支持されている。   Guide rails 26 (indicated by two-dot chain lines in FIG. 1) extending in the left-right direction are provided on both the front and rear sides of the platen 19 in the printing chamber 15 so as to form a pair. The upper surface of the guide rail 26 is higher than the upper surface of the platen 19, and a rectangular carriage 27 is formed on the upper surface of both guide rails 26 along the both guide rails 26 based on the driving of the carriage motor 27 </ b> A (see FIG. 3). Thus, it is supported in a state in which it can reciprocate in the left-right direction. A plurality of (only two are shown in FIG. 1) recording heads (recording means) 29 are supported on the lower surface side of the carriage 27 via a support plate 28.

印刷室15内においては、プラテン19の左端から右端までの一定範囲が印刷領域とされており、この印刷領域単位で連続紙13は間欠的に搬送される。そして、この印刷領域単位での間欠搬送によってプラテン19上に停止した状態にある連続紙13に対してキャリッジ27の往復移動に伴い記録ヘッド29からインクが噴射されることで連続紙13に対して印刷が施される。また、印刷室15内において、第3ローラー23よりも右側となる非印刷領域には、非印刷時に記録ヘッド29のメンテナンスを行うためのメンテナンス機構30が設けられている。   In the printing chamber 15, a certain range from the left end to the right end of the platen 19 is a printing area, and the continuous paper 13 is intermittently conveyed in units of the printing area. Then, ink is ejected from the recording head 29 along with the reciprocating movement of the carriage 27 to the continuous paper 13 which is stopped on the platen 19 by the intermittent conveyance in units of the printing area, and thereby the continuous paper 13 is ejected. Printing is performed. In the printing chamber 15, a maintenance mechanism 30 for performing maintenance of the recording head 29 at the time of non-printing is provided in a non-printing area on the right side of the third roller 23.

本実施形態のインクジェット式プリンター11では、図示しないホストコンピューターから図2(a)に示す元画像に対応する元画像データが入力された場合、M個(図2(a)(b)では3個)の元画像が所定の方向(図2における左右方向)に連続して配置される図2(b)に示す連続画像に対応する連続画像データが生成される。そして、連続画像データに基づいた記録処理が行なわれる。つまり、図2(a)(b)に示すように、元画像に対応する元画像データをホストコンピューター側から受信することによって、インクジェット式プリンター11は、連続紙13に連続画像を記録する。   In the inkjet printer 11 of the present embodiment, when original image data corresponding to the original image shown in FIG. 2A is input from a host computer (not shown), M (three in FIGS. 2A and 2B) ) Is generated continuously corresponding to the continuous image shown in FIG. 2B in which the original image is continuously arranged in a predetermined direction (left-right direction in FIG. 2). Then, a recording process based on the continuous image data is performed. That is, as shown in FIGS. 2A and 2B, the inkjet printer 11 records a continuous image on the continuous paper 13 by receiving original image data corresponding to the original image from the host computer side.

元画像は、図4に示すように、横方向(所定の方向)に連続するm個(mはN(例えば32)よりも大きい自然数)の画素で構成される画素列が縦方向にn列(nは1以上の自然数)並んで構成されている。すなわち、元画像は、二次元的に配置される複数個(即ち、m×n個)の画素で構成されている。そして、図4で最上位に位置する画素列を構成する各画素は、左から順に、画素A11,A12,・・・,A1mと示される。また、図4で上から2番目に位置する画素列を構成する各画素は、左から順に、画素A21,A22,・・・,A2mと示される。また、図4で上からn番目に位置する画素列を構成する各画素は、左から順に、画素An1,An2,・・・,Anmと示される。したがって、本実施形態では、図4において最も右側に位置する画素A1m,A2m,・・・,Anmが第1画素であり、図4において最も左側に位置する画素A11,A21,・・・,An1が第2画素である。   As shown in FIG. 4, the original image includes n pixel columns each including m pixels (m is a natural number larger than N (for example, 32)) continuous in the horizontal direction (predetermined direction). (N is a natural number of 1 or more) are arranged side by side. That is, the original image is composed of a plurality of (that is, m × n) pixels arranged two-dimensionally. And each pixel which comprises the pixel row located in the highest rank in FIG. 4 is shown as pixel A11, A12, ..., A1m sequentially from the left. Also, each pixel constituting the pixel column located second from the top in FIG. 4 is indicated as pixels A21, A22,..., A2m in order from the left. In addition, in FIG. 4, each pixel constituting the nth pixel row from the top is indicated as pixels An1, An2,. Therefore, in the present embodiment, the pixels A1m, A2m,..., Anm located on the rightmost side in FIG. 4 are the first pixels, and the pixels A11, A21,. Is the second pixel.

そして、各画素A11〜Anmに対応する複数の画素データは、対応する画素の色情報をそれぞれ含んでいる。すなわち、各画素データは、2進数表示する場合、「0(零)」又は「1」で表現される。また、元画像に対応する元画像データは、各画素A11〜Anmに対応する複数の画素データで構成されており、「0(零)」及び「1」が組み合わされたデータである。さらに、「連続画像に対応する連続画像データ」とは、M個分の元画像データで構成されている。   The plurality of pixel data corresponding to each of the pixels A11 to Anm includes color information of the corresponding pixel. That is, each pixel data is expressed by “0 (zero)” or “1” in the case of binary display. Further, the original image data corresponding to the original image is composed of a plurality of pixel data corresponding to the respective pixels A11 to Anm, and is data in which “0 (zero)” and “1” are combined. Further, “continuous image data corresponding to continuous images” is composed of M original image data.

次に、本実施形態のインクジェット式プリンター11の電気的構成のうち、ホストコンピューターから受信した元画像データに基づき連続画像を連続紙13に記録するために必要な電気的構成を中心に説明する。   Next, of the electrical configuration of the ink jet printer 11 according to the present embodiment, an electrical configuration necessary for recording a continuous image on the continuous paper 13 based on the original image data received from the host computer will be mainly described.

図3に示すように、インクジェット式プリンター11の制御装置(データ処理装置)40は、インターフェース41、第1記憶領域42、DMAC(Direct Memory Access Controller)43、第2記憶領域44、縦横変換回路45、第3記憶領域46、ASIC(Application Specific IC(特定用途向けIC))47、CPU48及びデータ生成部としてのデータ生成回路49(図2では破線で囲まれた部分)を備えている。また、制御装置40には、ヘッド用ドライバー50、キャリッジ用ドライバー51及び搬送用ドライバー52が設けられている。   As shown in FIG. 3, the control device (data processing device) 40 of the ink jet printer 11 includes an interface 41, a first storage area 42, a DMAC (Direct Memory Access Controller) 43, a second storage area 44, and a vertical / horizontal conversion circuit 45. , A third storage area 46, an ASIC (Application Specific IC) 47, a CPU 48, and a data generation circuit 49 (a portion surrounded by a broken line in FIG. 2). The control device 40 is provided with a head driver 50, a carriage driver 51, and a transport driver 52.

第1記憶領域42は、RAM又は不揮発性のメモリー(一例として、EEPROM)を有している。こうした第1記憶領域42には、インターフェース41を介してホストコンピューターから受信された元画像データが記憶される。具体的には、第1記憶領域42には、図5(a)に示すように、画素A11,A12,・・・,A1m,A21,・・・,An1,・・・,Anmに対応する各画素データがアドレス順に記憶される。換言すると、第1記憶領域42には、各画素(例えば、画素A11〜A1m)に対応する各画素データが画素列毎に寄り集まって記憶される。   The first storage area 42 includes a RAM or a nonvolatile memory (an EEPROM as an example). In the first storage area 42, original image data received from the host computer via the interface 41 is stored. Specifically, as shown in FIG. 5A, the first storage area 42 corresponds to the pixels A11, A12,..., A1m, A21,. Each pixel data is stored in the order of addresses. In other words, each pixel data corresponding to each pixel (for example, pixels A11 to A1m) is stored in the first storage area 42 for each pixel column.

図3に戻り、DMAC43は、後述するCPU48からの転送指示に従い第1記憶領域42に記憶された各画素データをデータ生成回路49に転送させると共に、該データ生成回路49から出力されたデータを第2記憶領域44に記憶させる。こうしたDMAC43は、CPU48から入力された情報、即ち第1記憶領域42からの転送開始位置である先頭アドレスと、データ生成回路49に転送させる画素データのデータ数(「転送データ長」ともいう。)とを記憶する図示しない記憶部(一例として、レジスター)を有している。そして、DMAC43は、その記憶部に情報が設定された場合、上記先頭アドレスに記憶される画素データ(例えば、画素A11に対応する画素データ)を先頭とする複数の画素データを第1記憶領域42からデータ生成回路49に順次転送させる。したがって、本実施形態では、DMAC43が、データ転送部として機能する。   Returning to FIG. 3, the DMAC 43 transfers each pixel data stored in the first storage area 42 to the data generation circuit 49 in accordance with a transfer instruction from the CPU 48 described later, and outputs the data output from the data generation circuit 49 to the data generation circuit 49. 2 is stored in the storage area 44. The DMAC 43 has information input from the CPU 48, that is, a head address that is a transfer start position from the first storage area 42, and the number of pixel data to be transferred to the data generation circuit 49 (also referred to as “transfer data length”). And a storage unit (not shown) (for example, a register). Then, when information is set in the storage unit, the DMAC 43 stores a plurality of pieces of pixel data starting with pixel data stored in the top address (for example, pixel data corresponding to the pixel A11) in the first storage area 42. To the data generation circuit 49 sequentially. Therefore, in this embodiment, the DMAC 43 functions as a data transfer unit.

第2記憶領域44は、連続画像データを記憶する記憶領域であって、RAM又は不揮発性のメモリーを有している。こうした第2記憶領域44には、データ生成回路49から出力されたデータが順番に記憶される。すなわち、第2記憶領域44には、図5(b)に示すように、連続画像データを構成する各画素データが、画素列毎に順番に記憶される。第2記憶領域44の先頭アドレスには画素A11に対応する画素データが記憶され、次のアドレスには画素A12に対応する画素データが記憶される。また、画素A1mに対応する画素データが記憶されたアドレスの次のアドレスには、画素A11に対応する画素データが記憶される。また、連続画像の横方向における最下流の画素A1mに対応する画素データが記憶されたアドレスの次のアドレスには、2つ目の画素列において横方向における最上流の画素A21に対応する画素データが記憶される。そして、第2記憶領域44の最後のアドレスには、連続画像の横方向及び縦方向における最下流(図2(b)では右下)の画素Anmに対応する画素データが記憶される。なお、本実施形態では、第2記憶領域44に記憶される連続画像データを、「横方向に連続する連続画像データ」ともいう。   The second storage area 44 is a storage area for storing continuous image data, and has a RAM or a nonvolatile memory. In the second storage area 44, the data output from the data generation circuit 49 is stored in order. That is, in the second storage area 44, as shown in FIG. 5B, each pixel data constituting the continuous image data is stored in order for each pixel column. Pixel data corresponding to the pixel A11 is stored at the start address of the second storage area 44, and pixel data corresponding to the pixel A12 is stored at the next address. In addition, the pixel data corresponding to the pixel A11 is stored at the address next to the address where the pixel data corresponding to the pixel A1m is stored. Also, the pixel data corresponding to the most upstream pixel A21 in the horizontal direction in the second pixel column is the next address after the address where the pixel data corresponding to the downstreammost pixel A1m in the horizontal direction of the continuous image is stored. Is memorized. The last address of the second storage area 44 stores pixel data corresponding to the pixel Anm on the most downstream side (lower right in FIG. 2B) in the horizontal and vertical directions of the continuous image. In the present embodiment, the continuous image data stored in the second storage area 44 is also referred to as “continuous image data continuous in the horizontal direction”.

図3に戻り、縦横変換回路45は、第2記憶領域44に記憶される横方向に連続する連続画像データを、縦方向に連続する連続画像データに変換する変換処理を行ない、変換処理後の連続画像データを第3記憶領域46に記憶させる。なお、「縦方向に連続する連続画像データ」とは、縦方向に連続するn個の画素データで構成されるデータの集まりが、順番に複数個並んだデータを示している。   Returning to FIG. 3, the vertical / horizontal conversion circuit 45 performs conversion processing for converting the continuous image data in the horizontal direction stored in the second storage area 44 into continuous image data in the vertical direction. Continuous image data is stored in the third storage area 46. The “continuous image data continuous in the vertical direction” indicates data in which a collection of data composed of n pieces of pixel data continuous in the vertical direction is arranged in order.

第3記憶領域46は、RAM又は不揮発性のメモリーを有している。こうした第3記憶領域46には、縦方向に連続する連続画像データが記憶される。具体的には、図5(c)に示すように、第3記憶領域46の先頭アドレスには画素A11に対応する画素データが記憶され、次のアドレスには画素A21に対応する画素データが記憶される。また、画素An1に対応する画素データが記憶されたアドレスの次のアドレスには、画素A12に対応する画素データが記憶され、さらに次のアドレスには、画素A22に対応する画素データが記憶される。そして、最後のアドレスには、連続画像の横方向及び縦方向における最下流(図2(b)では右下)の画素Anmに対応する画素データが記憶される。   The third storage area 46 has a RAM or a nonvolatile memory. In the third storage area 46, continuous image data continuous in the vertical direction is stored. Specifically, as shown in FIG. 5C, pixel data corresponding to the pixel A11 is stored at the start address of the third storage area 46, and pixel data corresponding to the pixel A21 is stored at the next address. Is done. Further, the pixel data corresponding to the pixel A12 is stored at the address next to the address where the pixel data corresponding to the pixel An1 is stored, and the pixel data corresponding to the pixel A22 is stored at the next address. . The last address stores pixel data corresponding to the pixel Anm on the most downstream side (lower right in FIG. 2B) in the horizontal and vertical directions of the continuous image.

図3に戻り、ASIC47は、第3記憶領域46に記憶された連続画像データを、記録ヘッド29のノズルからインク滴を吐出させる際の吐出信号となる所定階調値のビットマップデータに変換する画像処理を行なう。また、ASIC47には、ヘッド用ドライバー50が接続されている。そして、ASIC47は、ヘッド用ドライバー50を介して記録ヘッド29を制御してノズルからインク滴を吐出させる。   Returning to FIG. 3, the ASIC 47 converts the continuous image data stored in the third storage area 46 into bitmap data having a predetermined gradation value that becomes an ejection signal when ejecting ink droplets from the nozzles of the recording head 29. Perform image processing. A head driver 50 is connected to the ASIC 47. The ASIC 47 controls the recording head 29 via the head driver 50 to eject ink droplets from the nozzles.

CPU48には、搬送用ドライバー52及びキャリッジ用ドライバー51が接続されている。そして、CPU48は、搬送用ドライバー52を介して搬送モーター17Aの駆動を制御して巻き取り部17を駆動させる。また、CPU48は、キャリッジ用ドライバー51を介してキャリッジモーター27Aの駆動を制御してキャリッジ27を左右方向(又は前後方向(図1において紙面と直交する方向))に移動させる。   A conveyance driver 52 and a carriage driver 51 are connected to the CPU 48. Then, the CPU 48 drives the winding unit 17 by controlling the driving of the transport motor 17 </ b> A via the transport driver 52. Further, the CPU 48 controls the drive of the carriage motor 27A via the carriage driver 51 to move the carriage 27 in the left-right direction (or the front-rear direction (the direction orthogonal to the paper surface in FIG. 1)).

また、CPU48は、第1記憶領域42に元画像データが記憶された場合、元画像の横方向に並ぶ各画素(例えば、画素A11〜A1m)に対応する各画素データのデータ数を取得する。また、CPU48は、DMAC43に複数の画素データを第1記憶領域42からデータ生成回路49に転送させる場合に、最初に転送させる画素データを選択すると共に、該画素データが記憶される第1記憶領域42の先頭アドレスと、連続して転送させる画素データのデータ数(即ち、転送データ長)とを設定する。そして、CPU48は、先頭アドレス及び転送データ長を含む情報及び転送指示をDMAC43に出力すると共に、転送データ長に関する信号を後述する主制御部68に出力する。したがって、本実施形態では、CPU48が、第1記憶領域42から読み出される各画素データのうち最初に読み出される画素データと、読み出す画素データの数とを特定する情報をDMAC43に出力する情報出力部としても機能する。   Further, when the original image data is stored in the first storage area 42, the CPU 48 acquires the number of data of each pixel data corresponding to each pixel (for example, the pixels A11 to A1m) arranged in the horizontal direction of the original image. In addition, when the CPU 48 causes the DMAC 43 to transfer a plurality of pixel data from the first storage area 42 to the data generation circuit 49, the CPU 48 selects the pixel data to be transferred first and stores the pixel data in the first storage area. The head address of 42 and the number of data of pixel data to be continuously transferred (that is, the transfer data length) are set. Then, the CPU 48 outputs information including a head address and transfer data length and a transfer instruction to the DMAC 43 and outputs a signal related to the transfer data length to a main control unit 68 described later. Therefore, in the present embodiment, the CPU 48 serves as an information output unit that outputs, to the DMAC 43, information that specifies the pixel data that is first read out of each pixel data that is read from the first storage area 42 and the number of pixel data to be read. Also works.

また、CPU48は、DMAC43に転送させる画素データのデータ数を後述する画素群データのビット数N(一例として32)で除算し、このときの余りα(図2参照)を取得する。そして、CPU48は、ビット数Nから余りαを減算した減算結果を所定値(N−α)として後述するデータ生成回路49のレジスター65に記憶させる。この所定値(N−α)は、後述する第2の画素群データを下位側にビットシフトさせる回数を特定するものである。したがって、本実施形態では、CPU48が、位置取得部としても機能する。   Further, the CPU 48 divides the number of pixel data to be transferred to the DMAC 43 by the number of bits N (32 as an example) of pixel group data, which will be described later, and obtains the remainder α (see FIG. 2). Then, the CPU 48 stores a subtraction result obtained by subtracting the remainder α from the bit number N as a predetermined value (N−α) in a register 65 of the data generation circuit 49 described later. This predetermined value (N−α) specifies the number of times to shift the second pixel group data described later to the lower side. Therefore, in this embodiment, the CPU 48 also functions as a position acquisition unit.

また、CPU48は、第2記憶領域44に連続画像データを構成する全ての画素データが記憶された場合、縦横変換回路45に対して上記変換処理を実行させる旨の変換指示を出力する。また、CPU48は、第3記憶領域46に変換処理後の連続画像データが記憶された場合、ASIC47に対して上記画像処理を実行させる旨の制御指令を出力し、ASIC47と協働して連続紙13への記録処理を行なう。   Further, when all the pixel data constituting the continuous image data is stored in the second storage area 44, the CPU 48 outputs a conversion instruction to the effect that the vertical / horizontal conversion circuit 45 executes the conversion process. In addition, when the continuous image data after the conversion process is stored in the third storage area 46, the CPU 48 outputs a control command for causing the ASIC 47 to execute the image process, and cooperates with the ASIC 47 to output the continuous paper. 13 is recorded.

次に、データ生成回路49について説明する。なお、図6〜図8は、少なくとも一つの画素データを含むNビット(32ビット)の画素群データを示している。そして、斜線やドットなどのハッチングが施された部分は画素データが設定された部分を示す一方、ハッチングの施されていない部分は画素データが設定されていない部分を示している。   Next, the data generation circuit 49 will be described. 6 to 8 show N-bit (32-bit) pixel group data including at least one pixel data. A hatched portion such as a hatched line or a dot indicates a portion where pixel data is set, while a portion where hatching is not performed indicates a portion where pixel data is not set.

データ生成回路49は、第1記憶領域42から入力された画素データが一時的に保存される入力バッファー60と、入力バッファー60から出力されたデータを処理する処理部61(図3では一点鎖線で囲まれた部分)と、処理部61で処理されたデータが一時的に保存される出力バッファー62とを備えている。   The data generation circuit 49 includes an input buffer 60 in which pixel data input from the first storage area 42 is temporarily stored, and a processing unit 61 that processes data output from the input buffer 60 (in FIG. 3, an alternate long and short dash line). And an output buffer 62 in which data processed by the processing unit 61 is temporarily stored.

入力バッファー60は、Nビット(例えば32ビット)のレジスター(図示略)を有しており、該レジスターには、入力バッファー60に転送された各画素データが上位ビットから順番に設定される。そして、レジスターの最下位ビットに画素データが設定された場合、入力バッファー60からは、そのレジスターに設定されるN個の画素データからなる画素群データが、処理部61の後述する切替スイッチ63に転送される。また、入力バッファー60で生成される画素群データのうち、画素A11,A21〜An1に対応する第2画素データが最上位に設定される第2の画素群データは、切替スイッチ63だけではなく、メモリー64にも転送されて上書き記憶される。   The input buffer 60 has a register (not shown) of N bits (for example, 32 bits), and each pixel data transferred to the input buffer 60 is set in the register in order from the upper bit. When pixel data is set in the least significant bit of the register, pixel group data composed of N pieces of pixel data set in the register is input from the input buffer 60 to a selector switch 63 (to be described later) of the processing unit 61. Transferred. In addition, among the pixel group data generated in the input buffer 60, the second pixel group data in which the second pixel data corresponding to the pixels A11, A21 to An1 is set to the top is not only the changeover switch 63, It is also transferred to the memory 64 and overwritten and stored.

また、入力バッファー60のレジスターには、画素(第1画素)A1m〜Anmに対応する第1画素データが設定されることがある。こうした第1画素データは、上記余りαが「0(零)」ではない場合、レジスターの最下位ビットに設定されない。この場合、レジスターにおいて第1画素データが設定されたビットよりも下位側のビットには、データが設定されない、即ち「0(零)」が設定される(図11参照)。そして、第1画素データがレジスターに設定された場合、入力バッファー60には、処理部61の後述する主制御部68から切替信号Sgnが入力される。すると、入力バッファー60からは、第1画素データを含むNビットの第1の画素群データが切替スイッチ63に出力される。この第1の画素群データにおいて、第1画素データが設定される所定位置と該所定位置よりも上位側には画素データが設定される一方で、所定位置よりも下位側には画素データが設定されていない。   The register of the input buffer 60 may be set with first pixel data corresponding to the pixels (first pixels) A1m to Anm. Such first pixel data is not set in the least significant bit of the register when the remainder α is not “0 (zero)”. In this case, data is not set to bits lower than the bit for which the first pixel data is set in the register, that is, “0 (zero)” is set (see FIG. 11). When the first pixel data is set in the register, the switching signal Sgn is input to the input buffer 60 from the main control unit 68 (described later) of the processing unit 61. Then, the N-bit first pixel group data including the first pixel data is output from the input buffer 60 to the changeover switch 63. In the first pixel group data, the pixel data is set at a predetermined position where the first pixel data is set and the upper side of the predetermined position, while the pixel data is set below the predetermined position. It has not been.

出力バッファー62は、Nビット(例えば32ビット)のレジスター(図示略)を有しており、該レジスターには、後述する切替スイッチ63又はオア回路67から出力された画素群データが設定される。そして、出力バッファー62からは、レジスターに設定された画素群データが上位ビットから第2記憶領域44に転送される。   The output buffer 62 has an N-bit (for example, 32-bit) register (not shown), and pixel group data output from a selector switch 63 or an OR circuit 67 described later is set in the register. Then, the pixel group data set in the register is transferred from the output buffer 62 to the second storage area 44 from the upper bits.

処理部61は、切替スイッチ63、メモリー64、レジスター65、ビットシフター66、オア回路67及び主制御部68を備えている。
切替スイッチ63は、主制御部68からの切替信号Sgnに基づき、データの出力先を出力バッファー62又はオア回路67に切り替えるスイッチング素子を有している。具体的には、切替スイッチ63は、主制御部68から切替信号Sgnが入力されない場合には画素群データを出力バッファー62に出力する。一方、切替スイッチ63は、主制御部68から切替信号Sgnが入力された場合には、画素群データをオア回路67に出力すると共に、画素群データをオア回路67に出力した旨を示す信号(「出力済み信号」ともいう。)を主制御部68に出力する。
The processing unit 61 includes a changeover switch 63, a memory 64, a register 65, a bit shifter 66, an OR circuit 67, and a main control unit 68.
The changeover switch 63 includes a switching element that switches the data output destination to the output buffer 62 or the OR circuit 67 based on the switching signal Sgn from the main control unit 68. Specifically, the changeover switch 63 outputs pixel group data to the output buffer 62 when the changeover signal Sgn is not input from the main control unit 68. On the other hand, when the switching signal Sgn is input from the main control unit 68, the changeover switch 63 outputs the pixel group data to the OR circuit 67 and the signal indicating that the pixel group data is output to the OR circuit 67 ( (Also referred to as “output signal”) is output to the main control unit 68.

メモリー64には、入力バッファー60から入力された第2の画素群データが記憶される。レジスター65は、CPU48から入力された上記所定値(N−α)を示す情報、即ちメモリー64に記憶される第2の画素群データをビットシフトさせる回数に関する情報を記憶する。したがって、本実施形態では、レジスター65が、情報記憶部として機能する。そして、メモリー64及びレジスター65からは、主制御部68から切替信号Sgnが入力された場合に、第2の画素群データ及び上記情報をビットシフター66にそれぞれ出力する。   The memory 64 stores the second pixel group data input from the input buffer 60. The register 65 stores information indicating the predetermined value (N−α) input from the CPU 48, that is, information regarding the number of times to shift the second pixel group data stored in the memory 64. Therefore, in this embodiment, the register 65 functions as an information storage unit. When the switching signal Sgn is input from the main control unit 68, the memory 64 and the register 65 output the second pixel group data and the information to the bit shifter 66, respectively.

ビットシフター66は、メモリー64から入力された第2の画素群データを記憶する図示しないレジスターを有している。そして、ビットシフター66は、レジスター65から入力された情報に基づき第2の画素群データを下位側にビットシフトさせる。一例として、画素群データのビット数Nが「32」であって且つレジスター65から入力された余りαが「3」である場合、ビットシフター66は、図7に示すように、レジスターに設定される第2の画素群データを下位側に29回(即ち、N−α回)ビットシフトさせる。その結果、ビットシフト後の第2の画素群データの上位29個(即ち、(N−α)個)の各位置には「0(零)」がそれぞれ設定される。したがって、本実施形態では、ビットシフター66が、シフト部として機能する。   The bit shifter 66 has a register (not shown) that stores the second pixel group data input from the memory 64. The bit shifter 66 bit-shifts the second pixel group data to the lower side based on the information input from the register 65. As an example, when the bit number N of the pixel group data is “32” and the remainder α input from the register 65 is “3”, the bit shifter 66 is set in the register as shown in FIG. The second pixel group data is shifted to the lower side 29 times (that is, N-α times). As a result, “0 (zero)” is set in each of the top 29 (ie, (N−α)) positions of the second pixel group data after the bit shift. Therefore, in this embodiment, the bit shifter 66 functions as a shift unit.

図3に戻り、オア回路67は、切替スイッチ63から入力された第1の画素群データを記憶する図示しない第1レジスターと、ビットシフター66から入力された第2の画素群データを記憶する図示しない第2レジスターとを有している。そして、オア回路67は、各レジスターに設定された各画素群データを合成させ、Nビットの合成画素群データを生成する。具体的には、オア回路67は、図8に示すように、各画素群データをオア処理することにより合成画素群データを生成し、該合成画素群データを出力バッファー62に出力する。   Returning to FIG. 3, the OR circuit 67 stores a first register (not shown) that stores the first pixel group data input from the changeover switch 63 and a second pixel group data that is input from the bit shifter 66. A second register that does not. Then, the OR circuit 67 combines the pixel group data set in the registers to generate N-bit combined pixel group data. Specifically, as shown in FIG. 8, the OR circuit 67 ORs each pixel group data to generate synthesized pixel group data, and outputs the synthesized pixel group data to the output buffer 62.

図3に戻り、主制御部68は、入力バッファー60に転送される画素データの数を計数するカウンター(図示略)と、CPU48から入力された情報(即ち、データ生成回路49に転送させる画素データのデータ数を示す情報)を記憶するレジスター(図示略)とを有している。そして、主制御部68からは、カウンターによる計数結果が、レジスターに記憶されるデータ数になった場合に、切替信号Sgnを入力バッファー60、切替スイッチ63、メモリー64及びレジスター65に出力する。なお、主制御部68は、上記出力済み信号が切替スイッチ63から出力された場合に、入力バッファー60、切替スイッチ63、メモリー64及びレジスター65への切替信号Sgnの出力を停止する。   Returning to FIG. 3, the main control unit 68 includes a counter (not shown) for counting the number of pixel data transferred to the input buffer 60, and information input from the CPU 48 (that is, pixel data to be transferred to the data generation circuit 49). And a register (not shown) for storing the information indicating the number of data. The main control unit 68 outputs the switching signal Sgn to the input buffer 60, the changeover switch 63, the memory 64, and the register 65 when the count result by the counter reaches the number of data stored in the register. The main control unit 68 stops outputting the switching signal Sgn to the input buffer 60, the switching switch 63, the memory 64, and the register 65 when the output signal is output from the switching switch 63.

次に、元画像データに基づき連続画像データを生成するためのデータ処理方法について説明する。
さて、第1記憶領域42に元画像データが入力された場合、CPU48は、元画像の一つの画素列を構成する各画素に対応する各画素データのデータ数を取得する。続いて、CPU48は、第1記憶領域42において画素A11に対応する画素データが記憶される先頭アドレスと、画素A11に対応する画素データから画素A1mに対応する画素データまでの転送データ長とを設定する。また、CPU48は、設定した転送データ長に基づき余りα及び所定値(N−α)を取得する。そして、CPU48は、先頭アドレス及び転送データ長を含む情報をDMAC43に出力すると共に、転送データ長に関する情報を主制御部68に出力し、さらに、所定値(N−α)をデータ生成回路49のレジスター65に記憶させる。すると、DMAC43の図示しない記憶部には、CPU48から入力した情報が記憶され、DMAC43は、画素A11〜A1mに対応する各画素データを、アドレス順にデータ生成回路49に順次転送させる(転送ステップ)。
Next, a data processing method for generating continuous image data based on original image data will be described.
When the original image data is input to the first storage area 42, the CPU 48 acquires the data number of each pixel data corresponding to each pixel constituting one pixel column of the original image. Subsequently, the CPU 48 sets a head address where pixel data corresponding to the pixel A11 is stored in the first storage area 42, and a transfer data length from the pixel data corresponding to the pixel A11 to the pixel data corresponding to the pixel A1m. To do. Further, the CPU 48 acquires the remainder α and a predetermined value (N−α) based on the set transfer data length. Then, the CPU 48 outputs information including the head address and the transfer data length to the DMAC 43, outputs information related to the transfer data length to the main control unit 68, and further outputs a predetermined value (N−α) of the data generation circuit 49. Store in register 65. Then, information input from the CPU 48 is stored in a storage unit (not shown) of the DMAC 43, and the DMAC 43 sequentially transfers the pixel data corresponding to the pixels A11 to A1m to the data generation circuit 49 in the order of addresses (transfer step).

データ生成回路49において、入力バッファー60の図示しないレジスターには、DMAC43によって転送される各画素データが順次記憶される。すなわち、レジスターの最上位ビットには、画素A11に対応する画素データが記憶され、次のビットには、画素A12に対応する画素データが記憶される。そして、レジスターの各ビットに画素データがそれぞれ記憶されると、入力バッファー60からは、レジスターに記憶された各画素データからなる第2の画素群データがメモリー64及び切替スイッチ63に出力される。そして、メモリー64には、第2の画素群データが記憶される。また、この段階では切替スイッチ63に主制御部68から切替信号Sgnが入力されていないため、切替スイッチ63からは、入力バッファー60から入力された第2の画素群データが出力バッファー62に出力される。すると、出力バッファー62からは、第2の画素群データが第2記憶領域44に転送され、第2記憶領域44には、第2の画素群データを構成する各画素データが記憶される。   In the data generation circuit 49, each pixel data transferred by the DMAC 43 is sequentially stored in a register (not shown) of the input buffer 60. That is, pixel data corresponding to the pixel A11 is stored in the most significant bit of the register, and pixel data corresponding to the pixel A12 is stored in the next bit. When pixel data is stored in each bit of the register, second pixel group data including each pixel data stored in the register is output from the input buffer 60 to the memory 64 and the changeover switch 63. The memory 64 stores the second pixel group data. At this stage, since the switching signal Sgn is not input from the main control unit 68 to the changeover switch 63, the second pixel group data input from the input buffer 60 is output from the changeover switch 63 to the output buffer 62. The Then, the second pixel group data is transferred from the output buffer 62 to the second storage area 44, and each pixel data constituting the second pixel group data is stored in the second storage area 44.

一方、第2の画素群データをメモリー64及び切替スイッチ63に出力した入力バッファー60のレジスターには、第2の画素群データを構成する各画素データの次の画素データが順次記憶される。そして、入力バッファー60では、第2の画素群データに続く次の画素群データが生成され、入力バッファー60からは、該画素群データが切替スイッチ63に出力される。すると、切替スイッチ63からは画素群データが出力バッファー62に出力され、該出力バッファー62からは画素群データが第2記憶領域44に転送される。このように、データ生成回路49では、入力バッファー60に転送される各画素データからなる画素群データは、切替スイッチ63を介して出力バッファー62に出力され、該出力バッファー62から第2記憶領域44に転送される(処理ステップ)。   On the other hand, in the register of the input buffer 60 that outputs the second pixel group data to the memory 64 and the changeover switch 63, the next pixel data of each pixel data constituting the second pixel group data is sequentially stored. Then, in the input buffer 60, the next pixel group data following the second pixel group data is generated, and the pixel group data is output from the input buffer 60 to the changeover switch 63. Then, the pixel group data is output from the changeover switch 63 to the output buffer 62, and the pixel group data is transferred from the output buffer 62 to the second storage area 44. As described above, in the data generation circuit 49, pixel group data including each pixel data transferred to the input buffer 60 is output to the output buffer 62 via the changeover switch 63, and the second storage area 44 is output from the output buffer 62. (Processing step).

そして、DMAC43によって、入力バッファー60に画素A1mに対応する画素データが転送されるタイミングで、主制御部68からは、入力バッファー60、切替スイッチ63、メモリー64及びレジスター65に切替信号Sgnが出力される。すると、入力バッファー60からは、そのレジスターの最下位ビットに画素データが記憶されていなくても、画素A1mに対応する画素データを有する第1の画素群データが切替スイッチ63に出力される(図6参照)。そして、切替スイッチ63からは、主制御部68からの切替信号Sgnによって、第1の画素群データがオア回路67に出力され、該第1の画素群データはオア回路67の第1レジスターに記憶される。   Then, at the timing when the DMAC 43 transfers the pixel data corresponding to the pixel A1m to the input buffer 60, the main control unit 68 outputs the switching signal Sgn to the input buffer 60, the changeover switch 63, the memory 64, and the register 65. The Then, even if no pixel data is stored in the least significant bit of the register, first pixel group data having pixel data corresponding to the pixel A1m is output from the input buffer 60 to the changeover switch 63 (see FIG. 6). Then, the changeover switch 63 outputs the first pixel group data to the OR circuit 67 in accordance with the switching signal Sgn from the main control unit 68, and the first pixel group data is stored in the first register of the OR circuit 67. Is done.

また、メモリー64からは、主制御部68からの切替信号Sgnによって、第2の画素群データがビットシフター66に出力されると共に、レジスター65からは、CPU48から入力された情報がビットシフター66に出力される。すると、ビットシフター66のレジスターに記憶された第2の画素群データは、画素A11に対応する画素データが、第1の画素群データにおいて画素A1mに対応する画素データが設定される位置の下位側に位置するようにビットシフトされる(図7参照)。一例として、第1の画素群データにおいて画素A1mに対応する画素データが上位側から3番目の位置に設定される場合、第2の画素群データは、最上位に位置する画素データ(即ち、画素A11に対応する画素データ)が4番目の位置に設定されるようにビットシフトされる。その後、ビットシフト後の第2の画素群データは、ビットシフター66からオア回路67に出力され、該オア回路67の第2レジスターに記憶される。   In addition, the second pixel group data is output from the memory 64 to the bit shifter 66 by the switching signal Sgn from the main control unit 68, and the information input from the CPU 48 is input to the bit shifter 66 from the register 65. Is output. Then, the second pixel group data stored in the register of the bit shifter 66 is the lower side of the position where the pixel data corresponding to the pixel A11 is set to the pixel data corresponding to the pixel A1m in the first pixel group data. Is bit-shifted to be located at (see FIG. 7). As an example, when the pixel data corresponding to the pixel A1m in the first pixel group data is set at the third position from the upper side, the second pixel group data is the pixel data located at the highest position (ie, pixel The pixel data corresponding to A11) is bit-shifted so as to be set at the fourth position. Thereafter, the second pixel group data after the bit shift is output from the bit shifter 66 to the OR circuit 67 and stored in the second register of the OR circuit 67.

その後、オア回路67は、第1レジスターに記憶される第1の画素群データと、第2レジスターに記憶されるビットシフト後の第2の画素群データとをオア処理させる(図8参照)。すると、上位には第1の画素群データに含まれる画素データが設定され、下位にはビットシフト後の第2の画素群データに含まれる画素データが設定されてなる合成画素群データが生成される。その結果、合成画素群データにおいて、画素A11に対応する画素データは、画素A1mに対応する画素データの次の位置に配置される。そして、この合成画素群データは、出力バッファー62に出力され、該出力バッファー62から第2記憶領域44に転送される(生成ステップ)。   Thereafter, the OR circuit 67 performs an OR process on the first pixel group data stored in the first register and the second pixel group data after bit shift stored in the second register (see FIG. 8). Then, the pixel data included in the first pixel group data is set in the upper part, and the synthesized pixel group data is generated in which the pixel data included in the second pixel group data after the bit shift is set in the lower part. The As a result, in the combined pixel group data, the pixel data corresponding to the pixel A11 is arranged at a position next to the pixel data corresponding to the pixel A1m. The synthesized pixel group data is output to the output buffer 62 and transferred from the output buffer 62 to the second storage area 44 (generation step).

一方、CPU48からは、DMAC43による各画素データの転送処理が完了したタイミングで、次にデータ生成回路49に転送される各画素データに関する情報をDMAC43に出力する。具体的には、CPU48は、第1記憶領域42において画素A11に対応する画素データよりも余りα分だけ下位のアドレスに記憶される画素データが先頭となるように、先頭アドレスを設定すると共に、転送データ長を設定する。一例として、余りαが「3」である場合、先頭アドレスは画素A14に対応する画素データが記憶されたアドレスに設定されると共に、転送データ長は、画素A14〜A1mに対応する各画素データ分の長さに設定される。そして、CPU48は、新たに設定した先頭アドレスと転送データ長とを含む情報をDMAC43に出力する。   On the other hand, the CPU 48 outputs information related to each pixel data to be transferred to the data generation circuit 49 to the DMAC 43 at the timing when the transfer processing of each pixel data by the DMAC 43 is completed. Specifically, the CPU 48 sets the head address so that the pixel data stored at the lower address by α more than the pixel data corresponding to the pixel A11 in the first storage area 42 becomes the head, Set the transfer data length. As an example, when the remainder α is “3”, the head address is set to the address where the pixel data corresponding to the pixel A14 is stored, and the transfer data length is equal to each pixel data corresponding to the pixels A14 to A1m. Set to the length of Then, the CPU 48 outputs information including the newly set head address and transfer data length to the DMAC 43.

また、CPU48は、新たに設定した転送データ長から画素群データのビット数Nで除算し、このときの余りα及び所定値(N−α)を新たに取得する。そして、CPU48は、新たに取得した所定値(N−α)をデータ生成回路49のレジスター65に記憶させると共に、新たに設定した転送データ長に関する信号を主制御部68に出力する。すると、データ生成回路49では、上述したデータ処理方法と同等の方法で、複数の画素群データが生成されて第2記憶領域44に転送される(転送ステップ)。   Further, the CPU 48 divides the newly set transfer data length by the number of bits N of the pixel group data, and newly acquires the remainder α and a predetermined value (N−α) at this time. Then, the CPU 48 stores the newly acquired predetermined value (N−α) in the register 65 of the data generation circuit 49 and outputs a signal related to the newly set transfer data length to the main control unit 68. Then, in the data generation circuit 49, a plurality of pixel group data is generated and transferred to the second storage area 44 by a method equivalent to the data processing method described above (transfer step).

また、連続画像において最上位の画素列に対応する各画素データが第2記憶領域44に記憶されると、制御装置40では、2番目に上の画素列に対応する各画素データに関して処理がなされる。そして、連続画像において最下位の画素列に対応する各画素データが第2記憶領域44に記憶されると、データ生成回路49によるデータ処理が完了される(生成ステップ)。   When each pixel data corresponding to the uppermost pixel column in the continuous image is stored in the second storage area 44, the control device 40 performs processing on each pixel data corresponding to the second upper pixel column. The When each pixel data corresponding to the lowest pixel column in the continuous image is stored in the second storage area 44, the data processing by the data generation circuit 49 is completed (generation step).

その後、第2記憶領域44に記憶される連続画像データは、縦横変換回路45によって変換処理が行なわれ、変換処理後の連続画像データは、第3記憶領域46に記憶される。続いて、CPU48及びASIC47の協働によって、記録ヘッド29、キャリッジ27及び巻き取り部17が駆動することにより、連続紙13には、連続画像が記憶される。   Thereafter, the continuous image data stored in the second storage area 44 is subjected to conversion processing by the vertical / horizontal conversion circuit 45, and the continuous image data after the conversion processing is stored in the third storage area 46. Subsequently, the recording head 29, the carriage 27, and the winding unit 17 are driven by the cooperation of the CPU 48 and the ASIC 47, whereby a continuous image is stored on the continuous paper 13.

上記実施形態によれば、以下のような効果を得ることができる。
(1)第1の画素群データが切替スイッチ63に入力された場合、メモリー64に記憶される第2の画素群データは、第2画素データが、第1の画素群データにおいて第1画素データが設定される位置よりも下位側に設定されるようにビットシフトされる。そして、ビットシフト後の第2の画素群データと第1の画素群データとを合成した合成画素群データが生成される。こうした合成画素群データを用いて連続画像データが生成される。よって、第2記憶領域44において、第1画素データが記憶されたアドレスの次のアドレスには、第2画素データが記憶される。そのため、こうした連続画像データに基づき連続紙13に記録される連続画像を構成する一の元画像と横方向で隣接する次の元画像との間に、不必要な隙間が形成されることを抑制できる。したがって、連続画像を構成する各元画像の間に不必要な隙間が形成されない分、連続画像が形成される連続紙13の使用量を低減できる。
According to the above embodiment, the following effects can be obtained.
(1) When the first pixel group data is input to the changeover switch 63, the second pixel group data stored in the memory 64 is the first pixel data in the first pixel group data. Is bit-shifted so that it is set lower than the position where is set. Then, synthesized pixel group data obtained by synthesizing the second pixel group data after the bit shift and the first pixel group data is generated. Continuous image data is generated using such synthesized pixel group data. Therefore, in the second storage area 44, the second pixel data is stored at the address next to the address where the first pixel data is stored. Therefore, it is possible to prevent unnecessary gaps from being formed between one original image constituting a continuous image recorded on the continuous paper 13 based on such continuous image data and the next original image adjacent in the horizontal direction. it can. Therefore, the use amount of the continuous paper 13 on which the continuous image is formed can be reduced by the amount that unnecessary gaps are not formed between the original images constituting the continuous image.

(2)ビットシフター66は、レジスター65に記憶される情報(所定値(N−α))に基づき第2の画素群データを下位側にビットシフトさせる。そのため、第1の画素群データが切替スイッチ63に入力される毎に、該第1の画素群データにおいて第1画素データが設定される位置を、データ生成回路49で検索する必要がない。したがって、ビットシフトの処理を行なう前にレジスター65に既に記憶されている情報に基づき第2の画素群データをビットシフトさせればよい分、データ生成回路49の負荷を低減でき、ひいては連続画像データの速やかな生成に貢献できる。   (2) The bit shifter 66 bit-shifts the second pixel group data to the lower side based on the information stored in the register 65 (predetermined value (N−α)). Therefore, each time the first pixel group data is input to the changeover switch 63, it is not necessary to search the data generation circuit 49 for the position where the first pixel data is set in the first pixel group data. Therefore, the load on the data generation circuit 49 can be reduced by the amount that the second pixel group data has to be bit-shifted based on the information already stored in the register 65 before performing the bit shift process, and as a result, continuous image data. Can contribute to the prompt generation of

(3)第1の画素群データにおいて第1画素データが設定される位置は、データ生成回路とは別に設けられたCPU48によって取得される。そのため、第1の画素群データにおいて第1画素データが設定される位置をデータ生成回路49で取得する場合と比較して、該データ生成回路49の処理負担を低減させることができる。したがって、データ生成回路49の回路の複雑化を抑制できる。   (3) The position where the first pixel data is set in the first pixel group data is acquired by the CPU 48 provided separately from the data generation circuit. Therefore, the processing load of the data generation circuit 49 can be reduced as compared with the case where the data generation circuit 49 acquires the position where the first pixel data is set in the first pixel group data. Therefore, the complexity of the data generation circuit 49 can be suppressed.

(4)ビットシフトされた第2の画素群データと第1の画素群データとの合成処理は、オア回路で行なわれる。そのため、合成処理の苦手なCPU48などのソフトウェアによって合成を行なう場合と比較して、ビットシフトされた第2の画素群データと第1の画素群データとの合成を速やかに行なうことができる。よって、連続画像データを速やかに生成させることができる。   (4) The synthesis process of the bit-shifted second pixel group data and the first pixel group data is performed by an OR circuit. Therefore, the second pixel group data and the first pixel group data that have been bit-shifted can be quickly synthesized as compared with the case where the synthesis is performed by software such as the CPU 48 that is not good at the synthesis process. Therefore, continuous image data can be generated promptly.

(5)また、DMAC43やデータ生成回路49といったハードウェアの処理によって、元画像データに基づき連続画像データが生成される。そのため、ソフトウェアの処理で連続画像データを生成する場合と比較して、連続画像データを速やかに生成させることができ、ひいては連続画像を連続紙13に速やかに記録させることができる。   (5) Further, continuous image data is generated based on the original image data by processing of hardware such as the DMAC 43 and the data generation circuit 49. Therefore, compared to the case where continuous image data is generated by software processing, continuous image data can be generated quickly, and as a result, the continuous image can be quickly recorded on the continuous paper 13.

なお、上記実施形態は以下のように変更してもよい。
・実施形態において、元画像データは、一つの画素に対応する画素データを複数(例えば4つ)有するデータであってもよい。すなわち、画素は、複数色(例えば、シアン、マゼンタ、イエロー、黒の4色)の組み合わせで構成される。そのため、一つの画素に関して、シアン用の画素データ、マゼンタ用の画素データ、イエロー用の画素データ及び黒用の画素データが設定される。
In addition, you may change the said embodiment as follows.
In the embodiment, the original image data may be data having a plurality (for example, four) of pixel data corresponding to one pixel. That is, the pixel is composed of a combination of a plurality of colors (for example, four colors of cyan, magenta, yellow, and black). Therefore, for one pixel, pixel data for cyan, pixel data for magenta, pixel data for yellow, and pixel data for black are set.

・実施形態において、ビットシフター66は、第2の画素群データを、第2画素データが、第1の画素群データにおいて第1画素データが設定される位置よりも所定数だけ下位側に設定されるようにビットシフトさせてもよい。このように構成すると、連続画像を構成する各画像の間には、上記所定数に応じた隙間が形成される。しかし、こうした隙間は、必要に応じて設定されたものであって、元画像の画素数などによって間隔が変わるものではない。   In the embodiment, the bit shifter 66 sets the second pixel group data as a predetermined number lower than the position where the second pixel data is set in the first pixel group data. The bit shift may be performed as described above. If comprised in this way, the clearance gap according to the said predetermined number will be formed between each image which comprises a continuous image. However, such a gap is set as necessary, and the interval does not change depending on the number of pixels of the original image.

・実施形態において、第1の画素群データと、ビットシフト後の第2の画素群データとのオア処理後の画素群データの処理方法を、以下に示す方法で行なってもよい。
すなわち、データ生成回路49には、画素A11に対応する画素データが最上位に設定される第3の画素群データを転送させる。そして、この第3の画素群データを、最上位に設定される画素データが、ビットシフト後の第2の画素群データの最下位に設定された画素データに基づく画素(例えば画素A12)に隣接する画素(この場合、画素A13)に対応する画素データとなるように、上位側にビットシフトさせる。続いて、データ生成回路49には、ビットシフト前の第3の画素群データの最下位に設定される画素データ(「第3画素データ」ともいう。)の次の画素データ(「第4画素データ」ともいう。)が最上位に設定される第4の画素群データを転送させる。そして、この第4の画素群データを、第4画素データが、ビットシフト後の第3の画素群データにおいて第3画素データが設定される位置の下位側に設定されるように、下位側にビットシフトさせる。その後、ビットシフト後の第3の画素群データと、ビットシフト後の第4の画素群データとを合成させる。
In the embodiment, the processing method of the pixel group data after the OR process between the first pixel group data and the second pixel group data after the bit shift may be performed by the following method.
That is, the data generation circuit 49 transfers the third pixel group data in which the pixel data corresponding to the pixel A11 is set at the highest level. Then, the third pixel group data is adjacent to the pixel (for example, pixel A12) in which the pixel data set at the highest level is based on the pixel data set at the lowest level of the second pixel group data after the bit shift. A bit shift is performed to the upper side so that pixel data corresponding to the pixel to be processed (in this case, pixel A13) is obtained. Subsequently, the data generation circuit 49 receives pixel data (“fourth pixel”) next to pixel data (also referred to as “third pixel data”) set at the lowest position of the third pixel group data before the bit shift. The fourth pixel group data set to the top is also transferred. Then, the fourth pixel group data is set on the lower side so that the fourth pixel data is set on the lower side of the position where the third pixel data is set in the third pixel group data after the bit shift. Bit shift. Thereafter, the third pixel group data after the bit shift and the fourth pixel group data after the bit shift are combined.

こうした処理を行なうためには、主制御部68からの信号によって、切替スイッチ63からビットシフター66に画素群データを出力可能とすることが望ましい。
・実施形態において、第1記憶領域42からデータ生成回路49に画素データを転送させる場合には、複数個(例えばN個)単位で画素データを転送させてもよい。
In order to perform such processing, it is desirable that the pixel group data can be output from the changeover switch 63 to the bit shifter 66 by a signal from the main control unit 68.
In the embodiment, when the pixel data is transferred from the first storage area 42 to the data generation circuit 49, the pixel data may be transferred in units of a plurality (for example, N).

・実施形態において、第1記憶領域42からデータ生成回路49に画素データを転送させる場合には、一回の転送時のデータ数及び転送回数を指定するバースト転送を行なってもよい。この場合、第1記憶領域42において、第1画像である画素A1m,A2m,・・・,Anmに対応する画素データが記憶されるアドレスの次のアドレスには、ダミーデータ(即ち、「0(零)」)を記憶させることが望ましい。   In the embodiment, when pixel data is transferred from the first storage area 42 to the data generation circuit 49, burst transfer designating the number of data and the number of transfers at one transfer may be performed. In this case, in the first storage area 42, dummy data (that is, “0 (”) is stored in the address next to the address where the pixel data corresponding to the pixels A1m, A2m,. Zero) ”) is preferably stored.

・実施形態において、一の元画像を構成する画素のうち第1画像である画素A1m,A2m,・・・,Anmに対応する画素データが第1記憶領域42からデータ生成回路49に転送された場合、一の元画像に横方向で隣接する次の元画像用の画素データではなく、一の元画像を構成する画素のうち次の画素列の画素に対応する画素データを転送させるようにしてもよい。このように構成すると、連続画像データのうち、一の元画像に関する部分が速やかに生成されるため、インクジェット式プリンター11のスループットを向上させることができる。   In the embodiment, pixel data corresponding to the pixels A1m, A2m,..., Anm, which is the first image among the pixels constituting one original image, is transferred from the first storage area 42 to the data generation circuit 49. In this case, not the pixel data for the next original image that is adjacent to the one original image in the horizontal direction, but the pixel data corresponding to the pixels in the next pixel column among the pixels constituting the one original image are transferred. Also good. If comprised in this way, since the part regarding one original image is rapidly produced | generated among continuous image data, the throughput of the inkjet printer 11 can be improved.

・実施形態において、画素群データのビット数Nは、32ビットよりも小さいビット数(例えば16ビット)であってもよいし、32ビットよりも大きいビット数(例えば64ビット)であってもよい。この場合、データ生成回路49内の各レジスターは、画素群データのビット数Nと同等のビット数を有することが望ましい。   In the embodiment, the bit number N of the pixel group data may be a bit number smaller than 32 bits (for example, 16 bits) or a bit number larger than 32 bits (for example, 64 bits). . In this case, each register in the data generation circuit 49 preferably has a bit number equivalent to the bit number N of the pixel group data.

・実施形態において、データ生成部は、CPU48などのソフトウェアによって構成してもよい。
・実施形態において、連続画像は、横方向に互いに態様の異なる複数の元画像が配置された構成であってもよい。この場合において、切替スイッチ63に一の元画像を構成する各画素のうち第1画素に対応する第1画素データを含む第1の画素群データが入力される前までには、メモリー64に、一の元画像に隣接する次の元画像を構成する各画素のうち、最も一の元画像側に位置する第2画素に対応する第2画素データを含む第2の画素群データを記憶させておくことが望ましい。
In the embodiment, the data generation unit may be configured by software such as the CPU 48.
In the embodiment, the continuous image may have a configuration in which a plurality of original images having different aspects are arranged in the horizontal direction. In this case, before the first pixel group data including the first pixel data corresponding to the first pixel among the pixels constituting one original image is input to the changeover switch 63, the memory 64 stores the first pixel data. Second pixel group data including second pixel data corresponding to the second pixel located on the most original image side among the pixels constituting the next original image adjacent to the original image is stored. It is desirable to keep it.

・実施形態において、記録媒体は、長尺状のプラスチックフィルムや布などでもよい。
・実施形態において、記録装置は、記録媒体への記録処理中に記録ヘッド29が移動しないプリンターであってもよいし、記録ヘッド29が記録媒体の搬送方向と直交する走査方向に移動するプリンターであってもよい。
In the embodiment, the recording medium may be a long plastic film or cloth.
In the embodiment, the recording apparatus may be a printer in which the recording head 29 does not move during recording processing on the recording medium, or a printer in which the recording head 29 moves in a scanning direction orthogonal to the conveyance direction of the recording medium. There may be.

・上記実施形態では、記録装置をインクジェット式プリンターに具体化したが、インク以外の他の液体を噴射したり吐出したりする液体噴射装置を採用してもよく、微小量の液滴を吐出させる液体噴射ヘッド等を備える各種の液体噴射装置に流用可能である。なお、液滴とは、上記液体噴射装置から吐出される液体の状態をいい、粒状、涙状、糸状に尾を引くものも含むものとする。また、ここでいう液体とは、液体噴射装置が噴射させることができるような材料であればよい。例えば、物質が液相であるときの状態のものであればよく、粘性の高い又は低い液状態、ゾル、ゲル水、その他の無機溶剤、有機溶剤、溶液、液状樹脂、液状金属(金属融液)のような流状態、また物質の一状態としての液体のみならず、顔料や金属粒子などの固形物からなる機能材料の粒子が溶媒に溶解、分散又は混合されたものなどを含む。また、液体の代表的な例としては上記実施形態で説明したようなインクや液晶等が挙げられる。ここで、インクとは一般的な水性インク及び油性インク並びにジェルインク、ホットメルトインク等の各種液体組成物を包含するものとする。液体噴射装置の具体例としては、例えば液晶ディスプレイ、EL(エレクトロルミネッセンス)ディスプレイ、面発光ディスプレイ、カラーフィルタの製造などに用いられる電極材や色材などの材料を分散又は溶解のかたちで含む液体を噴射する液体噴射装置、バイオチップ製造に用いられる生体有機物を噴射する液体噴射装置、精密ピペットとして用いられ試料となる液体を噴射する液体噴射装置、捺染装置やマイクロディスペンサ等であってもよい。さらに、時計やカメラ等の精密機械にピンポイントで潤滑油を噴射する液体噴射装置、光通信素子等に用いられる微小半球レンズ(光学レンズ)などを形成するために紫外線硬化樹脂等の透明樹脂液を基板上に噴射する液体噴射装置、基板などをエッチングするために酸又はアルカリ等のエッチング液を噴射する液体噴射装置を採用してもよい。そして、これらのうち何れか一種の噴射装置に本発明を適用することができる。   In the above embodiment, the recording apparatus is embodied as an ink jet printer. However, a liquid ejecting apparatus that ejects or ejects liquid other than ink may be employed, and a minute amount of liquid droplets is ejected. The present invention can be used for various liquid ejecting apparatuses including a liquid ejecting head. In addition, a droplet means the state of the liquid discharged from the said liquid ejecting apparatus, and shall also include what pulls a tail in granular shape, tear shape, and thread shape. The liquid here may be any material that can be ejected by the liquid ejecting apparatus. For example, it may be in the state when the substance is in a liquid phase, such as a liquid state with high or low viscosity, sol, gel water, other inorganic solvents, organic solvents, solutions, liquid resins, liquid metals (metal melts ) And a liquid as one state of a substance, as well as a material in which particles of a functional material made of a solid such as a pigment or metal particles are dissolved, dispersed or mixed in a solvent. Further, representative examples of the liquid include ink and liquid crystal as described in the above embodiment. Here, the ink includes general water-based inks and oil-based inks, and various liquid compositions such as gel inks and hot melt inks. As a specific example of the liquid ejecting apparatus, for example, a liquid containing a material such as an electrode material or a color material used for manufacturing a liquid crystal display, an EL (electroluminescence) display, a surface emitting display, a color filter, or the like in a dispersed or dissolved state. It may be a liquid ejecting apparatus for ejecting, a liquid ejecting apparatus for ejecting a bio-organic material used for biochip manufacturing, a liquid ejecting apparatus for ejecting a liquid as a sample used as a precision pipette, a textile printing apparatus, a microdispenser, or the like. In addition, transparent resin liquids such as UV curable resin to form liquid injection devices that pinpoint lubricant oil onto precision machines such as watches and cameras, and micro hemispherical lenses (optical lenses) used in optical communication elements. A liquid ejecting apparatus that ejects a liquid onto the substrate or a liquid ejecting apparatus that ejects an etching solution such as an acid or an alkali to etch the substrate may be employed. The present invention can be applied to any one of these injection devices.

・実施形態において、記録装置は、レーザー式プリンター(1ドラム方式やタンデム方式等)、LEDプリンター、熱転写プリンター(昇華型プリンターを含む)などのノンインパクトプリンターでもよいし、ドットインパクト式プリンターなどのインパクト式プリンターでもよい。   In the embodiment, the recording apparatus may be a non-impact printer such as a laser printer (single drum method or tandem method), an LED printer, a thermal transfer printer (including a sublimation printer), or an impact such as a dot impact printer. An expression printer may be used.

次に、上記実施形態及び別の実施形態から把握できる技術的思想を以下に追記する。
(イ)前記元画像データを構成する各画素データが、前記所定の方向に並ぶ画素順に記憶される記憶領域と、
前記データ転送部に複数の画素データを転送させる場合に、前記記憶領域から読み出される各画素データのうち最初に読み出される画素データと、読み出す画素データの数とを特定する情報を、前記データ転送部に出力する情報出力部とをさらに備え、
前記データ転送部は、前記情報出力部から出力された情報に基づき、前記記憶領域から複数の画素データを読み出して前記データ生成部に転送することを特徴とする。
Next, the technical idea that can be grasped from the above embodiment and another embodiment will be added below.
(A) a storage area in which each pixel data constituting the original image data is stored in the order of pixels arranged in the predetermined direction;
In a case where a plurality of pixel data is transferred to the data transfer unit, information specifying the pixel data read first and the number of pixel data to be read out among the pixel data read from the storage area is stored in the data transfer unit. And an information output unit for outputting to
The data transfer unit reads a plurality of pixel data from the storage area based on the information output from the information output unit and transfers the read pixel data to the data generation unit.

(ロ)前記情報出力部は、
前記第1画素データが前記データ生成部に転送された後に、
前記処理部でビットシフトされた第2の画素群データに含まれる各画素データのうち最下位に位置する画素データに基づく画素に対して前記所定の方向における下流側に隣接する画素に対応する画素データが前記記憶領域から読み出されるような情報を、前記データ転送部に出力することを特徴とする。
(B) The information output unit
After the first pixel data is transferred to the data generation unit,
Pixels corresponding to pixels adjacent to the downstream side in the predetermined direction with respect to the pixels based on the pixel data located at the lowest position among the pixel data included in the second pixel group data bit-shifted by the processing unit Information that allows data to be read from the storage area is output to the data transfer unit.

11…記録装置としてのインクジェット式プリンター、13…記録媒体としての連続紙、29…記録手段としての記録ヘッド、40…データ処理装置としての制御装置、42…第1記憶領域、43…データ転送部としてのDMAC、48…位置取得部、情報出力部としてのCPU、49…データ生成部としてのデータ生成回路、61…処理部、65…情報記憶部としてのレジスター、66…シフト部としてのビットシフター、67…オア回路、A11〜Anm…画素。   DESCRIPTION OF SYMBOLS 11 ... Inkjet printer as recording device, 13 ... Continuous paper as recording medium, 29 ... Recording head as recording means, 40 ... Control device as data processing device, 42 ... First storage area, 43 ... Data transfer unit As a DMAC, 48: a position acquisition unit, a CPU as an information output unit, 49: a data generation circuit as a data generation unit, 61: a processing unit, 65: a register as an information storage unit, 66: a bit shifter as a shift unit 67, OR circuit, A11-Anm, pixel.

Claims (6)

元画像に対応する元画像データに基づき、元画像が所定の方向に連続して配置された連続画像に対応する連続画像データを生成するデータ生成部と、
前記元画像を構成する複数の画素に対応する各画素データを前記データ生成部に転送するデータ転送部とを備え、
前記データ生成部は、前記所定の方向に並ぶ複数の画素に対応する各画素データを含むNビットの画素群データを処理する処理部を有してなるデータ処理装置において、
前記処理部は、
一の元画像を構成する複数の画素のうち、前記所定の方向において最も下流側に位置する第1画素に対応する第1画素データを含む第1の画素群データが入力された場合に、
前記一の元画像に前記所定の方向で隣接する次の元画像を構成する複数の画素のうち、前記所定の方向において最も上流側に位置する第2画素に対応する第2画素データを含む第2の画素群データを、前記第2画素データが、前記第1の画素群データにおいて前記第1画素データが設定される位置よりも下位側に設定されるようにビットシフトさせ、
前記ビットシフトされた第2の画素群データと前記第1の画素群データとを合成させることを特徴とするデータ処理装置。
A data generation unit that generates continuous image data corresponding to a continuous image in which the original image is continuously arranged in a predetermined direction based on the original image data corresponding to the original image;
A data transfer unit that transfers each pixel data corresponding to a plurality of pixels constituting the original image to the data generation unit;
In the data processing apparatus, the data generation unit includes a processing unit that processes N-bit pixel group data including pixel data corresponding to a plurality of pixels arranged in the predetermined direction.
The processor is
When the first pixel group data including the first pixel data corresponding to the first pixel located on the most downstream side in the predetermined direction among the plurality of pixels constituting one original image is input,
Second pixel data corresponding to a second pixel located on the most upstream side in the predetermined direction among a plurality of pixels constituting the next original image adjacent to the one original image in the predetermined direction. The second pixel data is bit-shifted so that the second pixel data is set on the lower side of the position where the first pixel data is set in the first pixel group data;
A data processing apparatus characterized by combining the bit-shifted second pixel group data and the first pixel group data.
前記処理部は、前記第2の画素群データを下位側にビットシフトさせる回数に関する情報を記憶する情報記憶部と、
前記情報記憶部に記憶される情報に基づき、前記第2の画素群データを下位側にビットシフトさせるシフト部とを有することを特徴とする請求項1に記載のデータ処理装置。
The processing unit stores an information storage unit that stores information on the number of times the second pixel group data is bit-shifted to the lower side;
The data processing apparatus according to claim 1, further comprising: a shift unit that bit-shifts the second pixel group data to the lower side based on information stored in the information storage unit.
前記元画像において前記所定の方向に並ぶ複数の画素に対応する画素データの数、及び前記画素群データのビット数に基づき、前記第1の画素群データにおいて前記第1画素データが設定される位置を取得する位置取得部をさらに備え、
前記情報記憶部は、前記位置取得部による取得結果を記憶することを特徴とする請求項2に記載のデータ処理装置。
Position where the first pixel data is set in the first pixel group data based on the number of pixel data corresponding to a plurality of pixels arranged in the predetermined direction in the original image and the number of bits of the pixel group data A position acquisition unit for acquiring
The data processing apparatus according to claim 2, wherein the information storage unit stores an acquisition result obtained by the position acquisition unit.
前記処理部は、前記ビットシフトされた第2の画素群データと前記第1の画素群データとを合成させるためのオア回路を有することを特徴とする請求項1〜請求項3のうち何れか一項に記載のデータ処理装置。 The said processing part has an OR circuit for synthesize | combining the said 2nd pixel group data by which the bit shift was carried out, and the said 1st pixel group data, The any one of Claims 1-3 characterized by the above-mentioned. The data processing device according to one item. 請求項1〜請求項4のうち何れか一項に記載のデータ処理装置と、
前記データ処理装置で生成された連続画像データに基づく前記連続画像を記録媒体に記録させる記録手段と、を備える記録装置。
A data processing device according to any one of claims 1 to 4,
A recording apparatus comprising: recording means for recording the continuous image based on the continuous image data generated by the data processing apparatus on a recording medium.
元画像に対応する元画像データに基づき、複数の元画像が所定の方向に連続して配置される連続画像に対応する連続画像データを生成するためのデータ処理方法であって、
前記元画像を構成する複数の画素に対応する各画素データを、データ生成部に転送する転送ステップと、
前記所定の方向に並ぶ複数の画素に対応する各画素データを含むNビットの画素群データの処理を前記データ生成部に実行させる処理ステップとを有し、
前記処理ステップでは、
一の元画像のうち、前記所定の方向において最も下流側に位置する第1画素に対応する第1画素データを含む第1の画素群データの処理を前記データ生成部が行なう場合に、
前記一の元画像に前記所定の方向で隣接する次の元画像のうち、前記所定の方向において最も上流側に位置する第2画素に対応する第2画素データを含む第2の画素群データを、前記第2画素データが、前記第1の画素群データにおいて前記第1画素データが設定される位置よりも下位側に設定されるようにビットシフトさせ、
前記ビットシフトした第2の画素群データと前記第1の画素群データとを合成させることを特徴とするデータ処理方法。
A data processing method for generating continuous image data corresponding to a continuous image in which a plurality of original images are continuously arranged in a predetermined direction based on original image data corresponding to the original image,
A transfer step of transferring each pixel data corresponding to a plurality of pixels constituting the original image to a data generation unit;
A processing step of causing the data generation unit to perform processing of N-bit pixel group data including pixel data corresponding to a plurality of pixels arranged in the predetermined direction,
In the processing step,
When the data generation unit performs processing of first pixel group data including first pixel data corresponding to a first pixel located on the most downstream side in the predetermined direction in one original image,
Second pixel group data including second pixel data corresponding to the second pixel located on the most upstream side in the predetermined direction among the next original images adjacent to the one original image in the predetermined direction. The second pixel data is bit-shifted so that the second pixel data is set to a lower side than the position where the first pixel data is set in the first pixel group data,
A data processing method comprising combining the bit-shifted second pixel group data and the first pixel group data.
JP2010009811A 2010-01-20 2010-01-20 Data processor, data processing method, and recording apparatus Withdrawn JP2011148133A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010009811A JP2011148133A (en) 2010-01-20 2010-01-20 Data processor, data processing method, and recording apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010009811A JP2011148133A (en) 2010-01-20 2010-01-20 Data processor, data processing method, and recording apparatus

Publications (1)

Publication Number Publication Date
JP2011148133A true JP2011148133A (en) 2011-08-04

Family

ID=44535599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010009811A Withdrawn JP2011148133A (en) 2010-01-20 2010-01-20 Data processor, data processing method, and recording apparatus

Country Status (1)

Country Link
JP (1) JP2011148133A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019147320A (en) * 2018-02-28 2019-09-05 株式会社Screenホールディングス Data processing method, data recording method, soft package manufacturing method, and image recorder

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019147320A (en) * 2018-02-28 2019-09-05 株式会社Screenホールディングス Data processing method, data recording method, soft package manufacturing method, and image recorder
WO2019167536A1 (en) * 2018-02-28 2019-09-06 株式会社Screenホールディングス Data processing method, data recording method, flexible package manufacturing method, and image recording device

Similar Documents

Publication Publication Date Title
US10556443B2 (en) Printing apparatus
JP5803315B2 (en) Image recording apparatus and image recording method
JP5750909B2 (en) Recording method and recording apparatus
JP2013006308A (en) Image recording device and image recording method
US7296865B2 (en) Liquid ejection method, computer-readable medium, liquid ejection apparatus, and liquid ejection system
JP5256963B2 (en) Printing apparatus and printing method
JP5862102B2 (en) Image recording apparatus and image recording method
JP5504920B2 (en) Fluid ejection control device, fluid ejection device, and fluid ejection control method
JP5747517B2 (en) Recording method and recording apparatus
JP4419591B2 (en) Liquid ejection apparatus, liquid ejection method, and printing system
CN107116899B (en) Image forming apparatus, image forming method, and computer readable medium
JP3900192B2 (en) Ink jet recording apparatus and recording method
JP2011148133A (en) Data processor, data processing method, and recording apparatus
JP2012081658A (en) Liquid ejecting apparatus and liquid ejecting method
US9975329B2 (en) Printhead control system and inkjet printer system
JP6292782B2 (en) Recording apparatus and recording method
JP2013199037A (en) Image forming apparatus
JP2009131959A (en) Image forming method and image forming apparatus
JP2011156776A (en) Liquid jet apparatus
JP2017149006A (en) Printing device and printing method
JP2014188848A (en) Ink jet printing device and its flashing method
JP2011182106A (en) Image data processor, recorder, and image data processing method
JP2012155170A (en) Conveying device, image forming device and conveying method
JP2010184442A (en) Recording device and recording control method
JP2011173392A (en) Recorder and controlling method of remaining amount of recording material

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20130110

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Effective date: 20130606

Free format text: JAPANESE INTERMEDIATE CODE: A761