JP2011137808A - Test apparatus and test method - Google Patents

Test apparatus and test method Download PDF

Info

Publication number
JP2011137808A
JP2011137808A JP2010271601A JP2010271601A JP2011137808A JP 2011137808 A JP2011137808 A JP 2011137808A JP 2010271601 A JP2010271601 A JP 2010271601A JP 2010271601 A JP2010271601 A JP 2010271601A JP 2011137808 A JP2011137808 A JP 2011137808A
Authority
JP
Japan
Prior art keywords
test
communication
packet
controller
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010271601A
Other languages
Japanese (ja)
Other versions
JP4757954B2 (en
Inventor
Mamoru Hiraide
守 平出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JP2011137808A publication Critical patent/JP2011137808A/en
Application granted granted Critical
Publication of JP4757954B2 publication Critical patent/JP4757954B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To notify retention of communication packets to a test controller. <P>SOLUTION: A test apparatus which tests a device to be tested includes a test module for testing a device to be tested by transmitting signal to and from the device to be tested, a test controller for controlling the test module, and a network for transferring communication packets between the test module and the test controller. At least either the test module or the network transmits a usage state packet, representing usage state of a communication buffer which buffers communication packets to the test controller. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、試験装置および試験方法に関する。   The present invention relates to a test apparatus and a test method.

送信装置から受信装置へのアクセス要求をパケット化して伝送するシステムが知られている。例えば、被試験デバイスを試験する試験システムにおいても、制御装置からテストモジュールへのアクセス要求をパケット化して伝送する場合がある。   A system is known in which an access request from a transmission device to a reception device is packetized and transmitted. For example, even in a test system for testing a device under test, an access request from a control device to a test module may be packetized and transmitted.

特許文献１ 特開平０８−１８４６４８号公報
特許文献２ 特開２００５−２６５６３０号公報
特許文献３ 特開２００７−４７００８号公報
特許文献４ ＷＯ２００８／０４４４２１号パンフレット Patent Document 1 Japanese Patent Application Laid-Open No. 08-184648 Patent Document 2 Japanese Patent Application Laid-Open No. 2005-265630 Patent Document 3 Japanese Patent Application Laid-Open No. 2007-47008 Patent Document 4 WO 2008/044421 pamphlet

ところで、このような試験システムにおいては、伝送経路の一部分でパケットが滞留した場合、アクセス要求を制御装置からテストモジュールへ伝送できなくなる。このような場合、システム全体をリセットしなければならなく、復旧に時間がかかる。また、制御装置側からテストモジュールへのアクセスができないので、滞留している要因を解析することも困難である。   By the way, in such a test system, when a packet stays in a part of the transmission path, the access request cannot be transmitted from the control device to the test module. In such a case, the entire system must be reset, and recovery takes time. In addition, since the test device cannot be accessed from the control device side, it is difficult to analyze the staying factor.

上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、前記被試験デバイスとの間で信号を伝送して前記被試験デバイスを試験するテストモジュールと、前記テストモジュールを制御するテストコントローラと、前記テストモジュールおよび前記テストコントローラの間で通信パケットを転送するネットワークと、を備え、前記テストモジュールおよび前記ネットワークの少なくとも一方は、前記通信パケットをバッファリングする通信バッファの使用状態を示す使用状態パケットを、前記テストコントローラへと送信する試験装置、および、試験方法を提供する。   In order to solve the above problems, in a first aspect of the present invention, a test apparatus for testing a device under test, which transmits a signal to and from the device under test to test the device under test. A test module; a test controller that controls the test module; and a network that transfers a communication packet between the test module and the test controller. At least one of the test module and the network transmits the communication packet. Provided are a test apparatus and a test method for transmitting a use state packet indicating a use state of a communication buffer to be buffered to the test controller.

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。   It should be noted that the above summary of the invention does not enumerate all the necessary features of the present invention. In addition, a sub-combination of these feature groups can also be an invention.

図１は、本発明の実施形態に係る試験装置１０の構成を示す。FIG. 1 shows a configuration of a test apparatus 10 according to an embodiment of the present invention. 図２は、本発明の実施形態に係るテストモジュール２０、テストコントローラ２２およびネットワーク２４のそれぞれの構成の一例を示す。FIG. 2 shows an example of the configuration of each of the test module 20, the test controller 22, and the network 24 according to the embodiment of the present invention. 図３は、本発明の実施形態に係る試験装置１０において、テストモジュール２０およびネットワーク２４からテストコントローラ２２へと送信される使用状態パケットの経路の一例を示す。FIG. 3 shows an example of a path of a usage state packet transmitted from the test module 20 and the network 24 to the test controller 22 in the test apparatus 10 according to the embodiment of the present invention.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。   Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the invention according to the claims. In addition, not all the combinations of features described in the embodiments are essential for the solving means of the invention.

図１は、本実施形態に係る試験装置１０の構成を被試験デバイス２００とともに示す。試験装置１０は、少なくとも１つの被試験デバイス２００を試験する。試験装置１０は、少なくとも１つのテストモジュール２０と、テストコントローラ２２と、ネットワーク２４と、制御部２６と、ハブ２８とを備える。   FIG. 1 shows a configuration of a test apparatus 10 according to this embodiment together with a device under test 200. The test apparatus 10 tests at least one device under test 200. The test apparatus 10 includes at least one test module 20, a test controller 22, a network 24, a control unit 26, and a hub 28.

テストモジュール２０は、被試験デバイス２００との間で信号を伝送して被試験デバイス２００を試験する。テストモジュール２０は、一例として、被試験デバイス２００に対して試験パターンに応じた波形の試験信号を供給し、被試験デバイス２００からの応答信号と期待値パターンに応じた論理値と比較して被試験デバイス２００の良否を判定する。   The test module 20 transmits a signal to and from the device under test 200 to test the device under test 200. For example, the test module 20 supplies a test signal having a waveform corresponding to the test pattern to the device under test 200, and compares the response signal from the device under test 200 with a logical value corresponding to the expected value pattern. The quality of the test device 200 is determined.

また、各テストモジュール２０は、ネットワーク２４を介してテストコントローラ２２と通信パケットを授受する。各テストモジュール２０は、一例として、アクセス要求を含む通信パケットをテストコントローラ２２から受け取る。また、各テストモジュール２０は、一例として、アクセス要求に対する応答およびデータまたは割込要求等を含む通信パケットをテストコントローラ２２へ送信する。   Each test module 20 exchanges communication packets with the test controller 22 via the network 24. As an example, each test module 20 receives a communication packet including an access request from the test controller 22. Each test module 20 transmits, for example, a communication packet including a response to an access request and data or an interrupt request to the test controller 22.

テストコントローラ２２は、ネットワーク２４を介して各テストモジュール２０と通信パケットを授受することにより、各テストモジュール２０を制御する。テストコントローラ２２は、一例として、制御するべきテストモジュール２０に対して、アクセス要求を含む通信パケットを送信する。また、テストコントローラ２２は、一例として、アクセス要求に対する応答およびデータまたは割込要求等を含む通信パケットを各テストモジュール２０から受け取る。テストコントローラ２２は、一例として、コンピュータにより実現される。   The test controller 22 controls each test module 20 by exchanging communication packets with each test module 20 via the network 24. As an example, the test controller 22 transmits a communication packet including an access request to the test module 20 to be controlled. Further, as an example, the test controller 22 receives a communication packet including a response to an access request and data or an interrupt request from each test module 20. The test controller 22 is realized by a computer as an example.

ネットワーク２４は、テストモジュール２０およびテストコントローラ２２の間で通信パケットを転送する。即ち、ネットワーク２４は、テストコントローラ２２と各テストモジュール２０との間に伝送される通信パケットを中継する。ネットワーク２４は、一例として、テストコントローラ２２から受け取った通信パケットを、当該通信パケットのヘッダ等に記述された識別情報に示されたテストモジュール２０へと転送する。また、ネットワーク２４は、一例として、何れかのテストモジュール２０から受け取った通信パケットを、テストコントローラ２２へと転送する。   The network 24 transfers communication packets between the test module 20 and the test controller 22. In other words, the network 24 relays communication packets transmitted between the test controller 22 and each test module 20. As an example, the network 24 transfers the communication packet received from the test controller 22 to the test module 20 indicated by the identification information described in the header of the communication packet. For example, the network 24 transfers a communication packet received from any of the test modules 20 to the test controller 22.

制御部２６は、当該試験装置１０の全体を制御する。制御部２６は、一例として、ワークステーション等の外部のコンピュータおよび記憶装置等から試験に用いるプログラムを取得し、または、ユーザからの入力によりプログラムを取得する。そして、制御部２６は、試験に応じた制御命令および／またはプログラムを、ハブ２８を介してテストコントローラ２２に送信する。   The control unit 26 controls the entire test apparatus 10. As an example, the control unit 26 acquires a program used for a test from an external computer such as a workstation and a storage device, or acquires a program by an input from a user. Then, the control unit 26 transmits a control command and / or a program corresponding to the test to the test controller 22 via the hub 28.

ハブ２８は、制御部２６とテストコントローラ２２とを通信可能に接続する。ハブ２８は、例えば、汎用のまたは専用の高速シリアルバス等を介して中継する。   The hub 28 connects the control unit 26 and the test controller 22 so that they can communicate with each other. The hub 28 relays via, for example, a general-purpose or dedicated high-speed serial bus.

図２は、本実施形態に係るテストモジュール２０、テストコントローラ２２およびネットワーク２４のそれぞれの構成の一例を示す。各テストモジュール２０は、一例として、テスト部３２と、通信部４０とを有する。テスト部３２は、当該テストモジュール２０に接続された被試験デバイス２００を試験する。テストモジュール２０内の通信部４０は、ネットワーク２４との間で通信パケットの送受信を行う。   FIG. 2 shows an example of the configuration of each of the test module 20, the test controller 22, and the network 24 according to the present embodiment. Each test module 20 includes a test unit 32 and a communication unit 40 as an example. The test unit 32 tests the device under test 200 connected to the test module 20. The communication unit 40 in the test module 20 transmits and receives communication packets to and from the network 24.

テストコントローラ２２は、ＣＰＵ３４と、メモリ３６と、通信部４０とを有する。ＣＰＵ３４は、プログラムを実行して、各テストモジュール２０を制御する。メモリ３６は、電源をオフしても記憶内容を失わない不揮発性のメモリであって、ＣＰＵ３４によりデータの書き込みおよび読み出しがされる。テストコントローラ２２内の通信部４０は、ネットワーク２４との間で通信パケットの送受信を行う。   The test controller 22 includes a CPU 34, a memory 36, and a communication unit 40. The CPU 34 executes a program and controls each test module 20. The memory 36 is a non-volatile memory that does not lose its stored contents even when the power is turned off, and data is written and read by the CPU 34. A communication unit 40 in the test controller 22 transmits and receives communication packets to and from the network 24.

ネットワーク２４は、スイッチマトリックス３８と、複数の通信部４０とを有する。スイッチマトリックス３８は、複数のポートを有し、何れかのポートに入力された通信パケットを、当該通信パケットのヘッダ等に記述された識別情報に対応したポートから出力させる。ネットワーク２４内の複数の通信部４０のそれぞれは、スイッチマトリックス３８の各ポートのそれぞれに対応して接続される。ネットワーク２４内の複数の通信部４０のそれぞれは、テストコントローラ２２または少なくとも１つのテストモジュール２０の何れかと通信パケットの送受信を行う。   The network 24 includes a switch matrix 38 and a plurality of communication units 40. The switch matrix 38 has a plurality of ports, and causes a communication packet input to any one of the ports to be output from a port corresponding to identification information described in a header or the like of the communication packet. Each of the plurality of communication units 40 in the network 24 is connected to each port of the switch matrix 38. Each of the plurality of communication units 40 in the network 24 transmits / receives communication packets to / from either the test controller 22 or at least one test module 20.

このようなネットワーク２４は、テストコントローラ２２から入力された通信パケットを、当該通信パケットに記述された識別情報のテストモジュール２０へと送信することができる。また、ネットワーク２４は、何れかのテストモジュール２０から入力された通信パケットを、テストコントローラ２２へと送信することができる。   Such a network 24 can transmit the communication packet input from the test controller 22 to the test module 20 of the identification information described in the communication packet. Further, the network 24 can transmit a communication packet input from any of the test modules 20 to the test controller 22.

ここで、各テストモジュール２０、テストコントローラ２２およびネットワーク２４のそれぞれが有する通信部４０は、通信バッファ４２と、バイパス経路４４と、通信制御部４６と、切替部４８とを含む。通信バッファ４２は、被試験デバイス２００の試験においてテストコントローラ２２およびテストモジュール２０との間で通信する通常の通信パケットをバッファリングする。   Here, the communication unit 40 included in each test module 20, test controller 22, and network 24 includes a communication buffer 42, a bypass path 44, a communication control unit 46, and a switching unit 48. The communication buffer 42 buffers normal communication packets communicated between the test controller 22 and the test module 20 in the test of the device under test 200.

通信バッファ４２は、一例として、ＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ ＯＵＴ）バッファである。即ち、通信バッファ４２は、上流側から受信した通信パケットを記憶し、記憶している通信パケットを受信順に下流側へと送信する。このような通信バッファ４２は、上流側の回路と通信バッファ４２との間のデータ転送速度と、下流側の回路と通信バッファ４２との間のデータ転送速度と差を吸収して、各テストモジュール２０、テストコントローラ２２およびネットワーク２４のそれぞれを安定して動作させることができる。   The communication buffer 42 is, for example, a FIFO (First In First OUT) buffer. That is, the communication buffer 42 stores communication packets received from the upstream side, and transmits the stored communication packets to the downstream side in the order of reception. Such a communication buffer 42 absorbs the difference between the data transfer rate between the upstream circuit and the communication buffer 42 and the data transfer rate between the downstream circuit and the communication buffer 42, so that each test module 20, each of the test controller 22 and the network 24 can be stably operated.

バイパス経路４４は、上流側から受信した通信パケットを通信バッファ４２をバイパスさせて、下流側へと転送する。バイパス経路４４は、通信パケットを通信バッファ４２によりバッファリングさせずに、または、通信バッファ４２のエントリ数より小さいエントリ数のバッファでバッファリングして、通信パケットを転送する。   The bypass path 44 bypasses the communication buffer 42 and transfers the communication packet received from the upstream side to the downstream side. The bypass path 44 transfers the communication packet without buffering the communication packet by the communication buffer 42 or buffering the communication packet with a buffer having an entry number smaller than the number of entries of the communication buffer 42.

通信制御部４６は、通信バッファ４２の使用状態を監視する。そして、通信制御部４６は、通信パケットをバッファリングする通信バッファ４２の使用状態を示す使用状態パケットを、テストコントローラ２２へと送信する。通信制御部４６は、一例として、通信バッファ４２の空き容量を監視して、空き容量が予め定められた容量未満となった場合に、使用状態パケットをテストコントローラ２２へと送信する。   The communication control unit 46 monitors the usage state of the communication buffer 42. Then, the communication control unit 46 transmits a usage state packet indicating the usage state of the communication buffer 42 that buffers the communication packet to the test controller 22. As an example, the communication control unit 46 monitors the free capacity of the communication buffer 42, and transmits a use state packet to the test controller 22 when the free capacity becomes less than a predetermined capacity.

切替部４８は、上流側から受信した通信パケットを、通信バッファ４２にバッファリングさせた後に下流側に送信するか、通信バッファ４２をバイパスして即ちバイパス経路４４を経由して下流側に送信するかを切り替える。例えば、切替部４８は、被試験デバイス２００の試験においてテストコントローラ２２およびテストモジュール２０との間で通信する通常の通信パケットを受信した場合、受信した通信パケットを通信バッファ４２にバッファリングさせた後に下流側に送信させる。   The switching unit 48 transmits the communication packet received from the upstream side to the downstream side after buffering the communication buffer 42, or transmits the communication packet to the downstream side by bypassing the communication buffer 42, that is, via the bypass path 44. Switch between. For example, when receiving a normal communication packet that communicates between the test controller 22 and the test module 20 in the test of the device under test 200, the switching unit 48 buffers the received communication packet in the communication buffer 42. Transmit downstream.

また、切替部４８は、障害発生時において通信される通常以外の通信パケットを受信した場合には、当該通常以外の通信パケットを通信バッファ４２をバイパスさせて、即ち、バイパス経路４４を経由して下流側に送信させる。例えば、切替部４８は、使用状態パケットを受信した場合には、当該使用状態パケットを通信バッファ４２をバイパスさせて下流側に送信させる。また、例えば、切替部４８は、何れかの回路で障害が発生したことに応じてテストコントローラ２２から送信される緊急パケットを受信した場合には、当該緊急パケットを通信バッファ４２をバイパスさせて下流側に送信させる。   In addition, when the switching unit 48 receives a communication packet other than the normal communication communicated at the time of the failure, the switching unit 48 bypasses the communication buffer 42, that is, via the bypass path 44. Transmit downstream. For example, when receiving the usage state packet, the switching unit 48 bypasses the communication buffer 42 and transmits the usage state packet to the downstream side. For example, when the switching unit 48 receives an emergency packet transmitted from the test controller 22 in response to the occurrence of a failure in any circuit, the switching unit 48 bypasses the communication buffer 42 and downstream the emergency packet. Send to the side.

図３は、本実施形態に係る試験装置１０において、テストモジュール２０およびネットワーク２４からテストコントローラ２２へと送信される使用状態パケットの経路の一例を示す。試験装置１０において、一のテストモジュール２０およびネットワーク２４内の何れかの回路において障害が発生したとする。この場合、障害が発生した回路において通信パケットの処理が進まなくなるので、障害が発生した回路の上流側の通信バッファ４２に通信パケットが滞留する。   FIG. 3 shows an example of a path of a usage state packet transmitted from the test module 20 and the network 24 to the test controller 22 in the test apparatus 10 according to the present embodiment. In the test apparatus 10, it is assumed that a failure has occurred in one circuit in the test module 20 and the network 24. In this case, processing of the communication packet does not proceed in the circuit in which the failure has occurred, so the communication packet stays in the communication buffer 42 on the upstream side of the circuit in which the failure has occurred.

そして、障害が発生した回路の上流側の通信バッファ４２は、通信パケットの滞留が長引くと、空き容量が少なくなりオーバーフローをしてしまう。そこで、テストモジュール２０およびネットワーク２４の少なくとも一方が有する通信部４０のそれぞれは、以下のような処理を行う。   Then, the communication buffer 42 on the upstream side of the circuit where the failure has occurred, if the stay of communication packets is prolonged, the free capacity becomes small and overflows. Therefore, each of the communication units 40 included in at least one of the test module 20 and the network 24 performs the following process.

通信部４０内の通信制御部４６は、試験時において、当該通信部４０内の通信バッファ４２の空き容量が予め定められた基準容量未満となったか否かを監視する。そして、通信制御部４６は、通信バッファ４２の空き容量が予め定められた基準容量未満となった場合、通信バッファ４２の空き容量が予め定められた基準容量未満となったことを示す使用状態パケットを、テストコントローラ２２へと送信する。これにより、テストモジュール２０およびネットワーク２４は、例えば下流側の回路において障害が発生して、通信パケットが通信バッファ４２に滞留していることをテストコントローラ２２に通知することができる。   The communication control unit 46 in the communication unit 40 monitors whether or not the free capacity of the communication buffer 42 in the communication unit 40 is less than a predetermined reference capacity during the test. Then, when the free capacity of the communication buffer 42 is less than a predetermined reference capacity, the communication control unit 46 indicates a use state packet indicating that the free capacity of the communication buffer 42 is less than a predetermined reference capacity. Is transmitted to the test controller 22. Thereby, the test module 20 and the network 24 can notify the test controller 22 that a failure has occurred in, for example, a downstream circuit and the communication packet is retained in the communication buffer 42.

また、通信部４０内の通信制御部４６は、通信バッファ４２の空き容量が予め定められた基準容量未満となった後に、予め定められた基準容量以上となった場合、通信バッファ４２の空き容量が予め定められた基準容量以上となったことを示す使用状態パケットをテストコントローラ２２へと送信してもよい。これにより、テストモジュール２０およびネットワーク２４は、例えば下流側の回路において発生した障害が回復して、通信パケットが通信バッファ４２に滞留していないことをテストコントローラ２２に通知することができる。   Further, the communication control unit 46 in the communication unit 40 determines that the free capacity of the communication buffer 42 when the free capacity of the communication buffer 42 becomes less than the predetermined reference capacity and then becomes equal to or more than the predetermined reference capacity. May be transmitted to the test controller 22 indicating that the usage state packet is equal to or greater than a predetermined reference capacity. As a result, the test module 20 and the network 24 can notify the test controller 22 that a failure that has occurred in, for example, a downstream circuit has recovered and the communication packet has not accumulated in the communication buffer 42.

なお、通信部４０内の通信制御部４６は、使用状態パケットに当該通信部４０を識別する識別情報を含めてもよい。これにより、テストモジュール２０およびネットワーク２４は、複数の通信部４０のうちの何れにおいて、通信バッファ４２に通信パケットが滞留したしたのかまたは回復したかを、テストコントローラ２２に通知することができる。   Note that the communication control unit 46 in the communication unit 40 may include identification information for identifying the communication unit 40 in the use state packet. Thereby, the test module 20 and the network 24 can notify the test controller 22 of which of the plurality of communication units 40 the communication packet has accumulated or recovered in the communication buffer 42.

また、通信部４０内の切替部４８は、上流側から使用状態パケットを受信した場合には、通信バッファ４２をバイパスして使用状態パケットを転送する。即ち、通信部４０内の切替部４８は、使用状態パケットを受け取った場合には、当該使用状態パケットをバイパス経路４４を経由して下流側へと送信する。これにより、テストモジュール２０およびネットワーク２４は、使用状態パケットを通信バッファ４２に滞留させず短時間で且つ確実にテストコントローラ２２に転送することができる。   Further, when the switching unit 48 in the communication unit 40 receives the usage state packet from the upstream side, the switching unit 48 bypasses the communication buffer 42 and transfers the usage state packet. That is, when the switching unit 48 in the communication unit 40 receives the usage state packet, the switching unit 48 transmits the usage state packet to the downstream side via the bypass path 44. As a result, the test module 20 and the network 24 can transfer the use state packet to the test controller 22 in a short time and reliably without staying in the communication buffer 42.

また、テストモジュール２０およびネットワーク２４の各部から送信された使用状態パケットを受け取ったテストコントローラ２２は、以下のような処理を行う。テストコントローラ２２のＣＰＵ３４は、通信バッファ４２に通信パケットが滞留していることを示す使用状態パケットを受け取った場合、当該使用状態パケットに基づいて、通信パケットが滞留している通信バッファ４２を特定する。ＣＰＵ３４は、一例として、受け取った使用状態パケットのヘッダ等に記述された識別情報に基づき、通信パケットが滞留している通信バッファ４２を特定する。これにより、テストコントローラ２２は、通信パケットの滞留の要因となっている回路の位置を特定することができる。   In addition, the test controller 22 that has received the use state packet transmitted from each part of the test module 20 and the network 24 performs the following processing. When the CPU 34 of the test controller 22 receives a use state packet indicating that a communication packet is retained in the communication buffer 42, the CPU 34 of the test controller 22 identifies the communication buffer 42 in which the communication packet is retained based on the use state packet. . For example, the CPU 34 specifies the communication buffer 42 in which the communication packet is retained based on the identification information described in the header or the like of the received use state packet. As a result, the test controller 22 can specify the position of the circuit that causes the retention of the communication packet.

また、テストコントローラ２２のＣＰＵ３４は、通信バッファ４２に通信パケットが滞留していることを示す使用状態パケットを受け取ったことに応じて、当該通信バッファ４２をバイパスする緊急パケットを当該通信バッファ４２の下流に位置する回路へと送信して、当該回路の障害検出および障害復旧の少なくとも一方を実行する。   Further, the CPU 34 of the test controller 22 receives an emergency packet that bypasses the communication buffer 42 downstream of the communication buffer 42 in response to receiving a use state packet indicating that the communication packet is retained in the communication buffer 42. Is transmitted to a circuit located in the circuit, and at least one of fault detection and fault recovery of the circuit is executed.

ＣＰＵ３４は、一例として、通信バッファ４２が滞留していることを示す使用状態パケットを送信した通信部４０の下流に位置する回路に対して、障害の内容をテストコントローラ２２へと応答させるアクセス要求を含む緊急パケットを送信する。そして、このような緊急パケットを受信した回路は、障害の内容を示す応答を含む緊急パケットをテストコントローラ２２へと送信する。これにより、テストコントローラ２２は、通信バッファ４２に通信パケットが滞留した要因を特定することができる。   As an example, the CPU 34 sends an access request for causing the test controller 22 to respond to the contents of the failure with respect to a circuit located downstream of the communication unit 40 that has transmitted the use state packet indicating that the communication buffer 42 is retained. Send an emergency packet containing it. Then, the circuit that has received such an emergency packet transmits an emergency packet including a response indicating the content of the failure to the test controller 22. As a result, the test controller 22 can identify the cause of the communication packet remaining in the communication buffer 42.

また、ＣＰＵ３４は、一例として、通信バッファ４２が滞留していることを示す使用状態パケットを送信した通信部４０の下流に位置する回路に対して、障害を復旧させるためのリセット要求を含む緊急パケットを送信する。そして、このような緊急パケットを受信した回路は、当該回路を局所的にリセットする。これにより、テストコントローラ２２は、通信バッファ４２に通信パケットが滞留した要因の回路を局所的にリセットして復旧させることができる。   Further, as an example, the CPU 34 includes an emergency packet including a reset request for recovering a failure with respect to a circuit located downstream of the communication unit 40 that has transmitted a use state packet indicating that the communication buffer 42 is retained. Send. Then, the circuit that has received such an emergency packet locally resets the circuit. As a result, the test controller 22 can locally reset and recover the circuit that caused the communication packet to stay in the communication buffer 42.

なお、ネットワーク２４および各テストモジュール２０のそれぞれの通信部４０内の切替部４８は、このような緊急パケットを受信した場合には、通信バッファ４２をバイパスして下流側に転送する。これにより、ネットワーク２４および各テストモジュール２０は、テストコントローラ２２と障害が発生している回路との間で緊急パケットを確実且つ早急に転送することができる。   Note that when such an emergency packet is received, the switching unit 48 in each communication unit 40 of the network 24 and each test module 20 bypasses the communication buffer 42 and transfers the packet downstream. As a result, the network 24 and each test module 20 can reliably and quickly transfer an emergency packet between the test controller 22 and the circuit in which the failure has occurred.

また、テストコントローラ２２のＣＰＵ３４は、通信バッファ４２が滞留していることを示す使用状態パケットを受け取った場合、受け取った使用状態パケットを順次に当該試験装置１０の電源をオフとしても記憶内容が失われないメモリ３６に保存する。これにより、テストコントローラ２２は、何れかの回路において障害が発生して電源をオフしなければならない状態となった場合であっても、電源を回復した後において、メモリ３６に保存された使用状態パケットを読み出すことにより、障害発生した回路等を特定することができる。   In addition, when the CPU 34 of the test controller 22 receives a use state packet indicating that the communication buffer 42 remains, the stored contents are lost even if the power of the test apparatus 10 is sequentially turned off. It is stored in the memory 36 that is not used. As a result, even when a failure occurs in any of the circuits and the power must be turned off, the test controller 22 uses the state of use stored in the memory 36 after the power is restored. By reading the packet, it is possible to identify the circuit in which the failure has occurred.

以上のように本実施形態に係る試験装置１０によれば、通信パケットを伝送する経路の一部において通信パケットが滞留した場合、滞留の要因および位置をテストコントローラ２２へと通知することができる。また、このような試験装置１０によれば、滞留の要因となる回路の障害を局所的に復旧させることができる。即ち、試験装置１０によれば、システム全体をリセットさせずに復旧ができるので、復旧時間を短縮することができる。   As described above, according to the test apparatus 10 according to the present embodiment, when a communication packet stays in a part of the path for transmitting the communication packet, the cause and position of the stay can be notified to the test controller 22. Moreover, according to such a test apparatus 10, it is possible to locally recover a circuit failure that causes a stagnation. That is, according to the test apparatus 10, the entire system can be restored without being reset, so that the restoration time can be shortened.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。   As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It will be apparent to those skilled in the art that various modifications or improvements can be added to the above-described embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。   The order of execution of each process such as operations, procedures, steps, and stages in the apparatus, system, program, and method shown in the claims, the description, and the drawings is particularly “before” or “prior to”. It should be noted that the output can be realized in any order unless the output of the previous process is used in the subsequent process. Regarding the operation flow in the claims, the description, and the drawings, even if it is described using “first”, “next”, etc. for convenience, it means that it is essential to carry out in this order. It is not a thing.

１０ 試験装置
２０ テストモジュール
２２ テストコントローラ
２４ ネットワーク
２６ 制御部
２８ ハブ
３２ テスト部
３４ ＣＰＵ
３６ メモリ
３８ スイッチマトリックス
４０ 通信部
４２ 通信バッファ
４４ バイパス経路
４６ 通信制御部
４８ 切替部
２００ 被試験デバイス DESCRIPTION OF SYMBOLS 10 Test apparatus 20 Test module 22 Test controller 24 Network 26 Control part 28 Hub 32 Test part 34 CPU
36 Memory 38 Switch matrix 40 Communication unit 42 Communication buffer 44 Bypass path 46 Communication control unit 48 Switching unit 200 Device under test

Claims (9)

被試験デバイスを試験する試験装置であって、
前記被試験デバイスとの間で信号を伝送して前記被試験デバイスを試験するテストモジュールと、
前記テストモジュールを制御するテストコントローラと、
前記テストモジュールおよび前記テストコントローラの間で通信パケットを転送するネットワークと、
を備え、
前記テストモジュールおよび前記ネットワークの少なくとも一方は、前記通信パケットをバッファリングする通信バッファの使用状態を示す使用状態パケットを、前記テストコントローラへと送信する
試験装置。 A test apparatus for testing a device under test,
A test module for transmitting a signal to and from the device under test to test the device under test;
A test controller for controlling the test module;
A network for transferring communication packets between the test module and the test controller;
With
At least one of the test module and the network transmits a use state packet indicating a use state of a communication buffer for buffering the communication packet to the test controller. 前記テストモジュールおよび前記ネットワークの少なくとも一方は、前記通信バッファの空き容量が予め定められた基準容量未満となったことを示す前記使用状態パケットを、前記テストコントローラへと送信する請求項１に記載の試験装置。   The at least one of the test module and the network transmits the usage state packet indicating that the free capacity of the communication buffer is less than a predetermined reference capacity to the test controller. Test equipment. 前記テストモジュールおよび前記ネットワークの少なくとも一方は、前記通信バッファの空き容量が予め定められた基準容量以上となったことを示す前記使用状態パケットを前記テストコントローラへと送信する請求項１に記載の試験装置。   2. The test according to claim 1, wherein at least one of the test module and the network transmits the usage state packet indicating that a free capacity of the communication buffer is equal to or greater than a predetermined reference capacity to the test controller. apparatus. 前記テストモジュールおよび前記ネットワークは、前記被試験デバイスの試験において前記テストコントローラおよび前記テストモジュールとの間で通信する通常の通信パケットをバッファリングする通信バッファをバイパスして前記使用状態パケットを転送する請求項１から３の何れか１項に記載の試験装置。   The test module and the network transfer the usage state packet by bypassing a communication buffer that buffers a normal communication packet communicated between the test controller and the test module in the test of the device under test. Item 4. The test apparatus according to any one of Items 1 to 3. 前記テストコントローラは、前記テストモジュールおよび前記ネットワークの少なくとも一方が有する通信バッファに通信パケットが滞留していることを示す前記使用状態パケットを受け取ったことに応じて、当該通信バッファをバイパスする緊急パケットを当該通信バッファの下流に位置する回路へと送信して、当該回路の障害検出および障害復旧の少なくとも一方を実行する請求項４に記載の試験装置。   In response to receiving the use state packet indicating that a communication packet is retained in a communication buffer included in at least one of the test module and the network, the test controller transmits an emergency packet that bypasses the communication buffer. The test apparatus according to claim 4, which transmits to a circuit located downstream of the communication buffer and executes at least one of fault detection and fault recovery of the circuit. 前記テストコントローラは、受信した前記使用状態パケットを順次にメモリに保存する請求項１から５の何れか１項に記載の試験装置。   The test apparatus according to claim 1, wherein the test controller sequentially stores the received use state packets in a memory. 前記テストコントローラは、受信した前記使用状態パケットを、当該試験装置の電源をオフとしても記憶内容が失われない前記メモリに保存する請求項６に記載の試験装置。   The test apparatus according to claim 6, wherein the test controller stores the received use state packet in the memory in which stored contents are not lost even when the power of the test apparatus is turned off. 前記テストコントローラは、前記テストモジュールおよび前記ネットワークの各部から送信された前記使用状態パケットに基づいて、前記通信パケットが滞留している通信バッファを特定する請求項１から７の何れか１項に記載の試験装置。   8. The test controller according to claim 1, wherein the test controller specifies a communication buffer in which the communication packet is retained based on the use state packet transmitted from the test module and each unit of the network. Testing equipment. 被試験デバイスを試験する試験装置における試験方法であって、
前記試験装置は、
前記被試験デバイスとの間で信号を伝送して前記被試験デバイスを試験するテストモジュールと、
前記テストモジュールを制御するテストコントローラと、
前記テストモジュールおよび前記テストコントローラの間で通信パケットを転送するネットワークと、
を備え、
前記テストモジュールおよび前記ネットワークの少なくとも一方が、前記通信パケットをバッファリングする通信バッファの使用状態を示す使用状態パケットを、前記テストコントローラへと送信する
試験方法。 A test method in a test apparatus for testing a device under test,
The test apparatus comprises:
A test module for transmitting a signal to and from the device under test to test the device under test;
A test controller for controlling the test module;
A network for transferring communication packets between the test module and the test controller;
With
A test method in which at least one of the test module and the network transmits a use state packet indicating a use state of a communication buffer for buffering the communication packet to the test controller.
JP2010271601A 2009-12-27 2010-12-06 Test apparatus and test method Expired - Fee Related JP4757954B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/647,504 2009-12-27
US12/647,504 US8706439B2 (en) 2009-12-27 2009-12-27 Test apparatus and test method

Publications (2)

Publication Number Publication Date
JP2011137808A true JP2011137808A (en) 2011-07-14
JP4757954B2 JP4757954B2 (en) 2011-08-24

Family

ID=44188547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010271601A Expired - Fee Related JP4757954B2 (en) 2009-12-27 2010-12-06 Test apparatus and test method

Country Status (4)

Country Link
US (1) US8706439B2 (en)
JP (1) JP4757954B2 (en)
CN (1) CN102185730B (en)
TW (1) TWI451107B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017072509A (en) * 2015-10-08 2017-04-13 株式会社アドバンテスト Test device, test signal supply device, test method, and program

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210116494A1 (en) * 2013-02-21 2021-04-22 Advantest Corporation Software directed firmware acceleration
JP6295113B2 (en) * 2014-03-17 2018-03-14 ルネサスエレクトロニクス株式会社 Self-diagnosis device and self-diagnosis method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08142774A (en) * 1994-11-25 1996-06-04 Nissan Motor Co Ltd Arrangement structure of inside seal for vehicle
JP2000183886A (en) * 1998-12-18 2000-06-30 Sumitomo Electric Ind Ltd Communication equipment
WO2009144834A1 (en) * 2008-05-30 2009-12-03 株式会社アドバンテスト Testing equipment and transmitter

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3082374A (en) * 1959-06-12 1963-03-19 Itt Automatic testing system and timing device therefor
US4493079A (en) * 1982-08-18 1985-01-08 Fairchild Camera & Instrument Corp. Method and system for selectively loading test data into test data storage means of automatic digital test equipment
US4658400A (en) * 1984-06-07 1987-04-14 Trilogy Computer Development Partners, Ltd. WSI tester
IE851998L (en) * 1985-08-14 1987-05-11 Francis Anthony Purcell Test apparatus for electronic equipment
JPH08184648A (en) 1994-12-28 1996-07-16 Advantest Corp High speed test pattern transfer unit for semiconductor tester
US5673272A (en) * 1996-02-13 1997-09-30 Teradyne, Inc. Apparatus and method for performing digital signal processing in an electronic circuit tester
US20020191621A1 (en) * 2001-06-14 2002-12-19 Cypress Semiconductor Corp. Programmable protocol processing engine for network packet devices
JP2003124962A (en) * 2001-10-18 2003-04-25 Fujitsu Ltd Packet transferring apparatus and method, and semiconductor device
US7340364B1 (en) 2003-02-26 2008-03-04 Advantest Corporation Test apparatus, and control method
JP2005265630A (en) 2004-03-18 2005-09-29 Agilent Technol Inc Measuring instrument
JP4130811B2 (en) * 2004-03-24 2008-08-06 株式会社アドバンテスト Test apparatus and test method
JP2007047008A (en) 2005-08-10 2007-02-22 Advantest Corp Semiconductor test apparatus
WO2008044421A1 (en) 2006-10-12 2008-04-17 Advantest Corporation Tester and control method
US7502708B2 (en) 2006-10-12 2009-03-10 Advantest Corporation Test apparatus, and control method
US7743305B2 (en) * 2007-03-20 2010-06-22 Advantest Corporation Test apparatus, and electronic device
US7725793B2 (en) * 2007-03-21 2010-05-25 Advantest Corporation Pattern generation for test apparatus and electronic device
US7657812B2 (en) * 2007-03-21 2010-02-02 Advantest Corporation Test apparatus for updating a value of the bit position in result register by executing a result register update instruction with predetermined value to generate test pattern
US7603604B2 (en) * 2007-04-09 2009-10-13 Advantest Corporation Test apparatus and electronic device
US8094566B2 (en) * 2009-12-24 2012-01-10 Advantest Corporation Test apparatus and test method
US20110184687A1 (en) * 2010-01-25 2011-07-28 Advantest Corporation Test apparatus and test method
US8258803B2 (en) * 2010-01-26 2012-09-04 Advantest Corporation Test apparatus and test method
US8258802B2 (en) * 2010-01-26 2012-09-04 Advantest Corporation Test apparatus and test method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08142774A (en) * 1994-11-25 1996-06-04 Nissan Motor Co Ltd Arrangement structure of inside seal for vehicle
JP2000183886A (en) * 1998-12-18 2000-06-30 Sumitomo Electric Ind Ltd Communication equipment
WO2009144834A1 (en) * 2008-05-30 2009-12-03 株式会社アドバンテスト Testing equipment and transmitter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017072509A (en) * 2015-10-08 2017-04-13 株式会社アドバンテスト Test device, test signal supply device, test method, and program

Also Published As

Publication number Publication date
US20110161041A1 (en) 2011-06-30
US8706439B2 (en) 2014-04-22
CN102185730A (en) 2011-09-14
TWI451107B (en) 2014-09-01
TW201144838A (en) 2011-12-16
JP4757954B2 (en) 2011-08-24
CN102185730B (en) 2013-09-18

Similar Documents

Publication Publication Date Title
US8151145B2 (en) Flow control timeout mechanism to detect PCI-express forward progress blockage
US7890812B2 (en) Computer system which controls closing of bus
CN102576339A (en) Multi-protocol storage device bridge
US8407532B2 (en) Test apparatus and transmission device
US20100329261A1 (en) Data processing apparatus, data processing method and computer-readable medium
CN115550291B (en) Switch reset system and method, storage medium, and electronic device
US20110179212A1 (en) Bus arbitration for sideband signals
WO2016094529A1 (en) Ring-based network interconnect
JP4757954B2 (en) Test apparatus and test method
JP2015069270A (en) Fault tolerant system
EP1703402A1 (en) Data processing system with fault tolerant communication paths
CN106603276B (en) Fault processing method and fault processing device for SERDES link group
US6330694B1 (en) Fault tolerant system and method utilizing the peripheral components interconnection bus monitoring card
US8880956B2 (en) Facilitating processing in a communications environment using stop signaling
CN114615106B (en) Ring data processing system, method and network equipment
US7711885B2 (en) Bus control apparatus and bus control method
CN113032325B (en) Control method of processor board card and storage medium
CN101136807B (en) Port VLAN based switching chip port detecting method
CN101119233A (en) Method, device and system for obtaining equipment running state
WO2014059616A1 (en) Loading method, device and system
JP2010245589A (en) Communication system, communication device, method for specifying suspect portion, and program
JP5176743B2 (en) Communication control device and communication control method
CN114564441B (en) System on chip, data processing method and computer equipment
US20170149672A1 (en) Apparatus and method to transfer path information depending on a degree of priority of a path
CN101645029A (en) System and method for testing peripheral component interconnect express

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140610

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees