JP2011134798A - 半導体集積回路装置 - Google Patents

Abstract

【課題】消費電力を抑制することができる半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置１００は、差動信号を送信する差動信号送信素子１１、差動信号を伝送する一対の第１の差動伝送線路１２Ａ、１２Ｂ、差動信号送信素子１１と一対の第１の差動伝送線路１２Ａ、１２Ｂとの間に接続された一対の結合コンデンサ１４Ａ、１４Ｂ、一対の第１の差動伝送線路１２Ａ、１２Ｂの終端間に接続された終端抵抗１３を備えた第１の半導体集積回路素子１と、一対の第１の差動伝送線路１２Ａ、１２Ｂと容量性結合及び誘導性結合するように一対の第１の差動伝送線路１２Ａ、１２Ｂに予め定めた距離を離して対向配置された一対の第２の差動伝送線路２２Ａ、２２Ｂ、一対の第２の差動伝送線路２２Ａ、２２Ｂの終端に接続され且つ差動信号を受信する差動信号受信素子２１を備え、第１の半導体集積回路素子１に積層された第２の半導体集積回路素子２と、を備える。
【選択図】図１

Description

本発明は、半導体集積回路装置に関する。

特許文献１には、基板上の配線により形成される第１コイルを有する第１基板と、基板上の配線により前記第１コイルと対応する位置に形成され第１コイルと誘導結合する第２コイルを有する第２基板とを備えることを特徴とする電子回路が開示されている。

特許文献２には、平面インダクタを形成した複数の半導体集積回路チップを積層し、平面インダクタ間の電磁結合でチップ間の情報を伝達することを特徴とする半導体装置が開示されている。

特許文献３には、差動信号送信素子及び前記差動信号送信素子からの信号を伝送すると共に同一平面上に配設された一対の第１の差動伝送線路を備えた第１の半導体集積回路素子と、前記一対の第１の差動伝送線路と互いに容量性結合および誘導性結合による結合線路系をなすように前記一対の第１の差動伝送線路に所定の距離を有して平行に対向配置された一対の第２の差動伝送線路、及び前記一対の第１の差動伝送線路に流れる電流と同一方向に電流が流れる前記一対の第２の差動伝送線路の終端に接続された差動信号受信素子を備えると共に前記第１の半導体集積回路素子に積層された第２の半導体集積回路素子と、を備えたことを特徴とする半導体集積回路装置が開示されている。

非特許文献１には、１個のパッケージに複数のチップを搭載し、これら複数のチップの間の信号伝送を、電極同士を直接接続するのではなく、チップを対面実装で積層してバンプ間の容量性結合により通信を行う方法が開示されている。

特開２００５−２２８９８１号公報 特開２００５−２０３６５７号公報 特開２００８−２７７５２１号公報

"Buried Bump and AC Coupled Interconnection Technology",Stephen Mick, Lei Luo, John Wilson, and Paul Franzon, IEEE TRANSACTIONS ON ADVANCED PACKAGING, VOL. 27, NO. 1, FEBRUARY 2004

本発明は、消費電力を抑制することができる半導体集積回路装置を提供することを目的とする。

上記目的を達成するために、請求項１記載の発明は、差動信号を送信する差動信号送信素子、前記差動信号送信素子から送信された前記差動信号を伝送する一対の第１の差動伝送線路、一端が前記差動信号送信素子と接続され、他端が前記一対の第１の差動伝送線路の各々の始端と接続された一対の容量性素子、及び前記一対の第１の差動伝送線路の終端間に接続された終端抵抗を備えた第１の半導体集積回路素子と、前記一対の第１の差動伝送線路と容量性結合及び誘導性結合するように前記一対の第１の差動伝送線路に予め定めた距離を離して対向配置された一対の第２の差動伝送線路、及び前記一対の第２の差動伝送線路の終端に接続され且つ前記差動信号を受信する差動信号受信素子を備えると共に前記第１の半導体集積回路素子に積層された第２の半導体集積回路素子と、を備える。

請求項２記載の発明は、前記一対の容量性素子及び前記終端抵抗によって低域濾過される前記差動信号の濾過周波数が、前記差動信号の立ち上がり部分の立ち上がり周波数よりも低くなるように、前記一対の容量性素子の容量値を設定したものである。

請求項３記載の発明は、前記濾過周波数が、前記立ち上がり周波数の１／１０以下となるように、前記一対の容量性素子の容量値を設定したものである。

請求項１記載の発明によれば、一対の容量性素子を設けない場合と比較して、終端抵抗で消費される消費電力を抑制することができる、という効果を有する。

請求項２記載の発明によれば、差動信号の濾過周波数が差動信号の立ち上がり周波数以上になるように一対の容量性素子の容量値が設定された場合と比較して、終端抵抗で消費される消費電力を効果的に抑制することができる、という効果を有する。

請求項３記載の発明によれば、差動信号の濾過周波数が差動信号の立ち上がり周波数に近くなるように一対の容量性素子の容量値が設定された場合と比較して、差動信号の波形の劣化を抑制することができる、という効果を有する。

半導体集積回路装置を示す斜視図である。 差動信号受信素子に接続されるデータ復調回路の回路図である。 データ復調回路の具体的な回路構成を示すブロック図である。 差動信号受信素子の動作を示す波形図である。 （Ａ）は、本実施形態に係る線路構造に矩形波信号を伝送させた場合の受信波形及び電力波形を示す波形図、（Ｂ）は、従来に係る線路構造に矩形波信号を伝送させた場合の受信波形及び電力波形を示す波形図である。 本実施形態に係る線路構造及び従来の線路構造にＭ系列符号のディジタル信号を伝送させた場合の電力波形を示す波形図である。 本実施形態に係る線路構造にＭ系列符号のディジタル信号を伝送させた場合の受信波形を示す波形図である。 従来に係る線路構造にＭ系列符号のディジタル信号を伝送させた場合の受信波形を示す波形図である。

以下、本発明の実施形態について説明する。

図１は、本発明の第１の実施の形態に係る半導体集積回路装置を示す斜視図である。同図においては、内部に配置する各部材の配置をわかり易くするため、内部に配置する各部材を実線で示している。

（半導体集積回路装置の構成）
この半導体集積回路装置１００は、データを送出する差動信号送信素子１１を搭載した第１の半導体集積回路素子１と、データを受信する差動信号受信素子２１を搭載すると共に薄厚のシリコン等で構成された誘電体４を介して第１の半導体集積回路素子１に積層された第２の半導体集積回路素子２とを備えて構成されている。

なお、誘電体４を介して第１の半導体集積回路素子１及び第２の半導体集積回路素子２を積層するのではなく、誘電体４に代えて空間としてもよい。

第１の半導体集積回路素子１は、データを送出する差動信号送信素子１１と、誘電体４に面して並んで配置された予め定めた長さの一対の第１の差動伝送線路１２Ａ，１２Ｂと、第１の差動伝送線路１２Ａ，１２Ｂの終端間に接続された終端抵抗１３と、一端が差動信号送信素子１１の差動出力端子に各々接続されると共に、他端が第１の差動伝送線路１２Ａ、１２Ｂの始端に各々接続された結合コンデンサ１４Ａ、１４Ｂと、を備えて構成されている。

終端抵抗１３は、第１の差動伝送線路１２Ａ，１２Ｂの特性インピーダンスに等しい値の抵抗である。これにより、第１の半導体集積回路素子１の差動伝送線路１２Ａ，１２Ｂは、擬似空中線のダミーロードと同様の原理で整合終端され、電磁界は近傍界で閉じられ、放射電磁界が生じない構成とされる。

第２の半導体集積回路素子２は、第１の差動伝送線路１２Ａ，１２Ｂとほぼ同一の長さを有し、第１の差動伝送線路１２Ａ，１２Ｂに誘電体４を介して対向した状態で誘電体４に面して配置され、かつ第１の差動伝送線路１２Ａ，１２Ｂの終端側に差動信号受信素子２１の差動入力端子が接続された一対の第２の差動伝送線路２２Ａ，２２Ｂと、差動信号受信素子２１の差動入力端子間に接続された終端抵抗２３と、を備えて構成されている。

終端抵抗２３は、第２の差動伝送線路２２Ａ，２２Ｂの特性インピーダンスに等しい値の抵抗である。これにより、第２の半導体集積回路素子２の差動伝送線路２２Ａ，２２Ｂは、擬似空中線のダミーロードと同様の原理で整合終端され、電磁界は近傍界で閉じられ、放射電磁界が生じない構成とされる。

（データ復調回路の構成）
図２は、差動信号受信素子に接続されるデータ復調回路のブロック図である。データ復調回路３０は、差動信号受信素子２１の出力端に接続された第１，第２のスレッショルド検出手段３１，３２と、この第１，第２のスレッショルド検出手段３１，３２の両出力端に接続された論理反転手段３３とを備えて構成されている。

（データ復調回路の具体的構成）
図３は、図２に示したデータ復調回路の具体的な回路構成を示す回路図である。このデータ復調回路３０は、第１，第２のスレッショルド検出手段３１，３２としてのコンパレータ３４，３５と、論理反転手段３３としてのＲ-Ｓ（リセット・セット）フリップフロップ（ＲＳ−ＦＦ）回路３６とを備えて構成されている。

コンパレータ３４，３５は、差動演算増幅器を用いて構成されており、コンパレータ３４の−入力端子には図示しない閾値設定回路から閾値ＶＴＨ１が入力され、コンパレータ３５の＋入力端子には上記閾値設定回路から閾値ＶＴＨ２が入力されている。また、コンパレータ３４の出力信号はＲＳフリップフロップ回路３６のＳ入力端子に入力され、コンパレータ３５の出力信号はＲＳフリップフロップ回路３６のＲ入力端子に入力されている。

なお、データ復調回路３０は、上記した回路構成に限定されるものではなく、例えば、結合部分の微分特性を元に戻す積分回路を用いて元の台形波を復調する構成としてもよい。

（半導体集積回路装置及びデータ復調回路の動作）
図４は、差動信号受信素子の動作を示す波形図である。図１〜図４を参照して、半導体集積回路装置及びデータ復調回路の動作を説明する。

差動信号送信素子１１から差動データ信号が出力されると、この差動データ信号は結合コンデンサ１４Ａ、１４Ｂを介して第１の差動伝送線路１２Ａ，１２Ｂに出力され、その終端に向かって進行し、整合負荷となる終端抵抗１３に到達する。

このとき、結合コンデンサ１４Ａ、１４Ｂの容量と終端抵抗１３による分圧によって、第１の差動伝送線路１２Ａ、１２Ｂの差動電圧は、低域濾過される。このため、結合コンデンサ１４Ａ、１４Ｂの容量は、当該容量値をＣ、終端抵抗１３の抵抗値の１／２をＲ（シングルエンド、すなわち１本の差動伝送線路として換算するため）、カットオフ周波数をｆｃ（＝１／２πＣＲ）とした場合、カットオフ周波数ｆｃが、伝送する信号のエッジの周波数ｆｅ（信号の立ち上がり時間をτとした場合、ｆｅ＝０．３５／τ）より小さいことが好ましい。

ただし、上記のｆｃは、電力が３ｄＢ低下する場合の条件であり、カットオフ周波数ｆｃがエッジ周波数ｆｅに近すぎると波形劣化が生じる場合があるので、ｆｃ＝ｆｅ／１０程度となるように、結合コンデンサ１４Ａ、１４Ｂの容量を設定することが好ましい。

また、差動データ信号は、第１の差動伝送線路１２Ａ，１２Ｂを伝送する過程で、誘電体４により第２の差動伝送線路２２Ａ，２２Ｂとの間に主として存在している静電容量を介して第２の差動伝送線路２２Ａ，２２Ｂに伝達し、第２の差動伝送線路２２Ａ，２２Ｂを介して差動信号受信素子２１に入力すると共に、終端抵抗２３により終端される。

差動信号受信素子２１に入力された差動データ信号は差動信号受信素子２１で増幅された後、第１，第２のスレッショルド検出手段３１，３２に入力される。また、第１，第２のスレッショルド検出手段３１，３２には、閾値ＶＴＨ１，ＶＴＨ２が入力される。

図３の構成では、コンパレータ３１の＋入力端子及びコンパレータ３２の−入力端子に差動データ信号が入力され、コンパレータ３１の−入力端子及びコンパレータ３２の＋入力端子に閾値ＶＴＨ１，ＶＴＨ２が入力される。

差動信号受信素子２１が受信する信号は、半導体集積回路素子１，２間を結合する差動伝送線路１２Ａ，１２Ｂ，２２Ａ，２２Ｂの特性から、送信側からの信号の台形波を微分した形状になる。

このため、論理Ｌから論理Ｈへの変化点を第１のスレッショルド検出手段３１で閾値ＶＴＨ１を超えたことを検出し、また、論理Ｈから論理Ｌへの変化点を第２のスレッショルド検出手段３２でＶＴＨ２を超えたことを検出し、論理反転手段３３（ＲＳフリップフロップ回路３６）の出力を論理Ｌから論理Ｈへの変化点でＨに、また、論理Ｈから論理Ｌへの変化点でＬに変化させることにより、図４に示すように、元の２値論理（送信信号）を復調している。

（実施例）
図５（Ａ）には、第１の差動伝送線路１２Ａ、１２Ｂの線路幅及び間隔を２０μｍ、第１の差動伝送線路１２Ａ、１２Ｂと第２の差動伝送線路１２２Ａ、２２Ｂとの間隔を６．５ｎｍとし、第１の差動伝送線路１２Ａ、１２Ｂ及び第２の差動伝送線路２２Ａ、２２Ｂの長さを２００μｍとし、第１の差動伝送線路１２Ａ、１２Ｂに容量が２ｐＦの結合コンデンサ１４Ａ、１４Ｂを接続した本実施形態に係る線路構造において、振幅が１Ｖ、周波数が５ＧＨｚ、信号の立ち上がり時間が２０ｐｓの矩形波信号を伝送させた場合の受信波形（図中破線で示す）及び電力波形（図中実線で示す）を示した。

また、図５（Ｂ）には、第１の差動伝送線路１２Ａ、１２Ｂに結合コンデンサ１４Ａ、１４Ｂを接続しない場合の従来の線路構造において、前記矩形波信号を伝送させた場合の受信波形（図中破線で示す）及び電力波形（図中実線で示す）を示した。

図５（Ｂ）に示すように、従来の線路構造においては、結合コンデンサがないので第１の差動伝送線路１２Ａ、１２Ｂの差動電圧が低域濾過されないが、同図（Ａ）に示すように、本実施形態に係る線路構造においては、結合コンデンサ１４Ａ、１４Ｂによって第１の差動伝送線路１２Ａ、１２Ｂの差動電圧が低域濾過され、従来の線路構造と比較して電力が低減されているのが判る。

また、図６には、ビット長が３１ビットのＭ系列符号のディジタル信号（擬似ランダム信号）を前記本実施形態に係る線路構造に伝送させた場合の平均電力（図中実線で示す）と、前記ディジタル信号を前記従来の線路構造に伝送させた場合の平均電力（図中破線で示す）と、の結果を示した。

図６に示すように、前記従来の線路構造の場合の平均電力が約２０ｍＷであったのに対し、本実施形態に係る線路構造の平均電力は、約９ｍＷであった。なお、Ｍ系列符号は、‘０’または‘１’の連続する数が４個以下に制限されているが、他の一般的なディジタル信号の場合、‘０’または‘１’が連続する数の制約がないので、一般的なディジタル信号の場合、平均的には、‘０’または‘１’の連続する数は、Ｍ系列符号の数倍程度となる。すなわち、一般のディジタル信号の伝送の場合、本実施形態に係る線路構造における消費電力は、従来の線路構造と比較して、約１／４以下に低減されると考えられる。

また、図７には、前記Ｍ系列符号のディジタル信号を前記本実施形態に係る線路構造に伝送させた場合の受信波形を、図８には、前記ディジタル信号を前記従来の線路構造に伝送させた場合の受信波形を示した。

図７に示すように、本実施形態に係る線路構造の場合、図８の従来に係る線路構造の場合と比較して、ベースライン（０ｍＶ付近の波形）が波打った波形となっているものの、信号を復調するには特に問題のない波形となっているのが判る。

１ 第１の半導体集積回路素子
２ 第２の半導体集積回路素子
４ 誘電体
１１ 差動信号送信素子
１２Ａ，１２Ｂ 第１の差動伝送線路
１３ 終端抵抗
１４Ａ、１４Ｂ 結合コンデンサ
２１ 差動信号受信素子
２２Ａ，２２Ｂ 第２の差動伝送線路
２３ 終端抵抗
３０ データ復調回路
３１ 第１のスレッショルド検出手段
３２ 第２のスレッショルド検出手段
３３ 論理反転手段
３４ 第１のコンパレータ
３５ 第２のコンパレータ
３６ ＲＳ−ＦＦ回路
１００ 半導体集積回路装置

Claims (3)

1. 差動信号を送信する差動信号送信素子、前記差動信号送信素子から送信された前記差動信号を伝送する一対の第１の差動伝送線路、一端が前記差動信号送信素子と接続され、他端が前記一対の第１の差動伝送線路の各々の始端と接続された一対の容量性素子、及び前記一対の第１の差動伝送線路の終端間に接続された終端抵抗を備えた第１の半導体集積回路素子と、
   前記一対の第１の差動伝送線路と容量性結合及び誘導性結合するように前記一対の第１の差動伝送線路に予め定めた距離を離して対向配置された一対の第２の差動伝送線路、及び前記一対の第２の差動伝送線路の終端に接続され且つ前記差動信号を受信する差動信号受信素子を備えると共に前記第１の半導体集積回路素子に積層された第２の半導体集積回路素子と、
   を備えた半導体集積回路装置。
2. 前記一対の容量性素子及び前記終端抵抗によって低域濾過される前記差動信号の濾過周波数が、前記差動信号の立ち上がり部分の立ち上がり周波数よりも低くなるように、前記一対の容量性素子の容量値を設定した
   請求項１記載の半導体集積回路装置。
3. 前記濾過周波数が、前記立ち上がり周波数の１／１０以下となるように、前記一対の容量性素子の容量値を設定した
   請求項２記載の半導体集積回路装置。

Images