JP2011129650A - Dlts measuring electrode and method of manufacturing the same - Google Patents

Dlts measuring electrode and method of manufacturing the same Download PDF

Info

Publication number
JP2011129650A
JP2011129650A JP2009285614A JP2009285614A JP2011129650A JP 2011129650 A JP2011129650 A JP 2011129650A JP 2009285614 A JP2009285614 A JP 2009285614A JP 2009285614 A JP2009285614 A JP 2009285614A JP 2011129650 A JP2011129650 A JP 2011129650A
Authority
JP
Japan
Prior art keywords
electrode
dlts
measurement
silicon substrate
dlts measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009285614A
Other languages
Japanese (ja)
Other versions
JP5564928B2 (en
Inventor
Shun Sasaki
駿 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009285614A priority Critical patent/JP5564928B2/en
Publication of JP2011129650A publication Critical patent/JP2011129650A/en
Application granted granted Critical
Publication of JP5564928B2 publication Critical patent/JP5564928B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a DLTS measuring electrode in which false peak does not appear when performing measurement. <P>SOLUTION: The DLTS measuring electrode includes: a schottky electrode 12a which is provided on a silicon substrate and is made of antimony; and an adhesion film 12b which is provided between a surface 10a of a silicon substrate 10 and the schottky electrode 12a and is made of titanium. Antimony is used as a material of the schottky electrode, so that false peak hardly appears in DLTS measurement. Moreover, it becomes possible to suppress a leakage current in measurement. Accordingly, it becomes possible to evaluate type and concentration of heavy metal contained in a silicon wafer with precision and high sensitivity. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明はＤＬＴＳ測定用電極及びその製造方法に関し、特に、シリコン基板の評価に用いるＤＬＴＳ測定用電極及びその製造方法に関する。   The present invention relates to an electrode for DLTS measurement and a manufacturing method thereof, and more particularly to an electrode for DLTS measurement used for evaluation of a silicon substrate and a manufacturing method thereof.

シリコンウェーハなどのバルク結晶の特性を評価する方法の一つとして、従来よりＤＬＴＳ（Deep Level Transient Spectroscopy）測定が知られている。ＤＬＴＳ測定とは、バルク結晶の表面にショットキーダイオードを形成し、このダイオードに逆バイアスのパルスを印加した場合に得られるキャパシタンス変化の温度依存性に基づいて、バルク結晶に含まれる欠陥や重金属の種類とその濃度を測定する方法である。具体的には、ショットキーダイオードに印加する逆バイアスを弱めることによってキャリアを深い準位に捕捉させた後、逆バイアスを強めることによって空乏層を広げ、これにより深い準位から放出されるキャリアの過渡応答を観測することにより測定を行う。   As one method for evaluating the characteristics of a bulk crystal such as a silicon wafer, DLTS (Deep Level Transient Spectroscopy) measurement is conventionally known. DLTS measurement is based on the temperature dependence of capacitance change obtained when a Schottky diode is formed on the surface of the bulk crystal and a reverse bias pulse is applied to the diode. It is a method of measuring the type and its concentration. Specifically, the carrier is trapped at a deep level by weakening the reverse bias applied to the Schottky diode, and then the depletion layer is widened by strengthening the reverse bias, whereby the carriers emitted from the deep level are increased. Measure by observing the transient response.

シリコンウェーハに対してＤＬＴＳ測定を行う場合、ショットキー電極の材料としてはアルミニウム（Ａｌ）を用いることが一般的である。しかしながら、ショットキー電極の材料としてアルミニウムを用いると、重金属とは関係のない静電容量変化の疑似ピークが測定結果に現れることがあった。このため、実際の測定においては、測定結果から疑似ピーク成分を除去した後、欠陥及び重金属の種類や濃度を評価する必要があった。しかしながら、疑似ピーク成分は本来検出すべきピーク成分に比べて大きいことが多いため、疑似ピークが含まれていると正確な評価を行うこと困難であるという問題があった。   When performing DLTS measurement on a silicon wafer, it is common to use aluminum (Al) as the Schottky electrode material. However, when aluminum is used as the material of the Schottky electrode, a pseudo peak of a change in capacitance that is not related to heavy metal may appear in the measurement result. For this reason, in actual measurement, it was necessary to evaluate the type and concentration of defects and heavy metals after removing the pseudo peak component from the measurement results. However, since the pseudo peak component is often larger than the peak component to be originally detected, there is a problem that it is difficult to perform accurate evaluation if the pseudo peak is included.

このような疑似ピークを排除する方法として、特許文献１には、アルミナと金属アルミニウムを同時に蒸着することによってショットキー電極を形成する方法が開示されている。   As a method of eliminating such a pseudo peak, Patent Document 1 discloses a method of forming a Schottky electrode by simultaneously depositing alumina and metal aluminum.

特開２００８−２５８５４４号公報JP 2008-258544 A

しかしながら、アルミナは絶縁物であることから、アルミナをショットキー電極に含有させても疑似ピークを排除することは実際には困難である。したがって、本発明は、疑似ピークを十分に排除可能なＤＬＴＳ測定用電極及びその製造方法を提供することを目的とする。   However, since alumina is an insulator, it is actually difficult to eliminate the pseudo peak even if alumina is contained in the Schottky electrode. Therefore, an object of the present invention is to provide a DLTS measurement electrode that can sufficiently eliminate a pseudo peak and a method for manufacturing the same.

本発明者は上記課題を解決すべく鋭意研究を重ねた結果、ショットキー電極の材料としてアンチモン（Ｓｂ）を用いれば、ＤＬＴＳ測定において疑似ピークがほとんど現れないことを見いだした。本発明は、このような技術的知見に基づきなされたものであり、本発明によるＤＬＴＳ測定用電極はシリコンウェーハの表面に形成されたＤＬＴＳ測定用電極であって、アンチモンからなるショットキー電極を備えることを特徴とする。また、本発明によるＤＬＴＳ測定用電極の製造方法は、シリコンウェーハの表面に形成された絶縁膜を除去する工程と、前記絶縁膜が除去された前記シリコンウェーハの表面に、アンチモンからなるショットキー電極を形成する工程と、を備えることを特徴とする。   As a result of intensive studies to solve the above-mentioned problems, the present inventor has found that if antimony (Sb) is used as a Schottky electrode material, almost no pseudo peak appears in DLTS measurement. The present invention has been made based on such technical knowledge, and the DLTS measurement electrode according to the present invention is a DLTS measurement electrode formed on the surface of a silicon wafer, and includes a Schottky electrode made of antimony. It is characterized by that. The method for manufacturing a DLTS measurement electrode according to the present invention includes a step of removing an insulating film formed on a surface of a silicon wafer, and a Schottky electrode made of antimony on the surface of the silicon wafer from which the insulating film has been removed. And a step of forming.

本発明によれば、ショットキー電極の材料としてアンチモンを用いていることから、ＤＬＴＳ測定において疑似ピークがほとんど現れず、しかも、測定時におけるリーク電流を抑制することが可能となる。このため、シリコンウェーハに含まれている重金属の種類や濃度を正確且つ高感度に評価することが可能となる。   According to the present invention, since antimony is used as the material for the Schottky electrode, the pseudo peak hardly appears in the DLTS measurement, and the leakage current during the measurement can be suppressed. For this reason, it becomes possible to evaluate the kind and density | concentration of the heavy metal contained in a silicon wafer correctly and with high sensitivity.

アンチモン電極を用いることによって疑似ピークが消える理由については必ずしも定かではないが、疑似ピークの主原因は電極を蒸着する際に真空チャンバー内の残留ガスが気化した蒸着材料に取り込まれ、取り込まれた残留ガスがシリコンと反応して酸化物が形成されるためであると推測される。形成する材料がアンチモンである場合は、残留ガスが取り込まれたとしてもこれがシリコンとは反応せず、アンチモンと反応してアンチモンの酸化物を形成し、アンチモンの酸化物（三酸化アンチモン）は導電性であるため、絶縁性の酸化物が形成された場合に生じるような疑似ピークが現れないものと考えられる。このような観点から、本発明はショットキー電極の材料としてアンチモンを用いることを技術思想とするものである。   The reason why the pseudo peak disappears by using the antimony electrode is not necessarily clear, but the main cause of the pseudo peak is that when the electrode is deposited, the residual gas in the vacuum chamber is taken into the vaporized deposition material, and the taken-in residue This is presumably because the gas reacts with silicon to form an oxide. When the material to be formed is antimony, even if residual gas is taken in, it does not react with silicon, but reacts with antimony to form antimony oxide, and antimony oxide (antimony trioxide) is conductive. Therefore, it is considered that a pseudo peak that occurs when an insulating oxide is formed does not appear. From such a viewpoint, the present invention has a technical idea of using antimony as a material for the Schottky electrode.

本発明によるＤＬＴＳ測定用電極は、前記シリコンウェーハと前記ショットキー電極との間に設けられた導電性の密着膜をさらに備えることが好ましい。また、本発明によるＤＬＴＳ測定用電極の製造方法は、前記絶縁膜を除去した後、前記ショットキー電極を形成する前に、導電性の密着膜を形成する工程をさらに備えることが好ましい。これによれば、測定時におけるショットキー電極の剥離が防止されることから、安定した測定を行うことが可能となる。   The DLTS measurement electrode according to the present invention preferably further includes a conductive adhesion film provided between the silicon wafer and the Schottky electrode. The DLTS measurement electrode manufacturing method according to the present invention preferably further includes a step of forming a conductive adhesion film after removing the insulating film and before forming the Schottky electrode. According to this, since the peeling of the Schottky electrode at the time of measurement is prevented, stable measurement can be performed.

本発明において、前記密着膜はチタン（Ｔｉ）からなることが好ましい。これによれば、密着膜の存在によるリーク電流が抑制されることから、高感度な測定を行うことが可能となる。   In the present invention, the adhesion film is preferably made of titanium (Ti). According to this, since the leakage current due to the presence of the adhesion film is suppressed, it becomes possible to perform highly sensitive measurement.

本発明によれば、シリコンウェーハに対するＤＬＴＳ測定において疑似ピークがほとんど現れないＤＬＴＳ測定用電極を提供することが可能となる。   ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to provide the electrode for DLTS measurement in which a pseudo peak hardly appears in the DLTS measurement with respect to a silicon wafer.

また、本発明によれば、シリコンウェーハに対するＤＬＴＳ測定において疑似ピークがほとんど現れないＤＬＴＳ測定用電極の製造方法を提供することが可能となる。   Further, according to the present invention, it is possible to provide a method for manufacturing an electrode for DLTS measurement in which pseudo peaks hardly appear in DLTS measurement on a silicon wafer.

本発明の好ましい実施形態によるＤＬＴＳ測定用電極が形成されたシリコン基板を示す模式図である。It is a schematic diagram which shows the silicon substrate in which the electrode for DLTS measurement by preferable embodiment of this invention was formed. ＤＬＴＳ測定用電極１２を拡大して示す略断面図である。2 is a schematic cross-sectional view showing an enlarged DLTS measurement electrode 12. FIG. ＤＬＴＳ測定用電極１２の製造方法を説明するためのフローチャートである。4 is a flowchart for explaining a method of manufacturing a DLTS measurement electrode 12. 変形例によるＤＬＴＳ測定用電極１２を拡大して示す略断面図である。It is a schematic sectional drawing which expands and shows the electrode 12 for DLTS measurement by a modification. 実施例１及び比較例１の測定結果を示すグラフである。5 is a graph showing measurement results of Example 1 and Comparative Example 1. 実施例２及び比較例２の測定結果を示すグラフである。It is a graph which shows the measurement result of Example 2 and Comparative Example 2. 実施例３の測定結果を示すグラフである。10 is a graph showing measurement results of Example 3. 実施例４の測定結果を示すグラフである。10 is a graph showing measurement results of Example 4.

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図１は、本発明の好ましい実施形態によるＤＬＴＳ測定用電極が形成されたシリコン基板を示す模式図である。   FIG. 1 is a schematic view showing a silicon substrate on which a DLTS measurement electrode according to a preferred embodiment of the present invention is formed.

図１に示す例では、シリコン基板１０の一方の表面１０ａにＤＬＴＳ測定用電極１２が形成され、他方の表面１０ｂに裏面電極１４が形成されている。ＤＬＴＳ測定用電極１２は、シリコン基板１０と接合することによってショットキーダイオードを形成するための電極であり、ショットキーダイオードのアノードとして機能する。また、裏面電極１４は、カソードとなるシリコン基板１０の引き出し電極として機能する。ＤＬＴＳ測定用電極１２と裏面電極１４との間には測定回路１６が接続され、これによってＤＬＴＳ測定が行われる。ＤＬＴＳ測定においては、温度掃引しながら測定回路１６によってＤＬＴＳ測定用電極１２と裏面電極１４との間にパルスを印加し、これにより得られるキャパシタンスの変化が検出される。   In the example shown in FIG. 1, a DLTS measurement electrode 12 is formed on one surface 10a of a silicon substrate 10, and a back electrode 14 is formed on the other surface 10b. The DLTS measurement electrode 12 is an electrode for forming a Schottky diode by bonding to the silicon substrate 10 and functions as an anode of the Schottky diode. Further, the back electrode 14 functions as a lead electrode of the silicon substrate 10 that becomes a cathode. A measurement circuit 16 is connected between the DLTS measurement electrode 12 and the back electrode 14, thereby performing DLTS measurement. In the DLTS measurement, a pulse is applied between the DLTS measurement electrode 12 and the back electrode 14 by the measurement circuit 16 while sweeping the temperature, thereby detecting a change in capacitance.

図２は、ＤＬＴＳ測定用電極１２を拡大して示す略断面図である。   FIG. 2 is an enlarged schematic cross-sectional view showing the DLTS measurement electrode 12.

図２に示すように、本実施形態によるＤＬＴＳ測定用電極１２は、ショットキー電極１２ａと、シリコン基板１０の表面１０ａとショットキー電極１２ａとの間に設けられた密着膜１２ｂによって構成されている。ショットキー電極１２ａはアンチモンからなり、特に限定されるものではないが、その膜厚は１００ｎｍ〜１μｍの範囲に設定することが好ましい。これは、ショットキー電極１２ａの膜厚を例えば１μｍを超えて厚くしてもそれ以上特性が変化せず、電極形成に無駄な時間がかかるからであり、また、例えば１００ｎｍよりも薄くするとＤＬＴＳ測定の安定性が損なわれる可能性があるからである。ショットキー電極１２ａは全て金属アンチモンからなることが望ましいが、本発明がこれに限定されるものではなく、三酸化アンチモン（Ｓｂ２Ｏ３）など微量の不純物が含まれていても構わない。但し、絶縁性の不純物が含まれていると疑似ピークが生じることから、絶縁性の不純物については可能な限り排除すべきである。 As shown in FIG. 2, the DLTS measurement electrode 12 according to the present embodiment includes a Schottky electrode 12a and an adhesion film 12b provided between the surface 10a of the silicon substrate 10 and the Schottky electrode 12a. . The Schottky electrode 12a is made of antimony and is not particularly limited, but the film thickness is preferably set in the range of 100 nm to 1 μm. This is because, even if the thickness of the Schottky electrode 12a is increased beyond, for example, 1 μm, the characteristics do not change any more, and it takes time to form the electrode. This is because the stability of the film may be impaired. The Schottky electrode 12a is preferably made entirely of metal antimony, but the present invention is not limited to this, and a small amount of impurities such as antimony trioxide (Sb 2 O 3 ) may be included. However, if an insulating impurity is included, a pseudo peak occurs, and therefore the insulating impurity should be eliminated as much as possible.

密着膜１２ｂは、シリコン基板１０とショットキー電極１２ａとの密着性を高める役割を果たす。アンチモンはシリコンに対する密着性がやや低いため、シリコン基板上にアンチモンからなるショットキー電極を直接形成すると、ＤＬＴＳ測定における温度掃引中に電極の剥離が生じるおそれがあるからである。このような電極の剥離は、密着膜１２ｂを介在させることによって効果的に防止される。   The adhesion film 12b plays a role of improving adhesion between the silicon substrate 10 and the Schottky electrode 12a. This is because antimony has a slightly low adhesion to silicon, and therefore, if a Schottky electrode made of antimony is directly formed on a silicon substrate, the electrode may be peeled off during a temperature sweep in DLTS measurement. Such peeling of the electrode is effectively prevented by interposing the adhesion film 12b.

密着膜１２ｂの材料としては、シリコン基板１０とショットキー電極１２ａとの密着性を高め、且つ、導電性を有している限り特に限定されないが、チタン、鉛（Ｐｂ）などの金属を選択することが好ましく、チタンを選択することが特に好ましい。これは、密着膜１２ｂの材料としてチタン又は鉛を用いれば、リーク電流の増大を抑制しつつ密着性を高めることができるからであり、特にチタンを用いれば、非常に高い密着性が得られるとともにリーク電流が十分に低減されるからである。密着膜１２ｂの膜厚としては特に限定されないが、５〜１０ｎｍ程度に設定することが好ましい。これは、膜厚が５ｎｍ未満であると密着性の向上効果が不十分となるおそれがあるからであり、膜厚が１０ｎｍ超であるとＤＬＴＳスペクトルに現れるうねりが増大するおそれがあるからである。   The material of the adhesion film 12b is not particularly limited as long as it improves the adhesion between the silicon substrate 10 and the Schottky electrode 12a and has conductivity, but a metal such as titanium or lead (Pb) is selected. It is particularly preferable to select titanium. This is because if titanium or lead is used as the material of the adhesion film 12b, the adhesion can be enhanced while suppressing an increase in leakage current. In particular, if titanium is used, extremely high adhesion can be obtained. This is because the leakage current is sufficiently reduced. The thickness of the adhesion film 12b is not particularly limited, but is preferably set to about 5 to 10 nm. This is because if the film thickness is less than 5 nm, the effect of improving the adhesion may be insufficient, and if the film thickness exceeds 10 nm, the undulation appearing in the DLTS spectrum may increase. .

測定対象となるシリコン基板１０は、少なくともその表面１０ａから絶縁膜が除去されている必要がある。これは、シリコン基板１０とＤＬＴＳ測定用電極１２との間に絶縁膜が存在すると、ＤＬＴＳ測定において疑似ピークが生じるからである。尚、シリコン基板１０はウェーハ状であっても構わないし、ウェーハから切り出された短冊状の評価用サンプルであっても構わない。   The silicon substrate 10 to be measured needs to have the insulating film removed from at least its surface 10a. This is because if an insulating film exists between the silicon substrate 10 and the DLTS measurement electrode 12, a pseudo peak occurs in the DLTS measurement. The silicon substrate 10 may be in the form of a wafer or a strip-shaped evaluation sample cut out from the wafer.

図３は、本実施形態によるＤＬＴＳ測定用電極１２の製造方法を説明するためのフローチャートである。   FIG. 3 is a flowchart for explaining the manufacturing method of the DLTS measurement electrode 12 according to the present embodiment.

まず、シリコン基板１０の表面１０ａをフッ酸処理することにより、自然酸化膜を除去する（ステップＳ１）。その後、純水で洗浄することにより、シリコン基板１０の表面１０ａを清浄な面とする。次に、シリコン基板１０を真空チャンバーに搬送し、チタンなどからなる密着膜１２ｂをシリコン基板１０の表面１０ａに蒸着する（ステップＳ２）。続いて、密着膜１２ｂの表面に、アンチモンからなるショットキー電極１２ａを蒸着する（ステップＳ３）。以上の工程により、本実施形態によるＤＬＴＳ測定用電極１２が完成する。但し、本発明において密着膜１２ｂ及びショットキー電極１２ａの形成方法が蒸着法に限定されるものではなく、スパッタリング法やイオンプレーティング法などを用いても構わない。   First, the natural oxide film is removed by performing hydrofluoric acid treatment on the surface 10a of the silicon substrate 10 (step S1). Thereafter, the surface 10a of the silicon substrate 10 is cleaned by cleaning with pure water. Next, the silicon substrate 10 is transferred to a vacuum chamber, and an adhesion film 12b made of titanium or the like is deposited on the surface 10a of the silicon substrate 10 (step S2). Subsequently, a Schottky electrode 12a made of antimony is deposited on the surface of the adhesion film 12b (step S3). Through the above steps, the DLTS measurement electrode 12 according to the present embodiment is completed. However, in the present invention, the method of forming the adhesion film 12b and the Schottky electrode 12a is not limited to the vapor deposition method, and a sputtering method, an ion plating method, or the like may be used.

このように、本実施形態によるＤＬＴＳ測定用電極１２はショットキー電極１２ａの材料としてアンチモンを用いていることから、ＤＬＴＳ測定において疑似ピークがほとんど現れない。また、ショットキー電極１２ａの材料として他の材料を用いた場合と比べて、測定時におけるリーク電流を抑制することも可能となる。このため、シリコンウェーハに含まれている欠陥及び重金属の種類や濃度を正確且つ高感度に評価することが可能となる。   Thus, since the DLTS measurement electrode 12 according to the present embodiment uses antimony as the material of the Schottky electrode 12a, the pseudo peak hardly appears in the DLTS measurement. In addition, it is possible to suppress the leakage current at the time of measurement as compared with the case where another material is used as the material of the Schottky electrode 12a. For this reason, it becomes possible to evaluate the kind and density | concentration of the defect and heavy metal which are contained in the silicon wafer correctly and with high sensitivity.

しかも、本実施形態によるＤＬＴＳ測定用電極１２は密着膜１２ｂを備えていることから、測定時におけるショットキー電極の剥離が防止され、安定した測定を行うことが可能となる。但し、本発明において密着膜１２ｂを設けることは必須でなく、これを省略しても構わない。図４は、密着膜を省略した例によるＤＬＴＳ測定用電極１２の拡大図である。本例によるＤＬＴＳ測定用電極１２は、アンチモンからなるショットキー電極がシリコン基板１０の表面１０ａに直接形成されている。このような構造とした場合、図２に示した構造と比べると測定時における電極の剥離が生じやすくなるが、疑似ピークが現れない点については同様である。また、密着膜を蒸着する工程を省略できるため、低コスト化を図ることが可能となる。   Moreover, since the DLTS measurement electrode 12 according to the present embodiment includes the adhesion film 12b, the Schottky electrode is prevented from being peeled off during measurement, and stable measurement can be performed. However, it is not essential to provide the adhesion film 12b in the present invention, and this may be omitted. FIG. 4 is an enlarged view of the DLTS measurement electrode 12 according to an example in which the adhesion film is omitted. In the DLTS measurement electrode 12 according to this example, a Schottky electrode made of antimony is directly formed on the surface 10 a of the silicon substrate 10. In the case of such a structure, the electrode is more easily peeled off at the time of measurement as compared with the structure shown in FIG. 2, but the same is true in that no pseudo peak appears. In addition, since the step of depositing the adhesion film can be omitted, the cost can be reduced.

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。   The preferred embodiments of the present invention have been described above, but the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Needless to say, it is included in the range.

以下、本発明の実施例について説明するが、本発明はこの実施例に何ら限定されるものではない。   Hereinafter, although the Example of this invention is described, this invention is not limited to this Example at all.

［実施例１］
チョクラルスキー法により育成されたｐ型のシリコンウェーハ（抵抗：１０Ωｃｍ）にチタンを故意汚染した後、短冊状に切り出すことによって複数のシリコン基板サンプルを用意した。次に、シリコン基板サンプルの表面をフッ酸処理することにより、自然酸化膜を除去し、さらに純水で洗浄した後、チタンからなる密着膜及びアンチモンからなるショットキー電極をこの順に蒸着した。密着膜の膜厚は５ｎｍ、ショットキー電極の膜厚は５００ｎｍとした。これにより、実施例１のＤＬＴＳ測定用電極が完成した。 [Example 1]
A p-type silicon wafer (resistance: 10 Ωcm) grown by the Czochralski method was intentionally contaminated with titanium and then cut into strips to prepare a plurality of silicon substrate samples. Next, the surface of the silicon substrate sample was treated with hydrofluoric acid to remove the natural oxide film, and after washing with pure water, an adhesion film made of titanium and a Schottky electrode made of antimony were deposited in this order. The film thickness of the adhesion film was 5 nm, and the film thickness of the Schottky electrode was 500 nm. Thereby, the electrode for DLTS measurement of Example 1 was completed.

次に、故意汚染された別のシリコン基板サンプルを用意し、その表面をフッ酸処理することにより、自然酸化膜を除去した。さらに純水で洗浄した後、硫酸と過酸化水素水の混合液（体積比＝３：１）に浸漬することによりシリコン基板の表面に薄い化学酸化膜を形成し、純水リンスした。そして、化学酸化膜が形成されたシリコン基板にショットキー電極としてアルミニウムを１５００ｎｍ蒸着した。これにより、比較例１のＤＬＴＳ測定用電極が完成した。   Next, another silicon substrate sample which was intentionally contaminated was prepared, and the natural oxide film was removed by treating the surface with hydrofluoric acid. Further, after washing with pure water, a thin chemical oxide film was formed on the surface of the silicon substrate by immersing in a mixed solution of sulfuric acid and hydrogen peroxide (volume ratio = 3: 1) and rinsed with pure water. And aluminum was vapor-deposited 1500 nm as a Schottky electrode on the silicon substrate in which the chemical oxide film was formed. Thus, the DLTS measurement electrode of Comparative Example 1 was completed.

そして、実施例１及び比較例１のＤＬＴＳ測定用電極を用いて、ＤＬＴＳ測定を行った。結果を図５に示す。図５に示すように、比較例１のＤＬＴＳ測定用電極を用いた場合、１５０Ｋ付近に８×１０１１ｃｍ−３の上向き（凸型）ピークが現れた。ＤＬＴＳ測定において真のピークは必ず下向き（凹型）となることから、この凸型ピークは疑似ピークであることが分かる。この疑似ピークはかなりの大きさを有しているため、その近辺である７０〜１８０Ｋの温度域では欠陥・重金属の有無の判別が困難である。また、２００Ｋ及び２７０Ｋ付近にも何らかの欠陥・重金属のピークと推定されるピークが出ているが、これも擬似のピークの可能性があり一見しただけでは真のピークかどうか判別することは困難である。 Then, DLTS measurement was performed using the DLTS measurement electrodes of Example 1 and Comparative Example 1. The results are shown in FIG. As shown in FIG. 5, when the DLTS measurement electrode of Comparative Example 1 was used, an upward (convex) peak of 8 × 10 11 cm −3 appeared in the vicinity of 150K. In the DLTS measurement, the true peak is always downward (concave), and it can be seen that this convex peak is a pseudo peak. Since this pseudo peak has a considerable size, it is difficult to determine the presence / absence of a defect / heavy metal in the temperature range of 70 to 180 K in the vicinity thereof. In addition, there is a peak estimated to be a defect / heavy metal peak in the vicinity of 200K and 270K, but this is also a pseudo peak, and it is difficult to determine whether it is a true peak at first glance. is there.

これに対し、実施例１のＤＬＴＳ測定用電極を用いた場合には凸型のピークは現れず、約２００Ｋに凹型ピークが現れていることが一目で分かる。このピークのアレニウスプロットを測定したところＴｉのライブラリデータと一致し、真のピークであることが分かった。尚、実施例１のＤＬＴＳ測定用電極を用いた場合であっても、ＤＬＴＳスペクトルのブロードなうねりが３００Ｋ付近で見られるが、比較例１と比べてうねりがかなり小さいことが分かる。これにより、実施例１のＤＬＴＳ測定用電極（Ｓｂ／Ｔｉ）を用いれば、ＤＬＴＳ測定による欠陥・重金属の評価を容易に行えることが確認された。   On the other hand, when the DLTS measurement electrode of Example 1 is used, a convex peak does not appear, and a concave peak appears at about 200K at a glance. When the Arrhenius plot of this peak was measured, it coincided with the Ti library data and was found to be a true peak. Even when the DLTS measurement electrode of Example 1 is used, a broad undulation of the DLTS spectrum can be seen in the vicinity of 300K, but it can be seen that the undulation is considerably smaller than that of Comparative Example 1. Thus, it was confirmed that if the DLTS measurement electrode (Sb / Ti) of Example 1 was used, it was possible to easily evaluate defects and heavy metals by DLTS measurement.

［実施例２］
チョクラルスキー法により育成されたｐ型のシリコンウェーハ（抵抗：１０Ωｃｍ）に故意汚染などを施すことなく、短冊状に切り出すことによって複数のシリコン基板サンプルを用意した。次に、シリコン基板サンプルの表面をフッ酸処理することにより、自然酸化膜を除去し、さらに純水で洗浄した後、チタンからなる密着膜及びアンチモンからなるショットキー電極をこの順に蒸着した。密着膜の膜厚は５ｎｍ、ショットキー電極の膜厚は５００ｎｍとした。これにより、実施例２のＤＬＴＳ測定用電極が完成した。 [Example 2]
A plurality of silicon substrate samples were prepared by cutting a p-type silicon wafer (resistance: 10 Ωcm) grown by the Czochralski method into strips without intentional contamination. Next, the surface of the silicon substrate sample was treated with hydrofluoric acid to remove the natural oxide film, and after washing with pure water, an adhesion film made of titanium and a Schottky electrode made of antimony were deposited in this order. The film thickness of the adhesion film was 5 nm, and the film thickness of the Schottky electrode was 500 nm. Thereby, the electrode for DLTS measurement of Example 2 was completed.

次に、故意汚染されていない別のシリコン基板サンプルを用意し、その表面をフッ酸処理することにより、自然酸化膜を除去した。さらに純水で洗浄した後、硫酸と過酸化水素水の混合液（体積比＝３：１）に浸漬することによりシリコン基板の表面に薄い化学酸化膜を形成し、純水リンスした。そして、化学酸化膜が形成されたシリコン基板にショットキー電極としてアルミニウムを１５００ｎｍ蒸着した。これにより、比較例２のＤＬＴＳ測定用電極が完成した。   Next, another silicon substrate sample not intentionally contaminated was prepared, and the natural oxide film was removed by treating the surface with hydrofluoric acid. Further, after washing with pure water, a thin chemical oxide film was formed on the surface of the silicon substrate by immersing in a mixed solution of sulfuric acid and hydrogen peroxide (volume ratio = 3: 1) and rinsed with pure water. And aluminum was vapor-deposited 1500 nm as a Schottky electrode on the silicon substrate in which the chemical oxide film was formed. Thus, the DLTS measurement electrode of Comparative Example 2 was completed.

そして、実施例２及び比較例２のＤＬＴＳ測定用電極を用いて、ＤＬＴＳ測定を行った。結果を図６に示す。図６に示すように、比較例２のＤＬＴＳ測定用電極を用いた場合、１２４Ｋ付近に凸型ピークが現れた。また、１８０Ｋ及び２９０Ｋ付近にも何らかの欠陥・重金属のピークと推定されるピークが見られ、Ｔｉ，Ｍｏ等の重金属汚染が疑われたがアレニウスプロットを取ったところ、ライブラリとは一致しなかった。このため、当該ピークは真のピークではない擬似ピークであると判定できる。   And DLTS measurement was performed using the electrode for DLTS measurement of Example 2 and Comparative Example 2. The results are shown in FIG. As shown in FIG. 6, when the DLTS measurement electrode of Comparative Example 2 was used, a convex peak appeared near 124K. In addition, a peak presumed to be some defect / heavy metal was also observed in the vicinity of 180K and 290K, and heavy metal contamination such as Ti and Mo was suspected. For this reason, it can be determined that the peak is a pseudo peak that is not a true peak.

これに対し、実施例２のＤＬＴＳ測定用電極を用いた場合、図６に示すように測定結果はほぼフラットであり、シリコン基板に重金属汚染や結晶欠陥が存在しないことが示された。これにより、実施例２のＤＬＴＳ測定用電極（Ｓｂ／Ｔｉ）を用いれば、ＤＬＴＳスペクトルの解釈が明瞭且つ容易になることが確認された。   On the other hand, when the DLTS measurement electrode of Example 2 was used, the measurement result was almost flat as shown in FIG. 6, indicating that there was no heavy metal contamination or crystal defects in the silicon substrate. Thus, it was confirmed that the DLTS spectrum was clearly and easily interpreted using the DLTS measurement electrode (Sb / Ti) of Example 2.

［実施例３］
密着膜の材料として、チタンの代わりに鉛を用いた他は、実施例２と同様にして実施例３のＤＬＴＳ測定用電極を複数個作製し、ＤＬＴＳ測定を行った。結果を図７（ａ）〜（ｄ）に示す。図７（ａ）〜（ｄ）は、互いに異なるサンプルの測定結果である。図７（ａ）〜（ｄ）に示すように、実施例３のＤＬＴＳ測定用電極を用いた場合も測定結果は概ねフラットであった。但し、サンプルによってはＤＬＴＳ測定における温度掃引の途中で、電極の剥離に起因すると思われるノイズ成分が観測された（図７（ｃ））。 [Example 3]
A plurality of DLTS measurement electrodes of Example 3 were produced in the same manner as in Example 2 except that lead was used instead of titanium as a material for the adhesion film, and DLTS measurement was performed. The results are shown in FIGS. 7A to 7D show the measurement results of different samples. As shown in FIGS. 7A to 7D, when the DLTS measurement electrode of Example 3 was used, the measurement result was generally flat. However, depending on the sample, a noise component thought to be caused by electrode peeling was observed during the temperature sweep in the DLTS measurement (FIG. 7C).

［実施例４］
密着膜を省略した他は、実施例２と同様にして実施例４のＤＬＴＳ測定用電極を複数個作製し、ＤＬＴＳ測定を行った。結果を図８に示す。図８（ａ）に示すように、実施例４のＤＬＴＳ測定用電極を用いた場合、大部分のサンプルにおいて測定結果は概ねフラットであった。但し、図８（ｂ）に示すように、サンプルによってはＤＬＴＳ測定における温度掃引の途中で、電極の剥離に起因すると思われるノイズ成分が検出される場合があることも確認された。 [Example 4]
A plurality of DLTS measurement electrodes of Example 4 were produced in the same manner as in Example 2 except that the adhesion film was omitted, and DLTS measurement was performed. The results are shown in FIG. As shown in FIG. 8A, when the DLTS measurement electrode of Example 4 was used, the measurement result was almost flat in most samples. However, as shown in FIG. 8B, it was also confirmed that a noise component that might be caused by electrode peeling may be detected during temperature sweeping in DLTS measurement depending on the sample.

１０ シリコン基板
１０ａ シリコン基板の表面
１０ｂ シリコン基板の裏面
１２ ＤＬＴＳ測定用電極
１２ａ ショットキー電極
１２ｂ 密着膜
１４ 裏面電極
１６ 測定回路 DESCRIPTION OF SYMBOLS 10 Silicon substrate 10a Silicon substrate surface 10b Silicon substrate back surface 12 DLTS measurement electrode 12a Schottky electrode 12b Adhesion film 14 Back electrode 16 Measurement circuit

Claims (6)

シリコン基板の表面に形成されたＤＬＴＳ測定用電極であって、アンチモン（Ｓｂ）からなるショットキー電極を備えることを特徴とするＤＬＴＳ測定用電極。   A DLTS measurement electrode formed on the surface of a silicon substrate, comprising a Schottky electrode made of antimony (Sb). 前記シリコン基板と前記ショットキー電極との間に設けられた導電性の密着膜をさらに備えることを特徴とする請求項１に記載のＤＬＴＳ測定用電極。   The DLTS measurement electrode according to claim 1, further comprising a conductive adhesion film provided between the silicon substrate and the Schottky electrode. 前記密着膜がチタン（Ｔｉ）からなることを特徴とする請求項２に記載のＤＬＴＳ測定用電極。   The electrode for DLTS measurement according to claim 2, wherein the adhesion film is made of titanium (Ti). シリコン基板の表面に形成された絶縁膜を除去する工程と、
前記絶縁膜が除去された前記シリコンウェーハの表面に、アンチモン（Ｓｂ）からなるショットキー電極を形成する工程と、を備えることを特徴とするＤＬＴＳ測定用電極の製造方法。 Removing the insulating film formed on the surface of the silicon substrate;
Forming a Schottky electrode made of antimony (Sb) on the surface of the silicon wafer from which the insulating film has been removed, and a method for producing an electrode for DLTS measurement. 前記絶縁膜を除去した後、前記ショットキー電極を形成する前に、導電性の密着膜を形成する工程をさらに備えることを特徴とする請求項４に記載のＤＬＴＳ測定用電極の製造方法。   The method of manufacturing an electrode for DLTS measurement according to claim 4, further comprising a step of forming a conductive adhesion film after removing the insulating film and before forming the Schottky electrode. 前記密着膜がチタン（Ｔｉ）からなることを特徴とする請求項５に記載のＤＬＴＳ測定用電極の製造方法。   The method for manufacturing an electrode for DLTS measurement according to claim 5, wherein the adhesion film is made of titanium (Ti).
JP2009285614A 2009-12-16 2009-12-16 DLTS measurement electrode and manufacturing method thereof Active JP5564928B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009285614A JP5564928B2 (en) 2009-12-16 2009-12-16 DLTS measurement electrode and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009285614A JP5564928B2 (en) 2009-12-16 2009-12-16 DLTS measurement electrode and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011129650A true JP2011129650A (en) 2011-06-30
JP5564928B2 JP5564928B2 (en) 2014-08-06

Family

ID=44291940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009285614A Active JP5564928B2 (en) 2009-12-16 2009-12-16 DLTS measurement electrode and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5564928B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112370A (en) * 2015-06-30 2017-08-29 富士电机株式会社 Semiconductor device and its manufacture method
JP2020115531A (en) * 2019-01-18 2020-07-30 グローバルウェーハズ・ジャパン株式会社 Method for manufacturing electrode for dlts measurement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691440A (en) * 1979-12-26 1981-07-24 Hitachi Ltd Method for evaluating and producing semiconductor crystal
JP2003142696A (en) * 2001-10-31 2003-05-16 Fuji Electric Co Ltd Schottky barrier diode
JP2008258544A (en) * 2007-04-09 2008-10-23 Shin Etsu Handotai Co Ltd Electrode and method of forming electrode
JP2009249706A (en) * 2008-04-09 2009-10-29 Sumco Corp Mask for vapor deposition, method for producing vapor-deposition pattern using the same, method for producing sample for evaluating semiconductor wafer, method for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5691440A (en) * 1979-12-26 1981-07-24 Hitachi Ltd Method for evaluating and producing semiconductor crystal
JP2003142696A (en) * 2001-10-31 2003-05-16 Fuji Electric Co Ltd Schottky barrier diode
JP2008258544A (en) * 2007-04-09 2008-10-23 Shin Etsu Handotai Co Ltd Electrode and method of forming electrode
JP2009249706A (en) * 2008-04-09 2009-10-29 Sumco Corp Mask for vapor deposition, method for producing vapor-deposition pattern using the same, method for producing sample for evaluating semiconductor wafer, method for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107112370A (en) * 2015-06-30 2017-08-29 富士电机株式会社 Semiconductor device and its manufacture method
JP2020115531A (en) * 2019-01-18 2020-07-30 グローバルウェーハズ・ジャパン株式会社 Method for manufacturing electrode for dlts measurement
JP7220572B2 (en) 2019-01-18 2023-02-10 グローバルウェーハズ・ジャパン株式会社 Method for preparing electrode for DLTS measurement

Also Published As

Publication number Publication date
JP5564928B2 (en) 2014-08-06

Similar Documents

Publication Publication Date Title
KR101128933B1 (en) Method of Evaluating Crystal Defect of Silicon Wafer
JP6047551B2 (en) Wafer contamination measuring apparatus and wafer contamination measuring method
Sakamoto et al. Investigation of barrier-layer materials for Mg 2 Si/Ni interfaces
JP3044881B2 (en) Method for analyzing metal impurities in surface oxide film of semiconductor substrate
JP5564928B2 (en) DLTS measurement electrode and manufacturing method thereof
TWI244130B (en) Method of reclaiming silicon wafers
JP5975627B2 (en) Silicon carbide semiconductor device manufacturing method and inspection method thereof, and silicon carbide semiconductor wafer manufacturing method and inspection method thereof
JP6014321B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
Comizzoli et al. Corrosion of Aluminum IC Metaillization with Defective Surface Passivation Layer
US20110086442A1 (en) Copper contamination detection method and system for monitoring copper contamination
Beebe et al. Monitoring wafer cleanliness and metal contamination via VPD ICP-MS: Case studies for next generation requirements
JP2016029380A (en) Method of manufacturing radiation detection element
JP6268676B2 (en) Electrode formation method
JP5541190B2 (en) Metal impurity concentration evaluation method for P-type silicon wafer
JP2004235350A (en) Crystal defect evaluating method of soi wafer and etching liquid
CN105466976B (en) Hydrogen gas sensor core dielectric material, hydrogen gas sensor core and preparation method and application
JP6003447B2 (en) Method for evaluating metal contamination of semiconductor substrate and method for manufacturing semiconductor substrate
JP4003032B2 (en) Semiconductor wafer evaluation method
EP3113214B1 (en) Method of managing dlts measurement apparatus
US20200335326A1 (en) Cleaning Chemical Composition for the Removal of an Amorphous Passivation Layer at the Surface of Crystalline Materials
KR100872958B1 (en) Method of error detection for analyzing system of wafer defect using copper decoration device
JP7220572B2 (en) Method for preparing electrode for DLTS measurement
JP3704426B2 (en) Evaluation method of metal impurity precipitation history
JP6270498B2 (en) Radiation detection element and method for manufacturing radiation detection element
JP2008258544A (en) Electrode and method of forming electrode

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140602

R150 Certificate of patent or registration of utility model

Ref document number: 5564928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250