JP2011124333A - Led mounting board - Google Patents
Led mounting board Download PDFInfo
- Publication number
- JP2011124333A JP2011124333A JP2009279593A JP2009279593A JP2011124333A JP 2011124333 A JP2011124333 A JP 2011124333A JP 2009279593 A JP2009279593 A JP 2009279593A JP 2009279593 A JP2009279593 A JP 2009279593A JP 2011124333 A JP2011124333 A JP 2011124333A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- led
- led mounting
- varistor
- terminal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
- H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
- H01L2224/4848—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
Landscapes
- Thermistors And Varistors (AREA)
- Led Device Packages (AREA)
Abstract
Description
本発明はLED実装用基板に関し、特に照明用のLED回路を実現するためのLED実装用基板に関する。 The present invention relates to an LED mounting substrate, and more particularly to an LED mounting substrate for realizing an LED circuit for illumination.
近年、従来の光源を置き換えるものとして、LED(Light Emitting Diode)が注目されている。LEDは、電球や蛍光灯などの従来から存在する光源に比べて長寿命、低消費電力などの特徴を有し、部屋の照明器具の他、液晶ディスプレイのバックライトなどにも用いられるようになっている。 In recent years, LEDs (Light Emitting Diodes) have attracted attention as replacements for conventional light sources. LEDs have features such as longer life and lower power consumption than conventional light sources such as light bulbs and fluorescent lamps, and have come to be used for backlights of liquid crystal displays in addition to lighting fixtures in rooms. ing.
ところで、照明用のLED回路には、通常、LEDを静電破壊から防御するための静電破壊対策が施される。つまり、静電気によって発生する大電流がLEDに直接流れないようにする仕組みが設けられており、代表的な例では、静電気が加わった場合にのみ導通するバイパス回路が設けられる。 By the way, the LED circuit for illumination is usually provided with an electrostatic breakdown countermeasure for protecting the LED from electrostatic breakdown. That is, a mechanism for preventing a large current generated by static electricity from flowing directly to the LED is provided, and in a typical example, a bypass circuit that conducts only when static electricity is applied is provided.
特許文献1には、ツェナーダイオードを用いるバイパス回路の例が開示されている。この例によるLED回路は、直列に接続された複数のLEDからなるLED直列回路が並列に複数接続された構成を有しており、LED直列回路ごとに、各LEDとは逆極性のツェナーダイオードが並列に接続される。ツェナーダイオードのツェナー電圧は、LEDの発光電圧より大きく静電気電圧より小さい値に設計されている。したがって、通常の動作状態ではツェナーダイオードは導通せず、電流はLED直列回路側を流れる一方、静電気が発生した場合にはツェナーダイオードが導通し、電流の大部分はツェナーダイオード側を流れるようになる。
特許文献2には、LED回路ではなく単体のLED部品の例ではあるが、バリスタ素子を用いるバイパス回路の例が開示されている。このLED部品ではバリスタ素子内蔵基板上にLEDが搭載されており、LEDと並列にバリスタ素子が接続される。バリスタ素子のバリスタ電圧も、LEDの発光電圧より大きく静電気電圧より小さい値に設計されている。したがって、通常の動作状態ではバリスタ素子は導通せず、電流はLED側を流れる一方、静電気が発生した場合にはバリスタ素子が導通し、電流の大部分はバリスタ素子側を流れるようになる。
また、照明用のLED回路では、特許文献1に記載されているようなLED直列回路が用いられるが、LED直列回路には、1つのLEDが断線すると他のLEDも点灯しなくなるという問題がある。特許文献1のLED回路では、静電破壊対策用のツェナーダイオードとは別に、個々のLEDと並列に、逆極性のツェナーダイオードを断線時のバイパス回路として接続することで、この問題を解決している。
Further, in the LED circuit for illumination, an LED series circuit as described in
しかしながら、上記特許文献1に記載のLED回路には、小型化に向かないという問題がある。すなわち、このLED回路は印刷配線板の両面にリード部品を実装することで構成されているため、小型化に限界がある。
However, the LED circuit described in
上記特許文献2に記載のLED部品はバリスタ素子内蔵基板を用いているが、照明用のLED回路を構成する観点からは、小型化に資するものではない。つまり、特許文献2に記載のLED部品は上述した断線時のバイパス回路を有していないため、照明用のLED回路を構成しようとすると、特許文献1と同様にリード部品を用いて断線時のバイパス回路を設ける必要があり、小型化できない。
Although the LED component described in
加えて、上記特許文献2に記載のLED部品内のバリスタ素子は、照明用のLED回路を構成する場合には静電破壊対策としての用をなさず、静電破壊対策用のバイパス回路も、特許文献1と同様にリード部品を用いて設ける必要がある。すなわち、特許文献2に記載のLED部品を直列に接続する場合、バリスタ素子も直列に接続されることになり、これら直列接続された各バリスタ素子が導通するために必要な静電気電圧の大きさは、各バリスタ素子のバリスタ電圧の合計値となってしまう。この値は非常に大きな値であるため、バリスタ素子は実質的に静電破壊対策としての用をなさなくなる。したがって、バリスタ素子とは別に静電破壊対策用のバイパス回路を設ける必要が生じ、結局、余計なバリスタ素子を有する分、特許文献1に記載のLED回路に比べて大型化されたLED回路しか実現できないことになる。
In addition, the varistor element in the LED component described in
したがって、本発明の目的の一つは、小型化された照明用のLED回路を実現するためのLED実装用基板を提供することにある。 Accordingly, an object of the present invention is to provide an LED mounting substrate for realizing a miniaturized LED circuit for illumination.
上記課題を解決するための本発明によるLED実装用基板は、それぞれLEDのアノード及びカソードが接続されるアノード電極及びカソード電極からなるLED実装用電極対と、前記アノード電極に接続される第1の端子電極と、前記カソード電極に接続される第2の端子電極と、第3の端子電極とを備え、前記LEDと並列に接続され、前記LEDの発光電圧より高いトリガ電圧を有するバイパス素子が形成されたバイパス層と、前記第1の端子電極と前記第3の端子電極との間に接続され、前記トリガ電圧より高いバリスタ電圧を有し、前記バイパス素子より応答速度の速い第1のバリスタ素子が形成されたバリスタ層とが積層された構造を有することを特徴とする。 An LED mounting substrate according to the present invention for solving the above-described problems includes an LED mounting electrode pair comprising an anode electrode and a cathode electrode to which an anode and a cathode of an LED are connected, respectively, and a first electrode connected to the anode electrode. A bypass element comprising a terminal electrode, a second terminal electrode connected to the cathode electrode, and a third terminal electrode, connected in parallel with the LED and having a trigger voltage higher than the light emission voltage of the LED is formed. A first varistor element connected between the bypass layer, the first terminal electrode and the third terminal electrode, having a varistor voltage higher than the trigger voltage and having a faster response speed than the bypass element. The varistor layer in which is formed is laminated.
本発明によれば、1枚のLED実装用基板に、断線時のバイパス回路として機能するバイパス素子が形成されたバイパス層と、静電破壊対策用のバイパス回路として機能するバリスタ素子が形成されたバリスタ層とを内蔵し、しかもバリスタ素子を第1の端子電極と第2の端子電極との間ではなく第1の端子電極と第3の端子電極との間に接続したので、小型化された照明用のLED回路が実現される。 According to the present invention, a bypass layer in which a bypass element that functions as a bypass circuit at the time of disconnection is formed on one LED mounting substrate, and a varistor element that functions as a bypass circuit for countermeasures against electrostatic breakdown are formed. Since the varistor layer is built in and the varistor element is connected between the first terminal electrode and the third terminal electrode instead of between the first terminal electrode and the second terminal electrode, the size is reduced. An LED circuit for illumination is realized.
上記LED実装用基板において、前記LED実装用電極対及び前記第1の端子電極はそれぞれ、前記バリスタ層の上側及び下側に形成され、少なくとも前記バリスタ層を貫通し、前記アノード電極と前記第1の端子電極とを接続する第1のスルーホール電極をさらに備え、前記第1のバリスタ素子の一端は、前記第1のスルーホール電極によって前記第1の端子電極と接続されることとしてもよい。さらに、前記第3の端子電極は前記バリスタ層の下面に形成され、前記バリスタ層に設けられ、前記バリスタ層の下面で前記第3の端子電極と接続される第3のスルーホール電極をさらに備え、前記第1のバリスタ素子の他端は、前記第2のスルーホール電極によって前記第3の端子電極と接続されることとしてもよい。 In the LED mounting substrate, the LED mounting electrode pair and the first terminal electrode are respectively formed above and below the varistor layer, penetrate at least the varistor layer, and pass through the anode electrode and the first electrode. A first through-hole electrode that connects to the first terminal electrode, and one end of the first varistor element may be connected to the first terminal electrode by the first through-hole electrode. Further, the third terminal electrode is formed on the lower surface of the varistor layer, further provided with a third through-hole electrode provided on the varistor layer and connected to the third terminal electrode on the lower surface of the varistor layer. The other end of the first varistor element may be connected to the third terminal electrode by the second through-hole electrode.
また、上記LED実装用基板において、第4の端子電極をさらに備え、前記バリスタ層には、前記第2の端子電極と前記第4の端子電極との間に接続され、前記トリガ電圧より高いバリスタ電圧を有し、前記バイパス素子より応答速度の速い第2のバリスタ素子がさらに形成されることとしてもよい。また、前記LED実装用電極対及び前記第2の端子電極はそれぞれ、前記バリスタ層の上側及び下側に形成され、少なくとも前記バリスタ層を貫通し、前記カソード電極と前記第2の端子電極とを接続する第2のスルーホール電極をさらに備え、前記第2のバリスタ素子の一端は、前記第2のスルーホール電極によって前記第2の端子電極と接続されることとしてもよい。さらに、前記第4の端子電極は前記バリスタ層の下面に形成され、前記バリスタ層に設けられ、前記バリスタ層の下面で前記第4の端子電極と接続される第4のスルーホール電極をさらに備え、前記第2のバリスタ素子の他端は、前記第4のスルーホール電極によって前記第4の端子電極と接続されることとしてもよい。 The LED mounting substrate further includes a fourth terminal electrode, and the varistor layer is connected between the second terminal electrode and the fourth terminal electrode, and is higher than the trigger voltage. A second varistor element having a voltage and a response speed faster than the bypass element may be further formed. The LED mounting electrode pair and the second terminal electrode are respectively formed on the upper side and the lower side of the varistor layer, penetrate at least the varistor layer, and connect the cathode electrode and the second terminal electrode. A second through-hole electrode to be connected may be further provided, and one end of the second varistor element may be connected to the second terminal electrode by the second through-hole electrode. The fourth terminal electrode is further formed on a lower surface of the varistor layer, further provided with a fourth through-hole electrode provided on the varistor layer and connected to the fourth terminal electrode on the lower surface of the varistor layer. The other end of the second varistor element may be connected to the fourth terminal electrode by the fourth through-hole electrode.
また、上記各LED実装用基板において、前記LED実装用電極対を複数有し、前記第1の端子電極は、前記複数のLED実装用電極対を構成する複数のアノード電極のうちの少なくとも一つと接続され、前記第2の端子電極は、前記複数のLED実装用電極対を構成する複数のカソード電極のうちの少なくとも一つと接続され、前記バイパス層は、前記LED実装用電極対ごとに前記バイパス素子を有し、該各バイパス素子は、対応する前記LED実装用電極対のアノード電極とカソード電極との間に接続されることとしてもよい。さらに、前記複数のLED実装用電極対はm行n列のマトリクス状に配置され、各行の第k列目(1<k<n)の前記LED実装用電極対のカソード電極は、同一行の第k+1列目の前記LED実装用電極対のアノード電極と接続され、第1列目の前記各LED実装用電極対に含まれる前記各アノード電極は前記第1の端子電極と接続され、第n列目の前記各LED実装用電極対に含まれる前記各カソード電極は前記第2の端子電極と接続されることとしてもよい。 Each of the LED mounting substrates includes a plurality of the LED mounting electrode pairs, and the first terminal electrode includes at least one of a plurality of anode electrodes constituting the plurality of LED mounting electrode pairs. The second terminal electrode is connected to at least one of a plurality of cathode electrodes constituting the plurality of LED mounting electrode pairs, and the bypass layer is connected to the bypass for each of the LED mounting electrode pairs. Each of the bypass elements may be connected between an anode electrode and a cathode electrode of the corresponding LED mounting electrode pair. Further, the plurality of LED mounting electrode pairs are arranged in a matrix of m rows and n columns, and the cathode electrodes of the LED mounting electrode pairs in the k-th column (1 <k <n) of each row are in the same row. It is connected to the anode electrode of the LED mounting electrode pair in the (k + 1) th row, each anode electrode included in each LED mounting electrode pair in the first row is connected to the first terminal electrode, and nth Each cathode electrode included in each LED mounting electrode pair in a row may be connected to the second terminal electrode.
本発明によれば、小型化された照明用のLED回路が実現される。 According to the present invention, a miniaturized LED circuit for illumination is realized.
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
図1は、本発明の第1の実施の形態によるLED実装用基板10の上面図である。同図において破線で示す構成は、基板内部又は下面に存在する構成の一部を透過的に示したものである。また、図2(a)は、図1のA−A’線断面図であり、図2(b)は、図1のB−B’線断面図である。また、図3は、LED実装用基板10の等価回路図である。なお、これらの図にはLED実装用基板10の上面に実装されるLED1も描画している。
FIG. 1 is a top view of an
図1乃至図3に示すように、本実施の形態によるLED実装用基板10は、1つのLED1を実装するための基板である。図1に示すように、LED実装用基板10の上面には、LED1のアノードが接続されるアノード電極11と、LED1のカソードが接続されるカソード電極12とが1つずつ形成されており、これらはLED実装用電極対を構成する。LED1とアノード電極11及びカソード電極12とは、それぞれ図2(a)に示すように、ボンディングワイヤ2及び3によって接続される。
As shown in FIGS. 1 to 3, the
LED実装用基板10は、図2(a)及び(b)に示すように、バイパス層30と、バイパス層30の下側に形成されたバリスタ層40とからなる積層構造を有する。バイパス層30は絶縁体内部にバイパス素子31が形成された構造を有し、バリスタ層40は絶縁体内部にバリスタ素子41(第1のバリスタ素子)が形成された構造を有する。これら各素子の詳細については後述する。
As shown in FIGS. 2A and 2B, the
LED実装用基板10の下面には、第1〜第3の端子電極21〜23が形成される。また、LED実装用基板10の内部には、第1〜第3のスルーホール電極25〜27が設けられる。第1及び第2のスルーホール電極25,26はバイパス層30及びバリスタ層40を貫通して設けられ、第3のスルーホール電極27はバリスタ層40内に設けられる。第1のスルーホール電極25は、図2(a)に示すように、LED実装用基板10の上面でアノード電極11と接続し、下面で第1の端子電極21と接続している。同様に、第2のスルーホール電極26は、LED実装用基板10の上面でカソード電極12と接続し、下面で第2の端子電極22と接続している。また、第3のスルーホール電極27は、LED実装用基板10の下面で第3の端子電極23と接続している。
First to third
バイパス層30内に設けられるバイパス素子31は、図2(a)に示すように、上部電極パターン32と下部電極パターン33とにより薄膜絶縁体34を挟んだ構造を有しており、図3にも示すようにLED1と並列に接続される。
As shown in FIG. 2A, the
図2(a)を参照して具体的な構造を説明すると、下部電極パターン33はバリスタ層40の上面に形成されており、第2のスルーホール電極26と接続している。一方、上部電極パターン32は、バリスタ層40の上面に形成され、第1のスルーホール電極25と接続する導体パターン35を介して、第1のスルーホール電極25と接続している。したがって、バイパス素子31は、アノード電極11とカソード電極12の間を、LED1と並列に接続されることになる。
The specific structure will be described with reference to FIG. 2A. The
バイパス素子31は、いわゆるアンチヒューズ素子と同様の機能を有し、並列に接続されたLED1が断線した際のバイパス回路として機能する。すなわち、バイパス素子31は、LED1の発光電圧より高いトリガ電圧を有しており、上部電極パターン32と下部電極パターン33の間の電位差がこのトリガ電圧より低い間は、通常数MΩの高抵抗状態を維持する。一方、上部電極パターン32と下部電極パターン33の間の電位差がトリガ電圧を上回ると、その、バイパス素子31は低抵抗状態となる。薄膜絶縁体34が絶縁破壊されるためである。
The
ここで、バイパス素子31の応答速度は数ミリ秒から数十ミリ秒である。すなわち、バイパス素子31は、上部電極パターン32と下部電極パターン33の間の電位差がトリガ電圧を上回る状態が数ミリ秒から数十ミリ秒にわたって継続した場合に初めて、低抵抗状態となる。
Here, the response speed of the
バリスタ層40内に設けられるバリスタ素子41は、複数の上部電極パターン42と複数の下部電極パターン43とが、図2(a)及び(b)に示すように、バリスタ層40を構成する絶縁体を挟んで交互に対向配置された構造を有し、図3にも示すように第1の端子電極21と第3の端子電極23の間に接続される。
The
図2(a)及び(b)を参照して具体的な構造を説明すると、上部電極パターン42は、バリスタ層40内で第1のスルーホール電極25と接続している。一方、下部電極パターン43は、バリスタ層40内で第3のスルーホール電極27と接続している。したがって、バリスタ素子41は、第1の端子電極21と第3の端子電極23の間に接続されることになる。
A specific structure will be described with reference to FIGS. 2A and 2B. The
バリスタ素子41にはバリスタ電圧が設定される。バリスタ素子41は、上部電極パターン42と下部電極パターン43の間の電位差がバリスタ電圧よりも高くなった場合にのみ導通し、その他の場合には非導通となる性質を有する。
A varistor voltage is set in the
バリスタ素子41は静電破壊対策用に設けられるものであるので、静電気が入力された際に速やかに導通状態となり、LED1やバイパス素子31に大電流が流れないようにする必要がある。そのため、バリスタ素子41の応答速度は、バイパス素子31の応答速度よりも速い数ナノ秒から数十ナノ秒に設定される。また、バリスタ素子41のバリスタ電圧は、バイパス素子31のトリガ電圧よりも高い値に設定される。
Since the
以下、本実施の形態によるLED実装用基板10の動作について、具体的なLED照明用回路の例を挙げて説明する。
Hereinafter, the operation of the
図4は、LED実装用基板10を用いて構成したLED照明用回路の回路図である。同図に示すLED照明用回路は、それぞれがLED実装用基板10に設置された複数のLED1を直列に配置した、LED直列回路である。実際にはスイッチなどもあるが、ここでは省略する。
FIG. 4 is a circuit diagram of an LED illumination circuit configured using the
図4において最も左側に位置するLED実装用基板10の第1の端子電極21は直流電源50の正極側に接続され、最も右側に位置するLED実装用基板10の第2の端子電極22は直流電源50の負極側に接続される。また、最も左側に位置するLED実装用基板10以外のLED実装用基板10の第1の端子電極21は、その左側に位置するLED実装用基板10の第2の端子電極22と接続される。また、各LED実装用基板10の第3の端子電極23は直流電源50の負極側に接続される。
In FIG. 4, the first
直流電源50の電圧は、各LED1の発光電圧の合計を超える値に設定される。したがって、すべてのLED1が断線していない状態では、各LED1のアノードとカソードの間に発光電圧を超える電圧が印加され、各LED1は点灯する。
The voltage of the
あるLED1が断線した場合、そのLED1と並列に接続されているバイパス素子31には、LED1の発光電圧より高い電圧が印加されることになる。バイパス素子31のトリガ電圧は、この時バイパス素子31に印加される電圧よりも低い値に設定される。したがって、印加された電圧によりバイパス素子31は低抵抗状態に変化し、電流はバイパス素子31を介して流れるようになるので、1つのLED1が断線しても他のLED1の点灯状態は維持される。
When a
回路に静電気が入力された場合には、いずれかのバリスタ素子41が導通し、電流をバイパスする。また、各バリスタ素子41が互いに並列に接続されていることから、いずれかのバリスタ素子41が導通するために必要な静電気電圧の大きさは、個々のバリスタ素子41のバリスタ電圧に等しく、各バリスタ素子のバリスタ電圧の合計値ではない。したがって、図4のLED照明用回路では、各LED1を適切に静電破壊から防御することが実現されている。
When static electricity is input to the circuit, one of the
なお、静電気が実際に入力される可能性は、LED実装用基板10にLED1が搭載された後、図4に示すLED照明用回路を組み立てる前の状態(以下、「1チップ状態」という。)において、最も高くなる。本実施の形態においては、LED実装用基板10ごとにバリスタ素子41が設けられているので、1チップ状態において効果的に、LED1を静電破壊から防御することが可能になっている。
The possibility that the static electricity is actually input is a state before the LED lighting circuit shown in FIG. 4 is assembled after the
以上説明したように、本実施の形態によるLED実装用基板10では、1枚のLED実装用基板10に、断線時のバイパス回路として機能するバイパス素子31が形成されたバイパス層30と、静電破壊対策用のバイパス回路として機能するバリスタ素子41が形成されたバリスタ層40とを内蔵し、しかもバリスタ素子41を端子電極21と端子電極22との間ではなく端子電極21と端子電極23との間に接続したので、小型化された照明用のLED回路が実現される。
As described above, in the
図5は、本発明の第2の実施の形態によるLED実装用基板10の上面図である。同図において破線で示す構成は、基板内部又は下面に存在する構成の一部を透過的に示したものである。また、図6(a)は、図5のC−C’線断面図であり、図6(b)は、図5のD−D’線断面図である。なお、これらの図にはLED実装用基板10の上面に実装されるLED1も描画している。また、図7は、本実施の形態によるLED実装用基板10を用いて構成したLED照明用回路の回路図である。
FIG. 5 is a top view of the
図5乃至図7に示すように、本実施の形態によるLED実装用基板10には、複数のLED1が実装される。複数のLED1を実装するために、LED実装用基板10は、アノード電極11及びカソード電極12からなるLED実装用電極対13を複数有する。各LED1は、ワイヤボンディングにより1つずつLED実装用電極対13と接続される。
As shown in FIGS. 5 to 7, a plurality of
LED実装用基板10の下面に形成される第1の端子電極21は、複数のLED実装用電極対13を構成する複数のアノード電極11のうちの少なくとも一つと接続される。同様に、LED実装用基板10の下面に形成される第2の端子電極22は、複数のLED実装用電極対13を構成する複数のカソード電極12のうちの少なくとも一つと接続される。また、バイパス層30は、LED実装用電極対13ごとにバイパス素子31を有し、各バイパス素子31は、対応するLED実装用電極対13のアノード電極11とカソード電極12との間に接続される。
The first
より具体的には、各LED実装用電極対13は、図5に示すように、m行n列のマトリクス状に配置される。なお、図5ではm=n=5としているが、m,nの値はこれに限られるものではない。
More specifically, each LED mounting
第1列目(図5では最も左側の列)の各LED実装用電極対13に含まれるアノード電極11は、一体化されて1つの電極パターン14を構成する。また、第n列目(図5では最も右側の列)の各LED実装用電極対13に含まれるカソード電極12は、一体化されて1つの電極パターン15を構成する。電極パターン14,15はそれぞれ、第1の実施の形態で説明したものと同様の第1及び第2のスルーホール電極25,26により、LED実装用基板10の下面に形成される第1及び第2の端子電極21,22と接続される。
The
各行の第k列目(1≦k<n)のLED実装用電極対13のカソード電極12は、同一行の第k+1列目のLED実装用電極対13のアノード電極11とともに一体化され、図5に示す電極パターン16を構成する。逆に言えば、電極パターン16は、左側に位置するLED実装用電極対13のカソード電極12と、右側に位置するLED実装用電極対13のアノード電極11とを兼ねている。
The
各電極パターン16は、バイパス層30に設けられたスルーホール電極36の上端と接続している。スルーホール電極36は、LED実装用電極対13ごとにバイパス素子31を配置するために設けられるものである。スルーホール電極36と、行方向に隣接する隣接する他のスルーホール電極36(若しくは第1のスルーホール電極25又は第2のスルーホール電極26)との間には、バイパス素子31が設けられる。各バイパス素子31の具体的な構造及び機能は、図2(a)を参照しながら説明したバイパス素子31の構造と同様である。
Each
バリスタ層40内には、バリスタ素子41が設けられる。バリスタ素子41の構造及び機能も、図2(a)などを参照しながら説明したバリスタ素子41と同様である。
A
図7の回路に示すように、第1の端子電極21は直流電源50の正極側に接続され、第2の端子電極22は直流電源50の負極側に接続される。また、第3の端子電極23は接地される。この構成により、図4を参照して説明したLED照明用回路と同様に、断線していない各LED1は点灯し、断線したLED1と並列に接続されたバイパス素子31は低抵抗状態に変化する。
As shown in the circuit of FIG. 7, the first
バリスタ素子41は、図4のLED照明用回路とは異なって回路全体に1つしか設置されていない。しかしながら、本実施の形態によるLED実装用基板10は、5行5列に配置された25個のLED1がすべて1チップ上に形成されているものであるため、回路全体に1つのバリスタ素子41であっても、上述した1チップ状態において効果的に、各LED1を静電破壊から防御することが可能になっている。
Unlike the LED illumination circuit of FIG. 4, only one
以上説明したように、本実施の形態によるLED実装用基板10では、複数のLED1が実装される1枚のLED実装用基板10に、断線時のバイパス回路として機能するバイパス素子31がLED1ごとに形成されたバイパス層30と、静電破壊対策用のバイパス回路として機能するバリスタ素子41が形成されたバリスタ層40とが内蔵される。しかもバリスタ素子41は、端子電極21と端子電極22との間ではなく端子電極21と端子電極23との間に接続されている。したがって、小型化された照明用のLED回路が実現される。
As described above, in the
図8は、本発明の第3の実施の形態によるLED実装用基板10の上面図である。同図において破線で示す構成は、基板内部又は下面に存在する構成の一部を透過的に示したものである。また、図9(a)は、図8のE−E’線断面図であり、図9(b)は、図5のF−F’線断面図である。なお、これらの図にはLED実装用基板10の上面に実装されるLED1も描画している。また、図10は、本実施の形態によるLED実装用基板10を用いて構成したLED照明用回路の回路図である。
FIG. 8 is a top view of the
図10を図7と比較すると明らかなように、本実施の形態によるLED実装用基板10は、バリスタ素子44(第2のバリスタ素子)を設けた点で、第2の実施の形態によるLED実装用基板10と相違する。以下、この相違点を中心に説明する。
As is clear from comparison of FIG. 10 with FIG. 7, the
図8及び図9(a)に示すように、本実施の形態によるLED実装用基板10の下面には、第1〜第3の端子電極21〜23に加えて第4の端子電極24が形成される。また、バリスタ層40内には第4のスルーホール電極28が設けられる。第4のスルーホール電極28は、LED実装用基板10の下面で第4の端子電極24と接続している。
8 and 9A, a fourth
バリスタ素子44は、複数の上部電極パターン45と複数の下部電極パターン46とが、図9(a)及び(b)に示すように、バリスタ層40を構成する絶縁体を挟んで交互に対向配置された構造を有し、図10にも示すように第2の端子電極22と第4の端子電極24の間に接続される。
In the
図9(a)及び(b)を参照して具体的な構造を説明すると、上部電極パターン45は、バリスタ層40内で第2のスルーホール電極26と接続している。一方、下部電極パターン46は、バリスタ層40内で第4のスルーホール電極28と接続している。したがって、バリスタ素子44は、第2の端子電極22と第4の端子電極24の間に接続されることになる。
A specific structure will be described with reference to FIGS. 9A and 9B. The
バリスタ素子44にもバリスタ電圧が設定される。バリスタ素子44は、上部電極パターン42と下部電極パターン43の間の電位差がバリスタ電圧よりも高くなった場合にのみ導通し、その他の場合には非導通となる性質を有する。
A varistor voltage is also set for the
バリスタ素子44も、バリスタ素子41と同様に静電破壊対策用に設けられるものであるので、静電気が入力された際に速やかに導通状態となり、LED1やバイパス素子31に大電流が流れないようにする必要がある。そのため、バリスタ素子44の応答速度も、バイパス素子31の応答速度よりも速い数ナノ秒から数十ナノ秒に設定される。また、バリスタ素子44のバリスタ電圧は、バイパス素子31のトリガ電圧よりも高い値に設定される。バリスタ素子44の具体的な構成は、上述したバリスタ素子41の構成と同様で構わない。
Similarly to the
なお、バリスタ素子44を設けたことにより、バリスタ素子41の形成領域は第2の実施の形態に比べて半減している。バリスタ素子44の形成領域も、第2の実施の形態に比べれば半分である。
Since the
回路に静電気が入力された場合、バリスタ素子41,44がいずれか一方又は両方が導通し、電流をバイパスする。したがって、本実施の形態によるLED実装用基板10では、第2の実施の形態によるLED実装用基板10に比べてさらに効果的に、各LED1を静電破壊から防御することが可能になっている。
When static electricity is input to the circuit, one or both of the
以上説明したように、本実施の形態によるLED実装用基板10では、複数のLED1が実装される1枚のLED実装用基板10に、断線時のバイパス回路として機能するバイパス素子31がLED1ごとに形成されたバイパス層30と、静電破壊対策用のバイパス回路として機能するバリスタ素子41,44が形成されたバリスタ層40とが内蔵される。しかもバリスタ素子41,44は、いずれも端子電極21と端子電極22との間ではなく、それぞれ端子電極21と端子電極23との間、端子電極22と端子電極24との間に接続されている。したがって、小型化された照明用のLED回路が実現される。
As described above, in the
以上、本発明の好ましい実施の形態について説明したが、本発明はこうした実施の形態に何等限定されるものではなく、本発明が、その要旨を逸脱しない範囲において、種々なる態様で実施され得ることは勿論である。 As mentioned above, although preferable embodiment of this invention was described, this invention is not limited to such embodiment at all, and this invention can be implemented in various aspects in the range which does not deviate from the summary. Of course.
例えば、第1の実施の形態によるLED実装用基板10に、第3の実施の形態で説明したバリスタ素子44を内蔵するようにしてもよい。こうすることで、より効果的にLED1を静電破壊から防御することが可能になる。
For example, the
1 LED
2,3 ボンディングワイヤ
10 LED実装用基板
11 アノード電極
12 カソード電極
13 LED実装用電極対
14〜16 電極パターン
21〜24 第1〜第4の端子電極
25〜28 第1〜第4のスルーホール電極
30 バイパス層
31 バイパス素子
32,42,45 上部電極パターン
33,43,46 下部電極パターン
34 薄膜絶縁体
35 導体パターン
36 スルーホール電極
40 バリスタ層
41,44 バリスタ素子
50 直流電源
1 LED
2, 3
Claims (8)
前記アノード電極に接続される第1の端子電極と、
前記カソード電極に接続される第2の端子電極と、
第3の端子電極とを備え、
前記LEDと並列に接続され、前記LEDの発光電圧より高いトリガ電圧を有するバイパス素子が形成されたバイパス層と、
前記第1の端子電極と前記第3の端子電極との間に接続され、前記トリガ電圧より高いバリスタ電圧を有し、前記バイパス素子より応答速度の速い第1のバリスタ素子が形成されたバリスタ層とが積層された構造を有することを特徴とするLED実装用基板。 LED mounting electrode pairs each consisting of an anode electrode and a cathode electrode to which the anode and cathode of the LED are connected;
A first terminal electrode connected to the anode electrode;
A second terminal electrode connected to the cathode electrode;
A third terminal electrode;
A bypass layer connected in parallel with the LED and having a bypass element having a trigger voltage higher than a light emission voltage of the LED;
A varistor layer connected between the first terminal electrode and the third terminal electrode and having a varistor voltage higher than the trigger voltage and having a faster response speed than the bypass element. And a substrate for LED mounting, characterized by having a structure in which and are laminated.
少なくとも前記バリスタ層を貫通し、前記アノード電極と前記第1の端子電極とを接続する第1のスルーホール電極をさらに備え、
前記第1のバリスタ素子の一端は、前記第1のスルーホール電極によって前記第1の端子電極と接続されることを特徴とする請求項1に記載のLED実装用基板。 The LED mounting electrode pair and the first terminal electrode are formed above and below the varistor layer, respectively.
A first through-hole electrode that penetrates at least the varistor layer and connects the anode electrode and the first terminal electrode;
2. The LED mounting substrate according to claim 1, wherein one end of the first varistor element is connected to the first terminal electrode by the first through-hole electrode.
前記バリスタ層に設けられ、前記バリスタ層の下面で前記第3の端子電極と接続される第3のスルーホール電極をさらに備え、
前記第1のバリスタ素子の他端は、前記第3のスルーホール電極によって前記第3の端子電極と接続されることを特徴とする請求項2に記載のLED実装用基板。 The third terminal electrode is formed on a lower surface of the varistor layer;
A third through-hole electrode provided on the varistor layer and connected to the third terminal electrode on a lower surface of the varistor layer;
3. The LED mounting substrate according to claim 2, wherein the other end of the first varistor element is connected to the third terminal electrode by the third through-hole electrode.
前記バリスタ層には、前記第2の端子電極と前記第4の端子電極との間に接続され、前記トリガ電圧より高いバリスタ電圧を有し、前記バイパス素子より応答速度の速い第2のバリスタ素子がさらに形成されることを特徴とする請求項1乃至3のいずれか一項に記載のLED実装用基板。 A fourth terminal electrode;
The varistor layer is connected between the second terminal electrode and the fourth terminal electrode, has a varistor voltage higher than the trigger voltage, and has a faster response speed than the bypass element. The LED mounting substrate according to any one of claims 1 to 3, wherein is further formed.
少なくとも前記バリスタ層を貫通し、前記カソード電極と前記第2の端子電極とを接続する第2のスルーホール電極をさらに備え、
前記第2のバリスタ素子の一端は、前記第2のスルーホール電極によって前記第2の端子電極と接続されることを特徴とする請求項4に記載のLED実装用基板。 The LED mounting electrode pair and the second terminal electrode are formed above and below the varistor layer, respectively.
A second through-hole electrode that penetrates at least the varistor layer and connects the cathode electrode and the second terminal electrode;
5. The LED mounting substrate according to claim 4, wherein one end of the second varistor element is connected to the second terminal electrode by the second through-hole electrode.
前記バリスタ層に設けられ、前記バリスタ層の下面で前記第4の端子電極と接続される第4のスルーホール電極をさらに備え、
前記第2のバリスタ素子の他端は、前記第4のスルーホール電極によって前記第4の端子電極と接続されることを特徴とする請求項5に記載のLED実装用基板。 The fourth terminal electrode is formed on a lower surface of the varistor layer;
A fourth through-hole electrode provided on the varistor layer and connected to the fourth terminal electrode on a lower surface of the varistor layer;
6. The LED mounting substrate according to claim 5, wherein the other end of the second varistor element is connected to the fourth terminal electrode by the fourth through-hole electrode.
前記第1の端子電極は、前記複数のLED実装用電極対を構成する複数のアノード電極のうちの少なくとも一つと接続され、
前記第2の端子電極は、前記複数のLED実装用電極対を構成する複数のカソード電極のうちの少なくとも一つと接続され、
前記バイパス層は、前記LED実装用電極対ごとに前記バイパス素子を有し、該各バイパス素子は、対応する前記LED実装用電極対のアノード電極とカソード電極との間に接続されることを特徴とする請求項1乃至6のいずれか一項に記載のLED実装用基板。 A plurality of LED mounting electrode pairs;
The first terminal electrode is connected to at least one of a plurality of anode electrodes constituting the plurality of LED mounting electrode pairs,
The second terminal electrode is connected to at least one of a plurality of cathode electrodes constituting the plurality of LED mounting electrode pairs;
The bypass layer includes the bypass element for each LED mounting electrode pair, and each bypass element is connected between an anode electrode and a cathode electrode of the corresponding LED mounting electrode pair. The board | substrate for LED mounting as described in any one of Claim 1 thru | or 6.
各行の第k列目(1<k<n)の前記LED実装用電極対のカソード電極は、同一行の第k+1列目の前記LED実装用電極対のアノード電極と接続され、
第1列目の前記各LED実装用電極対に含まれる前記各アノード電極は前記第1の端子電極と接続され、
第n列目の前記各LED実装用電極対に含まれる前記各カソード電極は前記第2の端子電極と接続されることを特徴とする請求項7に記載のLED実装用基板。 The plurality of LED mounting electrode pairs are arranged in a matrix of m rows and n columns,
The cathode electrode of the LED mounting electrode pair in the k-th column (1 <k <n) of each row is connected to the anode electrode of the LED mounting electrode pair in the (k + 1) -th column of the same row,
Each anode electrode included in each LED mounting electrode pair in the first row is connected to the first terminal electrode;
The LED mounting substrate according to claim 7, wherein each cathode electrode included in each LED mounting electrode pair in the n-th column is connected to the second terminal electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009279593A JP2011124333A (en) | 2009-12-09 | 2009-12-09 | Led mounting board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009279593A JP2011124333A (en) | 2009-12-09 | 2009-12-09 | Led mounting board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011124333A true JP2011124333A (en) | 2011-06-23 |
Family
ID=44287950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009279593A Withdrawn JP2011124333A (en) | 2009-12-09 | 2009-12-09 | Led mounting board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011124333A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015060278A1 (en) * | 2013-10-24 | 2015-04-30 | 株式会社村田製作所 | Composite protection circuit, composite protection element, and led element for lighting |
US9136439B2 (en) | 2012-05-25 | 2015-09-15 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
JP2015527695A (en) * | 2012-06-27 | 2015-09-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | LIGHTING DEVICE, LIGHTING DEVICE HAVING LIGHTING DEVICE, AND METHOD OF OPERATING LIGHTING DEVICE |
JP2019514226A (en) * | 2016-04-22 | 2019-05-30 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトTdk Electronics Ag | Multilayer carrier system, method of manufacturing multilayer carrier system and method of using multilayer carrier system |
CN114242914A (en) * | 2021-12-17 | 2022-03-25 | 固安翌光科技有限公司 | OLED device |
-
2009
- 2009-12-09 JP JP2009279593A patent/JP2011124333A/en not_active Withdrawn
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9136439B2 (en) | 2012-05-25 | 2015-09-15 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
US9496471B2 (en) | 2012-05-25 | 2016-11-15 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
JP2015527695A (en) * | 2012-06-27 | 2015-09-17 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH | LIGHTING DEVICE, LIGHTING DEVICE HAVING LIGHTING DEVICE, AND METHOD OF OPERATING LIGHTING DEVICE |
US9554439B2 (en) | 2012-06-27 | 2017-01-24 | Osram Opto Semiconductors Gmbh | Lighting device, lighting arrangement comprising lighting device and method for operating a lighting device |
US9918368B2 (en) | 2012-06-27 | 2018-03-13 | Osram Opto Semiconductor Gmbh | Lighting device, lighting arrangement comprising lighting device and method for operating a lighting device |
US10299341B2 (en) | 2012-06-27 | 2019-05-21 | Osram Opto Semiconductors Gmbh | Lighting device, lighting arrangement comprising lighting device and method for operating a lighting device |
WO2015060278A1 (en) * | 2013-10-24 | 2015-04-30 | 株式会社村田製作所 | Composite protection circuit, composite protection element, and led element for lighting |
JP6070858B2 (en) * | 2013-10-24 | 2017-02-01 | 株式会社村田製作所 | Composite protective circuit, composite protective element and LED element for lighting |
US10043786B2 (en) | 2013-10-24 | 2018-08-07 | Murata Manufacturing Co., Ltd. | Composite protection circuit, composite protection element, and LED device for illumination |
JP2019514226A (en) * | 2016-04-22 | 2019-05-30 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトTdk Electronics Ag | Multilayer carrier system, method of manufacturing multilayer carrier system and method of using multilayer carrier system |
CN114242914A (en) * | 2021-12-17 | 2022-03-25 | 固安翌光科技有限公司 | OLED device |
CN114242914B (en) * | 2021-12-17 | 2024-03-05 | 固安翌光科技有限公司 | OLED device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4858444B2 (en) | LED lighting device | |
JP2022000867A (en) | Light-emitting device | |
EP2292077B1 (en) | Light emitting device adapted for ac drive | |
JP5202042B2 (en) | LED lamp | |
CN110060978B (en) | Mounting substrate and electronic device | |
US20150042231A1 (en) | Failure mitigation in arrays of light-emitting devices | |
JP2011124333A (en) | Led mounting board | |
JP5389800B2 (en) | Optical output device | |
JP2014026993A (en) | Ceramic substrate and light emitting diode module | |
US20110127931A1 (en) | Light source device and illumination apparatus | |
US20120275156A1 (en) | Heat dissipation device for led lamp | |
JP2013222782A (en) | Led module | |
US20080143699A1 (en) | Display drive circuit | |
JP2006237071A (en) | Light-emitting device and display apparatus employing the same | |
JP5940310B2 (en) | Light emitting device | |
KR20080022273A (en) | Backlight unit, liquid crystal display module including the same | |
CN111627343A (en) | Transparent LED display with double-sided electrodes | |
KR20140097080A (en) | Circuit for LED lighting with protection means, and printed circuit board therefor | |
US20110128304A1 (en) | Light emitting element circuit and liquid crystal display device | |
EP3099141B1 (en) | A lighting device and corresponding method | |
CN112596300A (en) | Backlight module and display device | |
JP2008293861A (en) | Light-emitting device array and lighting device | |
EP2609791A1 (en) | Failure mitigation in arrays of light-emitting devices | |
JP2012033792A (en) | Printed wiring board, light source circuit, and lighting system | |
CN113054089A (en) | Light emitting body and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130305 |