JP2011103582A - Variable resistance control circuit and variable resistor - Google Patents

Variable resistance control circuit and variable resistor Download PDF

Info

Publication number
JP2011103582A
JP2011103582A JP2009258093A JP2009258093A JP2011103582A JP 2011103582 A JP2011103582 A JP 2011103582A JP 2009258093 A JP2009258093 A JP 2009258093A JP 2009258093 A JP2009258093 A JP 2009258093A JP 2011103582 A JP2011103582 A JP 2011103582A
Authority
JP
Japan
Prior art keywords
mos transistor
voltage
resistor
power source
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009258093A
Other languages
Japanese (ja)
Inventor
Hirokazu Oyabu
弘和 大薮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009258093A priority Critical patent/JP2011103582A/en
Priority to US12/923,984 priority patent/US20110090010A1/en
Publication of JP2011103582A publication Critical patent/JP2011103582A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Networks Using Active Elements (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a variable gain control circuit and a variable resistor in which resistance is varied over a wide range. <P>SOLUTION: The variable resistance control circuit includes: a resistor 21 which is provided between a power source 10 and a power source 11 having a potential lower than the power source 10 and connected with the power source 10; an MOS transistor 31 which is provided between the power source 10 and the power source 11 and connected in series with the resistor 21; an MOS transistor 32 which is provided between the power source 10 and the power source 11 and connected in series with the MOS transistor 31; and an operational amplifier 41 which outputs a gate voltage to the MOS transistor 32 based on a voltage at a nodal point of the resistor 21 and the MOS transistor 31 and a control voltage. The operational amplifier 41 is configured to output the gate voltage to external variable resistance of which the resistance value is controlled based on the gate voltage. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は可変抵抗制御回路及び可変抵抗器に関し、特に帰還制御を用いる可変抵抗制御回路及び可変抵抗器に関する。   The present invention relates to a variable resistance control circuit and a variable resistor, and more particularly to a variable resistance control circuit and a variable resistor using feedback control.

昨今、ＭＯＳトランジスタのソースドレイン間を、ゲート電圧によって制御可能な可変抵抗器として用いる回路形式が様々に提案されている。これらは、回路特性を調整するためや、特性を連続的に可変にするために用いられる。この可変抵抗器の抵抗値可変範囲を広げることは、可変抵抗器を使用した回路特性の特性可変範囲を拡大することにつながり有用である。また、ＭＯＳのソースドレイン間抵抗は、環境変動やプロセス変動によって大きくばらつくため、回路特性に変動を与えないよう制御する必要がある。   In recent years, various circuit formats have been proposed in which a source-drain of a MOS transistor is used as a variable resistor that can be controlled by a gate voltage. These are used for adjusting the circuit characteristics and for making the characteristics continuously variable. Expanding the resistance value variable range of the variable resistor is useful because it extends the characteristic variable range of circuit characteristics using the variable resistor. Further, since the resistance between the source and drain of the MOS varies greatly due to environmental fluctuations and process fluctuations, it is necessary to control the circuit characteristics so as not to change.

一般にＭＯＳのソースドレイン間電圧をＶｄｓ、ゲートソース間電圧をＶｇｓ、閾値電圧をＶｔｈとすると、Ｖｄｓ＞（Ｖｇｓ-Ｖｔｈ）の領域を飽和領域、Ｖｄｓ＜（Ｖｇｓ-Ｖｔｈ）の領域を線形領域とよぶ。特に、Ｖｄｓ＜＜２（Ｖｇｓ−Ｖｔｈ）の動作領域において、ＭＯＳのソースドレイン間抵抗は、Ｒｏｎ＝１/｛μｎ×Ｃｏｘ×（Ｗ／Ｌ）×（Ｖｇｓ−Ｖｔｈ）｝の抵抗値を持つ抵抗として動作する。つまり、Ｖｄｓの小さな線形領域においては、ＭＯＳのソースドレイン間抵抗はＶｇｓによって定まる可変抵抗器として動作する。ここで、図６を用いて特許文献１に記載された可変抵抗器について説明する。ＭＯＳトランジスタ１０６が可変抵抗器として用いるＭＯＳトランジスタであり、そのソースドレイン間電圧は線形領域で動作するバイアス設定とする。ＭＯＳトランジスタ１０６のゲート端子は、オペアンプ１０３の出力に接続される。さらに、ＭＯＳトランジスタ１０６のゲート端子は、ＭＯＳトランジスタ１０４のゲート端子にも接続される。これより、ＭＯＳトランジスタ１０４は、ＭＯＳトランジスタ１０６のレプリカとして制御される。ＭＯＳトランジスタ１０４は、ＭＯＳトランジスタ１０６のソース電位と同一電位になるように、バイアス電源１０５を接続する。ＭＯＳトランジスタ１０４のドレインは、電流検出素子である抵抗１０２とオペアンプ１０３入力のプラス端子側とに接続される。オペアンプ１０３のマイナス端子側にＭＯＳトランジスタ１０６のソースドレイン間抵抗を制御する制御電圧を入力する。以上の構成により、ＭＯＳトランジスタ１０４をオペアンプによる帰還を用いて制御する。   In general, assuming that the source-drain voltage of the MOS is Vds, the gate-source voltage is Vgs, and the threshold voltage is Vth, the region of Vds> (Vgs−Vth) is the saturation region, and the region of Vds <(Vgs−Vth) is the linear region. Call it. In particular, in the operating region of Vds << 2 (Vgs−Vth), the resistance between the source and drain of the MOS has a resistance value of Ron = 1 / {μn × Cox × (W / L) × (Vgs−Vth)}. Operates as a resistor. That is, in the linear region where Vds is small, the MOS source-drain resistance operates as a variable resistor determined by Vgs. Here, the variable resistor described in Patent Document 1 will be described with reference to FIG. The MOS transistor 106 is a MOS transistor used as a variable resistor, and its source-drain voltage is set to a bias setting that operates in a linear region. The gate terminal of the MOS transistor 106 is connected to the output of the operational amplifier 103. Further, the gate terminal of the MOS transistor 106 is also connected to the gate terminal of the MOS transistor 104. Thus, the MOS transistor 104 is controlled as a replica of the MOS transistor 106. The MOS transistor 104 is connected to the bias power source 105 so as to have the same potential as the source potential of the MOS transistor 106. The drain of the MOS transistor 104 is connected to the resistor 102 as a current detection element and the positive terminal side of the operational amplifier 103 input. A control voltage for controlling the resistance between the source and drain of the MOS transistor 106 is input to the negative terminal side of the operational amplifier 103. With the above configuration, the MOS transistor 104 is controlled using feedback by an operational amplifier.

ＭＯＳトランジスタ１０６のレプリカであるＭＯＳトランジスタ１０４のソースドレイン間抵抗の逆数、つまりコンダクタンスは、抵抗１０２に発生する電流Ｉｃ１００に比例し、抵抗１０２には、電流Ｉｃ１００に比例した電圧が発生する。抵抗１０２における電圧の変化量は、制御電圧に等しくなるように帰還がかかる。これにより、ＭＯＳトランジスタ１０４に流れ込む電流が変化し、さらにＭＯＳトランジスタ１０４のソースドレイン間抵抗及びコンダクタンスも変化する。このようにして、オペアンプ１０３に入力する制御電圧に応じてＭＯＳトランジスタ１０４のソースドレイン間の抵抗値を変化させるとともに、ＭＯＳトランジスタ１０６のソースドレイン間の抵抗値も変化させる。   The reciprocal of the resistance between the source and drain of the MOS transistor 104 which is a replica of the MOS transistor 106, that is, the conductance is proportional to the current Ic100 generated in the resistor 102, and a voltage proportional to the current Ic100 is generated in the resistor 102. Feedback is applied so that the amount of voltage change in the resistor 102 becomes equal to the control voltage. As a result, the current flowing into the MOS transistor 104 changes, and the source-drain resistance and conductance of the MOS transistor 104 also change. In this way, the resistance value between the source and drain of the MOS transistor 104 is changed according to the control voltage input to the operational amplifier 103, and the resistance value between the source and drain of the MOS transistor 106 is also changed.

また、特許文献２には、特許文献１と同様に、可変とする制御電圧をオペアンプに入力し、オペアンプから出力されるゲート電圧に基づいて、ＭＯＳトランジスタのソースドレイン間抵抗を可変としている内容について開示している。   Further, in Patent Document 2, as in Patent Document 1, a variable control voltage is input to an operational amplifier, and the source-drain resistance of the MOS transistor is variable based on the gate voltage output from the operational amplifier. Disclosure.

特開平１０−２００３３４号公報Japanese Patent Laid-Open No. 10-200334 特開２００８−１２４６１０号公報JP 2008-124610 A

特許文献１の可変抵抗器には、次のような問題がある。ＭＯＳトランジスタ１０４のソースドレイン間抵抗が低い場合には、ＭＯＳトランジスタ１０４のソースドレイン間電圧は小さく、ＭＯＳトランジスタ１０４は線形領域で動作する。そのため、ＭＯＳトランジスタ１０４の抵抗値は、制御電圧に応じて変化する。但し、ＭＯＳトランジスタ１０４のソースドレイン間電圧は、ＭＯＳトランジスタ１０４に流れ込む電流Ｉｃ１００の変化によって変動する。そのため、ＭＯＳトランジスタ１０４のソースドレイン間コンダクタンス（抵抗値の逆数）は、制御電圧に対して一定の傾きで変化しない。さらに、ＭＯＳトランジスタ１０４のソースドレイン間抵抗が高い場合には、ＭＯＳトランジスタ１０４は飽和領域で動作する。そのため、制御電圧に対するＭＯＳトランジスタ１０４のソースドレイン間抵抗の変化の傾きは大きく変化する。これに伴い、オペアンプ１０３に接続されているＭＯＳトランジスタ１０６も同様の特性となる。図７に、ＭＯＳトランジスタ１０４のソースドレイン間コンダクタンスと制御電圧の関係を示す。よって、ＭＯＳトランジスタ１０４及び１０６が高抵抗となる範囲を含む広い抵抗値可変範囲でコンダクタンスの変化の傾きを一定とすることはできないという問題がある。特許文献２の可変抵抗器においても、同様の問題が生じる。   The variable resistor disclosed in Patent Document 1 has the following problems. When the source-drain resistance of the MOS transistor 104 is low, the source-drain voltage of the MOS transistor 104 is small, and the MOS transistor 104 operates in a linear region. Therefore, the resistance value of the MOS transistor 104 changes according to the control voltage. However, the source-drain voltage of the MOS transistor 104 varies depending on the change in the current Ic100 flowing into the MOS transistor 104. Therefore, the source-drain conductance (the reciprocal of the resistance value) of the MOS transistor 104 does not change with a constant slope with respect to the control voltage. Further, when the source-drain resistance of the MOS transistor 104 is high, the MOS transistor 104 operates in a saturation region. Therefore, the slope of the change in resistance between the source and drain of the MOS transistor 104 with respect to the control voltage changes greatly. Accordingly, the MOS transistor 106 connected to the operational amplifier 103 has the same characteristics. FIG. 7 shows the relationship between the source-drain conductance of the MOS transistor 104 and the control voltage. Therefore, there is a problem that the slope of the change in conductance cannot be made constant in a wide resistance value variable range including the range in which the MOS transistors 104 and 106 have high resistance. The same problem occurs in the variable resistor of Patent Document 2.

本発明の第１の態様にかかる可変抵抗制御回路は、第１の電源と、当該第１の電源よりも低い電位を有する第２の電源との間に設けられ、当該第１の電源と接続される第１の抵抗部と、前記第１の電源と前記第２の電源との間に設けられ、前記第１の抵抗部と直列に接続される第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタと前記第２の電源との間に設けられ、前記第１のＭＯＳトランジスタと直列に接続される第２のＭＯＳトランジスタと、前記第１の抵抗部と前記第１のＭＯＳトランジスタとの節点における電圧と、第１の制御電圧とに基づいて、前記第２のＭＯＳトランジスタにゲート電圧を出力するオペアンプとを備え、前記オペアンプは、前記ゲート電圧に基づいて抵抗値が制御される外部の可変抵抗に対して当該ゲート電圧を出力する可変抵抗制御回路。   The variable resistance control circuit according to the first aspect of the present invention is provided between a first power source and a second power source having a lower potential than the first power source, and is connected to the first power source. A first resistance section, a first MOS transistor provided between the first power supply and the second power supply, and connected in series with the first resistance section; A second MOS transistor provided between the MOS transistor and the second power supply and connected in series with the first MOS transistor; a node between the first resistance unit and the first MOS transistor And an operational amplifier that outputs a gate voltage to the second MOS transistor based on the first control voltage, and the operational amplifier is an external variable whose resistance value is controlled based on the gate voltage. Against resistance Variable resistance control circuit for outputting the over G Voltage.

このように、可変抵抗制御回路は、第１の抵抗部と第２のＭＯＳトランジスタとの間に第１のＭＯＳトランジスタを有するため、第１の抵抗部に発生する電流が変化することによる、第２のＭＯＳトランジスタの電位の変動を抑制できる。これより、第２のＭＯＳトランジスタのコンダクタンスを線形的に制御することが可能であり、低抵抗から高抵抗まで広い範囲で変化する抵抗を制御することができる。   As described above, since the variable resistance control circuit includes the first MOS transistor between the first resistance unit and the second MOS transistor, the current generated in the first resistance unit changes. The fluctuation of the potential of the second MOS transistor can be suppressed. As a result, the conductance of the second MOS transistor can be controlled linearly, and the resistance changing in a wide range from low resistance to high resistance can be controlled.

本発明の第２の態様にかかる可変抵抗器は、第１の電源と、当該第１の電源よりも低い電位を有する第２の電源との間に設けられ、当該第１の電源と接続される第１の抵抗部と、前記第１の電源と前記第２の電源との間に設けられ、前記第１の抵抗部と直列に接続され、飽和領域で動作する第１のＭＯＳトランジスタと、前記第１の電源と前記第２の電源との間に設けられ、前記第１のＭＯＳトランジスタと直列に接続され、線形領域で動作する第２のＭＯＳトランジスタと、前記第２のＭＯＳトランジスタの一方の電位と実質的に同一の電位を有する第３のＭＯＳトランジスタと、前記第１の抵抗部と前記第１のＭＯＳトランジスタとの節点における電圧と、第１の制御電圧とに基づいて、前記第２のＭＯＳトランジスタ及び前記第３のＭＯＳトランジスタにゲート電圧を出力するオペアンプと、を備えるものである。   The variable resistor according to the second aspect of the present invention is provided between a first power source and a second power source having a lower potential than the first power source, and is connected to the first power source. A first resistance section, a first MOS transistor provided between the first power supply and the second power supply, connected in series with the first resistance section, and operating in a saturation region; A second MOS transistor provided between the first power supply and the second power supply, connected in series with the first MOS transistor and operating in a linear region; and one of the second MOS transistors On the basis of a third MOS transistor having substantially the same potential as the first voltage, a voltage at a node between the first resistance portion and the first MOS transistor, and a first control voltage. 2 MOS transistors and the third M An operational amplifier for outputting a gate voltage to the S transistor, in which comprises a.

このように、可変抵抗器は、飽和領域で動作する第１のＭＯＳトランジスタを有するため、第２のＭＯＳトランジスタの電位の変動を抑制できる。そのため、第２のＭＯＳトランジスタのコンダクタンスを線形的に制御することが可能であり、第２のＭＯＳトランジスタをレプリカとして動作させる第３のＭＯＳトランジスタの抵抗を、低抵抗から高抵抗まで広い範囲で制御することができる。   As described above, since the variable resistor includes the first MOS transistor that operates in the saturation region, fluctuations in the potential of the second MOS transistor can be suppressed. Therefore, the conductance of the second MOS transistor can be linearly controlled, and the resistance of the third MOS transistor that operates as the replica of the second MOS transistor is controlled in a wide range from low resistance to high resistance. can do.

本発明により、抵抗を広い範囲で変化させることができる可変抵抗制御回路及び可変抵抗器を提供することができる。   According to the present invention, it is possible to provide a variable resistance control circuit and a variable resistor that can change the resistance in a wide range.

実施の形態１にかかる可変抵抗制御回路の構成図である。1 is a configuration diagram of a variable resistance control circuit according to a first exemplary embodiment; 実施の形態１にかかるコンダクタンスと制御電圧の関係を示すグラフである。3 is a graph showing a relationship between conductance and control voltage according to the first exemplary embodiment. 実施の形態２にかかる可変抵抗制御回路の構成図である。FIG. 6 is a configuration diagram of a variable resistance control circuit according to a second exemplary embodiment; 実施の形態２にかかるコンダクタンスと制御電圧の関係を示すグラフである。6 is a graph showing the relationship between conductance and control voltage according to the second embodiment. 実施の形態３にかかる可変抵抗器の構成図である。FIG. 6 is a configuration diagram of a variable resistor according to a third exemplary embodiment. 特許文献１にかかる可変抵抗回路の構成図である。It is a block diagram of the variable resistance circuit concerning patent document 1. FIG. 特許文献１にかかるコンダクタンスと制御電圧の関係を示すグラフである。6 is a graph showing the relationship between conductance and control voltage according to Patent Document 1.

（実施の形態１）
以下、図面を参照して本発明の実施の形態について説明する。図１を用いて本発明の実施の形態１にかかる可変抵抗制御回路の構成例について説明する。可変抵抗制御回路１は、電源（ＶＣＣ）１０と、電源（ＧＮＤ）１１と、バイアス電源１２及び１３と、抵抗２１と、ＭＯＳトランジスタ３１及び３２と、オペアンプ４１と、入力端子５１と、出力端子５２と、ノード６１とを備えている。 (Embodiment 1)
Embodiments of the present invention will be described below with reference to the drawings. A configuration example of the variable resistance control circuit according to the first exemplary embodiment of the present invention will be described with reference to FIG. The variable resistance control circuit 1 includes a power supply (VCC) 10, a power supply (GND) 11, bias power supplies 12 and 13, a resistor 21, MOS transistors 31 and 32, an operational amplifier 41, an input terminal 51, and an output terminal. 52 and a node 61.

抵抗２１、ＭＯＳトランジスタ３１及びＭＯＳトランジスタ３２は、電源（ＶＣＣ）１０と電源（ＧＮＤ）１１との間に直列に接続されており、抵抗２１は、電源（ＶＣＣ）１０に接続されている。また、ＭＯＳトランジスタ３２と電源（ＧＮＤ）１１との間に、バイアス電源１３が接続されている。さらに、抵抗２１とＭＯＳトランジスタ３２との間に、ＭＯＳトランジスタ３１が接続されている。   The resistor 21, the MOS transistor 31, and the MOS transistor 32 are connected in series between the power supply (VCC) 10 and the power supply (GND) 11, and the resistor 21 is connected to the power supply (VCC) 10. A bias power supply 13 is connected between the MOS transistor 32 and the power supply (GND) 11. Further, a MOS transistor 31 is connected between the resistor 21 and the MOS transistor 32.

また、出力端子５２は、一方をオペアンプ４１とＭＯＳトランジスタ３２とに接続され、他方を可変抵抗回路３のＭＯＳトランジスタ３３のゲートと接続されている。   One of the output terminals 52 is connected to the operational amplifier 41 and the MOS transistor 32, and the other is connected to the gate of the MOS transistor 33 of the variable resistance circuit 3.

ノード６１は、抵抗２１とＭＯＳトランジスタ３１との節点における電圧をオペアンプ４１のプラス端子側に出力する。また、オペアンプ４１は、マイナス端子側には入力端子５１から制御電圧を入力する。制御電圧は、可変に設定することが可能である。さらにオペアンプ４１は、プラス端子とマイナス端子とに入力する電圧に基づいて、ＭＯＳトランジスタ３２に対して電圧を出力する。ここで、オペアンプ４１は、ＭＯＳトランジスタ３２に電圧を出力するとともに、出力端子５２に対しても同一の電圧を出力する。   The node 61 outputs the voltage at the node between the resistor 21 and the MOS transistor 31 to the positive terminal side of the operational amplifier 41. Further, the operational amplifier 41 receives a control voltage from the input terminal 51 on the negative terminal side. The control voltage can be set variably. Further, the operational amplifier 41 outputs a voltage to the MOS transistor 32 based on the voltage input to the plus terminal and the minus terminal. Here, the operational amplifier 41 outputs a voltage to the MOS transistor 32 and also outputs the same voltage to the output terminal 52.

バイアス電源１２は、ＭＯＳトランジスタ３１を飽和領域で動作させるように、ＭＯＳトランジスタ３１のゲートに対して電圧を出力する。一例としては、ＭＯＳトランジスタ３１のソースドレイン間電圧Ｖｄｓと、ゲートソース間電圧Ｖｇｓと、閾値電圧Ｖｔｈが、Ｖｄｓ＞２（Ｖｇｓ−Ｖｔｈ）の関係を満たすよう、バイアス電源１２は、ＭＯＳトランジスタ３１のゲートに電圧を出力する。ＭＯＳトランジスタ３１が飽和領域で動作することにより、ＭＯＳトランジスタ３１のソース、つまりＭＯＳトランジスタ３２のドレイン側の電位がほぼ固定される。   The bias power supply 12 outputs a voltage to the gate of the MOS transistor 31 so that the MOS transistor 31 operates in the saturation region. As an example, the bias power supply 12 is connected to the MOS transistor 31 so that the source-drain voltage Vds, the gate-source voltage Vgs, and the threshold voltage Vth of the MOS transistor 31 satisfy the relationship of Vds> 2 (Vgs−Vth). A voltage is output to the gate. When the MOS transistor 31 operates in the saturation region, the potential of the source of the MOS transistor 31, that is, the drain side of the MOS transistor 32 is substantially fixed.

さらに、バイアス電源１２は、ＭＯＳトランジスタ３２を線形領域で動作させるように、ＭＯＳトランジスタ３２のソースと接続される。一例としては、Ｖｄｓの小さな、Ｖｄｓ＜＜２（Ｖｇｓ−Ｖｔｈ）の条件を満たすバイアス設定とする。さらに、ＭＯＳトランジスタ３２のソースと、可変抵抗回路３のＭＯＳトランジスタ３３のソースとが同一電位になるように、バイアス電源１３を接続する。ＭＯＳトランジスタ３３は、ＭＯＳトランジスタ３２をレプリカとして動作させ、抵抗値を可変に制御する対象のトランジスタである。ＭＯＳトランジスタ３３は、出力端子５２から出力される電圧をゲートに入力する。   Further, the bias power supply 12 is connected to the source of the MOS transistor 32 so that the MOS transistor 32 operates in a linear region. As an example, a bias setting that satisfies the condition of Vds << 2 (Vgs−Vth) with a small Vds is used. Further, the bias power supply 13 is connected so that the source of the MOS transistor 32 and the source of the MOS transistor 33 of the variable resistance circuit 3 have the same potential. The MOS transistor 33 is a target transistor that operates by using the MOS transistor 32 as a replica and variably controls the resistance value. The MOS transistor 33 inputs the voltage output from the output terminal 52 to the gate.

次に、可変抵抗制御回路１の動作について説明する。可変抵抗制御回路１は、ＭＯＳトランジスタ３２をオペアンプ４１による帰還を用いて制御する。入力端子５１に入力する制御電圧Ｖｃｎｔを可変にした場合、ノード６１は、制御電圧Ｖｃｎｔと等しい電圧が発生するように帰還制御される。また、抵抗２１の抵抗値をＲ２１とし、抵抗２１に発生する電流をＩｃ２１とすると、Ｉｃ２１は以下の式１で求めることができる。   Next, the operation of the variable resistance control circuit 1 will be described. The variable resistance control circuit 1 controls the MOS transistor 32 using feedback by the operational amplifier 41. When the control voltage Vcnt input to the input terminal 51 is made variable, the node 61 is feedback controlled so that a voltage equal to the control voltage Vcnt is generated. Further, assuming that the resistance value of the resistor 21 is R21 and the current generated in the resistor 21 is Ic21, Ic21 can be obtained by the following Equation 1.

Ｉｃ２１＝（ＶＣＣ−Ｖｃｎｔ）／Ｒ２１・・・（式１）   Ic21 = (VCC-Vcnt) / R21 (Formula 1)

また、ＭＯＳトランジスタ３１が飽和領域で動作していることにより、Ｉｃ２１が変化しても、ＭＯＳトランジスタ３２のソースドレイン間電圧Ｖｄｓは、一定である。そのため、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスｇ（ＭＯＳトランジスタ３２のソースドレイン間抵抗の逆数）は、以下の式２で求めることができる。   Since the MOS transistor 31 operates in the saturation region, the source-drain voltage Vds of the MOS transistor 32 is constant even if Ic21 changes. Therefore, the source-drain conductance g of the MOS transistor 32 (reciprocal of the resistance between the source and drain of the MOS transistor 32) can be obtained by the following equation 2.

ｇ＝Ｉｃ２１／Ｖｄｓ・・・（式２）   g = Ic21 / Vds (Formula 2)

ＭＯＳトランジスタ３２のソースドレイン間電圧Ｖｄｓは一定であるため、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスｇは、Ｉｃ２１に比例して変化する。また、式１及び式２より、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスｇは、以下の式３で示される。   Since the source-drain voltage Vds of the MOS transistor 32 is constant, the source-drain conductance g of the MOS transistor 32 changes in proportion to Ic21. Further, from the equations 1 and 2, the source-drain conductance g of the MOS transistor 32 is expressed by the following equation 3.

ｇ＝（ＶＣＣ−Ｖｃｎｔ）／（Ｒ２１×Ｖｄｓ）・・・（式３）   g = (VCC−Vcnt) / (R21 × Vds) (Equation 3)

これより、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスｇは、入力端子５１に入力する制御電圧Ｖｃｎｔの値に応じて可変に制御される。さらに、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスｇの変化の傾きは、１／Ｒ２１に比例して一定に定まる。ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスｇと、制御電圧Ｖｃｎｔの関係を図２に示す。図２は、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスｇが、制御電圧Ｖｃｎｔに応じて線形的に変化する状態を示している。   Thus, the source-drain conductance g of the MOS transistor 32 is variably controlled according to the value of the control voltage Vcnt input to the input terminal 51. Furthermore, the slope of the change in the conductance g between the source and drain of the MOS transistor 32 is fixed in proportion to 1 / R21. The relationship between the source-drain conductance g of the MOS transistor 32 and the control voltage Vcnt is shown in FIG. FIG. 2 shows a state in which the source-drain conductance g of the MOS transistor 32 linearly changes according to the control voltage Vcnt.

以上説明したように、本発明の実施の形態１にかかる可変抵抗制御回路１のＭＯＳトランジスタ３１を用いることにより、ＭＯＳトランジスタ３２のソースドレイン間電圧をほぼ一定値に固定することができる。そのため、ＭＯＳトランジスタ３２は、抵抗２１に発生する電流Ｉｃ２１の変化にかかわらず、線形領域による動作を継続することができる。そのため、制御電圧Ｖｃｎｔに対するＭＯＳトランジスタ３２のソースドレイン間コンダクタンスの変化の傾きを一定にするができる。つまり、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスを線形的に制御することができる。これに伴いオペアンプ４１に接続されているＭＯＳトランジスタ３３のソースドレイン間コンダクタンスの変化についても同様に線形的に制御することが可能となる。これより、広い抵抗値可変範囲を持ち、制御電圧に対しコンダクタンスが線形的に変化するＭＯＳトランジスタを用いた可変抵抗器を実現することができる。   As described above, by using the MOS transistor 31 of the variable resistance control circuit 1 according to the first embodiment of the present invention, the source-drain voltage of the MOS transistor 32 can be fixed to a substantially constant value. Therefore, the MOS transistor 32 can continue the operation in the linear region regardless of the change in the current Ic21 generated in the resistor 21. Therefore, the slope of the change in the conductance between the source and drain of the MOS transistor 32 with respect to the control voltage Vcnt can be made constant. That is, the source-drain conductance of the MOS transistor 32 can be controlled linearly. Accordingly, the change in the conductance between the source and drain of the MOS transistor 33 connected to the operational amplifier 41 can be controlled linearly in the same manner. Thus, it is possible to realize a variable resistor using a MOS transistor having a wide resistance value variable range and having a conductance that linearly changes with respect to the control voltage.

（実施の形態２）
続いて、図３を用いて本発明の実施の形態２にかかる可変抵抗制御回路２について説明する。図３にかかる可変抵抗制御回路２は、図１の構成に加え、電源（ＶＣＣ）１４と、抵抗２２〜２７と、ＭＯＳトランジスタ３４と、入力端子５３と、電圧バッファ７１及び７２と、を備えている。 (Embodiment 2)
Next, the variable resistance control circuit 2 according to the second exemplary embodiment of the present invention will be described with reference to FIG. The variable resistance control circuit 2 according to FIG. 3 includes a power supply (VCC) 14, resistors 22 to 27, a MOS transistor 34, an input terminal 53, and voltage buffers 71 and 72 in addition to the configuration of FIG. ing.

抵抗２２、抵抗２３及びＭＯＳトランジスタ３４は、電源（ＶＣＣ）１４とＭＯＳトランジスタ３２のソースとの間に直列に接続されている。抵抗２２は、一方が電源（ＶＣＣ）１４と接続され、他方がＭＯＳトランジスタ３４と接続されている。抵抗２３は、一方がＭＯＳトランジスタ３２のソース及びバイアス電源１２と接続され、他方がＭＯＳトランジスタ３４と接続されている。ＭＯＳトランジスタ３４は、抵抗２２及び２３の間に接続されている。   The resistor 22, the resistor 23, and the MOS transistor 34 are connected in series between the power supply (VCC) 14 and the source of the MOS transistor 32. One of the resistors 22 is connected to the power supply (VCC) 14 and the other is connected to the MOS transistor 34. One of the resistors 23 is connected to the source of the MOS transistor 32 and the bias power supply 12, and the other is connected to the MOS transistor 34. The MOS transistor 34 is connected between the resistors 22 and 23.

ノード６２は、抵抗２２とＭＯＳトランジスタ３４との節点における電圧をオペアンプ４１のマイナス端子側に出力する。オペアンプ４１は、ノード６２からの出力電圧と入力端子５１に入力される制御電圧Ｖｃｎｔとに基づいてオペアンプ４１のマイナス端子に電圧を入力する。この時、ノード６２から出力される電圧は、電圧バッファ７２及び抵抗２６を介してノード６３へ出力される。また、入力端子５１に入力される制御電圧Ｖｃｎｔは、抵抗２７を介してノード６３へ出力される。ノード６３は、ノード６２から出力される電圧と、制御電圧Ｖｃｎｔに基づいて定められる電圧を抵抗２６及び２７により分圧し、当該分圧された電圧をオペアンプ４１のマイナス端子へ出力する。   The node 62 outputs the voltage at the node between the resistor 22 and the MOS transistor 34 to the negative terminal side of the operational amplifier 41. The operational amplifier 41 inputs a voltage to the negative terminal of the operational amplifier 41 based on the output voltage from the node 62 and the control voltage Vcnt input to the input terminal 51. At this time, the voltage output from the node 62 is output to the node 63 via the voltage buffer 72 and the resistor 26. The control voltage Vcnt input to the input terminal 51 is output to the node 63 via the resistor 27. The node 63 divides the voltage output from the node 62 and the voltage determined based on the control voltage Vcnt by the resistors 26 and 27, and outputs the divided voltage to the negative terminal of the operational amplifier 41.

ノード６１は、抵抗２１とＭＯＳトランジスタ３１との節点における電圧をオペアンプ４１のプラス端子側に出力する。オペアンプ４１は、ノード６１からの出力電圧と入力端子５３に入力する制御電圧Ｖｃｅｎｔとに基づいてオペアンプ４１のプラス端子に電圧を入力する。この時、ノード６１から出力される電圧は、電圧バッファ７１及び抵抗２４を介してノード６４へ出力される。また、入力端子５３に入力される制御電圧Ｖｃｅｎｔは、抵抗２５を介してノード６４へ出力される。ノード６４は、ノード６１から出力される電圧と、制御電圧Ｖｃｅｎｔに基づいて定められる電圧を抵抗２４及び２５により分圧し、当該分圧された電圧をオペアンプ４１のプラス端子へ出力する。   The node 61 outputs the voltage at the node between the resistor 21 and the MOS transistor 31 to the positive terminal side of the operational amplifier 41. The operational amplifier 41 inputs a voltage to the plus terminal of the operational amplifier 41 based on the output voltage from the node 61 and the control voltage Vcent input to the input terminal 53. At this time, the voltage output from the node 61 is output to the node 64 via the voltage buffer 71 and the resistor 24. The control voltage Vcent input to the input terminal 53 is output to the node 64 via the resistor 25. The node 64 divides the voltage output from the node 61 and the voltage determined based on the control voltage Vcent by the resistors 24 and 25, and outputs the divided voltage to the plus terminal of the operational amplifier 41.

また、抵抗２１及び２２、抵抗２４及び２６、抵抗２５及び２７は、それぞれ実質的に同一の抵抗値を有するように構成される。これは１つの例であり、これらの抵抗値は様々な設定が可能である。   The resistors 21 and 22, the resistors 24 and 26, and the resistors 25 and 27 are configured to have substantially the same resistance value. This is one example, and various resistance values can be set.

次に、図３の可変抵抗制御回路２の動作について説明する。オペアンプ４１と、抵抗２４と２５の抵抗値の比と、抵抗２６と２７の抵抗値の比と、で定まる帰還ループによって、制御電圧Ｖｃｎｔに対するＭＯＳトランジスタ３２のソースドレイン間コンダクタンスの変化の傾きは、Ｒ２５／（Ｒ２１×Ｒ２４）に比例して一定に定まる。ここで、Ｒ２１は、抵抗２１の抵抗値を示し、Ｒ２４は、抵抗２４の抵抗値を示し、Ｒ２５は、抵抗２５の抵抗値を示す。また、制御電圧Ｖｃｎｔ＝制御電圧Ｖｃｅｎｔを入力端子５１及び５３に入力した場合、帰還によって、抵抗２１及び２２に発生する電流は同じ値となるように動作する。ＭＯＳトランジスタ３１及び３４は、飽和領域で動作するように、ゲートにバイアス電源１２が接続されている。そのため、ＭＯＳトランジスタ３１及び３４のソースの電位はほぼ一定値に定められる。これより、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスは、抵抗２３の抵抗値Ｒ２３により一定値に定められる。これは、抵抗２３とＭＯＳトランジスタ３４とバイアス電圧１２によって定まる抵抗２３に流れる電流を、ＭＯＳトランジスタ３２にも流れるようにミラーする回路動作ということができ、抵抗２３に対応するＭＯＳトランジスタ３２の抵抗値及びコンダクタンスは、Ｒ２３により一定値に定められる。   Next, the operation of the variable resistance control circuit 2 in FIG. 3 will be described. The slope of the change in the conductance between the source and drain of the MOS transistor 32 with respect to the control voltage Vcnt is determined by the feedback loop determined by the operational amplifier 41, the ratio of the resistance values of the resistors 24 and 25, and the ratio of the resistance values of the resistors 26 and 27. It is fixed in proportion to R25 / (R21 × R24). Here, R 21 represents the resistance value of the resistor 21, R 24 represents the resistance value of the resistor 24, and R 25 represents the resistance value of the resistor 25. Further, when the control voltage Vcnt = the control voltage Vcent is input to the input terminals 51 and 53, the current generated in the resistors 21 and 22 is caused to have the same value by feedback. The MOS transistors 31 and 34 are connected to the bias power supply 12 at their gates so as to operate in the saturation region. Therefore, the potentials of the sources of the MOS transistors 31 and 34 are set to a substantially constant value. Thus, the source-drain conductance of the MOS transistor 32 is set to a constant value by the resistance value R23 of the resistor 23. This can be said to be a circuit operation in which the current flowing through the resistor 23 determined by the resistor 23, the MOS transistor 34, and the bias voltage 12 is mirrored so as to also flow through the MOS transistor 32. The conductance is set to a constant value by R23.

以上説明したように、本発明の実施の形態２にかかる可変抵抗回路を用いることにより、制御電圧Ｖｃｎｔに対するＭＯＳトランジスタ３２のソースドレイン間コンダクタンスの変化の傾きはＲ２５／（Ｒ２１×Ｒ２４）に比例して一定に定められるため、実施の形態１と同様に、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスを、線形的に制御することができる。さらに、制御電圧Ｖｃｎｔ＝制御電圧ＶｃｅｎｔのときのＭＯＳトランジスタ３２のソースドレイン間抵抗をＲ２３によって定めることができる。これにより、図４に示されるグラフ１やグラフ２のように、環境変動やプロセス変動により変動される可能性のあるコンダクタンスとＶｃｎｔの関係を、制御電圧Ｖｃｎｔ＝制御電圧Ｖｃｅｎｔのときに、コンダクタンスが１／Ｒ２３を有するグラフ３に一意に設定することができる。これに伴いオペアンプ４１に接続されているＭＯＳトランジスタ３３のソースドレイン間コンダクタンスの変化についても同様に線形的に一意に制御することが可能となる。   As described above, by using the variable resistance circuit according to the second embodiment of the present invention, the slope of the change in the conductance between the source and drain of the MOS transistor 32 with respect to the control voltage Vcnt is proportional to R25 / (R21 × R24). Therefore, the source-drain conductance of the MOS transistor 32 can be controlled linearly as in the first embodiment. Furthermore, the resistance between the source and drain of the MOS transistor 32 when the control voltage Vcnt = the control voltage Vcent can be determined by R23. As a result, as shown in graphs 1 and 2 shown in FIG. 4, the relationship between conductance and Vcnt that may be changed due to environmental fluctuations or process fluctuations is calculated when the control voltage Vcnt = the control voltage Vcent. It can be uniquely set in the graph 3 having 1 / R23. Accordingly, the change in conductance between the source and drain of the MOS transistor 33 connected to the operational amplifier 41 can be controlled linearly and uniquely.

（実施の形態３）
続いて、図５を用いて、本発明の実施の形態３にかかる可変減衰回路４の構成例について説明する。可変減衰回路４は、可変抵抗制御回路１と接続される。当該可変抵抗制御回路１は、図１の可変抵抗制御回路１と同様の構成であるため、説明を省略する。可変減衰回路４は、入力端子５４と、出力端子５５と、抵抗２８と、ＭＯＳトランジスタ３５と、キャパシタ８１と、を備えている。入力端子５４と、抵抗２８と、ＭＯＳトランジスタ３５と、キャパシタ８１とは直列に接続されており、入力端子５４は、抵抗２８の一方と接続されている。抵抗２８の他方は、ＭＯＳトランジスタ３５の一方、例えばドレインと接続されている。ＭＯＳトランジスタ３５の他方、例えばソースは、キャパシタ８１と接続されている。出力端子５５は、抵抗２８とＭＯＳトランジスタ３５との節点における電圧を出力するために、当該節点であるノード６５と接続されている。 (Embodiment 3)
Next, a configuration example of the variable attenuation circuit 4 according to the third exemplary embodiment of the present invention will be described with reference to FIG. The variable attenuation circuit 4 is connected to the variable resistance control circuit 1. The variable resistance control circuit 1 has the same configuration as the variable resistance control circuit 1 of FIG. The variable attenuation circuit 4 includes an input terminal 54, an output terminal 55, a resistor 28, a MOS transistor 35, and a capacitor 81. The input terminal 54, the resistor 28, the MOS transistor 35, and the capacitor 81 are connected in series, and the input terminal 54 is connected to one of the resistors 28. The other of the resistors 28 is connected to one of the MOS transistors 35, for example, the drain. The other, for example, source of the MOS transistor 35 is connected to the capacitor 81. The output terminal 55 is connected to a node 65 that is a node in order to output a voltage at a node between the resistor 28 and the MOS transistor 35.

ＭＯＳトランジスタ３５は、一方をキャパシタ８１に接続され、交流的に接地することにより、線形領域での動作を実現する。   One of the MOS transistors 35 is connected to the capacitor 81 and grounded in an alternating manner, thereby realizing an operation in a linear region.

ＭＯＳトランジスタ３５とＭＯＳトランジスタ３２とは、同一の種類を用い、近接配置することでペア性を持つようにする。また、抵抗２８と抵抗２１とも同一の種類を用い、近接配置することでペア性を持つようにする。   The MOS transistor 35 and the MOS transistor 32 are of the same type and are arranged close to each other so as to have a pair property. In addition, the same type is used for both the resistor 28 and the resistor 21 and they are arranged close to each other so as to have a pair property.

次に、可変減衰器の動作について説明する。入力端子５４に入力される入力信号は、ＭＯＳトランジスタ３５のソースドレイン間コンダクタンスｇｏｎと抵抗２８とによって、減衰比１／（１＋Ｒ２８×ｇｏｎ）に減衰されて出力される。ここで、Ｒ３５は、ＭＯＳトランジスタ３５のソースドレイン間抵抗を示す。減衰比が十分大きな領域では、この減衰比は１／（Ｒ２８×ｇｏｎ）と近似できる。また、ＭＯＳトランジスタ３２のソースドレイン間コンダクタンスは、実施の形態１において説明したように、式３で表わされる。また、ＭＯＳトランジスタ３５とＭＯＳトランジスタ３２がペア性を持つことにより、減衰比はＲ２１／｛Ｒ２８／（ＶＣＣ−Ｖｃｎｔ）｝に比例する。よって、可変減衰器の減衰量を、制御電圧Ｖｃｎｔに基づいて変化させることが可能となる。 Next, the operation of the variable attenuator will be described. Input signal inputted to the input terminal 54, the source-drain conductance g on the resistor 28 of the MOS transistor 35, and output is attenuated in damping ratio 1 / (1 + R28 × g on). Here, R35 represents the resistance between the source and drain of the MOS transistor 35. In a region where the attenuation ratio is sufficiently large, this attenuation ratio can be approximated as 1 / (R28 × g on ). Further, the conductance between the source and drain of the MOS transistor 32 is expressed by Equation 3 as described in the first embodiment. Further, since the MOS transistor 35 and the MOS transistor 32 have a pair property, the attenuation ratio is proportional to R21 / {R28 / (VCC-Vcnt)}. Therefore, the attenuation amount of the variable attenuator can be changed based on the control voltage Vcnt.

以上説明したように、本発明の実施の形態３にかかる可変減衰器４を用いることにより、制御電圧Ｖｃｎｔに基づいて、広い範囲で減衰量を変化させることが可能な可変減衰器を実現することができる。また、抵抗２１及び抵抗２８の抵抗値の比（Ｒ２１／Ｒ２８）は、環境変動やプロセス変動に基づいて値が変化しないことから、環境変動やプロセス変動に対する耐性の強い可変減衰器を実現することができる。   As described above, by using the variable attenuator 4 according to the third embodiment of the present invention, a variable attenuator capable of changing the attenuation amount in a wide range based on the control voltage Vcnt is realized. Can do. In addition, since the ratio of the resistance values of the resistor 21 and the resistor 28 (R21 / R28) does not change based on environmental variation or process variation, a variable attenuator having high resistance to environmental variation or process variation is realized. Can do.

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。   Note that the present invention is not limited to the above-described embodiment, and can be changed as appropriate without departing from the spirit of the present invention.

１、２ 可変抵抗制御回路
３ 可変抵抗回路
４ 可変減衰器
５ 可変減衰回路
１０ 電源（ＶＣＣ）
１１ 電源（ＧＮＤ）
１２、１３ バイアス電源
１４ 電源（ＶＣＣ）
２１〜２８ 抵抗
３１〜３５ ＭＯＳトランジスタ
４１ オペアンプ
５１ 入力端子
５２ 出力端子
５３、５４ 入力端子
５５ 出力端子
６１〜６５ ノード
７１、７２ 電圧バッファ
８１ キャパシタ
１０１ 電源電圧
１０２ 抵抗
１０３ オペアンプ
１０４ ＭＯＳトランジスタ
１０５ バイアス電源
１０６ ＭＯＳトランジスタ 1, 2 Variable resistance control circuit 3 Variable resistance circuit 4 Variable attenuator 5 Variable attenuation circuit 10 Power supply (VCC)
11 Power supply (GND)
12, 13 Bias power supply 14 Power supply (VCC)
21-28 Resistance 31-35 MOS transistor 41 Operational amplifier 51 Input terminal 52 Output terminal 53, 54 Input terminal 55 Output terminal 61-65 Node 71, 72 Voltage buffer 81 Capacitor 101 Power supply voltage 102 Resistance 103 Operational amplifier 104 MOS transistor 105 Bias power supply 106 MOS transistor

Claims (11)

第１の電源と、当該第１の電源よりも低い電位を有する第２の電源との間に設けられ、当該第１の電源と接続される第１の抵抗部と、
前記第１の電源と前記第２の電源との間に設けられ、前記第１の抵抗部と直列に接続される第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタと前記第２の電源との間に設けられ、前記第１のＭＯＳトランジスタと直列に接続される第２のＭＯＳトランジスタと、
前記第１の抵抗部と前記第１のＭＯＳトランジスタとの節点における電圧と、第１の制御電圧とに基づいて、前記第２のＭＯＳトランジスタにゲート電圧を出力するオペアンプとを備え、
前記オペアンプは、前記ゲート電圧に基づいて抵抗値が制御される外部の可変抵抗に対して当該ゲート電圧を出力する可変抵抗制御回路。 A first resistance unit provided between the first power source and a second power source having a lower potential than the first power source and connected to the first power source;
A first MOS transistor provided between the first power supply and the second power supply and connected in series with the first resistor;
A second MOS transistor provided between the first MOS transistor and the second power supply and connected in series with the first MOS transistor;
An operational amplifier that outputs a gate voltage to the second MOS transistor based on a voltage at a node between the first resistor section and the first MOS transistor and a first control voltage;
The operational amplifier is a variable resistance control circuit that outputs the gate voltage to an external variable resistance whose resistance value is controlled based on the gate voltage. 前記第１のＭＯＳトランジスタは、飽和領域で動作し、前記第２のＭＯＳトランジスタは、線形領域で動作する、請求項１記載の可変抵抗制御回路。   The variable resistance control circuit according to claim 1, wherein the first MOS transistor operates in a saturation region, and the second MOS transistor operates in a linear region. 前記第１のＭＯＳトランジスタを飽和領域で動作させ、前記第２のＭＯＳトランジスタを線形領域で動作させるように、当該第１のＭＯＳトランジスタ及び当該第２のＭＯＳトランジスタにバイアス電圧を供給する第１のバイアス電源をさらに備える請求項２記載の可変抵抗制御回路。   First bias voltage is supplied to the first MOS transistor and the second MOS transistor so that the first MOS transistor operates in a saturation region and the second MOS transistor operates in a linear region. The variable resistance control circuit according to claim 2, further comprising a bias power supply. 前記オペアンプは、前記ゲート電圧に基づいて抵抗値が制御される外部の第３のＭＯＳトランジスタを用いた可変抵抗に対して当該ゲート電圧を出力する請求項１〜３のいずれか１項に記載の可変抵抗制御回路。   The said operational amplifier outputs the said gate voltage with respect to the variable resistance using the external 3rd MOS transistor by which resistance value is controlled based on the said gate voltage. Variable resistance control circuit. 前記第２のＭＯＳトランジスタと前記第３のＭＯＳトランジスタとのそれぞれ一方の電位を実質的に同電位となるように、当該第２のＭＯＳトランジスタに接続される第２のバイアス電源をさらに備える請求項１〜４のいずれか１項に記載の可変抵抗制御回路。   And a second bias power source connected to the second MOS transistor so that one of the second MOS transistor and the third MOS transistor has substantially the same potential. The variable resistance control circuit according to any one of 1 to 4. 第３の電源と前記第２の電源との間に設けられ、当該第３の電源と接続される第２の抵抗部と、
前記第３の電源と前記第２の電源との間に設けられ、前記第２の抵抗部と直列に接続される第４のＭＯＳトランジスタと、
前記第４のＭＯＳトランジスタと前記第２のＭＯＳトランジスタ及び当該第２の電源の節点と直列に接続される第３の抵抗部とを備え、
前記オペアンプは、前記第２の抵抗部及び前記第４のＭＯＳトランジスタの節点における電圧と前記第１の制御電圧とに基づいて定められる第１の入力電圧と、前記第１の抵抗部及び前記第１のＭＯＳトランジスタの節点における電圧と第２の制御電圧とに基づいて定められる第２の入力電圧とが入力される、請求項１〜５のいずれか１項に記載の可変抵抗制御回路。 A second resistor provided between a third power source and the second power source and connected to the third power source;
A fourth MOS transistor provided between the third power source and the second power source and connected in series with the second resistance unit;
A third resistor connected in series with a node of the fourth MOS transistor, the second MOS transistor, and the second power supply;
The operational amplifier includes a first input voltage determined based on a voltage at a node of the second resistor unit and the fourth MOS transistor and the first control voltage, the first resistor unit, and the first resistor unit. The variable resistance control circuit according to claim 1, wherein a second input voltage determined based on a voltage at a node of one MOS transistor and a second control voltage is input. 前記第１の制御電圧及び前記第２の制御電圧が同一の場合、前記第２のＭＯＳトランジスタの抵抗値は、前記第３の抵抗部の抵抗値によって定まる請求項６記載の可変抵抗制御回路。 The variable resistance control circuit according to claim 6, wherein when the first control voltage and the second control voltage are the same, a resistance value of the second MOS transistor is determined by a resistance value of the third resistance unit. 前記第１の入力電圧は、前記第２の抵抗部及び前記第４のＭＯＳトランジスタの節点と前記第１の制御電圧を入力する入力端子との間に直列に接続された第４の抵抗部及び第５の抵抗部に基づいて分圧され、前記第２の入力電圧は、前記第１の抵抗部及び前記第１のＭＯＳトランジスタの節点と前記第２の制御電圧を入力する入力端子との間に直列に接続される第６の抵抗部及び第７の抵抗部に基づいて分圧される請求項６又は７記載の可変抵抗制御回路。   The first input voltage includes a fourth resistor unit connected in series between a node of the second resistor unit and the fourth MOS transistor and an input terminal for inputting the first control voltage, and The second input voltage is divided between a node of the first resistor and the first MOS transistor and an input terminal for inputting the second control voltage. The variable resistance control circuit according to claim 6 or 7, wherein the voltage is divided based on a sixth resistor and a seventh resistor connected in series. 第１の電源と、当該第１の電源よりも低い電位を有する第２の電源との間に設けられ、当該第１の電源と接続される第１の抵抗部と、
前記第１の電源と前記第２の電源との間に設けられ、前記第１の抵抗部と直列に接続される第１のＭＯＳトランジスタと、
前記第１の電源と前記第２の電源との間に設けられ、前記第１のＭＯＳトランジスタと直列に接続される第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタの一方の電位と実質的に同一の電位を有する第３のＭＯＳトランジスタと、
前記第１の抵抗部と前記第１のＭＯＳトランジスタとの節点における電圧と、第１の制御電圧とに基づいて、前記第２のＭＯＳトランジスタ及び前記第３のＭＯＳトランジスタにゲート電圧を出力するオペアンプと、を備える可変抵抗器。 A first resistance unit provided between the first power source and a second power source having a lower potential than the first power source and connected to the first power source;
A first MOS transistor provided between the first power supply and the second power supply and connected in series with the first resistor;
A second MOS transistor provided between the first power supply and the second power supply and connected in series with the first MOS transistor;
A third MOS transistor having a potential substantially the same as one potential of the second MOS transistor;
An operational amplifier that outputs a gate voltage to the second MOS transistor and the third MOS transistor based on a voltage at a node between the first resistance unit and the first MOS transistor and a first control voltage And a variable resistor. 前記第３のＭＯＳトランジスタの一方と接続される第８の抵抗部と、
前記第８の抵抗部の他方に接続される信号入力端子と、
前記第３のＭＯＳトランジスタと前記第８の抵抗部との節点と接続され、前記信号入力端子に入力される信号を減衰して出力する出力端子と、をさらに備える請求項９記載の可変抵抗器。 An eighth resistor connected to one of the third MOS transistors;
A signal input terminal connected to the other of the eighth resistor section;
10. The variable resistor according to claim 9, further comprising: an output terminal connected to a node between the third MOS transistor and the eighth resistor unit and attenuating and outputting a signal input to the signal input terminal. . 前記第１のＭＯＳトランジスタを飽和領域で動作させ、前記第２のＭＯＳトランジスタを線形領域で動作させるように、当該第１のＭＯＳトランジスタ及び当該第２のＭＯＳトランジスタに電圧を供給する第１のバイアス電源をさらに備える請求項９又は１０に記載の可変抵抗器。   A first bias for supplying a voltage to the first MOS transistor and the second MOS transistor so that the first MOS transistor operates in a saturation region and the second MOS transistor operates in a linear region. The variable resistor according to claim 9 or 10, further comprising a power source.
JP2009258093A 2009-10-20 2009-11-11 Variable resistance control circuit and variable resistor Pending JP2011103582A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009258093A JP2011103582A (en) 2009-11-11 2009-11-11 Variable resistance control circuit and variable resistor
US12/923,984 US20110090010A1 (en) 2009-10-20 2010-10-19 Variable gain amplification device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009258093A JP2011103582A (en) 2009-11-11 2009-11-11 Variable resistance control circuit and variable resistor

Publications (1)

Publication Number Publication Date
JP2011103582A true JP2011103582A (en) 2011-05-26

Family

ID=44193732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009258093A Pending JP2011103582A (en) 2009-10-20 2009-11-11 Variable resistance control circuit and variable resistor

Country Status (1)

Country Link
JP (1) JP2011103582A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021043198A (en) * 2019-09-05 2021-03-18 アナログ ディヴァイスィズ インク Variable impedance switching control

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021043198A (en) * 2019-09-05 2021-03-18 アナログ ディヴァイスィズ インク Variable impedance switching control
JP7144492B2 (en) 2019-09-05 2022-09-29 アナログ ディヴァイスィズ インク Variable impedance switching control

Similar Documents

Publication Publication Date Title
US10481625B2 (en) Voltage regulator
JP4878243B2 (en) Constant current circuit
JP2011155488A (en) Differential input stage circuit, operational amplifier including the same, and voltage regulator circuit
JP4008459B2 (en) Control signal supply circuit and signal output circuit
JP2008288900A (en) Differential amplifier
JP7292874B2 (en) Current detection circuit
KR20160094874A (en) Low-pass filter circuit and power supply device
KR102483031B1 (en) Current generating circuit
JPH11154832A (en) Differential amplifier circuit and operational amplifier circuit
KR20090048327A (en) Voltage regulator
US9785179B2 (en) Generating a current with inverse supply voltage proportionality
JP6514946B2 (en) Current driver circuit
KR101797769B1 (en) Constant current circuit
JP6912350B2 (en) Voltage regulator
JP2016126550A (en) Constant current circuit and sensor device having the same
JP2011103582A (en) Variable resistance control circuit and variable resistor
US10873305B2 (en) Voltage follower circuit
JP2022094378A (en) Overcurrent protection circuit and load drive device
US7474152B2 (en) Operational amplifier circuit
JP4658838B2 (en) Reference potential generator
US9946289B1 (en) Bias current generator having blended temperature response
JP6646475B2 (en) Diode drive circuit and diode drive system
JP2014204236A (en) Bias circuit and amplifier
JP7193777B2 (en) Stabilized power supply with current limiting function
JP2009140202A (en) Over current protection circuit for voltage regulator