JP2011103530A - Image sensor - Google Patents
Image sensor Download PDFInfo
- Publication number
- JP2011103530A JP2011103530A JP2009257034A JP2009257034A JP2011103530A JP 2011103530 A JP2011103530 A JP 2011103530A JP 2009257034 A JP2009257034 A JP 2009257034A JP 2009257034 A JP2009257034 A JP 2009257034A JP 2011103530 A JP2011103530 A JP 2011103530A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- boundary
- column
- shutter
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は、イメージセンサに関し、特に、露光領域から遮光領域へのブルーミングを抑制するようにするイメージセンサに関する。 The present invention relates to an image sensor, and more particularly to an image sensor that suppresses blooming from an exposure area to a light shielding area.
CMOS(Complementary Metal Oxide Semiconductor)イメージセンサやCCD(Charge Coupled Device)イメージセンサの画素アレイ部には、全画素の中で、撮像信号を出力可能な画素の領域である露光領域(有効画素領域、有効領域等ともいう)の他に、黒レベルの基準を規定する遮光領域(光学的黒画素、オプティカルブラック等ともいう)を備えるものがある。 In the pixel array part of CMOS (Complementary Metal Oxide Semiconductor) image sensors and CCD (Charge Coupled Device) image sensors, the exposure area (effective pixel area, effective pixel area that can output image signals among all pixels) In addition to a region (also referred to as a region), there is a light-shielding region (also referred to as an optical black pixel, optical black, or the like) that defines a black level reference.
遮光領域によれば、露光領域における信号成分と、遮光領域における信号成分との差分をとることで、入射光に寄らず熱によって発生する暗電流に起因するノイズを除去することができる。 According to the light shielding region, by taking the difference between the signal component in the exposure region and the signal component in the light shielding region, it is possible to remove noise caused by dark current generated by heat regardless of incident light.
ところで、イメージセンサにおいては、入射光が非常に強かったり、長い時間画素が読み出されない場合等に、過剰に蓄積された電荷が画素(フォトダイオード)からあふれ出し、隣接画素や信号線等に漏れ込んでしまう、いわゆるブルーミングが発生することがある。 By the way, in the image sensor, when the incident light is very strong or the pixel is not read out for a long time, the excessively accumulated charge overflows from the pixel (photodiode) and leaks to the adjacent pixel or signal line. So-called blooming may occur.
そこで、所定時間読み出されない画素に対して、蓄積される電荷をリセットするためのシャッタを行うことで、ブルーミングの発生を回避するようにしたものがある(特許文献1参照)。 In view of this, there is a technique in which blooming is avoided by performing a shutter for resetting accumulated charges for pixels that are not read out for a predetermined time (see Patent Document 1).
しかしながら、露光領域と遮光領域とを有する画素アレイ部において発生する、露光領域から遮光領域へのブルーミングに対する効果的な対策は提案されていない。 However, an effective countermeasure against blooming from the exposure area to the light shielding area that occurs in the pixel array portion having the exposure area and the light shielding area has not been proposed.
露光領域から遮光領域へのブルーミングが発生すると、正しい黒レベルの基準を得ることができなくなってしまう。 When blooming from the exposure area to the light-shielding area occurs, the correct black level reference cannot be obtained.
本発明は、このような状況に鑑みてなされたものであり、特に、露光領域から遮光領域へのブルーミングを抑制するようにするものである。 The present invention has been made in view of such a situation, and in particular, is intended to suppress blooming from an exposure area to a light shielding area.
本発明の一側面のイメージセンサは、画素が垂直方向と水平方向に2次元配列され、露光領域と遮光領域とを備える画素アレイ部を有する、ローリングシャッタ方式のイメージセンサであって、前記画素アレイ部において、前記露光領域と前記遮光領域との境界と平行に並ぶ画素列であって、前記境界を含む複数の前記画素列である境界画素列のアドレスを設定し、アドレスが設定された前記境界画素列に、所定の時間間隔でシャッタを行わせる制御手段を備える。 An image sensor according to one aspect of the present invention is a rolling shutter type image sensor in which pixels are two-dimensionally arranged in a vertical direction and a horizontal direction, and includes a pixel array unit including an exposure region and a light-shielding region. In the section, the address of a boundary pixel column, which is a pixel column aligned in parallel with the boundary between the exposure region and the light shielding region, and is a plurality of the pixel columns including the boundary, and the boundary where the address is set Control means for causing the pixel column to perform shutters at predetermined time intervals is provided.
前記制御手段には、アドレスが設定された前記境界画素列に、前記境界と平行に並ぶ画素列の1走査期間毎にシャッタを行わせることができる。 The control unit may cause the boundary pixel column to which an address is set to perform a shutter for each scanning period of a pixel column aligned in parallel with the boundary.
前記境界画素列は、前記境界から前記遮光領域側に並ぶ所定数の画素列とすることができる。 The boundary pixel column may be a predetermined number of pixel columns arranged on the light shielding region side from the boundary.
前記境界は、前記画素アレイ部において、垂直方向または水平方向に形成されるようにすることができる。 The boundary may be formed in a vertical direction or a horizontal direction in the pixel array unit.
本発明の一側面においては、画素アレイ部において、露光領域と遮光領域との境界と平行に並ぶ画素列であって、境界を含む複数の画素列である境界画素列のアドレスが設定され、アドレスが設定された境界画素列に、所定の時間間隔でシャッタが行われる。 In one aspect of the present invention, in the pixel array unit, addresses of boundary pixel columns that are pixel columns aligned in parallel with the boundary between the exposure region and the light-shielding region and are a plurality of pixel columns including the boundary are set, and the address The shutter is performed at a predetermined time interval on the boundary pixel row where is set.
本発明の一側面によれば、露光領域から遮光領域へのブルーミングを抑制することが可能となる。 According to one aspect of the present invention, it is possible to suppress blooming from an exposure region to a light shielding region.
以下、本発明の実施の形態について図を参照して説明する。なお、説明は以下の順序で行う。
1.第1の実施の形態(行単位でリードおよびシャッタを行うイメージセンサ)
2.第2の実施の形態(列単位でリードおよびシャッタを行うイメージセンサ)
Hereinafter, embodiments of the present invention will be described with reference to the drawings. The description will be given in the following order.
1. First embodiment (image sensor for reading and shuttering in units of rows)
2. Second embodiment (image sensor for reading and shuttering in units of columns)
<1.第1の実施の形態>
[イメージセンサのブロック図]
図1は、本発明を適用したイメージセンサの一実施の形態の構成例を示すブロック図である。
<1. First Embodiment>
[Block diagram of image sensor]
FIG. 1 is a block diagram showing a configuration example of an embodiment of an image sensor to which the present invention is applied.
図1のイメージセンサは、例えば、CMOSイメージセンサとして構成される。 The image sensor of FIG. 1 is configured as a CMOS image sensor, for example.
図1のイメージセンサは、画素アレイ部11、画素駆動アドレスデコーダ12、水平選択回路13、および制御部14により構成される。
The image sensor shown in FIG. 1 includes a
画素アレイ部11には、画素としての光電変換素子(図示せず)が垂直方向にN行、水平方向にM列(N行×M列)の2次元に配置されている。画素アレイ部11の各画素は、そこに入射された光を光電変換し、その結果得られる撮像信号を出力する。画素アレイ部11は、全画素の中で、撮像信号を出力可能な画素の領域である露光領域と、黒レベルの基準を規定する遮光領域を備える。図1に示されるように、画素アレイ部11における遮光領域は、露光領域の上下左右4方向を取り囲むように設けられている。
In the
画素駆動アドレスデコーダ12は、制御部14の制御に基づいて、画素アレイ部11の画素の電荷の読み出し動作(以下、リードともいう)および掃き出し動作(以下、シャッタともいう)を行単位で行う。画素アレイ部11のリードおよびシャッタが行われる行は、時間とともに順次シフトする。すなわち、図1のイメージセンサは、ローリングシャッタ方式のイメージセンサである。画素駆動アドレスデコーダ12によって選択された行の各画素から出力された撮像信号は、水平選択回路13に供給される。
Based on the control of the
水平選択回路13は、その内部に、画素アレイ部11の水平方向の画素の数Mと同じだけのA/D(Analog to Digital)変換回路を備えており、A/D変換回路それぞれは、画素アレイ部11の画素から供給される撮像信号に対して、CDS(Correlated Double Sampling:相関2重サンプリング)処理およびA/D変換処理を行う。水平選択回路13は、A/D変換回路それぞれの撮像信号を順次選択して読み出し、図示せぬ出力アンプ回路に供給する。図示せぬ出力アンプ回路は、供給された撮像信号を増幅して出力する。
The
なお、水平選択回路13のA/D変換回路ではCDS処理のみを行うようにして、アナログ信号をデジタル信号に変換するADコンバータを図示せぬ出力アンプ回路の前段に設けるようにしてもよい。
Note that the A / D conversion circuit of the
制御部14は、画素駆動アドレスデコーダ12および水平選択回路13などの動作タイミングを制御する。例えば、制御部14は、画素駆動アドレスデコーダ12によって行われる画素アレイ部11のリードおよびシャッタの対象となる行の行アドレスを設定し、その行アドレスの画素に対して、所定のタイミングで、画素駆動アドレスデコーダ12にリードおよびシャッタを行わせる。
The
[遮光領域と露光領域の境界]
次に、図2を参照して、画素アレイ部11の遮光領域と露光領域の境界について説明する。
[Boundary between shading area and exposure area]
Next, the boundary between the light shielding area and the exposure area of the
図2は、図1に示される画素アレイ部11の左上部を拡大した図である。図2の破線で示されるように、画素アレイ部11において、露光領域と遮光領域との水平方向(行方向)の境界と平行に並ぶ画素列であって、その境界を含む複数の画素列(境界画素列)からなる領域を境界領域とする。
FIG. 2 is an enlarged view of the upper left part of the
図2においては、画素アレイ部11における各画素は図示されないが、画素駆動アドレスデコーダ12からの入力(矢印)が水平方向の1画素列に対応するとすれば、境界領域をなす境界画素列は、境界に隣接する、遮光領域の1画素列および露光領域の1画素列となる。ただし、露光領域の1画素列は、その両端が遮光領域に含まれる。
In FIG. 2, each pixel in the
なお、境界領域をなす境界画素列は、上述した例に限らず、露光領域と遮光領域との境界を含む複数の画素列から構成されていればよく、例えば、境界に隣接する、遮光領域の3画素列および露光領域の3画素列などとしてもよい。また、境界から遮光領域側に並ぶ数画素列としてもよい。 Note that the boundary pixel column forming the boundary region is not limited to the above-described example, and may be formed of a plurality of pixel columns including the boundary between the exposure region and the light shielding region. A three-pixel row and a three-pixel row in the exposure area may be used. Moreover, it is good also as a several pixel row | line | column arranged in a light-shielding area side from a boundary.
また、図2においては、図示されないが、図1の画素アレイ部11の下側における露光領域と遮光領域との境界においても、図2と同様に境界領域が存在する。
Although not shown in FIG. 2, a boundary region exists at the boundary between the exposure region and the light shielding region on the lower side of the
[画素アレイ部に対するリードおよびシャッタの動作制御]
次に、図3を参照して、画素アレイ部11に対するリードおよびシャッタの動作制御について説明する。
[Operation control of lead and shutter for pixel array section]
Next, with reference to FIG. 3, the read and shutter operation control for the
図3は、制御部14から画素駆動アドレスデコーダ12に供給される、画素駆動アドレスデコーダ12が画素アレイ部11に対してリードおよびシャッタを行うための信号および行方向の画素列のアドレス(行アドレス)を示している。
FIG. 3 shows a signal supplied from the
図3の上から1番目には、垂直走査期間の同期に用いられる垂直同期信号Vが示されており、図3の上から2番目には、水平走査期間の同期に用いられる水平同期信号Hが示されている。図3においては、2水平走査期間分の水平同期信号Hが示されており、この期間に、水平方向(行方向)の2画素列の走査が行われる。また、1垂直走査期間で、行方向の全画素列の走査が行われる。 The first from the top of FIG. 3 shows the vertical synchronization signal V used for synchronization of the vertical scanning period, and the second from the top of FIG. 3 shows the horizontal synchronization signal H used for synchronization of the horizontal scanning period. It is shown. FIG. 3 shows a horizontal synchronization signal H for two horizontal scanning periods, and scanning of two pixel columns in the horizontal direction (row direction) is performed during this period. Further, all pixel columns in the row direction are scanned in one vertical scanning period.
図3の上から3番目には、画素駆動アドレスデコーダ12がリード(画素の電荷の読み出し動作)を行う行アドレスであるリード行アドレスが示されている。リード行アドレスは、画素アレイ部11の行方向の一番上の画素列を示す行アドレスから、一番下の画素列を示す行アドレスまで、水平同期信号Hの1水平走査期間毎に1ずつインクリメントされる(図3においては、行アドレスnRから1インクリメントされている)。
The third row from the top in FIG. 3 shows a read row address, which is a row address at which the pixel
図3の上から4番目には、画素駆動アドレスデコーダ12がシャッタ(画素の電荷の掃き出し動作)を行う行アドレスである通常シャッタ行アドレスが示されている。通常シャッタ行アドレスは、画素アレイ部11の行方向の一番上の画素列を示す行アドレスから、一番下の画素列を示す行アドレスまで、水平同期信号Hの1水平走査期間毎に1ずつインクリメントされる(図3においては、行アドレスnSから1インクリメントされている)。所定の行アドレスnSの画素列に対して行われる通常のシャッタは、リードが行われる時刻より、電荷(光)の蓄積時間(露光時間)分だけ前の時刻に行われる。すなわち、図3の例では、画素アレイ部11において、行アドレスnSが示す画素列より行アドレスnRが示す画素列の方が下にあることになる。
The fourth from the top in FIG. 3 shows a normal shutter row address which is a row address at which the pixel
図3の上から5乃至8番目には、画素駆動アドレスデコーダ12がシャッタ(画素の電荷の掃き出し動作)を行う行アドレスであって、境界領域の境界画素列の行アドレスである境界領域シャッタ行アドレスが示されている。境界領域シャッタ行アドレスは、水平同期信号Hの水平走査期間に関わらず固定とされる。このように、図2で説明した境界領域をなす境界画素列は、境界領域シャッタ行アドレスによって設定される。また、境界領域シャッタ行アドレスは、ユーザによって任意に設定されるようにできる。
In the fifth to eighth positions from the top in FIG. 3, the boundary area shutter row, which is a row address at which the pixel
なお、図3において、行アドレスNBは、境界から遮光領域側の1画素列目の行アドレスを示しており、行アドレスNEは、境界から露光領域側の1画素列目の行アドレスを示している。すなわち、図3の境界領域シャッタ行アドレスによって設定される境界画素列は、境界に隣接する、遮光領域の2画素列および露光領域の2画素列からなる。なお、上述したように、境界画素列を構成する画素列数は、図3の例に限定されない。 In FIG. 3, the row address N B, the boundary indicates the row address of the first pixel th column of the light-blocking region side from the row address N E is one pixel row of the row address of the exposure region side from the boundary Show. That is, the boundary pixel column set by the boundary region shutter row address in FIG. 3 includes two pixel columns of the light shielding region and two pixel columns of the exposure region adjacent to the boundary. As described above, the number of pixel columns constituting the boundary pixel column is not limited to the example of FIG.
ここで、通常シャッタ行アドレスと境界領域シャッタ行アドレスとを特に区別する必要がない場合、これらを合わせて、以下、単にシャッタ行アドレスともいう。 Here, when it is not necessary to distinguish between the normal shutter row address and the boundary area shutter row address, these are collectively referred to as a shutter row address hereinafter.
図3の上から9番目(下から2番目)には、リード(画素の電荷の読み出し動作)を画素駆動アドレスデコーダ12に指示するための画素リード信号が示されている。画素リード信号は、水平同期信号Hの1水平走査期間毎に1回、Highレベルとなる。
The ninth pixel from the top (second from the bottom) in FIG. 3 shows a pixel read signal for instructing the pixel
すなわち、画素駆動アドレスデコーダ12は、1水平走査期間毎に1回のタイミングで、そのときに設定されているリード行アドレスの画素に対して、リードを行う。リード行アドレスは、水平同期信号Hの1水平走査期間毎に1ずつインクリメントされるので、画素駆動アドレスデコーダ12は、水平同期信号Hの1水平走査期間毎に1行ずつリードを行う。
In other words, the pixel
図3の上から10番目(下から1番目)には、シャッタ(画素の電荷の掃き出し動作)を画素駆動アドレスデコーダ12に指示するための画素シャッタ信号が示されている。画素シャッタ信号は、水平同期信号Hの1水平走査期間毎に1回、Highレベルとなる。
The pixel shutter signal for instructing the pixel
すなわち、画素駆動アドレスデコーダ12は、1水平走査期間毎に1回のタイミングで、そのときに設定されているシャッタ行アドレスの画素に対して、シャッタを行う。通常シャッタ行アドレスは、水平同期信号Hの1水平走査期間毎に1ずつインクリメントされるので、画素駆動アドレスデコーダ12は、水平同期信号Hの1水平走査期間毎に1行ずつシャッタを行う。
In other words, the pixel
また、境界領域シャッタ行アドレスは、水平同期信号Hの水平走査期間に関わらず固定とされるので、画素駆動アドレスデコーダ12は、水平同期信号Hの1水平走査期間毎に、境界領域をなす境界画素列の全画素に対してシャッタを行う。
Further, since the boundary area shutter row address is fixed regardless of the horizontal scanning period of the horizontal synchronization signal H, the pixel
以上の構成によれば、遮光領域と露光領域の境界領域に含まれる画素の電荷は、ある一定の間隔(例えば、1水平走査期間)毎に掃き出されるので、入射光が非常に強い環境等により、露光領域の画素において電荷があふれ出した場合でも、遮光領域の画素への電荷の漏れ込み、すなわち、ブルーミングを抑制することができる。これにより、正しい黒レベルの基準を安定して得ることが可能となる。 According to the above configuration, the charges of the pixels included in the boundary region between the light shielding region and the exposure region are swept out at a certain interval (for example, one horizontal scanning period). Thus, even when charges overflow in the pixels in the exposure region, leakage of charges into the pixels in the light shielding region, that is, blooming can be suppressed. This makes it possible to stably obtain the correct black level reference.
なお、上述した説明では、制御部14が、水平同期信号Hの1水平走査期間毎に、境界領域の全画素に対してシャッタを行わせるようにしたが、境界領域の画素に対してシャッタを行わせる時間間隔はこれに限定されない。より具体的には、図3においては、画素シャッタ信号は、水平同期信号Hの1水平走査期間毎に1回、Highレベルとなるようにしたが、これに限らず、1水平走査期間毎に複数回、Highレベルとなるようにしてもよいし、複数の水平走査期間毎に1回、Highレベルとなるようにしてもよい。また、画素シャッタ信号を、通常シャッタ行アドレスの画素に対してシャッタを行うものと、境界領域シャッタ行アドレスの画素に対してシャッタを行うものとに分けるようにしてもよい。
In the above description, the
また、上述した説明では、リード行アドレスを、画素アレイ部11の行方向の一番上の画素列を示す行アドレスから、一番下の画素列を示す行アドレスまで、1ずつインクリメントすることで、画素アレイ部11の全画素を読み出すようにした。しかしながら、境界領域においては、例えば1水平走査期間毎にシャッタが行われるので、境界領域のうちの露光領域に含まれる画素には、十分な電荷の蓄積がされない。したがって、境界領域をなす境界画素列については、リードを行わないようにしてもよい。
In the above description, the read row address is incremented by 1 from the row address indicating the top pixel column in the row direction of the
以上においては、画素アレイ部のリードおよびシャッタを、行単位で行う構成について説明してきたが、以下においては、画素アレイ部のリードおよびシャッタを、列単位で行う構成について説明する。なお、以下の説明において、上述で説明した機能および構成と基本的に同一なものについては、その説明を適宜省略する。 In the above description, the configuration in which reading and shuttering of the pixel array unit is performed in units of rows has been described. In the following, the configuration in which reading and shuttering of the pixel array unit is performed in units of columns will be described. In the following description, the description of the same functions and configurations as those described above will be omitted as appropriate.
<2.第2の実施の形態>
[イメージセンサのブロック図]
図4は、本発明を適用したイメージセンサの他の実施の形態の構成例を示すブロック図である。
<2. Second Embodiment>
[Block diagram of image sensor]
FIG. 4 is a block diagram showing a configuration example of another embodiment of an image sensor to which the present invention is applied.
図4のイメージセンサは、例えば、CMOSイメージセンサとして構成される。 The image sensor of FIG. 4 is configured as a CMOS image sensor, for example.
図4のイメージセンサは、画素アレイ部111、画素駆動アドレスデコーダ112、垂直選択回路113、および制御部114により構成される。
The image sensor shown in FIG. 4 includes a
画素アレイ部111は、図1で説明した画素アレイ部11と同様の構成を有するので、その説明は省略する。
The
画素駆動アドレスデコーダ112は、制御部114の制御に基づいて、画素アレイ部111の画素の電荷の読み出し動作(リード)および掃き出し動作(シャッタ)を列単位で行う。画素アレイ部111のリードおよびシャッタが行われる列は、時間とともに順次シフトする。すなわち、図4のイメージセンサは、ローリングシャッタ方式のイメージセンサである。画素駆動アドレスデコーダ112によって選択された列の各画素から出力された撮像信号は、垂直選択回路113に供給される。
The pixel
垂直選択回路113は、その内部に、画素アレイ部111の垂直方向の画素の数Nと同じだけのA/D変換回路を備えており、A/D変換回路それぞれは、画素アレイ部111の画素から供給される撮像信号に対して、CDS処理およびA/D変換処理を行う。垂直選択回路113は、A/D変換回路それぞれの撮像信号を順次選択して読み出し、図示せぬ出力アンプ回路に供給する。図示せぬ出力アンプ回路は、供給された撮像信号を増幅して出力する。
The
なお、垂直選択回路113のA/D変換回路ではCDS処理のみを行うようにして、アナログ信号をデジタル信号に変換するADコンバータを図示せぬ出力アンプ回路の前段に設けるようにしてもよい。
Note that the A / D conversion circuit of the
制御部114は、画素駆動アドレスデコーダ112および垂直選択回路113などの動作タイミングを制御する。例えば、制御部114は、画素駆動アドレスデコーダ112によって行われる画素アレイ部111のリードおよびシャッタの対象となる列の列アドレスを設定し、その列アドレスの画素に対して、所定のタイミングで、画素駆動アドレスデコーダ112にリードおよびシャッタを行わせる。
The
[遮光領域と露光領域の境界]
次に、図5を参照して、画素アレイ部111の遮光領域と露光領域の境界について説明する。
[Boundary between shading area and exposure area]
Next, the boundary between the light shielding region and the exposure region of the
図5は、図4に示される画素アレイ部111の左上部を拡大した図である。図5の破線で示されるように、画素アレイ部111において、露光領域と遮光領域との垂直方向(列方向)の境界と平行に並ぶ画素列であって、その境界を含む複数の画素列(境界画素列)からなる領域を境界領域とする。
FIG. 5 is an enlarged view of the upper left part of the
図5においては、画素アレイ部111における各画素は図示されないが、画素駆動アドレスデコーダ112からの入力(矢印)が垂直方向の1画素列に対応するとすれば、境界領域をなす境界画素列は、境界に隣接する、遮光領域の1画素列および露光領域の1画素列となる。ただし、露光領域の1画素列は、その両端が遮光領域に含まれる。
In FIG. 5, each pixel in the
なお、境界領域をなす境界画素列は、上述した例に限らず、露光領域と遮光領域との境界を含む複数の画素列から構成されていればよい。 Note that the boundary pixel column forming the boundary region is not limited to the above-described example, and may be composed of a plurality of pixel columns including the boundary between the exposure region and the light shielding region.
また、図5においては、図示されないが、図4の画素アレイ部111の右側における露光領域と遮光領域との境界においても、図5と同様に境界領域が存在する。
In addition, although not shown in FIG. 5, a boundary region exists at the boundary between the exposure region and the light shielding region on the right side of the
[画素アレイ部に対するリードおよびシャッタの動作制御]
次に、図6を参照して、画素アレイ部111に対するリードおよびシャッタの動作制御について説明する。
[Operation control of lead and shutter for pixel array section]
Next, with reference to FIG. 6, the read and shutter operation control for the
図6は、制御部114から画素駆動アドレスデコーダ112に供給される、画素駆動アドレスデコーダ112が画素アレイ部111に対してリードおよびシャッタを行うための信号および列方向の画素列のアドレス(列アドレス)を示している。
FIG. 6 illustrates a signal supplied from the
図6の上から1番目には、水平走査期間の同期に用いられる水平同期信号Hが示されており、図6の上から2番目には、垂直走査期間の同期に用いられる垂直同期信号Vが示されている。図6においては、2垂直走査期間分の垂直同期信号Vが示されており、この期間に、垂直方向(列方向)の2画素列の走査が行われる。また、1水平走査期間で、列方向の全画素列の操作が行われる。 6 shows the horizontal synchronization signal H used for synchronization in the horizontal scanning period, and the second from the top in FIG. 6 shows the vertical synchronization signal V used for synchronization in the vertical scanning period. It is shown. FIG. 6 shows a vertical synchronization signal V for two vertical scanning periods, and scanning of two pixel columns in the vertical direction (column direction) is performed during this period. Further, all the pixel columns in the column direction are operated in one horizontal scanning period.
図6の上から3番目には、画素駆動アドレスデコーダ112がリード(画素の電荷の読み出し動作)を行う列アドレスであるリード列アドレスが示されている。リード列アドレスは、画素アレイ部111の列方向の一番左の画素列を示す列アドレスから、一番右の画素列を示す列アドレスまで、垂直同期信号Vの1垂直走査期間毎に1ずつインクリメントされる(図6においては、列アドレスmRから1インクリメントされている)。
The third row from the top in FIG. 6 shows a read column address that is a column address on which the pixel
図6の上から4番目には、画素駆動アドレスデコーダ112がシャッタ(画素の電荷の掃き出し動作)を行う列アドレスである通常シャッタ列アドレスが示されている。通常シャッタ列アドレスは、画素アレイ部111の列方向の一番左の画素列を示す列アドレスから、一番右の画素列を示す列アドレスまで、垂直同期信号Vの1垂直走査期間毎に1ずつインクリメントされる(図6においては、列アドレスmSから1インクリメントされている)。所定の列アドレスmSの画素列に対して行われる通常のシャッタは、リードが行われる時刻より、電荷(光)の蓄積時間(露光時間)分だけ前の時刻に行われる。すなわち、図6の例では、画素アレイ部111において、列アドレスmSが示す画素列より列アドレスmRが示す画素列の方が右にあることになる。
The fourth from the top in FIG. 6 shows a normal shutter column address which is a column address at which the pixel
図6の上から5乃至8番目には、画素駆動アドレスデコーダ112がシャッタ(画素の電荷の掃き出し動作)を行う列アドレスであって、境界領域の境界画素列の列アドレスである境界領域シャッタ列アドレスが示されている。境界領域シャッタ列アドレスは、垂直同期信号Vの垂直走査期間に関わらず固定とされる。このように、図5で説明した境界領域をなす境界画素列は、境界領域シャッタ列アドレスによって設定される。また、境界領域シャッタ列アドレスは、ユーザによって任意に設定されるようにできる。
The fifth to eighth from the top in FIG. 6 are column addresses at which the pixel
なお、図6において、列アドレスMBは、境界から遮光領域側の1画素列目の列アドレスを示しており、列アドレスNEは、境界から露光領域側の1画素列目の列アドレスを示している。すなわち、図6の境界領域シャッタ列アドレスによって設定される境界画素列は、境界に隣接する、遮光領域の2画素列および露光領域の2画素列からなる。なお、境界画素列を構成する画素列数は、図6の例に限定されない。 In FIG. 6, the column address M B, the boundary indicates the column address of the first pixel th column of the light-blocking region side from the column address N E is the column address of the first pixel row th exposure region side from the boundary Show. That is, the boundary pixel column set by the boundary region shutter column address in FIG. 6 includes two pixel columns of the light shielding region and two pixel columns of the exposure region adjacent to the boundary. Note that the number of pixel columns constituting the boundary pixel column is not limited to the example of FIG.
ここで、通常シャッタ列アドレスと境界領域シャッタ列アドレスとを特に区別する必要がない場合、これらを合わせて、以下、単にシャッタ列アドレスともいう。 Here, when it is not necessary to distinguish the normal shutter column address from the boundary area shutter column address, these are collectively referred to as a shutter column address hereinafter.
図6の上から9番目(下から2番目)には、リード(画素の電荷の読み出し動作)を画素駆動アドレスデコーダ112に指示するための画素リード信号が示されている。画素リード信号は、垂直同期信号Vの1垂直走査期間毎に1回、Highレベルとなる。
The ninth pixel from the top (second from the bottom) in FIG. 6 shows a pixel read signal for instructing the pixel
すなわち、画素駆動アドレスデコーダ112は、1垂直走査期間毎に1回のタイミングで、そのときに設定されているリード列アドレスの画素に対して、リードを行う。リード列アドレスは、垂直同期信号Vの1垂直走査期間毎に1ずつインクリメントされるので、画素駆動アドレスデコーダ112は、垂直同期信号Vの1垂直走査期間毎に1列ずつリードを行う。
In other words, the pixel
図6の上から10番目(下から1番目)には、シャッタ(画素の電荷の掃き出し動作)を画素駆動アドレスデコーダ112に指示するための画素シャッタ信号が示されている。画素シャッタ信号は、垂直同期信号Vの1垂直走査期間毎に1回、Highレベルとなる。
A pixel shutter signal for instructing the pixel
すなわち、画素駆動アドレスデコーダ112は、1垂直走査期間毎に1回のタイミングで、そのときに設定されているシャッタ列アドレスの画素に対して、シャッタを行う。通常シャッタ列アドレスは、垂直同期信号Vの1垂直走査期間毎に1ずつインクリメントされるので、画素駆動アドレスデコーダ112は、垂直同期信号Vの1垂直走査期間毎に1列ずつシャッタを行う。
That is, the pixel
また、境界領域シャッタ列アドレスは、垂直同期信号Vの垂直走査期間に関わらず固定とされるので、画素駆動アドレスデコーダ112は、垂直同期信号Vの1垂直走査期間毎に、境界領域をなす境界画素列の全画素に対してシャッタを行う。
In addition, since the boundary area shutter column address is fixed regardless of the vertical scanning period of the vertical synchronization signal V, the pixel
以上の構成によれば、遮光領域と露光領域の境界領域に含まれる画素の電荷は、ある一定の間隔(例えば、1垂直走査期間)毎に掃き出されるので、露光領域の画素において電荷があふれ出した場合でも、遮光領域の画素への電荷の漏れ込み、すなわち、ブルーミングを抑制することができる。これにより、正しい黒レベルの基準を安定して得ることが可能となる。 According to the above configuration, the charges of the pixels included in the boundary region between the light shielding region and the exposure region are swept out at a certain interval (for example, one vertical scanning period), so that the charge overflows in the pixels in the exposure region. Even when it is emitted, it is possible to suppress the leakage of charges to the pixels in the light shielding region, that is, blooming. This makes it possible to stably obtain the correct black level reference.
なお、上述した説明では、制御部114が、垂直同期信号Vの1垂直走査期間毎に、境界領域の全画素に対してシャッタを行わせるようにしたが、境界領域の画素に対してシャッタを行わせる時間間隔はこれに限定されない。より具体的には、図6においては、画素シャッタ信号は、垂直同期信号Vの1垂直走査期間毎に1回、Highレベルとなるようにしたが、これに限らず、1垂直走査期間毎に複数回、Highレベルとなるようにしてもよいし、複数の垂直走査期間毎に1回、Highレベルとなるようにしてもよい。また、画素シャッタ信号を、通常シャッタ列アドレスの画素に対してシャッタを行うものと、境界領域シャッタ列アドレスの画素に対してシャッタを行うものとに分けるようにしてもよい。
In the above description, the
また、上述した説明では、リード列アドレスを、画素アレイ部111の列方向の一番左の画素列を示す列アドレスから、一番右の画素列を示す列アドレスまで、1ずつインクリメントすることで、画素アレイ部111の全画素を読み出すようにした。しかしながら、境界領域においては、例えば1垂直走査期間毎にシャッタが行われるので、境界領域のうちの露光領域に含まれる画素には、十分な電荷の蓄積がされない。したがって、境界領域をなす境界画素列については、リードを行わないようにしてもよい。
In the above description, the read column address is incremented by 1 from the column address indicating the leftmost pixel column in the column direction of the
以上においては、イメージセンサに、行単位でリードおよびシャッタを行う画素駆動アドレスデコーダ、または、列単位でリードおよびシャッタを行う画素駆動アドレスデコーダのいずれか一方を備える構成について説明したが、これら両方の画素駆動アドレスデコーダを備えるようにしてもよい。 In the above description, the image sensor has been described as including either a pixel drive address decoder that performs reading and shuttering in units of rows or a pixel driving address decoder that performs reading and shuttering in units of columns. A pixel drive address decoder may be provided.
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。 The embodiments of the present invention are not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.
11 画素アレイ部, 12 画素駆動アドレスデコーダ, 13 水平選択回路, 14 制御部, 111 画素アレイ部, 112 画素駆動アドレスデコーダ, 113 垂直選択回路, 114 制御部 11 pixel array unit, 12 pixel drive address decoder, 13 horizontal selection circuit, 14 control unit, 111 pixel array unit, 112 pixel drive address decoder, 113 vertical selection circuit, 114 control unit
Claims (4)
前記画素アレイ部において、前記露光領域と前記遮光領域との境界と平行に並ぶ画素列であって、前記境界を含む複数の前記画素列である境界画素列のアドレスを設定し、アドレスが設定された前記境界画素列に、所定の時間間隔でシャッタを行わせる制御手段
を備えるイメージセンサ。 In a rolling shutter type image sensor, in which pixels are two-dimensionally arranged in a vertical direction and a horizontal direction, and have a pixel array unit including an exposure region and a light shielding region,
In the pixel array unit, an address is set for a pixel column that is arranged in parallel with a boundary between the exposure region and the light shielding region, and is a plurality of the pixel columns including the boundary. An image sensor comprising control means for causing the boundary pixel column to perform a shutter at a predetermined time interval.
請求項1に記載のイメージセンサ。 The image sensor according to claim 1, wherein the control unit causes the boundary pixel column to which an address is set to perform a shutter for each scanning period of a pixel column arranged in parallel with the boundary.
請求項1に記載のイメージセンサ。 The image sensor according to claim 1, wherein the boundary pixel column is a predetermined number of pixel columns arranged on the light shielding region side from the boundary.
請求項1に記載のイメージセンサ。 The image sensor according to claim 1, wherein the boundary is formed in a vertical direction or a horizontal direction in the pixel array unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009257034A JP2011103530A (en) | 2009-11-10 | 2009-11-10 | Image sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009257034A JP2011103530A (en) | 2009-11-10 | 2009-11-10 | Image sensor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011103530A true JP2011103530A (en) | 2011-05-26 |
Family
ID=44193693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009257034A Withdrawn JP2011103530A (en) | 2009-11-10 | 2009-11-10 | Image sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011103530A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016078317A (en) * | 2014-10-16 | 2016-05-16 | セイコーエプソン株式会社 | Conveyance device and printer having the same |
-
2009
- 2009-11-10 JP JP2009257034A patent/JP2011103530A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016078317A (en) * | 2014-10-16 | 2016-05-16 | セイコーエプソン株式会社 | Conveyance device and printer having the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI504256B (en) | Solid-state imaging device, signal processing method of solid-state imaging device, and electronic apparatus | |
JP5133751B2 (en) | Solid-state imaging device | |
JP4979195B2 (en) | Solid-state imaging device, solid-state imaging device driving method, and imaging apparatus | |
JP5541718B2 (en) | Imaging device and defective pixel detection method thereof | |
US8451350B2 (en) | Solid-state imaging device, camera module, and imaging method | |
JP2006310932A (en) | Solid-state imaging apparatus, drive method of solid-state imaging apparatus, and imaging apparatus | |
KR102255571B1 (en) | Solid-state imaging device, imaging device, and electronic device | |
JP2011188410A (en) | Solid-state imaging device, method of driving solid-state imaging device, and electronic equipment | |
US8497925B2 (en) | Solid-state imaging device, color filter arrangement method therefor and image recording apparatus | |
KR20200136499A (en) | Solid-state image pickup device and driving method therefor, and electronic apparatus | |
JP2016001682A (en) | Solid state image sensor, manufacturing method thereof, and electronic equipment | |
JP5446738B2 (en) | Solid-state imaging device and camera system | |
US7948546B2 (en) | Solid-state imaging apparatus having a global shutter function, adapted to be capable of suppressing a reduction in resolution | |
JP2007019820A (en) | Solid state imaging device | |
CN107146801B (en) | Solid-state imaging device, manufacturing method thereof, and electronic apparatus | |
JP2010135464A (en) | Solid-state imaging element, and imaging apparatus | |
JP2010147785A (en) | Solid-state image sensor and imaging apparatus, and image correction method of the same | |
JP5028371B2 (en) | Imaging device | |
US11974054B2 (en) | Image sensor and camera having high sensitivity and high color reproducibility | |
JP2011103530A (en) | Image sensor | |
JP2012075050A (en) | Solid-state imaging element, imaging device, and black level decision method | |
JP5404194B2 (en) | Solid-state imaging device, imaging system, and solid-state imaging device driving method | |
JP6748979B2 (en) | Imaging device and control method thereof | |
JP2008206003A (en) | Solid-state imaging device | |
JP2016025626A (en) | Imaging device, imaging method and imaging apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130205 |