JP2011101238A

JP2011101238A - Filter circuit

Info

Publication number: JP2011101238A
Application number: JP2009255077A
Authority: JP
Inventors: Toshio Adachi; 敏男安達
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2009-11-06
Filing date: 2009-11-06
Publication date: 2011-05-19

Abstract

<P>PROBLEM TO BE SOLVED: To provide such a filter circuit which can operate at a high speed, in which a filter control signal generation circuit for performing frequency characteristic control is small in scale, and which can shorten a period of time required for design. <P>SOLUTION: The filter control signal generation circuit of a Gm-C filter includes: a MOS transistor 32; a MOS transistor 33 whose gate is connected to the gate of the MOS transistor 32; a MOS transistor 30 whose drain is connected to the drain of the MOS transistor 32; a MOS transistor 31 whose drain and gate are connected, whose gate is connected to the gate of the MOS transistor 30 and whose drain is connected to the drain of the MOS transistor 33; and a resistance element 34 connected to one source of the MOS transistors 30 to 33, wherein a filter control signal is output from an output terminal 35 or an output terminal 36 connected to the drains of the MOS transistors 33 and 30. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、フィルタ回路にかかり、特に、プロセスに起因するＩＣ素子のばらつき及び温度特性変動によらず所望の特性を有するフィルタ回路に関する。 The present invention relates to a filter circuit, and more particularly, to a filter circuit having desired characteristics regardless of variations in IC elements and temperature characteristic variations caused by processes.

現在、電気信号から雑音や妨害信号を除去するフィルタ回路は、ＩＣ（Integrated Circuit ）回路として形成されている。なお、本明細書では、フィルタ回路を適宜フィルタとも記すものとする。
フィルタ回路には、時間連続フィルタと、時間離散系フィルタとがある。時間離散系フィルタには、高速動作には適さない、折り返し(aliasing)歪みが発生するという欠点がある。時間離散系フィルタの代表的なフィルタ回路には、ＳＣＦ（Switched Capacity Filter：スイッチド・キャパシタ・フィルタ）やデジタルフィルタがある。 Currently, filter circuits that remove noise and interference signals from electrical signals are formed as IC (Integrated Circuit) circuits. In the present specification, the filter circuit is also referred to as a filter as appropriate.
The filter circuit includes a time continuous filter and a time discrete filter. A time-discrete filter has a drawback in that aliasing distortion is generated, which is not suitable for high-speed operation. Typical filter circuits of time discrete filters include SCF (Switched Capacity Filter) and digital filters.

一方、時間連続フィルタの周知の例としては、演算増幅器、抵抗、容量から構成されるＲＣアクティブフィルタが従来からよく知られている。ＲＣアクティブフィルタは、ＩＣとしても手軽に設計することができる。しかし、ＩＣには、ＩＣに含まれる抵抗素子の抵抗値や容量素子の容量値に製造のばらつきがある。さらに、抵抗素子の抵抗値には温度依存性があるため、ＩＣで製造されたＲＣアクティブフィルタの周波数特性には、±３０〜４０％のばらつきが生じるという問題があった。 On the other hand, as a well-known example of a time-continuous filter, an RC active filter including an operational amplifier, a resistor, and a capacitor has been well known. The RC active filter can be easily designed as an IC. However, the IC has manufacturing variations in the resistance value of the resistance element and the capacitance value of the capacitance element included in the IC. Furthermore, since the resistance value of the resistance element has temperature dependency, there has been a problem that the frequency characteristics of the RC active filter manufactured by the IC have a variation of ± 30 to 40%.

この問題を解消できる時間連続フィルタとして、Ｇｍ−Ｃフィルタがある。Ｇｍ−Ｃフィルタの特性ばらつきは、使用する周波数帯域や素子の大きさ、さらに調整回路であるＰＬＬ回路等に依存する。ただし、この大きさは、概ね±１０〜２０％と、ＲＣアクティブフィルタの場合に比べて遥かに小さい。このため、Ｇｍ−Ｃフィルタは、特性のばらつきが小さい点で近年注目されているフィルタ回路である。 There is a Gm-C filter as a time continuous filter that can solve this problem. The characteristic variation of the Gm-C filter depends on the frequency band to be used, the size of the element, the PLL circuit that is an adjustment circuit, and the like. However, this size is approximately ± 10 to 20%, which is much smaller than that of the RC active filter. For this reason, the Gm-C filter is a filter circuit that has attracted attention in recent years in terms of small variations in characteristics.

図５は、一般的なＧｍ−Ｃフィルタの回路を説明するための図である。Ｇｍ−Ｃフィルタ１００は４個のトランスコンダクタンスアンプ１０１〜１０４と２個の容量素子１０５、１０６から構成されている。また、１１０は、フィルタ回路の特性を制御するために、トランスコンダクタンスアンプ１０１〜１０４へ供給されるフィルタ制御信号である。１０７は、フィルタ制御信号１１０を生成するためのフィルタ制御信号生成回路である。Ｇｍ−Ｃフィルタ１００は、入力信号線１０８、出力信号線１０９を有している。 FIG. 5 is a diagram for explaining a circuit of a general Gm-C filter. The Gm-C filter 100 includes four transconductance amplifiers 101 to 104 and two capacitive elements 105 and 106. Reference numeral 110 denotes a filter control signal supplied to the transconductance amplifiers 101 to 104 in order to control the characteristics of the filter circuit. Reference numeral 107 denotes a filter control signal generation circuit for generating the filter control signal 110. The Gm-C filter 100 has an input signal line 108 and an output signal line 109.

図５に示したＧｍ−Ｃフィルタ１００の伝達関数Ｈ（ｓ）は、式（１）のように表すことができる。
Ｈ（ｓ）＝[Ｇｍ1・Ｇｍ2／（Ｃ1・Ｃ2）]／[ｓ²＋ｓ（Ｇｍ4／Ｃ1）＋
[（Ｇｍ2・Ｇｍ3）／（Ｃ1・Ｃ2）｝] …式（１）
上記の式（１）において、Ｇｍ1はトランスコンダクタンスアンプ１０１のｇｍ値（トランスコンダクタンス）、Ｇｍ2はトランスコンダクタンスアンプ１０２のｇｍ値、Ｇｍ3はトランスコンダクタンスアンプ１０３のｇｍ値、Ｇｍ4はトランスコンダクタンスアンプ１０４のｇｍ値である。また、Ｃ1は容量素子１０５の容量値、Ｃ2は容量素子１０６の容量値である。 The transfer function H (s) of the Gm-C filter 100 shown in FIG. 5 can be expressed as Equation (1).
H (s) = [Gm 1 · Gm ² / (C 1 · C 2)] / [s ² + s (Gm 4 / C 1) +
[(Gm2, Gm3) / (C1, C2)}] Formula (1)
In the above equation (1), Gm1 is the gm value (transconductance) of the transconductance amplifier 101, Gm2 is the gm value of the transconductance amplifier 102, Gm3 is the gm value of the transconductance amplifier 103, and Gm4 is the gm value of the transconductance amplifier 104. Value. C1 is the capacitance value of the capacitor 105, and C2 is the capacitance value of the capacitor 106.

また、Ｇｍ−Ｃフィルタ１００のカットオフ周波数ωoは、式(１)の分母のｓ⁰の係数により、式（２）のように表される。
ωo＝[Ｇｍ2・Ｇｍ3／（Ｃ1・Ｃ2）]^1/2 …式（２）
となる。
また、Ｇｍ−Ｃフィルタ１００のクオリティファクタ（以下、Ｑ値と記す）は、式（３）のように表される。
Ｑ＝[Ｇｍ2・Ｇｍ3／（Ｃ1・Ｃ2）]^1/2／（Ｇｍ4／Ｃ1） …式（３） Further, the cut-off frequency ωo of the Gm-C filter 100 is expressed as in Expression (2) by the s ⁰ coefficient of the denominator in Expression (1).
ωo = [Gm2, Gm3 / (C1, C2)] ^1/2 ... Formula (2)
It becomes.
Further, the quality factor (hereinafter referred to as Q value) of the Gm-C filter 100 is expressed as shown in Expression (3).
Q = [Gm 2 · Gm 3 / (C 1 · C 2)] ^1/2 / (Gm 4 / C 1) Equation (3)

ここで、周波数ｆと角周波数ωについて説明する。角周波数ωと周波数ｆの関係は、ω＝２πｆとしてよく知られていて、いずれも信号の周波数の高さを表す用語である。フィルタ回路をはじめとした電気分野において通常は周波数ｆが好んで用いられるが、伝達関数でその周波数特性を記述する場合は、式（２）のように角周波数ωを使用することによって、式の中で２πまたは４π²といった記号の出現を抑えることができる。 Here, the frequency f and the angular frequency ω will be described. The relationship between the angular frequency ω and the frequency f is well known as ω = 2πf, and both are terms representing the height of the signal frequency. In the electric field including a filter circuit, the frequency f is usually used favorably. However, when describing the frequency characteristic with a transfer function, the angular frequency ω is used as shown in the equation (2). Appearance of symbols such as 2π or 4π ² can be suppressed.

このような理由から、本明細書においても、説明する記述内容によりこれら２通りの語句及び記号のいずれかが用いられる。また、明細書において、ωの後にサフィックスが付けられている記号は角周波数、ｆの後にサフィックスが付けられている記号は周波数を表している。ただし、周波数、角周波数のいずれもが周波数を表すものであり、本質的に差異がない。
上記した式（１）〜（３）によれば、Ｇｍ−Ｃフィルタの周波数特性が、Ｇｍ1〜Ｇｍ4及び容量値Ｃ1、Ｃ2によって決まることが分かる。図５に示したＧｍ−Ｃフィルタに用いられるトランスコンダクタンスアンプの回路は多種多様であり、その形態によって、色々な特長がある。 For these reasons, either of these two types of phrases and symbols is used in this specification depending on the description content to be described. In the specification, a symbol with a suffix after ω indicates an angular frequency, and a symbol with a suffix after f indicates a frequency. However, both frequency and angular frequency represent frequencies, and there is essentially no difference.
According to the above equations (1) to (3), it can be seen that the frequency characteristics of the Gm-C filter are determined by Gm1 to Gm4 and the capacitance values C1 and C2. The circuit of the transconductance amplifier used for the Gm-C filter shown in FIG. 5 has a wide variety, and has various features depending on its form.

図６は、一般的なトランスコンダクタンスアンプの回路例を示すための図である。図６に示した回路例は全差動回路構成であり、図５に示した、例えばトランスコンダクタンスアンプ１０１に用いられる。図５、図６において、同一の信号の端子には同一の符号を付して示す。図５に示した入力信号線１０８、出力信号線１０９は、図６に示したように、正と負の２本設けられている。 FIG. 6 is a diagram illustrating a circuit example of a general transconductance amplifier. The circuit example shown in FIG. 6 has a fully differential circuit configuration, and is used for the transconductance amplifier 101 shown in FIG. 5 and 6, the same signal terminals are denoted by the same reference numerals. As shown in FIG. 6, the input signal line 108 and the output signal line 109 shown in FIG. 5 are provided in two, positive and negative.

図６において、ＭＯＳトランジスタ１２２、１２３は、入力ＭＯＳトランジスタであり、そのｇｍ値はトランスコダンクタンスアンプ１０１のｇｍ値と等しい。このｇｍ値は前記したＧｍ1である。Ｇｍ1は、次式（４）のように表すことができる。
Ｇｍ1＝２・（Ｉ・Ｋ）^1/2＝μ・Ｃox・（Ｗ／Ｌ）・（Ｖgs−Ｖth） …式（４）
ここで、μはキャリアの移動度、Ｃoxは単位面積あたりのゲート容量である。フィルタ回路を調整して所望の特性にするには、Ｇｍ1〜Ｇｍ4を調整すればよい。式（４）からもわかるように、入力ＭＯＳトランジスタに流れる電流を調整することでＧｍ1の値を調整することができる。 In FIG. 6, MOS transistors 122 and 123 are input MOS transistors, and the gm value thereof is equal to the gm value of the transconductance amplifier 101. This gm value is Gm1 described above. Gm1 can be expressed as the following formula (4).
Gm1 = 2 · (I · K) ^1/2 = μ · Cox · (W / L) · (Vgs−Vth) (4)
Here, μ is the carrier mobility, and Cox is the gate capacitance per unit area. In order to adjust the filter circuit to have a desired characteristic, Gm1 to Gm4 may be adjusted. As can be seen from Equation (4), the value of Gm1 can be adjusted by adjusting the current flowing through the input MOS transistor.

また、図６のようなトランスコンダクタンスアンプの場合、電流源ＭＯＳトランジスタ１２１のゲート端子１３０を調整して電流を制御すればよい。このゲート端子１３０へ供給される信号は、図５に示したフィルタ制御信号生成回路１０７によって生成される。このようなフィルタ回路及びフィルタ制御信号生成回路の従来技術としては、例えば、非特許文献１がある。 In the case of a transconductance amplifier as shown in FIG. 6, the current may be controlled by adjusting the gate terminal 130 of the current source MOS transistor 121. The signal supplied to the gate terminal 130 is generated by the filter control signal generation circuit 107 shown in FIG. As a prior art of such a filter circuit and a filter control signal generation circuit, for example, there is Non-Patent Document 1.

図７に示した回路は、図５に示したＧｍ−Ｃフィルタ１００と、図５に示したフィルタ制御信号生成回路１０７の構成を示した図である。フィルタ制御信号生成回路１０７は、マスタフィルタ１４１、位相比較器１４２、積分器１４３、コンパレータ１４４、１４５から構成されている。積分器１４３からの出力信号は、マスタフィルタ１４１のｇｍ値（フィルタ回路のカットオフ周波数：ｆｃ）を制御するための端子Ｆへ供給すると共に、Ｇｍ−Ｃフィルタ１００のｇｍ値を制御するための信号をフィルタ制御端子１４８へ供給する。フィルタ制御信号生成回路１０７では、フィルタ制御端子１４８の信号レベルが高いと、フィルタ回路のｇｍ値が大きくなり、カットオフ周波数も高くなるように設定されている。
なお、図７のフィルタ制御信号生成回路１０７は、Ｇｍ−Ｃフィルタの制御回路としてよく知られているＰＬＬ回路である。 The circuit shown in FIG. 7 is a diagram showing the configuration of the Gm-C filter 100 shown in FIG. 5 and the filter control signal generation circuit 107 shown in FIG. The filter control signal generation circuit 107 includes a master filter 141, a phase comparator 142, an integrator 143, and comparators 144 and 145. The output signal from the integrator 143 is supplied to a terminal F for controlling the gm value of the master filter 141 (filter circuit cut-off frequency: fc), and is used for controlling the gm value of the Gm-C filter 100. The signal is supplied to the filter control terminal 148. The filter control signal generation circuit 107 is set so that when the signal level of the filter control terminal 148 is high, the gm value of the filter circuit increases and the cutoff frequency also increases.
Note that the filter control signal generation circuit 107 in FIG. 7 is a PLL circuit well known as a control circuit for a Gm-C filter.

次に、フィルタ制御信号生成回路１０７がマスタフィルタ１４１、Ｇｍ−Ｃフィルタ１００を制御する動作について説明する。フィルタ制御信号生成回路１０７には、周波数がωrの参照クロック信号が端子１４７から入力される。参照クロック信号は、マスタフィルタ１４１及びコンパレータ１４５に入力する。フィルタ制御信号生成回路１０７がロックしている場合、マスタフィルタ１４１に入力された参照クロック信号は、位相が９０度遅延して出力される。コンパレータ１４４、１４５は、参照クロック信号の２値化を目的としているので、コンパレータ１４４、１４５の前後で信号の位相は変化しない。すなわち、端子Ａ、Ｂ間の位相関係は、端子Ｄ、Ｃと同じである。 Next, the operation in which the filter control signal generation circuit 107 controls the master filter 141 and the Gm-C filter 100 will be described. A reference clock signal having a frequency of ωr is input from the terminal 147 to the filter control signal generation circuit 107. The reference clock signal is input to the master filter 141 and the comparator 145. When the filter control signal generation circuit 107 is locked, the reference clock signal input to the master filter 141 is output with a phase delay of 90 degrees. Since the comparators 144 and 145 are intended to binarize the reference clock signal, the signal phase does not change before and after the comparators 144 and 145. That is, the phase relationship between the terminals A and B is the same as the terminals D and C.

位相比較器１４２には、排他的論理和回路が用いられている。周波数がωrの信号の位相が９０度ずれた信号が排他的論理和回路を通過すると、周波数が２ωrで、デューティ比が５０％であるクロック信号が出力される。これらコンパレータ１４５、１４４の出力端子に相当する端子Ｄ、Ｅ及び位相比較器１４２の出力端子に相当する端子Ｅの出力波形を図９（ａ）、（ｂ）、（ｃ）に示す。この信号が積分器１４３を通過しても、信号の「Ｈｉｇｈ」の区間と「Ｌｏｗ」の区間が等しいので（積分器１４３では、プラスの成分とマイナス成分差し引きゼロとなる）、積分器１４３の出力に変化はない。 An exclusive OR circuit is used for the phase comparator 142. When a signal whose frequency is ωr is 90 degrees out of phase passes through the exclusive OR circuit, a clock signal having a frequency of 2ωr and a duty ratio of 50% is output. The output waveforms of the terminals D and E corresponding to the output terminals of the comparators 145 and 144 and the terminal E corresponding to the output terminal of the phase comparator 142 are shown in FIGS. Even if this signal passes through the integrator 143, the “High” section and the “Low” section of the signal are equal (the integrator 143 subtracts the positive component and the negative component to zero), so that the integrator 143 There is no change in output.

すなわち、フィルタ制御信号生成回路１０７から出力される、Ｇｍ−Ｃフィルタ１００のｇｍ値を制御する信号は一定のままであり、マスタフィルタ１４１のカットオフ周波数ωoは一定の値に維持される。マスタフィルタ１４１は、２次のＬＰＦのｇｍ素子によって構成されるフィルタ回路であり、その伝達関数は、式（５）によって表される。
Ｈ（ｓ）＝ωm^2/｛ｓ²＋（ωm／Ｑm）ｓ＋ωm²｝ …式（５）
式（５）において、ωmはマスタフィルタ１４１のカットオフ周波数であり、フィルタ制御端子１４８の信号を制御することで高くなったり低くなったりする。 That is, the signal that is output from the filter control signal generation circuit 107 and controls the gm value of the Gm-C filter 100 remains constant, and the cutoff frequency ωo of the master filter 141 is maintained at a constant value. The master filter 141 is a filter circuit composed of a second-order LPF gm element, and its transfer function is expressed by Expression (5).
H (s) = ωm ^{2 /} {s ² + (ωm / Qm) s + ωm ² } Equation (5)
In Expression (5), ωm is a cutoff frequency of the master filter 141, and increases or decreases by controlling the signal of the filter control terminal 148.

図８は、図７に示したマスタフィルタ１４１の位相特性を示した図である。２次ＬＰＦの場合、周波数がカットオフ周波数ωmのところでは、式（５）の分母はｉωm²／Ｑmと純虚数となる。ただし、式（５）の分子は実数なので、位相が９０度遅れていることが示される。
フィルタ制御信号生成回路１０７がロックしている場合、入力周波数ωrの信号の位相が９０度遅延するので、フィルタ回路のカットオフ周波数はωr（＝２πｆｒ）となっている。図８に示した曲線ｂは、マスタフィルタ１４１のカットオフ周波数ωoがωr（＝２πｆｒ）の時の位相特性を示す。このとき、入力クロック信号に対する位相遅延量が９０度なので、フィルタ制御信号生成回路１０７がロックしている。 FIG. 8 is a diagram showing the phase characteristics of the master filter 141 shown in FIG. In the case of a second-order LPF, where the frequency is the cut-off frequency ωm, the denominator of Equation (5) is iωm ² / Qm, which is a pure imaginary number. However, since the numerator of Expression (5) is a real number, it is indicated that the phase is delayed by 90 degrees.
When the filter control signal generation circuit 107 is locked, the phase of the signal of the input frequency ωr is delayed by 90 degrees, so that the cutoff frequency of the filter circuit is ωr (= 2πfr). A curve b shown in FIG. 8 shows a phase characteristic when the cutoff frequency ωo of the master filter 141 is ωr (= 2πfr). At this time, since the phase delay amount with respect to the input clock signal is 90 degrees, the filter control signal generation circuit 107 is locked.

図８に示した曲線ａは、マスタフィルタ１４１のカットオフ周波数ωoが周波数ωrよりも低い場合の特性を示している。この場合、参照クロック信号周波数ωrにおいて、位相遅れは９０度よりも大きい。このとき、位相比較器１４２の出力のデューティ比は５０％より大きくなる。すなわち、位相比較器１４２から「Ｈｉｇｈ」が出力される期間が長くなり、積分器出力は増大する。積分器出力の増加により、マスタフィルタ１４１のｇｍ値も増加して、マスタフィルタ１４１のカットオフ周波数ωmが増加する。この結果、図８に示した曲線ａは、曲線ｂに向かってシフトする。 A curve a shown in FIG. 8 shows characteristics when the cutoff frequency ωo of the master filter 141 is lower than the frequency ωr. In this case, the phase delay is greater than 90 degrees at the reference clock signal frequency ωr. At this time, the duty ratio of the output of the phase comparator 142 is greater than 50%. That is, the period during which “High” is output from the phase comparator 142 becomes longer, and the integrator output increases. As the integrator output increases, the gm value of the master filter 141 also increases, and the cutoff frequency ωm of the master filter 141 increases. As a result, the curve a shown in FIG. 8 shifts toward the curve b.

一方、図８に示した曲線ｃは、マスタフィルタ１４１のカットオフ周波数ωoがωrよりも高い場合の特性を示している。この場合、参照クロック信号周波数ωrにおける位相遅れは９０度よりも小さい。このような場合、位相比較器１４２の出力のデューティ比は５０％より小さくなり、「Ｌｏｗ」が出力される期間が長くなる。この結果、積分器１４３からの積分器出力は低下する。積分器出力低下により、マスタフィルタ１４１のｇｍ値も減少し、マスタフィルタ１４１のカットオフ周波数ωmも減少する。この結果、図８に示した曲線ｃは曲線ｂに向かってシフトする。 On the other hand, a curve c shown in FIG. 8 shows characteristics when the cutoff frequency ωo of the master filter 141 is higher than ωr. In this case, the phase delay at the reference clock signal frequency ωr is smaller than 90 degrees. In such a case, the duty ratio of the output of the phase comparator 142 becomes smaller than 50%, and the period during which “Low” is output becomes longer. As a result, the integrator output from the integrator 143 decreases. Due to the decrease in the integrator output, the gm value of the master filter 141 also decreases, and the cut-off frequency ωm of the master filter 141 also decreases. As a result, the curve c shown in FIG. 8 shifts toward the curve b.

このようにして、マスタフィルタ１４１の周波数位相が特性ｂから外れていても、上記した作用により、最終的には特性ｂに一致する。この場合のフィルタ回路の特性はカットオフ周波数がωrとなっている。一方、ＰＬＬがロックしている場合、Ｇｍ−Ｃフィルタ１００もマスタフィルタ１４１と同じ制御信号を受けているので、マスタフィルタ１４１とＧｍ−Ｃフィルタ１００のカットオフ周波数はいつも比例の関係を保つことができる。 Thus, even if the frequency phase of the master filter 141 deviates from the characteristic b, it finally matches the characteristic b due to the above-described action. In this case, the filter circuit has a cutoff frequency of ωr. On the other hand, when the PLL is locked, the Gm-C filter 100 receives the same control signal as that of the master filter 141, so that the cutoff frequency of the master filter 141 and the Gm-C filter 100 always maintains a proportional relationship. Can do.

Haideh Khorramabadi、Paul R. Gray著 IEEE Journal of Solid State Circuits、 19巻、6号、939〜948ページ。論文タイトル「High-Frequency CMOS Continuous-Time Filters」Haideh Khorramabadi, Paul R. Gray, IEEE Journal of Solid State Circuits, Vol. 19, No. 6, pages 939-948. Paper title "High-Frequency CMOS Continuous-Time Filters"

しかしながら、上記のＰＬＬ回路を用いたフィルタ制御信号生成回路１０７は、回路規模が大きくなりチップサイズが大きくなるという問題や、回路が複雑となって設計に時間がかかるという問題がある。例えば、図５のＧｍ−Ｃフィルタ１００の次数が２次の場合、図７に示したマスタフィルタ１４１の次数も２次である。このことから、フィルタ特性を制御するフィルタ制御信号生成回路１０７が、Ｇｍ−Ｃフィルタ１００よりも大きい回路となる。この点は、チップサイズの点から好ましくないのは明らかであり、その解消が望まれていた。
本発明は、このような点に鑑みてなされたものであり、高速に動作することが可能であり、周波数特性制御するためのフィルタ制御信号生成回路が小規模でしかも設計に要する時間が短時間で済むようなフィルタ回路を提供することを目的とする。 However, the filter control signal generation circuit 107 using the above PLL circuit has a problem that the circuit scale increases and the chip size increases, and the circuit becomes complicated and takes a long time to design. For example, when the order of the Gm-C filter 100 in FIG. 5 is second order, the order of the master filter 141 shown in FIG. 7 is also second order. Thus, the filter control signal generation circuit 107 that controls the filter characteristics is a circuit larger than the Gm-C filter 100. This point is clearly undesirable from the point of chip size, and it has been desired to eliminate it.
The present invention has been made in view of the above points, can operate at high speed, has a small filter control signal generation circuit for controlling frequency characteristics, and requires a short time for design. An object of the present invention is to provide a filter circuit that can be completed with

以上の課題を解決するため、本発明の請求項１のフィルタ回路は、トランスコンダクタンスアンプ（例えば図１に示したトランスコンダクタンスアンプ１１〜１４、例えば図３に示したトランスコンダクタンスアンプ１１）と、容量素子（例えば図１に示した容量素子１５、１６）と、を含むＧｍ−Ｃフィルタ（例えば図１に示したＧｍ−Ｃフィルタ１０）と、前記Ｇｍ−Ｃフィルタの特性を制御する制御信号を生成するフィルタ制御信号生成回路（例えば図１、図２に示したフィルタ制御信号生成回路１７、例えば図４に示したフィルタ制御信号生成回路４７）と、を含み、前記フィルタ制御信号生成回路は、ドレインとゲートが接続される第１導電型の第１ＭＯＳトランジスタ（例えば図２に示したＭＯＳトランジスタ３３、例えば図４に示したＭＯＳトランジスタ６０）と、当該第１ＭＯＳトランジスタとゲート同士が接続される第１導電型の第２ＭＯＳトランジスタ（例えば図２に示したＭＯＳトランジスタ３２、例えば図４に示したＭＯＳトランジスタ６１）と、からなる第１ＭＯＳトランジスタ対と、前記第１ＭＯＳトランジスタとドレイン同士が接続される第２導電型の第３ＭＯＳトランジスタ（例えば図２に示したＭＯＳトランジスタ３１、例えば図４に示したＭＯＳトランジスタ６３）と、ドレインとゲートが接続されると共に、前記第３ＭＯＳトランジスタとゲート同士が接続され、前記第２ＭＯＳトランジスタとドレイン同士が接続される第２導電型を有する第４ＭＯＳトランジスタ（例えば図２に示したＭＯＳトランジスタ３０、例えば図４に示したＭＯＳトランジスタ６２）と、からなる第２ＭＯＳトランジスタ対と、前記第１ＭＯＳトランジスタ、前記第２ＭＯＳトランジスタ、前記第３ＭＯＳトランジスタ、前記第４ＭＯＳトランジスタのうちのいずれか１つのソースに接続される抵抗素子（例えば図２に示した抵抗素子３４、例えば図４に示した抵抗素子６４）と、前記第１ＭＯＳトランジスタのドレインに接続される第１出力端子（例えば図２に示した出力端子３６、例えば図４に示した出力端子６６）、前記第４ＭＯＳトランジスタのドレインに接続される第２出力端子（例えば図２に示した出力端子３５、例えば図４に示した出力端子６５）の少なくとも一方と、を含み、前記第１出力端子または前記第２出力端子から、前記フィルタ制御信号が出力されることを特徴とする。 In order to solve the above problems, a filter circuit according to a first aspect of the present invention includes a transconductance amplifier (for example, the transconductance amplifiers 11 to 14 illustrated in FIG. 1, for example, the transconductance amplifier 11 illustrated in FIG. 3), a capacitor A Gm-C filter (for example, the Gm-C filter 10 shown in FIG. 1) including an element (for example, the capacitive elements 15 and 16 shown in FIG. 1), and a control signal for controlling the characteristics of the Gm-C filter. A filter control signal generation circuit (for example, the filter control signal generation circuit 17 shown in FIGS. 1 and 2, for example, the filter control signal generation circuit 47 shown in FIG. 4), and the filter control signal generation circuit, A first MOS transistor of the first conductivity type whose drain and gate are connected (for example, the MOS transistor 33 shown in FIG. 2, for example, FIG. 4). The first MOS transistor 60), a first conductivity type second MOS transistor whose gate is connected to the first MOS transistor (for example, the MOS transistor 32 shown in FIG. 2, for example, the MOS transistor 61 shown in FIG. 4), A first MOS transistor pair comprising: a second MOS transistor of the second conductivity type (for example, the MOS transistor 31 shown in FIG. 2, for example, the MOS transistor 63 shown in FIG. 4) in which the drain is connected to the first MOS transistor; A fourth MOS transistor having a second conductivity type in which the drain and the gate are connected, the third MOS transistor and the gate are connected, and the second MOS transistor and the drain are connected (for example, the MOS transistor 30 shown in FIG. 2). For example, the MO shown in FIG. Transistor 62), and a resistance element (for example, FIG. 2) connected to the source of any one of the first MOS transistor, the second MOS transistor, the third MOS transistor, and the fourth MOS transistor. And the first output terminal (for example, the output terminal 36 shown in FIG. 2, for example, shown in FIG. 4) connected to the drain of the first MOS transistor. An output terminal 66) and at least one of a second output terminal (for example, the output terminal 35 shown in FIG. 2, for example, the output terminal 65 shown in FIG. 4) connected to the drain of the fourth MOS transistor, The filter control signal is output from one output terminal or the second output terminal.

請求項１の発明によれば、少なくとも４個のＭＯＳトランジスタと１個の抵抗と、からなるフィルタ制御信号生成回路を用いているので、チップサイズが小さくて、さらに設計が従来から用いられてきたＰＬＬ回路と比べて格段に容易で、また参照クロックを必要としないフィルタを実現することができる。 According to the first aspect of the present invention, since the filter control signal generation circuit comprising at least four MOS transistors and one resistor is used, the chip size is small and the design has been conventionally used. A filter that is much easier than a PLL circuit and does not require a reference clock can be realized.

本発明の実施形態１のフィルタ回路である、Ｇｍ−Ｃフィルタを説明するための回路図である。It is a circuit diagram for demonstrating the Gm-C filter which is a filter circuit of Embodiment 1 of this invention. 図１に示したフィルタ制御信号生成回路を説明するための図である。It is a figure for demonstrating the filter control signal generation circuit shown in FIG. 実施形態２のフィルタ回路に用いられるトランスコンダクタンスアンプを説明するための図である。6 is a diagram for explaining a transconductance amplifier used in the filter circuit of Embodiment 2. FIG. 実施形態２のフィルタ制御信号生成回路を説明するための図である。FIG. 6 is a diagram for explaining a filter control signal generation circuit according to a second embodiment. 一般的なＧｍ−Ｃフィルタの回路を説明するための図である。It is a figure for demonstrating the circuit of a general Gm-C filter. 一般的なトランスコンダクタンスアンプを説明するための図である。It is a figure for demonstrating a general transconductance amplifier. 図５に示したＧｍ−Ｃフィルタと、図５に示したフィルタ制御信号生成回路の構成を示した図である。FIG. 6 is a diagram illustrating a configuration of a Gm-C filter illustrated in FIG. 5 and a filter control signal generation circuit illustrated in FIG. 5. 図７に示したマスタフィルタの位相特性を示した図である。It is the figure which showed the phase characteristic of the master filter shown in FIG. 図７に示したコンパレータ及び位相比較器の出力端子の出力波形を示す図である。It is a figure which shows the output waveform of the output terminal of the comparator and phase comparator which were shown in FIG.

以下、図を参照して本発明のフィルタ回路の実施形態１、実施形態２を説明する。
（実施形態１）
（１）回路構成
図１は、本発明の実施形態１のフィルタ回路である、Ｇｍ−Ｃフィルタ１０を説明するための回路図である。図１において、１１、１２、１３、１４はトランスコンダクタンスアンプ、１５、１６は容量素子である。これらトランスコンダクタンスアンプ１１〜１４と容量１５、１６とによってＧｍ−Ｃフィルタが構成される。
また、Ｇｍ−Ｃフィルタは、入力端子１８から入力信号が入力され、出力端子１９から出力信号が出力される。１７はフィルタ制御信号２０を生成するためのフィルタ制御信号生成回路である。 Embodiments 1 and 2 of the filter circuit of the present invention will be described below with reference to the drawings.
(Embodiment 1)
(1) Circuit Configuration FIG. 1 is a circuit diagram for explaining a Gm-C filter 10 which is a filter circuit according to the first embodiment of the present invention. In FIG. 1, 11, 12, 13, and 14 are transconductance amplifiers, and 15 and 16 are capacitive elements. These transconductance amplifiers 11 to 14 and the capacitors 15 and 16 constitute a Gm-C filter.
The Gm-C filter receives an input signal from the input terminal 18 and outputs an output signal from the output terminal 19. Reference numeral 17 denotes a filter control signal generation circuit for generating the filter control signal 20.

このような実施形態１のＧｍ−Ｃフィルタは、フィルタ制御信号生成回路１７の構成を除いて、図５に示したＧｍ−Ｃフィルタと同様に構成されている。このため、図１についての動作の説明を省くものとする。なお、実施形態１のＧｍ−Ｃフィルタは２次のＬＰＦの例であるが、いかなる形態のフィルタ回路であっても構わない。また、実施形態１では、トランスコンダクタンスアンプ１１〜１４として、図６に示したトランスコンダクタンスアンプを用いるものとする。ただし、実施形態１は、トランスコンダクタンスアンプ１１〜１４に図６に示した回路を用いるものに限定されるものでなく、いかなる回路構成のトランスコンダクタンスアンプを用いるものであってもよい。 The Gm-C filter of the first embodiment is configured in the same manner as the Gm-C filter shown in FIG. 5 except for the configuration of the filter control signal generation circuit 17. Therefore, the description of the operation with respect to FIG. 1 is omitted. Note that the Gm-C filter of Embodiment 1 is an example of a second-order LPF, but any form of filter circuit may be used. In Embodiment 1, the transconductance amplifiers shown in FIG. 6 are used as the transconductance amplifiers 11 to 14. However, the first embodiment is not limited to the one using the circuit shown in FIG. 6 for the transconductance amplifiers 11 to 14, and a transconductance amplifier having any circuit configuration may be used.

（２）フィルタ制御信号生成回路
次に、図１のトランスコンダクタンスアンプ１１〜１４に制御信号を供給するフィルタ制御信号生成回路１７について説明する。
図２は、図１に示したフィルタ制御信号生成回路１７を説明するための図である。フィルタ制御信号生成回路１７は、図６に示したトランスコンダクタンスアンプのゲート端子１３０に供給されるフィルタ特性を制御するフィルタ制御信号生成回路である。フィルタ制御信号生成回路１７は、ドレインとゲートが接続されるＭＯＳトランジスタ３３と、ＭＯＳトランジスタ３３とゲート同士が接続されるＭＯＳトランジスタ３２と、からなる第１ＭＯＳトランジスタ対と、ＭＯＳトランジスタ３３とドレイン同士が接続されるＭＯＳトランジスタ３１と、ドレインとゲートが接続されると共に、ＭＯＳトランジスタ３１とゲート同士が接続され、ＭＯＳトランジスタ３２とドレイン同士が接続されるＭＯＳトランジスタ３０と、からなる第２ＭＯＳトランジスタ対と、を含んでいる。 (2) Filter Control Signal Generation Circuit Next, the filter control signal generation circuit 17 that supplies a control signal to the transconductance amplifiers 11 to 14 in FIG. 1 will be described.
FIG. 2 is a diagram for explaining the filter control signal generation circuit 17 shown in FIG. The filter control signal generation circuit 17 is a filter control signal generation circuit that controls the filter characteristics supplied to the gate terminal 130 of the transconductance amplifier shown in FIG. The filter control signal generation circuit 17 includes a first MOS transistor pair composed of a MOS transistor 33 whose drain and gate are connected, a MOS transistor 32 whose gate is connected to the MOS transistor 33, and a MOS transistor 33 and a drain that are connected to each other. A second MOS transistor pair comprising: a MOS transistor 31 to be connected; a MOS transistor 31 having a drain and a gate connected to each other; a MOS transistor 31 having a gate connected to each other; and a MOS transistor 32 having a drain connected to each other; Is included.

また、フィルタ制御信号生成回路１７は、ＭＯＳトランジスタ３１のソースに接続される抵抗素子３４、ＭＯＳトランジスタ３３のドレインに接続される出力端子３６、ＭＯＳトランジスタ３０のドレインに接続される出力端子３５の少なくとも一方と、を含んでいる。そして、出力端子３５または出力端子３６からフィルタ制御信号を出力する。
なお、実施形態１では、ＭＯＳトランジスタ３３、ＭＯＳトランジスタ３２がＰ型ＭＯＳトランジスタであり、ＭＯＳトランジスタ３１、ＭＯＳトランジスタ３０がＮ型ＭＯＳトランジスタである。 The filter control signal generation circuit 17 includes at least a resistance element 34 connected to the source of the MOS transistor 31, an output terminal 36 connected to the drain of the MOS transistor 33, and an output terminal 35 connected to the drain of the MOS transistor 30. On the other hand. Then, a filter control signal is output from the output terminal 35 or the output terminal 36.
In the first embodiment, the MOS transistor 33 and the MOS transistor 32 are P-type MOS transistors, and the MOS transistor 31 and the MOS transistor 30 are N-type MOS transistors.

すなわち、図２に示したフィルタ制御信号生成回路１７では、ＭＯＳトランジスタ３３のソースが正の電源端子Ｖddに接続され、ゲートとドレインとが接続され、互いに接続されたゲートとドレインとが、さらに、ＭＯＳトランジスタ３２のゲートに接続されている。また、ＭＯＳトランジスタ３２では、ソースが正の電源端子Ｖddに接続されて、ドレインがＭＯＳトランジスタ３０のドレイン及びゲートに接続されている。さらに、ＭＯＳトランジスタ３２のドレインは、ＭＯＳトランジスタ３１のゲートに接続されている。 That is, in the filter control signal generation circuit 17 shown in FIG. 2, the source of the MOS transistor 33 is connected to the positive power supply terminal Vdd, the gate and drain are connected, and the gate and drain connected to each other are further The gate of the MOS transistor 32 is connected. In the MOS transistor 32, the source is connected to the positive power supply terminal Vdd, and the drain is connected to the drain and gate of the MOS transistor 30. Further, the drain of the MOS transistor 32 is connected to the gate of the MOS transistor 31.

また、ＭＯＳトランジスタ３０のソースは、負の電源端子Ｖssに接続されている。ＭＯＳトランジスタ３１のドレインは、ＭＯＳトランジスタ３３のドレインと接続され、ＭＯＳトランジスタ３１のソースは抵抗素子３４の一方の端子に接続され、抵抗素子３４の他方の端子は負の電源端子Ｖssに接続されている。抵抗素子３４の抵抗値はＲ1である。
ＭＯＳトランジスタ３２、３３のトランジスタサイズ（チャネル長及びチャネル幅）は等しく、ＭＯＳトランジスタ３０、３１とのトランジスタサイズの比Ｎ（以下、トランジスタサイズ比Ｎ）は、式（６）のように表される。
Ｎ＝（Ｗ31／Ｌ31）／（Ｗ30／Ｌ30） …式（６） The source of the MOS transistor 30 is connected to the negative power supply terminal Vss. The drain of the MOS transistor 31 is connected to the drain of the MOS transistor 33, the source of the MOS transistor 31 is connected to one terminal of the resistance element 34, and the other terminal of the resistance element 34 is connected to the negative power supply terminal Vss. Yes. The resistance value of the resistance element 34 is R1.
The transistor sizes (channel length and channel width) of the MOS transistors 32 and 33 are equal, and the transistor size ratio N (hereinafter referred to as transistor size ratio N) with the MOS transistors 30 and 31 is expressed as shown in Equation (6). .
N = (W31 / L31) / (W30 / L30) (6)

式（６）に示したＷ31、Ｌ31はＭＯＳトランジスタ３１のチャネル幅、チャネル長で、Ｗ30、Ｌ30はＭＯＳトランジスタ３０のチャネル幅、チャネル長である。この場合、ＭＯＳトランジスタ３０〜３３に流れる電流Ｉ30は、式(７)のように表される。
Ｉ30＝（Ｎ^1/2−１）²／（Ｎ・Ｋ30・Ｒ1²） …式（７）
すなわち、カレントミラー回路を構成するＭＯＳトランジスタ３２、３３のトランジスタサイズが同じであるため、ＭＯＳトランジスタ３２、３３に流れる電流は等しい。それに伴って、ＭＯＳトランジスタ３０、３１に流れる電流も等しくなる。なお、このような原理は、例えば、非特許文献、「ROUBIK GREGORIAN, GABOR C. TEMES著 ANALOG MOS INTEGRATED CIRCUITS FOR SIGNAL PROCESSING,JOHN WILEY & SONS Inc. page 127-128．」に記載されているように周知である。このため、この内容についてはこれ以上の説明を省くものとする。 W31 and L31 shown in Expression (6) are the channel width and channel length of the MOS transistor 31, and W30 and L30 are the channel width and channel length of the MOS transistor 30, respectively. In this case, the current I30 flowing through the MOS transistors 30 to 33 is expressed as in Expression (7).
I30 = (N ^1/2 -1) ² / (N · K30 · R1 ² ) (7)
That is, since the MOS transistors 32 and 33 constituting the current mirror circuit have the same transistor size, the currents flowing through the MOS transistors 32 and 33 are equal. Along with this, the currents flowing through the MOS transistors 30 and 31 become equal. Such a principle is described in, for example, a non-patent document “ROUBIK GREGORIAN, GABOR C. TEMES, ANALOG MOS INTEGRATED CIRCUITS FOR SIGNAL PROCESSING, JOHN WILEY & SONS Inc. page 127-128”. It is well known. For this reason, further explanation of this content will be omitted.

式（７）に示したＫ30は、式（８）によって与えられる。
Ｋ30=（１／２）・μn・Ｃox・（Ｗ30／Ｌ30） …式（８）
式（８）のμnはＮＭＯＳトランジスタの移動度、ＣoxはＭＯＳトランジスタのゲート酸化膜の単位容量である。
図２に示したフィルタ制御信号生成回路１７の出力端子３５は、図６に示したＭＯＳトランジスタ１２１のゲート端子１３０に接続される。図２に示したＭＯＳトランジスタ３０と図６に示したＭＯＳトランジスタ１２１とのトランジスタサイズ比が２である場合、ＭＯＳトランジスタ１２１の電流は式（７）によって求められる電流Ｉ30の２倍になる。また、図６に示したＭＯＳトランジスタ１２２、１２３に流れる電流の電流値Ｉ122はその半分、つまり電流Ｉ30になる。 K30 shown in equation (7) is given by equation (8).
K30 = (1/2) .mu.n.Cox. (W30 / L30) (8)
In Expression (8), μn is the mobility of the NMOS transistor, and Cox is the unit capacitance of the gate oxide film of the MOS transistor.
The output terminal 35 of the filter control signal generation circuit 17 shown in FIG. 2 is connected to the gate terminal 130 of the MOS transistor 121 shown in FIG. When the transistor size ratio between the MOS transistor 30 shown in FIG. 2 and the MOS transistor 121 shown in FIG. 6 is 2, the current of the MOS transistor 121 is twice the current I30 obtained by the equation (7). Further, the current value I122 of the current flowing through the MOS transistors 122 and 123 shown in FIG.

図６に示したＭＯＳトランジスタ１２２、またはＭＯＳトランジスタ１２３のｇｍ値であるｇｍ1は、以下の式（９）のように表すことができる。
ｇｍ1=２（Ｋ122・Ｉ122）^1/2 …式（９）
式（９）のＩ122は、式（７）によって求められる電流Ｉ30に等しい。また、式（９）中のＫ122は、式（１０）によって求められる。
Ｋ122＝（１／２）・μn・Ｃox・（Ｗ122／Ｌ122） …式（１０）
式（１０）、式（８）、式（７）を式（９）に代入すると、式（１１）が得られる。
ｇｍ1＝（２／Ｒ1）・［｛（Ｗ122／Ｌ122）／（Ｗ30／Ｌ30）｝・｛（Ｎ^1/2−１）²／Ｎ｝］^1/2…式（１１） The gm1 that is the gm value of the MOS transistor 122 or the MOS transistor 123 shown in FIG. 6 can be expressed by the following equation (9).
gm1 = 2 (K122 · I122) ^1/2 Formula (9)
I122 in equation (9) is equal to the current I30 determined by equation (7). Further, K122 in the equation (9) is obtained by the equation (10).
K122 = (1/2) · μn · Cox · (W122 / L122) (10)
Substituting Equation (10), Equation (8), and Equation (7) into Equation (9) yields Equation (11).
gm1 = (2 / R1). [{(W122 / L122) / (W30 / L30)}. {(N ^1/2 -1) ² / N}] ^1/2 ... (11)

式(１１)に示したように、図６に示したＭＯＳトランジスタ１２２、またはＭＯＳトランジスタ１２３のｇｍ値であるｇｍ1は、トランジスタ１２２と図２に示したＭＯＳトランジスタ３０のトランジスタサイズ比、図２に示したＭＯＳトランジスタ３０、３１のトランジスタサイズ比Ｎ、図２に示した抵抗素子３４の抵抗値Ｒ1のみに依存する。
ここで、抵抗素子３４を外付けの抵抗素子とすると、抵抗値Ｒ1がばらつきのない一定の値になる。したがって、式（１１）によって与えられるｇｍ1は、製造変動や温度変動の影響を充分に低減することができる。 As shown in the equation (11), gm1 which is the gm value of the MOS transistor 122 or the MOS transistor 123 shown in FIG. 6 is the transistor size ratio between the transistor 122 and the MOS transistor 30 shown in FIG. It depends only on the transistor size ratio N of the MOS transistors 30 and 31 shown, and the resistance value R1 of the resistance element 34 shown in FIG.
Here, when the resistance element 34 is an external resistance element, the resistance value R1 becomes a constant value without variation. Therefore, gm1 given by the equation (11) can sufficiently reduce the influence of manufacturing fluctuations and temperature fluctuations.

以上述べた実施形態１によれば、図１のトランスコンダクタンスアンプ１１〜１４のｇｍ値は、図２に示したフィルタ制御信号生成回路１７によって正確に制御することができる。ただし、Ｇｍ−Ｃフィルタの周波数特性は、式（１）からもわかるようにｇｍ値だけでなく容量値Ｃ１、Ｃ２に依存する。一般的に、容量値は層間絶縁膜の厚みに依存するが、この厚みは一般的にはかなり高い精度で形成される。このため、容量値のばらつきはｇｍ値ばらつきに比べると遥かに小さいため、フィルタ特性変動に対する影響は格段に小さい。 According to the first embodiment described above, the gm values of the transconductance amplifiers 11 to 14 in FIG. 1 can be accurately controlled by the filter control signal generation circuit 17 shown in FIG. However, the frequency characteristic of the Gm-C filter depends not only on the gm value but also on the capacitance values C1 and C2, as can be seen from the equation (1). In general, the capacitance value depends on the thickness of the interlayer insulating film, but this thickness is generally formed with considerably high accuracy. For this reason, since the variation in the capacitance value is much smaller than the variation in the gm value, the influence on the fluctuation of the filter characteristics is remarkably small.

また、ＰＬＬ回路である図７に示したフィルタ制御信号生成回路１０７は、図７に示した比較器１４４、１４５や位相比較器１４２の誤差によって容量変動と同程度の変動が見込まれる。このため、以上説明した実施形態１のフィルタ制御信号生成回路１７は、フィルタ制御信号生成回路１０７と比較して、実用上フィルタ特性の劣化に殆ど差異が認められない。 Further, the filter control signal generation circuit 107 shown in FIG. 7 which is a PLL circuit is expected to have the same fluctuation as the capacitance fluctuation due to the errors of the comparators 144 and 145 and the phase comparator 142 shown in FIG. For this reason, the filter control signal generation circuit 17 of the first embodiment described above has practically no difference in the deterioration of the filter characteristics as compared with the filter control signal generation circuit 107.

また、実施形態１のフィルタ制御信号生成回路１７は、ＰＬＬ回路のように参照クロックを必要としないので、参照クロックが存在しないＬＳＩ回路にも適用できるという利点がある。さらに、実施形態１のフィルタ制御信号生成回路１７は、設計及び回路の配置の際にクロック信号のクロストークを気にする必要がないという利点もある。
また、実施形態１は、以上説明した構成に限定されるものではない。例えば、実施形態１では、図２に示した出力端子３５から出力される信号を、図６に示したＭＯＳトランジスタ１２１のゲート端子１３０供給する信号に用いている。しかし、実施形態１では、図２に示した出力端子３６から出力される信号を、カレンミラーを介して図６のゲート端子１３０に供給してもよい。 Further, since the filter control signal generation circuit 17 of the first embodiment does not require a reference clock unlike a PLL circuit, there is an advantage that it can be applied to an LSI circuit in which no reference clock exists. Further, the filter control signal generation circuit 17 of the first embodiment has an advantage that it is not necessary to worry about the crosstalk of the clock signal at the time of design and circuit arrangement.
Further, the first embodiment is not limited to the configuration described above. For example, in the first embodiment, a signal output from the output terminal 35 shown in FIG. 2 is used as a signal supplied to the gate terminal 130 of the MOS transistor 121 shown in FIG. However, in the first embodiment, a signal output from the output terminal 36 shown in FIG. 2 may be supplied to the gate terminal 130 of FIG. 6 via a current mirror.

また、実施形態１は、式（７）で与えられる電流Ｉ30を正確に実現しなければ、式（１１）で与えられるｇｍ１値も不正確になり、フィルタ回路の周波数特性に影響を与えることになる。このためには、ＭＯＳトランジスタ３２、３３で与えられるカレントミラーの電流精度を厳密に制御するためには、ＭＯＳトランジスタ３２、３３のドレイン電圧を同じにする。２つのＭＯＳトランジスタのドレイン電圧を同じにする公知の技術として、カスコード回路がある。すなわち、図２に示したＭＯＳトランジスタ３２、３０の間にＰＭＯＳトランジスタをカスコードトランジスタとして追加することにより、カレンミラー精度を向上させることができる。さらにＭＯＳトランジスタ３３、３１の間にＮＭＯＳトランジスタをカスコードＭＯＳトランジスタとして追加することにより、一層の精度向上を図ることができる。 In the first embodiment, if the current I30 given by the equation (7) is not accurately realized, the gm1 value given by the equation (11) also becomes inaccurate, which affects the frequency characteristics of the filter circuit. Become. For this purpose, in order to strictly control the current accuracy of the current mirror provided by the MOS transistors 32 and 33, the drain voltages of the MOS transistors 32 and 33 are made the same. As a known technique for making the drain voltages of two MOS transistors the same, there is a cascode circuit. That is, by adding a PMOS transistor as a cascode transistor between the MOS transistors 32 and 30 shown in FIG. 2, the accuracy of the current mirror can be improved. Further, by adding an NMOS transistor as a cascode MOS transistor between the MOS transistors 33 and 31, the accuracy can be further improved.

また、図２のフィルタ制御信号生成回路１７において、ＭＯＳトランジスタ３１のソースと負の電源端子Ｖssの間に接続されている抵抗素子３４を、ＭＯＳトランジスタ３０のソースと負の電源端子Ｖssに接続させて、さらにＭＯＳトランジスタ３０とＭＯＳトランジスタ３１のサイズ比をＮ＝（Ｗ30／Ｌ30）／（Ｗ31／Ｌ31）とした場合でも、ＭＯＳトランジスタ３０〜３３に流れる電流は、変化することなく式（７）のように表すことができる。 Further, in the filter control signal generation circuit 17 of FIG. 2, a resistance element 34 connected between the source of the MOS transistor 31 and the negative power supply terminal Vss is connected to the source of the MOS transistor 30 and the negative power supply terminal Vss. Further, even when the size ratio of the MOS transistor 30 and the MOS transistor 31 is N = (W30 / L30) / (W31 / L31), the current flowing through the MOS transistors 30 to 33 does not change without changing the equation (7). It can be expressed as

（実施形態２）
次に、本発明の実施形態２について説明する。
（１）トランスコンダクタンスアンプ
図３は、実施形態２のフィルタ回路に用いられるトランスコンダクタンスアンプを説明するための図である。すなわち、実施形態２のフィルタ回路は、図１のトランスコンダクタンスアンプ１１〜１４に、図３に示したトランスコンダクタンスアンプが用いられている。
図３に示したトランスコンダクタンスアンプは、ＭＯＳトランジスタ４１、４２、４３、４４、４５を備えている。図３に示したトランスコンダクタンスアンプは、図６に示したトランスコンダクタンスアンプのＭＯＳトランジスタ１２１〜１２５を図中における上下方向で入れ替えて構成されている。さらに、ＭＯＳトランジスタ４１〜４５は、それぞれ対応するＭＯＳトランジスタ１２１〜１２５の導電型（Ｐ型、Ｎ型の別）と反対の導電型を持っている。 (Embodiment 2)
Next, Embodiment 2 of the present invention will be described.
(1) Transconductance Amplifier FIG. 3 is a diagram for explaining a transconductance amplifier used in the filter circuit of the second embodiment. That is, in the filter circuit of the second embodiment, the transconductance amplifier shown in FIG. 3 is used for the transconductance amplifiers 11 to 14 in FIG.
The transconductance amplifier shown in FIG. 3 includes MOS transistors 41, 42, 43, 44, and 45. The transconductance amplifier shown in FIG. 3 is configured by replacing the MOS transistors 121 to 125 of the transconductance amplifier shown in FIG. 6 in the vertical direction in the figure. Further, MOS transistors 41 to 45 have conductivity types opposite to the corresponding conductivity types of MOS transistors 121 to 125 (P type and N type).

ＭＯＳトランジスタ４２、４３のｇｍ値は、ＭＯＳトランジスタ１２２、１２３と同様に、式（４）によって与えられる。ただし、ＭＯＳトランジスタ４２、４３はＰＭＯＳトランジスタであり、ＮＭＯＳトランジスタであるＭＯＳトランジスタ１２２、１２３とは導電型が反対である。このため、ＭＯＳトランジスタ４２、４３のトランスコンダクタンスを正確に制御するためには、実施形態１のフィルタ制御信号生成回路１７に代えて、図４に示すフィルタ制御信号生成回路４７を用いる。 The gm values of the MOS transistors 42 and 43 are given by the equation (4) similarly to the MOS transistors 122 and 123. However, the MOS transistors 42 and 43 are PMOS transistors, and have the opposite conductivity type to the MOS transistors 122 and 123 which are NMOS transistors. Therefore, in order to accurately control the transconductance of the MOS transistors 42 and 43, the filter control signal generation circuit 47 shown in FIG. 4 is used instead of the filter control signal generation circuit 17 of the first embodiment.

（２）フィルタ制御信号生成回路
フィルタ制御信号生成回路４７は、ＭＯＳトランジスタ６０〜６３を備えている。ＭＯＳトランジスタ６０〜６３は、図２に示したフィルタ制御信号生成回路１７のＭＯＳトランジスタ３０〜３３を図中における上下方向で入れ替えて構成されている。さらに、ＭＯＳトランジスタ６０〜６３は、それぞれ対応するＭＯＳトランジスタ３０〜３３の導電型と反対の導電型を持っている。フィルタ制御信号生成回路４７において、抵抗素子６４の抵抗値はＲ2とする。 (2) Filter control signal generation circuit The filter control signal generation circuit 47 includes MOS transistors 60 to 63. The MOS transistors 60 to 63 are configured by replacing the MOS transistors 30 to 33 of the filter control signal generation circuit 17 shown in FIG. 2 in the vertical direction in the figure. Further, MOS transistors 60 to 63 have conductivity types opposite to those of corresponding MOS transistors 30 to 33, respectively. In the filter control signal generation circuit 47, the resistance value of the resistance element 64 is R2.

（３）フィルタ回路
次に、実施形態２のフィルタ回路について説明する。なお、実施形態２のフィルタ回路は、図１に示したトランスコンダクタンスアンプ１１〜１４に、図３に示したトランスコンダクタンスアンプを用いてフィルタ回路を構成し、このフィルタ回路を図４に示したフィルタ制御信号生成回路４７によって制御するものである。
実施形態２では、ＭＯＳトランジスタ６２、６３のトランジスタサイズ（チャネル長及びチャネル幅）は等しいものとする。また、ＭＯＳトランジスタ６０とＭＯＳトランジスタ６１とのトランジスタサイズ比Ｎは、式（１２）のように表される。
Ｎ＝（Ｗ61／Ｌ61）／（Ｗ60／Ｌ60） …式（１２） (3) Filter Circuit Next, the filter circuit of the second embodiment will be described. In the filter circuit of the second embodiment, the transconductance amplifiers 11 to 14 shown in FIG. 1 are configured using the transconductance amplifier shown in FIG. 3, and this filter circuit is shown in FIG. Control is performed by the control signal generation circuit 47.
In the second embodiment, it is assumed that the MOS transistors 62 and 63 have the same transistor size (channel length and channel width). Further, the transistor size ratio N between the MOS transistor 60 and the MOS transistor 61 is expressed as in Expression (12).
N = (W61 / L61) / (W60 / L60) Formula (12)

式（１２）に示したＷ61はＭＯＳトランジスタ６１のチャネル幅、Ｌ61はＭＯＳトランジスタ６１のチャネル長である。Ｗ60はＭＯＳトランジスタ６０のチャネル幅、Ｌ60はＭＯＳトランジスタ６０のチャネル長である。このようにした場合、ＭＯＳトランジスタ６０〜６３に流れる電流Ｉ60は、式(１３)のように表される。
Ｉ60＝（Ｎ^1/2−１）²／（Ｎ・Ｋ60・Ｒ2²） …式（１３） W61 shown in Expression (12) is the channel width of the MOS transistor 61, and L61 is the channel length of the MOS transistor 61. W60 is the channel width of the MOS transistor 60, and L60 is the channel length of the MOS transistor 60. In such a case, the current I60 flowing through the MOS transistors 60 to 63 is expressed by the equation (13).
I 60 = (N ^1/2 −1) ² / (N · K 60 · R ^{2 2} ) (13)

すなわち、カレントミラー回路を構成するＭＯＳトランジスタ６２、６３のトランジスタサイズが同じであるため、ＭＯＳトランジスタ６２、６３に流れる電流は等しい。それに伴って、ＭＯＳトランジスタ６０、６１に流れる電流も等しくなる。
式（１３）に示したＫ60は、式（１４）によって与えられる。
Ｋ60=（１／２）・μp・Ｃox・（Ｗ60／Ｌ60） …式（１４）
式（１４）のμpはＰＭＯＳトランジスタの移動度、ＣoxはＭＯＳトランジスタのゲート酸化膜の単位容量である。 That is, since the MOS transistors 62 and 63 constituting the current mirror circuit have the same transistor size, the currents flowing through the MOS transistors 62 and 63 are equal. Along with this, the currents flowing in the MOS transistors 60 and 61 become equal.
K60 shown in equation (13) is given by equation (14).
K60 = (1/2) · μp · Cox · (W60 / L60) Equation (14)
In the equation (14), μp is the mobility of the PMOS transistor, and Cox is the unit capacitance of the gate oxide film of the MOS transistor.

図４に示したフィルタ制御信号生成回路４７の出力端子６６は、図３に示したＭＯＳトランジスタ４１のゲート端子５０に接続される。図４に示したＭＯＳトランジスタ６０と図３に示したＭＯＳトランジスタ４１とのトランジスタサイズ比が２である場合、ＭＯＳトランジスタ４１の電流は式（１３）によって求められる電流Ｉ60の２倍になる。また、図３に示したＭＯＳトランジスタ４２、４３に流れる電流値は、ＭＯＳトランジスタ４１に流れる電流値の半分、つまり電流Ｉ60になる。 The output terminal 66 of the filter control signal generation circuit 47 shown in FIG. 4 is connected to the gate terminal 50 of the MOS transistor 41 shown in FIG. When the transistor size ratio between the MOS transistor 60 shown in FIG. 4 and the MOS transistor 41 shown in FIG. 3 is 2, the current of the MOS transistor 41 is twice the current I60 obtained by the equation (13). Further, the current value flowing through the MOS transistors 42 and 43 shown in FIG. 3 is half of the current value flowing through the MOS transistor 41, that is, the current I60.

図３に示したＭＯＳトランジスタ４２、またはＭＯＳトランジスタ４３のｇｍ値であるｇｍ1は、以下の式（１５）のように表すことができる。
ｇｍ1=２（Ｋ42・Ｉ42）^1/2 …式（１５）
式（１５）のＩ42は、式（１３）によって求められる電流Ｉ60に等しい。また、式（１５）中のＫ42は、式（１６）によって求められる。
Ｋ42＝（１／２）・μp・Ｃox・（Ｗ42／Ｌ42） …式（１６）
式（１６）と式（１３）を式（１５）に代入すると、式（１７）が得られる。
ｇｍ1＝（２／Ｒ2）・［｛（Ｗ42／Ｌ42）／（Ｗ60／Ｌ60）｝・｛（Ｎ^1/2−１）²／Ｎ｝]^1/2…式（１７） The gm1 that is the gm value of the MOS transistor 42 or the MOS transistor 43 shown in FIG. 3 can be expressed by the following equation (15).
gm1 = 2 (K42 · I42) ^1/2 Formula (15)
I42 in equation (15) is equal to the current I60 determined by equation (13). Further, K42 in the equation (15) is obtained by the equation (16).
K42 = (1/2) · μp · Cox · (W42 / L42) Equation (16)
Substituting Equation (16) and Equation (13) into Equation (15) yields Equation (17).
gm1 = (2 / R2) · [{(W42 / L42) / (W60 / L60)} · {(N ^1/2 −1) ² / N}] ^1/2 Formula (17)

式(１７)に示したように、図３に示したＭＯＳトランジスタ４２、またはＭＯＳトランジスタ４３のｇｍ値であるｇｍ1は、トランジスタ４２と図４に示したＭＯＳトランジスタ６０のトランジスタサイズ比、図４に示したＭＯＳトランジスタ６０、６１のトランジスタサイズ比Ｎ、図４に示した抵抗素子６４の抵抗値Ｒ2のみに依存する。
ここで、抵抗素子６４を外付けの抵抗素子とすると、抵抗値Ｒ2がばらつきのない一定の値になる。したがって、式（１７）によって与えられるｇｍ1に与えられる、製造変動や温度変動の影響を充分に低減することができる。 As shown in the equation (17), gm1 which is the gm value of the MOS transistor 42 or the MOS transistor 43 shown in FIG. 3 is the transistor size ratio between the transistor 42 and the MOS transistor 60 shown in FIG. It depends only on the transistor size ratio N of the MOS transistors 60 and 61 shown, and the resistance value R2 of the resistance element 64 shown in FIG.
Here, when the resistance element 64 is an external resistance element, the resistance value R2 becomes a constant value without variation. Therefore, it is possible to sufficiently reduce the influence of manufacturing fluctuations and temperature fluctuations given to gm1 given by equation (17).

以上述べた実施形態２によれば、図３のトランスコンダクタンスアンプのｇｍ値は、図４に示したフィルタ制御信号生成回路によって正確に制御することができる。なお、図３のＭＯＳトランジスタのＭＯＳトランジスタ４１に供給される信号として、図４の出力端子６６の信号を用いたが、もうひとつの出力端子６５の信号からカレンミラーを介して図３のゲート端子５０に供給してもＭＯＳトランジスタ４１に同じ電流を供給できる。
このように、実施例２の場合も実施例１と同様に、従来のフィルタ制御信号生成回路であるＰＬＬ回路によって制御した場合と比較しても差異のないフィルタ特性を得ることができる。 According to the second embodiment described above, the gm value of the transconductance amplifier of FIG. 3 can be accurately controlled by the filter control signal generation circuit shown in FIG. 3 is used as the signal supplied to the MOS transistor 41 of the MOS transistor of FIG. 3, but the signal of the output terminal 66 of FIG. 4 is used, and the gate terminal of FIG. Even if it is supplied to 50, the same current can be supplied to the MOS transistor 41.
Thus, in the case of the second embodiment, similarly to the first embodiment, it is possible to obtain a filter characteristic that is not different from that in the case of being controlled by a PLL circuit that is a conventional filter control signal generation circuit.

また、図４のフィルタ制御信号生成回路４７において、ＭＯＳトランジスタ６１のソースと正の電源端子Ｖddの間に接続されている抵抗素子６４を、ＭＯＳトランジスタ６０のソースと正の電源端子Ｖddに接続させて、さらにＭＯＳトランジスタ６０とＭＯＳトランジスタ６１のサイズ比をＮ＝（Ｗ60／Ｌ60）／（Ｗ61／Ｌ61）とした場合でも、ＭＯＳトランジスタ６０〜６３に流れる電流は、変化することなく式（１３）のように表すことができる。 Further, in the filter control signal generation circuit 47 of FIG. 4, a resistance element 64 connected between the source of the MOS transistor 61 and the positive power supply terminal Vdd is connected to the source of the MOS transistor 60 and the positive power supply terminal Vdd. Further, even when the size ratio of the MOS transistor 60 and the MOS transistor 61 is N = (W60 / L60) / (W61 / L61), the current flowing through the MOS transistors 60 to 63 does not change without changing the equation (13). It can be expressed as

本発明のフィルタ回路は、フィルタ特性を制御する回路として従来用いられてきたＰＬＬ回路に比べて格段に回路規模が小さいこと、参照クロックが不要であること、設計が容易でありながら、フィルタ特性はＰＬＬ回路の場合と殆ど差異がないので、あらゆるタイプのＧｍ−Ｃフィルタに適用することができる。 The filter circuit of the present invention is much smaller than the PLL circuit conventionally used as a circuit for controlling the filter characteristics, does not require a reference clock, is easy to design, and the filter characteristics are Since there is almost no difference from the case of the PLL circuit, it can be applied to all types of Gm-C filters.

１０、１００Ｇｍ−Ｃフィルタ
１２１、１２２、１２３、１２４、１２５、６０、６１、６２、６３、４１、４２、４３、４４、４５、３０、３１、３２、３３ＭＯＳトランジスタ
１１、１２、１３、１４、１０１、１０２、１０３、１０４トランスコンダクタンスアンプ
１７、４７、１０７フィルタ制御信号生成回路
１８、１０８入力端子
１９、１０９出力端子
２０、１１０フィルタ制御信号
３４、６４抵抗素子、
３５、３６、６５、６６出力端子
５０、１３０ゲート端子
１０５、１０６容量素子 10, 100 Gm-C filter 121, 122, 123, 124, 125, 60, 61, 62, 63, 41, 42, 43, 44, 45, 30, 31, 32, 33 MOS transistor 11, 12, 13, 14, 101, 102, 103, 104 Transconductance amplifier 17, 47, 107 Filter control signal generation circuit 18, 108 Input terminal 19, 109 Output terminal 20, 110 Filter control signal 34, 64 Resistance element,
35, 36, 65, 66 Output terminal 50, 130 Gate terminal 105, 106 Capacitor element

Claims

A Gm-C filter including a transconductance amplifier and a capacitive element;
A filter control signal generation circuit for generating a control signal for controlling the characteristics of the Gm-C filter;
Including
The filter control signal generation circuit includes:
A first MOS transistor pair comprising a first conductivity type first MOS transistor having a drain and a gate connected; and a first conductivity type second MOS transistor having a gate connected to the first MOS transistor;
The second MOS transistor and drain are connected to each other, the drain and the gate are connected, the third MOS transistor and the gate are connected, and the second MOS transistor and the drain are connected to each other. A second MOS transistor pair comprising: a fourth MOS transistor having the second conductivity type;
A resistive element connected to the source of any one of the first MOS transistor, the second MOS transistor, the third MOS transistor, and the fourth MOS transistor;
A first output terminal connected to the drain of the first MOS transistor, and at least one of a second output terminal connected to the drain of the fourth MOS transistor,
The filter circuit, wherein the filter control signal is output from the first output terminal or the second output terminal.