JP2011086856A - Light emitting diode element, light emitting diode lamp, and lighting apparatus - Google Patents

Light emitting diode element, light emitting diode lamp, and lighting apparatus Download PDF

Info

Publication number
JP2011086856A
JP2011086856A JP2009240290A JP2009240290A JP2011086856A JP 2011086856 A JP2011086856 A JP 2011086856A JP 2009240290 A JP2009240290 A JP 2009240290A JP 2009240290 A JP2009240290 A JP 2009240290A JP 2011086856 A JP2011086856 A JP 2011086856A
Authority
JP
Japan
Prior art keywords
light
emitting diode
light emitting
terminal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009240290A
Other languages
Japanese (ja)
Other versions
JP5277136B2 (en
Inventor
Junichi Yamamoto
淳一 山本
Ryoichi Takeuchi
良一 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2009240290A priority Critical patent/JP5277136B2/en
Publication of JP2011086856A publication Critical patent/JP2011086856A/en
Application granted granted Critical
Publication of JP5277136B2 publication Critical patent/JP5277136B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a large-size light emitting diode element allowing light intensity to be easily adjusted, capable of carrying a large drive current without concentrating the current during high current conduction, and excelling in a luminance characteristic. <P>SOLUTION: In this light emitting diode element including first and second electrodes arranged to interpose a light emitting portion including a luminescent layer, the first electrode includes three pads for wire bonding which make a light emission amount from the luminescent layer adjustable, and the area of a light emitting surface is ≥0.64 mm<SP>2</SP>. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、発光素子、特に赤外光を利用した植物育成やセキュリティー関連に使用される高出力の発光ダイオード素子に関する。   The present invention relates to a light-emitting element, and more particularly to a high-power light-emitting diode element used for plant growth and security using infrared light.

GaAlAs系化合物半導体を利用した発光ダイオード(以下、LEDともいう)は、赤外から赤色用の光源として広く用いられている。赤外LEDは光通信や空間伝送用に使用されることが多いが、近年、植物育成やセキュリティー関連での需要が増えている。これらの用途には省エネルギーの点からも高出力が要求されている。   A light emitting diode (hereinafter also referred to as an LED) using a GaAlAs compound semiconductor is widely used as a light source for infrared to red. Infrared LEDs are often used for optical communication and space transmission, but in recent years, demand for plant growth and security has increased. These applications are required to have high output from the viewpoint of energy saving.

従来から知られているように、GaAlAs系LEDにおいて、シングルへテロ構造よりもダブルへテロ構造(以下、DH構造とする)の方が高出力である。また基板を除去することでさらなる高出力化が図られている(例えば、特許文献1〜7参照)。   As conventionally known, in a GaAlAs-based LED, a double heterostructure (hereinafter referred to as a DH structure) has a higher output than a single heterostructure. Further, higher output is achieved by removing the substrate (see, for example, Patent Documents 1 to 7).

さらに、基板を除去するタイプのエピタキシャルウェーハ(以下、DDH構造とする)を作製する際、通常のDH構造すなわち、p型クラッド層、発光層、n型クラッド層の3層構造のみをエピタキシャル成長して基板を除去すると、製品の厚さが薄くなり、素子化工程でのハンドリングが困難になると同時に、このエピタキシャルウェーハから作製する素子の底面からpn接合までの高さが低くなり、素子を台座に接着するときのペ−ストが素子側面をはい上がり、pn接合を短絡するという問題が発生する。これを防ぐために、基板除去後の仕上がりの全厚と素子底面から接合までの距離を稼ぐための、第4のエピタキシャル層をDH構造に付加することがDDH構造では標準的な構造になっている。第4のエピタキシャル層はバンドギャップが発光層よりも広く、発光層からの発光を吸収しないように設計される。   Furthermore, when producing an epitaxial wafer of the type that removes the substrate (hereinafter referred to as a DDH structure), only a normal DH structure, that is, a three-layer structure of a p-type cladding layer, a light emitting layer, and an n-type cladding layer is epitaxially grown. When the substrate is removed, the thickness of the product becomes thin and handling in the device fabrication process becomes difficult. At the same time, the height from the bottom surface of the device manufactured from this epitaxial wafer to the pn junction decreases, and the device is bonded to the base. When this occurs, the side surface of the device rises and the pn junction is short-circuited. In order to prevent this, it is a standard structure in the DDH structure that a fourth epitaxial layer is added to the DH structure in order to increase the total thickness after the substrate removal and the distance from the element bottom to the junction. . The fourth epitaxial layer has a wider band gap than the light emitting layer and is designed not to absorb light emitted from the light emitting layer.

このようなGaAlAs基板除去型のLEDの場合、チップ化したときに、その側面からも光を取り出すことができる。上記の第4のエピタキシャル層は導電性であるので、電極は、チップの上面側と裏面側に、それぞれ極性の異なるオーム性電極を設ける、いわゆる「1ワイヤー」タイプの素子が一般的である。   In the case of such a GaAlAs substrate removal type LED, light can be extracted also from the side surface when it is made into a chip. Since the fourth epitaxial layer is conductive, the electrode is generally a so-called “1-wire” type element in which ohmic electrodes having different polarities are provided on the upper surface side and the back surface side of the chip, respectively.

おもて面側の電極は、上面からの光の取り出しを多くするために、ワイヤーボンディングが可能な範囲で、なるべく小さなサイズにすることが望ましい。   It is desirable that the front surface side electrode be as small as possible within the range where wire bonding is possible in order to increase the extraction of light from the upper surface.

大きな発光出力の発光ダイオードを作製するためには大電流を流すことが必要であるが、単位面積当たりに流せる電流には制限があり、過大な電流を流すとチップの加熱により発光出力は低下し、さらには寿命が著しく短くなる。そのため、チップを大電流用とするためには、チップの大きさを大きくする必要がある。   In order to produce a light-emitting diode with a large light-emitting output, it is necessary to pass a large current, but there is a limit to the current that can be passed per unit area. If an excessive current is passed, the light-emitting output decreases due to heating of the chip. In addition, the service life is remarkably shortened. Therefore, in order to use the chip for a large current, it is necessary to increase the size of the chip.

しかし、このようなDDH構造のAlGaAs系LEDで大型のチップを作製した場合、従来のようにおもて面側のボンディング電極が1個であるとき、チップ全体に電流が広がりにくい場合がある。特に、DDH構造という、厚いAlGaAs混晶を持つ場合には、特に顕著である。高電流通電時に電流がチップ内に広がらない場合、電流がオーミック電極直下に集中し、加熱により発光効率の低下や信頼性の低下が生じるおそれがある。さらに、チップの内部で発生した光が、チップ外部に出てくるまでに、チップ内で再吸収されて、光取り出し効率が低下する。このような内部吸収は、上記の第4のエピタキシャル層として、p型のAlGaAsを用いた場合、特に大きい。   However, when a large chip is manufactured using such an AlGaAs-based LED having a DDH structure, when there is only one bonding electrode on the front side as in the prior art, the current may not easily spread over the entire chip. This is particularly noticeable in the case of a thick AlGaAs mixed crystal having a DDH structure. If the current does not spread in the chip when a high current is applied, the current concentrates directly under the ohmic electrode, and the light emission efficiency and reliability may be reduced by heating. Further, the light generated inside the chip is reabsorbed in the chip before coming out of the chip, and the light extraction efficiency is lowered. Such internal absorption is particularly large when p-type AlGaAs is used as the fourth epitaxial layer.

また、大電流用のLEDの光量調整を行う場合、電流を可変として調整したり、パルス駆動においてパルスで時間を調整したりして行うが、回路が複雑になってしまうという問題がある。   Further, when adjusting the amount of light of the LED for large current, the current is adjusted as variable or the time is adjusted by a pulse in pulse driving, but there is a problem that the circuit becomes complicated.

特開2001−339100号公報JP 2001-339100 A 特開平6−302857号公報JP-A-6-302857 特開2002−246640号公報JP 2002-246640 A 特許第2588849号公報Japanese Patent No. 2588849 特開2001−57441号公報JP 2001-57441 A 特開2007−81010号公報JP 2007-81010 A 特開2006−32952号公報JP 2006-32952 A 特開2006−108259号公報JP 2006-108259 A

本発明は、上記事情を鑑みてなされたものであり、大型で大電流を流す発光ダイオード素子において、光量調整を容易にすると共に、高電流通電時に電流が集中しない構成を備え、出力特性に優れた発光ダイオード素子を提供することを目的とする。   The present invention has been made in view of the above circumstances, and in a large-sized light emitting diode element that allows a large current to flow, it is easy to adjust the amount of light and has a configuration in which no current is concentrated when a high current is applied, and has excellent output characteristics. An object of the present invention is to provide a light emitting diode device.

上記の目的を達成するために、本発明は以下の構成を採用した。すなわち、
(1)発光層を含む発光部を挟むように配置された第1及び第2の電極を備える発光ダイオード素子であって、前記第1の電極は、前記発光層からの発光量を調整可能とする、3個のワイヤーボンディング用パッドを備えてなり、発光面の面積が0.64mm以上であることを特徴とする発光ダイオード素子。
ここで、発光面とは、発光部の最上面であって、図3において符号5aで示した面を指いう。発光の主たる光取り出し面である。
(2)前記パッド間が細線電極で接続されていることを特徴とする前項(1)に記載の発光ダイオード素子。
(3)前記第1電極と前記発光部との間に透明導電膜を備えることを特徴とする前項(1)又は(2)のいずれかに記載の発光ダイオード素子。
(4)前記発光部はAlGaAsからなることを特徴とする前項(1)から(3)のいずれか一項に記載の発光ダイオード素子。
(5)前記発光部は、前記第2の電極側から順に配置された、第1のp型層(Ga1−X1AlX1As、0≦X1≦1)と、p型クラッド層(Ga1−X2AlX2As、0≦X2≦1)と、発光波長が700〜900nmの範囲内であるp型発光層(Ga1−X3AlX3As、0≦X3≦1)と、n型クラッド層(Ga1−X4AlX4As、0≦X4≦1)とを含むことを特徴とする前項(1)から(4)のいずれか一項に記載の発光ダイオード素子。
(6)前記n型クラッド層の層厚が5〜50μmであることを特徴とする前項(5)に記載の発光ダイオード素子。
(7)前項(1)から(6)のいずれか一項に記載の発光ダイオード素子を備え、前記第1の電極の3個のワイヤーボンディング用パッドのうち、1個のパッドは第1の端子に接続され、他の2個のパッドは第2の端子に接続され、前記第2の電極は第3の端子に接続されていることを特徴とする発光ダイオードランプ。
(8)前記第3の端子の端子面積は、第1端子の端子面積と第2の端子の端子面積とを合わせた面積よりも大きいことを特徴とする前項(7)に記載の発光ダイオードランプ。
(9)前項(7)又は(8)のいずれかに記載の発光ダイオードランプの駆動方法であって、前記第1の端子及び前記第2の端子に、接続されたワイヤーボンディング用パッドの数に略比例した電流を流すことによって光出力を可変することを特徴とする発光ダイオードランプの駆動方法。
(10)前項(1)から(6)に記載の発光ダイオード素子、並びに、前項(7)及び(8)に記載の発光ダイオードランプのうち、少なくとも一つの発光ダイオード素子及び/又は発光ダイオードランプを備えたことを特徴とする照明装置。
(11)前項(9)に記載の発光ダイオードランプの駆動方法によって光出力を変更可能な制御回路を備えたことを特徴とする前項(10)に記載の照明装置。
In order to achieve the above object, the present invention employs the following configuration. That is,
(1) A light-emitting diode element including first and second electrodes arranged so as to sandwich a light-emitting portion including a light-emitting layer, and the first electrode can adjust the amount of light emitted from the light-emitting layer. A light-emitting diode element comprising three wire bonding pads and having a light-emitting surface area of 0.64 mm 2 or more.
Here, the light emitting surface is the uppermost surface of the light emitting portion, and refers to the surface indicated by reference numeral 5a in FIG. This is the main light extraction surface for light emission.
(2) The light emitting diode element according to (1), wherein the pads are connected by a thin wire electrode.
(3) The light-emitting diode element according to any one of (1) and (2), wherein a transparent conductive film is provided between the first electrode and the light-emitting portion.
(4) The light-emitting diode element according to any one of (1) to (3), wherein the light-emitting portion is made of AlGaAs.
(5) The light emitting unit includes a first p-type layer (Ga 1 -X1 Al X1 As, 0 ≦ X1 ≦ 1) and a p-type cladding layer (Ga 1 ) arranged in order from the second electrode side. and -X2 Al X2 as, 0 ≦ X2 ≦ 1), p -type light-emitting layer emitting wavelength is in the range of 700~900nm and (Ga 1-X3 Al X3 as , 0 ≦ X3 ≦ 1), n -type clad layer (Ga 1-X4 Al X4 as , 0 ≦ X4 ≦ 1) and the light emitting diode device according to any one of items (1) to (4), which comprises a.
(6) The light emitting diode element as described in (5) above, wherein the n-type cladding layer has a thickness of 5 to 50 μm.
(7) The light-emitting diode element according to any one of (1) to (6) is provided, and one of the three wire bonding pads of the first electrode is a first terminal. The other two pads are connected to the second terminal, and the second electrode is connected to the third terminal.
(8) The light emitting diode lamp according to (7), wherein a terminal area of the third terminal is larger than a total area of the terminal area of the first terminal and the terminal area of the second terminal. .
(9) The method of driving a light emitting diode lamp according to any one of (7) and (8) above, wherein the number of wire bonding pads connected to the first terminal and the second terminal is set. A method for driving a light-emitting diode lamp, characterized in that the light output is varied by passing a substantially proportional current.
(10) At least one light emitting diode element and / or light emitting diode lamp among the light emitting diode elements according to (1) to (6) and the light emitting diode lamps according to (7) and (8) above. A lighting device comprising:
(11) The illumination device as set forth in (10) above, comprising a control circuit capable of changing the light output by the driving method of the light emitting diode lamp as set forth in (9).

上記の構成によれば、大型の発光ダイオード素子において、光量調整を電流値の切り替えによって容易に行うことができ、また、高電流を流すことができるので高出力が確保され、さらに電流供給を3個のパッドに分散できるのでそれに接続する端子およびパッドの負担が軽減されて長寿命化が図られ、さらにまた、電流供給を面内で分散して行うので発光の面内均一性が確保された発光ダイオード素子を提供することができる。
すなわち、一方の電極が3個のワイヤーボンディング用パッドを備えているので、外部からの電流供給を3個のパッドに分散して行うことができ、3個のパッドに同時に電流を供給したり、または、高出力が不要な時は、1個又は2個のパッドにだけ電流を供給することにより、光量の調整を行うことができる。また、本発明が対象としている大型の発光ダイオード素子では大きな駆動電流を流す必要があるが、3個のパッドに分散して電流供給を行うことができるので、パッドに大電流が集中することを回避できる。そのため、パッケージにしたときの端子の負担が低減される。これにより、パッドに接続した端子を小型化(小面積化)でき、その代りに、素子の放熱に有効な共通端子の面積を大きくし放熱性を向上させることができる。
さらにまた、駆動電流が分散して3個のパッドから素子内に流れ込むので発光層全体で発光を生じさせることができ、面内で均一で安定な輝度を確保できる。
According to said structure, in a large sized light emitting diode element, light quantity adjustment can be easily performed by switching electric current value, and since a high electric current can be sent, high output is ensured and also electric current supply is 3 Since it can be distributed to individual pads, the burden on the terminals and pads connected to it is reduced and the life is extended. In addition, since the current supply is distributed in the plane, the uniformity of light emission is ensured. A light emitting diode element can be provided.
That is, since one electrode has three wire bonding pads, current supply from the outside can be distributed to the three pads, and current can be supplied to the three pads simultaneously. Alternatively, when high output is not required, the amount of light can be adjusted by supplying current only to one or two pads. In addition, in the large light emitting diode element targeted by the present invention, it is necessary to flow a large drive current. However, since the current can be supplied by being distributed to three pads, the large current is concentrated on the pads. Can be avoided. Therefore, the burden on the terminals when packaged is reduced. Thereby, the terminal connected to the pad can be reduced in size (reduced area), and instead, the area of the common terminal effective for heat dissipation of the element can be increased to improve the heat dissipation.
Furthermore, since the drive current is dispersed and flows into the element from the three pads, light emission can be generated in the entire light emitting layer, and uniform and stable luminance can be secured in the plane.

本発明の実施形態である発光素子用エピタキシャルウェーハの構造を示す断面模式図である。It is a cross-sectional schematic diagram which shows the structure of the epitaxial wafer for light emitting elements which is embodiment of this invention. 本発明の実施形態である発光素子用エピタキシャルウェーハを作製したスライドボート型成長装置の断面模式図である。It is a cross-sectional schematic diagram of the slide boat type growth apparatus which produced the epitaxial wafer for light emitting elements which is embodiment of this invention. (a)本発明の実施形態である発光ダイオード素子の平面模式図である。(b)その断面模式図である。(A) It is a plane schematic diagram of the light emitting diode element which is embodiment of this invention. (B) It is the cross-sectional schematic diagram. 本発明の一実施形態である発光ダイオードランプを示す模式図であって、(a)平面図、(b)断面図、(c)裏面図、である。It is a schematic diagram which shows the light emitting diode lamp which is one Embodiment of this invention, Comprising: It is (a) top view, (b) sectional drawing, (c) back view. 本発明の実施形態である発光ダイオード素子の平面模式図である。It is a plane schematic diagram of the light emitting diode element which is embodiment of this invention. 本発明の実施形態である3個のワイヤーボンディング用パッドの配置パターンの例を示す平面模式図である。It is a plane schematic diagram which shows the example of the arrangement pattern of the pad for three wire bonding which is embodiment of this invention. 本発明の他の実施形態である発光ダイオードランプを示す模式図であって、(a)平面図、(b)断面図、(c)裏面図、である。It is a schematic diagram which shows the light emitting diode lamp which is other embodiment of this invention, Comprising: It is (a) top view, (b) sectional drawing, (c) back view. 図4で示した発光ダイオードランプについて、n型GaAlAsクラッド層の層厚と発光出力の関係を示すグラフである。5 is a graph showing the relationship between the layer thickness of an n-type GaAlAs cladding layer and the light emission output for the light-emitting diode lamp shown in FIG. 従来の発光ダイオードランプを示す模式図であって、(a)平面図、(b)断面図、(c)裏面図、である。It is a schematic diagram which shows the conventional light emitting diode lamp, Comprising: (a) Top view, (b) Sectional drawing, (c) Back view.

以下、本発明を適用した一実施形態である発光ダイオード素子について、図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。   Hereinafter, a light-emitting diode element according to an embodiment to which the present invention is applied will be described in detail with reference to the drawings. In addition, in the drawings used in the following description, in order to make the features easy to understand, there are cases where the portions that become the features are enlarged for the sake of convenience, and the dimensional ratios of the respective components are not always the same as the actual ones. Absent.

(第1の実施形態)
本発明の発光ダイオード素子に使用される半導体ウェーハは、GaAs、GaPなど通常使用されている発光ダイオード用半導体基板にp型半導体やn型半導体を成長させてpn接合を形成されたLED用エピタキシャルウェーハを用いることができる。LEDの構造としては、通常のLEDで利用されるGaAsやGaPのホモ接合やGaAlAs/GaAsのようなヘテロ接合に適用できる。通常は素子の裏面側にGaAsやGaP基板側がくるように結晶を配置し、その基板はエピタキシャル層において発光する光の波長に対してできるだけ吸収の少ない基材を選択する方がその効果は大きい。特に、発光波長に対して自己吸収になるような基板を含まず、チップにしたときに、側面全体から光を取り出すことができるエピウェーハに対して、より好ましい。さらに、基板除去型のGaAlAs発光ダイオードが望ましく、GaAs基板を除去しエピタキシャル層のみからなるウェーハを作製し使用しても良い。エピタキシャルの成長法は液相エピタキシャル成長法がコスト的に最適であるが、ハライド系の気相エピタキシャル成長法や、有機金属を利用したいわゆるMOCVD法やMBE法で作製することもできる。
本発明は、大型サイズの赤外発光ダイオードに、特に効果が大きいが、可視AlGaInP発光層(黄緑〜赤)や、紫外、可視光のInGaN発光層(紫外〜緑)にも同様の効果がある。
さらにはnサイドアップ型の発光ダイオードは、電流拡散がしやすく望ましい。
(First embodiment)
The semiconductor wafer used for the light-emitting diode element of the present invention is an epitaxial wafer for LED in which a pn junction is formed by growing a p-type semiconductor or an n-type semiconductor on a commonly used light-emitting diode semiconductor substrate such as GaAs or GaP. Can be used. As the structure of the LED, it can be applied to a GaAs or GaP homojunction or a heterojunction such as GaAlAs / GaAs used in ordinary LEDs. Usually, it is more effective to place the crystal so that the GaAs or GaP substrate side is on the back side of the element, and to select a substrate that absorbs as little as possible with respect to the wavelength of light emitted from the epitaxial layer. In particular, it is more preferable for an epi-wafer that does not include a substrate that is self-absorbing with respect to the emission wavelength and can extract light from the entire side surface when a chip is formed. Further, a substrate removal type GaAlAs light emitting diode is desirable, and a GaAs substrate may be removed to produce and use a wafer consisting only of an epitaxial layer. The epitaxial growth method is optimal in terms of cost by the liquid phase epitaxial growth method, but can also be produced by a halide vapor phase epitaxial growth method, a so-called MOCVD method or MBE method using an organic metal.
The present invention is particularly effective for large-sized infrared light-emitting diodes, but the same effect is also applied to visible AlGaInP light-emitting layers (yellow green to red) and ultraviolet and visible InGaN light-emitting layers (ultraviolet to green). is there.
Furthermore, an n-side-up type light emitting diode is desirable because it facilitates current diffusion.

図1に、赤外発光LEDの作製に用いる本発明の発光素子用エピタキシャルウェーハの構造の断面模式図を示す。
図1に示す発光素子用エピタキシャルウェーハにおいて、各エピタキシャル層は、p型GaAs単結晶基板1上に第1のp型Ga1−X1AlX1As層2(0≦X1≦1)、p型Ga1−X2AlX2Asクラッド層(0≦X2≦1)、p型Ga1−X3AlX3As発光層4(0≦X3≦1)、及び、n型Ga1−X4AlX4Asクラッド層5(0≦X4≦1)の順に積層されて、発光部6を構成している。
In FIG. 1, the cross-sectional schematic diagram of the structure of the epitaxial wafer for light emitting elements of this invention used for preparation of infrared light emitting LED is shown.
In the epitaxial wafer for a light emitting device shown in FIG. 1, each epitaxial layer includes a first p-type Ga 1-X1 Al X1 As layer 2 (0 ≦ X1 ≦ 1), p-type Ga on a p-type GaAs single crystal substrate 1. 1-X2 Al X2 As cladding layer (0 ≦ X2 ≦ 1), p-type Ga 1-X3 Al X3 As light emitting layer 4 (0 ≦ X3 ≦ 1), and n-type Ga 1-X4 Al X4 As cladding layer 5 The light emitting unit 6 is configured by stacking in the order of (0 ≦ X4 ≦ 1).

各エピタキシャル層のAl混晶比については、発光層4は発光波長が700〜940nmの赤外光になるように選択され、第1のp型層2、p型クラッド層3、及び、n型クラッド層5は、発光層4からの発光を吸収しないようバンドギャップが発光層4より広くなるように選択される。
GaAlAsを発光層とした場合、高出力を得るためには、可視光よりも赤外光の領域であることが望ましい。第1のp型層2、p型クラッド層3、p型発光層4のドーパントにはZn、MgまたはGe、n型クラッド層5のドーパントにはTeを用いる。ここで発光層へのドープ量は、発光素子の発光強度と応答速度が最適になるよう選択される。
Regarding the Al mixed crystal ratio of each epitaxial layer, the light-emitting layer 4 is selected so as to be infrared light having a light emission wavelength of 700 to 940 nm, and the first p-type layer 2, the p-type cladding layer 3, and the n-type. The cladding layer 5 is selected so that the band gap is wider than that of the light emitting layer 4 so as not to absorb light emitted from the light emitting layer 4.
In the case where GaAlAs is used as the light emitting layer, in order to obtain a high output, it is desirable to be in the infrared light region rather than the visible light. Zn, Mg, or Ge is used as a dopant for the first p-type layer 2, the p-type cladding layer 3, and the p-type light emitting layer 4, and Te is used as a dopant for the n-type cladding layer 5. Here, the doping amount to the light emitting layer is selected so that the light emission intensity and the response speed of the light emitting element are optimized.

本発明の発光素子用エピタキシャルウェーハの作製は例えば、図2に示すスライドボート型成長装置を用いて液相エピタキシャル成長法により行うことができる。
符号11は基板ホルダー、符号12は基板収納溝、符号13〜17は原料用ルツボ(15は退避用ルツボ)、符号18はルツボ台、符号19はルツボ蓋である。
本発明の発光素子の作製では、GaAs基板上に図1に示したような各GaAlAs層のエピタキシャル成長を行った後、エピタキシャルウェーハを取り出し、n型GaAlAsクラッド層5の表面を耐酸シートで保護して、アンモニア−過酸化水素系エッチャントでGaAs基板を選択的に除去することができる。
For example, the epitaxial wafer for a light emitting device of the present invention can be produced by a liquid phase epitaxial growth method using a slide boat type growth apparatus shown in FIG.
Reference numeral 11 is a substrate holder, reference numeral 12 is a substrate storage groove, reference numerals 13 to 17 are raw material crucibles (15 is a retracting crucible), reference numeral 18 is a crucible base, and reference numeral 19 is a crucible lid.
In the production of the light emitting device of the present invention, after epitaxial growth of each GaAlAs layer as shown in FIG. 1 on a GaAs substrate, the epitaxial wafer is taken out and the surface of the n-type GaAlAs cladding layer 5 is protected with an acid resistant sheet. The GaAs substrate can be selectively removed with an ammonia-hydrogen peroxide etchant.

本発明では、n型クラッド層の層厚を5μm以上50μm以下とすることが好ましい。n型クラッド層の層厚については、薄い方が発光層からの光の吸収が少なくて好ましいが、n型クラッド層の層厚が5μmより薄いと、本発明の構成の素子では、表面電極から流れ込む電流が素子周辺まで拡がらずに中央に集中し、発光出力が低く、通電劣化の大きい素子となる。また、層厚が50μmより厚くなると、発光した光の吸収が大きくなることにより、出力の低下が見られる。そのため、n型クラッド層の層厚の範囲は、好ましくは5μm以上50μm以下、より好ましくは15μm以上40μm以下とすると発光出力の高い赤外LEDを作製することができる。   In the present invention, the thickness of the n-type cladding layer is preferably 5 μm or more and 50 μm or less. Regarding the layer thickness of the n-type clad layer, it is preferable that the n-type clad layer is thin because it absorbs less light from the light emitting layer. However, if the layer thickness of the n-type clad layer is less than 5 μm, the element of the present invention has The flowing current concentrates in the center without spreading to the periphery of the element, resulting in an element with low light emission output and large deterioration of energization. On the other hand, when the layer thickness is greater than 50 μm, the absorption of the emitted light is increased, resulting in a decrease in output. Therefore, when the thickness range of the n-type cladding layer is preferably 5 μm or more and 50 μm or less, more preferably 15 μm or more and 40 μm or less, an infrared LED having a high light emission output can be manufactured.

図3(a)に、本実施形態の発光ダイオード素子10の平面模式図を示す。図3(b)は図3(a)中に示すA−A’に沿った断面模式図である。
電極は図3に示すように、発光部6の最上面であって、n型クラッド層5の発光層の反対側の面である光取り出し面(発光面)5aに第1の電極(n型)7が形成され、また、発光部6の裏面であって、第1のp型層2の発光層の反対側の面2aに極性の異なる第2の電極(p型)8が形成されている。
表面電極(第1の電極)7の内、円形で示されるのはワイヤーボンディング用パッド7aa、7ab、7acであり、LEDチップ表面(発光部6の最上面)とオーム性接触をしている。良好なボンディングを行うために、直径100μm以上であることが望ましい。
他の細線はそれらをつなぐ細線電極7bである。これらは、電流拡散の為にはLEDチップ表面(発光部6の最上面)とオーミック接触が望ましいが、していなくても発明の効果が得られる。
本発明では、第1の電極がワイヤーボンディング用パッド(ボンディング電極)を3個備えることが特徴であり、この3個のパッドの配置パターンは様々とり得る。
FIG. 3A shows a schematic plan view of the light-emitting diode element 10 of the present embodiment. FIG. 3B is a schematic cross-sectional view along AA ′ shown in FIG.
As shown in FIG. 3, the first electrode (n-type electrode) is formed on the light extraction surface (light-emitting surface) 5 a that is the uppermost surface of the light-emitting portion 6 and is the surface opposite to the light-emitting layer of the n-type cladding layer 5. ) 7 is formed, and the second electrode (p-type) 8 having a different polarity is formed on the back surface of the light-emitting portion 6 on the opposite surface 2a of the light-emitting layer of the first p-type layer 2. Yes.
Of the surface electrode (first electrode) 7, wire bonding pads 7 aa, 7 ab, and 7 ac are shown in a circle, and are in ohmic contact with the LED chip surface (the uppermost surface of the light emitting unit 6). In order to perform good bonding, the diameter is desirably 100 μm or more.
The other thin wire is a thin wire electrode 7b that connects them. These are preferably in ohmic contact with the LED chip surface (the uppermost surface of the light-emitting portion 6) for current diffusion, but the effects of the invention can be obtained even if they are not.
The present invention is characterized in that the first electrode includes three wire bonding pads (bonding electrodes), and the arrangement pattern of the three pads can be various.

図4(a)〜(c)は順に、本発明の発光ダイオード素子(チップ)10のワイヤーボンディングの例を示す平面図、断面図、裏面図である。これは、チップをPLCC6(6pin(ピン))パッケージ20に実装した発光ダイオードランプの一実施形態である。6個のpin(端子:21a〜21f)はマウント基板23のおもて面、側面及び裏面の一部を覆っている。   4A to 4C are a plan view, a cross-sectional view, and a rear view showing, in order, an example of wire bonding of the light-emitting diode element (chip) 10 of the present invention. This is an embodiment of a light-emitting diode lamp in which the chip is mounted on a PLCC 6 (6-pin) package 20. Six pins (terminals: 21a to 21f) cover a part of the front surface, side surface, and back surface of the mount substrate 23.

マウント基板23上には、直方体状の壁面部材24が固定されている。壁面部材24の中央部には、発光ダイオード素子(チップ)10をおさめるための椀状の穴24aが形成されている。穴24aの斜面24bは、白色または金属光沢を持った可視光線反射率の高い面で形成されるとともに、その曲面形が光の反射方向を考慮して決定されて、光を前方に取り出すための反射面(リフレクタ面)とされる。   A rectangular parallelepiped wall member 24 is fixed on the mount substrate 23. At the center of the wall member 24, a bowl-shaped hole 24a for holding the light emitting diode element (chip) 10 is formed. The inclined surface 24b of the hole 24a is formed of a white or metallic glossy surface having a high visible light reflectivity, and its curved surface shape is determined in consideration of the light reflection direction to extract light forward. A reflecting surface (reflector surface) is used.

穴24aの内部に配置された発光ダイオード素子(チップ)10を、透明な封止樹脂(モールド)25がドーム状に被覆している。透明な封止樹脂(モールド)25は穴24aを埋める部分25aだけでなく、その上にレンズ状部25bを備えてもよい。   A light-emitting diode element (chip) 10 disposed inside the hole 24a is covered with a transparent sealing resin (mold) 25 in a dome shape. The transparent sealing resin (mold) 25 may include not only a portion 25a filling the hole 24a but also a lens-like portion 25b thereon.

封止樹脂25の材質は、耐熱性の高いシリコーン樹脂が好ましいが、ポリカーボネート樹脂、エポキシ樹脂等の他の樹脂あるいはガラス等の透明材料であっても良い。できるだけ紫外線光による劣化の少ない材料を選定することが好ましい。
封止樹脂25a、25bは、同じ樹脂を用いても良いし、異なる樹脂を用いても良いが、製造の容易さや接着性の良さなどから、同じ樹脂を用いるほうが好ましい。
The material of the sealing resin 25 is preferably a silicone resin having high heat resistance, but may be other resin such as polycarbonate resin or epoxy resin, or a transparent material such as glass. It is preferable to select a material with as little deterioration by ultraviolet light as possible.
As the sealing resins 25a and 25b, the same resin may be used or different resins may be used. However, it is preferable to use the same resin from the viewpoint of ease of manufacture and good adhesiveness.

マウント基板23および/または壁面部材24は、樹脂製の部材またはセラミクス製部材を含むことが好ましい。樹脂製の部材は安価で、製造コストを低減することができる。また、特に、熱硬化性樹脂を用いることにより、耐熱性に優れたものとすることができる。樹脂としては、たとえば、高耐熱性および高反射率のナイロン樹脂、白色のシリコーン樹脂などを用いる。また、セラミクス製部材は、耐熱性に非常に優れているので、耐熱性に優れたものとすることができる。   The mount substrate 23 and / or the wall surface member 24 preferably includes a resin member or a ceramic member. Resin members are inexpensive and can reduce manufacturing costs. In particular, by using a thermosetting resin, it can be made excellent in heat resistance. As the resin, for example, high heat resistance and high reflectance nylon resin, white silicone resin, or the like is used. Moreover, since the ceramic member is very excellent in heat resistance, it can be made excellent in heat resistance.

6個のpin(端子)のうち、4pin(21a、21c、21d、21f;これらの端子は連結して共通端子(第3の端子)となっている)は銀ペーストを用いて裏面電極(第2の電極)8に接続されている。これにより放熱の機能を兼ねる。第1の電極7の3個のパッドの内、外側の2個7aa、7acはボンディングワイヤー22a、22cを用いて1pin(21e:第2の端子)に接続され、中心の1個7abについてはボンディングワイヤー22bを用いて残りの1pin(21b:第1の端子)に接続されている。パッケージの側面部分と裏面部分の端子(金属部)の面積について、放熱性向上のため、共通端子の側面部分(21ab、21cb、21db、21fb)及び裏面部分(21ac(21cc)、21dc(21fc))の面積は、第1の端子の側面部分(21bb)及び裏面部分(21bc)の面積と第2の端子の側面部分(21eb)及び裏面部分(21ec)の面積との和よりも大きいのが望ましい。   Of the 6 pins (terminals), 4 pins (21a, 21c, 21d, 21f; these terminals are connected to form a common terminal (third terminal)) are back electrode (first terminals) using silver paste. 2 electrodes) 8. This also serves as a heat dissipation function. Out of the three pads of the first electrode 7, the outer two 7aa and 7ac are connected to pin 1 (21e: second terminal) using bonding wires 22a and 22c, and the center one 7ab is bonded. It is connected to the remaining 1 pin (21b: first terminal) using a wire 22b. About the area of the terminal (metal part) of the side surface part and back surface part of a package, in order to improve heat dissipation, the side surface part (21ab, 21cb, 21db, 21fb) and back surface part (21ac (21cc), 21dc (21fc)) of the common terminal ) Is larger than the sum of the area of the side surface portion (21bb) and back surface portion (21bc) of the first terminal and the area of the side surface portion (21eb) and back surface portion (21ec) of the second terminal. desirable.

この状態で、大電流駆動で光出力の調整(可変)の例として、Low(低)、Middle(中)、及び、High (高)の3段階で調整する場合について説明する。それぞれの段階に供給する電流を、Low=100mA、Middle=200mA、High=300mAとする。Lowのときは中心のパッド7abに100mA、またMiddleのときは外側の2個のパッド7aa、7acに200mA、さらにHighのときは中心のパッド7abに100mA、外側の2個のパッド7aa、7acに200mAをかけ合わせて300mAを通電する。このように通電することにより、on/off(オン/オフ)によって光量調整(調光)を行うことができて簡便である。また、各電流値で、電流分布がチップの一方に偏ることがなく、光取り出し効率に対しても有効である。また、パッケージの端子(pin)への負荷も軽減できる。実際に、小型のパッケージの1pin(端子)に300mAを流すことは難しい。   In this state, as an example of light output adjustment (variable) with large current drive, a case where adjustment is performed in three stages of Low (middle) and Middle (high) will be described. The current supplied to each stage is set to Low = 100 mA, Middle = 200 mA, and High = 300 mA. When low, it is 100 mA for the center pad 7ab, when middle it is 200 mA for the two outer pads 7aa and 7ac, and when it is high, it is 100 mA for the center pad 7ab and two outer pads 7aa and 7ac. Energize 300 mA by multiplying 200 mA. By energizing in this way, light amount adjustment (dimming) can be performed by on / off (on / off), which is convenient. Further, at each current value, the current distribution is not biased to one side of the chip, which is effective for light extraction efficiency. Also, the load on the package pin can be reduced. Actually, it is difficult to flow 300 mA to 1 pin (terminal) of a small package.

以上のようにして、第1の端子及び第2の端子に、接続されたワイヤーボンディング用パッドの数に略比例した電流を流すことによって光出力を可変する、本発明の発光ダイオードランプの駆動方法を実施することができる。
このように光出力を変更することができる制御回路を備え、本発明の発光ダイオード素子又は発光ダイオードランプを備えることによって、本発明の一実施形態である照明装置を製造できる。
As described above, the light output diode drive method according to the present invention can vary the light output by passing a current approximately proportional to the number of wire bonding pads connected to the first terminal and the second terminal. Can be implemented.
By including the control circuit capable of changing the light output as described above and including the light-emitting diode element or the light-emitting diode lamp of the present invention, it is possible to manufacture the lighting device according to the embodiment of the present invention.

ワイヤーボンディング用パッドは、細線によって接続されていることが望ましい。しかし、接続しないで用いることもでき、その際には、図5に示すように、第1電極7と発光部6との間に透明導電膜9を備えるのが好ましい。   The wire bonding pads are preferably connected by thin wires. However, they can be used without being connected, and in that case, it is preferable to provide a transparent conductive film 9 between the first electrode 7 and the light emitting portion 6 as shown in FIG.

図6に、3個のワイヤーボンディング用パッドの様々な配置パターンの例を模式的に示す。発光方向に空間分布が必要な場合にはその空間分布に適したパッド配置パターンを適用することができる。通常の均一な発光空間分布が求められる場合は、電流切り替え時の電流分布の対称性を考慮すると、(a)、(b)、(c)、(d)、(h)、(i)、(k)が望ましい。   FIG. 6 schematically shows examples of various arrangement patterns of the three wire bonding pads. When a spatial distribution is required in the light emission direction, a pad arrangement pattern suitable for the spatial distribution can be applied. When a normal uniform light emission spatial distribution is required, considering the symmetry of the current distribution at the time of current switching, (a), (b), (c), (d), (h), (i), (K) is desirable.

発光ダイオード素子の作製工程は電極の形成を含め、通常の発光ダイオード素子の作製工程を採用することができる。   The manufacturing process of the light emitting diode element can employ a normal manufacturing process of the light emitting diode element including the formation of the electrode.

上記のように構成された半導体エピタキシャルウェーハ(発光部)の裏面に第2の電極8として、たとえば金・亜鉛(Au・Zn)合金からなるp形オーミック電極を厚さが1μmとなるように真空蒸着法により形成する。   As the second electrode 8 on the back surface of the semiconductor epitaxial wafer (light emitting portion) configured as described above, a p-type ohmic electrode made of, for example, a gold / zinc (Au / Zn) alloy is vacuumed to a thickness of 1 μm. It is formed by vapor deposition.

また、発光部のおもて面(最上面)に、第1の電極7を形成するために、先ず膜厚を約50nmとするAu93重量%とGe7重量%の合金からなる金・ゲルマニウム合金膜を、おもて面全面に、一般的な真空蒸着法により一旦被着させる。電極の材質としては、オーミック特性が得られるものであればどのような材質のものでも利用できるが、化合物半導体の場合はn側のオーミックコンタクト用としては、AuGe,AuGeNiが、p側のオーミックコンタクト用としてはAuZn,AuBe等のAu系合金が一般的に使用できる。次いで、その金・ゲルマニウム合金膜の表面上に、膜厚を約1μmとする金(Au)膜を被着させる。次に、金・ゲルマニウム合金膜と金膜とからなる2層構造の重層膜がワイヤーボンディング用パッドと細線電極の形になるように、一般的なフォトリソグラフィー手段を利用してパターニングを施し、3個のボンディング用パッドと細線電極からなる第1の電極7を形成する。電極のパターン形成は感光性樹脂を用いたフォトリソグラフィー法がパターン精度が高く最適であるが、メタルマスク法を用いた電極パターン形成法も可能である。細線電極は、ボンディング用電極とは別に、ボンディング用電極を形成した後に、別途形成してもよい。   Further, in order to form the first electrode 7 on the front surface (uppermost surface) of the light emitting portion, first, a gold / germanium alloy film made of an alloy of 93 wt% Au and 7 wt% Ge having a thickness of about 50 nm. Is once deposited on the entire front surface by a general vacuum deposition method. As the material of the electrode, any material can be used as long as an ohmic characteristic can be obtained. However, in the case of a compound semiconductor, AuGe and AuGeNi are used for the n-side ohmic contact, and the p-side ohmic contact is used. In general, Au-based alloys such as AuZn and AuBe can be used. Next, a gold (Au) film having a thickness of about 1 μm is deposited on the surface of the gold / germanium alloy film. Next, patterning is performed using a general photolithography means so that a two-layered multilayer film composed of a gold / germanium alloy film and a gold film becomes a wire bonding pad and a fine wire electrode. A first electrode 7 comprising a bonding pad and a fine wire electrode is formed. For the pattern formation of the electrode, a photolithography method using a photosensitive resin is optimal with high pattern accuracy, but an electrode pattern formation method using a metal mask method is also possible. The thin wire electrode may be formed separately after the bonding electrode is formed separately from the bonding electrode.

上記の電極の形成後、アルゴン(Ar)気流中において500℃で15分間の合金化熱処理を施し、電極とGaAlAs表面とのオーミック接触を形成する。   After the formation of the electrode, an alloying heat treatment is performed at 500 ° C. for 15 minutes in an argon (Ar) stream to form an ohmic contact between the electrode and the surface of the GaAlAs.

さらに、細線電極を設けない場合などは、その上に透明導電膜例えば、酸化インジウム錫(ITO)からなる膜を設けても良い。その時は、透明導電膜をnクラッド層表面と第1の電極とを覆うように、一般のマグネトロンスパッタリング法により、透明導電膜として例えば、酸化インジウム錫(ITO)からなる膜9を被着させる。この透明導電膜9の膜厚は約300nm程度でよい。ITOを付けた場合、透明導電膜の全面に、一般的なフォトレジスト材料を塗布した後、ボンディング用パッド電極の上の領域を、公知のフォトリソグラフィー技術を利用してパターニングする。また、さらに、パターニングされたレジスト材料を残置させたままで、全面に金(Au)膜を真空蒸着法により被着させ、周知のリフト−オフ手段により、ボンディング用電極の上に限定して上記の金膜を残留させることによって金電極をさらに重ねてもよい。
以上の様な方法で電極を形成したエピタキシャルウェーハを、その後、通常のスクライブ法、或いはダイシング法により素子の形状に裁断して個別に細分化し、LEDチップ(発光ダイオード素子)とする。高出力化のため、表面を粗面化処理を施すのが、望ましい。
Furthermore, when a thin wire electrode is not provided, a transparent conductive film such as a film made of indium tin oxide (ITO) may be provided thereon. At that time, for example, a film 9 made of indium tin oxide (ITO) is deposited as a transparent conductive film by a general magnetron sputtering method so as to cover the surface of the n-clad layer and the first electrode. The film thickness of the transparent conductive film 9 may be about 300 nm. When ITO is attached, a general photoresist material is applied to the entire surface of the transparent conductive film, and then the region on the bonding pad electrode is patterned using a known photolithography technique. Further, while leaving the patterned resist material left, a gold (Au) film is deposited on the entire surface by a vacuum deposition method, and is limited to the above on the bonding electrode by a known lift-off means. Gold electrodes may be further stacked by leaving a gold film.
The epitaxial wafer on which the electrodes are formed by the method as described above is then cut into element shapes by a normal scribing method or dicing method, and individually divided into LED chips (light-emitting diode elements). It is desirable to roughen the surface for higher output.

さらに、このLEDチップを、銀ペーストでパッケージの共通端子にダイボンディングした後、第1の電極の3箇所のボンディング用パッドを金線(ボンディングワイヤー)によって第1および第2の端子に接続する。
その後、透明なエポキシ樹脂、シリコーン樹脂などで、封止する。必要により、レンズ形状とすることができる。
Further, this LED chip is die-bonded to the common terminal of the package with silver paste, and then the three bonding pads of the first electrode are connected to the first and second terminals with gold wires (bonding wires).
Thereafter, sealing is performed with a transparent epoxy resin, silicone resin, or the like. If necessary, the lens shape can be obtained.

(第2の実施形態)
図7に(a)〜(c)は順に、チップ10をPLCC4(4pin(ピン))パッケージ30に実装した発光ダイオードランプの一実施形態を示す平面図、断面図、裏面図である。4個のpin(31a〜31d)はマウント基板33のおもて面、側面及び裏面の一部を覆っている。
(Second Embodiment)
7A to 7C are a plan view, a cross-sectional view, and a back view showing an embodiment of a light-emitting diode lamp in which the chip 10 is mounted on a PLCC 4 (4-pin) package 30 in order. The four pins (31a to 31d) cover a part of the front surface, side surface, and back surface of the mount substrate 33.

4個のpin(31a〜31d)のうち、2pin(31a、31c;これらの端子は連結して共通端子(第3の端子)となっている)は銀ペーストを用いて裏面電極(第2の電極)8に接続され、第1の電極7の3個のパッドの内、外側の2個7aa、7acはボンディングワイヤー32a、32cを用いて1pin(31d:第2の端子)に接続され、中心の1個7abについてはボンディングワイヤー32bを用いて残りの1pin(31b:第1の端子)に接続されている。パッケージの側面部分と裏面部分の端子(金属部)の面積について、放熱性向上のため、共通端子の側面部分(31ab、31cb)及び裏面部分(31ac、31cc)の面積は、第1の端子の側面部分(31bb)及び裏面部分(31bc)の面積と第2の端子の側面部分(31db)及び裏面部分(31dc)の面積との和よりも大きいのが望ましい。
光出力の可変は第1の実施形態と同様に行うことができる。
Of the four pins (31a to 31d), 2pins (31a, 31c; these terminals are connected to form a common terminal (third terminal)) are back electrodes (second terminals) using silver paste. The outer two 7aa and 7ac of the three pads of the first electrode 7 are connected to one pin (31d: second terminal) using bonding wires 32a and 32c, and are connected to the center. The one 7ab is connected to the remaining 1 pin (31b: first terminal) using a bonding wire 32b. Regarding the area of the terminal (metal part) on the side surface portion and the back surface portion of the package, the area of the side surface portion (31ab, 31cb) and the back surface portion (31ac, 31cc) of the common terminal is as follows. It is desirable that it is larger than the sum of the area of the side surface portion (31bb) and the back surface portion (31bc) and the area of the side surface portion (31db) and the back surface portion (31dc) of the second terminal.
The optical output can be varied in the same manner as in the first embodiment.

(実施例1)
実施例では、前に図1で示した積層構造の発光素子用エピタキシャルウェーハを図2に示すスライドボート型成長装置を用いて行った。
スライドボート型成長装置の基板収納溝12にp型GaAs基板1をセットし、エピタキシャル成長を行う際の各ルツボ13、14、16、17のそれぞれにはGaメタル、GaAs多結晶、金属Al、及びドーパントを入れた。これらの原料をセットしたスライドボート型成長装置を、石英反応管(図示せず)内にセットし、水素気流中で950℃まで加温し、原料を溶解した後、雰囲気温度を910℃まで降温し、スライダーを右側に押して原料溶液(メルト)に接触させたあと0.5℃/分の速度で降温し、所定温度に達した後、またスライダーを押して順次各原料溶液に接触させたあと高温させる動作を繰り返し、最終的には第4メルトと接触させた後、雰囲気温度を703℃まで降温して図1のnクラッド層を成長させた後、スライダーを押して原料溶液とウェーハを切り離してエピタキシャル成長を終了させた。
Example 1
In the example, the epitaxial wafer for a light emitting device having the laminated structure shown in FIG. 1 was performed using the slide boat type growth apparatus shown in FIG.
The p-type GaAs substrate 1 is set in the substrate storage groove 12 of the slide boat type growth apparatus, and each of the crucibles 13, 14, 16, 17 at the time of epitaxial growth is Ga metal, GaAs polycrystal, metal Al, and dopant. Put. A slide boat type growth apparatus in which these raw materials are set is set in a quartz reaction tube (not shown), heated to 950 ° C. in a hydrogen stream, dissolved in raw materials, and then the ambient temperature is lowered to 910 ° C. After pressing the slider to the right and bringing it into contact with the raw material solution (melt), the temperature is lowered at a rate of 0.5 ° C./min. 1 and finally contact with the 4th melt, and then the ambient temperature is lowered to 703 ° C. to grow the n-clad layer in FIG. 1, and then the slider is pushed to separate the raw material solution from the wafer for epitaxial growth. Was terminated.

得られたエピタキシャル層の構造は、第1のp型層は、Al組成X1=0.3〜0.4、層厚64μm、キャリア濃度3×1017cm−3、p型クラッド層は、Al組成X2=0.4〜0.5、層厚79μm、キャリア濃度5×1017cm−3、p型活性層は、発光波長が760nmの組成で、層厚1μm、キャリア濃度1×1018cm−3、n型クラッド層は、Al組成X4=0.4〜0.5、層厚25μm、キャリア濃度5×1017cm−3、であった。 The structure of the obtained epitaxial layer is as follows: the first p-type layer has an Al composition X1 = 0.3 to 0.4, the layer thickness is 64 μm, the carrier concentration is 3 × 10 17 cm −3 , and the p-type cladding layer is Al Composition X2 = 0.4 to 0.5, layer thickness 79 μm, carrier concentration 5 × 10 17 cm −3 , p-type active layer has a composition with an emission wavelength of 760 nm, layer thickness 1 μm, carrier concentration 1 × 10 18 cm −3 , the n-type cladding layer had an Al composition X4 = 0.4 to 0.5, a layer thickness of 25 μm, and a carrier concentration of 5 × 10 17 cm −3 .

エピタキシャル成長終了後、エピタキシャル基板を取り出し、図1のn型GaAlAsクラッド層表面を耐酸シートで保護して、アンモニア−過酸化水素系エッチャントでp型GaAs基板を選択的に除去した。その後、エピタキシャルウェーハ両面に金電極を形成し、長辺が1000μmの電極マスクを用いて、直径100μmのワイヤーボンディング用パッドが3個配置された表面電極を形成した。裏面電極には格子状の電極マスクを用いて裏面電極を形成した。その後、ダイシングで分離することにより、n型GaAlAs層が表面側となるようにした1000μm角のLEDを作製した。
表面電極のパターンは、図6(a)を用いた。
図4の6端子のパッケージに実装し、発光ダイオードランプを作製した。このパッケージの共通端子の側面部分及び裏面部分の面積は、第1と第2の端子の側面部分及び裏面部分の合計面積の約8倍であった。
After the epitaxial growth was completed, the epitaxial substrate was taken out, the surface of the n-type GaAlAs cladding layer in FIG. 1 was protected with an acid resistant sheet, and the p-type GaAs substrate was selectively removed with an ammonia-hydrogen peroxide-based etchant. Thereafter, gold electrodes were formed on both sides of the epitaxial wafer, and a surface electrode on which three wire bonding pads having a diameter of 100 μm were arranged was formed using an electrode mask having a long side of 1000 μm. A back electrode was formed on the back electrode using a grid electrode mask. Then, by separating by dicing, a 1000 μm square LED in which the n-type GaAlAs layer was on the surface side was produced.
FIG. 6A is used for the surface electrode pattern.
A light-emitting diode lamp was fabricated by mounting in the 6-terminal package of FIG. The area of the side surface portion and the back surface portion of the common terminal of this package was about 8 times the total area of the side surface portion and the back surface portion of the first and second terminals.

ランプ20個を、100mA、200mA、300mAの各電流値での発光出力およびピーク波長を測定した結果を表1に示す。
高電流においても出力と電流の比例関係が保たれおり、素子内の電流の広がり、パッケージの放熱性が良好であることが判った。

Figure 2011086856
Table 1 shows the results of measuring the light emission output and peak wavelength of each of the 20 lamps at current values of 100 mA, 200 mA, and 300 mA.
It was found that the proportional relationship between the output and current was maintained even at high current, and that the current spread in the element and the heat dissipation of the package were good.
Figure 2011086856

(実施例2)
上記実施例と同様の方法により、n型クラッド層の層厚を変更したエピタキシャル成長を実施しLEDを作製した。n型クラッド層の層厚の変更に際しては、ルツボ5の分離温度、降温速度等を調整してAl組成を実施例と同一となるようにした。
得られたエピタキシャル層の構造は、第1のp型層は、Al組成X1=0.3〜0.4、層厚65μm、キャリア濃度4×1017cm−3、p型クラッド層は、Al組成X2=0.4〜0.5、層厚77μm、キャリア濃度4×1017cm−3、p型活性層は、発光波長が760nmの組成で、層厚1μm、キャリア濃度1×1018cm−3、n型クラッド層は、Al組成X4=0.4〜0.5、層厚20μm、キャリア濃度4×1017cm−3 、であった。
(Example 2)
By the same method as in the above example, epitaxial growth was performed by changing the layer thickness of the n-type cladding layer to produce an LED. When changing the layer thickness of the n-type cladding layer, the separation temperature of the crucible 5 and the temperature drop rate were adjusted so that the Al composition was the same as in Example 1 .
The structure of the obtained epitaxial layer is as follows: the first p-type layer has an Al composition X1 = 0.3 to 0.4, the layer thickness is 65 μm, the carrier concentration is 4 × 10 17 cm −3 , and the p-type cladding layer is Al Composition X2 = 0.4 to 0.5, layer thickness 77 μm, carrier concentration 4 × 10 17 cm −3 , p-type active layer has a composition with an emission wavelength of 760 nm, layer thickness 1 μm, carrier concentration 1 × 10 18 cm −3 , the n-type cladding layer had an Al composition X4 = 0.4 to 0.5, a layer thickness of 20 μm, and a carrier concentration of 4 × 10 17 cm −3 .

ランプ20個を、100mA、200mA、300mAの各電流値での発光出力およびピーク波長を測定した結果を表1に示す。
実施例2についても実施例1と同様に、高電流において、出力と電流の比例関係が保たれ、素子内の電流の広がり、パッケージの放熱性が良好であることが判った。
Table 1 shows the results of measuring the light emission output and peak wavelength of each of the 20 lamps at current values of 100 mA, 200 mA, and 300 mA.
Similarly to Example 1, in Example 2, it was found that the proportional relationship between output and current was maintained at a high current, the current in the element spread, and the heat dissipation of the package was good.

実施例2のLEDについて、n型GaAlAsクラッド層の層厚と300mAでの発光出力との関係を調べた。図8にその結果を示す。
図8から明らかなように、nGaAlAsクラッド層の層厚が50μm以下になると発光出力が目標出力である78mWより高くなることが分かった。更に、層厚が薄くなるに従い出力が向上し、20μm近傍がピークとなることが確認された。但し、層厚が5μm以下になると出力が78mWより低下することも確認された。特に、層厚が15〜40μmの範囲では発光出力は85mW以上であった。
従って、n型GaAlAsクラッド層の層厚を5μm以上50μm以下の範囲内、好ましくは15〜40μmの範囲内とすることにより、LEDは高出力となることが判明した。
For the LED of Example 2, the relationship between the layer thickness of the n-type GaAlAs cladding layer and the light emission output at 300 mA was examined. FIG. 8 shows the result.
As is apparent from FIG. 8, it was found that when the thickness of the nGaAlAs cladding layer was 50 μm or less, the light emission output was higher than 78 mW, which is the target output. Furthermore, it was confirmed that the output was improved as the layer thickness was reduced, and the peak was around 20 μm. However, it was also confirmed that the output decreased from 78 mW when the layer thickness was 5 μm or less. In particular, the light emission output was 85 mW or more when the layer thickness was in the range of 15 to 40 μm.
Therefore, it has been found that the LED has a high output when the thickness of the n-type GaAlAs cladding layer is in the range of 5 μm to 50 μm, preferably in the range of 15 to 40 μm.

(比較例1)
上記実施例1と同様の方法により、発光層を形成した。相違点は、表面電極(第1の電極)について直径170μmのものを1個、中心に形成した点である。パッケージは実施例1と同じものを使用し、表面電極は第1の端子21bだけに配線した。
ランプ20個を、100mA、200mA、300mAの各電流値での発光出力およぶピーク波長を測定した結果を表1に示す。
高電流において、出力の低下とピーク波長が長くなった。これは、電流拡散不足により、発光層内の一部に電流が流れ、温度上昇により発光効率の低下、長波長化を招いたことに起因すると考えられる。
(Comparative Example 1)
A light emitting layer was formed by the same method as in Example 1. The difference is that one surface electrode (first electrode) having a diameter of 170 μm is formed at the center. The same package as in Example 1 was used, and the surface electrode was wired only to the first terminal 21b.
Table 1 shows the results of measuring the light emission output and peak wavelength of each of the 20 lamps at current values of 100 mA, 200 mA, and 300 mA.
At high currents, the output decreases and the peak wavelength becomes longer. This is considered to be caused by a current flowing in a part of the light emitting layer due to insufficient current diffusion and a decrease in light emission efficiency and a longer wavelength due to temperature rise.

(比較例2)
上記比較例1の素子を用い、相違点は、6端子とも等価な面積の一般的なPLCC6(6pin)パッケージを用いたことである。
図9に示すように、表面電極(第1の電極)は第1の端子41bに接続され、裏面電極(第2の電極)は第2の端子41eに接続されている。6端子(41a〜41f)とも等価な面積であるため、表面電極(第1の電極)と裏面電極(第2の電極)が接続している第1の端子と第2の端子の面積は等しい。
(Comparative Example 2)
The element of the comparative example 1 was used, and the difference was that a general PLCC 6 (6 pin) package having an equivalent area for all 6 terminals was used.
As shown in FIG. 9, the front surface electrode (first electrode) is connected to the first terminal 41b, and the back surface electrode (second electrode) is connected to the second terminal 41e. Since the six terminals (41a to 41f) have an equivalent area, the areas of the first terminal and the second terminal to which the front electrode (first electrode) and the back electrode (second electrode) are connected are equal. .

ランプ20個を、100mA、200mA、300mAの各電流値での発光出力およびピーク波長を測定した結果を表1に示す。
高電流において、顕著な出力の低下とピーク波長が長くなった。これは、電流拡散不足とパッケージの放熱不足により、温度上昇により発光効率の低下、長波長化を招いたことに起因すると考えられる。
Table 1 shows the results of measuring the light emission output and peak wavelength of each of the 20 lamps at current values of 100 mA, 200 mA, and 300 mA.
At high currents, there was a noticeable decrease in output and a longer peak wavelength. This is considered to be caused by a decrease in luminous efficiency and a longer wavelength due to a temperature rise due to insufficient current diffusion and insufficient heat dissipation of the package.

本発明の発光ダイオード素子は、光量調整が容易であると共に、高電流通電時にも電流が集中せず、放熱性の良いパッケージを利用できるため、出力の直線性に優れているので、高電流で使用するランプ、照明器具等に利用できる。特に、最近注目されている赤外光を利用した植物育成やセキュリティー関連の照明装置に使用される高出力の発光ダイオード素子に利用でき、これらを製造・利用する産業において利用可能性がある。   The light-emitting diode element of the present invention is easy to adjust the amount of light, and does not concentrate current even when a high current is applied, and can use a package with good heat dissipation, so it has excellent output linearity. It can be used for lamps and lighting fixtures to be used. In particular, it can be used for high-power light-emitting diode elements used in plant growth using infrared light, which has recently been attracting attention, and security-related lighting devices, and can be used in industries that manufacture and use these.

1 基板
2 第1のp型層
3 p型クラッド層
4 p型発光層
5 n型クラッド層
5a 発光面
6 発光部
7 第1の電極
7aa、7ab、7ac ワイヤーボンディング用パッド
7b 細線電極
8 第2の電極
9 透明導電膜
10 発光ダイオード素子
20 発光ダイオードランプ
21a、21c、21d、21f 共通端子(第3の端子)
21b 第1の端子
21e 第2の端子
23 マウント基板
24 壁状部材
25 封止樹脂
30 発光ダイオードランプ
31a、31c 共通端子(第3の端子)
31b 第1の端子
31e 第2の端子
33 マウント基板
34 壁状部材
35 封止樹脂
DESCRIPTION OF SYMBOLS 1 Board | substrate 2 1st p-type layer 3 p-type clad layer 4 p-type light emitting layer 5 n-type clad layer 5a Light emission surface 6 Light emission part 7 1st electrode 7aa, 7ab, 7ac Wire bonding pad 7b Fine wire electrode 8 2nd Electrode 9 Transparent conductive film 10 Light-emitting diode element 20 Light-emitting diode lamp 21a, 21c, 21d, 21f Common terminal (third terminal)
21b 1st terminal 21e 2nd terminal 23 Mount substrate 24 Wall-shaped member 25 Sealing resin 30 Light emitting diode lamp 31a, 31c Common terminal (3rd terminal)
31b First terminal 31e Second terminal 33 Mount substrate 34 Wall-shaped member 35 Sealing resin

Claims (11)

発光層を含む発光部を挟むように配置された第1及び第2の電極を備える発光ダイオード素子であって、
前記第1の電極は、前記発光層からの発光量を調整可能とする、3個のワイヤーボンディング用パッドを備えてなり、
発光面の面積が0.64mm以上であることを特徴とする発光ダイオード素子。
A light-emitting diode element including first and second electrodes arranged so as to sandwich a light-emitting portion including a light-emitting layer,
The first electrode includes three wire bonding pads that can adjust the amount of light emitted from the light emitting layer.
A light emitting diode element having an area of a light emitting surface of 0.64 mm 2 or more.
前記パッド間が細線電極で接続されていることを特徴とする請求項1に記載の発光ダイオード素子。   2. The light emitting diode element according to claim 1, wherein the pads are connected by a thin line electrode. 前記第1電極と前記発光部との間に透明導電膜を備えることを特徴とする請求項1又は2のいずれかに記載の発光ダイオード素子。   The light-emitting diode element according to claim 1, further comprising a transparent conductive film between the first electrode and the light-emitting portion. 前記発光部はAlGaAsからなることを特徴とする請求項1から3のいずれか一項に記載の発光ダイオード素子。   The light emitting diode element according to any one of claims 1 to 3, wherein the light emitting portion is made of AlGaAs. 前記発光部は、前記第2の電極側から順に配置された、第1のp型層(Ga1−X1AlX1As、0≦X1≦1)と、p型クラッド層(Ga1−X2AlX2As、0≦X2≦1)と、発光波長が700〜900nmの範囲内であるp型発光層(Ga1−X3AlX3As、0≦X3≦1)と、n型クラッド層(Ga1−X4AlX4As、0≦X4≦1)とを含むことを特徴とする請求項1から4のいずれか一項に記載の発光ダイオード素子。 The light emitting section includes a first p-type layer (Ga 1 -X1 Al X1 As, 0 ≦ X1 ≦ 1) and a p-type cladding layer (Ga 1 -X2 Al) arranged in order from the second electrode side. X2 As, 0 ≦ X2 ≦ 1), a p-type light emitting layer (Ga 1 -X3 Al X3 As, 0 ≦ X3 ≦ 1) having an emission wavelength in the range of 700 to 900 nm, and an n-type cladding layer (Ga 1 -X4 Al X4 as, 0 ≦ X4 ≦ 1) and the light emitting diode device according to claim 1, any one of 4, which comprises a. 前記n型クラッド層の層厚が5〜50μmであることを特徴とする請求項5に記載の発光ダイオード素子。   6. The light emitting diode device according to claim 5, wherein the n-type cladding layer has a thickness of 5 to 50 [mu] m. 請求項1から6のいずれか一項に記載の発光ダイオード素子を備え、前記第1の電極の3個のワイヤーボンディング用パッドのうち、1個のパッドは第1の端子に接続され、他の2個のパッドは第2の端子に接続され、前記第2の電極は第3の端子に接続されていることを特徴とする発光ダイオードランプ。   7. The light-emitting diode element according to claim 1, wherein one of the three wire bonding pads of the first electrode is connected to a first terminal, and the other The two pads are connected to a second terminal, and the second electrode is connected to a third terminal. 前記第3の端子の端子面積は、第1端子の端子面積と第2の端子の端子面積とを合わせた面積よりも大きいことを特徴とする請求項7に記載の発光ダイオードランプ。   8. The light emitting diode lamp according to claim 7, wherein a terminal area of the third terminal is larger than a total area of a terminal area of the first terminal and a terminal area of the second terminal. 請求項7又は8のいずれかに記載の発光ダイオードランプの駆動方法であって、前記第1の端子及び前記第2の端子に、接続されたワイヤーボンディング用パッドの数に略比例した電流を流すことによって光出力を可変することを特徴とする発光ダイオードランプの駆動方法。   9. The method for driving a light-emitting diode lamp according to claim 7, wherein a current substantially proportional to the number of wire bonding pads connected to the first terminal and the second terminal is supplied to the first terminal and the second terminal. A method for driving a light-emitting diode lamp, characterized in that the light output is varied accordingly. 請求項1から6に記載の発光ダイオード素子、並びに、請求項7及び8に記載の発光ダイオードランプのうち、少なくとも一つの発光ダイオード素子及び/又は発光ダイオードランプを備えたことを特徴とする照明装置。   A light emitting diode element according to claim 1 and a light emitting diode lamp according to claims 7 and 8, comprising at least one light emitting diode element and / or a light emitting diode lamp. . 請求項9に記載の発光ダイオードランプの駆動方法によって光出力を変更可能な制御回路を備えたことを特徴とする請求項10に記載の照明装置。   The lighting device according to claim 10, further comprising a control circuit capable of changing a light output by the driving method of the light-emitting diode lamp according to claim 9.
JP2009240290A 2009-10-19 2009-10-19 Light emitting diode element, light emitting diode lamp, and lighting device Expired - Fee Related JP5277136B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009240290A JP5277136B2 (en) 2009-10-19 2009-10-19 Light emitting diode element, light emitting diode lamp, and lighting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009240290A JP5277136B2 (en) 2009-10-19 2009-10-19 Light emitting diode element, light emitting diode lamp, and lighting device

Publications (2)

Publication Number Publication Date
JP2011086856A true JP2011086856A (en) 2011-04-28
JP5277136B2 JP5277136B2 (en) 2013-08-28

Family

ID=44079577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009240290A Expired - Fee Related JP5277136B2 (en) 2009-10-19 2009-10-19 Light emitting diode element, light emitting diode lamp, and lighting device

Country Status (1)

Country Link
JP (1) JP5277136B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079953A (en) * 2013-09-13 2015-04-23 日亜化学工業株式会社 Light-emitting element

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5348671A (en) * 1976-10-15 1978-05-02 Toshiba Corp Electrode structure of semiconductor element
JPH01151274A (en) * 1987-11-16 1989-06-14 Motorola Inc Light emitting diode
JP2001339099A (en) * 2000-05-26 2001-12-07 Showa Denko Kk Epitaxial wafer for ir light emitting diode and light emitting diode using the same
JP2002368285A (en) * 2001-06-11 2002-12-20 Omron Corp Light emitter, light-emitting module and method of manufacturing the same
JP2007288192A (en) * 2006-04-14 2007-11-01 High Power Optoelectronics Inc Semiconductor light-emitting device and its manufacturing method
JP2008028269A (en) * 2006-07-24 2008-02-07 Victor Co Of Japan Ltd Solid state light emitting element, illuminator, and image display unit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5348671A (en) * 1976-10-15 1978-05-02 Toshiba Corp Electrode structure of semiconductor element
JPH01151274A (en) * 1987-11-16 1989-06-14 Motorola Inc Light emitting diode
JP2001339099A (en) * 2000-05-26 2001-12-07 Showa Denko Kk Epitaxial wafer for ir light emitting diode and light emitting diode using the same
JP2002368285A (en) * 2001-06-11 2002-12-20 Omron Corp Light emitter, light-emitting module and method of manufacturing the same
JP2007288192A (en) * 2006-04-14 2007-11-01 High Power Optoelectronics Inc Semiconductor light-emitting device and its manufacturing method
JP2008028269A (en) * 2006-07-24 2008-02-07 Victor Co Of Japan Ltd Solid state light emitting element, illuminator, and image display unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079953A (en) * 2013-09-13 2015-04-23 日亜化学工業株式会社 Light-emitting element
US9153744B2 (en) 2013-09-13 2015-10-06 Nichia Corporation Light emitting element

Also Published As

Publication number Publication date
JP5277136B2 (en) 2013-08-28

Similar Documents

Publication Publication Date Title
US20110298002A1 (en) Light-emitting diode, light-emitting diode lamp, method for manufacturing light-emitting diode
KR101290836B1 (en) Light-emitting diode, method for producing same, and light-emitting diode lamp
JP5961358B2 (en) Light emitting diode and manufacturing method thereof
JP4065655B2 (en) Flip-chip type semiconductor light-emitting device, manufacturing method thereof, light-emitting diode lamp, display device, and electrode for flip-chip type semiconductor light-emitting device
WO2012073993A1 (en) Light-emitting diode, light-emitting diode lamp, and illumination device
KR100996446B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
JP5343018B2 (en) LIGHT EMITTING DIODE, MANUFACTURING METHOD THEREOF, AND LIGHT EMITTING DIODE LAMP
WO2011034080A1 (en) Light emitting diode, light emitting diode lamp and lighting device
JP5427585B2 (en) Flip chip type light emitting diode and method for manufacturing the same
US20130240936A1 (en) Light-emitting diode and light-emitting diode lamp
JP5557649B2 (en) Light emitting diode, light emitting diode lamp, and lighting device
JP5586371B2 (en) Light emitting diode, light emitting diode lamp, and lighting device
JP5586372B2 (en) Light emitting diode, light emitting diode lamp, and lighting device
JP6101303B2 (en) Light emitting diode, light emitting diode lamp, and lighting device
JP2005277218A (en) Light-emitting element and its manufacturing method
JP5277136B2 (en) Light emitting diode element, light emitting diode lamp, and lighting device
JP5557648B2 (en) Light emitting diode, light emitting diode lamp, and lighting device
JP2011165800A (en) Light emitting diode, method of manufacturing the same, and light emitting diode lamp
TWI433356B (en) Light emitting diode and light emitting diode lamp
JP5876897B2 (en) Light emitting diode, light emitting diode lamp, and lighting device
JP2014168101A (en) Light emitting diode, light emitting diode lamp, and lighting device
JP2014158057A (en) Light-emitting diode, light-emitting diode lamp, and illuminating device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130520

R150 Certificate of patent or registration of utility model

Ref document number: 5277136

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees