JP2011082548A - High breakdown voltage semiconductor switching element and switching power supply using the same - Google Patents

High breakdown voltage semiconductor switching element and switching power supply using the same Download PDF

Info

Publication number
JP2011082548A
JP2011082548A JP2010267029A JP2010267029A JP2011082548A JP 2011082548 A JP2011082548 A JP 2011082548A JP 2010267029 A JP2010267029 A JP 2010267029A JP 2010267029 A JP2010267029 A JP 2010267029A JP 2011082548 A JP2011082548 A JP 2011082548A
Authority
JP
Japan
Prior art keywords
region
collector
voltage
switching element
semiconductor switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010267029A
Other languages
Japanese (ja)
Other versions
JP5264869B2 (en
Inventor
Saichiro Kaneko
佐一郎 金子
Tetsuji Yamashita
哲司 山下
Toshihiko Uno
利彦 宇野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2010267029A priority Critical patent/JP5264869B2/en
Publication of JP2011082548A publication Critical patent/JP2011082548A/en
Application granted granted Critical
Publication of JP5264869B2 publication Critical patent/JP5264869B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high breakdown voltage semiconductor switching element capable of reducing loss over the whole range from a light load to a heavy load, and a switching power supply using the same. <P>SOLUTION: An N-type region 202 is formed at a surface part of a semiconductor substrate 201. A P-type base region is formed in the semiconductor substrate 201 contiguously with the N-type region 202. In the base region, an N-type emitter/source region 206 is formed separately from the N-type region 202. A gate electrode 210 is formed so as to cover the base region between the emitter/source region 206 and N-type region 202. In the N-type region 202, an N-type drain region 213 and a P-type collector region 203 are formed separately from the base region. Further, there are provided an electrode electrically connected to the collector region 203 and drain region 213, and an electrode electrically connected to the base region and emitter/source region 206. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、スイッチング電源装置に関するものであり、更にはスイッチング電源装置に使用され且つ主電流を繰り返し開閉する高耐圧半導体スイッチング素子に関するものである。   The present invention relates to a switching power supply device, and more particularly to a high voltage semiconductor switching element that is used in a switching power supply device and repeatedly opens and closes a main current.

近年、地球温暖化防止対策の見地から、家電製品等のスタンバイ電力の削減が注目されており、スタンバイ時における消費電力がより低いスイッチング電源装置が強く要求されている。   In recent years, from the viewpoint of global warming prevention measures, reduction of standby power for home appliances and the like has attracted attention, and a switching power supply device with lower power consumption during standby is strongly demanded.

以下に従来のスイッチング電源装置について説明する。   A conventional switching power supply device will be described below.

図13は従来のスイッチング電源装置の回路構成の一例を示している。図13に示すように、従来のスイッチング電源装置は、一次側整流平滑回路111と、本体回路112と、トランス104と、二次側整流平滑回路121とを有している。   FIG. 13 shows an example of a circuit configuration of a conventional switching power supply device. As shown in FIG. 13, the conventional switching power supply device includes a primary side rectifying / smoothing circuit 111, a main body circuit 112, a transformer 104, and a secondary side rectifying / smoothing circuit 121.

具体的には、一次側整流平滑回路111の入力端子116及び117間に入力された交流電圧は、一次側整流平滑回路111によって整流平滑され、入力直流電圧として本体回路112に供給される。ここで、一次側整流平滑回路111は、ダイオードブリッジ131と入力コンデンサ132とを有しており、ダイオードブリッジ131によって全波整流された電圧が、入力コンデンサ132によって平滑されて本体回路112に供給されている。   Specifically, the AC voltage input between the input terminals 116 and 117 of the primary side rectifying and smoothing circuit 111 is rectified and smoothed by the primary side rectifying and smoothing circuit 111 and supplied to the main circuit 112 as an input DC voltage. Here, the primary side rectifying / smoothing circuit 111 includes a diode bridge 131 and an input capacitor 132, and a voltage that has been full-wave rectified by the diode bridge 131 is smoothed by the input capacitor 132 and supplied to the main circuit 112. ing.

本体回路112内には、半導体スイッチング素子113と電圧制御回路114とが設けられている。この半導体スイッチング素子113と電圧制御回路114とはワンチップに集積化可能である。トランス104内には一次巻線141が設けられており、当該一次巻線141と半導体スイッチング素子113とは直列接続されており、当該直列接続回路に一次側整流平滑回路111からの入力直流電圧が供給されている。   In the main circuit 112, a semiconductor switching element 113 and a voltage control circuit 114 are provided. The semiconductor switching element 113 and the voltage control circuit 114 can be integrated on one chip. A primary winding 141 is provided in the transformer 104, and the primary winding 141 and the semiconductor switching element 113 are connected in series, and the input DC voltage from the primary side rectifying and smoothing circuit 111 is connected to the series connection circuit. Have been supplied.

半導体スイッチング素子113の制御端子は電圧制御回路114に接続されており、電圧制御回路114が出力するゲート信号によって半導体スイッチング素子113の導通と遮断とが制御されるように構成されている。   The control terminal of the semiconductor switching element 113 is connected to the voltage control circuit 114, and the semiconductor switching element 113 is controlled to be turned on and off by a gate signal output from the voltage control circuit 114.

トランス104内には、一次巻線141と磁気結合した二次巻線142と、一次巻線141及び二次巻線142と磁気結合した補助巻線143が設けられている。半導体スイッチング素子113がスイッチング動作し、一次巻線141に断続的に電流が流れると、二次巻線142と補助巻線143とに電圧が誘起される。   In the transformer 104, a secondary winding 142 magnetically coupled to the primary winding 141 and an auxiliary winding 143 magnetically coupled to the primary winding 141 and the secondary winding 142 are provided. When the semiconductor switching element 113 performs a switching operation and a current flows intermittently in the primary winding 141, a voltage is induced in the secondary winding 142 and the auxiliary winding 143.

二次側整流平滑回路121は、二次巻線142に誘起された電圧を整流平滑して直流出力電圧を生成し、出力端子126及び127から出力する。具体的には、二次側整流平滑回路121は、ダイオード122と、チョークコイル123と、第1及び第2の出力コンデンサ124及び125とを有している。チョークコイル123と、第1及び第2の出力コンデンサ124及び125とはπ型接続されており、二次巻線142に誘起された電圧は、ダイオード122によって半波整流されると共にチョークコイル123と第1及び第2の出力コンデンサ124及び125とによって平滑されるようになっている。   The secondary-side rectifying / smoothing circuit 121 rectifies and smoothes the voltage induced in the secondary winding 142 to generate a DC output voltage and outputs it from the output terminals 126 and 127. Specifically, the secondary side rectifying / smoothing circuit 121 includes a diode 122, a choke coil 123, and first and second output capacitors 124 and 125. The choke coil 123 and the first and second output capacitors 124 and 125 are π-type connected, and the voltage induced in the secondary winding 142 is half-wave rectified by the diode 122 and the choke coil 123 Smoothed by the first and second output capacitors 124 and 125.

補助巻線143の両端に生じる電圧は、電圧制御回路114を介して、半導体スイッチング素子113の制御端子に入力されている。すなわち、図13に示すスイッチング電源装置は、リンギングチョークコンバータ(RCC)方式であり、半導体スイッチング素子113は補助巻線143に生じた電圧によって、自励でスイッチング動作するようになっている。   The voltage generated at both ends of the auxiliary winding 143 is input to the control terminal of the semiconductor switching element 113 via the voltage control circuit 114. That is, the switching power supply device shown in FIG. 13 is a ringing choke converter (RCC) system, and the semiconductor switching element 113 performs a self-excited switching operation by the voltage generated in the auxiliary winding 143.

出力端子126及び127間の電圧は、フォトカプラ129を介して電圧制御回路114にフィードバックされている。例えば出力端子126及び127間の電圧が低下した場合には、電圧制御回路114は、半導体スイッチング素子113の導通期間を強制的に長くし、逆に、出力端子126及び127間の電圧が上昇した場合には、電圧制御回路114は、スイッチング素子113の導通期間を強制的に短くする。これにより、出力端子126及び127に現れる電圧が一定値に維持されるようになっている。   The voltage between the output terminals 126 and 127 is fed back to the voltage control circuit 114 via the photocoupler 129. For example, when the voltage between the output terminals 126 and 127 decreases, the voltage control circuit 114 forcibly increases the conduction period of the semiconductor switching element 113, and conversely, the voltage between the output terminals 126 and 127 increases. In this case, the voltage control circuit 114 forcibly shortens the conduction period of the switching element 113. As a result, the voltage appearing at the output terminals 126 and 127 is maintained at a constant value.

電圧制御回路114の内部では、補助巻線143に誘起された電圧を利用して補助的な直流電圧が生成されているので、電圧制御回路114はスイッチング電源装置の始動時を除き、その補助的な直流電圧によって動作するようになっている。   Inside the voltage control circuit 114, an auxiliary DC voltage is generated using the voltage induced in the auxiliary winding 143. Therefore, the voltage control circuit 114 does not support the auxiliary power supply except when the switching power supply is started. It operates with a direct current voltage.

尚、スイッチング電源装置の始動時、つまり入力端子116及び117間に交流電圧を投入した時には、半導体スイッチング素子113がスイッチング動作をしていないために、補助巻線143への電圧の誘起がなく、電圧制御回路114は無電源の状態である。従って、半導体スイッチング素子113にスイッチングを開始させるために、一次側整流平滑回路111から外付けの抵抗151(高耐圧、高電力)を通して、電圧制御回路114を起動させるのに見合う低電圧を供給する。   Note that when the switching power supply device is started, that is, when an AC voltage is applied between the input terminals 116 and 117, the semiconductor switching element 113 does not perform the switching operation, so there is no voltage induction in the auxiliary winding 143. The voltage control circuit 114 is in a no-power state. Therefore, in order to start the switching to the semiconductor switching element 113, a low voltage suitable for starting the voltage control circuit 114 is supplied from the primary side rectifying and smoothing circuit 111 through the external resistor 151 (high withstand voltage, high power). .

上記のようなスイッチング電源では、損失は主として半導体スイッチング素子113で生じる。このスイッチング素子113には、通常MOSFET(Metal Oxide Semiconductor Field-Effect Transistor )が用いられている。一般に、バイポーラトランジスタでは、導通状態から遮断状態に切り替わるときのスイッチング損失が大きいが、MOSFETでは、スイッチング速度が速いためにスイッチング損失は小さい。その反面、MOSFETは、バイポーラトランジスタとは異なり、導通抵抗が大きいために導通損失が無視できない。従って、MOSFETに大電流が流れると、損失が大きくなってしまう。   In the switching power supply as described above, the loss mainly occurs in the semiconductor switching element 113. The switching element 113 is usually a MOSFET (Metal Oxide Semiconductor Field-Effect Transistor). In general, a bipolar transistor has a large switching loss when switching from a conductive state to a cut-off state, but a MOSFET has a small switching loss because of a high switching speed. On the other hand, unlike a bipolar transistor, a MOSFET has a large conduction resistance, so that conduction loss cannot be ignored. Therefore, when a large current flows through the MOSFET, the loss increases.

近年では、スイッチング電源の技術分野においても、ユニポーラ型のMOSFETに対して、ドリフト層に少数キャリアを注入するバイポーラ型のIGBT(Insulated Gate Bipolar Transistor )が注目されている。図13に示す従来のスイッチング電源装置において、IGBTをスイッチング素子113に用いた場合、バイポーラトランジスタと同様に伝導度変調が生じるため、導通抵抗は小さくなるものの、少数キャリアを利用するため、スイッチング速度が遅くなってスイッチング損失が大きくなる。   In recent years, in the technical field of switching power supplies, bipolar IGBTs (Insulated Gate Bipolar Transistors) that inject minority carriers into the drift layer have attracted attention for unipolar MOSFETs. In the conventional switching power supply device shown in FIG. 13, when an IGBT is used for the switching element 113, conductivity modulation occurs as in the case of the bipolar transistor, so that the conduction resistance is reduced, but since minority carriers are used, the switching speed is increased. Slowing increases switching loss.

ところで、上記のようなRCC方式のスイッチング電源では、出力端子126及び127に接続される負荷が重い場合には、スイッチング素子113のスイッチング周波数が低下すると共にスイッチング素子113の導通期間が長くなり、その結果、一次巻線141に大電流が流れることによって出力端子126及び127間の電圧が一定値に維持される。逆に、待機モードのような軽負荷時には、スイッチング素子113のスイッチング周波数が高くなると共に導通期間が短くなり、その結果、一次巻線141に流れる電流が減少することによって出力端子126及び127間の電圧が一定値に維持される。   By the way, in the RCC switching power supply as described above, when the load connected to the output terminals 126 and 127 is heavy, the switching frequency of the switching element 113 is lowered and the conduction period of the switching element 113 is lengthened. As a result, a large current flows through the primary winding 141, whereby the voltage between the output terminals 126 and 127 is maintained at a constant value. Conversely, at the time of a light load such as the standby mode, the switching frequency of the switching element 113 is increased and the conduction period is shortened. As a result, the current flowing through the primary winding 141 is reduced, thereby reducing the current between the output terminals 126 and 127. The voltage is maintained at a constant value.

従って、スイッチング損失及び導通損失の両方を総合的にみた場合、重負荷の場合には、低周波・大電流になるため、MOSFETが不利になり、IGBTが有利になる。逆に、待機モードのような軽負荷時には、高周波・低電流になるため、MOSFETが有利になり、IGBTが不利になる。   Accordingly, when both the switching loss and the conduction loss are viewed comprehensively, in the case of a heavy load, since the low frequency and the large current are obtained, the MOSFET becomes disadvantageous and the IGBT becomes advantageous. On the other hand, when the load is light as in the standby mode, the high frequency and low current result, so that the MOSFET becomes advantageous and the IGBT becomes disadvantageous.

図14は、MOSFET(横型、ドリフト領域はリサーフ構造)及びIGBT(横型)をそれぞれスイッチング電源に使用した場合における負荷と損失との関係を比較した結果を示す図である。図14に示すように、低出力(軽負荷)側ではスイッチング周波数が高くなるためにIGBTの損失が大きくなっており、高出力(重負荷)側ではスイッチング周波数が低くなるためにMOSFETの損失が大きくなっている。   FIG. 14 is a diagram showing the results of comparing the relationship between load and loss when MOSFETs (horizontal type, drift region is a RESURF structure) and IGBTs (horizontal type) are used as switching power supplies, respectively. As shown in FIG. 14, the loss of the IGBT is large because the switching frequency is high on the low output (light load) side, and the loss of the MOSFET is low because the switching frequency is low on the high output (heavy load) side. It is getting bigger.

特開平7−153951号公報JP-A-7-153951 特開2002−345242号公報JP 2002-345242 A

前述のように、スイッチング素子としてMOSFETを用いた場合、重負荷での導通損失が大きくなる一方、スイッチング素子としてIGBTを用いた場合、待機時や軽負荷時でのスイッチング損失が増えるので、軽負荷から重負荷までの全域にわたって損失を低減することは、従来の半導体スイッチング素子では困難であった。   As described above, when a MOSFET is used as a switching element, conduction loss at a heavy load increases. On the other hand, when an IGBT is used as a switching element, the switching loss at standby or light load increases. It has been difficult for conventional semiconductor switching elements to reduce the loss over the entire area from the load to the heavy load.

前記に鑑み、本発明は、軽負荷から重負荷までの全域にわたって損失を低減できる高耐圧半導体スイッチング素子及びそれを用いたスイッチング電源装置を提供することを目的とする。   In view of the above, an object of the present invention is to provide a high voltage semiconductor switching element capable of reducing loss over the entire region from a light load to a heavy load, and a switching power supply device using the same.

前記の目的を達成するために、つまり、軽負荷から重負荷までの全域にわたって損失を低減するために、本願発明者らは、ひとつのスイッチング電源においてMOSFET及びIGBTの二種類を使い分けることを検討してみた。   In order to achieve the above object, that is, in order to reduce loss over the entire range from light load to heavy load, the inventors of the present application have considered using two types of MOSFET and IGBT in one switching power supply. I tried.

ところで、特許文献1には、スイッチング素子1チップ内に縦型IGBTと縦型パワーMOSFETとを共存させる構成が提案されている。しかしながら、この構成では縦型IGBTの駆動能力に対して縦型パワーMOSFETの電流能力が小さすぎ、その結果、軽負荷時にパワーMOSFETを駆動させることは実用的に難しい。さらに、当該構成においては、半導体基板裏面に段差を形成しなければならないので、作製プロセスが困難である。   Incidentally, Patent Document 1 proposes a configuration in which a vertical IGBT and a vertical power MOSFET coexist in one chip of the switching element. However, in this configuration, the current capability of the vertical power MOSFET is too small with respect to the driving capability of the vertical IGBT, and as a result, it is practically difficult to drive the power MOSFET at a light load. Further, in this configuration, since a step must be formed on the back surface of the semiconductor substrate, the manufacturing process is difficult.

また、特許文献2には、スイッチング素子としてショットキー接合型のIGBTを用いる構成が提案されている。しかし、このショットキー接合型IGBTにおいては、軽負荷時の損失はパワーMOSFETよりも大きく、また、重負荷時の損失も従来のIGBTよりも大きいため、特許文献2の構成は必ずしも低損失化を進展させるものとは言えない。   Patent Document 2 proposes a configuration using a Schottky junction type IGBT as a switching element. However, in this Schottky junction type IGBT, the loss at light load is larger than that of the power MOSFET, and the loss at heavy load is also larger than that of the conventional IGBT. It cannot be said that it will make progress.

さらに、特許文献1及び2のいずれのスイッチング素子も縦型構造であるため、例えば、図13に示す従来のスイッチング電源装置の半導体スイッチング素子113として、これらの縦型構造のスイッチング素子を用いた場合には電圧制御回路114と半導体スイッチング素子113とのワンチップ化が困難になるという問題もある。   Furthermore, since both switching elements of Patent Documents 1 and 2 have a vertical structure, for example, when the switching elements having these vertical structures are used as the semiconductor switching element 113 of the conventional switching power supply device shown in FIG. However, there is a problem that it is difficult to make the voltage control circuit 114 and the semiconductor switching element 113 into one chip.

以上の知見に基づき、本願発明者らは、以下に述べるような、ひとつの素子でMOSFET及びIGBTの二種類の使い分けが可能であり且つ制御回路等ともワンチップ化が可能である横型の高耐圧半導体スイッチング素子及びそれを用いたスイッチング電源装置を発明するに至った。   Based on the above knowledge, the inventors of the present application can use two types of MOSFETs and IGBTs as a single element as described below, and can achieve a one-chip control circuit and the like. It came to invent the semiconductor switching element and the switching power supply device using the same.

すなわち、本発明に係る高耐圧半導体スイッチング素子は、第1導電型の半導体基板の表面部に形成された第2導電型のリサーフ領域と、前記半導体基板内に前記リサーフ領域と隣り合うように形成された第1導電型のベース領域と、前記ベース領域内に前記リサーフ領域とは離隔して形成された第2導電型のエミッタ/ソース領域と、前記エミッタ/ソース領域上から前記ベース領域をまたいで少なくとも前記リサーフ領域上まで形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記リサーフ領域内に前記ベース領域とは離隔して形成された第2導電型のドレイン領域と、前記リサーフ領域内に前記ベース領域とは離隔して形成された第1導電型のコレクタ領域と、前記半導体基板上に形成され且つ前記コレクタ領域及び前記ドレイン領域の両方に電気的に接続されたコレクタ/ドレイン電極と、前記半導体基板上に形成され且つ前記ベース領域及び前記エミッタ/ソース領域の両方に電気的に接続されたエミッタ/ソース電極とを備えている。   That is, the high breakdown voltage semiconductor switching element according to the present invention is formed so as to be adjacent to the RESURF region in the semiconductor substrate, and the RESURF region of the second conductivity type formed in the surface portion of the first conductivity type semiconductor substrate. A first conductivity type base region formed; a second conductivity type emitter / source region formed in the base region spaced apart from the RESURF region; and the base region from above the emitter / source region. And at least the gate insulating film formed on the RESURF region, a gate electrode formed on the gate insulating film, and a drain of the second conductivity type formed in the RESURF region so as to be separated from the base region. A collector region of a first conductivity type formed in the RESURF region and spaced apart from the base region; and a collector region formed on the semiconductor substrate and A collector / drain electrode electrically connected to both the region and the drain region, and an emitter / source electrode formed on the semiconductor substrate and electrically connected to both the base region and the emitter / source region And.

本発明の高耐圧半導体スイッチング素子によると、素子に流れるコレクタ電流が比較的小さい時にはMOSFET動作をさせることができると共に、当該コレクタ電流が大きくなるとIGBT動作をさせることができるので、ひとつの素子でMOSFET及びIGBTの二種類を使い分けることができる。従って、待機時や軽負荷時にはMOSFET動作をさせることができると共に重負荷時にはIGBT動作をさせることができ、それによって軽負荷から重負荷までの全域にわたって損失を低減できる高耐圧半導体スイッチング素子を実現することができる。   According to the high voltage semiconductor switching element of the present invention, the MOSFET can be operated when the collector current flowing through the element is relatively small, and the IGBT operation can be performed when the collector current becomes large. And IGBT can be used properly. Therefore, it is possible to operate a MOSFET at the time of standby or light load, and also to perform an IGBT operation at heavy load, thereby realizing a high voltage semiconductor switching element capable of reducing loss over the entire region from light load to heavy load. be able to.

また、本発明の高耐圧半導体スイッチング素子によると、延長ドレイン領域(例えば第1の実施形態のN型リサーフ領域202に相当し、主に耐圧を保持する領域)がリサーフ構造であるため、高不純物濃度のリサーフ層によってMOSFET動作時の抵抗を低くすることができる。このため、従来の横型素子と比較してMOSFET動作においてより大きなコレクタ(ドレイン)電流を流すことができる。   In addition, according to the high breakdown voltage semiconductor switching element of the present invention, the extended drain region (for example, the region corresponding to the N-type RESURF region 202 of the first embodiment and mainly holding the breakdown voltage) has a RESURF structure. The resistance during MOSFET operation can be lowered by the concentration of the RESURF layer. Therefore, a larger collector (drain) current can be passed in the MOSFET operation as compared with the conventional lateral element.

また、本発明の高耐圧半導体スイッチング素子は、コレクタ電極(コレクタ/ドレイン電極)とエミッタ電極(エミッタ/ソース電極)とが基板の同じ主面上に設けられた横型素子であるので、ゲート信号制御回路等ともワンチップ化することが可能である。   The high breakdown voltage semiconductor switching element according to the present invention is a lateral element in which a collector electrode (collector / drain electrode) and an emitter electrode (emitter / source electrode) are provided on the same main surface of the substrate. Both circuits and the like can be made into one chip.

本発明の高耐圧半導体スイッチング素子において、前記コレクタ領域及び前記ドレイン領域はそれぞれ分離した複数の部分から構成され、前記コレクタ領域から前記エミッタ/ソース領域へと向かう方向に対して垂直な方向において、前記コレクタ領域の各部分と前記ドレイン領域の各部分とが交互に接触するように配置されていることが好ましい。   In the high breakdown voltage semiconductor switching element of the present invention, the collector region and the drain region are each composed of a plurality of separated parts, and in the direction perpendicular to the direction from the collector region to the emitter / source region, It is preferable that each part of the collector region and each part of the drain region are arranged so as to alternately contact each other.

このようにすると、例えばコレクタ領域の各部分とドレイン領域の各部分とが、コレクタ領域からエミッタ/ソース領域へと向かう方向に沿って配置されている場合と比べて、MOSFET動作からIGBT動作へ切り換わりにくくなるので、MOSFET動作においてより大きなコレクタ(ドレイン)電流を流すことができる。また、コレクタ領域の各部分の長さを変えることによって、MOSFET動作からIGBT動作へと切り換わるときのコレクタ電圧Vchを変えることが可能である。   In this case, for example, the MOSFET operation is switched to the IGBT operation as compared with the case where each portion of the collector region and each portion of the drain region are arranged along the direction from the collector region to the emitter / source region. Since it becomes difficult to change, a larger collector (drain) current can flow in the MOSFET operation. Further, the collector voltage Vch when switching from the MOSFET operation to the IGBT operation can be changed by changing the length of each part of the collector region.

この場合、前記コレクタ領域から前記エミッタ/ソース領域へと向かう方向に対して垂直な方向における前記コレクタ領域の各部分の長さは48μm以下であると、コレクタ領域の各部分の長さを48μmよりも大きく設定する場合と比べて、フォールタイム(tf)を短くできるため、スイッチング損失を低減できる。また、コレクタ領域の各部分の長さを48μmよりも大きくする場合と比べて、MOSFET動作からIGBT動作へと切り換わるときのコレクタ電圧Vchを大きくすることができるから、軽負荷時により実用的なMOSFET動作をさせることが可能となる。   In this case, if the length of each part of the collector region in the direction perpendicular to the direction from the collector region to the emitter / source region is 48 μm or less, the length of each part of the collector region is less than 48 μm. Since the fall time (tf) can be shortened compared with the case where it sets too large, switching loss can be reduced. Further, the collector voltage Vch at the time of switching from the MOSFET operation to the IGBT operation can be increased as compared with the case where the length of each part of the collector region is larger than 48 μm. MOSFET operation can be performed.

また、この場合、前記コレクタ領域の各部分と前記ドレイン領域の各部分との配列は、前記ドレイン領域の一部である終端部によって終端されており、前記リサーフ領域内には前記ベース領域とは離隔して第2導電型の他のドレイン領域が形成されており、前記半導体基板上には、前記他のドレイン領域に電気的に接続された他のドレイン電極が形成されており、前記他のドレイン領域と前記ドレイン領域の終端部とは前記リサーフ領域を介して電気的に接続されており、前記リサーフ領域のうち前記他のドレイン領域と前記ドレイン領域の終端部との間に位置する領域の少なくとも一部分は他の部分と比べて幅が細くなっており、それによって前記コレクタ/ドレイン電極に所定値以上の電圧が印加された場合には前記ドレイン領域の終端部から前記他のドレイン領域への電流経路が電界効果によりピンチオフされることが好ましい。このようにすると、コレクタ電極(コレクタ/ドレイン電極)に高電圧が印加されても、他のドレイン電極に現れる電圧を、半導体基板からリサーフ領域へと拡がる空乏層によってピンチオフ(低く)することができる。従って、他のドレイン電極の電圧を例えば10V程度にピンチオフすることにより、他のドレイン電極を低電圧回路の素子に接続して当該素子へ電力を供給することが可能となる。   Also, in this case, the arrangement of each part of the collector region and each part of the drain region is terminated by a terminal portion that is a part of the drain region, and the resurf region has the base region Another drain region of the second conductivity type is formed separately, and another drain electrode electrically connected to the other drain region is formed on the semiconductor substrate. The drain region and the end portion of the drain region are electrically connected via the RESURF region, and the region of the RESURF region located between the other drain region and the end portion of the drain region is connected. At least a part of the drain region is narrower than the other part, so that when a voltage higher than a predetermined value is applied to the collector / drain electrode, the drain region ends. The current path to the other drain region is pinched off by the field effect from the preferred. In this way, even when a high voltage is applied to the collector electrode (collector / drain electrode), the voltage appearing on the other drain electrode can be pinched off (lowered) by the depletion layer extending from the semiconductor substrate to the RESURF region. . Therefore, by pinching off the voltage of the other drain electrode to, for example, about 10 V, it becomes possible to connect the other drain electrode to the element of the low voltage circuit and supply power to the element.

本発明の高耐圧半導体スイッチング素子において、前記コレクタ領域と前記リサーフ領域との間に、前記リサーフ領域よりも不純物濃度が高い第2導電型のバッファ層が設けられていることが好ましい。   In the high breakdown voltage semiconductor switching element of the present invention, it is preferable that a second conductivity type buffer layer having an impurity concentration higher than that of the RESURF region is provided between the collector region and the RESURF region.

このようにすると、コレクタ領域からリサーフ領域へのホールへの注入効率が低減されるので、例えばフォールタイム(tf)を短く改善することができる。   In this way, the efficiency of injection of holes from the collector region to the RESURF region is reduced, so that, for example, the fall time (tf) can be improved short.

本発明の高耐圧半導体スイッチング素子において、前記リサーフ領域内に、前記ベース領域と電気的に接続される第1導電型の半導体層が1層又は複数層形成されていることが好ましい。   In the high breakdown voltage semiconductor switching element of the present invention, it is preferable that one or more first-conductivity-type semiconductor layers electrically connected to the base region are formed in the RESURF region.

このようにすると、第1導電型の半導体層を形成しない場合と比べて、リサーフ領域の不純物濃度をより高くできるから、MOSFET動作時の導通抵抗が小さくなる。その結果、MOSFET動作時のコレクタ(ドレイン)電流をより大きくできるから、より実用的な軽負荷時MOSFET動作が可能となる。加えて、IGBT動作におけるターンオフ時には、この第1導電型の半導体層からホールを引き抜けるため、フォールタイム(tf)を短くすることができる。さらに、リサーフ領域の不純物濃度をより高くできるから、リサーフ領域内でホールのライフタイムが短くなり、それによりフォールタイム(tf)をより短くできるという効果が得られる。   In this case, compared to the case where the first conductivity type semiconductor layer is not formed, since the impurity concentration of the RESURF region can be increased, the conduction resistance during MOSFET operation is reduced. As a result, since the collector (drain) current during MOSFET operation can be increased, more practical light load MOSFET operation is possible. In addition, at the time of turn-off in the IGBT operation, holes are pulled out from the first conductivity type semiconductor layer, so that the fall time (tf) can be shortened. Furthermore, since the impurity concentration in the RESURF region can be made higher, the lifetime of the holes in the RESURF region is shortened, whereby the fall time (tf) can be shortened.

本発明に係るスイッチング電源装置は、入力直流電圧が印加される半導体スイッチング素子と、前記半導体スイッチング素子の開閉を制御する電圧制御回路と、前記半導体スイッチング素子の出力端子に電気的に接続された一次巻線と、前記一次巻線に磁気結合された二次巻線と、前記二次巻線に誘起された電圧を整流平滑して負荷に出力直流電圧を供給する整流平滑回路とを備えたスイッチング電源装置であって、前記半導体スイッチング素子として、本発明に係る高耐圧半導体スイッチング素子を用いている。   A switching power supply according to the present invention includes a semiconductor switching element to which an input DC voltage is applied, a voltage control circuit that controls opening and closing of the semiconductor switching element, and a primary electrically connected to an output terminal of the semiconductor switching element. Switching comprising a winding, a secondary winding magnetically coupled to the primary winding, and a rectifying and smoothing circuit for rectifying and smoothing a voltage induced in the secondary winding and supplying an output DC voltage to a load In the power supply device, the high-voltage semiconductor switching element according to the present invention is used as the semiconductor switching element.

本発明のスイッチング電源装置によると、本発明の高耐圧半導体スイッチング素子を用いているため、軽負荷時にはMOSFET動作をさせることによってスイッチング損失を少なくすることができると共に、重負荷時にはIGBT動作をさせることによって導通損失を少なくすることができる。従って、軽負荷から重負荷までの全域にわたって損失を低減できるスイッチング電源を実現することができる。   According to the switching power supply device of the present invention, since the high voltage semiconductor switching element of the present invention is used, the switching loss can be reduced by operating the MOSFET at a light load, and the IGBT operation is performed at a heavy load. Therefore, conduction loss can be reduced. Therefore, it is possible to realize a switching power supply that can reduce loss over the entire region from light load to heavy load.

本発明のスイッチング電源装置に用いられる本発明の高耐圧半導体スイッチング素子おいて、前記コレクタ領域及び前記ドレイン領域はそれぞれ分離した複数の部分から構成され、前記コレクタ領域から前記エミッタ/ソース領域へと向かう方向に対して垂直な方向において、前記コレクタ領域の各部分と前記ドレイン領域の各部分とが交互に接触するように配置されていることが好ましい。ここで、当該高耐圧半導体スイッチング素子おいては、前記コレクタ領域の各部分と前記ドレイン領域の各部分との配列は、前記ドレイン領域の一部である終端部によって終端されており、前記リサーフ領域内には前記ベース領域とは離隔して第2導電型の他のドレイン領域が形成されており、前記半導体基板上には、前記他のドレイン領域に電気的に接続された他のドレイン電極が形成されており、前記他のドレイン領域と前記ドレイン領域の終端部とは前記リサーフ領域を介して電気的に接続されており、前記リサーフ領域のうち前記他のドレイン領域と前記ドレイン領域の終端部との間に位置する領域の少なくとも一部分は他の部分と比べて幅が細くなっており、それによって前記コレクタ/ドレイン電極に所定値以上の電圧が印加された場合には前記ドレイン領域の終端部から前記他のドレイン領域への電流経路が電界効果によりピンチオフされることが好ましく、また、本発明のスイッチング電源装置は、前記電圧制御回路を起動する起動回路をさらに備え、前記高耐圧半導体スイッチング素子の前記他のドレイン電極と前記起動回路とが電気的に接続されていることが好ましい。   In the high breakdown voltage semiconductor switching element of the present invention used in the switching power supply device of the present invention, the collector region and the drain region are each composed of a plurality of separated parts, and are directed from the collector region to the emitter / source region. It is preferable that the portions of the collector region and the portions of the drain region are alternately arranged in a direction perpendicular to the direction. Here, in the high withstand voltage semiconductor switching element, the arrangement of each part of the collector region and each part of the drain region is terminated by a terminal part that is a part of the drain region, and the RESURF region An other drain region of the second conductivity type is formed in the interior of the semiconductor substrate so as to be separated from the base region, and another drain electrode electrically connected to the other drain region is formed on the semiconductor substrate. The other drain region and the end of the drain region are electrically connected via the RESURF region, and the other drain region of the RESURF region and the end of the drain region are formed. At least a part of the region located between the first and second electrodes is narrower than the other parts, so that a voltage higher than a predetermined value is applied to the collector / drain electrodes. In this case, it is preferable that the current path from the terminal end of the drain region to the other drain region is pinched off by the electric field effect, and the switching power supply device according to the present invention includes a starting circuit for starting the voltage control circuit. It is preferable that the other drain electrode of the high breakdown voltage semiconductor switching element and the starting circuit are electrically connected.

このようにすると、電源投入時に必要な起動用の低圧のバイアス電圧を高耐圧半導体スイッチング素子内部で生成できるので、従来必要とされてきた電力供給用の高耐圧且つ高電力の抵抗を用いることなく電源装置を構成することができる。   In this way, since a low-voltage bias voltage for starting necessary for power-on can be generated inside the high-voltage semiconductor switching element, it is possible to use a high-voltage and high-power resistor for power supply, which has been conventionally required. A power supply device can be configured.

本発明のスイッチング電源装置において、前記一次巻線及び前記二次巻線の両方に磁気結合された補助巻線をさらに備え、前記補助巻線に誘起された電圧が前記電圧制御回路を介して前記半導体スイッチング素子のゲート端子に印加されるリンギングチョークコンバータ方式が用いられていることが好ましい。   The switching power supply of the present invention further includes an auxiliary winding magnetically coupled to both the primary winding and the secondary winding, and a voltage induced in the auxiliary winding is transmitted through the voltage control circuit. A ringing choke converter system applied to the gate terminal of the semiconductor switching element is preferably used.

このようにすると、軽負荷時にはスイッチング周波数が上昇すると共に重負荷時には逆にスイッチング周波数が減少するから、軽負荷時にMOSFET動作し且つ重負荷時にIGBT動作する本発明の高耐圧半導体スイッチング素子をより効果的に用いることができる。   In this way, the switching frequency rises at light loads and decreases at heavy loads. Conversely, the high withstand voltage semiconductor switching element of the present invention that operates as a MOSFET at light loads and operates at IGBT at heavy loads is more effective. Can be used.

本発明によると、軽負荷から重負荷までの全域にわたって損失を低減できる高耐圧半導体スイッチング素子及びそれを用いたスイッチング電源装置を実現することができる。   ADVANTAGE OF THE INVENTION According to this invention, the high voltage | pressure-resistant semiconductor switching element which can reduce a loss over the whole region from a light load to a heavy load, and a switching power supply device using the same are realizable.

図1は本発明の第1の実施形態に係る高耐圧半導体スイッチング素子の断面図である。FIG. 1 is a cross-sectional view of a high voltage semiconductor switching element according to the first embodiment of the present invention. 図2は本発明の第1の実施形態に係る高耐圧半導体スイッチング素子の平面図である。FIG. 2 is a plan view of the high breakdown voltage semiconductor switching element according to the first embodiment of the present invention. 図3は本発明の第1の実施形態に係る高耐圧半導体スイッチング素子の断面図である。FIG. 3 is a sectional view of the high voltage semiconductor switching element according to the first embodiment of the present invention. 図4は本発明の第1の実施形態に係る高耐圧半導体スイッチング素子のJFET部を示す平面図である。FIG. 4 is a plan view showing a JFET portion of the high voltage semiconductor switching element according to the first embodiment of the present invention. 図5は本発明の第1の実施形態に係る高耐圧半導体スイッチング素子のJFET部を示す断面図である。FIG. 5 is a sectional view showing a JFET portion of the high voltage semiconductor switching element according to the first embodiment of the present invention. 図6は本発明の第1の実施形態に係る高耐圧半導体スイッチング素子におけるコレクタ電圧とコレクタ電流との相関を示す図である。FIG. 6 is a diagram showing the correlation between the collector voltage and the collector current in the high breakdown voltage semiconductor switching element according to the first embodiment of the present invention. 図7は本発明の第1の実施形態に係る高耐圧半導体スイッチング素子におけるコレクタ領域長Xとフォールタイムtf及びIGBT動作に切り替わるコレクタ電圧Vchとの相関を示す図である。FIG. 7 is a diagram showing a correlation between the collector region length X, the fall time tf, and the collector voltage Vch switched to the IGBT operation in the high breakdown voltage semiconductor switching element according to the first embodiment of the present invention. 図8は本発明の第1の実施形態に係るスイッチング電源装置の回路構成の一例を示す図である。FIG. 8 is a diagram showing an example of a circuit configuration of the switching power supply device according to the first embodiment of the present invention. 図9は本発明の第1の実施形態に係る高耐圧半導体スイッチング素子をスイッチング電源装置に使用した場合における負荷と損失との関係を示す図である。FIG. 9 is a diagram showing the relationship between load and loss when the high voltage semiconductor switching element according to the first embodiment of the present invention is used in a switching power supply device. 図10は本発明の第2の実施形態に係る高耐圧半導体スイッチング素子の断面図である。FIG. 10 is a cross-sectional view of a high voltage semiconductor switching element according to the second embodiment of the present invention. 図11は本発明の第3の実施形態に係る高耐圧半導体スイッチング素子の断面図である。FIG. 11 is a cross-sectional view of a high voltage semiconductor switching element according to the third embodiment of the present invention. 図12は本発明の第4の実施形態に係る高耐圧半導体スイッチング素子の平面図である。FIG. 12 is a plan view of a high voltage semiconductor switching element according to the fourth embodiment of the present invention. 図13は従来のスイッチング電源装置の回路構成の一例を示す図である。FIG. 13 is a diagram illustrating an example of a circuit configuration of a conventional switching power supply device. 図14はMOSFET(横型、ドリフト領域はリサーフ構造)及びIGBT(横型)をそれぞれスイッチング電源に使用した場合における負荷と損失との関係を比較した結果を示す図である。FIG. 14 is a diagram showing the results of comparing the relationship between load and loss when MOSFETs (horizontal type, drift region is a resurf structure) and IGBTs (horizontal type) are used as switching power supplies, respectively.

(第1の実施形態)
以下、本発明の第1の実施形態に係る横型高耐圧半導体スイッチング素子及びそれを用いたスイッチング電源装置について、図面を参照しながら説明する。
(First embodiment)
Hereinafter, a lateral high voltage semiconductor switching element according to a first embodiment of the present invention and a switching power supply device using the same will be described with reference to the drawings.

図1〜図3はそれぞれ、本実施形態の高耐圧半導体スイッチング素子の構成の一例を示す図面であり、図2は平面図であり、図1は図2におけるA−A’線の断面図であり、図3は図2におけるB−B’線の断面図である。尚、図2においては、一部の構成要素の図示を省略している。   1 to 3 are drawings showing an example of the configuration of the high voltage semiconductor switching element of the present embodiment, FIG. 2 is a plan view, and FIG. 1 is a sectional view taken along line AA ′ in FIG. FIG. 3 is a sectional view taken along line BB ′ in FIG. In FIG. 2, illustration of some components is omitted.

図1〜図3に示す本実施形態の高耐圧半導体スイッチング素子においては、例えば濃度1×1014/cm3 程度のP- 型半導体基板201の表面部に、例えば濃度1×1016/cm3 程度で深さ7μm程度のN型リサーフ領域202が形成されている。また、半導体基板201内にリサーフ領域202と隣り合うように例えば濃度1×1017/cm3 程度のp型ベース領域204が形成されている。ベース領域204内にはリサーフ領域202と離隔して例えば濃度1×1019/cm3 程度のP+ 型コンタクト領域205及び例えば濃度1×1020/cm3 程度のN+ 型エミッタ/ソース領域206が互いに隣接するように形成されている。ここで、リサーフ領域202から見てコンタクト領域205の方がエミッタ/ソース領域206よりも遠くに配置されている。エミッタ/ソース領域206上からベース領域204をまたいで少なくともリサーフ領域202の端部上までゲート絶縁膜209が形成されている。ゲート絶縁膜209の上にはゲート電極210が形成されている。 In the high breakdown voltage semiconductor switching element of the present embodiment shown in FIGS. 1 to 3, for example, a concentration of 1 × 10 16 / cm 3 is formed on the surface of the P type semiconductor substrate 201 having a concentration of about 1 × 10 14 / cm 3 , for example. An N-type RESURF region 202 having a depth of about 7 μm is formed. Further, a p-type base region 204 having a concentration of, for example, about 1 × 10 17 / cm 3 is formed in the semiconductor substrate 201 so as to be adjacent to the RESURF region 202. In the base region 204, a P + -type contact region 205 having a concentration of about 1 × 10 19 / cm 3 and an N + -type emitter / source region 206 having a concentration of about 1 × 10 20 / cm 3 are separated from the RESURF region 202, for example. Are formed adjacent to each other. Here, the contact region 205 is disposed farther than the emitter / source region 206 when viewed from the RESURF region 202. A gate insulating film 209 is formed from the emitter / source region 206 over the base region 204 to at least the end portion of the RESURF region 202. A gate electrode 210 is formed on the gate insulating film 209.

また、図1に示すように、リサーフ領域202内にベース領域204とは離隔して例えば濃度1×1019/cm3 程度のp+ 型コレクタ領域203が形成されていると共に、図3に示すように、リサーフ領域202内にベース領域204とは離隔して例えば濃度1×1020/cm3 程度のN+ 型ドレイン領域213が形成されている。ここで、図2に示すように、コレクタ領域203及びドレイン領域213はそれぞれ分離した複数の部分から構成されており、コレクタ領域203からエミッタ/ソース領域206へと向かう方向に対して垂直な方向において、コレクタ領域203の各部分とドレイン領域213の各部分とが交互に接触するように配置されている。 Further, as shown in FIG. 1, a p + -type collector region 203 having a concentration of, for example, about 1 × 10 19 / cm 3 is formed in the RESURF region 202 so as to be separated from the base region 204, as shown in FIG. Thus, an N + type drain region 213 having a concentration of about 1 × 10 20 / cm 3 is formed in the RESURF region 202 so as to be separated from the base region 204. Here, as shown in FIG. 2, the collector region 203 and the drain region 213 are each composed of a plurality of separated parts, and in a direction perpendicular to the direction from the collector region 203 to the emitter / source region 206. The portions of the collector region 203 and the portions of the drain region 213 are arranged so as to alternately contact each other.

また、図1及び図3に示すように、半導体基板201上には、コレクタ領域203及びドレイン領域213の両方に電気的に接続されたコレクタ/ドレイン電極211が形成されていると共に、半導体基板201上には、ベース領域204及びエミッタ/ソース領域206の両方に電気的に接続されたエミッタ/ソース電極212が形成されている。尚、エミッタ/ソース電極212はコンタクト領域205を介してベース領域204と電気的に接続している。また、リサーフ領域202上にはフィールド絶縁膜207を介して層間膜208が形成されており、コレクタ/ドレイン電極211及びエミッタ/ソース電極212はそれぞれ層間膜208上に引き出されている。   As shown in FIGS. 1 and 3, a collector / drain electrode 211 electrically connected to both the collector region 203 and the drain region 213 is formed on the semiconductor substrate 201, and the semiconductor substrate 201 is also formed. Above, an emitter / source electrode 212 is formed which is electrically connected to both the base region 204 and the emitter / source region 206. The emitter / source electrode 212 is electrically connected to the base region 204 through the contact region 205. Further, an interlayer film 208 is formed on the RESURF region 202 via a field insulating film 207, and the collector / drain electrode 211 and the emitter / source electrode 212 are respectively drawn on the interlayer film 208.

本実施形態の高耐圧半導体スイッチング素子においては、コレクタ/ドレイン電極211とエミッタ/ソース電極212との間に正バイアス(以下、コレクタ電圧と称することもある)を印加し、ゲート電極210に正の電圧を印加すると、ドレイン領域213からリサーフ領域202、ベース領域204(チャネル領域となる部分)及びエミッタ/ソース領域206を通ってエミッタ/ソース電極212へと電流(以下、コレクタ電流と称することもある)が流れ始める(MOSFET動作)。コレクタ電圧を大きくすることによりコレクタ電流がある程度大きくなり、コレクタ領域203周囲のリサーフ領域202の電位がコレクタ領域203と比べて例えば0.6V程度下がると、コレクタ領域203からリサーフ領域202にホールが注入されるようになり、MOSFET動作からIGBT動作へと移行する。このとき、コレクタ電流は、コレクタ領域203からリサーフ領域202(又は半導体基板201)、ベース領域204及びコンタクト領域205を通ってエミッタ/ソース電極212へ流れる。図6は、本実施形態の高耐圧半導体スイッチング素子におけるコレクタ電圧とコレクタ電流との相関を示している。   In the high breakdown voltage semiconductor switching element of the present embodiment, a positive bias (hereinafter also referred to as a collector voltage) is applied between the collector / drain electrode 211 and the emitter / source electrode 212, and a positive voltage is applied to the gate electrode 210. When a voltage is applied, a current (hereinafter also referred to as a collector current) may flow from the drain region 213 to the emitter / source electrode 212 through the RESURF region 202, the base region 204 (portion serving as a channel region), and the emitter / source region 206. ) Starts to flow (MOSFET operation). By increasing the collector voltage, the collector current increases to some extent, and when the potential of the RESURF region 202 around the collector region 203 decreases by, for example, about 0.6 V compared to the collector region 203, holes are injected from the collector region 203 into the RESURF region 202. As a result, the MOSFET operation is shifted to the IGBT operation. At this time, the collector current flows from the collector region 203 to the emitter / source electrode 212 through the RESURF region 202 (or the semiconductor substrate 201), the base region 204, and the contact region 205. FIG. 6 shows the correlation between the collector voltage and the collector current in the high voltage semiconductor switching element of this embodiment.

ところで、本実施形態の高耐圧半導体スイッチング素子において、MOSFET動作からIGBT動作へと切り替わるコレクタ電圧をVchとすると、Vchは図2におけるコレクタ領域長X(コレクタ領域203からエミッタ/ソース領域206へと向かう方向に対して垂直な方向におけるコレクタ領域203の各部分の長さ)によって変えることができる。尚、図2において、Yはドレイン領域長(コレクタ領域203からエミッタ/ソース領域206へと向かう方向に対して垂直な方向におけるドレイン領域213の各部分の長さ)を示している。   By the way, in the high breakdown voltage semiconductor switching element of the present embodiment, if the collector voltage for switching from the MOSFET operation to the IGBT operation is Vch, Vch is the collector region length X (from the collector region 203 to the emitter / source region 206 in FIG. 2). The length of each part of the collector region 203 in a direction perpendicular to the direction) can be changed. In FIG. 2, Y represents the drain region length (the length of each part of the drain region 213 in the direction perpendicular to the direction from the collector region 203 to the emitter / source region 206).

図7は、本実施形態の高耐圧半導体スイッチング素子におけるコレクタ領域長Xとターンオフ時のフォールタイム(降下時間tf:ターンオフ後、コレクタ電流がピーク値の90%から10%まで小さくなる(変化する)のに要する時間)及びVchとの相関を示している。図7に示すように、コレクタ領域長Xを短くすると、ホールの注入効率が下がってtfが小さくなる。また、コレクタ領域長Xを短くすると、コレクタ領域203とその周囲のリサーフ領域202との間に電位差が生じにくくなるので、Vchは大きくなる。逆に、コレクタ領域長Xを長くすると、Vchは小さくなる。また、コレクタ領域長Xを短くするほどtfが減少し、スイッチング損失が小さくなる。尚、実用的な軽負荷時MOSFET動作を実現するためには、Vchは2V程度かそれよりも大きくする必要がある。従って、本実施形態の高耐圧半導体スイッチング素子においては、コレクタ領域長Xを48μm以下に設計することが望ましい。   FIG. 7 shows the collector region length X and the turn-off fall time (fall time tf: after turn-off, the collector current is reduced (changed) from 90% to 10% of the peak value in the high breakdown voltage semiconductor switching element of this embodiment. And the correlation with Vch. As shown in FIG. 7, when the collector region length X is shortened, the hole injection efficiency is decreased and tf is decreased. Further, when the collector region length X is shortened, a potential difference is less likely to occur between the collector region 203 and the surrounding RESURF region 202, and Vch increases. Conversely, when the collector region length X is increased, Vch decreases. Further, as the collector region length X is shortened, tf is reduced and the switching loss is reduced. In order to realize a practical light load MOSFET operation, Vch needs to be about 2 V or larger. Therefore, in the high breakdown voltage semiconductor switching element of this embodiment, it is desirable to design the collector region length X to 48 μm or less.

以上に説明した、本実施形態の高耐圧半導体スイッチング素子によると、素子に流れるコレクタ電流が比較的小さい時にはMOSFET動作をさせることができると共に、当該コレクタ電流が大きくなるとIGBT動作をさせることができるので、ひとつの素子でMOSFET及びIGBTの二種類を使い分けることができる。従って、待機時や軽負荷時にはMOSFET動作をさせることができると共に重負荷時にはIGBT動作をさせることができ、それによって軽負荷から重負荷までの全域にわたって損失を低減できる高耐圧半導体スイッチング素子を実現することができる。   According to the high-breakdown-voltage semiconductor switching element of the present embodiment described above, the MOSFET operation can be performed when the collector current flowing through the element is relatively small, and the IGBT operation can be performed when the collector current increases. Two types of MOSFET and IGBT can be used properly with one element. Therefore, it is possible to operate a MOSFET at the time of standby or light load, and also to perform an IGBT operation at heavy load, thereby realizing a high voltage semiconductor switching element capable of reducing loss over the entire region from light load to heavy load. be able to.

また、本実施形態の高耐圧半導体スイッチング素子によると、N型リサーフ領域202を用いているため、高不純物濃度のリサーフ領域202によってMOSFET動作時の導通抵抗を低くすることができる。このため、図6に示すように、従来の横型素子と比較してMOSFET動作においてより大きなコレクタ(ドレイン)電流を流すことができる。   Further, according to the high voltage semiconductor switching element of the present embodiment, since the N-type RESURF region 202 is used, the conduction resistance during MOSFET operation can be lowered by the RESURF region 202 having a high impurity concentration. For this reason, as shown in FIG. 6, a larger collector (drain) current can flow in the MOSFET operation as compared with the conventional lateral element.

また、本実施形態の高耐圧半導体スイッチング素子によると、コレクタ領域203及びドレイン領域213はそれぞれ分離した複数の部分から構成され、コレクタ領域203からエミッタ/ソース領域206へと向かう方向に対して垂直な方向において、コレクタ領域203の各部分とドレイン領域213の各部分とが交互に接触するように配置されている。従って、MOSFET動作からIGBT動作へ切り換わりにくくなるので、MOSFET動作においてより大きなコレクタ(ドレイン)電流を流すことができる。具体的には、例えばコレクタ領域203の各部分とドレイン領域213の各部分とが、本実施形態と異なり、コレクタ領域203からエミッタ/ソース領域206へと向かう方向に沿って配置されている場合には、MOSFET動作時にコレクタ領域203の各部分の下側が電流経路となって、コレクタ領域203周囲のリサーフ領域202に電圧降下が起こりやすくなる。このため、ほとんどMOSFET動作しないうちにコレクタ領域203からリサーフ領域202にホール注入が開始されてしまい、IGBT動作に移行してしまうので、軽負荷から重負荷までの全域にわたって損失を低減することは難しくなる。それに対して、本実施形態においては、コレクタ領域203及びドレイン領域213の前述の構成によってMOSFET動作からIGBT動作へ切り換わりにくくなり、より実用的な軽負荷時MOSFET動作が可能となる。   Further, according to the high breakdown voltage semiconductor switching element of this embodiment, the collector region 203 and the drain region 213 are each composed of a plurality of separated parts, and are perpendicular to the direction from the collector region 203 toward the emitter / source region 206. In the direction, each part of the collector region 203 and each part of the drain region 213 are arranged to contact each other alternately. Accordingly, since it is difficult to switch from the MOSFET operation to the IGBT operation, a larger collector (drain) current can flow in the MOSFET operation. Specifically, for example, when each part of the collector region 203 and each part of the drain region 213 are arranged along the direction from the collector region 203 toward the emitter / source region 206 unlike the present embodiment. In the MOSFET operation, the lower side of each part of the collector region 203 becomes a current path, and a voltage drop is likely to occur in the RESURF region 202 around the collector region 203. For this reason, hole injection is started from the collector region 203 to the RESURF region 202 before almost MOSFET operation, and the operation shifts to IGBT operation. Therefore, it is difficult to reduce loss over the entire region from light load to heavy load. Become. On the other hand, in the present embodiment, the above-described configuration of the collector region 203 and the drain region 213 makes it difficult to switch from the MOSFET operation to the IGBT operation, and a more practical light load MOSFET operation is possible.

また、本実施形態の高耐圧半導体スイッチング素子は、コレクタ/ドレイン電極211とエミッタ/ソース電極212とが半導体基板201の同じ主面上に設けられた横型素子であるので、ゲート信号制御回路等ともワンチップ化することが可能である。   Further, since the high breakdown voltage semiconductor switching element of the present embodiment is a lateral element in which the collector / drain electrode 211 and the emitter / source electrode 212 are provided on the same main surface of the semiconductor substrate 201, both the gate signal control circuit and the like It can be made into one chip.

尚、本実施形態の高耐圧半導体スイッチング素子において、コレクタ領域203及びドレイン領域213はそれぞれ分離した複数の部分から構成され、コレクタ領域203からエミッタ/ソース領域206へと向かう方向に対して垂直な方向において、コレクタ領域203の各部分とドレイン領域213の各部分とが交互に接触するように配置されていた。しかし、コレクタ領域203及びドレイン領域213の両方又は一方が単一領域であってもよい。また、コレクタ領域203及びドレイン領域213の各配置は、前述のようなMOSFET動作からIGBT動作への切り換わりが容易に生じるような配置を除き、特に限定されるものではない。   In the high breakdown voltage semiconductor switching element of the present embodiment, the collector region 203 and the drain region 213 are each composed of a plurality of separated parts, and are perpendicular to the direction from the collector region 203 toward the emitter / source region 206. In FIG. 2, each part of the collector region 203 and each part of the drain region 213 are arranged so as to contact each other alternately. However, both or one of the collector region 203 and the drain region 213 may be a single region. Further, the arrangement of the collector region 203 and the drain region 213 is not particularly limited, except for the arrangement in which the switching from the MOSFET operation to the IGBT operation easily occurs as described above.

図4は、本実施形態の高耐圧半導体スイッチング素子における図2の平面図で示していない領域を示す平面図であり、図5は、図4におけるC−C’線の断面図である。   FIG. 4 is a plan view showing a region not shown in the plan view of FIG. 2 in the high voltage semiconductor switching element of the present embodiment, and FIG. 5 is a cross-sectional view taken along line C-C ′ in FIG. 4.

図4及び図5に示すように、コレクタ領域203の各部分とドレイン領域213の各部分との配列は、ドレイン領域213の一部である例えば濃度1×1020/cm3 程度のN+ 型ドレイン領域(終端ドレイン領域)218によって終端されている。また、リサーフ領域202内にはベース領域204とは離隔して例えば濃度1×1020/cm3 程度のN+ 型第2ドレイン領域219が形成されている。半導体基板201上には第2ドレイン領域219に電気的に接続された第2ドレイン電極220が形成されている。第2ドレイン電極220は層間膜208上に引き出されている。第2ドレイン領域219と終端ドレイン領域218とはリサーフ領域202を介して電気的に接続されている。ここで、リサーフ領域202のうち第2ドレイン領域219と終端ドレイン領域218との間に位置する領域の少なくとも一部分(以下、JFET(Junction Field-Effect Transistor)部と称する)51は他の部分と比べて幅が細くなっており、それによってコレクタ/ドレイン電極211に所定値以上の電圧が印加された場合には終端ドレイン領域218から第2ドレイン領域219への電流経路が電界効果によりピンチオフされる。 As shown in FIGS. 4 and 5, the arrangement of each part of the collector region 203 and each part of the drain region 213 is an N + type having a concentration of about 1 × 10 20 / cm 3, which is a part of the drain region 213. The drain region (termination drain region) 218 is terminated. An N + -type second drain region 219 having a concentration of about 1 × 10 20 / cm 3 is formed in the RESURF region 202 so as to be separated from the base region 204. A second drain electrode 220 electrically connected to the second drain region 219 is formed on the semiconductor substrate 201. The second drain electrode 220 is drawn on the interlayer film 208. The second drain region 219 and the termination drain region 218 are electrically connected via the RESURF region 202. Here, at least a part (hereinafter referred to as a JFET (Junction Field-Effect Transistor) part) 51 of a region located between the second drain region 219 and the termination drain region 218 in the RESURF region 202 is compared with other portions. Accordingly, when a voltage higher than a predetermined value is applied to the collector / drain electrode 211, the current path from the terminal drain region 218 to the second drain region 219 is pinched off by the electric field effect.

本実施形態の高耐圧半導体スイッチング素子においては、図4及び図5に示す構成によって、コレクタ/ドレイン電極211に高電圧が印加されても、第2ドレイン電極220に現れる電圧を、半導体基板201からリサーフ領域202へと拡がる空乏層によってピンチオフ(低く)することができる。従って、第2ドレイン電極220の電圧を例えば10V程度にピンチオフすることにより、第2ドレイン電極220を低電圧回路の素子に接続して当該素子へ電力を供給することが可能となる。   In the high withstand voltage semiconductor switching element of the present embodiment, the voltage shown in the second drain electrode 220 is generated from the semiconductor substrate 201 even when a high voltage is applied to the collector / drain electrode 211 by the configuration shown in FIGS. It can be pinched off (lowered) by a depletion layer that extends into the RESURF region 202. Therefore, by pinching off the voltage of the second drain electrode 220 to about 10 V, for example, the second drain electrode 220 can be connected to the element of the low voltage circuit and power can be supplied to the element.

図8は、図1〜図5に示す本実施形態の高耐圧半導体スイッチング素子を用いたスイッチング電源装置の回路構成の一例を示している。図8に示すように、本実施形態のスイッチング電源は、リンギングチョークコンバータ(RCC)方式のスイッチング電源であり、一次側整流平滑回路11と、本体回路12と、トランス4と、二次側整流平滑回路21とを有している。   FIG. 8 shows an example of a circuit configuration of a switching power supply device using the high voltage semiconductor switching element of the present embodiment shown in FIGS. As shown in FIG. 8, the switching power supply of the present embodiment is a ringing choke converter (RCC) type switching power supply, and includes a primary side rectifying and smoothing circuit 11, a body circuit 12, a transformer 4, and a secondary side rectifying and smoothing. Circuit 21.

具体的には、一次側整流平滑回路11は、ダイオードブリッジ31と入力コンデンサ32とを有しており、一次側整流平滑回路11の入力端子16及び17は商用電源に接続される。入力端子16及び17間に印加された交流電圧は、ダイオードブリッジ31によって全波整流された後、入力コンデンサ32に入力されて平滑され、それにより入力直流電圧(本体回路12に供給される入力直流電圧)が生成される。   Specifically, the primary side rectifying and smoothing circuit 11 includes a diode bridge 31 and an input capacitor 32, and the input terminals 16 and 17 of the primary side rectifying and smoothing circuit 11 are connected to a commercial power source. The AC voltage applied between the input terminals 16 and 17 is full-wave rectified by the diode bridge 31 and then input to the input capacitor 32 to be smoothed, whereby the input DC voltage (the input DC voltage supplied to the main circuit 12). Voltage) is generated.

本体回路12内には、前述の本実施形態の高耐圧半導体スイッチング素子13と電圧制御回路14とが設けられている。ここで、当該本実施形態のスイッチング素子13、電圧制御回路14、後述する起動回路15、高耐圧のJFET部51、及びJFET部51から起動回路15まで延びる第2ドレイン電極220は全てワンチップに集積化されている。トランス4内には一次巻線41が設けられており、当該一次巻線41の一端と本実施形態のスイッチング素子13のコレクタ/ドレイン電極211とが接続されており、一次巻線41の他端と一次側整流平滑回路11の入力コンデンサ32の高電位側の端子とが接続されている。また、スイッチング素子13のエミッタ/ソース電極212は入力コンデンサ32の接地電位側の端子に接続されており、これによって、一次側整流平滑回路11から出力される入力直流電圧は、一次巻線41とスイッチング素子13とからなる直列接続回路に印加される。   In the main body circuit 12, the high voltage semiconductor switching element 13 and the voltage control circuit 14 of the above-described embodiment are provided. Here, the switching element 13, the voltage control circuit 14, the starting circuit 15 described later, the high breakdown voltage JFET portion 51, and the second drain electrode 220 extending from the JFET portion 51 to the starting circuit 15 are all integrated into one chip. It is integrated. A primary winding 41 is provided in the transformer 4. One end of the primary winding 41 is connected to the collector / drain electrode 211 of the switching element 13 of the present embodiment, and the other end of the primary winding 41 is connected. Are connected to the high potential side terminal of the input capacitor 32 of the primary side rectifying and smoothing circuit 11. Further, the emitter / source electrode 212 of the switching element 13 is connected to a terminal on the ground potential side of the input capacitor 32, whereby the input DC voltage output from the primary side rectifying / smoothing circuit 11 is connected to the primary winding 41. The switching element 13 is applied to a series connection circuit.

トランス4内には、一次巻線41と磁気結合した二次巻線42と、一次巻線41及び二次巻線42と磁気結合した補助巻線43が設けられている。すなわち、トランス4は、一次巻線41に断続的に電流が流れた場合、二次巻線42と補助巻線43とに電圧が誘起されるように構成されている。   In the transformer 4, a secondary winding 42 magnetically coupled to the primary winding 41 and an auxiliary winding 43 magnetically coupled to the primary winding 41 and the secondary winding 42 are provided. That is, the transformer 4 is configured such that a voltage is induced in the secondary winding 42 and the auxiliary winding 43 when a current flows intermittently in the primary winding 41.

補助巻線43に誘起された電圧は、電圧制御回路14を介してスイッチング素子13のゲート電極210に入力されている。すなわち、図8に示すスイッチング電源装置は、補助巻線43に誘起される電圧によって自励発振が生じるように構成されている。スイッチング素子13が自励発振によってスイッチング動作すると、一次巻線41に断続的に電流が流れ、二次巻線42と補助巻線43とに電圧が誘起される。   The voltage induced in the auxiliary winding 43 is input to the gate electrode 210 of the switching element 13 through the voltage control circuit 14. That is, the switching power supply device shown in FIG. 8 is configured such that self-excited oscillation is generated by the voltage induced in the auxiliary winding 43. When the switching element 13 performs a switching operation by self-excited oscillation, a current flows intermittently in the primary winding 41, and a voltage is induced in the secondary winding 42 and the auxiliary winding 43.

二次側整流平滑回路21内には、整流ダイオード22と、チョークコイル23と、第1及び第2の出力コンデンサ24及び25とが設けられている。二次巻線42の一端は、整流ダイオード22のアノード端子に接続されており、整流ダイオード22のカソード端子は、第1の出力コンデンサ24の高電位側の端子に接続されている。また、整流ダイオード22のカソード端子はチョークコイル23の一端にも接続されており、チョークコイル23の他端は高電位側の出力端子26に接続されている。二次巻線42の他端は低電位側の出力端子27に接続されており、当該低電位側の出力端子27には、第1の出力コンデンサ24の低電位側の端子及び第2の出力コンデンサ25の低電位側の出力端子も接続されている。二次巻線42に誘起される電圧の極性は、スイッチング素子13が導通状態から遮断状態に転じたときに、整流ダイオード22のアノード端子に正電圧が印加される極性に設定されており、このとき、整流ダイオード22が順バイアスされて電流が流れる。   In the secondary side rectifying and smoothing circuit 21, a rectifying diode 22, a choke coil 23, and first and second output capacitors 24 and 25 are provided. One end of the secondary winding 42 is connected to the anode terminal of the rectifier diode 22, and the cathode terminal of the rectifier diode 22 is connected to the high potential side terminal of the first output capacitor 24. The cathode terminal of the rectifier diode 22 is also connected to one end of the choke coil 23, and the other end of the choke coil 23 is connected to the output terminal 26 on the high potential side. The other end of the secondary winding 42 is connected to the output terminal 27 on the low potential side. The output terminal 27 on the low potential side includes the terminal on the low potential side of the first output capacitor 24 and the second output. An output terminal on the low potential side of the capacitor 25 is also connected. The polarity of the voltage induced in the secondary winding 42 is set to a polarity in which a positive voltage is applied to the anode terminal of the rectifier diode 22 when the switching element 13 changes from the conductive state to the cut-off state. When the rectifier diode 22 is forward biased, a current flows.

整流ダイオード22を流れた電流は第1の出力コンデンサ24を充電すると共に、チョークコイル23を流れて第2の出力コンデンサ25を充電する。出力端子26及び27間に負荷が接続されていた場合には、チョークコイル23を流れた電流は当該負荷にも供給される。この状態では、第1及び第2の出力コンデンサ24及び25とチョークコイル23とによって、二次巻線42に誘起された電圧が平滑化される。   The current flowing through the rectifier diode 22 charges the first output capacitor 24 and flows through the choke coil 23 to charge the second output capacitor 25. When a load is connected between the output terminals 26 and 27, the current flowing through the choke coil 23 is also supplied to the load. In this state, the voltage induced in the secondary winding 42 is smoothed by the first and second output capacitors 24 and 25 and the choke coil 23.

スイッチング素子13が遮断状態から導通状態に転じた時には、二次巻線42には、整流ダイオード22を逆バイアスする電圧が誘起されるため、整流ダイオード22には電流は流れない。この状態では、第1及び第2の出力コンデンサ24及び25に蓄積された静電エネルギーと、チョークコイル23に蓄積された磁気エネルギーとによって、出力端子26及び27間に接続された負荷に電流が供給される。   When the switching element 13 changes from the cut-off state to the conductive state, a voltage that reversely biases the rectifier diode 22 is induced in the secondary winding 42, so that no current flows through the rectifier diode 22. In this state, a current is applied to the load connected between the output terminals 26 and 27 due to the electrostatic energy accumulated in the first and second output capacitors 24 and 25 and the magnetic energy accumulated in the choke coil 23. Supplied.

また、出力端子26及び27間の電圧は、フォトカプラ29を介して電圧制御回路14にフィードバックされている。電圧制御回路14は、フォトカプラ29から入力される電圧の大きさによって、スイッチング素子13の導通期間を制御している。具体的には、電圧制御回路14は、出力端子26及び27間の電圧が低下した場合にはスイッチング素子13の導通期間を長くし、逆に、出力端子26及び27間の電圧が上昇した場合にはスイッチング素子13の導通期間を強制的に短くする。これによって、出力端子26及び27間に現れる電圧が一定値に維持されるようになっている。   The voltage between the output terminals 26 and 27 is fed back to the voltage control circuit 14 via the photocoupler 29. The voltage control circuit 14 controls the conduction period of the switching element 13 according to the magnitude of the voltage input from the photocoupler 29. Specifically, the voltage control circuit 14 increases the conduction period of the switching element 13 when the voltage between the output terminals 26 and 27 decreases, and conversely, when the voltage between the output terminals 26 and 27 increases. Forcibly shorten the conduction period of the switching element 13. As a result, the voltage appearing between the output terminals 26 and 27 is maintained at a constant value.

二次巻線42に電圧が誘起される状態では、補助巻線43にも電圧が誘起されている。電圧制御回路14の内部では、補助巻線43に誘起された電圧を利用して補助的な直流電圧が生成されており、電圧制御回路14は、スイッチング電源装置の始動時を除き、その補助的な直流電圧によって動作するようになっている。   In a state where a voltage is induced in the secondary winding 42, a voltage is also induced in the auxiliary winding 43. Inside the voltage control circuit 14, an auxiliary DC voltage is generated using the voltage induced in the auxiliary winding 43, and the voltage control circuit 14 supports the auxiliary DC voltage except when the switching power supply device is started. It operates with a direct current voltage.

しかし、スイッチング電源装置の始動時には、スイッチング素子13がスイッチング動作をしていないため、補助巻線43への電圧の誘起がなく、電圧制御回路14は無電源の状態である。ここで、入力端子16及び17に交流電源からの電圧が投入されると、一次側整流平滑回路11で発生しトランス4内の一次巻線41を通った直流電流の一部が高耐圧JFET部51、第2ドレイン電極220及び起動回路15を経て電圧制御回路14に達し、電圧制御回路14を起動させる。すると、スイッチング素子13は開閉動作を繰り返すので、トランス4の二次巻線42に電圧が誘起されて電圧制御回路14は定常の動作状態になる。   However, when the switching power supply device is started, since the switching element 13 is not performing a switching operation, no voltage is induced in the auxiliary winding 43 and the voltage control circuit 14 is in a state of no power supply. Here, when a voltage from an AC power supply is input to the input terminals 16 and 17, a part of the DC current generated in the primary side rectifying and smoothing circuit 11 and passing through the primary winding 41 in the transformer 4 is a high withstand voltage JFET portion. 51, the second drain electrode 220 and the starting circuit 15 are reached to reach the voltage control circuit 14, and the voltage control circuit 14 is started. Then, since the switching element 13 repeats opening and closing operations, a voltage is induced in the secondary winding 42 of the transformer 4 and the voltage control circuit 14 enters a steady operation state.

このように、本実施形態の高耐圧半導体スイッチング素子をスイッチング電源装置に用いると、電源投入時に必要な起動用の低電圧を高耐圧JFET部51で生成できるので、従来必要となっていた電力供給用の高耐圧且つ高電力の抵抗(例えば図13の抵抗151)が不要になる。その結果、配線の簡素化、コスト削減及び電源回路の小型化が可能となる。   As described above, when the high voltage semiconductor switching element of this embodiment is used in a switching power supply device, the high voltage JFET unit 51 can generate a starting low voltage required when the power is turned on. Therefore, a high withstand voltage and high power resistor (for example, the resistor 151 in FIG. 13) is not required. As a result, the wiring can be simplified, the cost can be reduced, and the power supply circuit can be downsized.

また、本実施形態のスイッチング電源装置では、出力端子26及び27間に接続される負荷が重い場合には、スイッチング素子13のスイッチング周波数が低下すると共にスイッチング素子13の導通期間が長くなり、それにより一次巻線41に大電流が流れることによって出力端子26及び27間の電圧が一定値に維持される。逆に、待機モードのような軽負荷時には、スイッチング素子13のスイッチング周波数が高くなると共にスイッチング素子13の導通期間が短くなり、それにより一次巻線41に流れる電流が減少することによって出力端子26及び27間の電圧が一定値に維持される。   Further, in the switching power supply device of the present embodiment, when the load connected between the output terminals 26 and 27 is heavy, the switching frequency of the switching element 13 is lowered and the conduction period of the switching element 13 is lengthened. When a large current flows through the primary winding 41, the voltage between the output terminals 26 and 27 is maintained at a constant value. Conversely, at a light load such as the standby mode, the switching frequency of the switching element 13 is increased and the conduction period of the switching element 13 is shortened, whereby the current flowing through the primary winding 41 is reduced, whereby the output terminal 26 and The voltage between 27 is maintained at a constant value.

ここで、本実施形態のスイッチング電源装置では、スイッチング素子13として本実施形態の高耐圧半導体スイッチング素子を用いているので、図9(太線)に示すように、軽負荷時にはMOSFET動作によってスイッチング損失を少なくすることができると共に、重負荷時にはIGBT動作によって導通損失を少なくすることができる。従って、軽負荷から重負荷までの全域にわたって損失を低減できるという効果が得られる。尚、図9においては、比較のため、図14に示すMOSFET及びIGBTのそれぞれの損失を合わせて示している。   Here, in the switching power supply device of this embodiment, since the high voltage semiconductor switching device of this embodiment is used as the switching device 13, as shown in FIG. 9 (thick line), the switching loss is caused by the MOSFET operation at the time of light load. It is possible to reduce the conduction loss, and the conduction loss can be reduced by the IGBT operation at the time of heavy load. Therefore, the effect that the loss can be reduced over the entire region from the light load to the heavy load is obtained. In FIG. 9, for comparison, the losses of the MOSFET and IGBT shown in FIG. 14 are also shown.

また、本実施形態のスイッチング電源装置はRCC方式のスイッチング電源であるため、軽負荷時にはスイッチング周波数が上昇すると共に重負荷時には逆にスイッチング周波数が減少するから、軽負荷時にMOSFET動作し且つ重負荷時にIGBT動作する本実施形態の高耐圧半導体スイッチング素子をより効果的に用いることができる。   In addition, since the switching power supply of the present embodiment is an RCC type switching power supply, the switching frequency increases at light load and decreases at heavy load. On the other hand, the MOSFET operates at light load and operates at heavy load. The high-breakdown-voltage semiconductor switching element of the present embodiment that performs the IGBT operation can be used more effectively.

(第2の実施形態)
以下、本発明の第2の実施形態に係る横型高耐圧半導体スイッチング素子及びそれを用いたスイッチング電源装置について、図面を参照しながら説明する。
(Second Embodiment)
Hereinafter, a lateral high-breakdown-voltage semiconductor switching element according to a second embodiment of the present invention and a switching power supply device using the same will be described with reference to the drawings.

図10は、本実施形態の高耐圧半導体スイッチング素子の構成の一例を示す断面図である。図10に示すように、本実施形態の高耐圧半導体スイッチング素子が、図1に示す第1の実施形態と異なっている点は、第1の実施形態のリサーフ領域202に代えて、例えば濃度1×1016/cm3 程度のp型半導体層216が内部に設けられたN型リサーフ領域217を備えていることである。尚、p型半導体層216は、リサーフ領域217におけるフィールド絶縁膜207の直下(リサーフ領域217の表面部)に形成されていると共に、図示しない箇所でベース領域204(つまりエミッタ/ソース領域206)と電気的に接続されている。 FIG. 10 is a cross-sectional view showing an example of the configuration of the high voltage semiconductor switching element of the present embodiment. As shown in FIG. 10, the high withstand voltage semiconductor switching element of the present embodiment is different from the first embodiment shown in FIG. 1 in that, for example, a concentration of 1 is used instead of the RESURF region 202 of the first embodiment. The p-type semiconductor layer 216 of about × 10 16 / cm 3 has an N-type RESURF region 217 provided therein. Note that the p-type semiconductor layer 216 is formed immediately below the field insulating film 207 in the RESURF region 217 (surface portion of the RESURF region 217), and at a portion not shown, the base region 204 (that is, the emitter / source region 206). Electrically connected.

第2の実施形態によると、第1の実施形態の効果に加えて、次の様な効果が得られる。すなわち、逆バイアス時に、リサーフ領域217内に空乏層がより拡がりやすくなるため、リサーフ領域217を、例えば図1に示す第1の実施形態のリサーフ領域202と比べてより高い不純物濃度で形成することができる。このように、リサーフ領域217の濃度をより高く形成できれば、MOSFET動作時の導通抵抗が小さくなるから、より大きなコレクタ(ドレイン)電流を流すことができる。すなわち、本実施形態の高耐圧半導体スイッチング素子をスイッチング電源に用いた場合には、実用的な軽負荷時MOSFET動作が可能となる。加えて、IGBT動作におけるターンオフ時には、p型半導体層216からホールを引き抜けるため、フォールタイム(tf)を短くすることができる。さらに、リサーフ領域217の不純物濃度が高いと、リサーフ領域217内でホールのライフタイムが短くなり、それによりフォールタイム(tf)をより短くできるという効果が得られる。   According to the second embodiment, the following effects can be obtained in addition to the effects of the first embodiment. That is, when the reverse bias is applied, since the depletion layer is more easily spread in the resurf region 217, the resurf region 217 is formed with a higher impurity concentration than, for example, the resurf region 202 of the first embodiment shown in FIG. Can do. Thus, if the concentration of the RESURF region 217 can be formed higher, the conduction resistance during the MOSFET operation becomes smaller, so that a larger collector (drain) current can flow. That is, when the high voltage semiconductor switching element of the present embodiment is used as a switching power supply, a practical light load MOSFET operation is possible. In addition, since the holes are pulled out from the p-type semiconductor layer 216 at the turn-off in the IGBT operation, the fall time (tf) can be shortened. Furthermore, when the impurity concentration of the RESURF region 217 is high, the lifetime of the holes in the RESURF region 217 is shortened, thereby obtaining an effect that the fall time (tf) can be further shortened.

尚、本実施形態において、リサーフ領域217にp型半導体層216を1層設けたが、これに代えて、複数層のp型半導体層を設けてもよい。   In the present embodiment, one p-type semiconductor layer 216 is provided in the RESURF region 217, but a plurality of p-type semiconductor layers may be provided instead.

(第3の実施形態)
以下、本発明の第3の実施形態に係る横型高耐圧半導体スイッチング素子及びそれを用いたスイッチング電源装置について、図面を参照しながら説明する。
(Third embodiment)
Hereinafter, a lateral high-breakdown-voltage semiconductor switching element according to a third embodiment of the present invention and a switching power supply device using the same will be described with reference to the drawings.

図11は、本実施形態の高耐圧半導体スイッチング素子の構成の一例を示す断面図である。図11に示すように、本実施形態の高耐圧半導体スイッチング素子が、図10に示す第2の実施形態と異なっている点は、第2の実施形態のリサーフ領域217に代えて、例えば濃度1×1016/cm3 程度のp型半導体層221をより深い位置に有するN型リサーフ領域222を備えていることである。具体的には、p型半導体層221は、第2の実施形態のリサーフ領域217におけるp型半導体層216よりも深い位置に形成されていると共に、第2の実施形態と同様に、図示しない箇所でベース領域204(つまりエミッタ/ソース領域206)と電気的に接続されている。 FIG. 11 is a cross-sectional view showing an example of the configuration of the high voltage semiconductor switching element of the present embodiment. As shown in FIG. 11, the high withstand voltage semiconductor switching element of the present embodiment is different from the second embodiment shown in FIG. 10 in that, for example, a concentration of 1 is used instead of the RESURF region 217 of the second embodiment. The N-type RESURF region 222 having the p-type semiconductor layer 221 of about × 10 16 / cm 3 at a deeper position is provided. Specifically, the p-type semiconductor layer 221 is formed at a position deeper than the p-type semiconductor layer 216 in the RESURF region 217 of the second embodiment, and similarly to the second embodiment, the portion not shown in the figure. Are electrically connected to the base region 204 (ie, the emitter / source region 206).

第3の実施形態によると、図10に示す第2の実施形態と比べて、逆バイアス時に、リサーフ領域222内に空乏層がより一層拡がりやすくなるため、リサーフ領域222を、第2の実施形態のリサーフ領域217と比べてより一層高い不純物濃度で形成することができるので、第2の実施形態と同様の効果がより顕著に得られる。   According to the third embodiment, compared to the second embodiment shown in FIG. 10, the desurfing layer 222 is more easily expanded in the resurf region 222 at the time of reverse bias. Since it can be formed with a higher impurity concentration than the RESURF region 217, the same effect as in the second embodiment can be obtained more remarkably.

尚、本実施形態において、リサーフ領域222にp型半導体層221を1層設けたが、これに代えて、複数層のp型半導体層を設けてもよい。   In the present embodiment, one p-type semiconductor layer 221 is provided in the RESURF region 222, but a plurality of p-type semiconductor layers may be provided instead.

(第4の実施形態)
以下、本発明の第4の実施形態に係る横型高耐圧半導体スイッチング素子及びそれを用いたスイッチング電源装置について、図面を参照しながら説明する。
(Fourth embodiment)
Hereinafter, a lateral high-breakdown-voltage semiconductor switching element and a switching power supply device using the same according to a fourth embodiment of the present invention will be described with reference to the drawings.

図12は、本実施形態の高耐圧半導体スイッチング素子の構成の一例を示す平面図である。図12に示すように、本実施形態の高耐圧半導体スイッチング素子が、図1〜図3に示す第1の実施形態と異なっている点は、第1の実施形態のp+ 型コレクタ領域203に代えて、p+ 型コレクタ領域203よりも幅の細い例えば濃度1×1019/cm3 程度のp+ 型コレクタ領域215が形成されていること、及びp+ 型コレクタ領域215とリサーフ領域202との間に、リサーフ領域202よりも不純物濃度が高い例えば濃度1×1017/cm3 程度のN型バッファ層214が設けられていることである。すなわち、本実施形態のコレクタ領域215の周囲にはN型バッファ層214が配置されている。 FIG. 12 is a plan view showing an example of the configuration of the high voltage semiconductor switching element of the present embodiment. As shown in FIG. 12, the high voltage semiconductor switching element of this embodiment is different from the first embodiment shown in FIGS. 1 to 3 in the p + -type collector region 203 of the first embodiment. Instead, a p + type collector region 215 having a width smaller than that of the p + type collector region 203, for example, a concentration of about 1 × 10 19 / cm 3 is formed, and the p + type collector region 215 and the RESURF region 202 In the meantime, an N-type buffer layer 214 having an impurity concentration higher than that of the RESURF region 202, for example, a concentration of about 1 × 10 17 / cm 3 is provided. That is, the N-type buffer layer 214 is disposed around the collector region 215 of this embodiment.

第4の実施形態によると、コレクタ領域215からリサーフ領域202へのホールへの注入効率が低減されるので、例えばフォールタイム(tf)を短く改善することができる。   According to the fourth embodiment, since the efficiency of injection of holes from the collector region 215 to the RESURF region 202 is reduced, for example, the fall time (tf) can be shortened and improved.

尚、本実施形態では、本発明の半導体スイッチング素子におけるコレクタ側の変形例を説明したが、その他、本発明の主旨を逸脱しない範囲で様々な変形を行ってもよいことは言うまでもない。   In this embodiment, the collector side modification of the semiconductor switching element of the present invention has been described. Needless to say, various modifications may be made without departing from the gist of the present invention.

また、第1〜第4の実施形態において、N型リサーフ領域202、217又は222が形成されたP型半導体基板201に本発明の半導体スイッチング素子を設けたが、これに代えて、P型リサーフ領域が形成されたN型半導体基板に本発明の半導体スイッチング素子を設けてもよい。   In the first to fourth embodiments, the semiconductor switching element of the present invention is provided on the P-type semiconductor substrate 201 on which the N-type RESURF region 202, 217 or 222 is formed. Instead, the P-type RESURF is provided. You may provide the semiconductor switching element of this invention in the N type semiconductor substrate in which the area | region was formed.

本発明は、高耐圧半導体スイッチング素子及びそれを用いたスイッチング電源装置に関し、軽負荷から重負荷までの全域にわたって損失を低減できるという特別の効果が得られ、非常に有用である。   The present invention relates to a high withstand voltage semiconductor switching element and a switching power supply device using the same, and is very useful because it has a special effect that loss can be reduced over the entire region from a light load to a heavy load.

4 トランス
11 一次側整流平滑回路
12 本体回路
13 高耐圧半導体スイッチング素子
14 電圧制御回路
15 電圧制御回路14の起動回路
16、17 入力端子
21 二次側整流平滑回路
22 整流ダイオード
23 チョークコイル
24 第1の出力コンデンサ
25 第2の出力コンデンサ
26 高電位側の出力端子
27 低電位側の出力端子
29 フォトカプラ
31 ダイオードブリッジ
32 入力コンデンサ
41 一次巻線
42 二次巻線
43 補助巻線
51 高耐圧JFET部
201 P型半導体基板
202 N型リサーフ領域
203 p型コレクタ領域
204 p型ベース領域
205 P型コンタクト領域
206 N型エミッタ/ソース領域
207 フィールド絶縁膜
208 層間膜
209 ゲート絶縁膜
210 ゲート電極
211 コレクタ/ドレイン電極
212 エミッタ/ソース電極
213 N型ドレイン領域
214 N型バッファ層
215 p型コレクタ領域
216 p型半導体層
217 高濃度N型リサーフ領域
218 N型終端ドレイン領域
219 N型第2ドレイン領域
220 第2ドレイン電極
221 p型半導体層
222 高濃度N型リサーフ領域
4 transformer 11 primary side rectifying and smoothing circuit 12 main circuit 13 high voltage semiconductor switching element 14 voltage control circuit 15 starting circuit 16 and 17 of voltage control circuit 14 input terminal 21 secondary side rectifying and smoothing circuit 22 rectifier diode 23 choke coil 24 first Output capacitor 25 second output capacitor 26 high potential side output terminal 27 low potential side output terminal 29 photocoupler 31 diode bridge 32 input capacitor 41 primary winding 42 secondary winding 43 auxiliary winding 51 high withstand voltage JFET section 201 P type semiconductor substrate 202 N type RESURF region 203 p + type collector region 204 p type base region 205 P + type contact region 206 N + type emitter / source region 207 field insulating film 208 interlayer film 209 gate insulating film 210 gate electrode 211 Collector / drain electrode 212 Emitter / source electrode 213 N + type drain region 214 N type buffer layer 215 p + type collector region 216 p type semiconductor layer 217 High concentration N type resurf region 218 N + type termination drain region 219 N + type first 2 drain region 220 second drain electrode 221 p-type semiconductor layer 222 high concentration N-type RESURF region

Claims (12)

半導体基板の表面部に形成されたN型領域と、
前記半導体基板内に前記N型領域と隣り合うように形成されたP型のベース領域と、
前記ベース領域内に前記N型領域とは離隔して形成されたN型のエミッタ/ソース領域と、
前記エミッタ/ソース領域と前記N型領域との間の部分の前記ベース領域を覆うように形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記N型領域内に前記ベース領域とは離隔して形成されたN型のドレイン領域と、
前記N型領域内に前記ベース領域とは離隔して形成されたP型のコレクタ領域と、
前記半導体基板上に形成され且つ前記コレクタ領域及び前記ドレイン領域の両方に電気的に接続されたコレクタ/ドレイン電極と、
前記半導体基板上に形成され且つ前記ベース領域及び前記エミッタ/ソース領域の両方に電気的に接続されたエミッタ/ソース電極とを備え、
前記ゲート電極及び前記コレクタ/ドレイン電極に、前記エミッタ/ソース電極を基準として正の電圧を印加した時に、前記コレクタ/ドレイン電極に印加するコレクタ電圧の大きさに応じて、前記コレクタ/ドレイン電極に流れるコレクタ電流の大きさが変化し、
前記コレクタ電圧の大きさが所定の電圧Vchよりも大きい場合における前記コレクタ電圧の変化量に対する前記コレクタ電流の変化量の第1の比率と、前記コレクタ電圧の大きさが前記所定の電圧Vchよりも小さい場合における前記コレクタ電圧の変化量に対する前記コレクタ電流の変化量の第2の比率とが異なっており、
前記第1の比率は前記第2の比率よりも大きいことを特徴とする高耐圧半導体スイッチング素子。
An N-type region formed on the surface of the semiconductor substrate;
A P-type base region formed adjacent to the N-type region in the semiconductor substrate;
An N-type emitter / source region formed in the base region apart from the N-type region;
A gate insulating film formed to cover the base region in a portion between the emitter / source region and the N-type region;
A gate electrode formed on the gate insulating film;
An N-type drain region formed in the N-type region apart from the base region;
A P-type collector region formed in the N-type region apart from the base region;
A collector / drain electrode formed on the semiconductor substrate and electrically connected to both the collector region and the drain region;
An emitter / source electrode formed on the semiconductor substrate and electrically connected to both the base region and the emitter / source region;
When a positive voltage is applied to the gate electrode and the collector / drain electrode with respect to the emitter / source electrode, the collector / drain electrode is applied to the collector / drain electrode according to the magnitude of the collector voltage applied to the collector / drain electrode. The magnitude of the flowing collector current changes,
The first ratio of the change amount of the collector current to the change amount of the collector voltage when the magnitude of the collector voltage is larger than the predetermined voltage Vch, and the magnitude of the collector voltage is higher than the predetermined voltage Vch. The second ratio of the change amount of the collector current to the change amount of the collector voltage in the case of being small is different,
The high withstand voltage semiconductor switching element, wherein the first ratio is larger than the second ratio.
請求項1に記載の高耐圧半導体スイッチング素子において、
前記コレクタ電圧の大きさが前記所定の電圧Vchよりも小さい場合には、前記コレクタ/ドレイン電極から前記ドレイン領域、前記N型領域、前記ベース領域及び前記エミッタ/ソース領域を通って前記エミッタ/ソース電極へと電流が流れ、当該電流により、前記コレクタ領域周囲の前記N型領域の電位が、前記コレクタ領域と比べて、少なくとも、前記コレクタ領域から前記N型領域へホールが注入されるように下がり、
前記N型領域へ前記ホールが注入され始めるときの前記コレクタ電圧の大きさは前記所定の電圧Vchと等しいことを特徴とする高耐圧半導体スイッチング素子。
The high voltage semiconductor switching element according to claim 1,
When the magnitude of the collector voltage is smaller than the predetermined voltage Vch, the emitter / source passes from the collector / drain electrode through the drain region, the N-type region, the base region, and the emitter / source region. A current flows to the electrode, and the current lowers the potential of the N-type region around the collector region so that holes are injected from the collector region to the N-type region at least compared to the collector region. ,
The high withstand voltage semiconductor switching element, wherein the collector voltage when the holes start to be injected into the N-type region is equal to the predetermined voltage Vch.
請求項1又は2に記載の高耐圧半導体スイッチング素子において、
前記コレクタ領域及び前記ドレイン領域はそれぞれ分離した複数の部分から構成され、
前記コレクタ領域から前記エミッタ/ソース領域へと向かう方向に対して垂直な方向において、前記コレクタ領域の各部分と前記ドレイン領域の各部分とが交互に接触するように配置されていることを特徴とする高耐圧半導体スイッチング素子。
The high voltage semiconductor switching element according to claim 1 or 2,
The collector region and the drain region are each composed of a plurality of separated parts,
In the direction perpendicular to the direction from the collector region to the emitter / source region, each part of the collector region and each part of the drain region are arranged so as to alternately contact each other. High voltage semiconductor switching element.
請求項3に記載の高耐圧半導体スイッチング素子において、
前記コレクタ領域から前記エミッタ/ソース領域へと向かう方向における前記コレクタ領域の各部分の長さと前記ドレイン領域の各部分の長さとが等しいことを特徴とする高耐圧半導体スイッチング素子。
In the high voltage semiconductor switching device according to claim 3,
The high breakdown voltage semiconductor switching element, wherein the length of each part of the collector region and the length of each part of the drain region in the direction from the collector region to the emitter / source region are equal.
請求項3又は4に記載の高耐圧半導体スイッチング素子において、
前記コレクタ領域から前記エミッタ/ソース領域へと向かう方向に対して垂直な方向における前記コレクタ領域の各部分の長さは48μm以下であることを特徴とする高耐圧半導体スイッチング素子。
In the high voltage semiconductor switching device according to claim 3 or 4,
A high withstand voltage semiconductor switching element, wherein a length of each portion of the collector region in a direction perpendicular to a direction from the collector region to the emitter / source region is 48 μm or less.
請求項3〜5のいずれか1項に記載の高耐圧半導体スイッチング素子において、
前記コレクタ領域の各部分と前記ドレイン領域の各部分との配列は、前記ドレイン領域の一部である終端部によって終端されており、
前記N型領域内には前記ベース領域とは離隔してN型の他のドレイン領域が形成されており、
前記半導体基板上には、前記他のドレイン領域に電気的に接続された他のドレイン電極が形成されており、
前記他のドレイン領域と前記ドレイン領域の終端部とは前記N型領域を介して電気的に接続されており、
前記N型領域のうち前記他のドレイン領域と前記ドレイン領域の終端部との間に位置する領域の少なくとも一部分は他の部分と比べて幅が細くなっており、それによって前記コレクタ/ドレイン電極に所定値以上の電圧が印加された場合には前記ドレイン領域の終端部から前記他のドレイン領域への電流経路が電界効果によりピンチオフされることを特徴とする高耐圧半導体スイッチング素子。
In the high voltage semiconductor switching element according to any one of claims 3 to 5,
The arrangement of each part of the collector region and each part of the drain region is terminated by a terminal part that is a part of the drain region,
In the N-type region, another N-type drain region is formed apart from the base region,
On the semiconductor substrate, another drain electrode electrically connected to the other drain region is formed,
The other drain region and the terminal end of the drain region are electrically connected via the N-type region,
Of the N-type region, at least a part of the region located between the other drain region and the terminal end of the drain region is narrower than the other part, whereby the collector / drain electrode is formed. A high withstand voltage semiconductor switching element, wherein when a voltage of a predetermined value or more is applied, a current path from the terminal end of the drain region to the other drain region is pinched off by an electric field effect.
請求項1〜6のいずれか1項に記載の高耐圧半導体スイッチング素子において、
前記コレクタ領域と前記N型領域との間に、前記N型領域よりも不純物濃度が高いN型のバッファ層が設けられていることを特徴とする高耐圧半導体スイッチング素子。
The high breakdown voltage semiconductor switching element according to any one of claims 1 to 6,
An N-type buffer layer having an impurity concentration higher than that of the N-type region is provided between the collector region and the N-type region.
請求項1〜7のいずれか1項に記載の高耐圧半導体スイッチング素子において、
前記N型領域はリサーフ領域であることを特徴とする高耐圧半導体スイッチング素子。
In the high voltage semiconductor switching element according to any one of claims 1 to 7,
The high breakdown voltage semiconductor switching element, wherein the N-type region is a RESURF region.
請求項1〜8のいずれか1項に記載の高耐圧半導体スイッチング素子において、
前記N型領域内に、前記ベース領域と電気的に接続されるP型の半導体層が1層又は複数層形成されていることを特徴とする高耐圧半導体スイッチング素子。
In the high voltage semiconductor switching element according to any one of claims 1 to 8,
One or more P-type semiconductor layers electrically connected to the base region are formed in the N-type region.
入力直流電圧が印加される半導体スイッチング素子と、前記半導体スイッチング素子の開閉を制御する電圧制御回路と、前記半導体スイッチング素子の出力端子に電気的に接続された一次巻線と、前記一次巻線に磁気結合された二次巻線と、前記二次巻線に誘起された電圧を整流平滑して負荷に出力直流電圧を供給する整流平滑回路とを備えたスイッチング電源装置であって、
前記半導体スイッチング素子として、請求項1〜9のいずれか1項に記載の高耐圧半導体スイッチング素子を用いていることを特徴とするスイッチング電源装置。
A semiconductor switching element to which an input DC voltage is applied, a voltage control circuit for controlling opening and closing of the semiconductor switching element, a primary winding electrically connected to an output terminal of the semiconductor switching element, and the primary winding A switching power supply comprising: a magnetically coupled secondary winding; and a rectifying / smoothing circuit that rectifies and smoothes a voltage induced in the secondary winding and supplies an output DC voltage to a load,
A switching power supply device using the high voltage semiconductor switching element according to claim 1 as the semiconductor switching element.
請求項10に記載のスイッチング電源装置において、
前記半導体スイッチング素子として、請求項6に記載の高耐圧半導体スイッチング素子を用いており、
前記電圧制御回路を起動する起動回路をさらに備え、
前記高耐圧半導体スイッチング素子の前記他のドレイン電極と前記起動回路とが電気的に接続されていることを特徴とするスイッチング電源装置。
In the switching power supply device according to claim 10,
The high-voltage semiconductor switching element according to claim 6 is used as the semiconductor switching element.
A start circuit for starting the voltage control circuit;
The switching power supply device, wherein the other drain electrode of the high-breakdown-voltage semiconductor switching element and the starter circuit are electrically connected.
請求項10又は11に記載のスイッチング電源装置において、
前記一次巻線及び前記二次巻線の両方に磁気結合された補助巻線をさらに備え、
前記補助巻線に誘起された電圧が前記電圧制御回路を介して前記半導体スイッチング素子のゲート端子に印加されるリンギングチョークコンバータ方式が用いられていることを特徴とするスイッチング電源装置。
The switching power supply device according to claim 10 or 11,
An auxiliary winding magnetically coupled to both the primary winding and the secondary winding;
A switching power supply apparatus using a ringing choke converter system in which a voltage induced in the auxiliary winding is applied to a gate terminal of the semiconductor switching element through the voltage control circuit.
JP2010267029A 2010-11-30 2010-11-30 High voltage semiconductor switching element and switching power supply device using the same Active JP5264869B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010267029A JP5264869B2 (en) 2010-11-30 2010-11-30 High voltage semiconductor switching element and switching power supply device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010267029A JP5264869B2 (en) 2010-11-30 2010-11-30 High voltage semiconductor switching element and switching power supply device using the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005305335A Division JP4695961B2 (en) 2005-10-20 2005-10-20 High voltage semiconductor switching element and switching power supply device using the same

Publications (2)

Publication Number Publication Date
JP2011082548A true JP2011082548A (en) 2011-04-21
JP5264869B2 JP5264869B2 (en) 2013-08-14

Family

ID=44076214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010267029A Active JP5264869B2 (en) 2010-11-30 2010-11-30 High voltage semiconductor switching element and switching power supply device using the same

Country Status (1)

Country Link
JP (1) JP5264869B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019198361A1 (en) * 2018-04-11 2019-10-17 株式会社日立製作所 Power conversion device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188438A (en) * 1992-10-21 1994-07-08 Mitsubishi Electric Corp Dielectric isolation semiconductor device and manufacture thereof
JP2001015741A (en) * 1999-06-30 2001-01-19 Toshiba Corp Field effect transistor
JP2002345242A (en) * 2001-05-14 2002-11-29 Shindengen Electric Mfg Co Ltd World wide power supply
JP2005093809A (en) * 2003-09-18 2005-04-07 Toyota Central Res & Dev Lab Inc Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188438A (en) * 1992-10-21 1994-07-08 Mitsubishi Electric Corp Dielectric isolation semiconductor device and manufacture thereof
JP2001015741A (en) * 1999-06-30 2001-01-19 Toshiba Corp Field effect transistor
JP2002345242A (en) * 2001-05-14 2002-11-29 Shindengen Electric Mfg Co Ltd World wide power supply
JP2005093809A (en) * 2003-09-18 2005-04-07 Toyota Central Res & Dev Lab Inc Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019198361A1 (en) * 2018-04-11 2019-10-17 株式会社日立製作所 Power conversion device
JP2019187102A (en) * 2018-04-11 2019-10-24 株式会社日立製作所 Power conversion device
CN111903047A (en) * 2018-04-11 2020-11-06 株式会社日立制作所 Power conversion device
JP7022643B2 (en) 2018-04-11 2022-02-18 株式会社日立製作所 Power converter
CN111903047B (en) * 2018-04-11 2024-04-19 株式会社日立制作所 Power conversion device

Also Published As

Publication number Publication date
JP5264869B2 (en) 2013-08-14

Similar Documents

Publication Publication Date Title
JP4695961B2 (en) High voltage semiconductor switching element and switching power supply device using the same
JP4762274B2 (en) Semiconductor device
US8299737B2 (en) Motor driving circuit
CN103477543B (en) There is the electronic building brick of passive filter
US7759696B2 (en) High-breakdown voltage semiconductor switching device and switched mode power supply apparatus using the same
RU2012140675A (en) DC CONVERTER TO DC CONSTANT FOR HIGH VOLTAGE CONVERTER OF INPUT VOLTAGE TO OUTPUT
WO2015158275A1 (en) Switching power supply and controller thereof
JP6048929B2 (en) Gate drive circuit, inverter circuit, power conversion device, and electrical equipment
US20090322293A1 (en) Switching converter including a rectifier element with nonlinear capacitance
TW201414164A (en) Devices and components for power conversion circuits
JP2008124421A (en) Semiconductor device and method for fabricating it
JP2013093444A (en) High-speed switching operation circuit
JP5264869B2 (en) High voltage semiconductor switching element and switching power supply device using the same
JP5259671B2 (en) Semiconductor device
KR20140105056A (en) Semiconductor device and manufacturing method for the same
US9195251B2 (en) Controlled power factor correction circuit
CN110741546B (en) Rectifier circuit and power supply device
JP2019092388A (en) Switching power supply circuit and switching element
JP7161582B2 (en) switching element
JP2007318062A (en) High withstand voltage semiconductor switching device
JP5121976B2 (en) Semiconductor device
JP6903799B2 (en) Switching element
CN110767751B (en) Power semiconductor device
JP6496063B2 (en) Switching power supply circuit and switching element
JP6322253B2 (en) Wireless power supply apparatus and AC / DC power supply circuit having high-speed switching operation circuit

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130312

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130430

R150 Certificate of patent or registration of utility model

Ref document number: 5264869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250