JP2011082213A - Display panel, module, and electronic apparatus - Google Patents

Display panel, module, and electronic apparatus Download PDF

Info

Publication number
JP2011082213A
JP2011082213A JP2009230792A JP2009230792A JP2011082213A JP 2011082213 A JP2011082213 A JP 2011082213A JP 2009230792 A JP2009230792 A JP 2009230792A JP 2009230792 A JP2009230792 A JP 2009230792A JP 2011082213 A JP2011082213 A JP 2011082213A
Authority
JP
Japan
Prior art keywords
deterioration
display
pixel
folded portion
correction coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009230792A
Other languages
Japanese (ja)
Inventor
Hiroshi Hasegawa
洋 長谷川
Katsuhide Uchino
勝秀 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009230792A priority Critical patent/JP2011082213A/en
Publication of JP2011082213A publication Critical patent/JP2011082213A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display panel, a module and an electronic apparatus, capable of reducing deterioration in image quality due to deterioration in light emission characteristics while suppressing an increase in an area around an effective display region. <P>SOLUTION: A display panel 10 includes a folded part R1 in the peripheral region SB of an effective display region SA in a display screen S, wherein the folded part is provided by folding a part of a panel substrate 10a toward the rear face side. A plurality of display pixels Pr, each of which comprising a light-emitting element, are provided in the effective display region SA, and a plurality of dummy pixels Pd for detecting deterioration in light emission characteristics of the display pixels Pr are provided in the folded part R1. Thus, the necessity of securing a mounting space for each dummy pixel Pd around the effective display region SA on the display side of the panel can be eliminated. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、特に有機EL(Electro Luminescence)素子を用いた表示パネルおよびモジュールならびに電子機器に関する。   The present invention particularly relates to a display panel and module using an organic EL (Electro Luminescence) element, and an electronic apparatus.

近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL素子を用いた表示装置(有機EL表示装置)が開発され、商品化が進められている。   2. Description of the Related Art In recent years, in the field of display devices that perform image display, display devices (organic EL display devices) that use current-driven optical elements, such as organic EL elements, whose light emission luminance varies according to the value of a flowing current as light emitting elements. Developed and commercialized.

有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL表示装置では光源(バックライト)が必要ないことから、光源を必要とする液晶表示装置と比べ、画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。   Unlike a liquid crystal element or the like, the organic EL element is a self-luminous element. Therefore, since the organic EL display device does not require a light source (backlight), the image visibility is high, the power consumption is low, and the response speed of the element is fast compared with a liquid crystal display device that requires a light source.

このような有機EL表示装置では、有機EL素子の電流−電圧(I−V)特性が、時間の経過に従って劣化(経時劣化)することが知られている。このような特性劣化により、有機EL素子を電流駆動する画素回路では、それに応じて発光輝度も変化する。そこで、有機EL素子の劣化量を検出し、その劣化量をフィードバックして、入力映像信号の階調値を補正し、画質劣化を抑制する手法が提案されている(例えば、特許文献1)。   In such an organic EL display device, it is known that the current-voltage (IV) characteristics of the organic EL element deteriorate (deteriorate with time) as time passes. Due to such characteristic deterioration, in the pixel circuit that current-drives the organic EL element, the light emission luminance also changes accordingly. In view of this, a method has been proposed in which the amount of deterioration of the organic EL element is detected, the amount of deterioration is fed back, the gradation value of the input video signal is corrected, and image quality deterioration is suppressed (for example, Patent Document 1).

特開2007−240804号公報JP 2007-240804 A

具体的には、上記特許文献1のような劣化量を検出する手法では、例えば、表示パネル内に、表示画素(補正対象画素)とは別に、劣化量検出のためのダミー画素を設け、このダミー画素と表示画素との間に発生する劣化量差に基づいて補正量を算出している。特許文献1においては、ダミー画素の具体的な設置箇所については特に記載されていないが、このようなダミー画素は、例えば画像表示領域(有効表示領域)の周辺部分に表示画素に隣接するように設けられることが一般的である。また、このダミー画素における発光輝度を測定するための輝度センサの設置も必要となる。そのため、劣化検出用の画素やセンサの設置スペースを画像表示領域の周辺に確保しなければならず、パネル画面の額縁部分の面積が大きくなるという問題がある。   Specifically, in the method of detecting the deterioration amount as in Patent Document 1, for example, a dummy pixel for detecting the deterioration amount is provided in the display panel separately from the display pixel (correction target pixel). The correction amount is calculated based on the deterioration amount difference generated between the dummy pixel and the display pixel. In Patent Document 1, there is no particular description regarding the specific installation location of the dummy pixel. However, such a dummy pixel is adjacent to the display pixel in the peripheral portion of the image display area (effective display area), for example. It is common to be provided. In addition, it is necessary to install a luminance sensor for measuring the light emission luminance in this dummy pixel. Therefore, it is necessary to secure an installation space for pixels and sensors for detecting deterioration around the image display area, and there is a problem that the area of the frame portion of the panel screen increases.

本発明はかかる問題点に鑑みてなされたもので、その目的は、有効表示領域周辺の面積拡大を抑えつつ、発光特性の劣化に伴う画質低下を抑制することが可能な表示パネルおよびモジュールならびに電子機器を提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to provide a display panel, a module, and an electronic device capable of suppressing a reduction in image quality due to deterioration of light emission characteristics while suppressing an increase in area around the effective display region. To provide equipment.

本発明の表示パネルは、表面に有効表示領域を有し、その有効表示領域の周辺領域の一部に背面側への折り返し部を有する基板と、それぞれが発光素子を含み有効表示領域に設けられた複数の表示画素と、折り返し部に設けられると共に、表示画素と同一の構成を有する複数の劣化検出用画素とを備えたものである。   The display panel of the present invention has an effective display area on the surface, a substrate having a back portion on the back side in a part of the peripheral area of the effective display area, and each of which includes a light emitting element and is provided in the effective display area. A plurality of display pixels, and a plurality of deterioration detection pixels provided in the folded portion and having the same configuration as the display pixels.

本発明のモジュールは、上記本発明の表示パネルと、劣化検出用画素の発光光に基づく輝度信号を取得する輝度センサとを備えたものである。   The module of the present invention includes the display panel of the present invention and a luminance sensor that acquires a luminance signal based on light emitted from the deterioration detection pixels.

本発明の電子機器は、上記本発明の表示パネルを備えたものである。   An electronic apparatus according to the present invention includes the display panel according to the present invention.

本発明の表示パネルおよびモジュールでは、基板の有効表示領域の周辺領域の一部に背面側への折り返し部を有し、この折り返し部に劣化検出用画素が複数配設されている。即ち、劣化検出用画素の設置スペースを表示側(基板の表面側)に設ける必要がない。   In the display panel and module of the present invention, a part of the peripheral area of the effective display area of the substrate has a folded part toward the back side, and a plurality of deterioration detection pixels are arranged in the folded part. That is, it is not necessary to provide a space for installing the pixels for detecting deterioration on the display side (surface side of the substrate).

本発明の表示パネルおよびモジュールならびに電子機器によれば、基板の有効表示領域の周辺領域の一部に背面側への折り返し部を設け、この折り返し部に、表示画素と同一の構成を有する劣化検出用画素を複数配設する。これにより、パネルの表示側において、有効表示領域周辺に劣化検出用画素の設置スペースを確保する必要がなくなる。よって、有効表示領域周辺の面積拡大を抑えつつ、発光特性の劣化に伴う画質低下を抑制することが可能となる。   According to the display panel, the module, and the electronic apparatus of the present invention, a folded portion to the back side is provided in a part of the peripheral area of the effective display area of the substrate, and the degradation detection having the same configuration as the display pixel is provided in the folded section. A plurality of pixels are arranged. This eliminates the need to secure an installation space for the deterioration detection pixels around the effective display area on the display side of the panel. Therefore, it is possible to suppress a decrease in image quality due to deterioration of the light emission characteristics while suppressing an increase in area around the effective display region.

本発明の一実施の形態に係るモジュールの概略構成を表す断面図および平面図である。It is sectional drawing and the top view showing schematic structure of the module which concerns on one embodiment of this invention. 図1に示した回路部の概略構成を表す機能ブロック図である。FIG. 2 is a functional block diagram illustrating a schematic configuration of a circuit unit illustrated in FIG. 1. 図2に示した表示パネルおよびパネル駆動部の全体構成を表す図である。It is a figure showing the whole structure of the display panel shown in FIG. 2, and a panel drive part. 図2に示した劣化補正部の概略構成を表す機能ブロック図である。FIG. 3 is a functional block diagram illustrating a schematic configuration of a deterioration correction unit illustrated in FIG. 2. ダミー画素信号の検出対象時間および補正対象時間を説明するための図である。It is a figure for demonstrating the detection object time and correction | amendment object time of a dummy pixel signal. 劣化率算出部における劣化率算出手順を説明するための図である。It is a figure for demonstrating the deterioration rate calculation procedure in a deterioration rate calculation part. 劣化率算出部における劣化率算出手順を説明するための図である。It is a figure for demonstrating the deterioration rate calculation procedure in a deterioration rate calculation part. 補正係数算出部における補正係数算出動作を説明するための図である。It is a figure for demonstrating the correction coefficient calculation operation | movement in a correction coefficient calculation part. 比較例に係るモジュールの概略構成を表す断面図および平面図である。It is sectional drawing and the top view showing schematic structure of the module which concerns on a comparative example. 実施例と比較例における各周辺領域のスペースを説明するための図である。It is a figure for demonstrating the space of each peripheral region in an Example and a comparative example. 変形例1に係るモジュールの概略構成を表す断面図である。10 is a cross-sectional view illustrating a schematic configuration of a module according to Modification 1. FIG. 変形例2に係るモジュールの概略構成を表す断面図である。10 is a cross-sectional view illustrating a schematic configuration of a module according to Modification 2. FIG. 変形例3に係るモジュールの概略構成を表す断面図である。10 is a cross-sectional view illustrating a schematic configuration of a module according to Modification 3. FIG. 図11に示したモジュールにおける劣化補正部の概略構成を表す機能ブロック図である。It is a functional block diagram showing schematic structure of the deterioration correction part in the module shown in FIG. 各温度条件による輝度変化特性を表す特性図である。It is a characteristic view showing the luminance change characteristic by each temperature condition. 図1に示したモジュールの適用例1の外観を表す斜視図である。It is a perspective view showing the external appearance of the application example 1 of the module shown in FIG. (A)は適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。(A) is a perspective view showing the external appearance seen from the front side of the application example 2, (B) is a perspective view showing the external appearance seen from the back side. 適用例3の外観を表す斜視図である。12 is a perspective view illustrating an appearance of application example 3. FIG. 適用例4の外観を表す斜視図である。14 is a perspective view illustrating an appearance of application example 4. FIG. (A)は適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。(A) is a front view of the application example 5 in an open state, (B) is a side view thereof, (C) is a front view in a closed state, (D) is a left side view, and (E) is a right side view, (F) is a top view and (G) is a bottom view.

以下、本発明の実施の形態について、図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
1.実施の形態(表示パネルの周辺領域に折り返し部を設け、折り返し部の背面側の面にダミー画素および輝度センサを設けたモジュールの例)
2.変形例1(折り返し部の他の例)
3.変形例2(折り返し部内側の空隙に均熱材を設けた例)
4.変形例3(折り返し部内側の空隙に均熱材および温度センサを設けた例)
5.適用例1〜5(上記モジュールを用いた電子機器の例)
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The description will be given in the following order.
1. Embodiment (an example of a module in which a folded portion is provided in a peripheral region of a display panel, and a dummy pixel and a luminance sensor are provided on a back surface of the folded portion)
2. Modification 1 (Another example of the folded portion)
3. Modification 2 (Example in which a soaking material is provided in the gap inside the folded portion)
4). Modification 3 (example in which a soaking material and a temperature sensor are provided in the gap inside the folded portion)
5). Application examples 1 to 5 (examples of electronic devices using the above modules)

<実施の形態>
[モジュール1の構成]
図1は、本発明の一実施の形態に係るモジュール1の概略構成を表したものであり、図1(A)は断面図、図1(B)は表示画面側(表面側)からみた平面図である。このモジュール1は、表示パネル10、回路部11および輝度センサ12を備え、表示パネル10はパネル基板10aに表示画素Prおよびダミー画素Pd(劣化検出用画素)を配設したものである。表示パネル10の一方の面が表示画面Sとなっており、表示画面Sは有効表示領域SAとその周辺領域SBからなる。
<Embodiment>
[Configuration of Module 1]
1A and 1B show a schematic configuration of a module 1 according to an embodiment of the present invention. FIG. 1A is a cross-sectional view, and FIG. 1B is a plane viewed from the display screen side (front side). FIG. The module 1 includes a display panel 10, a circuit unit 11, and a luminance sensor 12. The display panel 10 includes a display pixel Pr and a dummy pixel Pd (deterioration detection pixel) on a panel substrate 10a. One surface of the display panel 10 is a display screen S, and the display screen S includes an effective display area SA and a peripheral area SB thereof.

有効表示領域SAには、複数の表示画素Prが、例えばマトリクス状に配列して設けられている。これらの表示画素Prはそれぞれ、後述の映像信号D1(補正後の映像信号)およびタイミング制御信号等に基づいて、アクティブマトリクス駆動による映像表示が行われるようになっている。各表示画素Prは、例えば赤(R)、緑(G)および青(B)の3原色の画素のいずれかであり、各色光を発する自発光素子、例えば有機EL素子を含んでいる。周辺領域SBは、表示画素Prの配置されていない領域でありパネルの額縁となる領域である。   In the effective display area SA, a plurality of display pixels Pr are arranged in a matrix, for example. Each of the display pixels Pr is configured to perform video display by active matrix driving based on a video signal D1 (corrected video signal) described later, a timing control signal, and the like. Each display pixel Pr is, for example, one of the three primary colors of red (R), green (G), and blue (B), and includes a self-luminous element that emits light of each color, such as an organic EL element. The peripheral area SB is an area where the display pixels Pr are not arranged and is an area serving as a frame of the panel.

パネル基板10aは、例えばポリエチレンテレフタレート(PET)、SUS(ステンレス鋼)、ポリエチレンナフタレート(PEN)、ポリイミド(PI)等よりなる基板であり、厚みは例えば50μm〜1000μmで、平面形状は例えば矩形状となっている。   The panel substrate 10a is a substrate made of, for example, polyethylene terephthalate (PET), SUS (stainless steel), polyethylene naphthalate (PEN), polyimide (PI), etc., and has a thickness of, for example, 50 μm to 1000 μm and a planar shape of, for example, a rectangular shape It has become.

本実施の形態では、このパネル基板10aの一部(ここでは、矩形状おける2つの短辺側の領域)が、背面側(表示側と反対側)へ向けて折り返された(折れ曲がった)状態で保持(または固定)されている。即ち、パネル基板10aは、周辺領域SBに折り返し部R1を有している。またここでは、折り返し部R1は、有効表示領域SAの縁部近傍から背面側に向かって円弧状に折り曲げられてなり、その端部10a1が、パネル基板10aの裏面近傍まで巻き込まれた状態で保持されている。この折り返し部R1は、例えば、平板状のパネル基板の一面側に表示画素Prおよびダミー画素Pdを形成したのち、パネル基板の有効表示領域周辺を上記のような形状となるように機械的に折り曲げることにより成形する。   In the present embodiment, a part of the panel substrate 10a (here, the two short-side regions in the rectangular shape) is folded (bent) toward the back side (the side opposite to the display side). Is held (or fixed). That is, the panel substrate 10a has a folded portion R1 in the peripheral region SB. Further, here, the folded portion R1 is bent in an arc shape from the vicinity of the edge of the effective display area SA toward the back side, and the end portion 10a1 is held in a state of being wound up to the vicinity of the back surface of the panel substrate 10a. Has been. For example, after the display pixel Pr and the dummy pixel Pd are formed on one surface side of the flat panel substrate, the folded portion R1 is mechanically bent so that the periphery of the effective display area of the panel substrate has the above shape. To form.

このような折り返し部R1には、表示画素Prの劣化検出のためのダミー画素Pdが複数配設されている。例えば、ダミー画素Pdは、パネル基板10aにおいて表示画素Pdと同一面(連続する面)上に、折り返し部Rの端部10a1に沿ってライン状に設けられている。これらのダミー画素Pdは、表示画素Prと同一の構成を有する、即ち有機EL素子等の発光素子を含むものであるが、映像表示を行うための画素ではなく、表示画素Prにおける有機EL素子の発光特性の劣化を検出(予測検出)するためのものである。具体的には、詳細は後述するが、各ダミー画素Pdを実際に発光させることにより劣化を生じさせ、その劣化率をサンプルとして得ることにより、表示画素Prにおける特性劣化を予測するためのものである。   A plurality of dummy pixels Pd for detecting the deterioration of the display pixel Pr are arranged in the folded portion R1. For example, the dummy pixel Pd is provided in a line along the end portion 10a1 of the folded portion R on the same surface (continuous surface) as the display pixel Pd in the panel substrate 10a. These dummy pixels Pd have the same configuration as the display pixel Pr, that is, include light emitting elements such as organic EL elements, but are not pixels for performing video display, but light emitting characteristics of the organic EL elements in the display pixel Pr. This is for detecting deterioration (prediction detection). Specifically, although details will be described later, the dummy pixels Pd are actually caused to emit light to cause deterioration, and the deterioration rate is obtained as a sample to predict characteristic deterioration in the display pixel Pr. is there.

ダミー画素Pdの個数は、表示パネル10全体で数個〜数十個であり、これらのダミー画素Pdのそれぞれに対し、複数の階調値に対応する信号電圧が印加されるようになっている。ダミー画素Pdの個数は、入力映像信号における階調数(パネル駆動部120からの出力階調数)と同数としてもよい。具体的には、入力映像信号の階調数が4ビット(16階調)である場合には、計16個のダミー画素Pdを設け、これらのダミー画素Pdのそれぞれに、各階調値に対応する信号電圧を印加する。尚、後述の劣化補正処理動作では、入力映像信号が4ビット、ダミー画素Pdの個数が16個である場合を例に挙げて説明する。   The number of dummy pixels Pd is several to several tens of the display panel 10 as a whole, and signal voltages corresponding to a plurality of gradation values are applied to each of the dummy pixels Pd. . The number of dummy pixels Pd may be the same as the number of gradations in the input video signal (the number of output gradations from the panel driving unit 120). Specifically, when the number of gradations of the input video signal is 4 bits (16 gradations), a total of 16 dummy pixels Pd are provided, and each of these dummy pixels Pd corresponds to each gradation value. Apply a signal voltage. In the deterioration correction processing operation to be described later, a case where the input video signal is 4 bits and the number of dummy pixels Pd is 16 will be described as an example.

尚、このようなダミー画素Pdを用いた劣化検出手法には様々なものがあるが、ここでは、その一例として、ダミー画素Pdが基準画素と劣化測定画素とからなる場合について説明する。各ダミー画素Pdにおいて、基準画素および劣化測定画素は互いに隣接して設けられ、これらのうち劣化測定画素は、常時、所定の階調値に対応する信号電圧が印加されて発光状態が維持されるようになっている。基準画素は、その劣化測定画素における発光特性の劣化率を算出する際に基準となる発光輝度を与えるものである。   There are various degradation detection methods using such a dummy pixel Pd. Here, as an example, a case where the dummy pixel Pd includes a reference pixel and a degradation measurement pixel will be described. In each dummy pixel Pd, the reference pixel and the deterioration measurement pixel are provided adjacent to each other, and among these, the deterioration measurement pixel is always applied with a signal voltage corresponding to a predetermined gradation value to maintain a light emitting state. It is like that. The reference pixel gives a light emission luminance that serves as a reference when calculating the deterioration rate of the light emission characteristics of the deterioration measurement pixel.

各ダミー画素Pdの発光面側には、ダミー画素Pdの発光光に基づく輝度信号を取得するための輝度センサ12が配設されている。輝度センサ12は、ダミー画素Pdからの発光光を検出可能な位置においてダミー画素Pdに接触または近接して設けられている。あるいは、パネル基板10aが透明基板である場合には、パネル基板10aを挟むように、ダミー画素Pdと反対側の面(折り返し部R1の内側の面)に輝度センサ12が設けられていてもよい。この輝度センサ12は、配線13によって回路部11に接続されており、輝度センサ12により取得された輝度信号が、ダミー画素信号D10として、回路部11における劣化補正部110(後述)へ入力されるようになっている。以下、この回路部11および上記表示パネル10の詳細構成について、図2および図3を参照して説明する。   On the light emitting surface side of each dummy pixel Pd, a luminance sensor 12 for obtaining a luminance signal based on the light emitted from the dummy pixel Pd is disposed. The luminance sensor 12 is provided in contact with or close to the dummy pixel Pd at a position where the emitted light from the dummy pixel Pd can be detected. Alternatively, when the panel substrate 10a is a transparent substrate, the luminance sensor 12 may be provided on the surface opposite to the dummy pixel Pd (the surface inside the folded portion R1) so as to sandwich the panel substrate 10a. . The luminance sensor 12 is connected to the circuit unit 11 by a wiring 13, and the luminance signal acquired by the luminance sensor 12 is input to a deterioration correction unit 110 (described later) in the circuit unit 11 as a dummy pixel signal D10. It is like that. Hereinafter, detailed configurations of the circuit unit 11 and the display panel 10 will be described with reference to FIGS. 2 and 3.

図2は、回路部11の機能ブロック図である。回路部11は、表示パネル10の表示駆動を行うと共に、ダミー画素信号D10に基づいて入力映像信号の階調値を補正する処理(以下、単に「劣化補正処理」という)を行うものである。回路部11は、例えば図2に示したように、劣化補正部110とパネル駆動部120とを含む。劣化補正部110は、劣化補正処理を行うことにより映像信号D1を生成するものであり、パネル駆動部120は、映像信号D1を用いて表示パネル10の各表示画素Prを駆動するものである。尚、この回路部11は、図示はしないが、ダミー画素Pdおよび輝度センサ12の駆動制御も行うようになっている。   FIG. 2 is a functional block diagram of the circuit unit 11. The circuit unit 11 performs display driving of the display panel 10 and performs processing for correcting the gradation value of the input video signal based on the dummy pixel signal D10 (hereinafter simply referred to as “degradation correction processing”). For example, as illustrated in FIG. 2, the circuit unit 11 includes a deterioration correction unit 110 and a panel driving unit 120. The deterioration correction unit 110 generates a video signal D1 by performing deterioration correction processing, and the panel driving unit 120 drives each display pixel Pr of the display panel 10 using the video signal D1. Although not shown, the circuit unit 11 also performs drive control of the dummy pixel Pd and the luminance sensor 12.

図3は、表示パネル10およびパネル駆動部120の詳細構成について表したものである。このように、表示パネル10では、行状に配置された複数の走査線WSLと、列状に配置された複数の信号線DTLと、走査線WSLに沿って行状に配置された複数の電源線DSLとが設けられ、これらの走査線WSL、信号線DTLおよび電源線DSLはそれぞれ、パネル駆動部120に接続されている。各表示画素Prは、各走査線WSLと各信号線DTLとの交差部に対応して設けられている。これにより、パネル駆動部120は、複数の表示画素Prを順次選択しつつ、選択された表示画素Prに対し、映像信号D1に基づく映像信号電圧を書き込むことにより、表示駆動を行うようになっている。尚、各ダミー画素Pdについても、表示画素Prと同様、パネル駆動部120へ接続され(図3中の点線ライン)、それぞれに所定の信号電圧が印加されるようになっている。このパネル駆動部120は、映像信号処理回路121、タイミング生成回路122、走査線駆動回路123、信号線駆動回路124および電源線駆動回路125を有している。   FIG. 3 shows a detailed configuration of the display panel 10 and the panel driving unit 120. Thus, in the display panel 10, the plurality of scanning lines WSL arranged in rows, the plurality of signal lines DTL arranged in columns, and the plurality of power supply lines DSL arranged in rows along the scanning lines WSL. The scanning line WSL, the signal line DTL, and the power supply line DSL are each connected to the panel driving unit 120. Each display pixel Pr is provided corresponding to the intersection of each scanning line WSL and each signal line DTL. Accordingly, the panel driving unit 120 performs display driving by sequentially selecting a plurality of display pixels Pr and writing a video signal voltage based on the video signal D1 to the selected display pixels Pr. Yes. As with the display pixel Pr, each dummy pixel Pd is also connected to the panel drive unit 120 (dotted line in FIG. 3), and a predetermined signal voltage is applied to each. The panel driving unit 120 includes a video signal processing circuit 121, a timing generation circuit 122, a scanning line driving circuit 123, a signal line driving circuit 124, and a power supply line driving circuit 125.

映像信号処理回路21は、入力されるデジタルの映像信号D1に対してガンマ補正やオーバードライブ補正等を行うと共に、補正した後の映像信号121Aを信号線駆動回路124に出力するものである。タイミング生成回路122は、外部から入力される同期信号D1aに基づいて制御信号122Aを生成し出力することにより、走査線駆動回路123、信号線駆動回路124および電源線駆動回路125がそれぞれ、連動して動作するように制御するものである。走査線駆動回路123は、制御信号122Aに従って複数の走査線WSLに対して選択パルスを順次印加することにより、複数の表示画素Prを順次選択するものである。信号線駆動回路124は、制御信号122Aに従って、映像信号121Aに対応するアナログの映像信号を生成し、各信号線DTLに印加することにより、走査線駆動回路123により選択された表示画素Prに対して映像信号の書き込みを行うものである。電源線駆動回路25は、制御信号122Aに従って、複数の電源線DSLに対して制御パルスを順次印加することにより、各表示画素Prにおける有機EL素子の発光動作および消光動作の制御を行うものである。   The video signal processing circuit 21 performs gamma correction, overdrive correction, and the like on the input digital video signal D1, and outputs the corrected video signal 121A to the signal line drive circuit 124. The timing generation circuit 122 generates and outputs the control signal 122A based on the synchronization signal D1a input from the outside, so that the scanning line driving circuit 123, the signal line driving circuit 124, and the power line driving circuit 125 are interlocked with each other. Control to operate. The scanning line driving circuit 123 sequentially selects a plurality of display pixels Pr by sequentially applying selection pulses to the plurality of scanning lines WSL in accordance with the control signal 122A. The signal line driving circuit 124 generates an analog video signal corresponding to the video signal 121A in accordance with the control signal 122A and applies it to each signal line DTL, whereby the display pixel Pr selected by the scanning line driving circuit 123 is applied. The video signal is written. The power supply line driving circuit 25 controls the light emitting operation and the quenching operation of the organic EL elements in each display pixel Pr by sequentially applying control pulses to the plurality of power supply lines DSL in accordance with the control signal 122A. .

[モジュール1の作用・効果]
(1.表示動作)
モジュール1では、パネル駆動部120が、映像信号D1および同期信号D1aに基づいて、表示パネル10における各表示画素Prの表示駆動を行う。これにより、各表示画素Pr内の有機EL素子へ駆動電流が注入され、正孔と電子とが再結合して発光が起こる。この発光光が外部に取り出されることにより、表示パネル10において映像表示がなされる。
[Operation and effect of module 1]
(1. Display operation)
In the module 1, the panel driving unit 120 performs display driving of each display pixel Pr in the display panel 10 based on the video signal D1 and the synchronization signal D1a. As a result, a drive current is injected into the organic EL element in each display pixel Pr, and holes and electrons are recombined to emit light. The emitted light is taken out to display an image on the display panel 10.

(2.劣化補正動作)
このモジュール1では、映像表示に伴い、各表示画素Prにおける有機EL素子の電流−電圧(I−V)特性が経時劣化し、それに応じて発光輝度が変化し易い。そのため、入力映像信号に対して所望の発光輝度が達成できず、画質が低下してしまう。そこで、本実施の形態では、このような発光特性の劣化による画質低下を抑制すべく、各表示画素Prの劣化を検出し、その劣化分を入力映像信号へフィードバックして、入力映像信号の階調値を補正する劣化補正処理を行う。その際、表示パネル10(パネル基板10a)に、表示画素Prとは別途、劣化検出用のダミー画素Pdを設け、このダミー画素Pdで生じた劣化率を用いて、表示画素Prの劣化率を予測する。
(2. Deterioration correction operation)
In this module 1, the current-voltage (IV) characteristic of the organic EL element in each display pixel Pr deteriorates with time with video display, and the light emission luminance easily changes accordingly. Therefore, a desired light emission luminance cannot be achieved for the input video signal, and the image quality is deteriorated. Therefore, in the present embodiment, in order to suppress the deterioration of the image quality due to the deterioration of the light emission characteristics, the deterioration of each display pixel Pr is detected and the amount of the deterioration is fed back to the input video signal, so that the level of the input video signal is A deterioration correction process for correcting the tone value is performed. At that time, the display panel 10 (panel substrate 10a) is provided with a dummy pixel Pd for detecting deterioration separately from the display pixel Pr, and the deterioration rate of the display pixel Pr is determined using the deterioration rate generated in the dummy pixel Pd. Predict.

以下、劣化補正処理動作の一例について、図4を参照して説明する。劣化補正部110は、ダミー画素信号D10に基づいて発光特性の劣化率を算出し、この劣化率に基づいて入力映像信号D0の階調値を補正することにより、映像信号D1を生成する。劣化補正部110は、例えば劣化率算出部111、補正係数算出部112、補正演算部113および映像信号積算部114を備えている。   Hereinafter, an example of the deterioration correction processing operation will be described with reference to FIG. The degradation correction unit 110 calculates the degradation rate of the light emission characteristics based on the dummy pixel signal D10, and generates the video signal D1 by correcting the gradation value of the input video signal D0 based on the degradation rate. The degradation correction unit 110 includes, for example, a degradation rate calculation unit 111, a correction coefficient calculation unit 112, a correction calculation unit 113, and a video signal integration unit 114.

(2−1.ダミー画素信号D10の検出)
まず、輝度センサ12が、各ダミー画素Pdからダミー画素信号D10を検出する。具体的には、回路部11が各ダミー画素Pdを発光状態に維持し、その発光光に基づく輝度信号をダミー画素信号D10として、輝度センサ12により取得する。この際、例えば16個のダミー画素Pdのそれぞれに対し、入力映像信号の各階調値に対応する信号電圧(例えば1ビット刻みで16種類の信号電圧)を印加し、発光させる。また、各ダミー画素Pdは、上記のように例えば基準画素と劣化測定画素とからなるが、これらのうち劣化測定画素に対して、上記のような各信号電圧を印加し続けることにより、各劣化測定画素では常時それぞれの階調値に対応した発光状態が維持されるようにする。一方、基準画素に対しては、基準画素における輝度信号を測定する際にのみ、対となる劣化測定画素と同値の信号電圧を印加するようにする。即ち、基準画素では、測定時以外は消灯状態とし、これにより劣化の少ない基準レベルが維持されるようにする。以下では、便宜上、これら16個のダミー画素Pdをダミー画素Pd1〜Pd16とし、これらのダミー画素Pd1〜Pd16から検出されるダミー画素信号D10をダミー画素信号D10(1)〜D10(16)として説明する。
(2-1. Detection of dummy pixel signal D10)
First, the luminance sensor 12 detects a dummy pixel signal D10 from each dummy pixel Pd. Specifically, the circuit unit 11 maintains each dummy pixel Pd in a light emitting state, and a luminance signal based on the emitted light is acquired by the luminance sensor 12 as a dummy pixel signal D10. At this time, for example, signal voltages (for example, 16 types of signal voltages in 1-bit increments) corresponding to each gradation value of the input video signal are applied to each of the 16 dummy pixels Pd to emit light. Each dummy pixel Pd is composed of, for example, a reference pixel and a deterioration measurement pixel as described above. By continuously applying each signal voltage as described above to the deterioration measurement pixel among these, each deterioration is caused. In the measurement pixel, the light emission state corresponding to each gradation value is always maintained. On the other hand, a signal voltage having the same value as that of a pair of deterioration measurement pixels is applied to the reference pixel only when the luminance signal at the reference pixel is measured. That is, the reference pixel is turned off except during measurement, so that a reference level with little deterioration is maintained. Hereinafter, for the sake of convenience, these 16 dummy pixels Pd are referred to as dummy pixels Pd1 to Pd16, and the dummy pixel signals D10 detected from these dummy pixels Pd1 to Pd16 are described as dummy pixel signals D10 (1) to D10 (16). To do.

ここで、図5に、ダミー画素信号D10の検出タイミングと、劣化補正処理における補正係数の取得(更新)タイミングを説明するための図を示す。図5に示したように、劣化補正処理における補正係数Kの取得は、時刻T1,T2,T3,…において、補正対象時間ΔTおきに行い、その補正対象時間ΔT内において検出対象時間Δt刻み(タイミングt0,t1,…tn,…)で、ダミー画素信号D10の検出を行う。   FIG. 5 is a diagram for explaining the detection timing of the dummy pixel signal D10 and the correction coefficient acquisition (update) timing in the deterioration correction processing. As shown in FIG. 5, the acquisition of the correction coefficient K in the deterioration correction process is performed at time T1, T2, T3,... Every correction target time ΔT and within the correction target time ΔT in increments of detection target time Δt ( The dummy pixel signal D10 is detected at timings t0, t1,... Tn,.

即ち、検出対象時間Δtおきに、最も明るい白表示時から最も暗い黒表示時までの全16パターンのダミー画素信号D10(1)〜D10(16)を検出する。各タイミングにおいて各ダミー画素Pdから検出されたダミー画素信号D10(1)〜D10(16)は順次、劣化率算出部111へ出力されるか、図示しない記憶部(半導体メモリ等)へ記憶される。以下、劣化補正部110の各部における具体的な動作について説明する。   That is, all 16 patterns of dummy pixel signals D10 (1) to D10 (16) from the brightest white display to the darkest black display are detected every detection target time Δt. The dummy pixel signals D10 (1) to D10 (16) detected from each dummy pixel Pd at each timing are sequentially output to the deterioration rate calculation unit 111 or stored in a storage unit (semiconductor memory or the like) (not shown). . Hereinafter, specific operations in each part of the deterioration correction unit 110 will be described.

(2−2.劣化率算出部111)
(ダミー信号積算値算出)
続いて、ダミー画素信号D10(1)〜D10(16)のパターン毎に、各タイミング(t0,t1,…,tn,…)において、そのタイミングまでに各ダミー画素Pd(詳細には、各ダミー画素Pdにおける劣化測定画素)に印加した信号電圧の積算値を算出する。即ち、タイミングtnでは、タイミングt0〜tnまでに検出した全てのダミー画素信号D10(1)同士を合算すると共に、同様にして時刻0〜tnまでに検出した全てのダミー画素信号D10(2)同士、D10(3)同士、D10(4)同士、D10(5)同士、…、D10(16)同士をそれぞれ合算する。これにより、あるタイミングtnにおいて16パターンの信号積算値(以下、ダミー信号積算値という)を得る。
(2-2. Deterioration rate calculation unit 111)
(Dummy signal integrated value calculation)
Subsequently, for each pattern of the dummy pixel signals D10 (1) to D10 (16), at each timing (t0, t1,..., Tn,...), Each dummy pixel Pd (specifically, each dummy pixel Pd). The integrated value of the signal voltage applied to the deterioration measurement pixel in the pixel Pd) is calculated. That is, at timing tn, all the dummy pixel signals D10 (1) detected from timing t0 to tn are added together, and all dummy pixel signals D10 (2) detected from time 0 to tn are similarly added. , D10 (3), D10 (4), D10 (5),..., D10 (16). Thus, 16 patterns of signal integrated values (hereinafter referred to as dummy signal integrated values) are obtained at a certain timing tn.

このようなダミー信号積算値の算出処理を、補正対象時間ΔT内の各タイミングにおいて行う。これにより、ダミー画素信号D10のパターン数をAとした場合、A×(ΔT/Δt)により表されるパターン数のダミー信号積算値を、補正対象時間ΔT内に得ることができる。例えば、ダミー画素信号D10のパターン数Aを16、補正対象時間ΔTを1時間(60分)、検出対象時間Δtを1分とした場合には、16×60=960パターンのダミー信号積算値が得られることとなる。   Such a dummy signal integrated value calculation process is performed at each timing within the correction target time ΔT. Thereby, when the number of patterns of the dummy pixel signal D10 is A, the dummy signal integrated value of the number of patterns represented by A × (ΔT / Δt) can be obtained within the correction target time ΔT. For example, if the number of patterns A of the dummy pixel signal D10 is 16, the correction target time ΔT is 1 hour (60 minutes), and the detection target time Δt is 1 minute, the dummy signal integrated value of 16 × 60 = 960 patterns is obtained. Will be obtained.

(ダミー画素Pdにおける劣化率算出)
また、上記のようなダミー信号積算値の算出と共に、補正対象時間ΔT内における各タイミング(t0,t1,…)における発光特性の劣化率を、ダミー画素信号D10(1)〜D10(16)のそれぞれについて算出する。即ち、各ダミー信号積算値に対応する劣化率をそれぞれ算出する。尚、ダミー信号積算値に対応する劣化率とは、例えば、そのダミー信号積算値が、あるダミー画素Pdにおけるタイミングt0〜tnまでの信号積算値である場合に、それと同一のダミー画素Pdのタイミングtn時点における劣化率である。
(Calculation of deterioration rate in dummy pixel Pd)
Further, along with the calculation of the dummy signal integrated value as described above, the deterioration rate of the light emission characteristic at each timing (t0, t1,...) Within the correction target time ΔT is expressed by the dummy pixel signals D10 (1) to D10 (16). Calculate for each. That is, the deterioration rate corresponding to each dummy signal integrated value is calculated. The deterioration rate corresponding to the dummy signal integrated value is, for example, the timing of the same dummy pixel Pd when the dummy signal integrated value is the signal integrated value from timing t0 to tn in a certain dummy pixel Pd. It is the deterioration rate at time tn.

劣化率の算出は、例えば次のようにして行う。即ち、ダミー画素信号D10(1)〜D10(16)には、詳細には劣化測定画素に対応する輝度信号と、基準画素に対応する輝度信号とがそれぞれ含まれるが、これらの輝度信号同士の比較により算出する。例えば、実際の各ダミー画素における劣化測定画素の発光輝度では、基準画素に対する変化が時間の経過に伴って大きくなる(図6(A))ため、基準画素に対する輝度変化を劣化率として算出する。即ち、劣化率は次の式(A)で表され、図6(B)に示したような特性図を示す。但し、ここでの劣化率は、あるタイミングにおける劣化測定画素の基準画素に対する発光輝度の比である。
(劣化率)=(劣化測定画素の発光輝度)/(基準画素の発光輝度) ………(A)
For example, the deterioration rate is calculated as follows. That is, the dummy pixel signals D10 (1) to D10 (16) specifically include a luminance signal corresponding to the deterioration measurement pixel and a luminance signal corresponding to the reference pixel. Calculate by comparison. For example, in the actual emission luminance of the deterioration measurement pixel in each dummy pixel, the change with respect to the reference pixel increases with time (FIG. 6A), and therefore the change in luminance with respect to the reference pixel is calculated as the deterioration rate. That is, the deterioration rate is expressed by the following equation (A) and shows a characteristic diagram as shown in FIG. However, the deterioration rate here is the ratio of the emission luminance of the deterioration measurement pixel to the reference pixel at a certain timing.
(Deterioration rate) = (Emission luminance of degradation measurement pixel) / (Emission luminance of reference pixel) (A)

また図7は、ダミー画素Pd1〜Pd16における各発光特性を表したものである。このように、最も明るく発光させたダミー画素Pd1において劣化率が最も大きく、暗くなるに従って劣化率が小さくなることがわかる。換言すると、有機EL素子の発光特性は、経時的に変化するだけでなく、印加される信号電圧の値(信号積算値)によっても異なることがわかる。従って、各タイミング(t0,t1,…,tn,…)において、ダミー画素信号D10(1)〜D10(16)の全てに対して劣化率を算出することにより、補正対象時間ΔT内に、A×(ΔT/Δt)により表されるパターン数の劣化率が得られる。これにより、複数パターンのダミー信号積算値および劣化率を含むデータ群(補正係数算出用データ群D11)が得られる。この補正係数算出用データ群D11は、補正係数算出部112へ出力された後、例えば補正係数算出部112内に設けられたパターン保持部(図示せず)へ記憶される。   FIG. 7 shows the light emission characteristics of the dummy pixels Pd1 to Pd16. Thus, it can be seen that the dummy pixel Pd1 that emits the brightest light has the largest deterioration rate, and the deterioration rate becomes smaller as it becomes darker. In other words, it can be seen that the light emission characteristics of the organic EL element not only change with time but also vary depending on the value of the applied signal voltage (signal integrated value). Therefore, at each timing (t0, t1,..., Tn,...), The deterioration rate is calculated for all of the dummy pixel signals D10 (1) to D10 (16). A deterioration rate of the number of patterns represented by × (ΔT / Δt) is obtained. As a result, a data group (correction coefficient calculation data group D11) including dummy signal integrated values and deterioration rates of a plurality of patterns is obtained. The correction coefficient calculation data group D11 is output to the correction coefficient calculation unit 112 and then stored in, for example, a pattern holding unit (not shown) provided in the correction coefficient calculation unit 112.

(2−3.映像信号積算部114)
一方、映像信号積算部114は、補正対象時間ΔTの間、全表示画素Prのそれぞれに対し、各表示画素Prへ供給される映像信号D1を積算することにより、映像信号積算値を算出する。但し、積算対象となる映像信号D1は、時間的に一つ前の補正対象期間ΔTにおいて算出された補正係数Kを用いて補正された映像信号である(詳細は後述)。算出された全表示画素Pr分の映像信号積算値データD14は、補正係数算出部112へ出力される。
(2-3. Video signal integrating unit 114)
On the other hand, the video signal integration unit 114 calculates the video signal integration value by integrating the video signal D1 supplied to each display pixel Pr for each of all display pixels Pr during the correction target time ΔT. However, the video signal D1 to be integrated is a video signal corrected using the correction coefficient K calculated in the correction target period ΔT that is temporally previous (details will be described later). The calculated video signal integrated value data D14 for all display pixels Pr is output to the correction coefficient calculation unit 112.

(2−4.補正係数算出部112)
補正係数算出部112は、上記のようにして得られた補正係数算出用データ群D11と、映像信号積算部114より入力された映像信号積算値データD14とを用いて、補正係数Kを算出する。具体的には、まず、補正係数算出用データ群D11におけるダミー信号積算値の群の中から、各表示画素Prにおける映像信号積算値に最も近い値(または同一の値)のダミー信号積算値を選択する。そして、選択されたダミー信号積算値に対応する劣化率を、各表示画素Prにおける劣化率と予測する。
(2-4. Correction coefficient calculation unit 112)
The correction coefficient calculation unit 112 calculates the correction coefficient K using the correction coefficient calculation data group D11 obtained as described above and the video signal integration value data D14 input from the video signal integration unit 114. . Specifically, first, from the group of dummy signal integrated values in the correction coefficient calculation data group D11, a dummy signal integrated value having a value (or the same value) closest to the video signal integrated value in each display pixel Pr is calculated. select. Then, the deterioration rate corresponding to the selected dummy signal integrated value is predicted as the deterioration rate in each display pixel Pr.

即ち、有機EL素子の発光特性の劣化率は、上述したように印加された信号積算値によって変化するため、実際に各表示画素Prへ供給された映像信号D1の積算値と、あるタイミングにおけるダミー信号積算値との値が近い(または同じである)場合には、その表示画素Prにおける劣化率と、あるタイミングでのダミー画素Pdにおける劣化率とは同程度であると予測することができる。   That is, since the deterioration rate of the light emission characteristics of the organic EL element changes according to the signal integrated value applied as described above, the integrated value of the video signal D1 actually supplied to each display pixel Pr and the dummy at a certain timing. When the signal integrated value is close (or the same), it can be predicted that the deterioration rate of the display pixel Pr is comparable to the deterioration rate of the dummy pixel Pd at a certain timing.

このため、補正係数算出用データ群D11におけるパターン数は、できるだけ多い方が望ましい。例えば、上記のように、ダミー画素信号D10のパターン数Aが16、補正対象時間ΔTが1時間、検出対象時間Δtが1分である場合には、補正係数算出用データ群D11におけるパターン数は960パターンとなるため、映像信号積算値とダミー信号積算値とを近似させ易くなり、劣化率検出精度が高まる。   For this reason, it is desirable that the number of patterns in the correction coefficient calculation data group D11 is as large as possible. For example, as described above, when the number of patterns A of the dummy pixel signal D10 is 16, the correction target time ΔT is 1 hour, and the detection target time Δt is 1 minute, the number of patterns in the correction coefficient calculation data group D11 is Since there are 960 patterns, it is easy to approximate the video signal integrated value and the dummy signal integrated value, and the deterioration rate detection accuracy is improved.

続いて、上記のようにして選択された劣化率に基づいて、補正係数Kを算出する。補正係数Kの算出手法は特に限定されないが、例えば図8(A),(B)に示したように、選択した劣化率の逆数を補正係数Kとする。即ち、補正係数Kは、次の式(B)で表される。このようにして算出された補正係数Kは、補正係数データD12として補正演算部113へ出力される。
(補正係数K)=(基準画素の発光輝度)/(劣化測定画素の発光輝度)………(B)
Subsequently, the correction coefficient K is calculated based on the deterioration rate selected as described above. Although the calculation method of the correction coefficient K is not particularly limited, for example, as shown in FIGS. 8A and 8B, the reciprocal of the selected deterioration rate is set as the correction coefficient K. That is, the correction coefficient K is expressed by the following equation (B). The correction coefficient K calculated in this way is output to the correction calculation unit 113 as correction coefficient data D12.
(Correction coefficient K) = (light emission luminance of reference pixel) / (light emission luminance of deterioration measurement pixel) (B)

(2−5.補正演算部113)
補正演算部113は、入力映像信号D0に対し、補正係数算出部112において算出された補正係数Kを用いた補正演算処理を施す。具体的には、入力映像信号D0の階調値に、上記式(B)で表される補正係数Kを乗じる。これにより、表示パネル10の各表示画素Prへ供給するための映像信号D1を生成する。生成された映像信号D1は、パネル駆動部120へ出力されると共に、映像信号積算部114へ出力される。
(2-5. Correction calculation unit 113)
The correction calculation unit 113 performs a correction calculation process using the correction coefficient K calculated by the correction coefficient calculation unit 112 on the input video signal D0. Specifically, the gradation value of the input video signal D0 is multiplied by the correction coefficient K expressed by the above formula (B). As a result, a video signal D1 to be supplied to each display pixel Pr of the display panel 10 is generated. The generated video signal D1 is output to the panel drive unit 120 and also output to the video signal integration unit 114.

上記のようにして、ダミー画素信号D10に基づいて表示画素Prにおける発光特性の劣化を検出し、その劣化分に応じた補正係数Kを用いて入力映像信号D0の階調値を補正する。この際、補正係数Kは、補正対象時間ΔTおきに算出(更新)する。また、ある補正対象時間ΔT(例えば図5における時刻T1〜T2)において算出した補正係数K(1)は、次の補正対象時間ΔT(時刻T2〜T3)に入力される入力映像信号D0に対する劣化補正に使用される。但し、表示パネルの使用開始直後の補正対象時間ΔT(時刻0〜T1)では、補正係数未取得であるため、入力映像信号D0は補正されずにそのまま表示パネル10へ出力される。   As described above, the deterioration of the light emission characteristic in the display pixel Pr is detected based on the dummy pixel signal D10, and the gradation value of the input video signal D0 is corrected using the correction coefficient K corresponding to the deterioration. At this time, the correction coefficient K is calculated (updated) every correction target time ΔT. Further, the correction coefficient K (1) calculated at a certain correction target time ΔT (for example, time T1 to T2 in FIG. 5) is deteriorated with respect to the input video signal D0 input at the next correction target time ΔT (time T2 to T3). Used for correction. However, during the correction target time ΔT (time 0 to T1) immediately after the start of use of the display panel, the correction coefficient has not been acquired, so that the input video signal D0 is output to the display panel 10 without being corrected.

以上のように、表示パネル10において、表示画素Prとは別にダミー画素Pdを設けることにより、表示画素Prの劣化を検出することが可能となる。また、これにより、入力映像信号D0を補正して、発光素子の特性劣化による画質低下を抑制することができる。   As described above, in the display panel 10, by providing the dummy pixel Pd separately from the display pixel Pr, it is possible to detect the deterioration of the display pixel Pr. In addition, this makes it possible to correct the input video signal D0 and suppress deterioration in image quality due to deterioration in characteristics of the light emitting elements.

ところが、このようなダミー画素Pdは、一般には図9に示したように、平板状のパネル基板100において、表示画面Sのうちの有効表示領域SA100の周辺領域SB100に複数設けられることが多い。更に、各ダミー画素Pd上には、配線103によって回路部101に接続された輝度センサ102が配設される。ところが、この場合、ダミー画素Pdの設置スペースの分だけパネルの額縁部分の面積が大きくなってしまう。また、輝度センサ102をダミー画素Pd上に設置するため、この輝度センサ102が表示側に突出し、額縁部分に凹凸が生じる。 However, such a dummy pixel Pd, as generally shown in FIG. 9, in the flat panel substrate 100, that is more provided in the peripheral region SB 100 in the effective display area SA 100 of the display screen S Many. Further, a luminance sensor 102 connected to the circuit unit 101 by a wiring 103 is disposed on each dummy pixel Pd. However, in this case, the area of the frame portion of the panel is increased by the installation space of the dummy pixel Pd. Further, since the luminance sensor 102 is installed on the dummy pixel Pd, the luminance sensor 102 protrudes toward the display side, and unevenness is generated in the frame portion.

これに対し、本実施の形態では、図1(A),(B)に示したように、表示画面Sの周辺領域SBに、パネル基板10aの一部が背面側に折り曲げられてなる折り返し部R1を有し、この折り返し部R1に、ダミー画素Pdが複数配設されている。これにより、表示側においては、周辺領域SBにダミー画素Pdの設置スペースを確保する必要がなくなる。従って、ダミー画素Pdを平板状のパネル基板100の周辺領域SB100に設けた場合(図10(B)の幅d100)よりも、周辺領域SBの折り返し部R1に設けた本実施の形態(図10(A)の幅d)の方が、額縁部分の面積を縮小することができる。よって、表示画面Sにおいて、有効表示領域SA周辺の面積拡大を抑えつつ、発光素子の劣化に伴う画質低下を抑制することが可能となる。 On the other hand, in the present embodiment, as shown in FIGS. 1A and 1B, a folded portion formed by folding a part of the panel substrate 10a to the back side in the peripheral area SB of the display screen S. R1 is provided, and a plurality of dummy pixels Pd are arranged in the folded portion R1. Thereby, on the display side, it is not necessary to secure an installation space for the dummy pixels Pd in the peripheral area SB. Therefore, as compared with the case of providing the dummy pixel Pd in the peripheral area SB 100 of a flat panel substrate 100 (width d 100 of FIG. 10 (B)), the present embodiment provided on the folded portion R1 of the peripheral region SB ( The area of the frame portion can be reduced with the width d) in FIG. Therefore, in the display screen S, it is possible to suppress a decrease in image quality due to deterioration of the light emitting element while suppressing an increase in area around the effective display area SA.

また、本実施の形態では、輝度センサ12についても折り返し部R1に設けられたダミー画素Pdに近接して設けられるため、表示側に輝度センサ12による凹凸が生じず、フラットな表示画面Sを実現することができる。   Further, in the present embodiment, since the luminance sensor 12 is also provided in the vicinity of the dummy pixel Pd provided in the folded portion R1, a flat display screen S is realized without causing unevenness due to the luminance sensor 12 on the display side. can do.

次に、上記実施の形態に係るモジュールの変形例(変形例1〜3)について説明する。以下では、上記実施の形態のモジュール1と同様の構成要素については同一の符号を付し、適宜説明を省略する。   Next, modified examples (modified examples 1 to 3) of the module according to the above embodiment will be described. Below, the same code | symbol is attached | subjected about the component similar to the module 1 of the said embodiment, and description is abbreviate | omitted suitably.

(変形例1)
図11は、変形例1に係るモジュール2の断面構成を表したものである。このモジュール2は、上記実施の形態のモジュール1と同様、パネル基板10aに表示画素Prおよびダミー画素Pdを配設してなる表示パネル、回路部11および輝度センサ12を備えたものである。また、表示画面Sのうち有効表示領域SAに表示画素Prが設けられると共に、周辺領域SBに折り返し部R2が設けられ、この折り返し部R2にダミー画素Pdが配設されている。折り返し部R2は、上記実施の形態と同様、パネル基板20aの一部が背面側に折れ曲がった状態で保持(または固定)されてなる。パネル基板20aは、上記実施の形態のパネル基板10aと同様の材料、厚みにより構成されている。
(Modification 1)
FIG. 11 illustrates a cross-sectional configuration of the module 2 according to the first modification. Similar to the module 1 of the above-described embodiment, the module 2 includes a display panel in which the display pixels Pr and the dummy pixels Pd are disposed on the panel substrate 10a, a circuit unit 11, and a luminance sensor 12. In addition, the display pixel Pr is provided in the effective display area SA of the display screen S, and the folded part R2 is provided in the peripheral area SB, and the dummy pixel Pd is provided in the folded part R2. Similar to the above-described embodiment, the folded portion R2 is held (or fixed) in a state in which a part of the panel substrate 20a is bent to the back side. The panel substrate 20a is made of the same material and thickness as the panel substrate 10a of the above embodiment.

但し、本変形例では、折り返し部R2の形状が上記実施の形態の折り返し部R1の形状と異なっている。具体的には、折り返し部R2は、パネル基板20aの有効表示領域SAの縁部近傍から円弧状に折り曲げられてなるが、その曲面の曲率が上記実施の形態の折り返し部R1よりも小さくなっている。また、折り返し部R2のうち端部20a1側の一部が、パネル基板20aの裏面に平行な方向に沿うように保持され、折り返し部R2全体の形状がU字状となっている。この折り返し部R2の端部20a1に沿って複数のダミー画素Pdがライン状に設けられ、各ダミー画素Pd上に輝度センサ12が配設されている。輝度センサ12は、配線21により回路部11に接続されている。   However, in this modification, the shape of the folded portion R2 is different from the shape of the folded portion R1 of the above embodiment. Specifically, the folded portion R2 is bent in an arc shape from the vicinity of the edge of the effective display area SA of the panel substrate 20a, but the curvature of the curved surface is smaller than that of the folded portion R1 of the above embodiment. Yes. Further, a part of the folded portion R2 on the end 20a1 side is held along a direction parallel to the back surface of the panel substrate 20a, and the entire folded portion R2 has a U-shape. A plurality of dummy pixels Pd are provided in a line along the end 20a1 of the folded portion R2, and the luminance sensor 12 is disposed on each dummy pixel Pd. The luminance sensor 12 is connected to the circuit unit 11 by a wiring 21.

このように、折り返し部R2の形状はU字状であってもよいし、曲面部分の曲率も特に限定されない。また、折り返し部の折り曲げ形状は必ずしも円弧状でなくともよく、角のある「コ」の字状や「V」字状に折り曲げられていてもよい。あるいは、パネル基板の一部を背面側に折り畳んだような形状とし、周辺領域SBにおいてパネル基板同士が重ね合わせられていてもよい。いずれの場合であっても、折り返し部として、パネル基板が背面側に折り曲げられてなる形状を有し、その折り返し部にダミー画素Pdが設けられていれば、上記実施の形態と同等の効果を得ることができる。   Thus, the shape of the folded portion R2 may be U-shaped, and the curvature of the curved surface portion is not particularly limited. Further, the folded shape of the folded portion does not necessarily have to be an arc shape, and may be bent into a square “U” shape or “V” shape. Alternatively, a part of the panel substrate may be folded to the back side, and the panel substrates may be overlapped in the peripheral region SB. In any case, as long as the folded portion has a shape in which the panel substrate is folded to the back side, and the dummy pixel Pd is provided in the folded portion, the same effect as in the above embodiment is obtained. Obtainable.

(変形例2)
図12は、変形例2に係るモジュール3の断面構成を表したものである。このモジュール3は、上記変形例1のモジュール2と同様、パネル基板20aに表示画素Prおよびダミー画素Pdを配設してなる表示パネル、回路部11および輝度センサ12を備えたものである。また、表示画面Sのうち、有効表示領域SAには表示画素Prが設けられると共に、周辺領域SBにはU字状の折り返し部R2が形成され、この折り返し部R2にダミー画素Pdが設けられている。ダミー画素Pd上には輝度センサ12が配設され、この輝度センサ12は配線21により回路部11に接続されている。
(Modification 2)
FIG. 12 illustrates a cross-sectional configuration of the module 3 according to the second modification. Similar to the module 2 of the first modification, the module 3 includes a display panel in which the display pixels Pr and the dummy pixels Pd are arranged on the panel substrate 20a, a circuit unit 11, and a luminance sensor 12. Further, in the display screen S, the display pixel Pr is provided in the effective display area SA, the U-shaped folded portion R2 is formed in the peripheral area SB, and the dummy pixel Pd is provided in the folded portion R2. Yes. A luminance sensor 12 is disposed on the dummy pixel Pd, and the luminance sensor 12 is connected to the circuit unit 11 by a wiring 21.

但し、本変形例では、折り返し部R2の内側の空隙R2a(パネル基板20aの折り曲げよって挟まれる領域)に、熱伝導性を有する均熱材30(熱伝導部材)が挿設されている。均熱材30は、空隙R2aにおいて、対向するパネル基板20aの裏面に密着するように設けられている。このような均熱材30としては、例えばシリコン等を含む放熱グリスが挙げられる。尚、図12では、空隙R2aの一部(端部20a1側の一部)に均熱材30を設けるようにしたが、均熱材30は、空隙R2aを隙間なく埋めるように形成されていてもよい。また、パネル面内において、ダミー画素Pdの設置領域に対応して部分的に点在して設けられていてもよいし、複数のダミー画素Pdが配設されたラインに沿うように直線状に設けられていてもよい。   However, in the present modification, a heat-equalizing material 30 (heat conduction member) having thermal conductivity is inserted in a gap R2a inside the folded portion R2 (a region sandwiched by bending the panel substrate 20a). The soaking material 30 is provided in close contact with the back surface of the opposing panel substrate 20a in the gap R2a. An example of the soaking material 30 is heat dissipating grease containing silicon or the like. In FIG. 12, the heat equalizing material 30 is provided in a part of the gap R2a (part on the end 20a1 side), but the heat equalizing material 30 is formed so as to fill the gap R2a without any gap. Also good. Further, in the panel surface, it may be provided in a partly scattered manner corresponding to the installation area of the dummy pixels Pd, or linearly along a line in which the plurality of dummy pixels Pd are arranged. It may be provided.

本変形例では、このような構成により、上記実施の形態と同等の効果を得ることができると共に、折り返し部R2の内側に均熱材30設けることにより、互いに離れた位置に配設されたダミー画素Pdおよび表示画素Prの各温度条件を略同一とすることができる。   In the present modification, the same effects as those of the above-described embodiment can be obtained by such a configuration, and dummy members disposed at positions separated from each other by providing the heat equalizing material 30 inside the folded portion R2. Each temperature condition of the pixel Pd and the display pixel Pr can be made substantially the same.

ここで、図13に、3つの温度条件(低,中(標準),高)下における有機EL素子の発光輝度の時間的変化を示す。上記実施の形態において、発光輝度が経時変化だけでなく、信号積算値によって変化することは既に述べたが、図13に示したように、発光輝度は更に、温度条件によっても変化する。具体的には、高温度条件下では、通常時(標準)よりも輝度低下が大きく、低温度条件下では、通常時(標準)よりも輝度低下が小さくなる傾向を示す。   Here, FIG. 13 shows temporal changes in the light emission luminance of the organic EL element under three temperature conditions (low, medium (standard), and high). In the above-described embodiment, it has already been described that the light emission luminance varies not only with the change with time but also with the integrated signal value. However, as shown in FIG. 13, the light emission luminance further varies with the temperature condition. Specifically, the brightness decrease tends to be larger than usual (standard) under high temperature conditions, and the brightness decrease tends to be smaller than normal (standard) under low temperature conditions.

従って、上記のように、表示画素Prおよびダミー画素Pdにおける各温度条件が略同一であることにより、ダミー画素Pdを用いた表示画素Prの劣化検出精度を向上させることができる。よって、上記実施の形態と同等の効果を得ることができると共に、より高画質な映像表示を実現することができる。   Therefore, as described above, since the temperature conditions in the display pixel Pr and the dummy pixel Pd are substantially the same, the deterioration detection accuracy of the display pixel Pr using the dummy pixel Pd can be improved. Therefore, the same effect as that of the above embodiment can be obtained, and a higher quality image display can be realized.

(変形例3)
図14は、変形例3に係るモジュール4の断面構成を表したものである。このモジュール4は、上記変形例2のモジュール3の構成において、折り返し部R2の空隙R2aに更に温度センサ40を配設したものである。温度センサ40は、例えば空隙R2aにおいて、均熱材30に埋設されており、配線22によって回路部11に接続されている。回路部11は、上記実施の形態と同様、劣化補正部130とパネル駆動部120とを有するものである。劣化補正部130は、劣化率に基づき入力映像信号D0を補正し、パネル駆動部120は、補正後の映像信号D1を用いて表示画素Prの表示駆動を行うようになっている。
(Modification 3)
FIG. 14 illustrates a cross-sectional configuration of the module 4 according to the third modification. This module 4 has a configuration in which the temperature sensor 40 is further disposed in the gap R2a of the folded portion R2 in the configuration of the module 3 of the second modification. For example, the temperature sensor 40 is embedded in the soaking material 30 in the gap R <b> 2 a and is connected to the circuit unit 11 by the wiring 22. The circuit unit 11 includes a deterioration correction unit 130 and a panel driving unit 120 as in the above embodiment. The deterioration correcting unit 130 corrects the input video signal D0 based on the deterioration rate, and the panel driving unit 120 performs display driving of the display pixel Pr using the corrected video signal D1.

本変形例では、その劣化補正部130が、輝度センサ12から得られる輝度信号と共に、温度センサ40により得られる温度データを用いて劣化補正処理を行う。図15に、劣化補正部130の機能ブロック図を示す。このように、劣化補正部130は、例えば劣化率算出部111、補正係数算出部131、補正演算部113および映像信号積算部114を備えている。   In this modification, the deterioration correction unit 130 performs the deterioration correction process using the temperature data obtained by the temperature sensor 40 together with the luminance signal obtained from the luminance sensor 12. FIG. 15 shows a functional block diagram of the deterioration correction unit 130. As described above, the deterioration correction unit 130 includes, for example, the deterioration rate calculation unit 111, the correction coefficient calculation unit 131, the correction calculation unit 113, and the video signal integration unit 114.

劣化率算出部111は、上記実施の形態と同様、ダミー画素信号D10に基づいて劣化率と共にダミー信号積算値を算出し、これらを補正係数算出用データ群D11として補正係数算出部131へ出力する。映像信号積算部114についても、上記実施の形態と同様で、映像信号D1を用いて映像信号積算値を算出し、これらを映像信号積算値データD14として補正係数算出部131へ出力する。   The deterioration rate calculation unit 111 calculates a dummy signal integrated value together with the deterioration rate based on the dummy pixel signal D10, and outputs these to the correction coefficient calculation unit 131 as a correction coefficient calculation data group D11, as in the above embodiment. . Similarly to the above embodiment, the video signal integration unit 114 calculates the video signal integration value using the video signal D1, and outputs these to the correction coefficient calculation unit 131 as video signal integration value data D14.

そして、補正係数算出部131が、それらの補正係数算出用データ群D11および映像信号積算値データD14を用いて補正係数Kを算出する。この際、本変形例では、温度センサ40から得られた温度データD20が補正係数算出部131へ入力され、環境温度についても考慮した上で補正係数Kを算出する。即ち、例えば上記式(B)によって表される補正係数Kに対し、更に温度条件に応じた補正を行う。例えば、補正係数算出部131が、温度条件に基づいて補正係数Kを適切な値に補正するためのテーブルを保持しており、このテーブルを用いて、入力された温度データD20に基づく補正係数Kの補正を行う。上述のように、発光特性の劣化は高温度条件下において大きく、低温度条件下において小さくなることから、このような温度条件による特性変化を考慮して補正係数Kを算出(補正)することにより、劣化補正精度が向上する。よって、上記実施の形態と同等の効果を得ると共に、温度条件を補正係数算出時の算出パラメータとして用いることにより、上記変形例2よりも高画質な映像表示を実現することができる。   Then, the correction coefficient calculation unit 131 calculates the correction coefficient K using the correction coefficient calculation data group D11 and the video signal integrated value data D14. At this time, in this modification, the temperature data D20 obtained from the temperature sensor 40 is input to the correction coefficient calculation unit 131, and the correction coefficient K is calculated in consideration of the environmental temperature. That is, for example, the correction coefficient K represented by the above formula (B) is further corrected according to the temperature condition. For example, the correction coefficient calculation unit 131 holds a table for correcting the correction coefficient K to an appropriate value based on the temperature condition, and using this table, the correction coefficient K based on the input temperature data D20. Perform the correction. As described above, the deterioration of the light emission characteristic is large under high temperature conditions and is small under low temperature conditions. Therefore, by calculating (correcting) the correction coefficient K in consideration of the characteristic change due to such temperature conditions. Deterioration correction accuracy is improved. Therefore, an effect equivalent to that of the above-described embodiment can be obtained, and an image display with higher image quality than that of Modification 2 can be realized by using the temperature condition as a calculation parameter when calculating the correction coefficient.

尚、上記変形例3では、温度センサ40が均熱材30に埋設されている場合を例に挙げて説明したが、温度センサ40の設置場所は、特に限定されない。例えば、温度センサ40は、均熱材30の表面に接触した状態で配置されていてもよく、均熱材30の近傍に配置されていてもよい。また、均熱材30は必ずしも設けられていなくともよく、即ち上記実施の形態や変形例1におけるモジュールの折り返し部の内側あるいはその近傍に温度センサ40を配設するようにしてもよい。   In the third modification, the case where the temperature sensor 40 is embedded in the soaking material 30 has been described as an example, but the installation location of the temperature sensor 40 is not particularly limited. For example, the temperature sensor 40 may be disposed in contact with the surface of the soaking material 30 or may be disposed in the vicinity of the soaking material 30. Further, the soaking material 30 is not necessarily provided, that is, the temperature sensor 40 may be disposed inside or in the vicinity of the folded portion of the module in the above-described embodiment or modification 1.

<適用例>
続いて、図16〜図20を参照して、上記実施の形態および変形例1〜3で説明した各モジュール(モジュール1〜4)の適用例(適用例1〜5)について説明する。次に示すように、これらのモジュールは、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用可能である。尚、以下では、モジュール1を例に挙げて説明する。
<Application example>
Next, with reference to FIGS. 16 to 20, application examples (application examples 1 to 5) of the modules (modules 1 to 4) described in the above embodiment and modification examples 1 to 3 will be described. As will be described below, these modules can be applied to electronic devices in various fields that display a video signal input from the outside or a video signal generated inside as an image or video. Hereinafter, the module 1 will be described as an example.

(適用例1)
図16は、テレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300にモジュール1が組み込まれている。
(Application example 1)
FIG. 16 illustrates the appearance of a television device. This television apparatus has, for example, a video display screen unit 300 including a front panel 310 and a filter glass 320, and the module 1 is incorporated in the video display screen unit 300.

(適用例2)
図17は、デジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、この表示部420にモジュール1が組み込まれている。
(Application example 2)
FIG. 17 shows the appearance of a digital camera. The digital camera includes, for example, a flash light emitting unit 410, a display unit 420, a menu switch 430, and a shutter button 440, and the module 1 is incorporated in the display unit 420.

(適用例3)
図18は、ノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、この表示部530にモジュール1が組み込まれている。
(Application example 3)
FIG. 18 shows the appearance of a notebook personal computer. The notebook personal computer has, for example, a main body 510, a keyboard 520 for inputting characters and the like, and a display unit 530 for displaying an image. The module 1 is incorporated in the display unit 530.

(適用例4)
図19は、ビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有している。そして、この表示部640にモジュール1が組み込まれている。
(Application example 4)
FIG. 19 shows the appearance of the video camera. This video camera includes, for example, a main body 610, a subject photographing lens 620 provided on the front side surface of the main body 610, a start / stop switch 630 at the time of photographing, and a display 640. The module 1 is incorporated in the display unit 640.

(適用例5)
図20は、携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そして、これらのうちのディスプレイ740またはサブディスプレイ750にモジュール1が組み込まれている。
(Application example 5)
FIG. 20 shows the appearance of a mobile phone. For example, the mobile phone is obtained by connecting an upper housing 710 and a lower housing 720 with a connecting portion (hinge portion) 730, and includes a display 740, a sub-display 750, a picture light 760, and a camera 770. Yes. Of these, the module 1 is incorporated in the display 740 or the sub-display 750.

以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、パネル基板の矩形状の短辺側の一部を折り曲げてなる折り返し部を例に挙げて説明したが、パネル基板の他の部分を背面側に折り曲げて折り返し部を形成してもよい。例えば、折り返し部は、パネル基板の矩形状の長辺側を背面側に折り曲げられてなるものであってもよい。また、必ずしも矩形状の対向する2辺に設ける必要はなく、矩形状のいずれか1辺あるいは4辺全部に設けるようにしてもよい。   While the present invention has been described with reference to the embodiments and modifications, the present invention is not limited to these embodiments and the like, and various modifications can be made. For example, in the above-described embodiment and the like, the folded portion formed by folding a part of the rectangular short side of the panel substrate is described as an example, but the folded portion is formed by folding the other portion of the panel substrate to the back side. May be formed. For example, the folded portion may be formed by bending the long side of the rectangular shape of the panel substrate to the back side. In addition, it is not always necessary to provide the two rectangular opposite sides, and it may be provided on any one side or all four sides of the rectangular shape.

また、上記実施の形態等では、ダミー画素Pdを、パネル基板において表示画素Prと同一面(連続する面)に設けられている場合を例に挙げて説明したが、ダミー画素Pdを設置する面は、必ずしも表示画素Prと同一の面(折り返し部外側の面)でなくともよい。即ち、ダミー画素Pdは、表示画素Prと異なる面(折り返し部内側の面)上に設けられていてもよい。   In the above-described embodiment and the like, the case where the dummy pixel Pd is provided on the same surface (continuous surface) as the display pixel Pr on the panel substrate has been described as an example, but the surface on which the dummy pixel Pd is provided. May not necessarily be the same surface as the display pixel Pr (surface outside the folded portion). That is, the dummy pixel Pd may be provided on a surface different from the display pixel Pr (surface inside the folded portion).

更に、上記実施の形態等では、走査線駆動回路23、信号線駆動回路24および電源線駆動回路25における駆動動作を、タイミング生成回路22が制御する場合について説明したが、他の回路がこれらの駆動動作を制御するようにしてもよい。また、このような走査線駆動回路23、信号線駆動回路24および電源線駆動回路25に対する制御は、ハードウェア(回路)で行われるようにしてもよいし、ソフトウェア(プログラム)で行われるようにしてもよい。   Further, in the above-described embodiment and the like, the case where the timing generation circuit 22 controls the driving operation in the scanning line driving circuit 23, the signal line driving circuit 24, and the power supply line driving circuit 25 has been described. The drive operation may be controlled. The scanning line driving circuit 23, the signal line driving circuit 24, and the power supply line driving circuit 25 may be controlled by hardware (circuit) or software (program). May be.

1〜4…モジュール、10…表示パネル、10a,20a…パネル基板、11…回路部、12…輝度センサ、13,21,22…配線、110,130…劣化補正部、111…劣化率算出部、112,131…補正係数算出部、113…補正演算部、114…映像信号積算部、120…パネル駆動部、121…映像信号処理回路、122…タイミング生成回路、123…走査線駆動回路、124…信号線駆動回路、125…電源線駆動回路、R1,R2…折り返し部、Pr…表示画素、Pd…ダミー画素、D0…入力映像信号、D1…映像信号、WSL…走査線、DTL…信号線、DSL…電源線。   DESCRIPTION OF SYMBOLS 1-4 ... Module, 10 ... Display panel, 10a, 20a ... Panel board | substrate, 11 ... Circuit part, 12 ... Luminance sensor, 13, 21, 22 ... Wiring, 110, 130 ... Deterioration correction part, 111 ... Deterioration rate calculation part 112, 131 ... correction coefficient calculation unit, 113 ... correction operation unit, 114 ... video signal integration unit, 120 ... panel drive unit, 121 ... video signal processing circuit, 122 ... timing generation circuit, 123 ... scanning line drive circuit, 124 ... Signal line drive circuit, 125 ... Power supply line drive circuit, R1, R2 ... Folding part, Pr ... Display pixel, Pd ... Dummy pixel, D0 ... Input video signal, D1 ... Video signal, WSL ... Scanning line, DTL ... Signal line DSL ... Power line.

Claims (6)

表面に有効表示領域を有し、前記有効表示領域の周辺領域の一部に背面側への折り返し部を有する基板と、
それぞれが発光素子を含み、前記有効表示領域に設けられた複数の表示画素と、
前記折り返し部に設けられ、それぞれが各表示画素と同一の構成を有する複数の劣化検出用画素と
を備えた表示パネル。
A substrate having an effective display area on the surface, and having a folded portion on the back side in a part of a peripheral area of the effective display area;
A plurality of display pixels each including a light emitting element and provided in the effective display area;
A display panel comprising a plurality of deterioration detection pixels provided in the folded portion, each having the same configuration as each display pixel.
表面に有効表示領域を有し、前記有効表示領域の周辺領域の一部に背面側への折り返し部を有する基板と、
それぞれが発光素子を含み、前記有効表示領域に設けられた複数の表示画素と、
前記折り返し部に設けられ、それぞれが各表示画素と同一の構成を有する複数の劣化検出用画素と、
前記複数の劣化検出用画素のそれぞれに対向して設けられると共に、各劣化検出用画素の発光光に基づく輝度信号を取得する輝度センサと
を備えたモジュール。
A substrate having an effective display area on the surface, and having a folded portion on the back side in a part of a peripheral area of the effective display area;
A plurality of display pixels each including a light emitting element and provided in the effective display area;
A plurality of deterioration detection pixels provided in the folded portion, each having the same configuration as each display pixel;
And a luminance sensor that is provided opposite to each of the plurality of deterioration detection pixels and that acquires a luminance signal based on light emitted from each of the deterioration detection pixels.
各表示画素の発光特性の劣化に応じて、入力映像信号の階調値を補正する劣化補正部を更に備え、
前記劣化補正部は、
前記輝度センサから得られた輝度信号に基づいて、各劣化検出用画素における劣化率を算出する劣化率算出部と、
前記劣化率算出部により算出された劣化率に基づいて、前記入力映像信号を補正するための補正係数を算出する補正係数算出部と、
前記補正係数算出部により算出された補正係数に基づいて、前記入力映像信号を補正する
請求項2に記載のモジュール。
A deterioration correction unit that corrects the gradation value of the input video signal in accordance with the deterioration of the light emission characteristics of each display pixel,
The deterioration correction unit is
A deterioration rate calculation unit that calculates a deterioration rate in each deterioration detection pixel based on the luminance signal obtained from the luminance sensor;
A correction coefficient calculation unit that calculates a correction coefficient for correcting the input video signal based on the deterioration rate calculated by the deterioration rate calculation unit;
The module according to claim 2, wherein the input video signal is corrected based on the correction coefficient calculated by the correction coefficient calculation unit.
前記折り返し部の内側に熱伝導部材が挿設されている
請求項3に記載のモジュール。
The module according to claim 3, wherein a heat conducting member is inserted inside the folded portion.
前記折り返し部の内側またはその近傍に温度センサを更に備え、
前記補正係数算出部は、前記温度センサにより検出された温度を考慮して、前記補正係数を算出する
請求項3または請求項4に記載のモジュール。
A temperature sensor is further provided inside or near the folded portion,
The module according to claim 3, wherein the correction coefficient calculation unit calculates the correction coefficient in consideration of a temperature detected by the temperature sensor.
表面に有効表示領域を有し、前記有効表示領域の周辺領域の一部に背面側への折り返し部を有する基板と、
それぞれが発光素子を含み、前記有効表示領域に設けられた複数の表示画素と、
前記折り返し部に設けられ、それぞれが各表示画素と同一の構成を有する複数の劣化検出用画素と
を有する表示パネルを備えた電子機器。
A substrate having an effective display area on the surface, and having a folded portion on the back side in a part of a peripheral area of the effective display area;
A plurality of display pixels each including a light emitting element and provided in the effective display area;
An electronic apparatus including a display panel provided in the folded portion and having a plurality of deterioration detection pixels each having the same configuration as each display pixel.
JP2009230792A 2009-10-02 2009-10-02 Display panel, module, and electronic apparatus Pending JP2011082213A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009230792A JP2011082213A (en) 2009-10-02 2009-10-02 Display panel, module, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009230792A JP2011082213A (en) 2009-10-02 2009-10-02 Display panel, module, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2011082213A true JP2011082213A (en) 2011-04-21

Family

ID=44075999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009230792A Pending JP2011082213A (en) 2009-10-02 2009-10-02 Display panel, module, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2011082213A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014512556A (en) * 2011-02-28 2014-05-22 アップル インコーポレイテッド Display with minimum border
JP2015011279A (en) * 2013-07-01 2015-01-19 パイオニア株式会社 Light-emitting device
WO2017033709A1 (en) * 2015-08-24 2017-03-02 三菱電機株式会社 Led display device and method for correcting luminance thereof
US9905619B2 (en) 2014-05-12 2018-02-27 Samsung Display Co., Ltd. Display device and manufacturing method of the same
JP2018087974A (en) * 2016-11-28 2018-06-07 エルジー ディスプレイ カンパニー リミテッド Organic light-emitting display device and drive method thereof
WO2019058442A1 (en) * 2017-09-20 2019-03-28 シャープ株式会社 Display device and method for driving display device
JP2022042746A (en) * 2020-09-03 2022-03-15 株式会社Joled Display device and method for driving display device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014512556A (en) * 2011-02-28 2014-05-22 アップル インコーポレイテッド Display with minimum border
JP2015011279A (en) * 2013-07-01 2015-01-19 パイオニア株式会社 Light-emitting device
US9905619B2 (en) 2014-05-12 2018-02-27 Samsung Display Co., Ltd. Display device and manufacturing method of the same
WO2017033709A1 (en) * 2015-08-24 2017-03-02 三菱電機株式会社 Led display device and method for correcting luminance thereof
JPWO2017033709A1 (en) * 2015-08-24 2017-11-30 三菱電機株式会社 LED display device and brightness correction method thereof
CN107924659A (en) * 2015-08-24 2018-04-17 三菱电机株式会社 LED display and its brightness correcting method
CN107924659B (en) * 2015-08-24 2020-08-28 三菱电机株式会社 LED display device and brightness correction method thereof
JP2018087974A (en) * 2016-11-28 2018-06-07 エルジー ディスプレイ カンパニー リミテッド Organic light-emitting display device and drive method thereof
US10629118B2 (en) 2016-11-28 2020-04-21 Lg Display Co., Ltd. Organic light emitting display device and method for driving the same
WO2019058442A1 (en) * 2017-09-20 2019-03-28 シャープ株式会社 Display device and method for driving display device
JP2022042746A (en) * 2020-09-03 2022-03-15 株式会社Joled Display device and method for driving display device
JP7443201B2 (en) 2020-09-03 2024-03-05 JDI Design and Development 合同会社 Display device and display device driving method

Similar Documents

Publication Publication Date Title
JP5246433B2 (en) Display device
US11462156B2 (en) Display device and method of driving display device
US8493294B2 (en) Display device and electronic apparatus
JP5310372B2 (en) Display device, luminance degradation correction method, and electronic device
JP5481902B2 (en) Display panel and display device
KR100804529B1 (en) Organic light emitting display apparatus and driving method thereof
JP2008176115A (en) Display apparatus, control computation unit, and display driving method
JP2015225150A (en) Display device and electronic apparatus
CN112102775B (en) Display device and brightness compensation method thereof
JP2011082213A (en) Display panel, module, and electronic apparatus
JP2011065047A (en) Display device
JP2011209405A (en) Display device and electronic device
JP2011076025A (en) Display device, driving method for display device and electronic apparatus
JP5124939B2 (en) Self-luminous display device, conversion table update device, and program
JP2007164003A (en) Self-luminous display device, image processing device, lighting time length control device, and program
JP5680814B2 (en) Image display device
JP2008145835A (en) Self-luminous display apparatus, white balance adjustment circuit, and white balance adjustment method
JP2008185670A (en) Organic electroluminescence display device, control method of organic electroluminescence display device, and electronic equipment
JP2012058634A (en) Display device, method for driving the same and electronic equipment
JP2015056800A (en) Image signal processing circuit, method of processing image signal and display device
JP2008181005A (en) Luminance characteristic correction device, electroluminescence display device, electronic equipment, luminance characteristic correction method, and computer program
JP2014029428A (en) Signal processing circuit, display device, electrical apparatus, and signal processing method
JP2007240798A (en) Spontaneous light emission display device, gray scale value/deterioration quantity conversion table updating device, and input display data correcting device and program
JP4882379B2 (en) Self-luminous display device, conversion table update device, correction amount determination device, and program
JP2013057726A (en) Display panel, display device and, electronic device