JP2011077905A

JP2011077905A - Driver circuit and optical disk device

Info

Publication number: JP2011077905A
Application number: JP2009228264A
Authority: JP
Inventors: Masahiro Nakajima; 正博中島; Hideyoshi Ichinohe; 秀好一戸
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2009-09-30
Filing date: 2009-09-30
Publication date: 2011-04-14

Abstract

<P>PROBLEM TO BE SOLVED: To provide a driver circuit making a high-speed differential offset adjustment without influencing a signal line while suppressing increases in power consumption and mounting area, and also to provide an optical disk device. <P>SOLUTION: The driver circuit has: a basic circuit 100 which is supplied with a differential input signal and extracts at least a positive-side signal or negative-side signal of a differential output signal; and a replica circuit 200 which is supplied with the differential input signal to the basic circuit 100 and extracts at least the negative-side signal or positive-side signal of the differential output signal. The replica circuit 200 has circuits equivalent to the basic circuit 100, and extracts the positive-side or negative-side signal of the differential output signal from the circuits supplied with the same differential input signal. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、差動オフセット制御機能を有する高帯域のドライバ回路およびそれを用いた光ディスク装置に関するものである。 The present invention relates to a high-band driver circuit having a differential offset control function and an optical disk apparatus using the same.

差動オフセット制御機能を有する高帯域のドライバ回路としては、以下の第１〜第３の構成が一般的である。 As high-band driver circuits having a differential offset control function, the following first to third configurations are common.

図１は、差動オフセット制御機能を有する高帯域の一般的なドライバ回路の第１の構成例を示す回路図である。 FIG. 1 is a circuit diagram showing a first configuration example of a general high-band driver circuit having a differential offset control function.

図１のドライバ回路ＤＲＶ１は、ハイパスフィルタ（ＨＰＦ）１ｐ，１ｎ、バッファ２ｐ，２ｎにより構成されている。
ＨＰＦ１ｐは、キャパシタＣ１ｐ、抵抗素子Ｒ１ｐ、および可変電源Ｖｃｏｍｐ１を有する。ＨＰＦ１ｎは、キャパシタＣ１ｎ、抵抗素子Ｒ１ｎ、および可変電源Ｖｃｏｍｎ１を有する。
このドライバ回路ＤＲＶ１は、ＨＰＦ１ｐ、１ｎのリファレンス電圧を制御する。 The driver circuit DRV1 in FIG. 1 includes high pass filters (HPF) 1p and 1n and buffers 2p and 2n.
The HPF 1p includes a capacitor C1p, a resistance element R1p, and a variable power supply Vcom. has p1. The HPF 1n includes a capacitor C1n, a resistance element R1n, and a variable power source Vcom. n1.
The driver circuit DRV1 controls the reference voltages of the HPFs 1p and 1n.

図２は、差動オフセット制御機能を有する高帯域の一般的なドライバ回路の第２の構成例を示す回路図である。 FIG. 2 is a circuit diagram showing a second configuration example of a general high-band driver circuit having a differential offset control function.

図２のドライバ回路ＤＲＶ２は、オペアンプ３ｐ、３ｎ、抵抗素子Ｒ２ｐ，Ｒ３ｐ，Ｒ４ｐ，Ｒ５ｐ、Ｒ２ｎ，Ｒ３ｎ，Ｒ４ｎ，Ｒ５ｎ、および可変電源Ｖｃｏｍｐ２，可変電源Ｖｃｏｍｎ２を有する。
このドライバ回路ＤＲＶ２は、オペアンプ３ｐ，３ｎのリファレンス電圧Ｖｒｅｆにオフセット調整機能が付加されている。 The driver circuit DRV2 of FIG. 2 includes operational amplifiers 3p and 3n, resistance elements R2p, R3p, R4p, R5p, R2n, R3n, R4n, R5n, and a variable power supply Vcom. p2, variable power supply Vcom n2.
In the driver circuit DRV2, an offset adjustment function is added to the reference voltage Vref of the operational amplifiers 3p and 3n.

図３は、差動オフセット制御機能を有する高帯域の一般的なドライバ回路の第３の構成例を示す回路図である。 FIG. 3 is a circuit diagram showing a third configuration example of a general high-band driver circuit having a differential offset control function.

図３のドライバ回路ＤＲＶ３は、差動アンプ（Ｇｍアンプ）４，５を用いて構成される。
このドライバ回路ＤＲＶ３は、電流電圧変換係数Ｇｍを用いた差動アンプ５に電流を注入することにより、オフセット調整機能を付加している。 The driver circuit DRV3 in FIG. 3 is configured using differential amplifiers (Gm amplifiers) 4 and 5.
The driver circuit DRV3 adds an offset adjustment function by injecting a current into the differential amplifier 5 using the current-voltage conversion coefficient Gm.

また、特許文献１には、差動オフセット制御機能として、図３と類似した構成を用いた回路が開示されている。 Further, Patent Document 1 discloses a circuit using a configuration similar to that of FIG. 3 as a differential offset control function.

特開２００４−８７７４２号公報JP 2004-87742 A

しかしながら、図１のドライバ回路は、ＨＰＦの時定数により、ダイナミックなオフセット調整が困難である。 However, the driver circuit of FIG. 1 is difficult to perform dynamic offset adjustment due to the time constant of HPF.

図２のドライバ回路は、オフセット調整回路や周辺回路も高い帯域が必要となるため、消費電力、実装面積が増大するという不利益がある。 The driver circuit of FIG. 2 has a disadvantage that the power consumption and the mounting area increase because the offset adjustment circuit and the peripheral circuit require a high band.

図３のドライバ回路は、出力負荷の変化や、ダイナミック動作によるスイッチングノイズの影響が大きいという不利益がある。 The driver circuit of FIG. 3 has a disadvantage that the influence of switching noise due to a change in output load or dynamic operation is large.

また、特許文献１に開示された回路では、信号線に直接電流を注入するため、利得や帯域の変動が懸念される。 In the circuit disclosed in Patent Document 1, since current is directly injected into the signal line, there is a concern about fluctuations in gain and bandwidth.

本発明は、消費電力、実装面積の増大を抑止しつつ、信号線に影響を与えることなく、高速差動オフセット調整を実現することが可能なドライバ回路および光ディスク装置を提供することにある。 An object of the present invention is to provide a driver circuit and an optical disc apparatus capable of realizing high-speed differential offset adjustment without affecting signal lines while suppressing increase in power consumption and mounting area.

本発明の第１の観点のドライバ回路は、差動入力信号が供給され、差動出力信号の少なくとも正側信号または負側信号を取り出し可能な基本回路と、上記基本回路への上記差動入力信号が与えられ、上記差動出力信号の少なくとも負側信号または正側信号を取り出し可能なレプリカ回路と、を有し、上記基本回路は、差動入力端子に上記差動入力信号が入力され、差動出力端子から差動信号を出力する第１の差動アンプと、差動入力端子が上記第１の差動アンプの出力差動信号の第１の差動出力ラインに接続され、差動出力端子から差動信号を上記第１の差動アンプの差動信号の上記第１の差動出力ラインに極性が合うように出力する第２の差動アンプと、調整信号に応じて電圧可変な第１のリファレンス電圧を供給する第１の電圧源と、出力する差動信号の正側信号と負側信号との中点電圧と上記第１のリファレンス電圧とを比較し、その誤差に応じて上記第１の差動アンプおよび上記第２の差動アンプをフィードバック制御する第１のコモンモードフィードバック回路と、を含み、上記レプリカ回路は、差動入力端子に上記差動入力信号が入力され、差動出力端子から差動信号を出力する第３の差動アンプと、差動入力端子が上記第３の差動アンプの出力差動信号の第２の差動出力ラインに接続され、差動出力端子から差動信号を上記第３の差動アンプの差動信号の上記第２の差動出力ラインに極性が合うように出力する第４の差動アンプと、調整信号に応じて電圧可変な第２のリファレンス電圧を供給する第２の電圧源と、出力する差動信号の正側信号と負側信号との中点電圧と上記第２のリファレンス電圧とを比較し、その誤差に応じて上記第３の差動アンプおよび上記第４の差動アンプをフィードバック制御する第２のコモンモードフィードバック回路と、を含む。 A driver circuit according to a first aspect of the present invention includes a basic circuit that is supplied with a differential input signal and can extract at least a positive signal or a negative signal of a differential output signal, and the differential input to the basic circuit. And a replica circuit capable of extracting at least a negative signal or a positive signal of the differential output signal, and the basic circuit has the differential input signal input to a differential input terminal, A first differential amplifier that outputs a differential signal from the differential output terminal; and a differential input terminal connected to the first differential output line of the output differential signal of the first differential amplifier; A second differential amplifier that outputs a differential signal from an output terminal so that the polarity of the differential signal of the differential signal of the first differential amplifier is matched to the first differential output line; and a voltage variable according to the adjustment signal A first voltage source for supplying a first reference voltage, The midpoint voltage of the positive signal and the negative signal of the differential signal to be compared is compared with the first reference voltage, and the first differential amplifier and the second differential amplifier are compared according to the error. A first common mode feedback circuit for feedback control, wherein the replica circuit receives the differential input signal at a differential input terminal and outputs a differential signal from the differential output terminal. The amplifier and the differential input terminal are connected to the second differential output line of the output differential signal of the third differential amplifier, and the differential signal is sent from the differential output terminal to the difference of the third differential amplifier. A fourth differential amplifier that outputs the dynamic signal so that the polarity is matched to the second differential output line; a second voltage source that supplies a second reference voltage whose voltage is variable according to the adjustment signal; The midpoint power of the positive and negative signals of the differential signal to be output And then comparing the second reference voltage, and a second common mode feedback circuit for feedback control of the third differential amplifier and the fourth differential amplifier in accordance with the error.

本発明の第２の観点の光ディスク装置は、光記録媒体と、上記記録媒体から情報を再生する光ヘッドと、アシンメトリが補正されたアナログ差動信号をデジタル信号に変換するアナログデジタルコンバータ（ＡＤＣ）と、上記光ヘッドを通して再生された差動信号のアシンメトリをダイナミックに補正し、かつその入力差動信号のレベルを後段の上記ＡＤＣのコモン電圧にレベルシフトさせて上記ＡＤＣに出力するドライバ回路と、上記ＡＤＣの変換結果よりアシンメトリ量を得、その結果を差動オフセットの調整信号として上記ドライバ回路にフィードバックするオフセットコントローラと、を有し、上記ドライバ回路は、差動入力信号が供給され、差動出力信号の少なくとも正側信号または負側信号を取りし可能な基本回路と、上記基本回路への上記差動入力信号が与えられ、上記差動出力信号の少なくとも負側信号または正側信号を取り出し可能なレプリカ回路と、を含み、上記基本回路は、差動入力端子に上記差動入力信号が入力され、差動出力端子から差動信号を出力する第１の差動アンプと、差動入力端子が上記第１の差動アンプの出力差動信号の第１の差動出力ラインに接続され、差動出力端子から差動信号を上記第１の差動アンプの差動信号の上記第１の差動出力ラインに極性が合うように出力する第２の差動アンプと、上記調整信号に応じて電圧可変な第１のリファレンス電圧を供給する第１の電圧源と、出力する差動信号の正側信号と負側信号との中点電圧と上記第１のリファレンス電圧とを比較し、その誤差に応じて上記第１の差動アンプおよび上記第２の差動アンプをフィードバック制御する第１のコモンモードフィードバック回路と、を含み、上記レプリカ回路は、差動入力端子に上記差動入力信号が入力され、差動出力端子から差動信号を出力する第３の差動アンプと、差動入力端子が上記第３の差動アンプの出力差動信号の第２の差動出力ラインに接続され、差動出力端子から差動信号を上記第３の差動アンプの差動信号の上記第２の差動出力ラインに極性が合うように出力する第４の差動アンプと、上記調整信号に応じて電圧可変な第２のリファレンス電圧を供給する第２の電圧源と、出力する差動信号の正側信号と負側信号との中点電圧と上記第２のリファレンス電圧とを比較し、その誤差に応じて上記第３の差動アンプおよび上記第４の差動アンプをフィードバック制御する第２のコモンモードフィードバック回路と、を含む。 An optical disc apparatus according to a second aspect of the present invention includes an optical recording medium, an optical head that reproduces information from the recording medium, and an analog-digital converter (ADC) that converts an analog differential signal with corrected asymmetry into a digital signal. A driver circuit that dynamically corrects the asymmetry of the differential signal reproduced through the optical head and shifts the level of the input differential signal to the common voltage of the ADC in the subsequent stage and outputs it to the ADC; An offset controller that obtains an asymmetry amount from the conversion result of the ADC and feeds back the result to the driver circuit as a differential offset adjustment signal. The driver circuit is supplied with a differential input signal, Basic circuit that can take at least positive signal or negative signal of output signal, and the above basic circuit A replica circuit which is provided with the differential input signal to the path and can extract at least a negative signal or a positive signal of the differential output signal, and the basic circuit has the differential input terminal at the differential input terminal. A first differential amplifier that receives an input signal and outputs a differential signal from a differential output terminal; and a differential input terminal that outputs a first differential output line of an output differential signal of the first differential amplifier. A second differential amplifier that outputs a differential signal from a differential output terminal so that the differential signal of the differential signal of the first differential amplifier matches the polarity of the first differential output line; A first voltage source that supplies a first reference voltage whose voltage is variable according to the adjustment signal, a midpoint voltage between the positive and negative signals of the differential signal to be output, and the first reference voltage The first differential amplifier and the second differential amplifier are compared according to the error. A first common mode feedback circuit that feedback-controls the dynamic amplifier, and the replica circuit receives the differential input signal at the differential input terminal and outputs a differential signal from the differential output terminal. Differential amplifier and a differential input terminal are connected to a second differential output line of an output differential signal of the third differential amplifier, and the differential signal is transmitted from the differential output terminal to the third differential signal. A fourth differential amplifier that outputs the differential signal of the amplifier so that the polarity of the differential signal matches the second differential output line; and a second differential voltage that supplies a second reference voltage that is variable according to the adjustment signal. The midpoint voltage of the voltage source and the positive side signal and the negative side signal of the differential signal to be output is compared with the second reference voltage, and the third differential amplifier and the fourth signal are compared according to the error. The second control for feedback control of the differential amplifier A mon-mode feedback circuit.

消費電力、実装面積の増大を抑止しつつ、信号線に影響を与えることなく、高速差動オフセット調整を実現することができる。 High-speed differential offset adjustment can be realized without affecting the signal line while suppressing increase in power consumption and mounting area.

本発明によれば、 According to the present invention,

差動オフセット制御機能を有する高帯域の一般的なドライバ回路の第１の構成例を示す回路図である。It is a circuit diagram which shows the 1st structural example of the high band general driver circuit which has a differential offset control function. 差動オフセット制御機能を有する高帯域の一般的なドライバ回路の第２の構成例を示す回路図である。It is a circuit diagram which shows the 2nd structural example of the general driver circuit of a high zone | band which has a differential offset control function. 差動オフセット制御機能を有する高帯域の一般的なドライバ回路の第３の構成例を示す回路図である。FIG. 10 is a circuit diagram showing a third configuration example of a general high-band driver circuit having a differential offset control function. 本発明の実施形態に係るドライバ回路を採用した光ディスクドライブシステムの構成例を示す図である。1 is a diagram illustrating a configuration example of an optical disc drive system employing a driver circuit according to an embodiment of the present invention. 本発明の第１の実施形態に係るドライバ回路の構成を示す図である。It is a figure which shows the structure of the driver circuit which concerns on the 1st Embodiment of this invention. 本発明の第２の実施形態に係るドライバ回路の構成を示す図である。It is a figure which shows the structure of the driver circuit which concerns on the 2nd Embodiment of this invention. 本発明の第３の実施形態に係るドライバ回路の構成を示す図である。It is a figure which shows the structure of the driver circuit which concerns on the 3rd Embodiment of this invention. 本発明の第４の実施形態に係るドライバ回路の構成を示す図である。It is a figure which shows the structure of the driver circuit which concerns on the 4th Embodiment of this invention. 本発明の第５の実施形態に係るドライバ回路の構成を示す図である。It is a figure which shows the structure of the driver circuit which concerns on the 5th Embodiment of this invention. 本発明の第６の実施形態に係るドライバ回路の構成を示す図である。It is a figure which shows the structure of the driver circuit based on the 6th Embodiment of this invention. 本発明の第７の実施形態に係るドライバ回路の差動アンプのＧｍの実現例を示す図である。It is a figure which shows the implementation example of Gm of the differential amplifier of the driver circuit based on the 7th Embodiment of this invention.

以下、本発明の実施形態を図面に関連付けて説明する。
なお、説明は以下の順序で行う。
１．光ディスクドライブシステムの構成例
２．第１の実施形態（ドライバ回路の第１の構成例）
３・第２の実施形態（ドライバ回路の第２の構成例）
４．第３の実施形態（ドライバ回路の第３の構成例）
５．第４の実施形態（ドライバ回路の第４の構成例）
６．第５の実施形態（ドライバ回路の第５の構成例）
７．第６の実施形態（ドライバ回路の第６の構成例）
８．第７の実施形態（Ｇｍの実現例） Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The description will be given in the following order.
1. 1. Configuration example of optical disk drive system First Embodiment (First Configuration Example of Driver Circuit)
3. Second Embodiment (Second Configuration Example of Driver Circuit)
4). Third Embodiment (Third Configuration Example of Driver Circuit)
5). Fourth Embodiment (Fourth Configuration Example of Driver Circuit)
6). Fifth Embodiment (Fifth Configuration Example of Driver Circuit)
7). Sixth Embodiment (Sixth Configuration Example of Driver Circuit)
8). Seventh embodiment (Gm implementation example)

＜１．光ディスクドライブシステムの構成例＞
図４は、本発明の実施形態に係るドライバ回路を採用した光ディスクドライブシステムの構成例を示す図である。 <1. Configuration example of optical disk drive system>
FIG. 4 is a diagram showing a configuration example of an optical disc drive system that employs a driver circuit according to an embodiment of the present invention.

本光ディスクドライブシステム１０は、光記録媒体である光ディスク１１、スピンドルモータ１２、光ヘッドとしての光ピックアップ（ＯＰ）１３、可変ゲインアンプ（ＶＧＡ）１４、およびイコライザ１５を有する。
光ディスクドライブシステム１０は、ドライバ回路（ドライバ）１６、アナログデジタルコンバータ１７、およびオフセットコントローラ１８を有する。 The optical disk drive system 10 includes an optical disk 11 as an optical recording medium, a spindle motor 12, an optical pickup (OP) 13 as an optical head, a variable gain amplifier (VGA) 14, and an equalizer 15.
The optical disk drive system 10 includes a driver circuit (driver) 16, an analog / digital converter 17, and an offset controller 18.

光ディスクドライブシステム１０において、光ピックアップ１３を通して再生された光ディスク１１の情報（再生信号）は、ＶＧＡ１４で増幅され、イコライザ１５を通して差動信号Ｖｉｎｐ、Ｖｉｎｎとしてドライバ回路１６に供給される。
ドライバ回路１６は、入力差動信号のアシンメトリをダイナミックに補正し、かつその入力差動信号のレベルを後段のＡＤＣ１７のコモン電圧にレベルシフトさせてＡＤＣ１７に出力する。ＡＤＣ１７でデジタル信号に変換された再生信号はオフセットコントローラ１８に供給される。
オフセットコントローラ１８は、ＡＤＣの変換結果よりアシンメトリ量を算出し、その結果を差動オフセットの調整信号Ｓ１８としてドライバ回路１６にフィードバックする。
ドライバ回路１６は、この調整信号Ｓ１８に応じて差動入力信号Ｖｉｎｐ、Ｖｉｎｎのアシンメトリをダイナミックに補正する。 In the optical disk drive system 10, information (reproduced signal) of the optical disk 11 reproduced through the optical pickup 13 is amplified by the VGA 14, and the differential signal Vin is transmitted through the equalizer 15. p, Vin n is supplied to the driver circuit 16.
The driver circuit 16 dynamically corrects the asymmetry of the input differential signal, shifts the level of the input differential signal to the common voltage of the ADC 17 at the subsequent stage, and outputs it to the ADC 17. The reproduction signal converted into a digital signal by the ADC 17 is supplied to the offset controller 18.
The offset controller 18 calculates an asymmetry amount from the ADC conversion result, and feeds back the result to the driver circuit 16 as a differential offset adjustment signal S18.
The driver circuit 16 determines the differential input signal Vin in response to the adjustment signal S18. p, Vin The asymmetry of n is corrected dynamically.

光ディスクドライブシステム１０において、ドライバ回路１６への要求として、以下のような機能が挙げられる。
（１）第１の要求は出力信号のコモン電圧をＡＤＣ１７と同一にするレベルシフト機能である。
（２）第２の要求は、光ピックアップ（ＯＰ）１３からの入力信号に関して、アシンメトリをダイナミック補正する高速差動オフセット調整機能である。 In the optical disk drive system 10, the following functions are listed as requests to the driver circuit 16.
(1) The first requirement is a level shift function that makes the common voltage of the output signal the same as that of the ADC 17.
(2) The second requirement is a high-speed differential offset adjustment function that dynamically corrects asymmetry with respect to an input signal from the optical pickup (OP) 13.

第１の要求に関して、一般的にＡＤＣ１７までのフロントエンドとＡＤＣ１７のコモン電圧は異なることが多いため、最終的にＡＤＣ１７のコモン電圧に再生信号をレベルシフトさせる必要がある。
また、光ディスクの最短マーク長の再生信号は高い周波数成分を持ち、再生倍速に応じて等倍となるため、ドライバ回路１６には高い帯域が要求される。 Regarding the first requirement, since the common voltage of the front end up to the ADC 17 and the ADC 17 is generally different, it is necessary to finally level shift the reproduction signal to the common voltage of the ADC 17.
In addition, since the reproduction signal having the shortest mark length on the optical disc has a high frequency component and is equal to the reproduction double speed, the driver circuit 16 is required to have a high bandwidth.

第２の要求に関して、光ディスクの再生信号にはアシンメトリと呼ばれる非対称な成分が含まれており、これをある程度許容する必要がある。
光ディスクドライブシステムにおけるＰＲＭＬ方式の信号処理においては、基準レベルとして短波長信号のセンター付近のレベルが最適であることが知られている。 Regarding the second requirement, the reproduction signal of the optical disc contains an asymmetric component called asymmetry, and this must be allowed to some extent.
In the signal processing of the PRML system in the optical disk drive system, it is known that the level near the center of the short wavelength signal is optimal as the reference level.

そこで、本光ディスクドライブシステム１０では、オフセットコントローラ１８でＡＤＣ１７の変換結果よりアシンメトリ量を算出し、ドライバ回路１６にフィードバックして差動オフセットを調整することで、アシンメトリをダイナミックに補正している。 Therefore, in the present optical disk drive system 10, the asymmetry is dynamically corrected by calculating the asymmetry amount from the conversion result of the ADC 17 by the offset controller 18 and feeding back to the driver circuit 16 to adjust the differential offset.

本実施形態の目指す所は、信号線に影響を与えずに差動オフセットを高速に調整可能な、高帯域のドライバ回路を、低消費電力・小面積で実装することである。
そこで、本実施形態では、基本的に差動アンプ回路をレプリカ構成とし、コモンモードフィードバック（ＣＭＦＢ）回路のリファレンス電圧をダイナミックに制御することにより、信号線にオフセット調整の影響を与えることなく、高帯域のドライバ回路を実現している。
ここで、レプリカ構成とは、基本回路と等価な回路を用意し、同一の差動入力信号を与えられた各々より、差動出力信号の正側または負側の信号を取り出す構成のことを言う。
以下に、本実施形態に係るドライバ回路の具体的な構成および機能について説明する。 The aim of this embodiment is to mount a high-bandwidth driver circuit that can adjust the differential offset at high speed without affecting the signal line with low power consumption and a small area.
Therefore, in the present embodiment, the differential amplifier circuit is basically configured in a replica configuration, and the reference voltage of the common mode feedback (CMFB) circuit is dynamically controlled, so that the signal line is not affected by offset adjustment. Bandwidth driver circuit is realized.
Here, the replica configuration refers to a configuration in which a circuit equivalent to the basic circuit is prepared and a positive or negative signal of a differential output signal is extracted from each of the same differential input signals. .
The specific configuration and function of the driver circuit according to this embodiment will be described below.

＜２．第１の実施形態＞
［ドライバ回路の第１の構成例］
図５は、本発明の第１の実施形態に係るドライバ回路の構成を示す図である。 <2. First Embodiment>
[First Configuration Example of Driver Circuit]
FIG. 5 is a diagram showing the configuration of the driver circuit according to the first embodiment of the present invention.

図５のドライバ回路１６Ａは、差動入力信号Ｖｉｎｐ、Ｖｉｎｎの入力端子ＴＩｐ、Ｔｉｎ、および差動出力信号Ｖｏｕｔｐ、Ｖｏｕｔｎの出力端子ＴＯｐ、ＴＯｎを有する。 The driver circuit 16A of FIG. p, Vin n input terminals TIp, Tin, and differential output signal Vout p, Vout n output terminals TOp and TOn.

ドライバ回路１６Ａは、差動入力信号Ｖｉｎｐ、Ｖｉｎｎが供給され、差動出力信号Ｖｏｕｔｐ、Ｖｏｕｔｎの少なくとも正側信号または負側信号を取りし可能な基本回路１００を有する。
本実施形態のドライバ回路１６Ａは、基本回路１００から正側の信号Ｖｏｕｔｐを、出力端子ＴＯｐから取り出するように構成されている。
そして、ドライバ回路１６Ａは、基本回路への差動入力信号Ｖｉｎｐ、Ｖｉｎｎが共通に与えられ、差動出力信号Ｖｏｕｔｐ、Ｖｏｕｔｎの少なくとも負側信号または正側信号を取り出し可能なレプリカ回路２００を有する。
本実施形態のドライバ回路１６Ａは、レプリカ回路２００から負側の信号Ｖｏｕｔｎを出力端子ＴＯｎから取り出すように構成されている。 The driver circuit 16A receives the differential input signal Vin p, Vin n is supplied and the differential output signal Vout p, Vout It has a basic circuit 100 capable of taking at least a positive signal or a negative signal of n.
The driver circuit 16A of the present embodiment is configured so that the positive-side signal Vout from the basic circuit 100 is p is configured to be taken out from the output terminal TOp.
Then, the driver circuit 16A receives the differential input signal Vin to the basic circuit. p, Vin n is given in common and the differential output signal Vout p, Vout The replica circuit 200 can extract at least a negative signal or a positive signal of n.
The driver circuit 16A of the present embodiment is configured so that the negative signal Vout from the replica circuit 200 is n is extracted from the output terminal TOn.

基本回路１００は、Ｇｍを用いた第１の差動アンプ１１０、Ｇｍを用いた第２の差動アンプ１２０、第１の差動出力ライン１３０、第１の電圧源１４０、および第１のＣＭＦＢ（コモンモードフィードバック）回路１５０を有する。 The basic circuit 100 includes a first differential amplifier 110 using Gm, a second differential amplifier 120 using Gm, a first differential output line 130, a first voltage source 140, and a first CMFB. A (common mode feedback) circuit 150 is included.

レプリカ回路２００は、Ｇｍを用いた第３の差動アンプ２１０、Ｇｍを用いた第４の差動アンプ２２０、第２の差動出力ライン２３０、第２の電圧源２４０、および第２のＣＭＦＢ回路２５０を有する。 The replica circuit 200 includes a third differential amplifier 210 using Gm, a fourth differential amplifier 220 using Gm, a second differential output line 230, a second voltage source 240, and a second CMFB. A circuit 250 is included.

基本回路１００は、次のように構成されている。
第１の差動アンプ１１０は、正側入力端子（＋）が正側の差動入力信号Ｖｉｎｐの入力端子ＴＩｐに接続され、負側入力端子（−）が負側の差動入力信号Ｖｉｎｎの入力端子ＴＩｎに接続されている。
第１の差動アンプ１１０は、正側の差動出力端子（＋）が第１の差動出力ライン１３０の正側の差動出力ライン１３１に接続され、負側の差動出力端子（−）が第１の差動出力ライン１３０の負側の差動出力ライン１３２に接続されている。
そして、第１の差動出力ライン１３０の正側の差動出力ライン１３１が正側の差動出力信号Ｖｏｕｔｐの出力端子ＴＯｐに接続されている。 The basic circuit 100 is configured as follows.
The first differential amplifier 110 has a positive input terminal (+) having a positive differential input signal Vin. p input terminal TIp, the negative input terminal (−) is the negative differential input signal Vin It is connected to n input terminals TIn.
The first differential amplifier 110 has a positive differential output terminal (+) connected to the positive differential output line 131 of the first differential output line 130 and a negative differential output terminal (− ) Is connected to the differential output line 132 on the negative side of the first differential output line 130.
Then, the positive differential output line 131 of the first differential output line 130 is the positive differential output signal Vout. The output terminal TOp of p is connected.

第２の差動アンプ１２０は、正側入力端子（＋）が第１の差動出力ライン１３０の正側の差動出力ライン１３１に接続され、負側入力端子（−）が第１の差動出力ラインが負側の差動出力ライン１３２に接続されている。
第２の差動アンプ１２０は、正側の差動出力端子（＋）が第１の差動出力ライン１３０の正側の差動出力ライン１３１に接続され、負側の差動出力端子（−）が第１の差動出力ライン１３０の負側の差動出力ライン１３２に接続されている。
第２の差動アンプ１２０は、差動出力端子から差動信号を第１の差動アンプ１１０の差動信号の第１の差動出力ライン１３０に極性が合うように出力する。 In the second differential amplifier 120, the positive input terminal (+) is connected to the positive differential output line 131 of the first differential output line 130, and the negative input terminal (−) is the first difference. The dynamic output line is connected to the negative differential output line 132.
The second differential amplifier 120 has a positive differential output terminal (+) connected to the positive differential output line 131 of the first differential output line 130 and a negative differential output terminal (− ) Is connected to the differential output line 132 on the negative side of the first differential output line 130.
The second differential amplifier 120 outputs the differential signal from the differential output terminal to the first differential output line 130 of the differential signal of the first differential amplifier 110 so that the polarity is matched.

第１の電圧源１４０は、オフセットコントローラ１８による調整信号Ｓ１８に応じて電圧可変な第１のリファレンス電圧Ｖｃｏｍｐを第１のＣＭＦＢ回路１５０に供給する。 The first voltage source 140 is a first reference voltage Vcom whose voltage is variable according to the adjustment signal S18 from the offset controller 18. p is supplied to the first CMFB circuit 150.

第１のＣＭＦＢ回路１５０は、出力する差動信号の正側信号と負側信号との中点電圧ＶＭ１と第１のリファレンス電圧Ｖｃｏｍｐとを比較し、その誤差に応じて第１の差動アンプ１１０および第２の差動アンプ１２０をフィードバック制御する。
なお、本第１の実施形態では、中点電圧ＶＭ１は第１の差動出力ライン１３０における差動信号の正側信号と負側信号との中点電圧が採用される。 The first CMFB circuit 150 includes a midpoint voltage VM1 and a first reference voltage Vcom between the positive and negative signals of the differential signal to be output. p is compared, and the first differential amplifier 110 and the second differential amplifier 120 are feedback-controlled according to the error.
In the first embodiment, the midpoint voltage VM1 is the midpoint voltage between the positive and negative signals of the differential signal in the first differential output line 130.

レプリカ回路２００は、次のように構成されている。
第３の差動アンプ２１０は、正側入力端子（＋）が正側の差動入力信号Ｖｉｎｐの入力端子ＴＩｐに接続され、負側入力端子（−）が負側の差動入力信号Ｖｉｎｎの入力端子ＴＩｎに接続されている。
第３の差動アンプ２１０は、正側の差動出力端子（＋）が第２の差動出力ライン２３０の正側の差動出力ライン２３１に接続され、負側の差動出力端子（−）が第２の差動出力ライン２３０の負側の差動出力ライン２３２に接続されている。
そして、第２の差動出力ライン２３０の負側の差動出力ライン２３２が負側の差動出力信号Ｖｏｕｔｎの出力端子ＴＯｎに接続されている。 The replica circuit 200 is configured as follows.
In the third differential amplifier 210, the positive input terminal (+) has a positive differential input signal Vin. p input terminal TIp, the negative input terminal (−) is the negative differential input signal Vin It is connected to n input terminals TIn.
The third differential amplifier 210 has a positive differential output terminal (+) connected to the positive differential output line 231 of the second differential output line 230 and a negative differential output terminal (− ) Is connected to the differential output line 232 on the negative side of the second differential output line 230.
Then, the negative differential output line 232 of the second differential output line 230 is converted into the negative differential output signal Vout. n output terminals TOn.

第４の差動アンプ２２０は、正側入力端子（＋）が第２の差動出力ライン２３０の正側の差動出力ライン２３１に接続され、負側入力端子（−）が第２の差動出力ラインが負側の差動出力ライン２３２に接続されている。
第４の差動アンプ２２０は、正側の差動出力端子（＋）が第２の差動出力ライン２３０の正側の差動出力ライン２３１に接続され、負側の差動出力端子（−）が第２の差動出力ライン２３０の負側の差動出力ライン２３２に接続されている。
第４の差動アンプ２２０は、差動出力端子から差動信号を第３の差動アンプ２１０の差動信号の第２の差動出力ライン２３０に極性が合うように出力する。 In the fourth differential amplifier 220, the positive input terminal (+) is connected to the positive differential output line 231 of the second differential output line 230, and the negative input terminal (−) is the second difference. The dynamic output line is connected to the negative differential output line 232.
In the fourth differential amplifier 220, the positive differential output terminal (+) is connected to the positive differential output line 231 of the second differential output line 230, and the negative differential output terminal (− ) Is connected to the differential output line 232 on the negative side of the second differential output line 230.
The fourth differential amplifier 220 outputs the differential signal from the differential output terminal to the second differential output line 230 of the differential signal of the third differential amplifier 210 so that the polarity is matched.

第２の電圧源２４０は、オフセットコントローラ１８による調整信号Ｓ１８に応じて電圧可変な第２のリファレンス電圧Ｖｃｏｍｎを第２のＣＭＦＢ回路２５０に供給する。 The second voltage source 240 is a second reference voltage Vcom whose voltage is variable according to the adjustment signal S18 from the offset controller 18. n is supplied to the second CMFB circuit 250.

第２のＣＭＦＢ回路２５０は、出力する差動信号の正側信号と負側信号との中点電圧ＶＭ２と第２のリファレンス電圧Ｖｃｏｍｎとを比較し、その誤差に応じて第３の差動アンプ２１０および第４の差動アンプ２２０をフィードバック制御する。
なお、本第２の実施形態では、中点電圧ＶＭ２は第２の差動出力ライン２３０における差動信号の正側信号と負側信号との中点電圧が採用される。 The second CMFB circuit 250 includes a midpoint voltage VM2 and a second reference voltage Vcom between the positive and negative signals of the differential signal to be output. n is compared, and the third differential amplifier 210 and the fourth differential amplifier 220 are feedback-controlled according to the error.
In the second embodiment, the midpoint voltage VM2 is a midpoint voltage between the positive and negative signals of the differential signal in the second differential output line 230.

本実施形態で用いた基本構成はＧｍを用いた差動アンプ構成である。
ドライバ回路１６Ａは、出力信号Ｖｏｕｔ＿ｐ，Ｖｏｕｔ＿ｎの中点電圧ＶＭ１,ＶＭ２をリファレンス電圧Ｖｃｏｍ＿ｐ，Ｖｃｏｍ＿ｎと、第１のＣＭＦＢ回路１５０および第２のＣＭＦＢ回路２５０において比較する。
そして、ドライバ回路１６Ａは、中点電圧ＶＭ１,ＶＭ２とリファレンス電圧Ｖｃｏｍ＿ｐ，Ｖｃｏｍ＿ｎの誤差をフィードバックすることにより、出力信号のコモン電圧をフィードバック制御（負帰還制御）している。
出力信号のコモン電圧はリファレンス電圧Ｖｃｏｍ＿ｐ，Ｖｃｏｍ＿ｎにより決定されるため、リファレンス電圧Ｖｃｏｍ＿ｐ，Ｖｃｏｍ＿ｎを可変とすることで、ダイナミックなオフセット調整を実現するものである。
また、本実施形態ではコモン電圧と差動オフセット電圧の同時調整を可能としているため、ＡＤＣ１７の入力コモン電圧を最適化することができる。 The basic configuration used in this embodiment is a differential amplifier configuration using Gm.
The driver circuit 16A compares the midpoint voltages VM1 and VM2 of the output signals Vout_p and Vout_n with the reference voltages Vcom_p and Vcom_n in the first CMFB circuit 150 and the second CMFB circuit 250.
The driver circuit 16A performs feedback control (negative feedback control) on the common voltage of the output signal by feeding back an error between the midpoint voltages VM1 and VM2 and the reference voltages Vcom_p and Vcom_n.
Since the common voltage of the output signal is determined by the reference voltages Vcom_p and Vcom_n, dynamic offset adjustment is realized by making the reference voltages Vcom_p and Vcom_n variable.
In the present embodiment, since the common voltage and the differential offset voltage can be adjusted simultaneously, the input common voltage of the ADC 17 can be optimized.

ＣＭＦＢ回路の入力をハイ（Ｈｉｇｈ）インピーダンスとすることにより、オフセット調整回路と独立に考えることができる。
このため、図２の回路における消費電力・実装面積の問題を大幅に改善することが可能であり、図３の回路における負荷変動のような問題も改善することが可能である。
また、図３の回路や特許文献１の回路では、信号線に直接電流を注入してオフセットの調整を行っているため、切り替わり時のノイズ（グリッヂ）を抑制することが難しく、結果としてＳ／Ｎの悪化が懸念される。
本実施形態では、ＣＭＦＢ回路の応答速度を調整することで、信号線に影響を与えることなく、グリッヂを低減させることができる。
さらに、ＣＭＦＢ回路のリファレンス電圧Ｖｃｏｍ＿ｐ，Ｖｃｏｍ＿ｎに帯域制限をかけることにより、グリッヂ低減を目指すといった工夫も可能である。 By setting the input of the CMFB circuit to high impedance, it can be considered independently of the offset adjustment circuit.
Therefore, the power consumption / mounting area problem in the circuit of FIG. 2 can be significantly improved, and problems such as load fluctuations in the circuit of FIG. 3 can be improved.
Further, in the circuit of FIG. 3 and the circuit of Patent Document 1, since the offset is adjusted by directly injecting a current into the signal line, it is difficult to suppress noise (grid) at the time of switching. N is a concern.
In this embodiment, by adjusting the response speed of the CMFB circuit, the grid can be reduced without affecting the signal line.
Furthermore, it is possible to devise a method of aiming to reduce the grid by limiting the bandwidth to the reference voltages Vcom_p and Vcom_n of the CMFB circuit.

＜３．第２の実施形態＞
［ドライバ回路の第２の構成例］
図６は、本発明の第２の実施形態に係るドライバ回路の構成を示す図である。 <3. Second Embodiment>
[Second Configuration Example of Driver Circuit]
FIG. 6 is a diagram showing a configuration of a driver circuit according to the second embodiment of the present invention.

本第２の実施形態にドライバ回路１６Ｂが第１の実施形態に係るドライバ回路１６Ａと異なる点は、リファレンス電圧Ｖｃｏｍ＿ｐ，Ｖｃｏｍ＿ｎに帯域制限をかけることにより、グリッヂ低減を図るように構成されていることにある。 The difference between the driver circuit 16B and the driver circuit 16A according to the first embodiment is that the driver circuit 16B according to the second embodiment is configured to reduce the grid by limiting the band of the reference voltages Vcom_p and Vcom_n. It is in.

ドライバ回路１６Ｂにおいて、基本回路１００Ｂは、第１の電圧源１４０による第１のリファレンス電圧Ｖｃｏｍ＿ｐに帯域制限を与える第１の帯域制限回路１６０を有する。
第１の帯域制限回路１６０は、たとえば抵抗素子１６１とキャパシタ１６２によるローパルフィルタ（ＬＰＦ）により形成される。
レプリカ回路２００Ｂは、第２の電圧源２４０による第２のリファレンス電圧Ｖｃｏｍ＿ｎに帯域制限を与える第２の帯域制限回路２６０を有する。
第２の帯域制限回路２６０は、たとえば抵抗素子２６１とキャパシタ２６２によるＬＰＦにより形成される。 In the driver circuit 16B, the basic circuit 100B includes a first band limiting circuit 160 that limits the band to the first reference voltage Vcom_p by the first voltage source 140.
The first band limiting circuit 160 is formed by, for example, a low-pass filter (LPF) including a resistance element 161 and a capacitor 162.
The replica circuit 200B includes a second band limiting circuit 260 that limits the band of the second reference voltage Vcom_n by the second voltage source 240.
The second band limiting circuit 260 is formed by, for example, an LPF including a resistance element 261 and a capacitor 262.

本第２の実施形態によれば、上述した第１の実施形態の効果に加えてグリッヂの低減を図ることができる。
また、差動オフセット調整の応答速度を、信号線に影響を与えることなく変更できるため、高速なオフセット調整が可能となっている。 According to the second embodiment, in addition to the effects of the first embodiment described above, it is possible to reduce the grid.
Further, since the response speed of the differential offset adjustment can be changed without affecting the signal line, high-speed offset adjustment is possible.

なお、本第１および第２の実施形態においては、コモン電圧と差動オフセット電圧の同時調整を可能としているため、ＡＤＣ１７の入力コモン電圧を最適化することができる。 In the first and second embodiments, since the common voltage and the differential offset voltage can be adjusted simultaneously, the input common voltage of the ADC 17 can be optimized.

＜４．第３の実施形態＞
［ドライバ回路の第３の構成例］
図７は、本発明の第３の実施形態に係るドライバ回路の構成を示す図である。 <4. Third Embodiment>
[Third Configuration Example of Driver Circuit]
FIG. 7 is a diagram showing a configuration of a driver circuit according to the third embodiment of the present invention.

本第３の実施形態にドライバ回路１６Ｃが第１の実施形態に係るドライバ回路１６Ａと異なる点は、ＣＭＦＢ回路１５０,２５０のリファレンス電圧Ｖｃｏｍ＿ｐ，Ｖｃｏｍ＿ｎを後段のＡＤＣ１７の電源および基準電位（ＧＮＤ）を用いて生成することにある。 The driver circuit 16C in the third embodiment is different from the driver circuit 16A in the first embodiment in that the reference voltages Vcom_p and Vcom_n of the CMFB circuits 150 and 250 are the power supply and reference potential (GND) of the ADC 17 in the subsequent stage. Use to generate.

すなわち、ドライバ回路１６Ｃにおいて、基本回路１００Ｃの第１の電圧源１４０Ｃは、第１のリファレンス電圧Ｖｃｏｍ＿ｐをＡＤＣの電源ＶＤＤ、基準電位ＧＮＤ（ＶＳＳ）により生成する。
同様に、レプリカ回路２００Ｃの第２の電圧源２４０Ｃは、第２のリファレンス電圧Ｖｃｏｍ＿ｎをＡＤＣの電源ＶＤＤ、基準電位ＧＮＤ（ＶＳＳ）により生成する。 That is, in the driver circuit 16C, the first voltage source 140C of the basic circuit 100C generates the first reference voltage Vcom_p by the power supply VDD of the ADC and the reference potential GND (VSS).
Similarly, the second voltage source 240C of the replica circuit 200C generates the second reference voltage Vcom_n by the power supply VDD of the ADC and the reference potential GND (VSS).

本第３４の実施形態においては、ＡＤＣ１７の電源変動に対してＣＭＦＢ回路のリファレンス電圧が追従し、差動アンプのコモン電圧も同様に追従することになるため、ＡＤＣ１７の電源変動に対して入力コモン電圧が最適となるように動作させることができる。 In the thirty-fourth embodiment, the CMFB circuit reference voltage follows the power supply fluctuation of the ADC 17 and the common voltage of the differential amplifier follows the same, and therefore the input common to the power supply fluctuation of the ADC 17 follows. It can be operated to optimize the voltage.

＜５．第４の実施形態＞
［ドライバ回路の第４の構成例］
図８は、本発明の第４の実施形態に係るドライバ回路の構成を示す図である。 <5. Fourth Embodiment>
[Fourth Configuration Example of Driver Circuit]
FIG. 8 is a diagram showing a configuration of a driver circuit according to the fourth embodiment of the present invention.

本第４の実施形態にドライバ回路１６Ｄが第１の実施形態に係るドライバ回路１６Ａと異なる点は、正側・負側の信号を、信号線に影響を与えることなく、観測することが可能に構成されている点にある。 The difference between the driver circuit 16D of the fourth embodiment and the driver circuit 16A of the first embodiment is that the positive and negative signals can be observed without affecting the signal lines. It is in the point which is comprised.

ドライバ回路１６Ｄは、さらに１組の観測信号を取り出すための差動出力端子ＴＯｐ２およびＴＯｎ２が設けられている。
そして、第１の差動出力ライン１３０の負側の差動出力ライン１３２が差動出力端子ＴＯｎ２に接続され、第２の差動出力ライン２３０の正側の差動出力ライン１３１が差動出力端子ＴＯｐ２に接続されている。 The driver circuit 16D is further provided with differential output terminals TOp2 and TOn2 for taking out one set of observation signals.
The negative differential output line 132 of the first differential output line 130 is connected to the differential output terminal TOn2, and the positive differential output line 131 of the second differential output line 230 is the differential output. It is connected to the terminal TOp2.

＜６．第５の実施形態＞
［ドライバ回路の第５の構成例］
図９は、本発明の第５の実施形態に係るドライバ回路の構成を示す図である。 <6. Fifth Embodiment>
[Fifth Configuration Example of Driver Circuit]
FIG. 9 is a diagram showing a configuration of a driver circuit according to the fifth embodiment of the present invention.

本第４の実施形態に係るドライバ回路１６Ｅが第１の実施形態に係るドライバ回路１６Ａと異なる点は、ソースフォロアを用いることで、ダイナミックレンジの拡大やさらなる高帯域化を可能としたことにある。 The driver circuit 16E according to the fourth embodiment is different from the driver circuit 16A according to the first embodiment in that the use of the source follower enables expansion of the dynamic range and further increase of the bandwidth. .

ドライバ回路１６Ｅにおいて、基本回路１００Ｅは、第１の差動出力ライン１３０のレベルをソースフォロワによりレベルシフトとして出力する第１のレベルシフト回路１７０を含んで構成されている。
そして、基本回路１００Ｅにおいて、第１のＣＭＦＢ回路１５０、第１のレベルシフト回路の出力差動信号の正側信号と負側信号との中点電圧ＶＭ１１と第１のリファレンス電圧Ｖｃｏｍ＿ｐとを比較する。 In the driver circuit 16E, the basic circuit 100E includes a first level shift circuit 170 that outputs the level of the first differential output line 130 as a level shift by the source follower.
In the basic circuit 100E, the midpoint voltage VM11 of the positive and negative signals of the output differential signals of the first CMFB circuit 150 and the first level shift circuit is compared with the first reference voltage Vcom_p. .

レプリカ回路２００Ｅは、第２の差動出力ライン２３０のレベルをソースフォロワによりレベルシフトとして出力する第２のレベルシフト回路２７０を含んで構成されている。
第２のＣＭＦＢ回路２５０は、第２のレベルシフト回路２７０の出力差動信号の正側信号と負側信号との中点電圧ＶＭ１２と第２のリファレンス電圧Ｖｃｏｍ＿ｎとを比較する。 The replica circuit 200E includes a second level shift circuit 270 that outputs the level of the second differential output line 230 as a level shift by a source follower.
The second CMFB circuit 250 compares the midpoint voltage VM12 of the positive and negative signals of the output differential signal of the second level shift circuit 270 with the second reference voltage Vcom_n.

基本回路１００Ｅの第１のレベルシフト回路１７０は、ｎチャネルの絶縁ゲート型電界効果トランジスタ（ＮＭＯＳトランジスタ）１７１，１７２、電流源１７３，１７４、およびノードＮＤ１７１，ＮＤ１７２を含んで構成されている。 The first level shift circuit 170 of the basic circuit 100E includes n-channel insulated gate field effect transistors (NMOS transistors) 171, 172, current sources 173, 174, and nodes ND171, ND172.

ＮＭＯＳトランジスタ１７１のドレインが電源ＶＤＤに接続され、ソースが電流源１７３に接続され、その接続点によりノードＮＤ１７１が形成され、そのノードＮＤ１７１が差動出力端子ＴＯｐ１１に接続されている。
ＮＭＯＳトランジスタ１７２のドレインが電源ＶＤＤに接続され、ソースが電流源１７４に接続され、その接続点によりノードＮＤ１７２が形成され、そのノードＮＤ１７２が差動出力端子ＴＯｎ１１に接続されている。
そして、ＮＭＯＳトランジスタ１７１のゲートが第１の差動出力ライン１３０の正側の差動出力ライン１３１に接続され、ＮＭＯＳトランジスタ１７２のゲートが第１の差動出力ライン１３０の負側の差動出力ライン１３２に接続されている。
第１のレベルシフト回路１７０において、ＮＭＯＳトランジスタ１７１と電流源１７３、並びに、ＮＭＯＳトランジスタ１７２と電流源１７４によりソースフォロワが形成されている。 The drain of the NMOS transistor 171 is connected to the power supply VDD, the source is connected to the current source 173, a node ND171 is formed by the connection point, and the node ND171 is connected to the differential output terminal TOp11.
The drain of the NMOS transistor 172 is connected to the power supply VDD, the source is connected to the current source 174, a node ND172 is formed by the connection point, and the node ND172 is connected to the differential output terminal TOn11.
The gate of the NMOS transistor 171 is connected to the positive differential output line 131 of the first differential output line 130, and the gate of the NMOS transistor 172 is the negative differential output of the first differential output line 130. Connected to line 132.
In the first level shift circuit 170, the NMOS transistor 171 and the current source 173, and the NMOS transistor 172 and the current source 174 form a source follower.

レプリカ回路２００Ｅの第２のレベルシフト回路２７０は、ＮＭＯＳトランジスタ２７１，２７２、電流源２７３，２７４、およびノードＮＤ２７１，ＮＤ２７２を含んで構成されている。 The second level shift circuit 270 of the replica circuit 200E includes NMOS transistors 271 and 272, current sources 273 and 274, and nodes ND271 and ND272.

ＮＭＯＳトランジスタ２７１のドレインが電源ＶＤＤに接続され、ソースが電流源２７３に接続され、その接続点によりノードＮＤ２７１が形成され、そのノードＮＤ２７１が差動出力端子ＴＯｐ１２に接続されている。
ＮＭＯＳトランジスタ２７２のドレインが電源ＶＤＤに接続され、ソースが電流源２７４に接続され、その接続点によりノードＮＤ２７２が形成され、そのノードＮＤ２７２が差動出力端子ＴＯｎ１２に接続されている。
そして、ＮＭＯＳトランジスタ２７１のゲートが第２の差動出力ライン２３０の正側の差動出力ライン２３１に接続され、ＮＭＯＳトランジスタ２７２のゲートが第２の差動出力ライン２３０の負側の差動出力ライン２３２に接続されている。
第２のレベルシフト回路２７０において、ＮＭＯＳトランジスタ２７１と電流源２７３、並びに、ＮＭＯＳトランジスタ２７２と電流源２７４によりソースフォロワが形成されている。 The drain of the NMOS transistor 271 is connected to the power supply VDD, the source is connected to the current source 273, a node ND271 is formed by the connection point, and the node ND271 is connected to the differential output terminal TOp12.
The drain of the NMOS transistor 272 is connected to the power supply VDD, the source is connected to the current source 274, a node ND272 is formed by the connection point, and the node ND272 is connected to the differential output terminal TOn12.
The gate of the NMOS transistor 271 is connected to the positive differential output line 231 of the second differential output line 230, and the gate of the NMOS transistor 272 is the negative differential output of the second differential output line 230. Connected to line 232.
In the second level shift circuit 270, the NMOS transistor 271 and the current source 273, and the NMOS transistor 272 and the current source 274 form a source follower.

ＡＤＣ１７のコモン電圧が低く、出力ダイナミックレンジが厳しい場合、本第４の実施形態のように、ソースフォロアを用いることで、ダイナミックレンジの拡大やさらなる高帯域化が可能である。
図９のドライバ回路１６Ｅにおいて、差動出力信号Ｖｏｕｔ＿ｐ，Ｖｏｕｔ＿ｎの中点はソースフォロアの出力を観測することで検出される。
このため、差動アンプのコモン電圧はＶｏｕｔ＿ｐ＋Ｖｇｓ，Ｖｏｕｔ＿ｎ＋Ｖｇｓとなり、差動アンプのコモン電圧を上げることできる。
これにより、出力ダイナミックレンジの拡大が期待でき、さらに差動アンプの出力負荷としてはソースフォロアの入力のみが見えるため、高帯域化が可能である。
ここで、ＶｇｓはＮＭＯＳトランジスタ１７１，１７２、２７１，２７２のゲート・ソース間電圧を示す。 When the common voltage of the ADC 17 is low and the output dynamic range is severe, the dynamic range can be expanded and the bandwidth can be further increased by using the source follower as in the fourth embodiment.
In the driver circuit 16E of FIG. 9, the midpoint of the differential output signals Vout_p and Vout_n is detected by observing the output of the source follower.
Therefore, the common voltage of the differential amplifier becomes Vout_p + Vgs, Vout_n + Vgs, and the common voltage of the differential amplifier can be increased.
As a result, the output dynamic range can be expected to be expanded, and since only the input of the source follower can be seen as the output load of the differential amplifier, the bandwidth can be increased.
Here, Vgs indicates the gate-source voltage of the NMOS transistors 171, 172, 271, 272.

＜７．第６の実施形態＞
［ドライバ回路の第６の構成例］
図１０は、本発明の第６の実施形態に係るドライバ回路の構成を示す図である。 <7. Sixth Embodiment>
[Sixth Configuration Example of Driver Circuit]
FIG. 10 is a diagram showing a configuration of a driver circuit according to the sixth embodiment of the present invention.

本第５の実施形態に係るドライバ回路１６Ｆは、たとえば第１の実施形態の基本回路１００とレプリカ回路２００により形成される基本ドライバ回路１６ＢＳを複数（ここではＮ個）有する。
複数の基本ドライバ回路１６ＢＳ−１〜１６ＢＳ−Ｎには、差動入力信号Ｖｉｎ＿ｐ，Ｖｉｎ＿ｎが並列に供給される。 The driver circuit 16F according to the fifth embodiment has a plurality (N in this case) of basic driver circuits 16BS formed by, for example, the basic circuit 100 and the replica circuit 200 of the first embodiment.
Differential input signals Vin_p and Vin_n are supplied in parallel to the plurality of basic driver circuits 16BS-1 to 16BS-N.

本第６の実施形態によれば、それぞれ独立にオフセットを調整したＮ通りの出力電圧ＶｏｕｔＮ＿ｐ，ＶｏｕｔＮ＿ｎを取り出すことも可能である。 According to the sixth embodiment, it is also possible to take out N output voltages VoutN_p and VoutN_n with their offsets adjusted independently.

＜８．第７の実施形態＞
［Ｇｍの実現例］
図１１は、本発明の第７の実施形態に係るドライバ回路の差動アンプのＧｍの実現例を示す図である。 <8. Seventh Embodiment>
[Gm implementation example]
FIG. 11 is a diagram illustrating an implementation example of Gm of the differential amplifier of the driver circuit according to the seventh embodiment of the present invention.

本実施形態では、電圧電流変換係数であるＧｍを差動アンプに用いている。Ｇｍの実現には様々な構造が考えられるが、ここで一例として負荷側のＧｍを抵抗で実現する場合を示す。 In this embodiment, Gm which is a voltage-current conversion coefficient is used for the differential amplifier. Various structures are conceivable for realizing Gm. Here, as an example, a case in which Gm on the load side is realized by a resistance is shown.

図１１の回路３００は、抵抗による負荷Ｇｍの実現例を示している。
回路３００は、ｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタ３０１，３０１、ＮＭＯＳトランジスタ３０３〜３０６、抵抗素子３０７〜３０９、およびノードＮＤ３０１〜ＮＤ３０５を有する。 A circuit 300 in FIG. 11 shows an example of realizing a load Gm by a resistor.
The circuit 300 includes p-channel MOS (PMOS) transistors 301 and 301, NMOS transistors 303 to 306, resistance elements 307 to 309, and nodes ND301 to ND305.

負荷としてのＰＭＯＳトランジスタ３０１，３０２のソースが電源ＶＤＤに共通に接続され、ゲートがバイアス信号Ｖｂ２の供給ラインに共通に接続されている。
ＰＭＯＳトラジスタ３０１のドレインがＮＭＯＳトランジスタ３０３のドレインに接続され、その接続点にノードＮＤ３０１が形成され、ノードＮＤ３０１が負側の差動出力端子ＴＯｎに接続されている。
ＰＭＯＳトラジスタ３０２のドレインがＮＭＯＳトランジスタ３０４のドレインに接続され、その接続点にノードＮＤ３０２が形成され、ノードＮＤ３０２が正側の差動出力端子ＴＯｐに接続されている。
ＮＭＯＳトランジスタ３０３のソースがＮＭＯＳトランジスタ３０５のドレインに接続され、その接続点によりノードＮＤ３０３が形成されている。
ＮＭＯＳトランジスタ３０４のソースがＮＭＯＳトランジスタ３０６のドレインに接続され、その接続点によりノードＮＤ３０４が形成されている。
ノードＮＤ３０３とノードＮＤ３０４との間に抵抗素子３０７が接続されている。
負荷としてのＮＭＯＳトランジスタ３０５，３０６のソースが基準電位ＶＳＳに共通に接続され、ゲートがバイアス信号Ｖｂ１の供給ラインに共通に接続されている。
そして、差動出力端子ＴＯｐとＴＯｎ間に抵抗素子３０８，３０９が直列に接続され、抵抗素子３０８と３０９の接続点によりノードＮＤ３０５が形成されている。
ノードＮＤ３０５は、バイアス信号Ｖｂ３の供給ラインに接続されている。 The sources of the PMOS transistors 301 and 302 as loads are commonly connected to the power supply VDD, and the gates are commonly connected to the supply line of the bias signal Vb2.
The drain of the PMOS transistor 301 is connected to the drain of the NMOS transistor 303, a node ND301 is formed at the connection point, and the node ND301 is connected to the negative differential output terminal TOn.
The drain of the PMOS transistor 302 is connected to the drain of the NMOS transistor 304, a node ND302 is formed at the connection point, and the node ND302 is connected to the positive differential output terminal TOp.
The source of the NMOS transistor 303 is connected to the drain of the NMOS transistor 305, and a node ND303 is formed by the connection point.
The source of the NMOS transistor 304 is connected to the drain of the NMOS transistor 306, and a node ND304 is formed by the connection point.
A resistance element 307 is connected between the node ND303 and the node ND304.
The sources of the NMOS transistors 305 and 306 as loads are commonly connected to the reference potential VSS, and the gates are commonly connected to the supply line of the bias signal Vb1.
Resistance elements 308 and 309 are connected in series between the differential output terminals TOp and TOn, and a node ND305 is formed by the connection point of the resistance elements 308 and 309.
The node ND305 is connected to the supply line for the bias signal Vb3.

このような構成を採用することにより、トランジスタの飽和領域を維持できる電圧までダイナミックレンジを確保することが可能である。 By adopting such a configuration, it is possible to secure a dynamic range up to a voltage that can maintain the saturation region of the transistor.

以上説明したように、本実施形態によれば、差動オフセット制御機能を有する高帯域のドライバ回路を小面積・低消費電力で実現できる。
このため、ＳｏＣへの実装が容易となる。
また、高速な差動オフセット調整を信号線に影響を与えずに実装できるため、本ドライバ回路の適用例である光ディスクドライブシステムにおいては、アシンメトリ補正による再生品質の向上を図ることができる。
また、信号線に素子を加えずに信号が観測できるため、ドライバ回路の品質向上やテスト容易化にも有用である。 As described above, according to the present embodiment, a high-band driver circuit having a differential offset control function can be realized with a small area and low power consumption.
For this reason, mounting to SoC becomes easy.
In addition, since high-speed differential offset adjustment can be implemented without affecting the signal line, the reproduction quality can be improved by asymmetry correction in the optical disk drive system to which this driver circuit is applied.
Further, since the signal can be observed without adding an element to the signal line, it is useful for improving the quality of the driver circuit and facilitating the test.

１０・・・光ディスクドライブシステム、１１・・・光ディスク、１２・・・スピンドルモータ、１３・・・光ピックアップ（ＯＰ）、１４・・・可変ゲインアンプ（ＶＧＡ）、１５・・・イコライザ、１６，１６Ａ〜１６Ｆ・・・ドライバ回路（ドライバ）、１７・・・アナログデジタルコンバータ（ＡＤＣ）、１８・・・オフセットコントローラ、１００，１００Ｂ〜１００Ｅ・・・基本回路、１１０・・・第１の差動アンプ、１２０・・・第２の差動アンプ、１３０・・・第１の差動出力ライン、１４０・・・第１の電圧源、１５０・・・第１のコモンモードフィードバック（ＣＭＦＢ）回路、１６０・・・第１の帯域制限回路、１７０・・・第１のレベルシフト回路、２００，２００Ｂ〜２００Ｅ・・・レプリカ回路、２１０・・・第３の差動アンプ、２２０・・・第４の差動アンプ、２３０・・・第２の差動出力ライン、２４０・・・第２の電圧源、２５０・・・第２のコモンモードフィードバック（ＣＭＦＢ）回路、２６０・・・第２の帯域制限回路、２７０・・・第２のレベルシフト回路。 DESCRIPTION OF SYMBOLS 10 ... Optical disk drive system, 11 ... Optical disk, 12 ... Spindle motor, 13 ... Optical pick-up (OP), 14 ... Variable gain amplifier (VGA), 15 ... Equalizer, 16, 16A to 16F: driver circuit (driver), 17: analog-digital converter (ADC), 18: offset controller, 100, 100B to 100E: basic circuit, 110: first differential Amplifier 120 ... Second differential amplifier 130 ... First differential output line 140 ... First voltage source 150 ... First common mode feedback (CMFB) circuit, 160... First band limiting circuit, 170... First level shift circuit, 200, 200B to 200E... Replica circuit, 210. 3 differential amplifiers, 220... Fourth differential amplifier, 230... Second differential output line, 240... Second voltage source, 250. CMFB) circuit, 260... Second band limiting circuit, 270... Second level shift circuit.

Claims

A basic circuit that is supplied with a differential input signal and can extract at least a positive signal or a negative signal of the differential output signal;
A replica circuit which is provided with the differential input signal to the basic circuit and can extract at least a negative signal or a positive signal of the differential output signal;
The basic circuit is
A first differential amplifier that receives the differential input signal at the differential input terminal and outputs the differential signal from the differential output terminal;
The differential input terminal is connected to the first differential output line of the output differential signal of the first differential amplifier, and the differential signal is output from the differential output terminal of the differential signal of the first differential amplifier. A second differential amplifier that outputs the first differential output line so that the polarity is matched;
A first voltage source that supplies a first reference voltage that is variable in response to the adjustment signal;
The midpoint voltage of the positive signal and negative signal of the differential signal to be output is compared with the first reference voltage, and the first differential amplifier and the second differential amplifier according to the error. A first common mode feedback circuit for feedback-controlling,
The replica circuit is
A third differential amplifier in which the differential input signal is input to the differential input terminal and the differential signal is output from the differential output terminal;
The differential input terminal is connected to the second differential output line of the output differential signal of the third differential amplifier, and the differential signal is output from the differential output terminal of the differential signal of the third differential amplifier. A fourth differential amplifier for outputting the second differential output line so that the polarity is matched;
A second voltage source for supplying a second reference voltage whose voltage is variable according to the adjustment signal;
The midpoint voltage of the positive side signal and negative side signal of the differential signal to be output is compared with the second reference voltage, and the third differential amplifier and the fourth differential amplifier according to the error. A second common mode feedback circuit for feedback controlling the driver circuit.

The basic circuit is
A first band limiting circuit for limiting a band to the first reference voltage by the first voltage source;
The replica circuit is
The driver circuit according to claim 1, further comprising a second band limiting circuit that limits a band to a second reference voltage by the second voltage source.

The positive side signal or negative side signal of the differential output signal of the basic circuit and the negative side signal or positive side signal of the differential output signal of the replica circuit are extracted as the differential output signal of the driver circuit,
3. The driver circuit according to claim 1, wherein a negative side signal or a positive side signal of the differential output signal of the basic circuit and a positive side signal or a negative side signal of the differential output signal of the replica circuit are extracted as observation signals. .

In the above basic circuit,
The first common mode feedback circuit compares the midpoint voltage of the positive and negative signals of the differential signal in the first differential output line with the first reference voltage,
In the above replica circuit,
The second common mode feedback circuit compares a midpoint voltage between a positive signal and a negative signal of a differential signal in a second differential output line with the second reference voltage. The driver circuit according to any one of the above.

The basic circuit is
A first level shift circuit that outputs the level of the first differential output line as a level shift;
The first common mode feedback circuit compares the midpoint voltage of the positive side signal and the negative side signal of the output differential signal of the first level shift circuit with the first reference voltage,
The replica circuit is
A second level shift circuit for outputting the level of the second differential output line as a level shift;
The second common mode feedback circuit compares a midpoint voltage between a positive signal and a negative signal of an output differential signal of the second level shift circuit with the second reference voltage. The driver circuit according to any one of the above.

A plurality of basic driver circuits formed by the basic circuit and the replica circuit;
The driver circuit according to claim 1, wherein the differential input signals are supplied in parallel to the plurality of basic driver circuits.

An optical recording medium;
An optical head for reproducing information from the recording medium;
An analog-to-digital converter (ADC) that converts an analog differential signal with corrected asymmetry into a digital signal;
A driver circuit that dynamically corrects the asymmetry of the differential signal reproduced through the optical head, shifts the level of the input differential signal to the common voltage of the ADC in the subsequent stage, and outputs it to the ADC;
An offset controller that obtains an asymmetry amount from the ADC conversion result and feeds back the result to the driver circuit as a differential offset adjustment signal;
The driver circuit
A basic circuit that is supplied with a differential input signal and can extract at least a positive signal or a negative signal of the differential output signal;
A replica circuit provided with the differential input signal to the basic circuit and capable of extracting at least a negative signal or a positive signal of the differential output signal,
The basic circuit is
A first differential amplifier that receives the differential input signal at the differential input terminal and outputs the differential signal from the differential output terminal;
The differential input terminal is connected to the first differential output line of the output differential signal of the first differential amplifier, and the differential signal is output from the differential output terminal of the differential signal of the first differential amplifier. A second differential amplifier that outputs the first differential output line so that the polarity is matched;
A first voltage source that supplies a first reference voltage that is variable in response to the adjustment signal;
The midpoint voltage of the positive signal and negative signal of the differential signal to be output is compared with the first reference voltage, and the first differential amplifier and the second differential amplifier according to the error. A first common mode feedback circuit for feedback-controlling,
The replica circuit is
A third differential amplifier in which the differential input signal is input to the differential input terminal and the differential signal is output from the differential output terminal;
The differential input terminal is connected to the second differential output line of the output differential signal of the third differential amplifier, and the differential signal is output from the differential output terminal of the differential signal of the third differential amplifier. A fourth differential amplifier for outputting the second differential output line so that the polarity is matched;
A second voltage source for supplying a second reference voltage whose voltage is variable according to the adjustment signal;
The midpoint voltage of the positive side signal and negative side signal of the differential signal to be output is compared with the second reference voltage, and the third differential amplifier and the fourth differential amplifier according to the error. A second common mode feedback circuit for feedback control of the optical disk device.

The first voltage source and the second voltage source are:
8. The optical disc apparatus according to claim 7, wherein the first reference voltage and the second reference voltage are generated by a power source and a reference potential of the ADC.