JP2011066119A - Apparatus and method of manufacturing semiconductor device - Google Patents

Apparatus and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2011066119A
JP2011066119A JP2009214305A JP2009214305A JP2011066119A JP 2011066119 A JP2011066119 A JP 2011066119A JP 2009214305 A JP2009214305 A JP 2009214305A JP 2009214305 A JP2009214305 A JP 2009214305A JP 2011066119 A JP2011066119 A JP 2011066119A
Authority
JP
Japan
Prior art keywords
humidity
inert gas
substrate
chamber
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009214305A
Other languages
Japanese (ja)
Inventor
Seiji Nakagawa
聖士 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009214305A priority Critical patent/JP2011066119A/en
Publication of JP2011066119A publication Critical patent/JP2011066119A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing apparatus and a manufacturing method of a semiconductor device, capable of controlling a resist pattern to a desired dimensional distribution. <P>SOLUTION: The manufacturing apparatus of a semiconductor device includes a chamber 10 for bake processing a substrate 2 to be processed, a plurality of gas supply ports 12 provided on an internal surface of the chamber 10, and a moisture control unit 14 capable of supplying inert gases which differ in humidity, respectively to the plurality of gas supply ports 12. Furthermore, the plurality of gas supply ports 12 are provided at positions opposite to a surface of the substrate 2 mounted inside the chamber 10. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体装置の製造装置および製造方法に関し、特にベーク処理に係る製造装置および製造方法に関する。   The present invention relates to a semiconductor device manufacturing apparatus and manufacturing method, and more particularly to a manufacturing apparatus and manufacturing method related to baking.

半導体装置の製造工程では、ベーク処理すなわちウェーハなどの被処理体を加熱する処理が実施される。例えば、形状加工の方法であるフォトリソグラフィにおいて、ウェーハにフォトレジストを塗布し、露光処理の前にベーク処理が実施される。   In the manufacturing process of a semiconductor device, a baking process, that is, a process of heating an object to be processed such as a wafer is performed. For example, in photolithography, which is a shape processing method, a photoresist is applied to a wafer, and a baking process is performed before the exposure process.

また、レジスト膜の膜質調整を目的として露光後に実施されるベーク処理、所謂Post Exposure Bake(PEB)は、レジストパターンの寸法精度を決定付ける工程の1つでもある。例えば、特許文献1には、露光後のポストベーキング温度を補正して、レジストパターンの高精度な線幅制御を可能とするレジスト塗布現像装置が開示されている。   In addition, a so-called post exposure bake (PEB) performed after exposure for the purpose of adjusting the film quality of the resist film is also one of the processes for determining the dimensional accuracy of the resist pattern. For example, Patent Document 1 discloses a resist coating and developing apparatus that corrects post-exposure post-baking temperature to enable highly accurate line width control of a resist pattern.

さらに、PEBを施す際に、複数のヒータブロックを配置してシリコン基板面内のベーク温度を変え、現像後のレジストパターンの寸法分布を補正するPEB温度補正技術も用いられてきた。しかしながら、PEB温度補正では、補正できる寸法が、例えば、2.5nm〜3.0nmと、数nmの範囲に限られ、十分な補正を行うことができない問題がある。   Further, when performing PEB, a PEB temperature correction technique has been used in which a plurality of heater blocks are arranged to change the baking temperature in the silicon substrate surface to correct the dimensional distribution of the resist pattern after development. However, in the PEB temperature correction, there is a problem that the dimension that can be corrected is limited to a range of several nm, for example, 2.5 nm to 3.0 nm, and sufficient correction cannot be performed.

特開平10−275755号公報Japanese Patent Laid-Open No. 10-275755

本発明の目的は、レジストパターンの寸法を所望の分布に制御して、寸法精度を向上させる半導体装置の製造装置および製造方法を提供することである。   An object of the present invention is to provide a semiconductor device manufacturing apparatus and a manufacturing method that improve the dimensional accuracy by controlling the dimension of a resist pattern to a desired distribution.

本発明の一態様によれば、被処理基板をベーク処理するチャンバーと、チャンバーの内面に設けられた複数のガス供給口と、複数のガス供給口のそれぞれに、湿度が異なる不活性ガスを供給可能な湿度制御部と、を備えたことを特徴とする半導体装置の製造装置が提供される。   According to one embodiment of the present invention, an inert gas having a different humidity is supplied to each of a chamber for baking a substrate to be processed, a plurality of gas supply ports provided on the inner surface of the chamber, and a plurality of gas supply ports. An apparatus for manufacturing a semiconductor device is provided.

また、本発明の別の一態様によれば、フォトレジスト膜が形成された被処理基板の複数の表面領域のそれぞれに、湿度が異なる不活性ガスを供給することにより、複数の表面領域を、それぞれ異なる湿度雰囲気下でベーク処理することを特徴とする半導体装置の製造方法が提供される。   According to another aspect of the present invention, by supplying an inert gas having a different humidity to each of the plurality of surface regions of the substrate to be processed on which the photoresist film is formed, the plurality of surface regions are There is provided a method for manufacturing a semiconductor device, characterized in that baking is performed under different humidity atmospheres.

本発明によれば、レジストパターンの寸法を所望の分布に制御して、寸法精度を向上させる半導体装置の製造装置および製造方法を実現することができる。   ADVANTAGE OF THE INVENTION According to this invention, the dimension of a resist pattern is controlled to desired distribution, and the manufacturing apparatus and manufacturing method of a semiconductor device which improve a dimensional accuracy are realizable.

本発明の一実施形態に係る半導体製造装置を模式的に示す断面図である。It is sectional drawing which shows typically the semiconductor manufacturing apparatus which concerns on one Embodiment of this invention. 一実施形態に係る半導体製造装置の主要部分の構成を示す模式図である。It is a schematic diagram which shows the structure of the principal part of the semiconductor manufacturing apparatus which concerns on one Embodiment. 一実施形態に係るフォトレジストの特性を示す説明図である。It is explanatory drawing which shows the characteristic of the photoresist which concerns on one Embodiment. 一実施形態に係る半導体製造装置の機能を示す説明図である。It is explanatory drawing which shows the function of the semiconductor manufacturing apparatus which concerns on one Embodiment. 一実施形態に係る半導体製造装置の動作を模式的に示す断面図である。It is sectional drawing which shows typically operation | movement of the semiconductor manufacturing apparatus which concerns on one Embodiment. 本発明の一実施形態に係る半導体装置の製造方法を示すフロー図である。It is a flowchart which shows the manufacturing method of the semiconductor device which concerns on one Embodiment of this invention.

以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の実施形態では、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について適宜説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same parts in the drawings are denoted by the same reference numerals, detailed description thereof will be omitted as appropriate, and different parts will be described as appropriate.

図1は、本発明の一実施形態に係る半導体製造装置を模式的に示す断面図である。本実施形態に係る半導体製造装置は、半導体基板をベークするベーク処理装置1である。
ベーク処理装置1は、被処理基板2をベーク処理するチャンバー10と、チャンバー10の内面に設けられた複数のガス供給口12と、複数のガス供給口12のそれぞれに湿度が異なる不活性ガスを供給する湿度制御部14と、を備えている。
FIG. 1 is a cross-sectional view schematically showing a semiconductor manufacturing apparatus according to an embodiment of the present invention. The semiconductor manufacturing apparatus according to this embodiment is a baking processing apparatus 1 for baking a semiconductor substrate.
The baking apparatus 1 includes a chamber 10 for baking a substrate 2 to be processed, a plurality of gas supply ports 12 provided on the inner surface of the chamber 10, and an inert gas having a different humidity in each of the plurality of gas supply ports 12. And a humidity controller 14 to be supplied.

チャンバー10は、チャンバーカバー3と、チャンバーベース4と、を有し、チャンバーカバー3の内面には、複数のガス供給口12が設けられている。ガス供給口12には、ガス供給管13が接続されており、湿度制御部14において湿度が制御された不活性ガス、例えば、空気(エアー)または窒素が、ガス供給管13を介してチャンバー10内に導入される構成となっている。   The chamber 10 includes a chamber cover 3 and a chamber base 4, and a plurality of gas supply ports 12 are provided on the inner surface of the chamber cover 3. A gas supply pipe 13 is connected to the gas supply port 12, and an inert gas whose humidity is controlled by the humidity control unit 14, for example, air (air) or nitrogen is supplied to the chamber 10 through the gas supply pipe 13. It is configured to be introduced inside.

チャンバーベース4には、ベークヒータ5と、支持ピン6と、が設けられている。ベークヒータ5は、被処理基板2を所望の温度に加熱する。支持ピン6は、図1中の上下方向に可動に設けられており、被処理基板2の搬入、搬出の際に上昇し、また、被処理基板2を加熱する際に、下降してベークヒータ5に接触させる。   The chamber base 4 is provided with a bake heater 5 and support pins 6. The bake heater 5 heats the substrate 2 to be processed to a desired temperature. The support pin 6 is provided so as to be movable in the vertical direction in FIG. 1, and rises when the substrate to be processed 2 is carried in and out, and descends when the substrate to be processed 2 is heated, and the bake heater 5. Contact.

さらに、湿度制御部14は、複数の制御ユニット15を有している。各制御ユニット15は、不活性ガスの湿度を、ユニット毎に独立して制御し、ガス供給管13を介して接続されたガス供給口12に供給する。これにより、不活性ガスの湿度を、ガス供給口12毎に変えて、チャンバー10に導入することが可能となる。   Further, the humidity control unit 14 has a plurality of control units 15. Each control unit 15 controls the humidity of the inert gas independently for each unit, and supplies the humidity to the gas supply port 12 connected via the gas supply pipe 13. Thereby, the humidity of the inert gas can be changed into each gas supply port 12 and introduced into the chamber 10.

一方、図1中に示すように、複数のガス供給口12は、チャンバー10内に載置される被処理基板2の表面に対向する位置に設けられている。したがって、チャンバー10に導入される不活性ガスは、それぞれのガス供給口12に対向する被処理基板2の表面領域に吹き付けられることになる。その結果、各ガス供給口12から供給される不活性ガスの湿度を変えることにより、被処理基板2の複数の表面領域ごとに湿度雰囲気を変えてベーク処理することが可能となる。   On the other hand, as shown in FIG. 1, the plurality of gas supply ports 12 are provided at positions facing the surface of the substrate 2 to be processed placed in the chamber 10. Therefore, the inert gas introduced into the chamber 10 is sprayed onto the surface region of the substrate 2 to be processed facing each gas supply port 12. As a result, by changing the humidity of the inert gas supplied from each gas supply port 12, it is possible to perform the baking process by changing the humidity atmosphere for each of the plurality of surface regions of the substrate 2 to be processed.

図2は、本実施形態に係るベーク処理装置1の主要部分の構成を示す模式図である。
図2(a)は、チャンバーカバー3の内面に設けられたガス供給口12の配置例を示す模式図である。本実施形態に係るベーク処理装置1のチャンバー10は、略円筒状の外形をしており、図2(a)に示すように、チャンバーカバー3の内面は円形となる。ガス供給口12は、図2(a)中の水平および垂直方向に沿って十字状に配置されている。また、ガス供給口12の数を増やして、より密に配置することもできる。例えば、図2(a)に示す配置に加えて、水平から45°傾いた斜め方向に沿ってガス供給口12を設けることにより、チャンバー10内の湿度分布を、さらに精度良く制御することもできる。
FIG. 2 is a schematic diagram showing the configuration of the main part of the baking apparatus 1 according to the present embodiment.
FIG. 2A is a schematic diagram illustrating an arrangement example of the gas supply ports 12 provided on the inner surface of the chamber cover 3. The chamber 10 of the baking processing apparatus 1 according to the present embodiment has a substantially cylindrical outer shape, and the inner surface of the chamber cover 3 is circular as shown in FIG. The gas supply ports 12 are arranged in a cross shape along the horizontal and vertical directions in FIG. Further, the number of the gas supply ports 12 can be increased to arrange them more densely. For example, in addition to the arrangement shown in FIG. 2A, the humidity distribution in the chamber 10 can be controlled with higher accuracy by providing the gas supply port 12 along an oblique direction inclined by 45 ° from the horizontal. .

図2(b)は、制御ユニット15の構成を示すブロック図である。制御ユニット15は、外部から制御ユニットへ不活性ガスを供給する第1の配管17と、第2の配管18と、を有する。さらに、第1の配管17と、第2の配管18は、流量制御器16を介してガス供給管13に接続されている。したがって、第1の配管17および第2の配管18からガス供給管13に流れる不活性ガスの流量は、流量制御器16によりそれぞれ制御することができる。これにより、第1の配管17および第2の配管18の不活性ガスの混合比を、任意に変えることができる。   FIG. 2B is a block diagram showing the configuration of the control unit 15. The control unit 15 includes a first pipe 17 that supplies an inert gas from the outside to the control unit, and a second pipe 18. Further, the first pipe 17 and the second pipe 18 are connected to the gas supply pipe 13 via the flow rate controller 16. Therefore, the flow rate of the inert gas flowing from the first pipe 17 and the second pipe 18 to the gas supply pipe 13 can be controlled by the flow rate controller 16. Thereby, the mixture ratio of the inert gas of the 1st piping 17 and the 2nd piping 18 can be changed arbitrarily.

第1の配管17は、被処理基板2の表面に供給する不活性ガスの湿度最高値よりも高い湿度の不活性ガスを供給する。また、第2の配管18は、被処理基板2の表面に供給する不活性ガスの湿度の最低値よりも低い湿度の不活性ガスを供給する。これにより、第1の配管17から供給される不活性ガスと、第2の配管18から供給される不活性ガスと、の混合比を、流量制御器16により制御することにより、被処理基板2の表面に所定の湿度の不活性ガスを供給することが可能となる。   The first pipe 17 supplies an inert gas having a humidity higher than the maximum humidity value of the inert gas supplied to the surface of the substrate 2 to be processed. Further, the second pipe 18 supplies an inert gas having a humidity lower than the minimum humidity of the inert gas supplied to the surface of the substrate 2 to be processed. Thus, the substrate 2 to be processed is controlled by controlling the mixing ratio of the inert gas supplied from the first pipe 17 and the inert gas supplied from the second pipe 18 by the flow rate controller 16. It is possible to supply an inert gas having a predetermined humidity to the surface of the substrate.

第1の配管17から供給する不活性ガスには、例えば、エアコンディショナで湿度を50%程度に制御したエアーを用いることができる。一方、第2の配管18から供給する不活性ガスには、乾燥器を通したドライエアーを用いることができる。   As the inert gas supplied from the first pipe 17, for example, air whose humidity is controlled to about 50% by an air conditioner can be used. On the other hand, as the inert gas supplied from the second pipe 18, dry air that has passed through a dryer can be used.

また、流量制御器16には、例えば、マスフローコントローラを使用することができる。流量制御器16は、入口側と出口側との圧力差による配管内部の結露を防ぐために、出口配管にテープヒータを巻いて加熱できる構成とすることが望ましい。   Further, for example, a mass flow controller can be used as the flow rate controller 16. It is desirable that the flow rate controller 16 has a configuration in which a tape heater is wound around the outlet pipe and heated in order to prevent condensation inside the pipe due to a pressure difference between the inlet side and the outlet side.

図3は、被処理基板2の表面に塗布するフォトレジストの特性を示す説明図である。
図3(a)は、フォトレジストの特性を評価するために形成したレジストパターンを模式的に示している。また、図3(b)および(c)は、図3(a)中に示す、現像処理後のレジストパターンの幅Wと、PEB処理時にチャンバーに供給される不活性ガスの湿度と、の関係を示している。なお、本実験に使用した不活性ガスはエアーであり、室温(25℃)における相対湿度を示している。
FIG. 3 is an explanatory view showing the characteristics of the photoresist applied to the surface of the substrate 2 to be processed.
FIG. 3A schematically shows a resist pattern formed for evaluating the characteristics of the photoresist. FIGS. 3B and 3C show the relationship between the width W of the resist pattern after the development processing shown in FIG. 3A and the humidity of the inert gas supplied to the chamber during the PEB processing. Is shown. In addition, the inert gas used for this experiment is air, and has shown the relative humidity in room temperature (25 degreeC).

例えば、図3(b)に示すレジストAの場合、供給される不活性ガスの湿度が高くなると、レジストパターンの幅Wは、減少している。変化率は、−1nm/%であり、湿度が10%変化すると、Wが10nm変化することがわかる。一方、図3(c)に示すレジストBの場合、不活性ガスの湿度が高くなると、レジストパターンの幅Wは増加し、湿度の10%の変化に対し、Wが8nm変化することがわかる。   For example, in the case of the resist A shown in FIG. 3B, when the humidity of the supplied inert gas increases, the width W of the resist pattern decreases. The rate of change is -1 nm /%, and it can be seen that W changes by 10 nm when the humidity changes by 10%. On the other hand, in the case of the resist B shown in FIG. 3C, it can be seen that when the humidity of the inert gas increases, the width W of the resist pattern increases, and W changes by 8 nm with respect to a 10% change in humidity.

前述したPEB温度補正では、チャンバーベース4に設けられたベークヒータ5を、複数のブロックヒータで構成し、被処理基板2の面内でベーク温度を変化させることにより、レジストパターンの寸法補正を行う。しかし、基板面内におけるベーク温度の差を2.5〜3.0℃以上にすることが難しく、また、寸法変化の温度依存も1nm/℃と小さい。このため、PEB温度補正により補正できる最大寸法は、2.5〜3.0nmに限られてしまう。   In the above-described PEB temperature correction, the baking heater 5 provided in the chamber base 4 is composed of a plurality of block heaters, and the resist pattern size correction is performed by changing the baking temperature in the surface of the substrate 2 to be processed. However, it is difficult to set the difference in the baking temperature in the substrate surface to 2.5 to 3.0 ° C. or more, and the temperature dependence of the dimensional change is as small as 1 nm / ° C. For this reason, the maximum dimension that can be corrected by the PEB temperature correction is limited to 2.5 to 3.0 nm.

これに対し、本実施形態に係るベーク処理装置1では、チャンバー10に供給する不活性ガスの湿度差を約20%とすれば、PEB処理時の最大補正量は、レジストAの場合、約20nm、また、レジストBの場合、約16nmとすることができる。すなわち、PEB温度補正に比べて、一桁大きな寸法補正をすることができる。   On the other hand, in the bake processing apparatus 1 according to the present embodiment, if the humidity difference of the inert gas supplied to the chamber 10 is about 20%, the maximum correction amount at the time of PEB processing is about 20 nm in the case of the resist A. In the case of resist B, the thickness can be about 16 nm. That is, the dimensional correction can be made an order of magnitude larger than the PEB temperature correction.

また、図3(b)および(c)に示すように、レジストの種類が異なると、不活性ガスの湿度変化に対するレジストパターン幅Wの増減、および変化量も異なる。したがって、本実施形態に係るベーク処理装置1を使用する場合には、対象となるレジストについて、図3(b)、(c)に示すような特性データを予め取得し、所望の補正量が得られる湿度となるように、不活性ガスの混合比を設定する。   Further, as shown in FIGS. 3B and 3C, when the type of resist is different, the increase / decrease in the resist pattern width W with respect to the change in humidity of the inert gas and the amount of change are also different. Therefore, when using the bake processing apparatus 1 according to the present embodiment, characteristic data as shown in FIGS. 3B and 3C is acquired in advance for a target resist to obtain a desired correction amount. The mixing ratio of the inert gas is set so that the humidity is as high as possible.

図4は、本実施形態に係るベーク処理装置1の機能を示す説明図である。
図4中に示すように、ベーク処理装置1のチャンバー10は、ガス供給口12の近傍に、複数のガス排出口19を有する。また、ガス排出口には、チャンバー10内のガスを排出するために、流量制御器22を介して排出手段である排気ファン23につながる配管が接続されている。さらに、ガス供給口12からチャンバー10内に導入される不活性ガスと、ガス排出口19から排出される不活性ガスの流量を制御するために、ガスコントローラ24が設けられている。
FIG. 4 is an explanatory diagram illustrating functions of the baking processing apparatus 1 according to the present embodiment.
As shown in FIG. 4, the chamber 10 of the baking apparatus 1 has a plurality of gas discharge ports 19 in the vicinity of the gas supply port 12. In addition, in order to discharge the gas in the chamber 10, a pipe connected to an exhaust fan 23, which is a discharge unit, is connected to the gas discharge port through the flow rate controller 22. Further, a gas controller 24 is provided to control the flow rate of the inert gas introduced into the chamber 10 from the gas supply port 12 and the inert gas discharged from the gas discharge port 19.

排気ファン23は、チャンバー10内のガスを強制的に排気し、流量制御器22は、ガス排出口19から排出される不活性ガスの流量を制御する。ガスコントローラ24は、湿度制御部14と、流量制御器22と、に制御信号を送り、ガス供給口12からチャンバー10内に導入される不活性ガスの流量と、ガス排出口19から排出される不活性ガスの流量のバランスを制御する。これにより、ガス供給口12からチャンバー10内に導入された不活性ガスを、近接するガス排出口19から速やかに排出するように制御することができる。   The exhaust fan 23 forcibly exhausts the gas in the chamber 10, and the flow rate controller 22 controls the flow rate of the inert gas discharged from the gas discharge port 19. The gas controller 24 sends control signals to the humidity control unit 14 and the flow rate controller 22, and is discharged from the gas supply port 12 and the flow rate of the inert gas introduced into the chamber 10 and from the gas discharge port 19. Control the balance of inert gas flow. Thereby, the inert gas introduced into the chamber 10 from the gas supply port 12 can be controlled to be quickly discharged from the adjacent gas discharge port 19.

この結果、図4(a)に示すように、それぞれのガス供給口12から近接するガス排出口19へと流れる不活性ガスの流路が形成され、湿度の異なる不活性ガスが互いに混ざることなく、所望の湿度分布を得ることができる。図4(a)に示す例では、チャンバー10内に載置された被処理基板2の中心に、湿度50%に相当する水分を含んだ不活性ガスが供給されている。一方、被処理基板2の周辺部には、湿度30%に相当する水分を含んだ不活性ガスが供給されている。   As a result, as shown in FIG. 4A, the flow path of the inert gas flowing from each gas supply port 12 to the adjacent gas discharge port 19 is formed, and the inert gases having different humidity are not mixed with each other. A desired humidity distribution can be obtained. In the example shown in FIG. 4A, an inert gas containing moisture corresponding to a humidity of 50% is supplied to the center of the substrate 2 to be processed placed in the chamber 10. On the other hand, an inert gas containing moisture corresponding to a humidity of 30% is supplied to the periphery of the substrate 2 to be processed.

図4(b)は、被処理基板2の面内における不活性ガスの湿度分布を示している。この例では、被処理基板2の外周のA領域には、湿度30%に相当する水分を含んだ不活性ガスが供給され、また、B領域には湿度35%に相当する水分を含んだ不活性ガスが供給されている。中間領域であるD領域およびE領域には、それぞれ、湿度40%および45%に相当する水分を含んだ不活性ガスが供給されている。   FIG. 4B shows the humidity distribution of the inert gas in the plane of the substrate 2 to be processed. In this example, an inert gas containing moisture corresponding to a humidity of 30% is supplied to an area A on the outer periphery of the substrate 2 to be processed, and an inert gas containing moisture corresponding to a humidity of 35% is supplied to the area B. Active gas is supplied. An inert gas containing moisture corresponding to a humidity of 40% and 45% is supplied to the D region and E region, which are intermediate regions.

すなわち、本実施形態に係るベーク処理装置1では、フォトレジスト膜が形成された被処理基板2の複数の表面領域に、例えば、5%単位で湿度を変化させた不活性ガスを供給し、複数の表面領域をそれぞれ異なる湿度雰囲気下でベークすることができる。これにより、現像後のレジストパターンに対して、各表面領域毎に異なる寸法補正を施すことが可能となる。また、各表面領域の境界において、湿度は連続的に変化するので、補正後のレジストパターンの寸法も連続的に変えることができる。   That is, in the bake processing apparatus 1 according to the present embodiment, an inert gas whose humidity is changed in units of 5%, for example, is supplied to a plurality of surface regions of the substrate 2 to be processed on which a photoresist film is formed. Can be baked under different humidity atmospheres. Thereby, it becomes possible to perform different dimensional correction for each surface region on the developed resist pattern. Further, since the humidity continuously changes at the boundary of each surface region, the dimension of the resist pattern after correction can also be changed continuously.

フォトリソグラフィで形成されるレジストパターンの寸法は、被処理基板2の反り、および、被処理基板2上に形成されたフォトレジスト膜の膜厚ばらつき、現像ばらつき、ベーク温度ばらつきなど、種々の要因で変動し、被処理基板の面内で所定の傾向を持った寸法分布が現れる場合がある。   The dimension of the resist pattern formed by photolithography is due to various factors such as warpage of the substrate 2 to be processed, film thickness variation of the photoresist film formed on the substrate 2 to be processed, development variation, and baking temperature variation. There is a case where a dimensional distribution having a predetermined tendency appears in the plane of the substrate to be processed.

例えば、図3(b)に示したレジストAを用いて形成したレジストパターンにおいて、被処理基板2の中心部分に比べて外周部の寸法が20nm細くなる場合、中心部に供給する不活性ガスの湿度を50%、中間部に供給する不活性ガスの湿度を40%、さらに外周部に供給する不活性ガスの湿度を30%とすれば、中心部と外周部との間で20nmの寸法補正が可能であり、被処理基板2の全面で均一な寸法のレジストパターンを得ることができる。   For example, in the resist pattern formed using the resist A shown in FIG. 3B, when the outer peripheral dimension is 20 nm thinner than the central part of the substrate 2 to be processed, the inert gas supplied to the central part is reduced. If the humidity is 50%, the humidity of the inert gas supplied to the intermediate part is 40%, and the humidity of the inert gas supplied to the outer peripheral part is 30%, the dimensional correction is 20 nm between the central part and the outer peripheral part. It is possible to obtain a resist pattern having a uniform dimension on the entire surface of the substrate 2 to be processed.

また、レジストパターンの詳細な分布を補正するために、例えば、図4中に示すように、不活性ガスの湿度を5%単位で細かく制御することもできる。これにより、均一度をさらに向上させることができる。   Further, in order to correct the detailed distribution of the resist pattern, for example, as shown in FIG. 4, the humidity of the inert gas can be finely controlled in units of 5%. Thereby, the uniformity can be further improved.

さらに、レジストパターンをマスクとして、被処理基板2の表面をプラズマエッチングするような場合、表面に転写されるエッチングパターンの寸法が、プラズマ密度の分布により、特定の分布となることがある。このような場合、エッチング後の寸法分布を予測し、予めレジストパターンに寸法分布を織り込んでおくことが有効となる。すなわち、不活性ガスの湿度の分布を制御することにより、レジストパターンが所定の寸法分布を有するように制御し、エッチングパターンを均一にすることができる。   Further, when plasma etching is performed on the surface of the substrate 2 to be processed using the resist pattern as a mask, the dimension of the etching pattern transferred onto the surface may be a specific distribution due to the plasma density distribution. In such a case, it is effective to predict the dimension distribution after etching and to incorporate the dimension distribution into the resist pattern in advance. That is, by controlling the humidity distribution of the inert gas, the resist pattern can be controlled to have a predetermined dimensional distribution, and the etching pattern can be made uniform.

図5は、本実施形態に係るベーク処理装置1の動作を模式的に示す断面図である。
図5(a)では、チャンバーカバー3が図示しない駆動機構により上昇し、支持ピン6は、上昇した状態に保持されている。ベークヒータ5は、所望の温度、例えば100℃に昇温されている。また、ガス供給口12からは、所定の湿度の不活性ガスが供給されている。
FIG. 5 is a cross-sectional view schematically showing the operation of the baking processing apparatus 1 according to the present embodiment.
In FIG. 5A, the chamber cover 3 is raised by a drive mechanism (not shown), and the support pin 6 is held in the raised state. The bake heater 5 is heated to a desired temperature, for example, 100 ° C. An inert gas having a predetermined humidity is supplied from the gas supply port 12.

次に、図5(b)に示すように、被処理基板2が、チャンバー10内に搬入され、支持ピン6上に載置される。被処理基板2の搬入、載置は、図示しない搬送アームなどで行う。さらに、チャンバーカバー3が下降してチャンバー10が閉じられる。この際、同時に支持ピン6が下降し、図5(c)に示すように、被処理基板2の裏面が、ベークヒータ5に接触してベーク処理が開始される。   Next, as shown in FIG. 5B, the substrate 2 to be processed is carried into the chamber 10 and placed on the support pins 6. The substrate 2 to be processed is carried in and placed by a transfer arm (not shown). Further, the chamber cover 3 is lowered and the chamber 10 is closed. At this time, the support pins 6 are lowered at the same time, and as shown in FIG. 5C, the back surface of the substrate 2 to be processed comes into contact with the bake heater 5 and the baking process is started.

図5(c)に示すベーク処理中は、複数のガス供給口12から所定の湿度の不活性ガスが供給され、被処理基板2の複数の表面領域において、異なる湿度雰囲気でベークが行われる。   During the baking process shown in FIG. 5C, inert gas having a predetermined humidity is supplied from the plurality of gas supply ports 12, and baking is performed in a plurality of surface regions of the substrate 2 to be processed in different humidity atmospheres.

次に、図5(d)に示すように、チャンバーカバー3が上昇すると共に、支持ピン6が上昇し、被処理基板2をベークヒータ5から分離する。この時点で、ベーク処理が終了する。すなわち、支持ピン6の下降、上昇により、ベーク処理の開始および終了が制御される。さらに、ベーク処理を完了した被処理基板2は、図示しない搬送アームなどで、チャンバー10の外に搬出される。   Next, as shown in FIG. 5 (d), the chamber cover 3 is raised and the support pins 6 are raised to separate the substrate 2 to be processed from the bake heater 5. At this point, the baking process ends. That is, the start and end of the baking process are controlled by the lowering and raising of the support pin 6. Furthermore, the to-be-processed substrate 2 which completed the baking process is carried out of the chamber 10 with the transfer arm etc. which are not shown in figure.

図6は、本発明の一実施形態に係る半導体装置の製造方法を示すフロー図である。ここでは、フォトリソグラフィの工程が示されている。   FIG. 6 is a flowchart showing a method for manufacturing a semiconductor device according to an embodiment of the present invention. Here, a photolithography process is shown.

まず、最初のステップ(S1)として、被処理基板2の表面に所定のフォトレジストを塗布する。次に、被処理基板2をプリベークして、塗布されたフォトレジストから溶媒を放散させて固化し、フォトレジスト膜とする(S2)。プリベークは、例えば、80℃から120℃の温度範囲で、それぞれのレジストに好適な条件で行う。   First, as a first step (S1), a predetermined photoresist is applied to the surface of the substrate 2 to be processed. Next, the substrate to be processed 2 is pre-baked, and the solvent is diffused and solidified from the applied photoresist to form a photoresist film (S2). Pre-baking is performed, for example, in a temperature range of 80 ° C. to 120 ° C. under conditions suitable for each resist.

次に、所定の露光装置を用いて露光処理を行い、レジスト膜を感光させる(S3)。   Next, an exposure process is performed using a predetermined exposure apparatus to expose the resist film (S3).

次に、最初のポストベーク1を行う(S4)。所謂PEB処理である。この際、図1に示すベーク処理装置1を使用し、被処理基板2の複数の表面領域毎に湿度雰囲気を変えてベーク処理を行う。   Next, the first post bake 1 is performed (S4). This is a so-called PEB process. At this time, the baking process 1 shown in FIG. 1 is used to perform the baking process by changing the humidity atmosphere for each of the plurality of surface regions of the substrate 2 to be processed.

その後、現像処理(S5)を実施し、最後に、ポストベーク2(S6)を再度実行し、レジストパターンから溶媒を放散させて、フォトリソグラフィの工程を完了する。最後のステップ(S6)で実施されるポストベーク処理では、被処理基板2の表面領域の湿度雰囲気を変化させる必要はなく、乾燥した不活性ガス雰囲気中でベーク処理を行う。   Thereafter, development processing (S5) is performed, and finally, post-baking 2 (S6) is performed again to dissipate the solvent from the resist pattern, thereby completing the photolithography process. In the post-baking process performed in the last step (S6), it is not necessary to change the humidity atmosphere of the surface region of the substrate 2 to be processed, and the baking process is performed in a dry inert gas atmosphere.

(変形例)
図6のステップ2に示すプリベーク処理(S2)は、フォトレジスト膜の膜質を決定する重要な工程の1つである。このプリベーク処理においても、本実施形態に係るベーク処理装置1を用いると、フォトレジスト膜の膜質を被処理基板2の面内で分布させることが可能となる。すなわち、被処理基板2の複数の表面領域において、異なる湿度雰囲気でプリベーク処理することにより、フォトレジスト膜中に含まれる水分量を変化させることができる。
(Modification)
The pre-baking process (S2) shown in step 2 of FIG. 6 is one of important processes for determining the film quality of the photoresist film. Also in this pre-bake process, if the bake processing apparatus 1 according to this embodiment is used, the film quality of the photoresist film can be distributed in the plane of the substrate 2 to be processed. That is, the amount of moisture contained in the photoresist film can be changed by performing pre-baking treatment in a plurality of surface regions of the substrate 2 to be processed in different humidity atmospheres.

例えば、EUV(Extreme Ultraviolet)露光では、真空中で露光を実施するため、フォトレジスト中に含まれる水分量が、現像後のレジストパターンの形状および寸法を決定付ける重要な因子の1つとなる。したがって、現像後のレジストパターンの形状分布および寸法分布に対応させて、被処理基板2上に形成されたフォトレジスト膜の水分含有量を変化させれば、レジストパターンの均一性を向上させることができる。   For example, in EUV (Extreme Ultraviolet) exposure, since exposure is performed in a vacuum, the amount of moisture contained in the photoresist is one of the important factors determining the shape and dimensions of the resist pattern after development. Therefore, the uniformity of the resist pattern can be improved by changing the moisture content of the photoresist film formed on the substrate 2 to be processed in accordance with the shape distribution and dimension distribution of the resist pattern after development. it can.

具体的な実施方法としては、まず、図5(a)に示されている、チャンバーカバー3が上昇し、支持ピン6がアップした状態において、ベークヒータ5は、所望の温度、例えば120℃に設定される。また、ガス供給口12から所望の湿度の不活性ガスが、7l/分の流量で供給される。例えば、中心部のガス供給口12からは、40%の湿度に相当する水分を含んだ不活性ガスが供給され、外周部のガス供給口12からは、50%の湿度に相当する水分を含んだ不活性ガスが供給される。   As a specific implementation method, first, the bake heater 5 is set to a desired temperature, for example, 120 ° C. in a state where the chamber cover 3 is raised and the support pins 6 are up as shown in FIG. Is done. Further, an inert gas having a desired humidity is supplied from the gas supply port 12 at a flow rate of 7 l / min. For example, an inert gas containing moisture corresponding to 40% humidity is supplied from the gas supply port 12 in the central portion, and moisture corresponding to 50% humidity is supplied from the gas supply port 12 in the outer peripheral portion. Inert gas is supplied.

次に、図5(b)に示すように、被処理基板2が支持ピン6の上に載置される。その後、図5(c)に示すように、チャンバーカバー3が下降してチャンバー10が閉じられ、同時に、支持ピン6が下降しベーク処理が開始される。ガス供給口12からは、それぞれ所望の湿度の不活性気体の供給が継続され、被処理基板2の中心部は、外周部より低い湿度雰囲気でベーク処理される。   Next, as shown in FIG. 5B, the substrate to be processed 2 is placed on the support pins 6. Thereafter, as shown in FIG. 5C, the chamber cover 3 is lowered and the chamber 10 is closed. At the same time, the support pins 6 are lowered and the baking process is started. Inert gas having a desired humidity is continuously supplied from the gas supply port 12, and the central portion of the substrate 2 to be processed is baked in a lower humidity atmosphere than the outer peripheral portion.

その後、図5(d)に示すようにチャンバーカバー3が上昇し、支持ピン6が上昇してベーク処理が終了する。   Thereafter, as shown in FIG. 5D, the chamber cover 3 is raised, the support pins 6 are raised, and the baking process is completed.

一般に、フォトレジスト中に水分が含まれていると、フォトレジストの成分のほとんどを占める溶媒が分解する。このため、溶媒の分解によってレジストパターンが形成されなくなったり、レジストパターンに欠陥が生じたりする場合がある。したがって、本実施形態に係るベーク処理装置を用いて、露光前のフォトレジスト膜中の水分量を制御することにより、フォトレジストが有する本来の欠陥性能を引き出すことが可能となる。   Generally, when moisture is contained in the photoresist, the solvent that occupies most of the components of the photoresist is decomposed. For this reason, the resist pattern may not be formed or the resist pattern may be defective due to the decomposition of the solvent. Therefore, by controlling the amount of moisture in the photoresist film before exposure using the bake processing apparatus according to the present embodiment, it is possible to bring out the original defect performance of the photoresist.

以上、本発明に係る一実施形態を参照して本発明を説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、出願時の技術水準に基づいて、当業者がなし得る設計変更や、材料の変更等、本発明と技術的思想を同じとする実施態様も本発明の技術的範囲に含有される。   As mentioned above, although this invention was demonstrated with reference to one embodiment which concerns on this invention, this invention is not limited to these embodiment. For example, embodiments that have the same technical idea as the present invention, such as design changes and material changes that can be made by those skilled in the art based on the technical level at the time of filing, are also included in the technical scope of the present invention.

1 ベーク処理装置
2 被処理基板
10 チャンバー
12 ガス供給口
14 湿度制御部
15 制御ユニット
17 配管
18 配管
19 ガス排出口
23 排気ファン
DESCRIPTION OF SYMBOLS 1 Bake processing apparatus 2 Substrate 10 Chamber 12 Gas supply port 14 Humidity control part 15 Control unit 17 Piping 18 Piping 19 Gas exhaust port 23 Exhaust fan

Claims (7)

被処理基板をベーク処理するチャンバーと、
前記チャンバーの内面に設けられた複数のガス供給口と、
前記複数のガス供給口のそれぞれに、湿度が異なる不活性ガスを供給可能な湿度制御部と、
を備えたことを特徴とする半導体装置の製造装置。
A chamber for baking a substrate to be processed;
A plurality of gas supply ports provided on the inner surface of the chamber;
A humidity controller capable of supplying an inert gas having a different humidity to each of the plurality of gas supply ports;
An apparatus for manufacturing a semiconductor device, comprising:
前記複数のガス供給口は、前記チャンバー内に載置される前記被処理基板の表面に対向する位置に設けられていることを特徴とする請求項1記載の半導体装置の製造装置。   The semiconductor device manufacturing apparatus according to claim 1, wherein the plurality of gas supply ports are provided at positions facing a surface of the substrate to be processed placed in the chamber. 前記チャンバーの内面に設けられた複数のガス排出口であって、前記複数のガス排出口のそれぞれは前記複数のガス供給口のそれぞれの近傍に設けられた複数のガス排出口と、
前記チャンバー内のガスを前記複数のガス排出口から強制的に排出する排出手段と、
をさらに備えたことを特徴とする請求項1または2に記載の半導体装置の製造装置。
A plurality of gas discharge ports provided on an inner surface of the chamber, each of the plurality of gas discharge ports being a plurality of gas discharge ports provided in the vicinity of each of the plurality of gas supply ports;
A discharge means for forcibly discharging the gas in the chamber from the plurality of gas discharge ports;
The apparatus for manufacturing a semiconductor device according to claim 1, further comprising:
前記湿度制御部は、前記複数のガス供給口のそれぞれに供給する前記不活性ガスの湿度を、独立して制御する複数の制御ユニットを有することを特徴とする請求項1〜3のいずれか1つに記載の半導体装置の製造装置。   The said humidity control part has a some control unit which controls independently the humidity of the said inert gas supplied to each of these gas supply ports, The any one of Claims 1-3 characterized by the above-mentioned. The manufacturing apparatus of the semiconductor device as described in one. 前記制御ユニットは、
前記被処理基板の表面に供給される前記不活性ガスの湿度の最高値よりも高い湿度の不活性ガスを供給する第1の配管と、
前記被処理基板の表面に供給される前記不活性ガスの湿度の最低値よりも低い湿度の不活性ガスを供給する第2の配管と、
を有し、
前記第1の配管から供給される不活性ガスと、前記第2の配管から供給される不活性ガスと、の混合比を制御することにより、所定の湿度の不活性ガスを供給することを特徴とする請求項4記載の半導体装置の製造装置。
The control unit is
A first pipe for supplying an inert gas having a humidity higher than a maximum value of the humidity of the inert gas supplied to the surface of the substrate to be processed;
A second pipe for supplying an inert gas having a humidity lower than the minimum humidity of the inert gas supplied to the surface of the substrate to be processed;
Have
An inert gas having a predetermined humidity is supplied by controlling a mixing ratio between the inert gas supplied from the first pipe and the inert gas supplied from the second pipe. An apparatus for manufacturing a semiconductor device according to claim 4.
フォトレジスト膜が形成された被処理基板の複数の表面領域のそれぞれに、湿度が異なる不活性ガスを供給することにより、前記複数の表面領域を、それぞれ異なる湿度雰囲気下でベーク処理することを特徴とする半導体装置の製造方法。   The plurality of surface regions are baked under different humidity atmospheres by supplying an inert gas having different humidity to each of the plurality of surface regions of the substrate to be processed on which the photoresist film is formed. A method for manufacturing a semiconductor device. 前記フォトレジスト膜を、前記ベーク処理前に露光することを特徴とする請求項6記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 6, wherein the photoresist film is exposed before the baking process.
JP2009214305A 2009-09-16 2009-09-16 Apparatus and method of manufacturing semiconductor device Pending JP2011066119A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009214305A JP2011066119A (en) 2009-09-16 2009-09-16 Apparatus and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009214305A JP2011066119A (en) 2009-09-16 2009-09-16 Apparatus and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2011066119A true JP2011066119A (en) 2011-03-31

Family

ID=43952087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009214305A Pending JP2011066119A (en) 2009-09-16 2009-09-16 Apparatus and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2011066119A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183068A (en) * 2016-12-08 2018-06-19 东京毅力科创株式会社 Processing method for substrate and annealing device
JP2021005737A (en) * 2016-12-08 2021-01-14 東京エレクトロン株式会社 Heat treatment method and heat treatment equipment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108183068A (en) * 2016-12-08 2018-06-19 东京毅力科创株式会社 Processing method for substrate and annealing device
JP2018098229A (en) * 2016-12-08 2018-06-21 東京エレクトロン株式会社 Substrate processing method and heat treatment apparatus
JP2021005737A (en) * 2016-12-08 2021-01-14 東京エレクトロン株式会社 Heat treatment method and heat treatment equipment
CN108183068B (en) * 2016-12-08 2023-05-23 东京毅力科创株式会社 Substrate processing method and heat treatment apparatus

Similar Documents

Publication Publication Date Title
US7343698B2 (en) Reduced pressure drying apparatus and reduced pressure drying method
KR102434669B1 (en) Heat treatment apparatus, heat treatment method and computer storage medium
WO2005104194A1 (en) Substrate processing method and substrate processing apparatus
US20120031892A1 (en) Heat Treatment Method, Recording Medium Having Recorded Program for Executing Heat Treatment Method, and Heat Treatment Apparatus
JP4570164B2 (en) Substrate processing apparatus, substrate processing method, substrate processing program, and computer-readable recording medium recording the program
JP5017147B2 (en) Substrate processing method, program, computer storage medium, and substrate processing system
JP2008270542A (en) Method of setting temperature of heat treatment plate, temperature setting device for heat treatment plate, and computer-readable storage medium
JP2006228820A (en) Temperature setting method and temperature setting device for heat treatment plate, program, and computer-readable recording medium recorded with program
JP2008091918A (en) Method for in-line monitoring and controlling of heat treatment for wafer coated with resist
JP2006191032A (en) Baking apparatus of semiconductor wafer
JP4666380B2 (en) Substrate processing apparatus, substrate processing method, substrate processing program, and computer-readable recording medium recording the program
JPH10214775A (en) Heat-treating device and substrate treating device
TWI305934B (en)
JP4069035B2 (en) Substrate processing system and substrate heat treatment method
JP2006222354A (en) Method for setting temperature of heat treatment plate, equipment for setting temperature of heat treatment, program, and program-recorded computer-readable recording medium
JP2011066119A (en) Apparatus and method of manufacturing semiconductor device
US20060154479A1 (en) Baking apparatus used in photolithography process, and method for controlling critical dimension of photoresist patterns using the same
KR100549953B1 (en) Bake device of spinner device
JP2007214506A (en) Substrate processing method and program thereof
JPH1055951A (en) Baking device and method
KR20070014578A (en) Apparatus for baking a layer formed on a substrate
JP4294893B2 (en) Substrate heat treatment apparatus, rectifying mechanism thereof, and rectifying method
KR20080046436A (en) Apparatus for baking a layer on a substrate
JP4969304B2 (en) Heat treatment plate temperature setting method, heat treatment plate temperature setting device, and computer-readable storage medium
JP2008300777A (en) Treatment method of substrate, treatment apparatus of substrate, and computer-readable storage medium