JP2011065641A - 画像処理装置、表示装置及び画像処理方法 - Google Patents

画像処理装置、表示装置及び画像処理方法 Download PDF

Info

Publication number
JP2011065641A
JP2011065641A JP2010196172A JP2010196172A JP2011065641A JP 2011065641 A JP2011065641 A JP 2011065641A JP 2010196172 A JP2010196172 A JP 2010196172A JP 2010196172 A JP2010196172 A JP 2010196172A JP 2011065641 A JP2011065641 A JP 2011065641A
Authority
JP
Japan
Prior art keywords
pixel
filtering
value
pixel block
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010196172A
Other languages
English (en)
Inventor
Tatsuro Fujisawa
達朗 藤澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010196172A priority Critical patent/JP2011065641A/ja
Publication of JP2011065641A publication Critical patent/JP2011065641A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Image Processing (AREA)

Abstract

【課題】画像のフィルタ処理にかかるデータの記憶量や演算量の増加を抑えつつ、フィルタ性能を向上させる。
【解決手段】画像処理装置1は、入力画像における処理の対象画素と、対象画素の周囲にある周辺画素とを含む画素ブロックごとに、周辺画素の画素値と対象画素の画素値との差分が所定の閾値を超える周辺画素の画素値を置き換えるフィルタ処理を行うεフィルタリング手段40と、画素ブロックの画像構造を示す画素ブロックにおける画素勾配に関する方向別のヒストグラムを取得する取得手段10と、画素ブロック単位で、画素ブロックの方向別のヒストグラムが示す、画素ブロックにフィッティングする回帰曲面に対応したフィルタ係数を記憶する記憶手段20と、取得された画素ブロックの方向別のヒストグラムに対応したフィルタ係数で、画素ブロックのフィルタ処理を行う係数フィルタリング手段40とを備える
【選択図】図1

Description

本発明は、画像処理装置、表示装置及び画像処理方法に関する。
従来から、画像のモスキートノイズやブロックノイズなどのノイズを除去するための画像処理として、エッジ保存型平滑化フィルタによるフィルタ処理がある。このフィルタ処理では、処理対象の画素とその周囲の画素とから構成された画素ブロックごとにエッジを含むか否かを判別し、ノイズを除去する画素ブロックを選択してノイズ除去を行う従来技術が知られている(特許文献1)。
特開平7−23227号公報
ところで、上述したフィルタ処理では、画素ブロックが小さすぎると局所的な特徴しか捉えることが出来ないため、画素ブロックの大きさがフィルタ性能に大きく影響する。しかしながら、画素ブロックの大きさに比例して、画素ブロックにかかるフィルタ係数の記憶量や、そのフィルタ係数の乗算回数などの演算量も増加してしまい、上記従来技術では、フィルタ処理にかかるデータの記憶量や演算量の増加を抑えつつ、フィルタ性能を向上させることはできなかった。
本発明は、上記に鑑みてなされたものであって、画像のフィルタ処理にかかるデータの記憶量や演算量の増加を抑えつつ、フィルタ性能を向上させることを可能とする画像処理装置、表示装置及び画像処理方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明の画像処理装置は、入力画像における処理の対象画素と、当該対象画素の周囲にある周辺画素とを含む画素ブロックごとに、前記周辺画素の画素値と前記対象画素の画素値との差分が所定の閾値を超える前記周辺画素の画素値を置き換えるフィルタ処理を行うεフィルタリング手段と、前記画素ブロックの画像構造を示す前記画素ブロックにおける画素勾配に関する方向別のヒストグラムを取得する取得手段と、前記画素ブロック単位で、前記画素ブロックの方向別のヒストグラムが示す、前記画素ブロックにフィッティングする回帰曲面に対応したフィルタ係数を記憶する記憶手段と、取得された前記画素ブロックの方向別のヒストグラムに対応したフィルタ係数で、前記画素ブロックのフィルタ処理を行う係数フィルタリング手段と、を備え、前記εフィルタリング手段は、前記係数フィルタリング手段に先立ってフィルタ処理を行い、前記εフィルタリング手段は、互いに値の異なる少なくとも2つ以上の前記閾値により、前記差分が値の大きな方の前記閾値を超える前記周辺画素の画素値が前記対象画素の画素値に近づくように、前記周辺画素の画素値を段階的に置き換えることを特徴とする。
また、本発明の表示装置は、入力画像における処理の対象画素と、当該対象画素の周囲にある周辺画素とを含む画素ブロックごとに、前記周辺画素の画素値と前記対象画素の画素値との差分が所定の閾値を超える前記周辺画素の画素値を置き換えるフィルタ処理を行うεフィルタリング手段と、前記画素ブロックの画像構造を示す前記画素ブロックにおける画素勾配に関する方向別のヒストグラムを取得する取得手段と、前記画素ブロック単位で、前記画素ブロックの方向別のヒストグラムが示す、前記画素ブロックにフィッティングする回帰曲面に対応したフィルタ係数を記憶する記憶手段と、取得された前記画素ブロックの方向別のヒストグラムに対応したフィルタ係数で、前記画素ブロックのフィルタ処理を行う係数フィルタリング手段と、前記フィルタ処理された画像を表示する表示手段と、を備え、前記εフィルタリング手段は、前記係数フィルタリング手段に先立ってフィルタ処理を行い、前記εフィルタリング手段は、互いに値の異なる少なくとも2つ以上の前記閾値により、前記差分が値の大きな方の前記閾値を超える前記周辺画素の画素値が前記対象画素の画素値に近づくように、前記周辺画素の画素値を段階的に置き換えることを特徴とする。
また、本発明の画像処理方法は、εフィルタリング手段が、入力画像における処理の対象画素と、当該対象画素の周囲にある周辺画素とを含む画素ブロックごとに、前記周辺画素の画素値と前記対象画素の画素値との差分が所定の閾値を超える前記周辺画素の画素値を置き換えるフィルタ処理を行うεフィルタリングステップと、取得手段が、前記画素ブロックの画像構造を示す前記画素ブロックにおける画素勾配に関する方向別のヒストグラムを取得する取得ステップと、係数フィルタリング手段が、取得された前記画素ブロックの方向別のヒストグラムが示す、当該画素ブロックにフィッティングする回帰曲面に対応したフィルタ係数で、前記画素ブロックのフィルタ処理を行う係数フィルタリングステップと、を含み、前記εフィルタリングステップは、前記係数フィルタリングステップに先立ってフィルタ処理を行い、前記εフィルタリングステップは、互いに値の異なる少なくとも2つ以上の前記閾値により、前記差分が値の大きな方の前記閾値を超える前記周辺画素の画素値が前記対象画素の画素値に近づくように、前記周辺画素の画素値を段階的に置き換えることを特徴とする。
本発明によれば、画像のフィルタ処理にかかるデータの記憶量や演算量の増加を抑えつつ、フィルタ性能を向上させることを可能とする、という効果を奏する。
図1は、画像処理装置の機能構成を示すブロック図である。 図2は、ヒストグラム生成部の機能構成を示すブロック図である。 図3は、方向ヒストグラムの計算を例示する図である。 図4は、方向ヒストグラムの変換を例示する図である。 図5は、ヒストグラム生成部の処理を示すフローチャートである。 図6は、変換された方向ヒストグラムによるフィルタ係数を用いたフィルタリングを例示する図である。 図7は、フィルタリング部の機能構成を示すブロック図である。 図8は、多値εフィルタ(2値)において、中心画素との差分絶対値と、周辺画素の重みとの関係を例示する図である。 図9は、単純なεフィルタ、Bilateralフィルタにおいて、中心画素との差分絶対値と、周辺画素の重みとの関係を例示する図である。 図10は、多値εフィルタリング部の処理を示すフローチャートである。 図11は、多値εフィルタ(3値)において、中心画素との差分絶対値と周辺画素の重みとの関係を例示する図である。 図12は、広域フィルタリングにおける第3の画素ブロックを例示する図である。 図13は、フィルタリング部における広域フィルタリングにかかる処理を示すフローチャートである。 図14は、コンピュータのハードウエア構成例を示す図である。 図15は、コンピュータのハードウエア構成例を示す図である。 図16は、変形例にかかるフィルタリング部の機能構成を示すブロック図である。
以下に添付図面を参照して、この発明にかかる画像処理装置、表示装置及び画像処理方法の最良な実施の形態を詳細に説明する。図1は、本実施形態にかかる画像処理装置1の機能構成を示すブロック図である。
図1に示すように、画像処理装置1は、ヒストグラム生成部10、テンプレートテーブル部20、エッジパラメータ算出部30、フィルタリング部40を備える。画像処理装置1は、入力された動画像又は静止画像の入力画像に対し、フィルタリング部40においてノイズ除去フィルタ処理(フィルタリング)を行って、入力画像からノイズを除去した出力画像を出力する。
本実施形態におけるノイズ除去では、画素ブロックにおける画素勾配(画素の微分値)に関する方向別のヒストグラム(以下、方向ヒストグラムという)を、画素ブロックの特徴量として用いている。図1に示すように、ヒストグラム生成部10は、入力画像におけるフィルタ対象の画素と、その周囲にある画素とを含む、所定の大きさの画素ブロックの方向ヒストグラムを生成する。すなわち、ヒストグラム生成部10は、上述した画素ブロックの画像構造を示す特徴量を取得する取得手段である。
テンプレートテーブル部20は、方向ヒストグラムの種々の形状に対応したフィルタ係数が格納されたテンプレートテーブル(ルックアップテーブル)を予め記憶している。すなわち、テンプレートテーブル部20は、複数の画素で構成された所定サイズの画素ブロック(後述する第1の画素ブロック)単位で、その画素ブロックの画像構造を示す特徴量である方向ヒストグラムに対応したフィルタ係数を記憶している。テンプレートテーブル部20は、ヒストグラム生成部10で生成された画素ブロックごとの方向ヒストグラムに対応したフィルタ係数を、テンプレートテーブルを参照してフィルタリング部40に出力する。
テンプレートテーブル部20が持つフィルタ係数の生成例としては、例えばフィルタ対象の画素を中心とした複数の画素(Kernel)にフィッティングする回帰曲面(曲面モデル)を求める手法がある[H. Takeda, S. Farsiuand P. Milanfar, "Kernel Regression for Image Processing and Reconstruction", IEEE Trans. Image Proc., Vol. 16, No.2, pp. 349-366, 2007]。回帰曲面を当てはめるのと等価なフィルタ係数を生成し、方向ヒストグラムとを対応付けることにより、先鋭度とノイズ除去を両立したフィルタ処理が可能となる。
エッジパラメータ算出部30は、画素ブロックごとに、その画素ブロックに含まれるエッジの方向・強さ・シャープさを示すエッジパラメータを算出する。フィルタリング部40は、入力画像をフィルタリングしてノイズ除去を行った出力画像を出力する。具体的には、フィルタリング部40は、テンプレートテーブル部20からのフィルタ係数とエッジパラメータ算出部30で算出されたエッジパラメータとに基づいて、画素ブロックごとにフィルタ係数での畳み込み演算を行う。
ここで、ヒストグラム生成部10の詳細について説明する。図2は、ヒストグラム生成部10の機能構成を示すブロック図である。図2に示すように、ヒストグラム生成部10は、方向ヒストグラム計算部11と方向ヒストグラム変換部12とを備える。
方向ヒストグラム計算部11は、フィルタ係数でのフィルタリングにかかる画素ブロック(以下、第1の画素ブロックと呼ぶ)よりも大きいサイズの画素ブロック(以下、第2の画素ブロックと呼ぶ)で方向ヒストグラムの計算を行う。方向ヒストグラム変換部12は、第2の画素ブロックで計算された方向ヒストグラムを、第1の画素ブロック相当の方向ヒストグラムに変換(正規化)する。
図3は、方向ヒストグラムの計算を例示する図であり、図4は、方向ヒストグラムの変換を例示する図である。図3に示すように、方向ヒストグラム計算部11では、画素ブロックに含まれる画素の水平、垂直の微分値から、方向成分、強度成分を計算する。そして、方向ヒストグラム計算部11は、計算した方向成分、強度成分をもとに、例えば0〜3の4方向別の方向ヒストグラムを計算する。このようにして、方向ヒストグラム計算部11は、第2の画素ブロックにおける方向ヒストグラムを計算する。
図4に示すように、第2の画素ブロックB2は、フィルタ係数でのフィルタリングにかかる第1の画素ブロックB1よりもサイズが大きくなっているため、第1の画素ブロックB1よりも広い範囲で画像の特徴を捉えることができる。しかしながら、フィルタ係数が第1の画素ブロックB1における方向ヒストグラムに対応した設計となっているため、第2の画素ブロックB2における方向ヒストグラムは、そのままでは用いることができず、第1の画素ブロックB1相当の方向ヒストグラムに変換する必要がある。方向ヒストグラム計算部11では、第2の画素ブロックB2と第1の画素ブロックB1との面積比により、第1の画素ブロックB1相当の方向ヒストグラムへの変換を行っている。例えば第1の画素ブロックB1が3×3画素、第2の画素ブロックB2が7×7画素の場合は、第2の画素ブロックB2における方向ヒストグラムに9/49を乗算して、第1の画素ブロックB1相当の方向ヒストグラムへの変換を行う。
図5は、ヒストグラム生成部10の処理を示すフローチャートである。図5に示すように、処理が開始されると、方向ヒストグラム計算部11は第2の画素ブロックの大きさで方向ヒストグラムの計算を行う(S11)。次いで、方向ヒストグラム変換部12は、方向ヒストグラム計算部11が計算した方向ヒストグラムを、第1の画素ブロックの大きさ相当の方向ヒストグラムに変換する(S12)。
次いで、ヒストグラム生成部10は、入力画像の各画素にかかる全ての画素ブロックについて方向ヒストグラムの計算が終了したか否かを判定する(S13)。全ての画素ブロックについて方向ヒストグラムの計算が終了した場合(S13:YES)は処理を終了する。終了していない場合(S13:NO)は、未だ方向ヒストグラムの計算が行われていない画素ブロックの計算を行うように、S11へ処理を戻す。
図6は、変換された方向ヒストグラムによるフィルタ係数を用いたフィルタリングを例示する図である。図6に示すように、ヒストグラム生成部10では、フィルタ係数でのフィルタリングにかかる第1の画素ブロックB1よりも大きなサイズの第2の画素ブロックB2で方向ヒストグラム(特徴量)を計算し、第1の画素ブロックB1と第2の画素ブロックB2との面積比などにより、第1の画素ブロックB1相当の方向ヒストグラムへの変換(正規化)を行っている。
一般的には、フィルタ係数でのフィルタリングにかかる画素ブロックの大きさが小さいほど、テンプレートテーブル部20が記憶しているテンプレートテーブルの大きさを小さくし、フィルタリング時における畳み込み演算の演算量を少なくすることができる。しかしながら、画素ブロックの大きさが小さいほど、入力画像における局所的な特徴しか捉えることができなくなる。例えば、エッジ境界が画素ブロックの境界に重なるなどした場合、小さい画素ブロックでは、エッジ形状を正しく捉えることができず、適切なフィルタ係数が選択できなくなる。このため、画素ブロックの大きさが小さいほど、フィルタリングした後の出力画像の画質が低下してしまう。
ヒストグラム生成部10では、第1の画素ブロックB1よりも大きなサイズの第2の画素ブロックB2で入力画像の特徴を捉えており、正確に特徴を示した方向ヒストグラムを生成することができ、フィルタ性能を向上させることができる。また、第2の画素ブロックB2で計算した方向ヒストグラムを第1の画素ブロックB1相当の方向ヒストグラムへ変換しているため、テンプレートテーブル部20のメモリ量やフィルタリング時における演算量を増大させることがない。
なお、第1の画素ブロックB1が中心画素から水平、垂直方向の両方向にn画素の範囲であって、その大きさが(2n+1)×(2n+1)画素である場合、第2の画素ブロックB2は、中心画素から水平、垂直方向の両方向に2n画素の範囲であって、その大きさが(4n+1)×(4n+1)画素であってよい(n:0を含まない自然数)。第1の画素ブロックB1と第2の画素ブロックB2とがこのような関係を満たす場合は、nの値を大きくすることで、第1の画素ブロックB1と第2の画素ブロックB2との面積比を1:4として近似することができ、正規化演算を容易にすることができる。
また、第1の画素ブロックB1が中心画素から水平、垂直方向の両方向にn画素の範囲であって、その大きさが(2n+1)×(2n+1)画素である場合、第2の画素ブロックB2はその大きさが8m×8m画素であり、nとmは互いに自然数であって2n+1<8mの関係を満たすものであってよい。第1の画素ブロックB1と第2の画素ブロックB2とがこのような関係を満たす場合は、ビット処理の処理幅が8の倍数であるCPU(Central Processing Unit)やDSP(Digital Signal Processor)において、方向ヒストグラムの計算を効率的に行うことが可能となる。
次に、フィルタリング部40の詳細について説明する。図7は、フィルタリング部40の機能構成を示すブロック図である。図7に示すように、フィルタリング部40は、多値εフィルタリング部41、係数フィルタリング部42、切替部43、44、広域εフィルタリング部45、広域フィルタリング部46を備える。
多値εフィルタリング部41は、入力画像の各画素のフィルタリングにかかる画素ブロック(第1の画素ブロック)ごとに、閾値εを多値とするεフィルタ(以後、多値εフィルタと呼ぶ)処理を行う。εフィルタ処理は、画素ブロック内の処理の対象画素(中心画素)およびその周辺画素の画素値の差分の絶対値を、夫々閾値εと比較し、閾値εを超える周辺画素の画素値を中心画素の画素値で置き換える処理である。多値εフィルタリング部41では、閾値εを多値とする多値εフィルタ処理を行うことで、画素値の置き換えを段階的に行っている。
図8は、多値εフィルタ(2値)において、中心画素との差分絶対値と、周辺画素の重みとの関係を例示する図である。図8に示すように、例えば閾値ε0、ε1(ε0<ε1)の2値で多値εフィルタ処理を行う場合は、中心画素の画素値、中心画素の画素値と周辺画素の画素値との平均値、周辺画素の画素値という3段階の置き換えを行う。より具体的には、差分絶対値が閾値ε1を超える周辺画素は、その周辺画素の重み付けを0とし、中心画素の画素値で置き換える。また、差分絶対値が閾値ε1未満であり、閾値ε0を超える周辺画素は、その周辺画素の重み付けを0.5とし、中心画素の画素値と周辺画素の画素値との平均値で置き換える。また、差分絶対値が閾値ε0未満である周辺画素は、その周辺画素の重み付けを1とし、置き換えを行うことなく周辺画素の画素値のままとする。
図9は、単純なεフィルタ、Bilateralフィルタにおいて、中心画素との差分絶対値と、周辺画素の重みとの関係を例示する図である。図9に示すように、閾値が1つである単純なεフィルタは、エッジなどの画素値の変化が大きい部分でフィルタ後の画素値変化が滑らかにならない可能性がある。処理対象となる中心画素との差分絶対値が小さい周辺画素ほど、周辺画素値に対する重みを大きくして畳み込むBilateralフィルタは、フィルタ後の画素値変化が滑らかになるが、SIMD(Single Instruction Multiple Data)化などによる高速な演算に適していない。
これに対し、本実施形態における多値εフィルタは、複数の閾値εを用いて段階的に中心画素と周辺画素とを混合できるため、エッジなどの画素値の変化が大きい部分であってもフィルタ後の画素値変化を滑らかにすることができる。また、閾値εを用いた置き換えや平均値の算出は、SIMD化などによって高速に演算可能である。
図10は、多値εフィルタリング部41の処理を示すフローチャートであり、より具体的には閾値ε0、ε1(ε0<ε1)の2値での多値εフィルタ処理を示している。図10に示すように、処理が開始されると、多値εフィルタリング部41は、入力画像の各画素に対応した画素ブロックについて、中心画素の画素値と周辺画素の画素値と差分の絶対値が閾値ε1を超えるか否かを判定し(S21)、超える場合(YES)は中心画素の画素値で周辺画素の画素値を置き換えて(S22)、S25へ処理を進める。
S21で超えない場合(NO)、多値εフィルタリング部41は、中心画素の画素値と周辺画素の画素値と差分の絶対値が閾値ε0を超えるか否かを判定し(S23)、超える場合(YES)は中心画素の画素値と周辺画素の画素値との平均値で周辺画素の画素値を置き換えて(S24)、S25へ処理を進める。S23で超えない場合(NO)は、周辺画素の画素値はそのままで、S25へ処理を進める。
S25において、多値εフィルタリング部41は、入力画像の全ての画素に対応した画素ブロックが多値εフィルタ処理を終了したか否かを判定する。全ての全ての画素に対応した画素ブロックが多値εフィルタ処理を終了した場合(S25:YES)は処理を終了する。終了していない場合(S25:NO)は、未だ多値εフィルタ処理が行われていない画素の画素ブロックに対して多値εフィルタ処理を行うように、S21へ処理を戻す。
図11は、多値εフィルタ(3値)において、中心画素との差分絶対値と周辺画素の重みとの関係を例示する図である。図11に示すように、多値εフィルタにおける閾値εの数は、2値だけでなく、3値又はそれ以上であってよい。閾値が3値以上である場合も、差分絶対値が大きくなるほど、中心画素の画素値の割合が増加するように、周辺画素の重み付けに関する比率を段階的に設定する。具体的には、閾値ε0:閾値ε1:閾値ε2=1:2:3に対して、周辺画素の重みが3:2:1になるように、各閾値の値の大きさによる比率で、周辺画素の重み付けに関する比率を段階的に設定する。これにより、フィルタ後の画素値変化をより滑らかにすることができる。
図7に示すように、係数フィルタリング部42は、多値εフィルタリング部41で多値εフィルタ処理が行われた画素ブロック(第1の画素ブロック)ごとに、テンプレートテーブル部20より出力されたフィルタ係数による畳み込み演算を行い、各画素のフィルタリングを行う。このフィルタリングにより、フィルタリング部40では、ノイズ除去が入力画像に対して行われることとなる。なお、係数フィルタリング部42によるフィルタリングに先立って多値εフィルタリング部41で多値εフィルタ処理が行われているため、係数フィルタリング部42でのフィルタリング時には、画素ブロックの中心画素との差分が大きい周辺画素の影響を受けることなく、適切なフィルタリングを行うことができる。
切替部43、44は、エッジパラメータ算出部30により算出されたエッジの方向・強さ・シャープさを示すエッジパラメータの値に応じて、係数フィルタリング部42でフィルタリングされた後の画像に含まれる各画素についての処理経路を切り替える。具体的には、エッジパラメータの値(例えばエッジの強さ、シャープさなど)が予め設定された値以下で十分に小さく、各画素のフィルタリングにかかる画素ブロックの画像構造が平坦である場合には、広域εフィルタリング部45、広域フィルタリング部46での処理が行われるように処理経路を切り替える。また、エッジパラメータの値が予め設定された値を上回り、例えば各画素のフィルタリングにかかる画素ブロックの画像構造がエッジやコーナーである場合には、広域εフィルタリング部45、広域フィルタリング部46での処理を行うことなく、出力画像の画素として出力するように処理経路を切り替える。
広域εフィルタリング部45は、各画素について、第1の画素ブロックよりも広範な第3の画素ブロック(広域画素ブロック)を処理範囲とするεフィルタ(以下、広域εフィルタ)処理を行う。具体的には、広域εフィルタ処理では、図12に示すように、処理対象の画素を中心画素G1とし、第1の画素ブロックB1よりも広範な第3の画素ブロックB3を処理範囲とする。そして、広域フィルタ処理では、第3の画素ブロックB3内の中心画素およびその周辺画素の画素値の差分の絶対値を、夫々閾値εと比較し、閾値εを超える周辺画素の画素値を中心画素の画素値で置き換える。
なお、広域εフィルタ処理は、前述した多値εフィルタ処理であってもよい。ただし、広域εフィルタリング部45では画像構造が平坦な画素を処理対象としているため、広域εフィルタ処理は、その処理を簡略化するうえで、1つの閾値εを用いた単純なεフィルタ処理であることが好ましい。したがって、本実施形態における広域εフィルタ処理は、1つの閾値εを用いた単純なεフィルタ処理とする。
広域フィルタリング部46は、広域εフィルタリング部45で広域εフィルタ処理が行われた画素ブロック(第3の画素ブロック)ごとに、平均値フィルタによる平滑化処理(広域フィルタ処理)を行う。具体的には、画素ブロックに含まれる画素の平均値とする演算を行う。
多値εフィルタリング部41、係数フィルタリング部42によって第1の画素ブロックB1でノイズ除去を行うだけは、画像構造が平坦な領域について、十分に平坦化できない場合がある。これ対して、第1の画素ブロックB1のサイズを大きくすることで対応する場合には、テンプレートテーブル部20が記憶しているテンプレートテーブルを大きくする必要があり、テンプレートテーブル部20のメモリ量の増大や、係数フィルタリング部42でのフィルタリング時における演算量の増大などが生じることとなる。
本実施形態では、画像構造が平坦な領域については、広域εフィルタリング部45、広域フィルタリング部46での処理が行われるように切り替えている。これにより、第1の画素ブロックB1よりも広範な第3の画素ブロックB3での広域フィルタ処理が行われるため、画像構造が平坦な領域について、より効果的なフィルタ処理を行うことが可能となり、フィルタリング後の画質を向上させることができる。また、広域フィルタ処理が行われる画素数は第1の画素ブロックB1よりも多くなるが、第1の画素ブロックB1のサイズを大きくした場合に係数フィルタリング部42のフィルタリング時に増大する演算量(畳み込み演算にかかる乗算)に比べて、同等以下の処理量で実現可能であり、テンプレートテーブル部20のメモリ量を増大させることもない。
なお、第1の画素ブロックB1が中心画素から水平、垂直方向の両方向にn画素の範囲であって、その大きさが(2n+1)×(2n+1)画素である場合、第3の画素ブロックB3は、中心画素から水平、垂直方向の両方向に2n画素の範囲であって、その大きさが(4n+1)×(4n+1)画素であってよい(n:0を含まない自然数)。
また、第1の画素ブロックB1が中心画素から水平、垂直方向の両方向にn画素の範囲であって、その大きさが(2n+1)×(2n+1)画素である場合、第3の画素ブロックB3はその大きさが8m×8m画素であり、nとmとは互いに自然数であって2n+1<8mの関係が成り立つものであってよい。第1の画素ブロックB1と第3の画素ブロックB3とがこのような関係を満たす場合は、ビット処理の処理幅が8mの倍数であるCPUやDSPにおいて、第3の画素ブロックB3での広域フィルタ処理を効率的に行うことが可能となる。
図13は、フィルタリング部40における広域フィルタリングにかかる処理を示すフローチャートである。図13に示すように、係数フィルタリング部42でフィルタリングされた後の画像に含まれる所定の画素について、処理が開始されると、切替部43、44は、エッジパラメータ算出部30により算出されたエッジパラメータに含まれるエッジの強さやシャープさの値が予め設定された値より小さく、十分小さい値であるか否かを判定する(S31)。
エッジの強さやシャープさの値が十分小さい値である場合(S31:YES)は、所定の画素について広域εフィルタリング部45で広域εフィルタ処理(S32)、広域フィルタリング部46で広域フィルタ処理が行われて(S33)、S34へ処理を進める。エッジの強さやシャープさの値が十分小さい値でない場合(S31:NO)は、所定の画素について広域εフィルタ処理や広域フィルタ処理が行われることなく、S34へ処理を進める。
S34において、フィルタリング部40は、係数フィルタリング部42でフィルタリングされた後の画像に含まれる全ての画素に対して処理が終了したか否かを判定する。全ての画素に対して処理が終了した場合(S34:YES)は処理を終了する。全ての画素に対して処理が終了していない場合(S34:NO)は、未だ処理が行われていない所定の画素に対して処理を行うように、S31へ処理を戻す。
(コンピュータ等による実現)
図14は、コンピュータ100のハードウエア構成例を示す図である。図14に示すように、コンピュータ100は、CPU101、操作部102、表示部103、ROM104(Read Only Memory)、RAM105(Random Access Memory)、信号入力部106及び記憶部107を有し、各部はバス108により接続されている。
CPU101は、RAM105の所定領域を作業領域として、ROM104等に予め記憶された各種プログラムとの協働により各種処理を実行し、コンピュータ100を構成する各部の動作を中央制御する。CPU101は、また、ROM104等に予め記憶されたプログラムとの協働により、本実施形態にかかる画像処理方法を実行する。
操作部102は、各種入力キー等を備え、ユーザから操作入力された情報を入力信号として受け付け、その入力信号をCPU101へ出力する。
表示部103は、LCD(Liquid Crystal Display)等の表示手段により構成され、CPU101からの表示信号に基づいて、各種情報や、前述した画像処理後の出力画像を表示する。なお、表示部103は、操作部102と一体的にタッチパネルを構成する態様としてもよい。
ROM104は、コンピュータ100の制御等にかかるプログラムや各種設定情報等を記憶する不揮発性メモリである。RAM105は、例えばSDRAM等の記憶手段であって、CPU101の作業エリアとして機能し、バッファ等の役割を果たす。
信号入力部106は、静止画像、動画像、音声などの電気信号の入力を受け付けて、CPU101へ出力するインターフェースである。信号入力部106は、放送番組受信装置(チューナー)、インターネットなどに接続する通信インターフェース等であってもよい。
記憶部107は、磁気的又は光学的に記録可能な記憶媒体を有し、CPU101の制御のもと、信号入力部106を介して取得された静止画像、動画像、音声などのデータを記憶する。
図15は、コンピュータ100aのハードウエア構成例を示す図である。図15に示すように、コンピュータ100aは、画像処理用DSPなどであり、本実施形態にかかる画像処理方法を実行する画像処理部101aを有する構成である。上述したとおり、本実施形態にかかる画像処理方法は、CPU101とプログラムとの協働により行う構成以外に、専用の画像処理用DSPなどで処理を行ってもよい。また、コンピュータ100、100aは、いわゆるパーソナルコンピュータなどの情報機器の他に、テレビ受像機などの表示装置や、チューナで受信した放送番組を記録する放送番組記録装置などであってもよい。
本実施形態のプログラムは、ROM等に予め組み込んで提供するように構成してもよい。また、本実施形態のCPU101で実行されるプログラムは、インストール可能な形式又は実行可能な形式のファイルでCD−ROM、フレキシブルディスク(FD)、CD−R、DVD等のコンピュータで読み取り可能な記憶媒体に記録されて提供されてもよい。
また、本実施形態のCPU101で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施形態のCPU101で実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。
<変形例>
ここで、フィルタリング部40の変形例について説明する。図16は、変形例にかかるフィルタリング部40aの機能構成を示すブロック図である。図16に示すように、フィルタリング部40aは、フィルタリング部40の機能構成を変更したものであり、切替部43、44に代わり切替部43a、44aを備える。
切替部43a、44aは、エッジパラメータ算出部30により算出されたエッジの方向・強さ・シャープさを示すエッジパラメータの値に応じて、入力画像に含まれる各画素についての処理経路を切り替える。具体的には、エッジパラメータの値(例えばエッジの強さ、シャープさなど)が予め設定された値以下で十分に小さく、各画素のフィルタリングにかかる画素ブロックの画像構造が平坦である場合には、広域εフィルタリング部45、広域フィルタリング部46での処理が行われるように処理経路を切り替える。また、エッジパラメータの値が予め設定された値を上回り、例えば各画素のフィルタリングにかかる画素ブロックの画像構造がエッジやコーナーである場合には、多値εフィルタリング部41、係数フィルタリング部42での処理が行われるように処理経路を切り替える。
入力画像において、画像構造が平坦な領域については、ノイズ除去の効果が小さく、広域フィルタリング処理で十分な場合がある。このような場合は、フィルタリング部40aのように処理経路の切り替えを行うことで、効果が小さいフィルタリングを迂回して効率的なフィルタリングを行うことが可能となる。また、上述した処理経路の切り替えによって、適切なεフィルタを選択することが可能となる。具体的には、画像構造が平坦な領域については効率的なフィルタリングを行う上で好ましい1つの閾値εを用いた広域εフィルタ処理が選択され、画像構造がエッジやコーナーである場合には係数フィルタリング部42で適切なフィルタリングを行う上で好ましい多値εフィルタ処理が選択されることとなる。
なお、本発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化することができる。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施の形態にわたる構成要素を適宜組み合わせても良い。
1 画像処理装置
10 ヒストグラム生成部
11 方向ヒストグラム計算部
12 方向ヒストグラム変換部
20 テンプレートテーブル部
30 エッジパラメータ算出部
40、40a フィルタリング部
41 多値εフィルタリング部
42 係数フィルタリング部
43、43a、44、44a 切替部
45 広域εフィルタリング部
46 広域フィルタリング部
B1 第1の画素ブロック
B2 第2の画素ブロック
B3 第3の画素ブロック
G1 中心画素

Claims (5)

  1. 入力画像における処理の対象画素と、当該対象画素の周囲にある周辺画素とを含む画素ブロックごとに、前記周辺画素の画素値と前記対象画素の画素値との差分が所定の閾値を超える前記周辺画素の画素値を置き換えるフィルタ処理を行うεフィルタリング手段と、
    前記画素ブロックの画像構造を示す前記画素ブロックにおける画素勾配に関する方向別のヒストグラムを取得する取得手段と、
    前記画素ブロック単位で、前記画素ブロックの方向別のヒストグラムが示す、前記画素ブロックにフィッティングする回帰曲面に対応したフィルタ係数を記憶する記憶手段と、
    取得された前記画素ブロックの方向別のヒストグラムに対応したフィルタ係数で、前記画素ブロックのフィルタ処理を行う係数フィルタリング手段と、を備え、
    前記εフィルタリング手段は、前記係数フィルタリング手段に先立ってフィルタ処理を行い、
    前記εフィルタリング手段は、互いに値の異なる少なくとも2つ以上の前記閾値により、前記差分が値の大きな方の前記閾値を超える前記周辺画素の画素値が前記対象画素の画素値に近づくように、前記周辺画素の画素値を段階的に置き換えることを特徴とする画像処理装置。
  2. 前記εフィルタリング手段は、前記差分が大きくなるほど前記周辺画素の画素値を置き換えた後に前記対象画素の画素値の割合が増加するように、前記周辺画素の画素値を置き換える際の、当該周辺画素の画素値の重み付けに関する比率を、前記閾値ごとに段階的に設定していることを特徴とする請求項1に記載の画像処理装置。
  3. 取得された前記画素ブロックの方向別のヒストグラムが示す画像構造が平坦であるか否かに応じて、前記係数フィルタリング手段に先立って前記εフィルタリング手段を行うか否かの切り替えを行う切替手段を更に備え、
    前記切替手段は、前記画像構造が平坦でない場合に前記係数フィルタリング手段に先立って前記εフィルタリング手段を行うように切り替えることを特徴とする請求項1又は2に記載の画像処理装置。
  4. 入力画像における処理の対象画素と、当該対象画素の周囲にある周辺画素とを含む画素ブロックごとに、前記周辺画素の画素値と前記対象画素の画素値との差分が所定の閾値を超える前記周辺画素の画素値を置き換えるフィルタ処理を行うεフィルタリング手段と、
    前記画素ブロックの画像構造を示す前記画素ブロックにおける画素勾配に関する方向別のヒストグラムを取得する取得手段と、
    前記画素ブロック単位で、前記画素ブロックの方向別のヒストグラムが示す、前記画素ブロックにフィッティングする回帰曲面に対応したフィルタ係数を記憶する記憶手段と、
    取得された前記画素ブロックの方向別のヒストグラムに対応したフィルタ係数で、前記画素ブロックのフィルタ処理を行う係数フィルタリング手段と、
    前記フィルタ処理された画像を表示する表示手段と、を備え、
    前記εフィルタリング手段は、前記係数フィルタリング手段に先立ってフィルタ処理を行い、
    前記εフィルタリング手段は、互いに値の異なる少なくとも2つ以上の前記閾値により、前記差分が値の大きな方の前記閾値を超える前記周辺画素の画素値が前記対象画素の画素値に近づくように、前記周辺画素の画素値を段階的に置き換えることを特徴とする表示装置。
  5. εフィルタリング手段が、入力画像における処理の対象画素と、当該対象画素の周囲にある周辺画素とを含む画素ブロックごとに、前記周辺画素の画素値と前記対象画素の画素値との差分が所定の閾値を超える前記周辺画素の画素値を置き換えるフィルタ処理を行うεフィルタリングステップと、
    取得手段が、前記画素ブロックの画像構造を示す前記画素ブロックにおける画素勾配に関する方向別のヒストグラムを取得する取得ステップと、
    係数フィルタリング手段が、取得された前記画素ブロックの方向別のヒストグラムが示す、当該画素ブロックにフィッティングする回帰曲面に対応したフィルタ係数で、前記画素ブロックのフィルタ処理を行う係数フィルタリングステップと、を含み、
    前記εフィルタリングステップは、前記係数フィルタリングステップに先立ってフィルタ処理を行い、
    前記εフィルタリングステップは、互いに値の異なる少なくとも2つ以上の前記閾値により、前記差分が値の大きな方の前記閾値を超える前記周辺画素の画素値が前記対象画素の画素値に近づくように、前記周辺画素の画素値を段階的に置き換えることを特徴とする画像処理方法。
JP2010196172A 2010-09-01 2010-09-01 画像処理装置、表示装置及び画像処理方法 Pending JP2011065641A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010196172A JP2011065641A (ja) 2010-09-01 2010-09-01 画像処理装置、表示装置及び画像処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010196172A JP2011065641A (ja) 2010-09-01 2010-09-01 画像処理装置、表示装置及び画像処理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009217806A Division JP4585603B1 (ja) 2009-09-18 2009-09-18 画像処理装置、表示装置及び画像処理方法

Publications (1)

Publication Number Publication Date
JP2011065641A true JP2011065641A (ja) 2011-03-31

Family

ID=43951758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010196172A Pending JP2011065641A (ja) 2010-09-01 2010-09-01 画像処理装置、表示装置及び画像処理方法

Country Status (1)

Country Link
JP (1) JP2011065641A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9244455B2 (en) 2007-09-10 2016-01-26 Fisher-Rosemount Systems, Inc. Location dependent control access in a process control system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125857A (ja) * 1994-10-27 1996-05-17 Sharp Corp 画像処理装置
JP2001111835A (ja) * 1999-10-05 2001-04-20 Toshiba Corp 画像処理装置およびx線診断装置
JP2004172726A (ja) * 2002-11-18 2004-06-17 Sony Corp 画像処理装置および方法
WO2009037803A1 (ja) * 2007-09-20 2009-03-26 Panasonic Corporation 画像ノイズ除去装置、画像ノイズ除去方法及び画像ノイズ除去プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125857A (ja) * 1994-10-27 1996-05-17 Sharp Corp 画像処理装置
JP2001111835A (ja) * 1999-10-05 2001-04-20 Toshiba Corp 画像処理装置およびx線診断装置
JP2004172726A (ja) * 2002-11-18 2004-06-17 Sony Corp 画像処理装置および方法
WO2009037803A1 (ja) * 2007-09-20 2009-03-26 Panasonic Corporation 画像ノイズ除去装置、画像ノイズ除去方法及び画像ノイズ除去プログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9244455B2 (en) 2007-09-10 2016-01-26 Fisher-Rosemount Systems, Inc. Location dependent control access in a process control system
US9760075B2 (en) 2007-09-10 2017-09-12 Fisher-Rosemount Systems, Inc. Location dependent control access in a process control system

Similar Documents

Publication Publication Date Title
JP4585602B1 (ja) 画像処理装置、表示装置及び画像処理方法
JP4724124B2 (ja) 画像処理装置および画像処理プログラム
JP4599457B1 (ja) 画像処理装置、表示装置及び画像処理方法
JP4847591B2 (ja) 画像処理装置、画像処理方法および画像処理プログラム
JP4641704B2 (ja) ノイズ低減化方法、ノイズ低減化装置、記録媒体、及びプログラム
JP4858609B2 (ja) ノイズ低減装置、ノイズ低減方法、及びノイズ低減プログラム
JP2005332130A (ja) 画像処理装置、画像処理方法、画像処理方法のプログラム及び画像処理方法のプログラムを記録した記録媒体
JP2008293425A (ja) ノイズ除去装置並びにプログラムおよび方法
JP2009251839A (ja) 画像信号処理回路、画像表示装置、および画像信号処理方法
JP2011134204A (ja) 画像処理装置、画像処理方法、及びプログラム
JP2009065665A (ja) 画像の空間拡散
JP4585603B1 (ja) 画像処理装置、表示装置及び画像処理方法
JP2009025862A (ja) 画像処理装置、画像処理方法、画像処理プログラム及び画像表示装置
KR101493694B1 (ko) 이미지 처리장치, 이미지 처리방법 및 처리방법을실행시키기 위한 프로그램을 저장한 기록매체
JP2011065641A (ja) 画像処理装置、表示装置及び画像処理方法
JP4962573B2 (ja) 画像処理装置
JP4456096B2 (ja) ノイズ除去方法および装置並びにプログラム
JP2008293424A (ja) ノイズ除去装置並びにプログラムおよび方法
TWI306348B (en) Device and method for image edge enhancement
JP2011034226A (ja) 画像処理装置
JP2010211552A (ja) 画像処理方法及びコンピュータプログラム
JP6467178B2 (ja) 画像処理装置及び画像処理方法
JP5790933B2 (ja) ノイズ除去装置、電子機器
JP6575742B2 (ja) 画像処理方法および画像処理装置
JP5277388B2 (ja) 画像処理装置および撮像装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120410