JP2011064993A - Optical semiconductor element and method for manufacturing the same - Google Patents

Optical semiconductor element and method for manufacturing the same Download PDF

Info

Publication number
JP2011064993A
JP2011064993A JP2009216453A JP2009216453A JP2011064993A JP 2011064993 A JP2011064993 A JP 2011064993A JP 2009216453 A JP2009216453 A JP 2009216453A JP 2009216453 A JP2009216453 A JP 2009216453A JP 2011064993 A JP2011064993 A JP 2011064993A
Authority
JP
Japan
Prior art keywords
core
film
layer
optical semiconductor
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009216453A
Other languages
Japanese (ja)
Other versions
JP5195700B2 (en
Inventor
Teruo Kurahashi
輝雄 倉橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009216453A priority Critical patent/JP5195700B2/en
Publication of JP2011064993A publication Critical patent/JP2011064993A/en
Application granted granted Critical
Publication of JP5195700B2 publication Critical patent/JP5195700B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an optical semiconductor element which can prevent absorption of light by an electrode or the like even when a clad layer is thin, and miniaturized more and to provide a method for manufacturing the same. <P>SOLUTION: A lower clad layer 32, a core 33, and an upper clad layer 35 are formed on an Si substrate 31, and light is confined in the core 33 by a refractive index difference between the core 33 and the clad layers 32 and 35 to be propagated in the longitudinal direction of the core 33. The upper clad layer 35 has a cavity 36 formed to surround the upper side and the side of the core 33. A connection layer 34 connected to the lower power of the core 33 is formed on the lower clad layer 32, and the upper clad layer 35 has a contact hole formed to reach the connection layer 34. An electrode 27b is formed on the upper clad layer 35 above the core 33, and the electrode 27b is connected to the connection layer 34 via the contact hole. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体基板上にコア及びクラッド層を形成した光半導体素子及びその製造方法に関する。   The present invention relates to an optical semiconductor device in which a core and a clad layer are formed on a semiconductor substrate, and a method for manufacturing the same.

半導体基板（ウエハ）を用いて形成された導波路型光半導体素子は、当該光半導体素子を駆動するＣＭＯＳ（Complementary Metal Oxide Semiconductor）や、当該光半導体素子に入出力する信号を処理するＣＭＯＳ及びメモリ等との混載が期待されている。また、Ｓｉをコアに使用し、ＳｉＯ2又はＳｉＯＮｘをクラッド層に用いた導波路型光半導体素子は、コアとクラッド層との屈折率差が大きく、コア内に光を閉じ込める光閉じ込め効果が大きい。このため、Ｓｉをコアに使用し、ＳｉＯ2又はＳｉＯＮｘをクラッド層に用いた導波路型光半導体素子は、デバイスの小型化及びウエハの大面積化による低コスト化が期待されている。 A waveguide type optical semiconductor element formed using a semiconductor substrate (wafer) includes a CMOS (Complementary Metal Oxide Semiconductor) that drives the optical semiconductor element, and a CMOS and a memory that process signals input to and output from the optical semiconductor element. Etc. are expected to be mixed. In addition, a waveguide type optical semiconductor device using Si as a core and SiO 2 or SiONx as a cladding layer has a large refractive index difference between the core and the cladding layer, and has a large light confinement effect for confining light in the core. . For this reason, a waveguide type optical semiconductor device using Si as a core and SiO 2 or SiONx as a cladding layer is expected to be reduced in cost by downsizing the device and increasing the area of the wafer.

特開平６−３５４１号公報JP-A-6-3541 特開２００６−３０７３３号公報JP 2006-30733 A

T. Shoji, Elec-tron.Lett., Vol.38, pp1669-1670, 2002.T. Shoji, Elec-tron.Lett., Vol.38, pp1669-1670, 2002.

導波路型光半導体素子では、通常、クラッド層の上に引出電極が形成される。しかし、コアの近傍に金属が配置されていると、コアを通る光が金属に吸収されてしまう。このため、引出電極とコアとの間のクラッド層の厚さをある程度（例えば１μｍ以上）厚くすることが必要であり、更なる小型化が困難であるという問題がある。また、引出電極とコアとの間を電気的に接続するためにクラッド層にコンタクトホールを形成する必要があるが、クラッド層が厚いとコンタクトホールのアスペクト比が高くなり、製造が困難になるという問題もある。   In a waveguide type optical semiconductor element, an extraction electrode is usually formed on a cladding layer. However, when a metal is disposed in the vicinity of the core, light passing through the core is absorbed by the metal. For this reason, it is necessary to increase the thickness of the cladding layer between the extraction electrode and the core to some extent (for example, 1 μm or more), and there is a problem that further miniaturization is difficult. In addition, it is necessary to form a contact hole in the clad layer in order to electrically connect the extraction electrode and the core. However, if the clad layer is thick, the contact hole has an increased aspect ratio, which makes it difficult to manufacture. There is also a problem.

以上から、クラッド層が薄くても電極等による光の吸収を回避でき、より一層の小型化が可能な光半導体素子及びその製造方法を提供することを目的とする。   In view of the above, an object of the present invention is to provide an optical semiconductor element that can avoid light absorption by an electrode or the like even when the cladding layer is thin, and can be further miniaturized, and a manufacturing method thereof.

一観点によれば、半導体基板と、前記半導体基板の上方に形成されたコアと、前記コアの上に形成されたクラッド層と、前記クラッド層の上に形成された電極と、前記コアと前記電極との間の前記クラッド層に設けられた空洞とを有する光半導体素子が提供される。   According to one aspect, a semiconductor substrate, a core formed above the semiconductor substrate, a cladding layer formed on the core, an electrode formed on the cladding layer, the core, and the core There is provided an optical semiconductor device having a cavity provided in the clad layer between electrodes.

上記一観点によれば、コアと電極との間のクラッド層に、空洞が設けられている。このため、コアと電極との間のクラッド層の屈折率（空洞を含む平均屈折率）が空洞がないときに比べて低くなり、電極をコアに近づけてもコアを通る光が電極に吸収されることが抑制される。これにより、光半導体素子を従来に比べてより一層小型化することができる。   According to the above aspect, a cavity is provided in the cladding layer between the core and the electrode. For this reason, the refractive index (average refractive index including the cavity) of the cladding layer between the core and the electrode is lower than when there is no cavity, and light passing through the core is absorbed by the electrode even if the electrode is brought closer to the core. Is suppressed. Thereby, an optical semiconductor element can be further reduced in size compared with the past.

図１は、第１の実施形態に係る光半導体素子（変調器）を示す上面図である。FIG. 1 is a top view showing an optical semiconductor element (modulator) according to the first embodiment. 図２（ａ）は図１中にＡで示す破線の位置における断面図、図２（ｂ）は図１中にＢで示す破線の位置における断面図である。2A is a cross-sectional view at the position of the broken line indicated by A in FIG. 1, and FIG. 2B is a cross-sectional view at the position of the broken line indicated by B in FIG. 図３は、第１の実施形態に係る光半導体素子の製造方法を示す図（その１）である。FIG. 3 is a view (No. 1) illustrating the method for manufacturing the optical semiconductor element according to the first embodiment. 図４は、第１の実施形態に係る光半導体素子の製造方法を示す図（その２）である。FIG. 4 is a view (No. 2) illustrating the method for manufacturing the optical semiconductor element according to the first embodiment. 図５は、第１の実施形態に係る光半導体素子の製造方法を示す図（その３）である。FIG. 5 is a view (No. 3) illustrating the method for manufacturing the optical semiconductor element according to the first embodiment. 図６は、第１の実施形態に係る光半導体素子の製造方法を示す図（その４）である。FIG. 6 is a view (No. 4) illustrating the method for manufacturing the optical semiconductor element according to the first embodiment. 図７は、第１の実施形態に係る光半導体素子の製造方法を示す図（その５）である。FIG. 7 is a view (No. 5) for explaining the method for manufacturing the optical semiconductor element according to the first embodiment. 図８は、第１の実施形態に係る光半導体素子の製造方法を示す図（その６）である。FIG. 8 is a view (No. 6) illustrating the method for manufacturing the optical semiconductor element according to the first embodiment. 図９は、第１の実施形態に係る光半導体素子の製造方法を示す図（その７）である。FIG. 9 is a view (No. 7) illustrating the method for manufacturing the optical semiconductor element according to the first embodiment. 図１０（ａ），（ｂ）は、第１の実施形態に係る光半導体素子の製造方法を示す図（その８）である。FIGS. 10A and 10B are views (No. 8) illustrating the method for manufacturing the optical semiconductor element according to the first embodiment. 図１１は、第１の実施形態に係る光半導体素子の製造方法を示す図（その９）である。FIG. 11 is a diagram (part 9) illustrating the method for manufacturing the optical semiconductor device according to the first embodiment. 図１２（ａ），（ｂ）は、第１の実施形態に係る光半導体素子の製造方法を示す図（その１０）である。12A and 12B are views (No. 10) illustrating the method for manufacturing the optical semiconductor element according to the first embodiment. 図１３は、第２の実施形態に係る光半導体素子の製造方法を示す断面図（その１）である。FIG. 13 is a cross-sectional view (No. 1) illustrating the method for manufacturing the optical semiconductor device according to the second embodiment. 図１４は、第２の実施形態に係る光半導体素子の製造方法を示す断面図（その２）である。FIG. 14 is a sectional view (No. 2) showing the method for manufacturing the optical semiconductor element according to the second embodiment. 図１５は、第２の実施形態に係る光半導体素子の製造方法を示す断面図（その３）である。FIG. 15 is a cross-sectional view (No. 3) illustrating the method for manufacturing the optical semiconductor device according to the second embodiment. 図１６は、第２の実施形態に係る光半導体素子の製造方法を示す断面図（その４）である。FIG. 16 is a cross-sectional view (No. 4) illustrating the method for manufacturing the optical semiconductor device according to the second embodiment. 図１７は、第３の実施形態に係る光半導体素子の製造方法を示す断面図（その１）である。FIG. 17 is a cross-sectional view (No. 1) illustrating the method for manufacturing the optical semiconductor device according to the third embodiment. 図１８は、第３の実施形態に係る光半導体素子の製造方法を示す断面図（その２）である。FIG. 18 is a cross-sectional view (No. 2) illustrating the method for manufacturing the optical semiconductor device according to the third embodiment. 図１９は、第３の実施形態に係る光半導体素子の製造方法を示す断面図（その３）である。FIG. 19 is a cross-sectional view (No. 3) illustrating the method for manufacturing the optical semiconductor device according to the third embodiment. 図２０は、第３の実施形態に係る光半導体素子の製造方法を示す断面図（その４）である。FIG. 20 is a cross-sectional view (No. 4) illustrating the method for manufacturing the optical semiconductor device according to the third embodiment. 図２１は、第３の実施形態に係る光半導体素子の製造方法を示す断面図（その５）である。FIG. 21 is a sectional view (No. 5) showing the method for manufacturing the optical semiconductor element according to the third embodiment.

以下、実施形態について、添付の図面を参照して説明する。   Hereinafter, embodiments will be described with reference to the accompanying drawings.

（第１の実施形態）
図１は、第１の実施形態に係る光半導体素子（変調器）を示す上面図、図２（ａ）は図１中にＡで示す破線の位置における断面図、図２（ｂ）は図１中にＢで示す破線の位置における断面図を示している。 (First embodiment)
FIG. 1 is a top view showing an optical semiconductor element (modulator) according to the first embodiment, FIG. 2A is a cross-sectional view taken along a broken line indicated by A in FIG. 1, and FIG. 1 is a cross-sectional view at the position of a broken line indicated by B in FIG.

図１に示す光半導体素子１０は、入力部１１と、変調部１２と、出力部１３とを有している。入力部１１には入力側光導波路２１が形成されており、出力部１３には出力側光導波路２８が形成されている。また、変調部１２には、分岐部２２と、第１光導波路２３と、第２光導波路２４と、リング状光導波路２５と、合流部２６とが形成されている。なお、本実施形態において光導波路２１，２３，２４，２５，２８は、Ｓｉ（シリコン）からなるコアと、コアの周囲に配置されたＳｉＯ2（シリコン酸化物）からなるクラッド層とにより形成される。光は、コアとクラッド層との屈折率の差によりコア内に閉じ込められ、コアの長手方向に伝搬する。 An optical semiconductor element 10 illustrated in FIG. 1 includes an input unit 11, a modulation unit 12, and an output unit 13. An input side optical waveguide 21 is formed in the input unit 11, and an output side optical waveguide 28 is formed in the output unit 13. The modulation unit 12 includes a branching unit 22, a first optical waveguide 23, a second optical waveguide 24, a ring-shaped optical waveguide 25, and a joining unit 26. In this embodiment, the optical waveguides 21, 23, 24, 25, and 28 are formed of a core made of Si (silicon) and a clad layer made of SiO 2 (silicon oxide) disposed around the core. The Light is confined in the core due to the difference in refractive index between the core and the cladding layer, and propagates in the longitudinal direction of the core.

レーザ等の光源から出射された光は、入力側光導波路２１の端部から光半導体素子１０内に入る。そして、分岐部２２で、第１光導波路２３を通る光と第２光導波路２４を通る光とに分割される。本実施形態においては、第１光導波路２３の光路長と第２光導波路２４の光路長とが同じになるように設定されているものとする。第１光導波路２３を通る光と第２光導波路２４を通る光とは合流部２６で合流する。そして、出力側光導波路２８を介して外部に出力される。   Light emitted from a light source such as a laser enters the optical semiconductor element 10 from the end of the input-side optical waveguide 21. Then, the light is split into light passing through the first optical waveguide 23 and light passing through the second optical waveguide 24 at the branching portion 22. In the present embodiment, it is assumed that the optical path length of the first optical waveguide 23 and the optical path length of the second optical waveguide 24 are set to be the same. The light passing through the first optical waveguide 23 and the light passing through the second optical waveguide 24 merge at the junction 26. Then, the light is output to the outside via the output side optical waveguide 28.

リング状光導波路２５は、第１光導波路２３の近傍に配置されている。このリング状光導波路２５の内側及び外側にはそれぞれ電極２７ａ，２７ｂが設けられている。これらの電極２７ａ，２７ｂに所定の電圧を印加すると、第１光導波路２３を通る光がリング状光導波路２５に伝搬してリング状光導波路２５を周回した後、再び第１光導波路２３に伝搬して合流部２６へ向かうようになる。この場合、第１光導波路２３及びリング状光導波路２５を通って合流部２６に到達した光と、第２光導波路２４を通って合流部２６に到達した光とは、リング状光導波路２５の分だけ位相がずれている。これにより、第２光導波路２４を伝搬してきた光が変調され、出力側光導波路２８から変調光が出力される。   The ring-shaped optical waveguide 25 is disposed in the vicinity of the first optical waveguide 23. Electrodes 27a and 27b are provided on the inner side and the outer side of the ring-shaped optical waveguide 25, respectively. When a predetermined voltage is applied to these electrodes 27a and 27b, the light passing through the first optical waveguide 23 propagates to the ring-shaped optical waveguide 25 and circulates around the ring-shaped optical waveguide 25, and then propagates to the first optical waveguide 23 again. Then, it goes to the junction 26. In this case, the light that has reached the junction 26 through the first optical waveguide 23 and the ring-shaped optical waveguide 25 and the light that has reached the junction 26 through the second optical waveguide 24 are The phase is shifted by the amount. Thereby, the light propagating through the second optical waveguide 24 is modulated, and the modulated light is output from the output-side optical waveguide 28.

本実施形態に係る光半導体素子１０は、図２（ａ），（ｂ）の断面図に示すように、シリコン（Ｓｉ）基板３１上に形成された下部クラッド層３２と、下部クラッド層３２上に形成されて光が通るコア３３と、コア３３の下部に接続する接続層３４と、コア３３及び接続層３４上に形成された上部クラッド層３５とを有している。そして、上部クラッド層３５には、コア３３の周囲を囲むように形成されて内側が空気で満たされた空洞３６が設けられている。また、リング状光導波路２５の内側及び外側にはコンタクトホール（孔）が形成されており、これらのコンタクトホールを介して上部クラッド層３５上の電極（電極２６ａ，２６ｂ）と接続層３４とが電気的に接続されている。   The optical semiconductor device 10 according to this embodiment includes a lower cladding layer 32 formed on a silicon (Si) substrate 31 and a lower cladding layer 32 as shown in the cross-sectional views of FIGS. A core 33 through which light passes, a connection layer 34 connected to the lower portion of the core 33, and an upper cladding layer 35 formed on the core 33 and the connection layer 34. The upper clad layer 35 is provided with a cavity 36 formed so as to surround the core 33 and filled with air inside. Further, contact holes (holes) are formed inside and outside the ring-shaped optical waveguide 25, and the electrodes (electrodes 26a and 26b) and the connection layer 34 on the upper clad layer 35 are connected via these contact holes. Electrically connected.

前述したように、下部クラッド層３２及び上部クラッド層３５はいずれもＳｉＯ2により形成されており、コア３３及び接続層３４はいずれもＳｉにより形成されている。ＳｉＯ2の屈折率はＳｉよりも低く、空気よりも高い。 As described above, the lower cladding layer 32 and the upper cladding layer 35 are both made of SiO 2, and the core 33 and the connection layer 34 are both made of Si. The refractive index of SiO 2 is lower than Si and higher than air.

本実施形態に係る光半導体素子１０は、コア３３の周囲にクラッド層３５よりも屈折率が低い空気が満たされた空洞３６が設けられている。これにより、上部クラッド層３５の厚さが１μｍよりも薄くても、コア３３を通る光が金属（電極２６ａ，２６ｂ）により吸収されることを回避できる。   In the optical semiconductor device 10 according to the present embodiment, a cavity 36 filled with air having a refractive index lower than that of the cladding layer 35 is provided around the core 33. Thereby, even if the thickness of the upper clad layer 35 is thinner than 1 μm, it is possible to prevent light passing through the core 33 from being absorbed by the metal (electrodes 26a and 26b).

図３〜図１２は、第１の実施形態に係る光半導体素子（変調器）の製造方法を示す図である。   3 to 12 are views showing a method of manufacturing the optical semiconductor element (modulator) according to the first embodiment.

まず、図３に示すように、Ｓｉ基板３１の上に、下部クラッド層３２となる絶縁層（ＳｉＯ2層）４１ａと、コア３３及び接続層３４となるＳｉ層４１ｂとを積層した構造のＳＯＩ（Silicon on Insulator）ウエハ３０を用意する。絶縁層４１ａの厚さは例えば３μｍ、Ｓｉ層４１ｂの厚さは例えば２５０ｎｍである。なお、図２（ａ），（ｂ）に対応させる都合上、以下の説明においてＳＩＯウエハ３０の絶縁層４１ａを下部クラッド層３２という。 First, as shown in FIG. 3, an SOI having a structure in which an insulating layer (SiO 2 layer) 41a to be the lower cladding layer 32 and an Si layer 41b to be the core 33 and the connection layer 34 are stacked on the Si substrate 31. (Silicon on Insulator) A wafer 30 is prepared. The thickness of the insulating layer 41a is 3 μm, for example, and the thickness of the Si layer 41b is 250 nm, for example. 2A and 2B, the insulating layer 41a of the SIO wafer 30 is referred to as the lower cladding layer 32 in the following description.

次に、ＣＶＤ法により、図４に示すように、Ｓｉ層４１ｂの上にＳｉＯ2膜４２を例えば５０ｎｍの厚さに形成する。ＣＶＤ法によるＳｉＯ2膜４２の成膜には、例えばＳｉＨ4（２０％）とＨｅ（８０％）との混合ガスにＮ2Ｏを添加したガスを使用する。また、成膜時の基板温度は例えば７９０℃とする。 Next, as shown in FIG. 4, a SiO 2 film 42 is formed on the Si layer 41b to a thickness of 50 nm, for example, by CVD. For forming the SiO 2 film 42 by the CVD method, for example, a gas obtained by adding N 2 O to a mixed gas of SiH 4 (20%) and He (80%) is used. The substrate temperature during film formation is set to 790 ° C., for example.

その後、フォトリソグラフィ法を使用して、ＳｉＯ2膜４２の上に所望の導波路パターンのレジスト膜４３を形成する。そして、図５に示すように、レジスト膜４３をマスクとし、例えばＣＦ4ガスを用いたＲＩＥ（Reactive Ion Etching）法によりＳｉＯ2膜４２をエッチングする。その後、レジスト膜４３を除去する。 Thereafter, a resist film 43 having a desired waveguide pattern is formed on the SiO 2 film 42 by using a photolithography method. Then, as shown in FIG. 5, using the resist film 43 as a mask, the SiO 2 film 42 is etched by, for example, RIE (Reactive Ion Etching) using CF 4 gas. Thereafter, the resist film 43 is removed.

次に、図６に示すように、ＳｉＯ2膜４２をハードマスクに用いて、ＲＩＥ法によりＳｉ層４１ｂを２００ｎｍ程度エッチングして、コア３３を形成する。Ｓｉ層４１ｂのエッチングには、例えばＨＢｒガスを使用する。このとき、コア３３以外の部分においてもＳｉ層４１ｂを完全にエッチングするのではなく、下部クラッド層３２の上にＳｉ層４１ｂを例えば５０ｎｍ程度残し、コア３３に電気的に接続する接続層３４とする。なお、本実施形態において、コア３３の幅は例えば５００ｎｍとする。 Next, as shown in FIG. 6, using the SiO 2 film 42 as a hard mask, the Si layer 41 b is etched by about 200 nm by the RIE method to form the core 33. For example, HBr gas is used for etching the Si layer 41b. At this time, the Si layer 41b is not completely etched in the portion other than the core 33, but the Si layer 41b is left on the lower cladding layer 32, for example, about 50 nm, and the connection layer 34 electrically connected to the core 33 To do. In the present embodiment, the width of the core 33 is, for example, 500 nm.

次に、図７に示すように、ＣＶＤ法により、Ｓｉ基板３１の上側全面に、上部クラッド層３５の一部となるＳｉＯ2膜４４を例えば５０ｎｍの厚さに形成する。その後、ＣＶＤ法により、ＳｉＯ2膜４４の上に例えばＷ（タングステン）、Ｍｏ（モリブデン）、Ｚｒ（ジルコニウム）、Ｔａ（タンタル）及びＴｉ（チタン）等の高融点金属又はそれらの金属の窒化物からなる金属膜４５を例えば２００ｎｍの厚さに形成する。金属膜４５は、上述した高融点金属又はその窒化物のように熱処理時にＳｉＯ2と反応しにくい材料により形成することが好ましい。本実施形態では、金属膜４５はＴｉＮにより形成するものとする。なお、ＳｉＯ2膜４４はＳｉ層４１ｂ（コア３３及び接続層３４）の表面を熱酸化させて形成してもよい。 Next, as shown in FIG. 7, a SiO 2 film 44 that becomes a part of the upper cladding layer 35 is formed on the entire upper surface of the Si substrate 31 to a thickness of, for example, 50 nm by the CVD method. Thereafter, a refractory metal such as W (tungsten), Mo (molybdenum), Zr (zirconium), Ta (tantalum), and Ti (titanium) or a nitride of these metals is formed on the SiO 2 film 44 by CVD. A metal film 45 made of, for example, is formed to a thickness of 200 nm. The metal film 45 is preferably formed of a material that does not easily react with SiO 2 during heat treatment, such as the above-described refractory metal or nitride thereof. In the present embodiment, the metal film 45 is formed of TiN. The SiO 2 film 44 may be formed by thermally oxidizing the surface of the Si layer 41b (core 33 and connection layer 34).

ところで、ＣＶＤ法により形成されたＳｉＯ2膜の組織の緻密度は、成膜時の基板温度に関係する。例えば基板温度を４００℃としてＣＶＤ法により形成したＳｉＯ2膜は、組織が緻密ではなく、膜厚を５０ｎｍよりも厚くしないと熱処理時に金属膜４５から拡散した金属原子がコア３３に到達する。そして、金属原子とコア３３中のＳｉとが反応してシリサイドが形成され、その結果コア３３の屈折率が変化して伝播損が大きくなる。 By the way, the density of the structure of the SiO 2 film formed by the CVD method is related to the substrate temperature at the time of film formation. For example, the SiO 2 film formed by the CVD method at a substrate temperature of 400 ° C. is not dense in structure, and metal atoms diffused from the metal film 45 at the time of heat treatment reach the core 33 unless the film thickness is made thicker than 50 nm. Then, the metal atom and Si in the core 33 react to form silicide, and as a result, the refractive index of the core 33 changes and propagation loss increases.

本実施形態では、上述したようにＣＶＤ法によるＳｉＯ2膜４４の成膜時の温度を７９０℃としている。この条件でＳｉＯ2膜４４を形成すると、ＳｉＯ2膜４４の組織が緻密になり、膜厚が５０ｎｍ又はそれ以下であっても金属原子のコア３３への拡散を防止でき、シリサイドの形成が回避される。また、Ｓｉを例えば１０００℃の温度で熱酸化して形成したＳｉＯ2膜は、組織が緻密であるため、５ｎｍ程度の厚さでシリサイドの形成を防ぐことができる。このため、熱酸化法によりＳｉＯ2膜４４を形成する場合は、ＳｉＯ2膜４４の厚さを５ｎｍ程度にしてもよい。 In the present embodiment, as described above, the temperature during the formation of the SiO 2 film 44 by the CVD method is 790 ° C. When forming the SiO 2 film 44 in this condition, the tissue of the SiO 2 film 44 becomes dense, even thickness 50nm or less can be prevented from diffusing into the core 33 of the metal atom, the formation of silicide avoidance Is done. Further, since the SiO 2 film formed by thermally oxidizing Si at a temperature of 1000 ° C., for example, has a dense structure, formation of silicide can be prevented with a thickness of about 5 nm. For this reason, when the SiO 2 film 44 is formed by the thermal oxidation method, the thickness of the SiO 2 film 44 may be about 5 nm.

次に、図８に示すように、フォトリソグラフィ法により、コア３３の上方の金属膜４５の上に、コア３３よりも若干広い幅でフォトレジスト膜４６を形成する。そして、このフォトレジスト膜４６をマスクとし、Ｃｌ2（塩素）ガスを用いたＲＩＥ法により金属膜４５をエッチングしてＳｉＯ2膜４４を露出させる。このとき、図８に示すようにコア３３の上方だけでなく、幅方向の両側にも金属膜４５が残るようにフォトレジスト膜４６を形成することが重要である。エッチング終了後、フォトレジスト膜４６を除去する。 Next, as shown in FIG. 8, a photoresist film 46 is formed on the metal film 45 above the core 33 with a width slightly wider than the core 33 by photolithography. Then, using the photoresist film 46 as a mask, the metal film 45 is etched by the RIE method using Cl 2 (chlorine) gas to expose the SiO 2 film 44. At this time, it is important to form the photoresist film 46 so that the metal film 45 remains not only above the core 33 but also on both sides in the width direction as shown in FIG. After the etching is completed, the photoresist film 46 is removed.

次に、図９に示すように、ＣＶＤ法によりＳｉ基板３１の上側全面に上部クラッド層３５となるＳｉＯ2膜４７を例えば５５０ｎｍの厚さに形成する。ＳｉＯ2膜４７は先に形成したＳｉＯ膜４４と一体化して、上部クラッド層３５となる。 Next, as shown in FIG. 9, a SiO 2 film 47 to be the upper clad layer 35 is formed to a thickness of, for example, 550 nm on the entire upper surface of the Si substrate 31 by CVD. The SiO 2 film 47 is integrated with the previously formed SiO film 44 to form the upper cladding layer 35.

次に、図１０（ａ），（ｂ）に示すように、フォトリソグラフィ法及びドライエッチング法を使用して、入力側光導波路２１及び出力側光導波路２８の端部に金属膜４５が露出するコンタクトホール（孔）３５ａをそれぞれ形成する。また、これと同時に、リング状光導波路２５の内側及び外側に、上部クラッド層３５の上面から接続層３４に到達するコンタクトホール（孔）３５ｂをそれぞれ形成する。上部クラッド層３５（ＳｉＯ2）のエッチングには、例えばＣＦ4ガスを使用する。 Next, as shown in FIGS. 10A and 10B, the metal film 45 is exposed at the ends of the input-side optical waveguide 21 and the output-side optical waveguide 28 by using a photolithography method and a dry etching method. Contact holes (holes) 35a are respectively formed. At the same time, contact holes (holes) 35 b that reach the connection layer 34 from the upper surface of the upper clad layer 35 are formed inside and outside the ring-shaped optical waveguide 25. For example, CF 4 gas is used for etching the upper cladding layer 35 (SiO 2 ).

ここで、図１０（ａ）は図１１に示す上面図（光半導体素子の製造途中の上面図）においてＢで示す破線の位置での断面図であり、図１０（ｂ）は図１１に示す上面図においてＣで示す破線の位置での断面図である。   Here, FIG. 10A is a cross-sectional view at the position of the broken line indicated by B in the top view shown in FIG. 11 (a top view in the middle of manufacturing the optical semiconductor element), and FIG. 10B is shown in FIG. It is sectional drawing in the position of the broken line shown by C in a top view.

なお、図１１において、Ｄで示す一点鎖線はウエハを個々の光半導体素子に切断するときの切断位置（スクライブライン）を示している。   In FIG. 11, an alternate long and short dash line indicated by D indicates a cutting position (scribe line) when the wafer is cut into individual optical semiconductor elements.

次に、Ｈ2ＳＯ4（硫酸）とＨ2Ｏ2（過酸化水素水）との混合液（Ｈ2ＳＯ4：Ｈ2Ｏ2＝３：１）をエッチング液とし、このエッチング液を例えば６０℃程度に加熱する。そして、このエッチング液中にコンタクトホール３５ａ，３５ｂを形成した基板３１を５分間程度浸す。そうすると、金属膜４５がコンタクトホール３５ａから侵入したエッチング液により溶解して、図１２（ａ），（ｂ）に示すようにコア３３の上方及び両側に空洞３６が形成される。図１２（ａ）は図１１にＡで示す破線の位置における断面図、図１２（ｂ）は図１１にＢで示す破線の位置における断面図である。 Next, a mixed solution (H 2 SO 4 : H 2 O 2 = 3: 1) of H 2 SO 4 (sulfuric acid) and H 2 O 2 (hydrogen peroxide solution) is used as an etching solution. Heat to about 60 ° C. Then, the substrate 31 on which the contact holes 35a and 35b are formed is immersed in this etching solution for about 5 minutes. As a result, the metal film 45 is dissolved by the etchant entering from the contact hole 35a, and the cavities 36 are formed above and on both sides of the core 33 as shown in FIGS. 12A is a cross-sectional view taken along a broken line indicated by A in FIG. 11, and FIG. 12B is a cross-sectional view taken along a broken line indicated by B in FIG.

なお、リング状光導波路２５のコア３３の周囲に配置された金属膜４５の一部と第１光導波路２３のコア３３の周囲に配置された金属膜４５の一部とは相互に接触している。そのため、リング状光導波路２５のコア３３の周囲の金属膜４５もエッチング液に溶解し、リング状光導波路２５のコア３３の周囲にも空洞３６が形成される。   Note that a part of the metal film 45 disposed around the core 33 of the ring-shaped optical waveguide 25 and a part of the metal film 45 disposed around the core 33 of the first optical waveguide 23 are in contact with each other. Yes. Therefore, the metal film 45 around the core 33 of the ring-shaped optical waveguide 25 is also dissolved in the etching solution, and a cavity 36 is also formed around the core 33 of the ring-shaped optical waveguide 25.

このようにしてコア３３の周囲に空洞３６を形成した後、基板３１の上側全面に、スパッタ法又はＣＶＤ法によりＡｌ（アルミニウム又はアルミニウム合金）膜を例えば１μｍの厚さに形成する。これにより、コンタクトホール内にＡｌが充填される。その後、フォトレジスト法を使用して所定の形状のレジスト膜を形成した後、例えばＣｌ2ガスを用いたＲＩＥ法によりクラッド層３５の上のＡｌ膜をエッチングして、図１，図２（ａ）に示すように、引出電極２７ａ、２７ｂを形成する。引出電極２７ａ，２７ｂを形成後、レジスト膜は除去する。 After forming the cavity 36 around the core 33 in this way, an Al (aluminum or aluminum alloy) film is formed on the entire upper surface of the substrate 31 to a thickness of 1 μm, for example, by sputtering or CVD. Thereby, the contact hole is filled with Al. Thereafter, a resist film having a predetermined shape is formed by using the photoresist method, and then the Al film on the cladding layer 35 is etched by, for example, the RIE method using Cl 2 gas, so that FIGS. ), The extraction electrodes 27a and 27b are formed. After forming the extraction electrodes 27a and 27b, the resist film is removed.

次いで、ダイシングソーにより基板３１を図１１中にＤで示す一点鎖線の位置で切断し、個々の光半導体素子に分離する。このようにして、本実施形態に係る光半導体素子１０が完成する。   Next, the substrate 31 is cut by a dicing saw at the position of the alternate long and short dash line indicated by D in FIG. 11 and separated into individual optical semiconductor elements. Thus, the optical semiconductor device 10 according to the present embodiment is completed.

本実施形態では、図１，図２（ａ）に示すように、光導波路２３，２４の上方に電極２７ｂ（金属膜）が形成されている。しかし、本実施形態では、コア３３の周囲に空洞３６が設けられているため、コア３３の上のクラッド層３５の厚さ（空洞３６を含む厚さ）を１μｍ以下（例えば、８００ｎｍ程度）としても電極２７ｂ（金属膜）による光の吸収が回避される。また、本実施形態では、コンタクトホール３５ｂとコア３３との間にも空洞３６が介在している。これにより、コンタクトホール３５ｂとコア３３との間の間隔を小さくしても、コンタクトホール３５ｂ内の金属による光の吸収を回避することができる。更に、本実施形態においては、クラッド層３５内に空洞３６が設けられているので、クラッド層３５がＳｉＯ2のみで形成されている場合に比べてコア３３との間の屈折率差が大きくなる。これにより、リング状光導波路５の曲率半径を小さくすることができる。 In this embodiment, as shown in FIGS. 1 and 2A, an electrode 27 b (metal film) is formed above the optical waveguides 23 and 24. However, in this embodiment, since the cavity 36 is provided around the core 33, the thickness of the clad layer 35 on the core 33 (the thickness including the cavity 36) is set to 1 μm or less (for example, about 800 nm). Also, absorption of light by the electrode 27b (metal film) is avoided. In the present embodiment, a cavity 36 is also interposed between the contact hole 35 b and the core 33. Thereby, even if the interval between the contact hole 35b and the core 33 is reduced, light absorption by the metal in the contact hole 35b can be avoided. Furthermore, in this embodiment, since the cavity 36 is provided in the cladding layer 35, the refractive index difference between the core 33 and the cladding layer 35 is larger than when the cladding layer 35 is formed of only SiO 2. . Thereby, the curvature radius of the ring-shaped optical waveguide 5 can be made small.

上記した理由により、本実施形態によれば、光半導体素子のより一層の小型化が可能になる。また、本実施形態では、クラッド層３５の厚さが薄くてもよいため、コンタクトホール３５ｂ等のアスペクト比を小さくでき、製造が容易になるという効果もある。   For the reasons described above, according to the present embodiment, the optical semiconductor element can be further reduced in size. In the present embodiment, since the thickness of the clad layer 35 may be small, the aspect ratio of the contact hole 35b and the like can be reduced, and the manufacturing can be facilitated.

なお、本実施形態では、金属膜４５をＣＶＤ法により形成している。この場合、コア３３の上方に形成される金属膜４５の厚さとコア３３の側方に形成される金属膜４５の厚さがほぼ同じになり、空洞３６の幅を均一にすることができる。金属膜４５をスパッタや真空蒸着等のＰＶＤ（Physical Vapor Deposition）法により形成してもよいが、その場合はコア３３の側方に形成される金属膜４５の厚さがコア３３の上方に形成される金属膜４５の厚さよりも薄くなる。そのため、空洞３６の幅がコア３３の上方と側方とで異なってしまう。従って、金属膜４５はＣＶＤ法により形成することが好ましい。   In the present embodiment, the metal film 45 is formed by the CVD method. In this case, the thickness of the metal film 45 formed above the core 33 and the thickness of the metal film 45 formed on the side of the core 33 are substantially the same, and the width of the cavity 36 can be made uniform. The metal film 45 may be formed by a PVD (Physical Vapor Deposition) method such as sputtering or vacuum deposition. In this case, the thickness of the metal film 45 formed on the side of the core 33 is formed above the core 33. It becomes thinner than the thickness of the metal film 45 to be formed. Therefore, the width of the cavity 36 is different between the upper side and the side of the core 33. Therefore, the metal film 45 is preferably formed by a CVD method.

（第２の実施形態）
図１３〜図１６は、第２の実施形態に係る光半導体素子の製造方法を工程順に示す断面図である。これらの図１３〜図１６において、図３〜図１２と同一物には同一符号を付している。本実施形態においても、図１１の製造途中の上面図を参照する。 (Second Embodiment)
13 to 16 are cross-sectional views illustrating the method of manufacturing the optical semiconductor device according to the second embodiment in the order of steps. 13 to 16, the same components as those in FIGS. 3 to 12 are denoted by the same reference numerals. Also in this embodiment, the top view in the middle of manufacture of FIG. 11 is referred.

第１の実施形態と同様にして、Ｓｉ基板３１及び下部クラッド層３２の上にコア３３、接続層３４、ＳｉＯ2膜４４及び金属膜４５を形成する（図３〜図７参照）。その後、図１３に示すように、金属膜４５上にレジスト膜５１を形成し、このレジスト膜５１をマスクとして金属膜４５をエッチングする。本実施形態においても、コア３３の上方及び側方を囲むように金属膜４５を残す点は第１の実施形態と同様である。しかし、図１３に示すように、コンタクトホール形成領域の近傍まで金属膜４５が延出するように金属膜４５を残す点が、第１の実施形態と異なる。金属膜４５のエッチングが終了した後、レジスト膜５１は除去する。 Similarly to the first embodiment, the core 33, the connection layer 34, the SiO 2 film 44, and the metal film 45 are formed on the Si substrate 31 and the lower cladding layer 32 (see FIGS. 3 to 7). Thereafter, as shown in FIG. 13, a resist film 51 is formed on the metal film 45, and the metal film 45 is etched using the resist film 51 as a mask. Also in this embodiment, the point that the metal film 45 is left so as to surround the upper side and the side of the core 33 is the same as that in the first embodiment. However, as shown in FIG. 13, the point that the metal film 45 is left so that the metal film 45 extends to the vicinity of the contact hole forming region is different from the first embodiment. After the etching of the metal film 45 is completed, the resist film 51 is removed.

次に、図１４に示すように、Ｓｉ基板３１の上側全面にＳｉＯ2膜４７を形成する。このＳｉＯ2膜４７は、先に形成したＳｉＯ膜４４と一体化して上部クラッド層３５となる。 Next, as shown in FIG. 14, a SiO 2 film 47 is formed on the entire upper surface of the Si substrate 31. This SiO 2 film 47 is integrated with the previously formed SiO film 44 to form the upper clad layer 35.

次に、図１５に示すように、リング状光導波路２５の内側及び外側に、上部クラッド層３５の上面から接続層３４に到達するコンタクトホール３５ｂをそれぞれ形成する。また、これと同時に、入力側光導波路２１及び出力側光導波路２８の端部に金属膜４５が露出するコンタクトホール３５ａをそれぞれ形成する（図１１参照）。そして、コンタクトホール形成後のＳｉ基板３１をエッチング液に浸して金属膜４５を溶解し、空洞３６ａを形成する。本実施形態では、コンタクトホール３５ｂの近傍まで空洞３６ａが延在する。   Next, as shown in FIG. 15, contact holes 35 b reaching the connection layer 34 from the upper surface of the upper clad layer 35 are respectively formed inside and outside the ring-shaped optical waveguide 25. At the same time, contact holes 35a through which the metal film 45 is exposed are formed at the ends of the input side optical waveguide 21 and the output side optical waveguide 28 (see FIG. 11). Then, the Si substrate 31 after the contact hole is formed is immersed in an etching solution to dissolve the metal film 45, thereby forming a cavity 36a. In the present embodiment, the cavity 36a extends to the vicinity of the contact hole 35b.

次いで、図１６に示すように、Ｓｉ基板３１の上側全面にＡｌ膜を形成してコンタクトホール３５ａ，３５ｂ内にＡｌを充填した後、Ａｌ膜をエッチングして電極２７ａ，２７ｂ（図２参照）を形成する。このようにして、本実施形態に係る光半導体素子５０が完成する。   Next, as shown in FIG. 16, an Al film is formed on the entire upper surface of the Si substrate 31 and Al is filled in the contact holes 35a and 35b, and then the Al film is etched to form electrodes 27a and 27b (see FIG. 2). Form. Thus, the optical semiconductor device 50 according to the present embodiment is completed.

本実施形態においては、図１６に示すように、コンタクトホール３５ｂとコア３３との間に介在する空洞３６ａの体積が大きいので、コンタクトホール３５ｂとコア３３との間の屈折率（平均屈折率）が第１の実施形態の光半導体素子１０よりも小さい。これにより、本実施形態に係る光半導体素子５０は、コンタクトホール３５ｂとコア３３との間隔を第１の実施形態に比べてより一層短縮することができ、第１の実施形態に比べてより一層小型化できるという効果を奏する。   In this embodiment, as shown in FIG. 16, since the volume of the cavity 36a interposed between the contact hole 35b and the core 33 is large, the refractive index (average refractive index) between the contact hole 35b and the core 33 is large. Is smaller than the optical semiconductor element 10 of the first embodiment. Thereby, in the optical semiconductor device 50 according to the present embodiment, the distance between the contact hole 35b and the core 33 can be further shortened compared to the first embodiment, and further compared to the first embodiment. There is an effect that the size can be reduced.

（第３の実施形態）
図１７〜図２１は、第３の実施形態に係る光半導体素子の製造方法を工程順に示す断面図である。これらの図１７〜図２１において、図３〜図１２と同一物には同一符号を付している。本実施形態においても、図１１の製造途中の上面図を参照する。 (Third embodiment)
17 to 21 are cross-sectional views illustrating the method of manufacturing the optical semiconductor device according to the third embodiment in the order of steps. 17 to 21, the same components as those in FIGS. 3 to 12 are denoted by the same reference numerals. Also in this embodiment, the top view in the middle of manufacture of FIG. 11 is referred.

第１の実施形態と同様にして、Ｓｉ基板３１及び下部クラッド層３２の上にコア３３、接続層３４、ＳｉＯ2膜４４及び金属膜４５を形成する（図３〜図７参照）。その後、図１７に示すように、金属膜４５上にレジスト膜５２を形成し、このレジスト膜５２をマスクとして金属膜４５をエッチングする。本実施形態においても、コア３３の上方及び側方を囲むように金属膜４５を残す点は第１の実施形態及び第２の実施形態と同様である。しかし、図１７に示すように、コンタクトホール形成領域まで金属膜４５が延出するように金属膜４５を残す点が第１の実施形態及び第２の実施形態と異なる。金属膜４５のエッチングが終了した後、レジスト膜５２は除去する。 Similarly to the first embodiment, the core 33, the connection layer 34, the SiO 2 film 44, and the metal film 45 are formed on the Si substrate 31 and the lower cladding layer 32 (see FIGS. 3 to 7). Thereafter, as shown in FIG. 17, a resist film 52 is formed on the metal film 45, and the metal film 45 is etched using the resist film 52 as a mask. Also in this embodiment, the point that the metal film 45 is left so as to surround the upper side and the side of the core 33 is the same as in the first embodiment and the second embodiment. However, as shown in FIG. 17, the metal film 45 is left so that the metal film 45 extends to the contact hole formation region, which is different from the first embodiment and the second embodiment. After the etching of the metal film 45 is completed, the resist film 52 is removed.

次に、図１８に示すように、Ｓｉ基板３１の上側全面にＳｉＯ2膜４７を形成する。このＳｉＯ2膜４７は、先に形成したＳｉＯ2膜４４と一体化して上部クラッド層３５となる。 Next, as shown in FIG. 18, a SiO 2 film 47 is formed on the entire upper surface of the Si substrate 31. This SiO 2 film 47 is integrated with the previously formed SiO 2 film 44 to form the upper clad layer 35.

次に、図１９に示すように、リング状光導波路２５の内側及び外側に、上部クラッド層３５の上面から金属膜４５に到達するコンタクトホール３５ｂをそれぞれ形成する。また、これと同時に、入力側光導波路２１及び出力側光導波路の端部にも金属膜４５が露出するコンタクトホール３５ａをそれぞれ形成する（図１１参照）。そして、コンタクトホール形成後のＳｉ基板３１をエッチング液に浸して金属膜４５を溶解し、空洞３６ｂを形成する。本実施形態では、図２０に示すように、空洞３６ｂがコンタクトホール３５ｂにつながっている。   Next, as shown in FIG. 19, contact holes 35 b reaching the metal film 45 from the upper surface of the upper clad layer 35 are respectively formed inside and outside the ring-shaped optical waveguide 25. At the same time, contact holes 35a where the metal film 45 is exposed are also formed at the ends of the input side optical waveguide 21 and the output side optical waveguide (see FIG. 11). Then, the Si substrate 31 after the contact hole is formed is immersed in an etching solution to dissolve the metal film 45, thereby forming a cavity 36b. In the present embodiment, as shown in FIG. 20, the cavity 36b is connected to the contact hole 35b.

その後、フォトリソグラフィ法及びエッチング法を使用して、コンタクトホール３５ｂの底部の上部クラッド層３５（ＳｉＯ2膜４４）を除去し、接続層３４を露出させる。次いで、Ｓｉ基板３１の上側全面にＡｌ膜を形成してコンタクトホール３５ｂ内にＡｌを充填した後、Ａｌ膜をエッチングして電極２７ａ、２７ｂを形成する。このようにして、本実施形態に係る光半導体素子６０が完成する。 Thereafter, the upper cladding layer 35 (SiO 2 film 44) at the bottom of the contact hole 35b is removed by using a photolithography method and an etching method, and the connection layer 34 is exposed. Next, after an Al film is formed on the entire upper surface of the Si substrate 31 and Al is filled in the contact holes 35b, the Al film is etched to form electrodes 27a and 27b. Thus, the optical semiconductor device 60 according to the present embodiment is completed.

第１及び第２の実施形態では、ＳｉＯ2からなる上部クラッド層３５の上面から接続層３４に到達するコンタクトホール３５ｂを一気に形成している。この場合、エッチング条件や上部コンタクト層３５の厚さによっては、Ｓｉからなる接続層３４が過度にエッチングされ、電極３７ａと接続層３４との間の電気抵抗が高くなったり、極端な場合には接続不良が発生するおそれがある。これに対し、本実施形態においては、金属膜４５をエッチングストッパとしてコンタクトホール３５ｂを途中まで形成し、金属膜４５を除去した後に再度エッチング工程を実施してコンタクトホール３５ｂを完成している。これにより、接続層３４の過度のエッチングを容易に防止することができ、光半導体素子の製造歩留まりが向上するという効果を奏する。 In the first and second embodiments, contact holes 35b reaching the connection layer 34 from the upper surface of the upper cladding layer 35 made of SiO 2 are formed all at once. In this case, depending on the etching conditions and the thickness of the upper contact layer 35, the connection layer 34 made of Si is excessively etched, and the electrical resistance between the electrode 37a and the connection layer 34 becomes high, or in extreme cases. Connection failure may occur. On the other hand, in the present embodiment, the contact hole 35b is formed halfway using the metal film 45 as an etching stopper, and after removing the metal film 45, the etching process is performed again to complete the contact hole 35b. Thereby, excessive etching of the connection layer 34 can be easily prevented, and the production yield of the optical semiconductor element is improved.

なお、上述した各実施形態ではいずれもコア３３がＳｉからなり、クラッド層３２，３５がいずれもＳｉＯ2からなるとしているが、コア３３及びクラッド層３２，３５の材料は上記の例に限定されず、適宜選択すればよい。例えば、コア３３がＳｉからなる場合に、クラッド層３２，３５はＳｉＯ2、ＳｉＯＮ又はＴＥＯＳ（Tetra-Ethyl-Ortho-Silicate）等の絶縁材料により形成してもよく、エポキシ又はポリイミド等の有機絶縁材料により形成してもよい。 In each of the embodiments described above, the core 33 is made of Si and the cladding layers 32 and 35 are both made of SiO 2. However, the materials of the core 33 and the cladding layers 32 and 35 are limited to the above examples. Instead, it may be selected as appropriate. For example, when the core 33 is made of Si, the clad layers 32 and 35 may be formed of an insulating material such as SiO 2 , SiON or TEOS (Tetra-Ethyl-Ortho-Silicate), or an organic insulating material such as epoxy or polyimide. You may form with a material.

１０，５０，６０…光半導体素子、１１…入力部、１２…変調部、１３…出力部、２１…入力側光導波路、２２…分岐部、２３…第１光導波路、２４…第２光導波路、２５…リング状光導波路、２６…合流部、２７ａ，２７ｂ…電極、２８…出力側光導波路、３０…ＳＯＩウエハ、３１…Ｓｉ基板、３２…下部クラッド層、３３…コア、３４…接続層、３５…上部クラッド層、３６…空洞、４１ａ…絶縁層、４１ｂ…Ｓｉ層、４２，４４，４７…ＳｉＯ2膜、４３，４６，５１，５２…レジスト膜、４５…金属膜。 DESCRIPTION OF SYMBOLS 10, 50, 60 ... Optical semiconductor element, 11 ... Input part, 12 ... Modulation part, 13 ... Output part, 21 ... Input side optical waveguide, 22 ... Branch part, 23 ... 1st optical waveguide, 24 ... 2nd optical waveguide 25 ... Ring-shaped optical waveguide, 26 ... Junction, 27a, 27b ... Electrode, 28 ... Output-side optical waveguide, 30 ... SOI wafer, 31 ... Si substrate, 32 ... Lower cladding layer, 33 ... Core, 34 ... Connection layer , 35 ... upper cladding layer, 36 ... cavity, 41a ... insulating layer, 41b ... Si layer, 42,44,47 ... SiO 2 film, 43,46,51,52 ... resist film, 45 ... metal film.

Claims (5)

半導体基板と、
前記半導体基板の上方に形成されたコアと、
前記コアの上に形成されたクラッド層と、
前記クラッド層の上に形成された電極と、
前記コアと前記電極との間の前記クラッド層に設けられた空洞と
を有することを特徴とする光半導体素子。 A semiconductor substrate;
A core formed above the semiconductor substrate;
A cladding layer formed on the core;
An electrode formed on the cladding layer;
An optical semiconductor element comprising: a cavity provided in the cladding layer between the core and the electrode. 前記コアの下部に接続する接続層と、
前期クラッド層の上面から前記接続層に到達する孔とを有し、
前記電極は前記孔を介して前記接続層に接続されていることを特徴とする請求項１に記載の光半導体素子。 A connection layer connected to the lower part of the core;
Having a hole reaching the connection layer from the upper surface of the clad layer,
The optical semiconductor element according to claim 1, wherein the electrode is connected to the connection layer through the hole. 半導体基板の上方にコアを形成する工程と、
前記半導体基板及び前記コアの上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に金属膜を形成する工程と、
前記コアの上方にマスクを形成し、前記マスクに覆われていない部分の前記金属膜を除去する工程と、
前記マスクを除去する工程と、
前記第１の絶縁膜及び前記金属膜の上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上面から前記金属膜に到達する孔を形成する工程と、
前記孔を介して前記金属膜を除去する工程と、
前記第２の絶縁膜の上に電極を形成する工程と
を有することを特徴とする光半導体素子の製造方法。 Forming a core above the semiconductor substrate;
Forming a first insulating film on the semiconductor substrate and the core;
Forming a metal film on the first insulating film;
Forming a mask above the core and removing the portion of the metal film not covered by the mask;
Removing the mask;
Forming a second insulating film on the first insulating film and the metal film;
Forming a hole reaching the metal film from an upper surface of the second insulating film;
Removing the metal film through the holes;
And a step of forming an electrode on the second insulating film. 前記半導体基板が、シリコンウエハの上に絶縁層及びシリコン層を積層した構造のＳＯＩ基板であることを特徴とする請求項３に記載の光半導体素子の製造方法。   4. The method of manufacturing an optical semiconductor element according to claim 3, wherein the semiconductor substrate is an SOI substrate having a structure in which an insulating layer and a silicon layer are stacked on a silicon wafer. 前記金属膜が、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｚｒ（ジルコニウム）、Ｔａ（タンタル）及びＴｉ（チタン）、並びにそれらの金属の窒化物のうちのいずれかであることを特徴とする請求項３又は４に記載の光半導体素子の製造方法。   The metal film is any one of W (tungsten), Mo (molybdenum), Zr (zirconium), Ta (tantalum) and Ti (titanium), and nitrides of these metals. Item 5. A method for producing an optical semiconductor element according to Item 3 or 4.
JP2009216453A 2009-09-18 2009-09-18 Optical semiconductor device and manufacturing method thereof Expired - Fee Related JP5195700B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009216453A JP5195700B2 (en) 2009-09-18 2009-09-18 Optical semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009216453A JP5195700B2 (en) 2009-09-18 2009-09-18 Optical semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011064993A true JP2011064993A (en) 2011-03-31
JP5195700B2 JP5195700B2 (en) 2013-05-08

Family

ID=43951289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009216453A Expired - Fee Related JP5195700B2 (en) 2009-09-18 2009-09-18 Optical semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5195700B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014104309A1 (en) * 2012-12-27 2014-07-03 株式会社フジクラ Light modulation element
EP4130821A4 (en) * 2020-03-31 2024-04-24 Kyocera Corp Optical waveguide module and light source module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH041705A (en) * 1990-04-19 1992-01-07 Hitachi Cable Ltd Production of optical transmission base plate
JP2007150269A (en) * 2005-11-01 2007-06-14 Nichia Chem Ind Ltd Nitride semiconductor laser device and method for manufacturing the same
JP2007288149A (en) * 2006-03-20 2007-11-01 Nichia Chem Ind Ltd Nitride semiconductor laser element, and method of manufacturing same
JP2008268276A (en) * 2007-04-16 2008-11-06 Nec Corp Light modulator, light source device, and driving method of light modulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH041705A (en) * 1990-04-19 1992-01-07 Hitachi Cable Ltd Production of optical transmission base plate
JP2007150269A (en) * 2005-11-01 2007-06-14 Nichia Chem Ind Ltd Nitride semiconductor laser device and method for manufacturing the same
JP2007288149A (en) * 2006-03-20 2007-11-01 Nichia Chem Ind Ltd Nitride semiconductor laser element, and method of manufacturing same
JP2008268276A (en) * 2007-04-16 2008-11-06 Nec Corp Light modulator, light source device, and driving method of light modulator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014104309A1 (en) * 2012-12-27 2014-07-03 株式会社フジクラ Light modulation element
JPWO2014104309A1 (en) * 2012-12-27 2017-01-19 株式会社フジクラ Light modulation element
US9817294B2 (en) 2012-12-27 2017-11-14 Fujikura Ltd. Optical modulation device
EP4130821A4 (en) * 2020-03-31 2024-04-24 Kyocera Corp Optical waveguide module and light source module

Also Published As

Publication number Publication date
JP5195700B2 (en) 2013-05-08

Similar Documents

Publication Publication Date Title
JP5413810B2 (en) Optical waveguide and method for manufacturing the same
US10267991B2 (en) Semiconductor device and manufacturing method thereof
JP5598297B2 (en) Semiconductor light modulation device and manufacturing method thereof
JP2010263153A (en) Semiconductor integrated optical device, and method of making the same
JP2016180860A (en) Semiconductor device and manufacturing method for the same
JP5195700B2 (en) Optical semiconductor device and manufacturing method thereof
JP6102381B2 (en) Optical switch and manufacturing method thereof
JP5751088B2 (en) Optical semiconductor device and manufacturing method thereof
JP5673060B2 (en) Optical semiconductor device and manufacturing method thereof
JP6946936B2 (en) Optical waveguide and its manufacturing method
JP2017163081A (en) Semiconductor optical device and manufacturing method of the same
JP2004151700A (en) Plane circuit type optical element and manufacturing method therefor
JP5900100B2 (en) Method for manufacturing spot size conversion element and optical waveguide with spot size conversion element
JP2019003029A (en) Optical waveguide and method of manufacturing the same
JP2018180332A (en) Semiconductor device and manufacturing method of the same
JP6130284B2 (en) Optical waveguide fabrication method
JP6369036B2 (en) Optical waveguide and optical waveguide manufacturing method
TWI452365B (en) Undercut etching silicon waveguide and manufacturing method thereof
JP6513412B2 (en) Semiconductor optical integrated device
JP6089897B2 (en) Spot size converter, optical waveguide, and method for manufacturing spot size converter
JP2009186577A (en) Optical integrated circuit, optoelectronic integrated circuit, and method of manufacturing the same
JP7279658B2 (en) Semiconductor optical device and manufacturing method thereof
Zhu et al. Back-end integration of multilayer photonics on silicon
WO2023285406A1 (en) Light polarisation converter and method of manufacture
US20110136318A1 (en) Method of manufacturing semiconductor device having optical devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees