JP2011061439A - Monitoring system, image processing apparatus, interface circuit and imaging apparatus - Google Patents

Monitoring system, image processing apparatus, interface circuit and imaging apparatus Download PDF

Info

Publication number
JP2011061439A
JP2011061439A JP2009208267A JP2009208267A JP2011061439A JP 2011061439 A JP2011061439 A JP 2011061439A JP 2009208267 A JP2009208267 A JP 2009208267A JP 2009208267 A JP2009208267 A JP 2009208267A JP 2011061439 A JP2011061439 A JP 2011061439A
Authority
JP
Japan
Prior art keywords
circuit
image
image processing
data
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009208267A
Other languages
Japanese (ja)
Inventor
Eigo Fukai
英五 深井
Yoshitomi Sameda
芳富 鮫田
Masaomi Yoshikawa
正臣 吉川
Hiroyuki Nishikawa
浩行 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009208267A priority Critical patent/JP2011061439A/en
Publication of JP2011061439A publication Critical patent/JP2011061439A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Microcomputers (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Studio Devices (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Communication Control (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a monitoring system which can be readily extended and can be improved in maintainability, and to provide an image processing apparatus, an interface circuit and an imaging apparatus. <P>SOLUTION: An image acquisition section 111 reconfigures a logic circuit by circuit information 1121 regarding a discrimination circuit, and discriminates a data-format form of the imaging apparatus. The image acquisition section 111 selects the optimal circuit information from among circuit information 1122-1 to 1122-n recording a conversion circuit based on determination results. Then, the image acquisition section 111 reconfigures the logic circuit by the selected circuit information, and converts the data-format form of image data from the imaging apparatus. The image data with the data-format form converted are output to an image processing section 12. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は、例えば駅構内及び空港等の施設を撮像装置を用いて監視する監視システムと、このシステムで用いられる画像処理装置、インタフェース回路及び撮像装置に関する。   The present invention relates to a monitoring system for monitoring facilities such as a station premises and an airport using an imaging device, and an image processing device, an interface circuit, and an imaging device used in this system.

現在、駅構内及び空港等の施設を撮像装置を用いて監視する監視システムが実フィールドに展開されている。この種の監視システムでは、撮像装置の後段に画像処理装置を設置する。画像処理装置は、撮像装置で取得された画像データから画像情報を抽出して検知／アラーム発報等の演算処理を行う。これにより、監視システムは、例えば、撮像装置で取得された画像の画角内に侵入者がいる場合、その侵入者を自動的に検出し、アラームを発報する機能を有することとなる。   Currently, surveillance systems that monitor facilities such as station premises and airports using imaging devices are being deployed in the real field. In this type of monitoring system, an image processing apparatus is installed at the subsequent stage of the imaging apparatus. The image processing device extracts image information from the image data acquired by the imaging device and performs arithmetic processing such as detection / alarm notification. Thus, for example, when there is an intruder within the angle of view of the image acquired by the imaging apparatus, the monitoring system has a function of automatically detecting the intruder and issuing an alarm.

ところで、撮像装置は、用途に応じて多様なデータフォーマット形式、データ量、クロック周波数及びレンズ特性等が採用されている。そのため、実フィールド上にある既設の撮像装置と画像処理装置とを接続させようとする場合、画像処理装置では、撮像装置の特性を把握している必要がある。そこで、システムの管理者は、実フィールドに展開される撮像装置の上記特性を調査し、撮像装置に対応したインタフェース部を画像処理装置に搭載させる必要がある。しかしながら、実フィールドに既に展開されている撮像装置、及び、システム拡張のために新たに増設される撮像装置等に適応可能なインタフェース部を、画像処理装置に搭載させる事は、コスト的にも、人的資源的にも問題がある。   By the way, the image pickup apparatus employs various data format formats, data amounts, clock frequencies, lens characteristics, and the like according to applications. Therefore, when trying to connect an existing imaging device on an actual field and the image processing device, the image processing device needs to grasp the characteristics of the imaging device. Therefore, the system administrator needs to investigate the above-described characteristics of the imaging device deployed in the actual field and mount an interface unit corresponding to the imaging device in the image processing device. However, mounting an interface unit that can be applied to an imaging device already deployed in the real field and an imaging device newly added for system expansion in the image processing device also in terms of cost, There are also problems with human resources.

また、撮像装置は、製品供給性が比較的短く、時代と共にデータ形式が変化する。つまり、撮像装置によっては、対応可能なインタフェース部を準備することができない場合がある。このため、従来の画像処理装置では、撮像装置を変更しながら長期間に渡ってシステムを運用することは困難であるという問題がある。   In addition, the imaging apparatus has a relatively short product supply capability, and the data format changes with the times. That is, depending on the imaging device, there is a case where a compatible interface unit cannot be prepared. For this reason, the conventional image processing apparatus has a problem that it is difficult to operate the system for a long period of time while changing the imaging apparatus.

なお、接続インタフェースの異なる電気機器との接続を、ＣＰＵのソフトウェア処理により対応するインタフェース装置が提案されている（例えば、特許文献１又は２参照）。しかしながら、特許文献１及び２に記載される装置では、変換フォーマットを解析する仕組みをソフトウェアにより行っているため、複雑なデータ変換を行った場合、期待する時間内に処理が終了しないという問題がある。また、ＣＰＵを用いるため消費電力が高くなり、組込み機器には適用が困難である。   In addition, an interface device that supports connection with an electrical device having a different connection interface by CPU software processing has been proposed (see, for example, Patent Document 1 or 2). However, since the apparatus described in Patent Documents 1 and 2 uses a software to analyze the conversion format, there is a problem that the processing does not end within the expected time when complicated data conversion is performed. . In addition, since a CPU is used, power consumption increases, and it is difficult to apply to embedded devices.

特開平１１−６５７２２号公報Japanese Patent Laid-Open No. 11-65722 特開２００４−３３４９０４号公報JP 2004-334904 A

以上のように、従来の監視システムでは、撮像装置の特性が用途に応じて多様化しているため、画像処理装置を実フィールド上に展開された撮像装置に適応させるのは困難であった。そのため、監視システムのシステム拡張及び長期的なメンテナンスが困難であるという問題があった。   As described above, in the conventional monitoring system, since the characteristics of the imaging device are diversified according to the application, it is difficult to adapt the image processing device to the imaging device developed on the actual field. Therefore, there has been a problem that system expansion and long-term maintenance of the monitoring system are difficult.

この発明は上記事情によりなされたもので、その目的は、容易にシステムの拡張が可能であり、メンテナンス性の向上を図ることが可能な監視システム、画像処理装置、インタフェース回路及び撮像装置を提供することにある。   The present invention has been made in view of the above circumstances, and an object thereof is to provide a monitoring system, an image processing device, an interface circuit, and an imaging device that can be easily expanded and can improve maintainability. There is.

上記目的を達成するため、本発明に係るインタフェース回路は、画像データを撮像する撮像装置と、前記画像データを予め設定された規格に従って画像処理する画像処理部とを接続するインタフェース回路において、前記画像データのデータフォーマット形式を判別する判別回路に関する第１の回路情報が予め記録された記録部と、ハードウェア回路が再構成可能なデバイスであり、前記第１の回路情報に基づいて前記判別回路となり、前記画像データのデータフォーマット形式を判別する判別処理と、前記判別結果に基づき、前記画像データのデータフォーマット形式を前記規格に適した第１のデータフォーマット形式に変換する変換回路となり、前記画像データのデータフォーマット形式を変換して前記画像処理部へ出力する変換処理とを行う画像取得部とを具備する。   To achieve the above object, an interface circuit according to the present invention is an interface circuit that connects an imaging device that captures image data and an image processing unit that performs image processing on the image data in accordance with a preset standard. A recording unit in which first circuit information related to a determination circuit for determining a data format format of data is recorded in advance, and a device in which a hardware circuit can be reconfigured. The determination circuit is based on the first circuit information. A discriminating process for discriminating a data format format of the image data, and a conversion circuit for converting the data format format of the image data into a first data format format suitable for the standard based on the discrimination result, and the image data Conversion processing to convert the data format format of the image and output to the image processing unit; Comprising an image acquisition unit for performing.

また、本発明に係る画像処理装置では、画像データを撮像する撮像装置と接続する画像処理装置において、前記画像データを予め設定された規格に従って画像処理する画像処理部と、前記撮像装置と、前記画像処理部とを接続するインタフェース回路とを具備し、前記インタフェース回路は、前記画像データのデータフォーマット形式を判別する判別回路に関する第１の回路情報が予め記録された記録部と、ハードウェア回路が再構成可能なデバイスであり、前記第１の回路情報に基づいて前記判別回路となり、前記画像データのデータフォーマット形式を判別する判別処理と、前記判別結果に基づき、前記画像データのデータフォーマット形式を前記規格に適した第１のデータフォーマット形式に変換する変換回路となり、前記画像データのデータフォーマット形式を変換して前記画像処理部へ出力する変換処理とを行う画像取得部とを備えることを特徴とする。   In the image processing apparatus according to the present invention, in an image processing apparatus connected to an imaging apparatus that captures image data, an image processing unit that performs image processing on the image data according to a preset standard, the imaging apparatus, An interface circuit for connecting to an image processing unit, wherein the interface circuit includes a recording unit in which first circuit information related to a determination circuit for determining a data format format of the image data is recorded, and a hardware circuit A reconfigurable device that becomes the determination circuit based on the first circuit information, determines a data format format of the image data, and determines a data format format of the image data based on the determination result The image data is converted into a first data format suitable for the standard. It converts the data format, characterized in that it comprises an image acquisition unit for performing a conversion process to be outputted to the image processing unit.

上記構成によるインタフェース回路及び画像処理装置では、判別処理により撮像装置のデータフォーマット形式を自動的に判別し、判別結果に基づいて変換処理により画像データのデータフォーマット形式を自動的に変換するようにしている。これにより、既設の撮像装置をインタフェース回路へ接続した場合であっても、撮像装置からの画像データを画像処理部において一律に画像処理することが可能となる。   In the interface circuit and the image processing apparatus having the above-described configuration, the data format format of the imaging apparatus is automatically determined by the determination process, and the data format format of the image data is automatically converted by the conversion process based on the determination result. Yes. Thus, even when an existing imaging device is connected to the interface circuit, image data from the imaging device can be uniformly processed in the image processing unit.

また、本発明に係る監視システムは、画像データを撮像する撮像装置と、前記画像データを予め設定された規格に従って画像処理する画像処理部と、前記撮像装置と前記画像処理部とを接続するインタフェース回路とを具備する監視システムにおいて、前記撮像装置は、前記画像データのデータフォーマット形式を前記規格に適した第１のデータフォーマット形式に変換する変換回路に関する第１の回路情報が予め記録された記録部を備え、前記インタフェース回路は、ハードウェア回路が再構成可能なデバイスであり、前記第１の回路情報に基づいて前記変換回路となり、前記画像データのデータフォーマット形式を変換して前記画像処理部へ出力する画像取得部を備えることを特徴とする。   The monitoring system according to the present invention includes an imaging device that captures image data, an image processing unit that performs image processing on the image data according to a preset standard, and an interface that connects the imaging device and the image processing unit. In the monitoring system including a circuit, the imaging apparatus records in which first circuit information relating to a conversion circuit that converts the data format of the image data into a first data format suitable for the standard is recorded in advance. The interface circuit is a device in which a hardware circuit can be reconfigured, becomes the conversion circuit based on the first circuit information, converts the data format of the image data, and converts the image processing unit The image acquisition part which outputs to is provided.

また、本発明に係るインタフェース回路は、画像データを撮像する撮像装置と、前記画像データを予め設定された規格に従って画像処理する画像処理部と、前記撮像装置と前記画像処理部とを接続するインタフェース回路とを具備する監視システムであって、前記撮像装置は、前記画像データのデータフォーマット形式を前記規格に適した第１のデータフォーマット形式に変換する変換回路に関する第１の回路情報が予め記録された記録部を備え、前記インタフェース回路は、ハードウェア回路が再構成可能なデバイスであり、前記第１の回路情報に基づいて前記変換回路となり、前記画像データのデータフォーマット形式を変換して前記画像処理部へ出力する画像取得部を備える監視システムで用いられるインタフェース回路である。   The interface circuit according to the present invention includes an imaging device that captures image data, an image processing unit that performs image processing on the image data in accordance with a preset standard, and an interface that connects the imaging device and the image processing unit. A first system information relating to a conversion circuit for converting the data format of the image data into a first data format suitable for the standard is recorded in advance in the imaging system. The interface circuit is a device that can be reconfigured by a hardware circuit, becomes the conversion circuit based on the first circuit information, converts the data format of the image data, and converts the image data It is an interface circuit used in a monitoring system including an image acquisition unit that outputs to a processing unit.

また、本発明に係る画像処理装置は、画像データを撮像する撮像装置と、前記画像データを予め設定された規格に従って画像処理する画像処理装置とを具備する監視システムであって、前記撮像装置は、前記画像データのデータフォーマット形式を前記規格に適した第１のデータフォーマット形式に変換する変換回路に関する第１の回路情報が予め記録された記録部を備え、前記画像処理装置は、ハードウェア回路が再構成可能なデバイスであり、前記第１の回路情報に基づいて前記変換回路となり、前記画像データのデータフォーマット形式を変換する画像取得部を備えるインタフェース回路と、前記データフォーマット形式が変換された画像データに対して、前記規格に従って画像処理を施す画像処理部と
を備える監視システムで用いられる画像処理装置である。 An image processing apparatus according to the present invention is a monitoring system including an imaging apparatus that captures image data and an image processing apparatus that performs image processing on the image data according to a preset standard. A recording unit in which first circuit information relating to a conversion circuit for converting the data format of the image data into a first data format suitable for the standard is recorded, and the image processing apparatus includes a hardware circuit Is a reconfigurable device, which becomes the conversion circuit based on the first circuit information, includes an interface circuit including an image acquisition unit that converts the data format of the image data, and the data format is converted Used in a monitoring system including an image processing unit that performs image processing on image data in accordance with the standard That is an image processing apparatus.

また、本発明に係る撮像装置は、画像データを撮像する撮像装置と、前記画像データを予め設定された規格に従って画像処理する画像処理部と、前記撮像装置と前記画像処理部とを接続するインタフェース回路とを具備する監視システムであって、前記撮像装置は、前記画像データのデータフォーマット形式を前記規格に適した第１のデータフォーマット形式に変換する変換回路に関する第１の回路情報が予め記録された記録部を備え、前記インタフェース回路は、ハードウェア回路が再構成可能なデバイスであり、前記第１の回路情報に基づいて前記変換回路となり、前記画像データのデータフォーマット形式を変換して前記画像処理部へ出力する画像取得部を備える監視システムに用いられる撮像装置である。   An imaging apparatus according to the present invention includes an imaging apparatus that captures image data, an image processing unit that performs image processing on the image data according to a preset standard, and an interface that connects the imaging apparatus and the image processing unit. A first system information relating to a conversion circuit for converting the data format of the image data into a first data format suitable for the standard is recorded in advance in the imaging system. The interface circuit is a device that can be reconfigured by a hardware circuit, becomes the conversion circuit based on the first circuit information, converts the data format of the image data, and converts the image data It is an imaging device used for a monitoring system provided with the image acquisition part output to a process part.

上記構成による監視システム、インタフェース回路、画像処理装置及び撮像装置では、撮像装置に予め記録された第１の回路情報に基づいて、画像取得部において画像データのデータフォーマット形式を自動的に変換するようにしている。これにより、接続された複数の撮像装置のデータフォーマット形式が異なる場合であっても、これらの撮像装置からの画像データを画像処理部において一律に画像処理する事が可能となる。   In the monitoring system, the interface circuit, the image processing device, and the imaging device configured as described above, the image acquisition unit automatically converts the data format of the image data based on the first circuit information recorded in advance in the imaging device. I have to. As a result, even if the data formats of the plurality of connected imaging devices are different, it is possible to uniformly process the image data from these imaging devices in the image processing unit.

この発明によれば、容易にシステムの拡張が可能であり、メンテナンス性の向上を図ることが可能な監視システム、画像処理装置、インタフェース回路及び撮像装置を提供することができる。   According to the present invention, it is possible to provide a monitoring system, an image processing device, an interface circuit, and an imaging device that can be easily expanded and can be improved in maintainability.

本発明の第１の実施形態に係る監視システムの機能構成を示すブロック図である。It is a block diagram which shows the function structure of the monitoring system which concerns on the 1st Embodiment of this invention. 図１の画像取得部の機能構成を示すブロック図である。It is a block diagram which shows the function structure of the image acquisition part of FIG. 図１の画像取得部が撮像装置のデータフォーマット形式に合わせて論理回路を再構成する際の処理を示すフローチャートである。3 is a flowchart illustrating processing when the image acquisition unit in FIG. 1 reconfigures a logic circuit in accordance with the data format of the imaging apparatus. 本発明の第１の実施形態の変形例に係る監視システムの機能構成を示すブロック図である。It is a block diagram which shows the function structure of the monitoring system which concerns on the modification of the 1st Embodiment of this invention. 図４の画像取得部が撮像装置のデータフォーマット形式に合わせて論理回路を再構成する際の処理を示すフローチャートである。5 is a flowchart illustrating processing when the image acquisition unit in FIG. 4 reconfigures a logic circuit in accordance with the data format of the imaging apparatus. 本発明の第２の実施形態に係る監視システムの機能構成を示すブロック図である。It is a block diagram which shows the function structure of the monitoring system which concerns on the 2nd Embodiment of this invention. 図６の画像取得部が回路情報及び光学機器情報に合わせて論理回路を再構成する際の処理を示すフローチャートである。It is a flowchart which shows the process at the time of the image acquisition part of FIG. 6 reconfiguring a logic circuit according to circuit information and optical equipment information. 本発明の第２の実施形態の変形例に係る監視システムの機能構成を示すブロック図である。It is a block diagram which shows the function structure of the monitoring system which concerns on the modification of the 2nd Embodiment of this invention. 図６の監視システムのその他の変形例を示すブロック図である。It is a block diagram which shows the other modification of the monitoring system of FIG. 図６の監視システムのその他の変形例を示すブロック図である。It is a block diagram which shows the other modification of the monitoring system of FIG.

以下、図面を参照しながら本発明に係る監視システム、画像処理装置、インタフェース回路及び撮像装置の実施の形態について詳細に説明する。   Hereinafter, embodiments of a monitoring system, an image processing device, an interface circuit, and an imaging device according to the present invention will be described in detail with reference to the drawings.

［第１の実施形態］
図１は、本発明の第１の実施形態に係る監視システムの機能構成を示すブロック図である。監視システムは、画像処理装置１０及び撮像装置２０を具備する。 [First Embodiment]
FIG. 1 is a block diagram showing a functional configuration of the monitoring system according to the first embodiment of the present invention. The monitoring system includes an image processing device 10 and an imaging device 20.

撮像装置２０は、動画像を画像データの連続として取得するカメラ２１と、画像処理装置１０と接続するためのコネクタ２２とを備える。カメラ２１で取得された画像データは、コネクタ２２を介して画像処理装置１０へ出力される。   The imaging device 20 includes a camera 21 that acquires a moving image as a series of image data, and a connector 22 that is connected to the image processing device 10. Image data acquired by the camera 21 is output to the image processing apparatus 10 via the connector 22.

図１における画像処理装置１０は、インタフェース回路１１及び画像処理部１２を備える。撮像装置２０からの画像データは、インタフェース回路１１を介して画像処理部１２へ供給される。   An image processing apparatus 10 in FIG. 1 includes an interface circuit 11 and an image processing unit 12. Image data from the imaging device 20 is supplied to the image processing unit 12 via the interface circuit 11.

インタフェース回路１１は、画像取得部１１１、不揮発性メモリ１１２、水晶発振器１１３及びコネクタ１１４を備える。水晶発振器１１３は、画像取得部１１１に設けられたＰＬＬ（Phase Locked Loop）に接続される。   The interface circuit 11 includes an image acquisition unit 111, a nonvolatile memory 112, a crystal oscillator 113, and a connector 114. The crystal oscillator 113 is connected to a PLL (Phase Locked Loop) provided in the image acquisition unit 111.

画像取得部１１１は、ＦＰＧＡ（Field Programmable Gate Array）、ＣＰＬＫ（Complex Programmable Logic Device）又はＰＬＤ（Programmable Logic Device）等の、ハードウェア回路が再構成可能なデバイスである。再構成時に利用する回路情報は、不揮発性メモリ１１２に予め格納されている。不揮発性メモリ１１２は、判別回路に関する回路情報１１２１及び、変換回路に関する回路情報１１２２−１〜１１２２−ｎを格納する。判別回路とは、撮像装置２０からの画像データのデータフォーマット形式を判別する回路である。ここで、データフォーマット形式とは、例えば、いわゆるＶＧＡ（Video Graphics Array）等の事である。   The image acquisition unit 111 is a device in which a hardware circuit can be reconfigured, such as an FPGA (Field Programmable Gate Array), CPLK (Complex Programmable Logic Device), or PLD (Programmable Logic Device). Circuit information used at the time of reconfiguration is stored in the nonvolatile memory 112 in advance. The nonvolatile memory 112 stores circuit information 1121 related to the determination circuit and circuit information 1122-1 to 1122-n related to the conversion circuit. The discriminating circuit is a circuit that discriminates the data format of the image data from the imaging device 20. Here, the data format format is, for example, a so-called VGA (Video Graphics Array).

また、変換回路とは、撮像装置２０からの画像データのデータフォーマット形式を画像処理部１２で処理すべき均一なデータフォーマット形式に変換するための回路である。変換回路は、複数の撮像装置が接続される事を想定して、複数種類存在する。   The conversion circuit is a circuit for converting the data format of the image data from the imaging device 20 into a uniform data format to be processed by the image processing unit 12. There are a plurality of types of conversion circuits on the assumption that a plurality of imaging devices are connected.

画像取得部１１１は、不揮発性メモリ１１２に格納された回路情報に基づいて、ＦＰＧＡ上の論理回路を構成する。すなわち、画像取得部１１１は、図２に示すように、回路情報１１２１に基づいてデータフォーマット判別機能１１１１を有し、回路情報１１２２−１〜１１２２−ｎに基づいてデータフォーマット変換機能１１１２を有することとなる。   The image acquisition unit 111 configures a logic circuit on the FPGA based on circuit information stored in the nonvolatile memory 112. That is, the image acquisition unit 111 has a data format determination function 1111 based on circuit information 1121 and a data format conversion function 1112 based on circuit information 1122-1 to 1122-n, as shown in FIG. It becomes.

画像取得部１１１は、データフォーマット判別機能１１１１により、例えば、コネクタ１１４のＩ／Ｏピンの電圧変動から、撮像装置２０からの物理的な配線を検出及び判定する。そして、画像取得部１１１は、Ｉ／Ｏピンに入力される電圧変動周期から、撮像装置２０からの画像データのデータフォーマット形式を判別する。   The image acquisition unit 111 uses the data format determination function 1111 to detect and determine the physical wiring from the imaging device 20 based on, for example, voltage fluctuation of the I / O pin of the connector 114. And the image acquisition part 111 discriminate | determines the data format format of the image data from the imaging device 20 from the voltage fluctuation period input into an I / O pin.

また、画像取得部１１１は、撮像装置２０からの画像データをコネクタ１１４を介して受信し、データフォーマット変換機能１１１２により、画像データのデータフォーマット形式を変換する。画像取得部１１１は、データフォーマット形式変換後の画像データを水晶発振器１１３で生成されるクロック信号に基づいたビットレートで画像処理部１２へ出力する。   The image acquisition unit 111 receives image data from the imaging device 20 via the connector 114, and converts the data format of the image data by the data format conversion function 1112. The image acquisition unit 111 outputs the image data after the data format conversion to the image processing unit 12 at a bit rate based on the clock signal generated by the crystal oscillator 113.

なお、上記においては、画像処理装置１０に撮像装置２０が１つ接続されている場合を例に説明したが、本実施形態はこれに限定される訳ではない。例えば、コネクタ１１４が、複数の撮像装置と接続可能となるための配線パターンを有し、画像取得部１１１に複数の撮像装置からの画像データが入力されるようにしても構わない。   In the above description, the case where one imaging device 20 is connected to the image processing device 10 has been described as an example, but the present embodiment is not limited to this. For example, the connector 114 may have a wiring pattern that allows connection to a plurality of imaging devices, and image data from the plurality of imaging devices may be input to the image acquisition unit 111.

画像処理部１２は、画像取得部１１１からの画像データを、例えば、いわゆるＶＧＡ等の予め設定された規格に基づいて処理する。   The image processing unit 12 processes the image data from the image acquisition unit 111 based on a preset standard such as a so-called VGA.

次に、上記構成における動作を説明する。   Next, the operation in the above configuration will be described.

図３は、本発明の第１の実施形態に係る画像取得部１１１が撮像装置２０のデータフォーマット形式に合わせて論理回路を再構成する際の処理を示すフローチャートである。   FIG. 3 is a flowchart showing processing when the image acquisition unit 111 according to the first embodiment of the present invention reconfigures a logic circuit in accordance with the data format of the imaging apparatus 20.

まず、画像取得部１１１は、電源起動時に、不揮発性メモリ１１２から判別回路に関する回路情報１１２１を読み出す（Ｓ３１）。画像取得部１１１は、データフォーマット判別機能１１１１により撮像装置２０のデータフォーマット形式を判別する（Ｓ３２）。   First, the image acquisition unit 111 reads circuit information 1121 related to the determination circuit from the nonvolatile memory 112 when the power is turned on (S31). The image acquisition unit 111 determines the data format format of the imaging apparatus 20 by using the data format determination function 1111 (S32).

画像取得部１１１は、画像データのデータフォーマット形式の判別結果に基づいて、不揮発性メモリ１１２から、変換回路に関する回路情報１１２２−１〜１１２２−ｎの中から最適な回路情報を読み出す（Ｓ３３）。   The image acquisition unit 111 reads the optimum circuit information from the circuit information 1122-1 to 1122-n related to the conversion circuit from the nonvolatile memory 112 based on the determination result of the data format of the image data (S33).

続いて、画像取得部１１１は、電源をオフとし、その後、再度電源をオンとする（Ｓ３４）。これにより、画像取得部１１１の論理回路は、Ｓ３３で読み出した回路情報に基づいて再構成されることとなる。画像取得部１１１は、論理回路が再構成されると、処理を終了させる。画像取得部１１１は、この状態で画像データを受け取ると、データフォーマット変換機能１１１２により画像データのデータフォーマット形式を変換し、画像処理部１２へ出力する。   Subsequently, the image acquisition unit 111 turns off the power, and then turns on the power again (S34). Thereby, the logic circuit of the image acquisition unit 111 is reconfigured based on the circuit information read in S33. When the logic circuit is reconfigured, the image acquisition unit 111 ends the process. When receiving the image data in this state, the image acquisition unit 111 converts the data format of the image data by the data format conversion function 1112 and outputs it to the image processing unit 12.

以上のように、上記第１の実施形態では、データフォーマット判別機能１１１１により撮像装置２０のデータフォーマット形式を自動的に判別し、判別結果に基づいてデータフォーマット変換機能１１１２により画像データのデータフォーマット形式を自動的に変換するようにしている。これにより、既設の撮像装置と画像処理装置１０とを接続した場合であっても、画像処理装置１０は、その撮像装置のデータフォーマットを自動的に判別し、監視システムに適用させることが可能となる。すなわち、接続する撮像装置のデータフォーマット形式を認識していなくとも、容易に監視システムに適用させる事が可能となる。   As described above, in the first embodiment, the data format determination function 1111 automatically determines the data format format of the imaging apparatus 20, and the data format conversion function 1112 determines the data format format of the image data based on the determination result. Is automatically converted. As a result, even when the existing imaging device and the image processing device 10 are connected, the image processing device 10 can automatically determine the data format of the imaging device and apply it to the monitoring system. Become. That is, even if the data format of the imaging device to be connected is not recognized, it can be easily applied to the monitoring system.

また、上記第１の実施形態では、不揮発性メモリ１１２に判別回路及び変換回路の回路情報を記録しておき、この回路情報に基づき、ＦＰＧＡ等により成る画像取得部１１１の回路構成を必要に応じて再構成するようにしている。これにより、判別回路及び変換回路それぞれの回路を具備する必要がなくなるため、画像処理装置１０の小型化が可能となる。   In the first embodiment, the circuit information of the determination circuit and the conversion circuit is recorded in the nonvolatile memory 112, and the circuit configuration of the image acquisition unit 111 made of FPGA or the like is changed as necessary based on the circuit information. To reconfigure. As a result, it is not necessary to provide each of the determination circuit and the conversion circuit, and the image processing apparatus 10 can be downsized.

また、上記第１の実施形態では、画像処理装置１０に複数の撮像装置を接続することが可能である。これにより、画像取得部１１１は、複数の異なるデータフォーマット形式を有する撮像装置からの画像データを一元的に集約し、均一なデータの間隔及びデータフォーマット形式に変換することが可能となる。   In the first embodiment, a plurality of imaging devices can be connected to the image processing device 10. As a result, the image acquisition unit 111 can centrally aggregate image data from an imaging device having a plurality of different data format formats and convert the image data into uniform data intervals and data format formats.

また、上記第１の実施形態では、画像処理部１２のＬＳＩ（Large Scale Integration）に接続されるべき画像データを送受信するデータ線が、再構成可能な画像取得部１１１にて吸収することが可能である。これにより、省配線化を進めることが可能であり、小型なパッケージが使用可能となる。   In the first embodiment, the data line that transmits and receives image data to be connected to the LSI (Large Scale Integration) of the image processing unit 12 can be absorbed by the reconfigurable image acquisition unit 111. It is. Thereby, wiring saving can be promoted and a small package can be used.

したがって、本発明に係る監視システム、画像処理装置１０及びインタフェース回路１１によれば、容易にシステムの拡張が可能であり、メンテナンス性の向上を図ることができる。   Therefore, according to the monitoring system, the image processing apparatus 10 and the interface circuit 11 according to the present invention, the system can be easily expanded, and the maintainability can be improved.

［第１の実施形態の変形例］
図４は、本発明の第１の実施形態の変形例に係る監視システムの機能構成を示すブロック図である。 [Modification of First Embodiment]
FIG. 4 is a block diagram showing a functional configuration of a monitoring system according to a modification of the first embodiment of the present invention.

インタフェース回路１１は、画像取得部１１１、不揮発性メモリ１１５、水晶発振器１１３、コネクタ１１４及び接続部１１６を備える。接続部１１６は、外部ネットワークと接続する。外部ネットワークには、外部機器３０が接続される。外部機器３０は、変換回路に関する回路情報３１−１〜３１−ｎを格納する。   The interface circuit 11 includes an image acquisition unit 111, a nonvolatile memory 115, a crystal oscillator 113, a connector 114, and a connection unit 116. The connection unit 116 is connected to an external network. An external device 30 is connected to the external network. The external device 30 stores circuit information 31-1 to 31-n related to the conversion circuit.

不揮発性メモリ１１５は、図１の不揮発性メモリ１１２とは異なり、変換回路に関する回路情報１１２２−１〜１１２２−ｎは格納しておらず、判別回路に関する回路情報１１５１のみを格納する。   Unlike the nonvolatile memory 112 of FIG. 1, the nonvolatile memory 115 does not store circuit information 1122-1 to 1122-n related to the conversion circuit, and stores only circuit information 1151 related to the determination circuit.

画像取得部１１１は、不揮発性メモリ１１５の回路情報１１５１に基づいてデータフォーマット判別機能を有し、外部機器３０の回路情報３１−１〜３１−ｎに基づいてデータフォーマット変換機能を有する。   The image acquisition unit 111 has a data format determination function based on the circuit information 1151 of the nonvolatile memory 115, and has a data format conversion function based on the circuit information 31-1 to 31-n of the external device 30.

次に、上記構成における動作を説明する。   Next, the operation in the above configuration will be described.

図５は、本発明の第１の実施形態の変形例に係る画像取得部１１１が撮像装置２０のデータフォーマット形式に合わせて論理回路を再構成する際の処理を示すフローチャートである。   FIG. 5 is a flowchart illustrating processing when the image acquisition unit 111 according to the modification of the first embodiment of the present invention reconfigures a logic circuit in accordance with the data format of the imaging device 20.

まず、画像取得部１１１は、電源起動時に、不揮発性メモリ１１５から判別回路に関する回路情報１１５１を読み出す（Ｓ５１）。画像取得部１１１は、データフォーマット判別機能により撮像装置２０のデータフォーマット形式を判別する（Ｓ５２）。   First, the image acquisition unit 111 reads circuit information 1151 related to the determination circuit from the nonvolatile memory 115 when the power is turned on (S51). The image acquisition unit 111 determines the data format format of the imaging device 20 by the data format determination function (S52).

画像取得部１１１は、画像データのデータフォーマット形式の判別結果に基づいて、外部機器３０から、変換回路に関する回路情報３１−１〜３１−ｎの中から最適な回路情報を読み出す（Ｓ５３）。   The image acquisition unit 111 reads the optimum circuit information from the circuit information 31-1 to 31-n related to the conversion circuit from the external device 30 based on the determination result of the data format of the image data (S53).

続いて、画像取得部１１１は、電源をオフとした後、再度電源をオンとする（Ｓ５４）。これにより、画像取得部１１１の論理回路は、Ｓ５３で読み出した回路情報に基づいて再構成されることとなる。画像取得部１１１は、論理回路が再構成されると、処理を終了させる。画像取得部１１１は、この状態で画像データを受け取ると、データフォーマット変換機能により画像データのデータフォーマット形式を変換し、画像処理部１２へ出力する。   Subsequently, the image acquisition unit 111 turns off the power and then turns on the power again (S54). Thereby, the logic circuit of the image acquisition unit 111 is reconfigured based on the circuit information read in S53. When the logic circuit is reconfigured, the image acquisition unit 111 ends the process. When receiving the image data in this state, the image acquisition unit 111 converts the data format of the image data by the data format conversion function, and outputs the data to the image processing unit 12.

以上のように、上記第１の実施形態の変形例では、外部機器３０が変換回路に関する回路情報３１−１〜３１−ｎを格納する。そして、画像取得部１１１は、外部機器から回路情報を読み出し、その回路情報に基づいて変換回路に切り替わるようにしている。これにより、不揮発性メモリ１１５は図１の不揮発性メモリ１１２よりも小型化することが可能となり、画像処理装置１０のさらなる小型化に貢献する事となる。   As described above, in the modification of the first embodiment, the external device 30 stores the circuit information 31-1 to 31-n related to the conversion circuit. Then, the image acquisition unit 111 reads circuit information from the external device, and switches to the conversion circuit based on the circuit information. As a result, the nonvolatile memory 115 can be made smaller than the nonvolatile memory 112 of FIG. 1 and contribute to further downsizing of the image processing apparatus 10.

［第２の実施形態］
図６は、本発明の第２の実施形態に係る監視システムの機能構成を示すブロック図である。監視システムは、画像処理装置４０及び撮像装置５０を具備する。 [Second Embodiment]
FIG. 6 is a block diagram showing a functional configuration of the monitoring system according to the second embodiment of the present invention. The monitoring system includes an image processing device 40 and an imaging device 50.

撮像装置５０は、動画像を画像データの連続として取得するカメラ５１と、予め格納された情報を所定のタイミングで出力する不揮発性メモリ５２と、画像処理装置４０と接続するためのコネクタ５３とを備える。カメラ５１で取得された画像データは、コネクタ２２を介して画像処理装置４０へ出力される。また、不揮発性メモリ５２から出力された情報は、コネクタ５３を介して画像処理装置４０へ出力される。   The imaging device 50 includes a camera 51 that acquires a moving image as a series of image data, a non-volatile memory 52 that outputs prestored information at a predetermined timing, and a connector 53 that is connected to the image processing device 40. Prepare. Image data acquired by the camera 51 is output to the image processing apparatus 40 via the connector 22. Information output from the nonvolatile memory 52 is output to the image processing apparatus 40 via the connector 53.

図６における画像処理装置４０は、インタフェース回路４１及び画像処理部４２を備える。撮像装置５０からの画像データは、インタフェース回路４１を介して画像処理部４２へ供給される。   The image processing apparatus 40 in FIG. 6 includes an interface circuit 41 and an image processing unit 42. Image data from the imaging device 50 is supplied to the image processing unit 42 via the interface circuit 41.

インタフェース回路４１は、画像取得部４１１、水晶発振器４１２及びコネクタ４１３を備える。水晶発振器４１２は、画像取得部４１１に設けられたＰＬＬ（Phase Locked Loop）に接続される。   The interface circuit 41 includes an image acquisition unit 411, a crystal oscillator 412, and a connector 413. The crystal oscillator 412 is connected to a PLL (Phase Locked Loop) provided in the image acquisition unit 411.

画像取得部４１１は、ＦＰＧＡ（Field Programmable Gate Array）、ＣＰＬＫ（Complex Programmable Logic Device）又はＰＬＤ（Programmable Logic Device）等の、ハードウェア回路が再構成可能なデバイスである。再構成時に利用する回路情報は、不揮発性メモリ５２に予め格納されている。不揮発性メモリ５２は、変換回路に関する回路情報５２１及び光学機器情報５２２を格納する。   The image acquisition unit 411 is a device whose hardware circuit can be reconfigured, such as an FPGA (Field Programmable Gate Array), CPLK (Complex Programmable Logic Device), or PLD (Programmable Logic Device). Circuit information used at the time of reconfiguration is stored in the nonvolatile memory 52 in advance. The nonvolatile memory 52 stores circuit information 521 and optical device information 522 related to the conversion circuit.

変換回路とは、撮像装置５０からの画像データのデータフォーマット形式を画像処理部４２で処理すべき均一なデータフォーマット形式に変換するための回路である。また、光学機器情報５２２とは、データフォーマット形式、データ量、クロック周波数及び撮像装置に装着されたレンズの特性等のことである。なお、レンズ特性とは、焦点距離及びレンズの歪曲率をいう。   The conversion circuit is a circuit for converting the data format of the image data from the imaging device 50 into a uniform data format to be processed by the image processing unit 42. The optical device information 522 is a data format, data amount, clock frequency, characteristics of a lens attached to the imaging device, and the like. Lens characteristics refer to focal length and lens distortion.

画像取得部４１１は、不揮発性メモリ５２に格納された回路情報５２１及び光学機器情報５２２に基づいて、ＦＰＧＡ上の論理回路を構成する。これにより、画像取得部４１１は、画像データのデータフォーマット形式を変換すると共に、光学機器情報５２２に基づいて撮像装置毎の特性を補正する機能を有することとなる。   The image acquisition unit 411 configures a logic circuit on the FPGA based on the circuit information 521 and the optical device information 522 stored in the nonvolatile memory 52. As a result, the image acquisition unit 411 has a function of converting the data format of the image data and correcting the characteristics of each imaging device based on the optical device information 522.

画像取得部４１１は、撮像装置５０からの画像データをコネクタ４１３を介して受信し、画像データのデータフォーマット形式を変換すると共に、撮像装置毎の特性を補正する。画像取得部４１１は、画像データを水晶発振器４１２で生成されたクロック信号に基づいたビットレートで画像処理部４２へ出力する。   The image acquisition unit 411 receives image data from the imaging device 50 via the connector 413, converts the data format of the image data, and corrects the characteristics of each imaging device. The image acquisition unit 411 outputs the image data to the image processing unit 42 at a bit rate based on the clock signal generated by the crystal oscillator 412.

なお、上記においては、画像処理装置４０に撮像装置５０が１つ接続されている場合を例に説明したが、本実施形態はこれに限定される訳ではない。例えば、コネクタ４１３が、複数の撮像装置と接続可能となるための配線パターンを有し、画像取得部４１１に複数の撮像装置からの画像データが入力されるようにしても構わない。   In the above description, the case where one image capturing apparatus 50 is connected to the image processing apparatus 40 has been described as an example. However, the present embodiment is not limited to this. For example, the connector 413 may have a wiring pattern for enabling connection to a plurality of imaging devices, and image data from the plurality of imaging devices may be input to the image acquisition unit 411.

画像処理部４２は、画像取得部４１１からの画像データを、例えば、いわゆるＶＧＡ（Video Graphics Array）等の予め設定された規格に基づいて処理する。   The image processing unit 42 processes the image data from the image acquisition unit 411 based on a preset standard such as a so-called VGA (Video Graphics Array).

次に、上記構成における動作を説明する。   Next, the operation in the above configuration will be described.

図７は、本発明の第２の実施形態に係る画像取得部４１１が回路情報５２１及び光学機器情報５２２に合わせて論理回路を再構成する際の処理を示すフローチャートである。   FIG. 7 is a flowchart illustrating processing when the image acquisition unit 411 according to the second embodiment of the present invention reconfigures a logic circuit in accordance with the circuit information 521 and the optical device information 522.

まず、撮像装置５０は、画像処理装置４０に接続すると、不揮発性メモリ５２から回路情報５２１及び光学機器情報５２２を読み出し、画像処理装置４０へ出力する。   First, when connected to the image processing apparatus 40, the imaging apparatus 50 reads circuit information 521 and optical device information 522 from the non-volatile memory 52 and outputs them to the image processing apparatus 40.

画像処理装置４０は、撮像装置５０から回路情報５２１及び光学機器情報５２２を受信した場合（Ｓ７１）、電源をオフとし、その後、再度電源をオンとする（Ｓ７２）。これにより、画像取得部４１１の論理回路は、撮像装置５０からの回路情報５２１及び光学機器情報５２２に基づいて再構成されることとなる。画像取得部４１１は、論理回路が再構成されると、処理を終了させる。画像取得部４１１は、この状態で画像データを受け取ると、画像データのデータフォーマット形式を変換すると共に、撮像装置毎の特性を補正し、画像処理部１２へ出力する。   When receiving the circuit information 521 and the optical device information 522 from the imaging device 50 (S71), the image processing device 40 turns off the power, and then turns on the power again (S72). As a result, the logic circuit of the image acquisition unit 411 is reconfigured based on the circuit information 521 and the optical device information 522 from the imaging device 50. When the logic circuit is reconfigured, the image acquisition unit 411 ends the process. When the image acquisition unit 411 receives the image data in this state, the image acquisition unit 411 converts the data format of the image data, corrects the characteristics of each imaging device, and outputs the image data to the image processing unit 12.

以上のように、上記第２の実施形態では、画像データのデータフォーマット形式を変換すると共に、画像データの特性を補正するようにしている。これにより、画像処理装置４０は、撮像装置の性能／機能及び、レンズ固有の歪度等が異なる場合であっても、これらの撮像装置からの画像データを画像処理部４２で一律に処理する事が可能となる。また、画像処理装置４０は、時代と共に進化及び多様化する撮像装置のデータフォーマット形式に対応することも可能となる。   As described above, in the second embodiment, the data format of the image data is converted and the characteristics of the image data are corrected. As a result, the image processing device 40 uniformly processes the image data from these imaging devices even when the performance / function of the imaging devices and the lens-specific distortion are different. Is possible. Further, the image processing apparatus 40 can also cope with the data format of the imaging apparatus that evolves and diversifies with the times.

また、上記第２の実施形態では、撮像装置５０の不揮発性メモリ５２に、変換回路に関する回路情報５２１及び光学機器情報５２２を格納する。そして、ＦＰＧＡ等により成る画像取得部４１１は、撮像装置から出力された回路構成５２１及び光学機器情報５２２に基づいて再構成する。これにより、画像処理装置４０では不揮発性メモリを具備する必要がなくなるため、更なる小型化が図れる。   In the second embodiment, circuit information 521 and optical device information 522 related to the conversion circuit are stored in the nonvolatile memory 52 of the imaging device 50. Then, the image acquisition unit 411 made of FPGA or the like reconfigures based on the circuit configuration 521 and the optical device information 522 output from the imaging apparatus. As a result, the image processing apparatus 40 does not need to have a non-volatile memory, and can be further downsized.

したがって、本発明に係る監視システム、画像処理装置４０、インタフェース回路４１及び撮像装置５０によれば、容易にシステムの拡張が可能であり、メンテナンス性の向上を図ることができる。   Therefore, according to the monitoring system, the image processing device 40, the interface circuit 41, and the imaging device 50 according to the present invention, the system can be easily expanded, and maintenance can be improved.

［第２の実施形態の変形例］
図８は、本発明の第２の実施形態の変形例に係る監視システムの機能構成を示すブロック図である。 [Modification of Second Embodiment]
FIG. 8 is a block diagram showing a functional configuration of a monitoring system according to a modification of the second embodiment of the present invention.

撮像装置５０は、カメラ５１と、不揮発性メモリ５２と、コネクタ５３と、クロック信号を生成する水晶発振器５４とを備える。カメラ５１で取得された画像データは、コネクタ５３を介して画像処理装置４０へ出力される。また、不揮発性メモリ５２から出力された情報は、コネクタ５３を介して画像処理装置４０へ出力される。また、水晶発振器５４から出力されたクロック信号は、コネクタ５３を介して画像処理装置４０へ出力される。   The imaging device 50 includes a camera 51, a nonvolatile memory 52, a connector 53, and a crystal oscillator 54 that generates a clock signal. Image data acquired by the camera 51 is output to the image processing apparatus 40 via the connector 53. Information output from the nonvolatile memory 52 is output to the image processing apparatus 40 via the connector 53. Further, the clock signal output from the crystal oscillator 54 is output to the image processing apparatus 40 via the connector 53.

インタフェース回路４３には、図６に示すインタフェース回路４１と異なり、水晶発振器４１２が設置されていない。画像取得部４３１は、不揮発性メモリ５２に格納された回路情報５２１及び光学機器情報５２２に基づいて、ＦＰＧＡ上の論理回路を構成する。これにより、画像取得部４３１は、画像データ変換機能を有することとなる。   Unlike the interface circuit 41 shown in FIG. 6, the interface circuit 43 is not provided with a crystal oscillator 412. The image acquisition unit 431 configures a logic circuit on the FPGA based on the circuit information 521 and the optical device information 522 stored in the nonvolatile memory 52. As a result, the image acquisition unit 431 has an image data conversion function.

画像取得部４３１は、撮像装置５０からの画像データをコネクタ４３２を介して受信し、画像データ変換機能により、画像データを変換する。画像取得部４３１は、変換後の画像データを水晶発振器５４で生成されたクロック信号に基づいたビットレートで画像処理部４２へ出力する。   The image acquisition unit 431 receives image data from the imaging device 50 via the connector 432, and converts the image data by the image data conversion function. The image acquisition unit 431 outputs the converted image data to the image processing unit 42 at a bit rate based on the clock signal generated by the crystal oscillator 54.

以上のように、上記第２の実施形態の変形例では、撮像装置５０が水晶発振器５４を備えるようにしている。これにより、画像処理装置４０は、水晶発振器を備える必要がなくなる。つまり、画像処理装置４０のさらなる小型化を図る事が可能となる。   As described above, in the modified example of the second embodiment, the imaging device 50 includes the crystal oscillator 54. This eliminates the need for the image processing apparatus 40 to include a crystal oscillator. That is, the image processing apparatus 40 can be further downsized.

なお、この発明は上記各実施形態に限定されるものではない。例えば、水晶発振器５４から出力されるクロック信号に対する外部からのノイズ影響を低減するように、撮像装置５０から画像処理装置４０へのクロック信号の伝送線にクロックガードを備えるようにしてもかまわない。   The present invention is not limited to the above embodiments. For example, a clock guard transmission line from the imaging device 50 to the image processing device 40 may be provided with a clock guard so as to reduce the influence of external noise on the clock signal output from the crystal oscillator 54.

また、図９に示すように、インタフェース回路４３が、アナログ−デジタル変換素子４３３を備えるようにしても良い。また、図１０に示すように、インタフェース回路４３が、復号化素子４３４を備えるようにしても良い。   Further, as illustrated in FIG. 9, the interface circuit 43 may include an analog-digital conversion element 433. Further, as illustrated in FIG. 10, the interface circuit 43 may include a decoding element 434.

また、上記第２の実施形態では、撮像装置５０からの回路情報５２１及び光学機器情報５２２は、コネクタ５３を介して画像処理装置８０へ伝送される例について説明したが、これに限定される訳ではない。例えば、撮像装置５０及び画像処理装置８０に無線回路を搭載させ、回路情報５２１及び光学機器情報５２２を無線信号により伝送させる場合であっても同様に実施可能である。また、撮像装置５０及び画像処理装置８０に光無線回路を搭載させ、回路情報５２１及び光学機器情報５２２を光無線により伝送させる場合であっても同様に実施可能である。また、撮像装置５０及び画像処理装置８０に赤外線送受信機を搭載させ、回路情報５２１及び光学機器情報５２２を赤外線信号により伝送させる場合であっても同様に実施可能である。また、撮像装置５０及び画像処理装置８０に音波送受信機を搭載させ、回路情報５２１及び光学機器情報５２２を音波により伝送させる場合であっても同様に実施可能である。さらに、回路情報５２１及び光学機器情報５２２を電源線（ＰＬＣ通信）を介して伝送する場合であっても同様に実施可能である。   In the second embodiment, the circuit information 521 and the optical device information 522 from the imaging device 50 are described as being transmitted to the image processing device 80 via the connector 53. However, the present invention is not limited to this. is not. For example, the present invention can be similarly implemented even when a wireless circuit is mounted on the imaging device 50 and the image processing device 80 and the circuit information 521 and the optical device information 522 are transmitted by wireless signals. Further, the present invention can be similarly implemented even when an optical wireless circuit is mounted on the imaging device 50 and the image processing device 80 and the circuit information 521 and the optical device information 522 are transmitted by optical wireless. Further, the present invention can be similarly implemented even when an infrared transceiver is mounted on the imaging device 50 and the image processing device 80 and the circuit information 521 and the optical device information 522 are transmitted by infrared signals. Further, the present invention can be similarly implemented even when a sound wave transmitter / receiver is mounted on the imaging device 50 and the image processing device 80 and the circuit information 521 and the optical device information 522 are transmitted by sound waves. Furthermore, even when the circuit information 521 and the optical device information 522 are transmitted via a power supply line (PLC communication), the same can be implemented.

さらに、この発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   Furthermore, the present invention is not limited to the above-described embodiments as they are, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. Moreover, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the above embodiments. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

１０，４０…画像処理装置
１１，４１，４３…インタフェース回路
１１１，４１１，４３１…画像取得部
１１１１…データフォーマット判別機能
１１１２…データフォーマット変換機能
１１２…不揮発性メモリ
１１２１…回路情報
１１２２−１〜１１２２−ｎ…回路情報
１１３，４１２…水晶発振器
１１４，４１３，４３２…コネクタ
１１５…不揮発性メモリ
１１５１…回路情報
１１６…接続部
１２，４２…画像処理部
２０，５０…撮像装置
２１，５１…カメラ
２２，５３…コネクタ
３０…外部機器
３１−１〜３１−ｎ…回路情報
４３３…アナログ−デジタル変換素子
４３４…復号化素子
５２…不揮発性メモリ
５２１…回路情報
５２２…回路情報
５４…水晶発振器 DESCRIPTION OF SYMBOLS 10, 40 ... Image processing apparatus 11, 41, 43 ... Interface circuit 111, 411, 431 ... Image acquisition part 1111 ... Data format discrimination | determination function 1112 ... Data format conversion function 112 ... Non-volatile memory 1121 ... Circuit information 1122-1 to 1122 -N ... circuit information 113, 412 ... crystal oscillators 114, 413, 432 ... connector 115 ... nonvolatile memory 1151 ... circuit information 116 ... connection unit 12, 42 ... image processing unit 20, 50 ... imaging device 21, 51 ... camera 22 , 53 ... Connector 30 ... External devices 31-1 to 31-n ... Circuit information 433 ... Analog-digital conversion element 434 ... Decoding element 52 ... Non-volatile memory 521 ... Circuit information 522 ... Circuit information 54 ... Crystal oscillator

Claims (23)

画像データを撮像する撮像装置と、前記画像データを予め設定された規格に従って画像処理する画像処理部とを接続するインタフェース回路において、
前記画像データのデータフォーマット形式を判別する判別回路に関する第１の回路情報が予め記録された記録部と、
ハードウェア回路が再構成可能なデバイスであり、前記第１の回路情報に基づいて前記判別回路となり、前記画像データのデータフォーマット形式を判別する判別処理と、前記判別結果に基づき、前記画像データのデータフォーマット形式を前記規格に適した第１のデータフォーマット形式に変換する変換回路となり、前記画像データのデータフォーマット形式を変換して前記画像処理部へ出力する変換処理とを行う画像取得部と
を具備することを特徴とするインタフェース回路。 In an interface circuit that connects an imaging device that captures image data and an image processing unit that performs image processing on the image data according to a preset standard,
A recording unit in which first circuit information relating to a determination circuit for determining a data format of the image data is recorded in advance;
A hardware circuit is a reconfigurable device, which becomes the determination circuit based on the first circuit information, determines a data format format of the image data, and based on the determination result, the image data An image acquisition unit that converts the data format into a first data format suitable for the standard, and converts the data format of the image data and outputs the converted data to the image processing unit; An interface circuit comprising: 前記記録部は、前記変換回路に関する第２の回路情報をさらに記録し、
前記画像取得部は、前記第２の回路情報に基づいて前記変換回路となることを特徴とする請求項１記載のインタフェース回路。 The recording unit further records second circuit information related to the conversion circuit,
The interface circuit according to claim 1, wherein the image acquisition unit serves as the conversion circuit based on the second circuit information. 前記変換回路に関する第２の回路情報が予め記録された外部機器と接続する接続部をさらに具備し、
前記画像取得部は、前記第２の回路情報に基づいて前記変換回路となることを特徴とする請求項１記載のインタフェース回路。 A connection unit for connecting to an external device in which second circuit information related to the conversion circuit is recorded in advance;
The interface circuit according to claim 1, wherein the image acquisition unit serves as the conversion circuit based on the second circuit information. 前記第２の回路情報は、接続が想定される複数の撮像装置に応じて、複数種類存在することを特徴とする請求項２及び３のいずれかに記載のインタフェース回路。 4. The interface circuit according to claim 2, wherein there are a plurality of types of the second circuit information depending on a plurality of imaging devices to be connected. 5. 画像データを撮像する撮像装置と接続する画像処理装置において、
前記画像データを予め設定された規格に従って画像処理する画像処理部と、
前記撮像装置と、前記画像処理部とを接続するインタフェース回路と
を具備し、
前記インタフェース回路は、
前記画像データのデータフォーマット形式を判別する判別回路に関する第１の回路情報が予め記録された記録部と、
ハードウェア回路が再構成可能なデバイスであり、前記第１の回路情報に基づいて前記判別回路となり、前記画像データのデータフォーマット形式を判別する判別処理と、前記判別結果に基づき、前記画像データのデータフォーマット形式を前記規格に適した第１のデータフォーマット形式に変換する変換回路となり、前記画像データのデータフォーマット形式を変換して前記画像処理部へ出力する変換処理とを行う画像取得部と
を備えることを特徴とする画像処理装置。 In an image processing apparatus connected to an imaging apparatus that captures image data,
An image processing unit that performs image processing on the image data in accordance with a preset standard;
An interface circuit for connecting the imaging device and the image processing unit;
The interface circuit is
A recording unit in which first circuit information relating to a determination circuit for determining a data format of the image data is recorded in advance;
A hardware circuit is a reconfigurable device, which becomes the determination circuit based on the first circuit information, determines a data format format of the image data, and based on the determination result, the image data An image acquisition unit that converts the data format into a first data format suitable for the standard, and converts the data format of the image data and outputs the converted data to the image processing unit; An image processing apparatus comprising: 前記記録部は、前記変換回路に関する第２の回路情報をさらに記録し、
前記画像取得部は、前記第２の回路情報に基づいて前記変換回路となることを特徴とする請求項５記載の画像処理装置。 The recording unit further records second circuit information related to the conversion circuit,
The image processing apparatus according to claim 5, wherein the image acquisition unit serves as the conversion circuit based on the second circuit information. 前記変換回路に関する第２の回路情報が予め記録された外部機器と接続する接続部をさらに具備し、
前記画像取得部は、前記第２の回路情報に基づいて前記変換回路となることを特徴とする請求項５記載の画像処理装置。 A connection unit for connecting to an external device in which second circuit information related to the conversion circuit is recorded in advance;
The image processing apparatus according to claim 5, wherein the image acquisition unit serves as the conversion circuit based on the second circuit information. 前記第２の回路情報は、接続が想定される複数の撮像装置に応じて、複数種類存在することを特徴とする請求項６及び７のいずれかに記載のインタフェース回路。 8. The interface circuit according to claim 6, wherein there are a plurality of types of the second circuit information according to a plurality of imaging devices to be connected. 画像データを撮像する撮像装置と、前記画像データを予め設定された規格に従って画像処理する画像処理部と、前記撮像装置と前記画像処理部とを接続するインタフェース回路とを具備する監視システムにおいて、
前記撮像装置は、
前記画像データのデータフォーマット形式を前記規格に適した第１のデータフォーマット形式に変換する変換回路に関する第１の回路情報が予め記録された記録部を備え、
前記インタフェース回路は、
ハードウェア回路が再構成可能なデバイスであり、前記第１の回路情報に基づいて前記変換回路となり、前記画像データのデータフォーマット形式を変換して前記画像処理部へ出力する画像取得部を備えることを特徴とする監視システム。 In a monitoring system comprising: an imaging device that captures image data; an image processing unit that performs image processing on the image data in accordance with a preset standard; and an interface circuit that connects the imaging device and the image processing unit.
The imaging device
A recording unit in which first circuit information relating to a conversion circuit that converts the data format of the image data into a first data format suitable for the standard is recorded;
The interface circuit is
A hardware circuit is a reconfigurable device, and includes an image acquisition unit that becomes the conversion circuit based on the first circuit information, converts the data format of the image data, and outputs the converted data format to the image processing unit. A monitoring system characterized by 前記記録部は、前記撮像装置の光学機器情報をさらに記録し、
前記画像取得部は、前記光学機器情報に基づいて前記撮像装置の特性を補正することを特徴とする請求項９記載の監視システム。 The recording unit further records optical device information of the imaging device,
The monitoring system according to claim 9, wherein the image acquisition unit corrects characteristics of the imaging device based on the optical device information. 前記撮像装置は、クロック信号を作成する水晶発振器をさらに備え、前記クロック信号を前記画像取得部へ出力し、
前記画像取得部は、前記クロック信号に基づくビットレートで、前記画像データを前記画像処理部へ出力することを特徴とする請求項９記載の監視システム。 The imaging apparatus further includes a crystal oscillator that generates a clock signal, and outputs the clock signal to the image acquisition unit,
The monitoring system according to claim 9, wherein the image acquisition unit outputs the image data to the image processing unit at a bit rate based on the clock signal. 画像データを撮像する撮像装置と、前記画像データを予め設定された規格に従って画像処理する画像処理部と、前記撮像装置と前記画像処理部とを接続するインタフェース回路とを具備する監視システムであって、
前記撮像装置は、
前記画像データのデータフォーマット形式を前記規格に適した第１のデータフォーマット形式に変換する変換回路に関する第１の回路情報が予め記録された記録部を備え、
前記インタフェース回路は、
ハードウェア回路が再構成可能なデバイスであり、前記第１の回路情報に基づいて前記変換回路となり、前記画像データのデータフォーマット形式を変換して前記画像処理部へ出力する画像取得部を備える監視システムで用いられるインタフェース回路。 A monitoring system comprising: an imaging device that captures image data; an image processing unit that performs image processing on the image data according to a preset standard; and an interface circuit that connects the imaging device and the image processing unit. ,
The imaging device
A recording unit in which first circuit information relating to a conversion circuit that converts the data format of the image data into a first data format suitable for the standard is recorded;
The interface circuit is
A monitoring device comprising a hardware circuit that is a reconfigurable device, the image acquisition unit configured to convert the data format of the image data and output the converted image data to the image processing unit based on the first circuit information Interface circuit used in the system. 前記記録部は、前記撮像装置の光学機器情報をさらに記録し、
前記画像取得部は、前記光学機器情報に基づいて前記撮像装置の特性を補正することを特徴とする請求項１２記載のインタフェース回路。 The recording unit further records optical device information of the imaging device,
The interface circuit according to claim 12, wherein the image acquisition unit corrects characteristics of the imaging apparatus based on the optical device information. 前記撮像装置は、クロック信号を作成する水晶発振器をさらに備え、前記クロック信号を前記画像取得部へ出力し、
前記画像取得部は、前記クロック信号に基づくビットレートで、前記画像データを前記画像処理部へ出力することを特徴とする請求項１２記載のインタフェース回路。 The imaging apparatus further includes a crystal oscillator that generates a clock signal, and outputs the clock signal to the image acquisition unit,
13. The interface circuit according to claim 12, wherein the image acquisition unit outputs the image data to the image processing unit at a bit rate based on the clock signal. 画像データを撮像する撮像装置と、前記画像データを予め設定された規格に従って画像処理する画像処理装置とを具備する監視システムであって、
前記撮像装置は、
前記画像データのデータフォーマット形式を前記規格に適した第１のデータフォーマット形式に変換する変換回路に関する第１の回路情報が予め記録された記録部を備え、
前記画像処理装置は、
ハードウェア回路が再構成可能なデバイスであり、前記第１の回路情報に基づいて前記変換回路となり、前記画像データのデータフォーマット形式を変換する画像取得部を備えるインタフェース回路と、
前記データフォーマット形式が変換された画像データに対して、前記規格に従って画像処理を施す画像処理部と
を備える監視システムで用いられる画像処理装置。 A monitoring system comprising: an imaging device that captures image data; and an image processing device that performs image processing on the image data according to a preset standard,
The imaging device
A recording unit in which first circuit information relating to a conversion circuit that converts the data format of the image data into a first data format suitable for the standard is recorded;
The image processing apparatus includes:
A hardware circuit is a reconfigurable device, the interface circuit including the image acquisition unit that becomes the conversion circuit based on the first circuit information and converts the data format of the image data;
An image processing apparatus used in a monitoring system including an image processing unit that performs image processing on the image data in which the data format is converted according to the standard. 前記記録部は、前記撮像装置の光学機器情報をさらに記録し、
前記画像取得部は、前記光学機器情報に基づいて前記撮像装置の特性を補正することを特徴とする請求項１５記載の画像処理装置。 The recording unit further records optical device information of the imaging device,
The image processing apparatus according to claim 15, wherein the image acquisition unit corrects characteristics of the imaging apparatus based on the optical device information. 前記撮像装置は、クロック信号を作成する水晶発振器をさらに備え、前記クロック信号を前記画像取得部へ出力し、
前記画像取得部は、前記クロック信号に基づくビットレートで、前記画像データを前記画像処理部へ出力することを特徴とする請求項１５記載の画像処理装置。 The imaging apparatus further includes a crystal oscillator that generates a clock signal, and outputs the clock signal to the image acquisition unit,
The image processing apparatus according to claim 15, wherein the image acquisition unit outputs the image data to the image processing unit at a bit rate based on the clock signal. 画像データを撮像する撮像装置と、前記画像データを予め設定された規格に従って画像処理する画像処理部と、前記撮像装置と前記画像処理部とを接続するインタフェース回路とを具備する監視システムであって、
前記撮像装置は、
前記画像データのデータフォーマット形式を前記規格に適した第１のデータフォーマット形式に変換する変換回路に関する第１の回路情報が予め記録された記録部を備え、
前記インタフェース回路は、
ハードウェア回路が再構成可能なデバイスであり、前記第１の回路情報に基づいて前記変換回路となり、前記画像データのデータフォーマット形式を変換して前記画像処理部へ出力する画像取得部を備える監視システムに用いられる撮像装置。 A monitoring system comprising: an imaging device that captures image data; an image processing unit that performs image processing on the image data according to a preset standard; and an interface circuit that connects the imaging device and the image processing unit. ,
The imaging device
A recording unit in which first circuit information relating to a conversion circuit that converts the data format of the image data into a first data format suitable for the standard is recorded;
The interface circuit is
A monitoring device comprising a hardware circuit that is a reconfigurable device, the image acquisition unit configured to convert the data format of the image data and output the converted image data to the image processing unit based on the first circuit information An imaging device used in the system. 前記記録部は、前記撮像装置の光学機器情報をさらに記録し、前記光学機器情報を前記画像取得部へ出力することを特徴とする請求項１８記載の撮像装置。 19. The imaging apparatus according to claim 18, wherein the recording unit further records optical device information of the imaging device and outputs the optical device information to the image acquisition unit. クロック信号を作成する水晶発振器をさらに備え、前記クロック信号を前記画像取得部へ出力することを特徴とする請求項１８記載の撮像装置。 19. The imaging apparatus according to claim 18, further comprising a crystal oscillator for generating a clock signal, and outputting the clock signal to the image acquisition unit. 前記画像取得部は、ＦＰＧＡ（Field Programmable Gate Array）であることを特徴とする請求項１及び１２のいずれかに記載のインタフェース回路。 The interface circuit according to claim 1, wherein the image acquisition unit is an FPGA (Field Programmable Gate Array). 前記画像取得部は、ＦＰＧＡ（Field Programmable Gate Array）であることを特徴とする請求項５及び１５のいずれかに記載の画像処理装置。 The image processing apparatus according to claim 5, wherein the image acquisition unit is an FPGA (Field Programmable Gate Array). 前記画像取得部は、ＦＰＧＡ（Field Programmable Gate Array）であることを特徴とする請求項９記載の監視システム。 The monitoring system according to claim 9, wherein the image acquisition unit is an FPGA (Field Programmable Gate Array).
JP2009208267A 2009-09-09 2009-09-09 Monitoring system, image processing apparatus, interface circuit and imaging apparatus Withdrawn JP2011061439A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009208267A JP2011061439A (en) 2009-09-09 2009-09-09 Monitoring system, image processing apparatus, interface circuit and imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009208267A JP2011061439A (en) 2009-09-09 2009-09-09 Monitoring system, image processing apparatus, interface circuit and imaging apparatus

Publications (1)

Publication Number Publication Date
JP2011061439A true JP2011061439A (en) 2011-03-24

Family

ID=43948585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009208267A Withdrawn JP2011061439A (en) 2009-09-09 2009-09-09 Monitoring system, image processing apparatus, interface circuit and imaging apparatus

Country Status (1)

Country Link
JP (1) JP2011061439A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058913A (en) * 2011-09-08 2013-03-28 Panasonic Industrial Devices Sunx Co Ltd Image processing apparatus
KR101371430B1 (en) 2012-12-28 2014-03-12 주식회사 씨트링 Method and apparatus for correcting analog videos
JP2014236465A (en) * 2013-06-05 2014-12-15 日本電信電話株式会社 Data streaming method, data streaming system and configuration information optimal arrangement device
CN104284142A (en) * 2013-07-09 2015-01-14 中兴通讯股份有限公司 Communication method, device and system
WO2023238723A1 (en) * 2022-06-08 2023-12-14 ソニーセミコンダクタソリューションズ株式会社 Information processing device, information processing system, information processing circuit, and information processing method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058913A (en) * 2011-09-08 2013-03-28 Panasonic Industrial Devices Sunx Co Ltd Image processing apparatus
KR101371430B1 (en) 2012-12-28 2014-03-12 주식회사 씨트링 Method and apparatus for correcting analog videos
JP2014236465A (en) * 2013-06-05 2014-12-15 日本電信電話株式会社 Data streaming method, data streaming system and configuration information optimal arrangement device
CN104284142A (en) * 2013-07-09 2015-01-14 中兴通讯股份有限公司 Communication method, device and system
WO2023238723A1 (en) * 2022-06-08 2023-12-14 ソニーセミコンダクタソリューションズ株式会社 Information processing device, information processing system, information processing circuit, and information processing method

Similar Documents

Publication Publication Date Title
JP2011061439A (en) Monitoring system, image processing apparatus, interface circuit and imaging apparatus
US20100110212A1 (en) Camera device
JP4589631B2 (en) Imaging apparatus, phase control method, and synchronization establishment method
US20120293676A1 (en) Head-separated camera device
JP2011217061A (en) Camera system, signal delay amount adjusting method and program
CN104378548B (en) A kind of space multi-spectral imaging instrument video circuit system
JP2010244399A (en) Data transfer device and image capturing apparatus
TWI486038B (en) Digital video recorder having appartus for receiving automatic switched image by recognizing source and method thereof
JP2010152867A (en) Sensor signal converter
TWM453210U (en) Monitoring system and photographic device for remote backup
US20110176054A1 (en) Image transmission system
JP2009075775A (en) Monitoring device
JP2003259343A (en) Remote image monitoring system
JP5214567B2 (en) Image processing device
JP2009118332A (en) Trigger signal generating apparatus
KR101045502B1 (en) Integrated apparatus for image selecting
US20210051487A1 (en) Network Camera and Camera System of Wireless Mesh Network
CN105491316A (en) Camera link recorder
US20140314163A1 (en) Transmitting device and receiving device
JP4739287B2 (en) Eavesdropping detector
CN110971793B (en) Image pickup apparatus and communication method
KR101369374B1 (en) Full Digital DVR Recoder
KR200309017Y1 (en) Matrix Switcher for Digital Video Recorder
JP4403991B2 (en) Information code reader and control method of information code reader
US20050226314A1 (en) Communication devices capable of using system clock inputs for embedded television applications

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20121204