JP2011049248A - Method for inspecting etching - Google Patents

Method for inspecting etching Download PDF

Info

Publication number
JP2011049248A
JP2011049248A JP2009194635A JP2009194635A JP2011049248A JP 2011049248 A JP2011049248 A JP 2011049248A JP 2009194635 A JP2009194635 A JP 2009194635A JP 2009194635 A JP2009194635 A JP 2009194635A JP 2011049248 A JP2011049248 A JP 2011049248A
Authority
JP
Japan
Prior art keywords
etching
substrate
etched
dummy
inspection method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009194635A
Other languages
Japanese (ja)
Inventor
Masashi Desaki
雅嗣 出崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2009194635A priority Critical patent/JP2011049248A/en
Publication of JP2011049248A publication Critical patent/JP2011049248A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for inspecting the etching that facilitates obtaining the size of a reverse taper in the etching by a reverse-taper condition. <P>SOLUTION: In the method for inspecting the etching, a plurality of dummy pillars 30 as columnar structures having different widths or diameters are formed to part of a substrate to be etched upon etching. In the method, parts forming the dummy pillars in the substrate to be etched are observed after the completion of etching. In the method, when at least a part in a plurality of the dummy pillars is lost, trenches formed to the substrate to be etched by etching are decided to have reverse pillar-shaped sidewall shapes. In the method, 1/2 or more of the largest width or diameter of the dummy pillars lost by etching and 1/2 less than having the smallest width or the diameter in the residual dummy pillars are used as the quantities of overhangs in the trenches. <P>COPYRIGHT: (C)2011,JPO&amp;INPIT

Description

本発明は、エッチング検査方法に係り、特に、逆テーパ条件でエッチングを行ったときにトレンチに生じるオーバハングの大きさを容易に判定できるエッチング検査方法に関する。   The present invention relates to an etching inspection method, and more particularly to an etching inspection method that can easily determine the size of an overhang generated in a trench when etching is performed under a reverse taper condition.

半導体デバイスを製造する際には、半導体ウェハを所定の条件でドライエッチングまたはウェットエッチングしてトレンチを形成するが、エッチングの条件によってはトレンチの側壁が底面に向かって窄まる順テーパ構造、または前記側壁が底面に向かって広がる逆テーパ構造が形成されることがある。   When manufacturing a semiconductor device, a semiconductor wafer is dry-etched or wet-etched under predetermined conditions to form a trench. Depending on the etching conditions, a forward tapered structure in which the side wall of the trench is narrowed toward the bottom, or An inverted taper structure in which the side wall extends toward the bottom surface may be formed.

順テーパ構造が形成されるエッチング条件である順テーパ条件でエッチングを行う場合は、トレンチを光学顕微鏡で観察して側壁のテーパの大きさを測定することができる。これに対して逆テーパ構造が形成されるエッチング条件である逆テーパ条件でエッチングを行う場合は、トレンチを光学顕微鏡で観察しても逆テーパの大きさはわからない。そこで、半導体デバイスを形成しようとする半導体ウェハと同一の材質、同一の厚さの半導体ウェハであるモニタ用ウェハを同一条件でエッチングし、エッチング後のモニタ用ウェハの断面を観察することによって逆テーパの大きさを求める断面解析が一般的に行われてきた。   When etching is performed under a forward taper condition, which is an etching condition for forming a forward taper structure, the size of the side wall taper can be measured by observing the trench with an optical microscope. On the other hand, when etching is performed under a reverse taper condition, which is an etching condition for forming a reverse taper structure, the size of the reverse taper is not known even when the trench is observed with an optical microscope. Therefore, the monitor wafer, which is the same material and the same thickness as the semiconductor wafer on which the semiconductor device is to be formed, is etched under the same conditions, and a reverse taper is obtained by observing the cross section of the monitor wafer after etching. In general, a cross-sectional analysis for obtaining the size of the surface has been performed.

しかしながら、断面解析は作業者にとって負担が大きい。また、断面解析においては、半導体デバイス用の半導体ウェハのほかにモニタ用ウェハを用意する必要がある。更に、モニタ用ウェハと半導体デバイス用のウェハの両者においてエッチングが同一速度で進行しているという保証は無いから、モニタ用ウェハの断面を観察して求められた逆テーパ形状が半導体デバイス用のウェハにおけるトレンチの壁面形状と同一であるという保証もない。   However, cross-sectional analysis is burdensome for the operator. Further, in the cross-sectional analysis, it is necessary to prepare a monitor wafer in addition to the semiconductor wafer for the semiconductor device. Furthermore, since there is no guarantee that etching is progressing at the same speed in both the monitor wafer and the semiconductor device wafer, the reverse taper shape obtained by observing the cross section of the monitor wafer is the wafer for the semiconductor device. There is no guarantee that the wall shape of the trench is the same.

トレンチのテーパ形状をモニタする方法としては、たとえば、半導体ウェハ上に形状および大きさが等しく、且つ間隔(窓パターン間隔)が異なる複数の窓を有するエッチングマスクを形成する工程と、エッチングマスクの窓領域に露出している半導体ウェハに対し、エッチングを行って凹部を形成する工程と、エッチングマスクを除去した後、凹部の間に残存している半導体ウェハの凸部の頂上の巾の中から最小パターン幅を知って、該最小パターン幅に対応するエッチングマスクの窓パターン間隔からエッチング深さを検査する工程を含む半導体デバイスの製造方法がある(特許文献1)。   As a method for monitoring the taper shape of the trench, for example, a step of forming an etching mask having a plurality of windows having different shapes and sizes and different intervals (window pattern intervals) on a semiconductor wafer, and a window of the etching mask The step of etching the semiconductor wafer exposed in the region to form a recess, and after removing the etching mask, the smallest width from the top width of the protrusion of the semiconductor wafer remaining between the recesses There is a semiconductor device manufacturing method including a step of knowing a pattern width and inspecting an etching depth from a window pattern interval of an etching mask corresponding to the minimum pattern width (Patent Document 1).

また、レジストの塗布、露光、現像工程を経て基板上に幅寸法の異なる複数のオーバハング測定用のレジストパターンを形成し、この複数のパターンの基板に対する有利状況からオーバハング量を測定するようにしたレジストのオーバハング測定方法において、測定用レジストパターンを形成する際、同時にその両端にオーバハング量の倍より太い固定用のレジストパターンを一体的に形成するレジストのオーバハング測定方法がある(特許文献2)。   In addition, a resist pattern for measuring overhangs having different width dimensions is formed on a substrate through resist coating, exposure, and development processes, and the amount of overhang is measured from the advantageous situation of the plurality of patterns with respect to the substrate. In this overhang measurement method, there is a resist overhang measurement method in which, when a resist pattern for measurement is formed, a fixing resist pattern that is thicker than twice the overhang amount is formed integrally at both ends thereof (Patent Document 2).

更に、半導体基板中に素子分離用のトレンチが形成された半導体装置において、前記トレンチが、半導体基板のエッチングによる夫々深さの異なる第1、第2の少なくとも2種のトレンチからなり、第1のトレンチは幅方向の断面形状が所定のテーパ角を有するV字形状を有し、第2のトレンチは幅方向の断面形状が前記所定のテーパ角を有し、且つトレンチの底面に前記半導体基板の表面に対して平行な平面を有するものがある(特許文献3)。   Furthermore, in the semiconductor device in which the trench for element isolation is formed in the semiconductor substrate, the trench includes at least two types of first and second trenches having different depths by etching the semiconductor substrate, The trench has a V shape with a cross-sectional shape in the width direction having a predetermined taper angle, and the second trench has a cross-sectional shape in the width direction with the predetermined taper angle, and the bottom surface of the semiconductor substrate has a predetermined taper angle. Some have a plane parallel to the surface (Patent Document 3).

特開平09−191038号公報JP 09-191038 A 特開昭64−061030号公報JP-A-64-061030 特開2007−158107号公報JP 2007-158107 A

特許文献1に記載の半導体デバイスの製造方法によれは、順テーパ条件におけるテーパの面方向に沿った大きさであるサイドエッチング量とエッチング深さとが正比例することを用いてエッチング深さを用いることができる。しかし、逆テーパ条件でエッチングする場合には、半導体ウェハにおけるエッチングマスクの窓の部分が逆テーパ状にエッチングされるから、光学的観察では直接に逆テーパの面方向の大きさであるオーバハング量を求めることはできない。   According to the method for manufacturing a semiconductor device described in Patent Document 1, the etching depth is used by using the fact that the etching amount is directly proportional to the side etching amount, which is the size along the surface direction of the taper under the forward taper condition. Can do. However, when etching is performed under a reverse taper condition, the window portion of the etching mask in the semiconductor wafer is etched in a reverse taper shape, so that the amount of overhang, which is the size of the surface direction of the reverse taper, is directly measured by optical observation. I can't ask for it.

特許文献2に記載のオーバハング測定方法においては、基板から浮いているレジストパターンのうち最大幅のものの幅の半分をオーバハング量とするのであり、レジストが基板から浮いているか否かの判定は、レジストの干渉色から判断している。故に、レジストが基板から浮いているときと密着しているときとで干渉色が異なる場合でなければオーバハング量を求めることはできない。したがって、逆テーパ条件でトレンチに形成されるオーバハング量を求めるのに特許文献2のオーバハング測定方法を適用することはできない。   In the overhang measuring method described in Patent Document 2, half of the maximum width of the resist pattern floating from the substrate is used as the overhang amount, and whether or not the resist is floating from the substrate is determined by the resist pattern. Judgment from the interference color. Therefore, the overhang amount cannot be obtained unless the interference color is different between when the resist is floating from the substrate and when the resist is in close contact. Therefore, the overhang measuring method of Patent Document 2 cannot be applied to obtain the overhang amount formed in the trench under the reverse taper condition.

特許文献3の発明は、順テーパ条件においては、底面の幅が0になるとエッチングが停止することを利用して半導体ウェハ上に深さの異なる2種のトレンチを1回のエッチング工程で形成するものであるから、逆テーパ条件には適用できない。   In the invention of Patent Document 3, two types of trenches having different depths are formed in a single etching process on the semiconductor wafer by utilizing the fact that the etching stops when the width of the bottom surface becomes 0 under the forward taper condition. Therefore, it cannot be applied to the reverse taper condition.

本発明は、上記問題を解決すべく成されたもので、逆テーパ条件によるエッチングにおいて逆テーパの大きさを容易に求めることができるエッチング検査方法を提供することを目的とする。   The present invention has been made to solve the above problem, and an object of the present invention is to provide an etching inspection method capable of easily obtaining the size of the reverse taper in the etching under the reverse taper condition.

請求項1に記載の発明は、被エッチング基板を所定条件でエッチングすることによって形成されるトレンチ構造の検査を行うエッチング検査方法であって、前記エッチング時に前記被エッチング基板の一部分に幅または直径の異なる柱状構造体である複数のダミーピラーを形成し、エッチング終了後、前記被エッチング基板におけるダミーピラーを形成した部分を観察し、前記複数のダミーピラーの内、少なくとも一部が消失していたときは、前記エッチングにおいて前記被エッチング基板に形成されたトレンチが逆ピラー状の側壁形状を有するものと判断し、且つ、前記エッチングによって消失したダミーピラーのうち幅または直径の最も大きなものの1/2以上、残存したダミーピラーのうち幅または直径の最も小さなものの1/2未満を前記トレンチにおけるオーバハング量とすることを特徴とするエッチング検査方法に関する。   The invention according to claim 1 is an etching inspection method for inspecting a trench structure formed by etching a substrate to be etched under a predetermined condition, wherein a width or a diameter of a part of the substrate to be etched is formed in the etching. A plurality of dummy pillars that are different columnar structures are formed, and after etching is completed, the portion where the dummy pillars are formed in the substrate to be etched is observed, and when at least a part of the plurality of dummy pillars has disappeared, It is determined that the trench formed in the substrate to be etched in etching has a reverse pillar-shaped side wall shape, and more than half of the dummy pillars that have disappeared by the etching and have the largest width or diameter remain. Less than 1/2 of the smallest of the width or diameter It relates etching inspection method characterized by the overhang amount in the trench.

前記エッチング検査方法においては、幅または直径がオーバハング量の2倍以下のダミーピラーは、エッチング終了後においては被エッチング基板から切り離された状態になり、消失するが、幅または直径がオーバハング量の2倍よりも大きなダミーピラーにおいては、エッチング終了後においても被エッチング基板と繋がった状態が維持される。   In the etching inspection method, the dummy pillar whose width or diameter is not more than twice the overhang amount is separated from the substrate to be etched after the etching is finished and disappears, but the width or diameter is twice the overhang amount. In a larger dummy pillar, the state connected to the substrate to be etched is maintained even after the etching is completed.

したがって、前記エッチングによって消失したダミーピラーのうち幅または直径の最も大きなものの1/2以上であって、残存したダミーピラーのうち幅または直径の最も小さなものの1/2未満を前記エッチングで生じたオーバハング量とすることができる。   Therefore, the overhang amount caused by the etching is equal to or more than ½ of the largest dummy pillar having the largest width or diameter among the dummy pillars disappeared by the etching and less than half of the smallest dummy pillar having the smallest width or diameter. can do.

請求項2に記載の発明は、請求項1に記載のエッチング検査方法において、前記エッチング時に幅の異なる矩形または長円形の平面形状を有するダミーピラーを形成するものに関する。   A second aspect of the present invention relates to the etching inspection method according to the first aspect, wherein dummy pillars having rectangular or oval planar shapes having different widths are formed during the etching.

前記エッチング検査方法においては、ダミーピラーは矩形または長円形の平面形状を有するから、幅がオーバハング量の2倍以下のダミーピラーは、エッチング終了後においては被エッチング基板から切り離された状態になり、消失する。これに対して幅がオーバハング量の2倍よりも大きなダミーピラーにおいては、エッチング終了後においても被エッチング基板と繋がった状態が維持される。   In the etching inspection method, since the dummy pillar has a rectangular or oval planar shape, the dummy pillar whose width is not more than twice the overhang amount is separated from the substrate to be etched and disappears after the etching is completed. . On the other hand, in the dummy pillar whose width is larger than twice the overhang amount, the connected state with the substrate to be etched is maintained even after the etching is completed.

したがって、前記エッチングによって消失したダミーピラーのうち幅の最も大きなものの1/2以上であって、残存したダミーピラーのうち幅の最も小さなものの1/2未満を前記エッチングで生じたオーバハング量とすることができる。   Therefore, the overhang amount generated by the etching can be set to 1/2 or more of the largest dummy pillar disappeared by the etching and less than 1/2 of the smallest dummy pillar remaining. .

請求項3に記載の発明は、請求項1に記載のエッチング検査方法において、前記エッチング時に直径の異なる円形の平面形状を有するダミーピラーを形成するものに関する。   A third aspect of the present invention relates to the etching inspection method according to the first aspect, wherein a dummy pillar having a circular planar shape having a different diameter is formed during the etching.

前記エッチング検査方法においては、ダミーピラーは円形の平面形状を有するから、直径がオーバハング量の2倍以下のダミーピラーは、エッチング終了後においては被エッチング基板から切り離された状態になり、消失する。これに対して直径がオーバハング量の2倍よりも大きなダミーピラーにおいては、エッチング終了後においても被エッチング基板と繋がった状態が維持される。   In the etching inspection method, since the dummy pillar has a circular plane shape, the dummy pillar whose diameter is not more than twice the overhang amount is separated from the substrate to be etched and disappears after the etching is completed. On the other hand, in the dummy pillar whose diameter is larger than twice the overhang amount, the state connected to the substrate to be etched is maintained even after the etching is completed.

したがって、前記エッチングによって消失したダミーピラーのうち幅の最も大きなものの1/2以上であって、残存したダミーピラーのうち幅の最も小さなものの1/2未満を前記エッチングで生じたオーバハング量とすることができる。   Therefore, the overhang amount generated by the etching can be set to 1/2 or more of the largest dummy pillar disappeared by the etching and less than 1/2 of the smallest dummy pillar remaining. .

請求項4に記載の発明は、請求項1〜3の何れか1項に記載のエッチング検査方法において、被エッチング基板の表面に前記ダミーピラーに対応するマスクパターンを形成し、然る後に前記所定条件でエッチングを行ってダミーピラーを形成するものに関する。   According to a fourth aspect of the present invention, in the etching inspection method according to any one of the first to third aspects, a mask pattern corresponding to the dummy pillar is formed on a surface of the substrate to be etched, and then the predetermined condition is satisfied. It is related with what forms a dummy pillar by etching.

前記エッチング検査方法においては、表面に前記トレンチおよびダミーピラーに対応するマスクパターンを形成した被エッチング基板をエッチングすることにより、被エッチング基板の表面にトレンチ構造とダミーピラーとを形成する。   In the etching inspection method, a trench structure and a dummy pillar are formed on the surface of the substrate to be etched by etching the substrate to be etched having a mask pattern corresponding to the trench and the dummy pillar formed on the surface.

請求項5に記載の発明は、請求項1〜4の何れか1項に記載のエッチング検査方法において、前記被エッチング基板がIII−V族系化合物材料基板、シリコン基板、およびSiC基板から選択された半導体基板であるものに関する。   The invention according to claim 5 is the etching inspection method according to any one of claims 1 to 4, wherein the substrate to be etched is selected from a group III-V compound material substrate, a silicon substrate, and a SiC substrate. Relates to a semiconductor substrate.

請求項6に記載の発明は、請求項1〜5の何れか1項に記載のエッチング検査方法において、前記エッチングがドライエッチングであるものに関する。   A sixth aspect of the present invention relates to the etching inspection method according to any one of the first to fifth aspects, wherein the etching is dry etching.

前記エッチング検査方法においては、被エッチング基板の表面にエッチングガスを所定の流速で吹き付けてエッチングを行うので、幅または直径がオーバハング量の2倍以下のダミーピラーは、エッチングが終了するまでにエッチングガスの気流で吹き飛ばされて消失する。   In the etching inspection method, etching is performed by spraying an etching gas onto the surface of the substrate to be etched at a predetermined flow rate. Therefore, dummy pillars having a width or a diameter that is twice or less the overhang amount are not etched until the etching is completed. It is blown away by the air current and disappears.

請求項7に記載の発明は、請求項1〜5の何れか1項に記載のエッチング検査方法において、前記エッチングがウェットエッチングであるものに関する。   A seventh aspect of the present invention relates to the etching inspection method according to any one of the first to fifth aspects, wherein the etching is wet etching.

前記エッチング検査方法においては、被エッチング基板をエッチング液に浸漬してエッチングを行うので、幅または直径がオーバハング量の2倍以下のダミーピラーは、エッチングが終了するまでにエッチング液に溶けて消失する。   In the etching inspection method, etching is performed by immersing the substrate to be etched in an etching solution. Therefore, the dummy pillar whose width or diameter is not more than twice the overhang amount dissolves in the etching solution and disappears before the etching is completed.

請求項1の発明によれば、断面解析を行う場合と比較して作業者の負担を大幅に低減できる。また、上述のように、同一の被エッチング基板にトレンチ構造とともに幅または直径の異なる複数のダミーピラーを形成し、何れのダミーピラーが消失したかを以って逆テーパ形状のオーバハング量を求めているから、ダミーピラーの消失結果に基いて求められたオーバハング量と、半導体デバイス用のウェハにおけるトレンチのオーバハング量とが実質的に同一であるということが保証される。   According to the first aspect of the present invention, the burden on the operator can be greatly reduced as compared with the case of performing the cross-sectional analysis. In addition, as described above, a plurality of dummy pillars having different widths or diameters are formed on the same substrate to be etched together with the trench structure, and the overhang amount of the reverse taper shape is obtained by determining which dummy pillar has disappeared. Thus, it is guaranteed that the overhang amount obtained based on the disappearance result of the dummy pillar is substantially the same as the overhang amount of the trench in the wafer for semiconductor devices.

請求項2の発明によれば、矩形または長円形の平面形状を有するダミーピラーを形成しているから、エッチング終了後に何れのダミーピラーが残存しているかを光学顕微鏡等によって容易に確認できるエッチング検査方法が提供される。   According to the invention of claim 2, since the dummy pillar having a rectangular or oval planar shape is formed, there is provided an etching inspection method capable of easily confirming with an optical microscope or the like which dummy pillar remains after completion of etching. Provided.

請求項3の発明によれば、円形の平面形状を有するダミーピラーを形成しているから、被エッチング基板に矩形または長円形のダミーピラーを形成するだけのスペースの余裕がない場合においても、本発明を容易に適用できる。   According to the invention of claim 3, since the dummy pillar having a circular planar shape is formed, the present invention can be applied even when there is no room for forming a rectangular or oval dummy pillar on the substrate to be etched. Easy to apply.

請求項4の発明によれば、被エッチング基板の表面にマスクパターンを形成し、然る後にエッチングする通常のエッチングプロセスにおいてトレンチのオーバハング量を容易に求めることのできるエッチング検査方法が提供される。   According to the fourth aspect of the present invention, there is provided an etching inspection method in which a mask pattern is formed on the surface of a substrate to be etched, and then the amount of overhang of the trench can be easily obtained in a normal etching process of etching.

請求項5の発明によれば、被エッチング基板としてIII−V族系化合物材料基板、シリコン基板、またはSiC基板を用いた場合においてトレンチのオーバハング量を容易に求めることのできるエッチング検査方法が提供される。   According to the invention of claim 5, there is provided an etching inspection method capable of easily determining the overhang amount of a trench when a III-V group compound material substrate, a silicon substrate, or a SiC substrate is used as a substrate to be etched. The

請求項6の発明によれば、ドライエッチングプロセスを行う場合においてトレンチのオーバハング量を容易に求めることのできるエッチング検査方法が提供される。   According to the sixth aspect of the present invention, there is provided an etching inspection method capable of easily determining the amount of trench overhang when performing a dry etching process.

請求項7の発明によれば、ウェットエッチングプロセスを行う場合においてトレンチのオーバハング量を容易に求めることのできるエッチング検査方法が提供される。   According to the seventh aspect of the present invention, there is provided an etching inspection method capable of easily obtaining an overhang amount of a trench when performing a wet etching process.

図1は、実施形態1においてLEDアレイを製造する手順を示す流れ図である。FIG. 1 is a flowchart showing a procedure for manufacturing an LED array in the first embodiment. 図2は、実施形態1におけるエッチング後の状態を示す断面図である。FIG. 2 is a cross-sectional view showing a state after etching in the first embodiment. 図3は、実施形態1において形成されるダミーピラーパターンの一例を示し、(A)は平面図、(B)は断面図である。3A and 3B show an example of a dummy pillar pattern formed in the first embodiment, where FIG. 3A is a plan view and FIG. 3B is a cross-sectional view. 図4は、実施形態1において形成されるダミーピラーパターンの別の一例を示し、(A)は平面図、(B)は断面図である。4A and 4B show another example of the dummy pillar pattern formed in the first embodiment, where FIG. 4A is a plan view and FIG. 4B is a cross-sectional view. 図5は、実施形態1において形成されるダミーピラーパターンの更に別の一例を示し、(A)は平面図、(B)は断面図である。FIG. 5 shows still another example of the dummy pillar pattern formed in the first embodiment, in which (A) is a plan view and (B) is a cross-sectional view. 図6は、図3に示すダミーピラーパターンを形成したN型GaAs基板のエッチング後の状態を示し、(A)は平面図、(B)は断面図である。6 shows a state after etching of the N-type GaAs substrate on which the dummy pillar pattern shown in FIG. 3 is formed. FIG. 6A is a plan view and FIG. 6B is a cross-sectional view. 図7は、図4に示すダミーピラーパターンを形成したN型GaAs基板のエッチング後の状態を示し、(A)は平面図、(B)は断面図である。7 shows a state after etching of the N-type GaAs substrate on which the dummy pillar pattern shown in FIG. 4 is formed. FIG. 7A is a plan view and FIG. 7B is a cross-sectional view. 図8は、図5に示すダミーピラーパターンを形成したN型GaAs基板のエッチング後の状態を示し、(A)は平面図、(B)は断面図である。8 shows a state after etching of the N-type GaAs substrate on which the dummy pillar pattern shown in FIG. 5 is formed. FIG. 8A is a plan view and FIG. 8B is a cross-sectional view. 図9は、エッチング後におけるダミーピラーの幅または直径とダミーピラーの生むとの関係を示す概略断面図である。FIG. 9 is a schematic cross-sectional view showing the relationship between the width or diameter of the dummy pillar after etching and the formation of the dummy pillar.

1.実施形態1
以下、III−V族系化合物材料の一例であるGaAsの基板をウェットエッチングしてLEDアレイを製造する際に本発明のエッチング検査方法を適用した例について以下に説明する。
1. Embodiment 1
Hereinafter, an example in which the etching inspection method of the present invention is applied when manufacturing an LED array by wet etching a GaAs substrate which is an example of a III-V group compound material will be described.

実施形態1においては、本発明における被エッチング基板の例としてIII−V族系化合物材料からなる半導体基板であるN型GaAs基板10を用いる。図1において(A)に示すように、N型GaAs基板10の表面にエピタキシャル成長などの方法によって予めN型GaAsP層10Aを形成しておく。   In the first embodiment, an N-type GaAs substrate 10 which is a semiconductor substrate made of a III-V group compound material is used as an example of a substrate to be etched in the present invention. As shown in FIG. 1A, an N-type GaAsP layer 10A is formed in advance on the surface of an N-type GaAs substrate 10 by a method such as epitaxial growth.

次いで、図1の(A)に示すように、N型GaAs基板10の表面の領域をLEDアレイ形成領域11と、後述するダミーピラー30を形成する検査領域13とに分割するとともに、LEDアレイ形成領域11に窓を有する拡散防止膜12を形成し、更に拡散防止膜12を含むN型GaAs基板10の全表面領域に拡散制御膜14を形成する。   Next, as shown in FIG. 1A, the area of the surface of the N-type GaAs substrate 10 is divided into an LED array forming area 11 and an inspection area 13 for forming a dummy pillar 30 described later, and the LED array forming area. 11 is formed with a diffusion prevention film 12 having a window, and a diffusion control film 14 is formed on the entire surface region of the N-type GaAs substrate 10 including the diffusion prevention film 12.

そして、図1の(B)に示すように、拡散制御膜14の上から例えば亜鉛(Zn)を拡散させて拡散防止膜12の窓領域にP型GaAsP領域16を形成する。   Then, as shown in FIG. 1B, for example, zinc (Zn) is diffused from above the diffusion control film 14 to form a P-type GaAsP region 16 in the window region of the diffusion prevention film 12.

N型GaAs基板10にP型GaAsP領域16を形成したら、図1の(C)に示すように窓を有する絶縁膜18を形成する。   After the P-type GaAsP region 16 is formed on the N-type GaAs substrate 10, an insulating film 18 having a window is formed as shown in FIG.

絶縁膜18を形成したら、図1の(D)に示すように、絶縁膜18とP型GaAsP領域16にかかるようにP電極20を形成し、同時にN型GaAs基板10の裏面にN電極22を形成する。   When the insulating film 18 is formed, as shown in FIG. 1D, a P electrode 20 is formed so as to cover the insulating film 18 and the P-type GaAsP region 16, and at the same time, an N electrode 22 is formed on the back surface of the N-type GaAs substrate 10. Form.

N型GaAs基板10にP電極20とN電極22とが形成されたら、図1において(D)に示すように、N型GaAs基板10の表面全面をマスキング膜24で覆う。なお、マスキング膜24におけるLED形成領域11に対応する部分にはトレンチ構造を形成するためのトレンチパターン26を形成し、検査領域13に対応する部分にはダミーピラー30を形成するためのダミーピラーパターン28を形成する。   When the P electrode 20 and the N electrode 22 are formed on the N-type GaAs substrate 10, the entire surface of the N-type GaAs substrate 10 is covered with a masking film 24 as shown in FIG. A trench pattern 26 for forming a trench structure is formed in a portion corresponding to the LED formation region 11 in the masking film 24, and a dummy pillar pattern 28 for forming a dummy pillar 30 in a portion corresponding to the inspection region 13. Form.

トレンチパターン26およびダミーピラーパターン28が形成されたら、N型GaAs基板10をエッチングする。エッチングには、クエン酸系エッチング液(50質量%クエン酸水溶液と30重量%過酸化水素水溶液との混合液)を使用できる。   After the trench pattern 26 and the dummy pillar pattern 28 are formed, the N-type GaAs substrate 10 is etched. For the etching, a citric acid-based etching solution (a mixed solution of a 50% by mass citric acid aqueous solution and a 30% by weight hydrogen peroxide aqueous solution) can be used.

エッチングにより、図2に示すように、LED形成領域11にはトレンチ32が、検査領域13にはダミーピラー30が形成されるが、ダミーピラー30の一部はエッチング液に溶解して消失し、逆テーパ形状の側壁を有する凹陥部31が形成される。   As shown in FIG. 2, the trench 32 is formed in the LED formation region 11 and the dummy pillar 30 is formed in the inspection region 13 by the etching, but a part of the dummy pillar 30 is dissolved in the etching solution and disappears, and is inversely tapered. A recessed portion 31 having a shaped side wall is formed.

以下、ダミーピラーパターン28およびダミーピラー30について詳説する。図3〜図5に示すように、ダミーピラーパターン28は、N型GaAs基板10の検査領域13に例えば4個形成されている。以下、4個のダミーピラーパターン28を図3〜図5の左側から右側に向かってダミーピラーパターン28A、28B、28C、28Dと称する。   Hereinafter, the dummy pillar pattern 28 and the dummy pillar 30 will be described in detail. As shown in FIGS. 3 to 5, for example, four dummy pillar patterns 28 are formed in the inspection region 13 of the N-type GaAs substrate 10. Hereinafter, the four dummy pillar patterns 28 are referred to as dummy pillar patterns 28A, 28B, 28C, and 28D from the left side to the right side in FIGS.

ダミーピラーパターン28A、28B、28C、28Dは、夫々、ダミーピラー30を形成しようとする部分がマスキング膜24で覆われたマスキング領域24A、24B、24C、24Dと、マスキング領域24A〜24Dの周囲においてN型GaAs基板10が所定の幅で環状に露出した基板露出領域25とからなる。   The dummy pillar patterns 28A, 28B, 28C, and 28D have masking regions 24A, 24B, 24C, and 24D in which portions where the dummy pillars 30 are to be formed are covered with the masking film 24, and N around the masking regions 24A to 24D. The substrate GaAs substrate 10 comprises a substrate exposed region 25 that is exposed in a ring shape with a predetermined width.

マスキング領域24A、24B、24C、24Dの形状、言い換えればダミーピラー30の平面形状は、図3に示すように矩形であってもよく、図4に示すように長円形であってもよく、また、図5に示すように円形であってもよい。   The shape of the masking regions 24A, 24B, 24C, 24D, in other words, the planar shape of the dummy pillar 30 may be rectangular as shown in FIG. 3, may be oval as shown in FIG. It may be circular as shown in FIG.

マスキング領域24A、24B、24C、24Dの幅または直径、言い換えればダミーピラー30の幅または直径は、夫々0.10μm、0。15μm、0.20μm、0.25μmとされている。   The width or diameter of the masking regions 24A, 24B, 24C, 24D, in other words, the width or diameter of the dummy pillar 30 is set to 0.10 μm, 0.15 μm, 0.20 μm, and 0.25 μm, respectively.

N型GaAs基板10をエッチングすると、図6〜図9に示すように、ダミーピラーパターン28A、28B、28C、28Dにおける基板露出領域25の部分がエッチングされて凹陥部31が形成されるとともに、マスキング領域24A、24B、24C、24Dの部分が残存して柱状構造体であるダミーピラー30が形成される。しかし、エッチングが逆テーパ条件でおこなわれると、図9に示すように、ダミーピラー30および凹陥部31の側壁が底面に向かって広がる逆テーパ状となる。ここで、ダミーピラー30および凹陥部31の頂面が底面に向かって張り出す張出量をhとすると、ダミーピラー30および凹陥部31の張出量hは何れも等しい。ここで、張出量hは変換差とも言い換えることができる。   When the N-type GaAs substrate 10 is etched, as shown in FIGS. 6 to 9, portions of the substrate exposed region 25 in the dummy pillar patterns 28A, 28B, 28C, and 28D are etched to form the recessed portions 31, and masking is performed. The regions 24A, 24B, 24C, and 24D remain, and the dummy pillar 30 that is a columnar structure is formed. However, when the etching is performed under a reverse taper condition, the side walls of the dummy pillar 30 and the recessed portion 31 become a reverse taper shape spreading toward the bottom surface as shown in FIG. Here, if the amount of protrusion of the dummy pillar 30 and the top surface of the recessed portion 31 protruding toward the bottom surface is h, the amount of protrusion h of the dummy pillar 30 and the recessed portion 31 is equal. Here, the overhang amount h can be rephrased as a conversion difference.

ダミーピラー30の幅wまたは直径dが張出量hの2倍以下のときは、図9において(A)に示すようにエッチング終了時にはダミーピラー30は消失する。これに対し、ダミーピラー30の幅wまたは直径dが張出量hの2倍よりも大きなときは、図9において(B)に示すようにエッチング終了時においてもダミーピラー30の底部がN型GaAs基板10に繋がった状態が維持される。   When the width w or diameter d of the dummy pillar 30 is not more than twice the overhang h, the dummy pillar 30 disappears at the end of etching as shown in FIG. On the other hand, when the width w or the diameter d of the dummy pillar 30 is larger than twice the protruding amount h, the bottom of the dummy pillar 30 is N-type GaAs substrate even at the end of etching as shown in FIG. The state connected to 10 is maintained.

したがって、エッチング終了後において、検査領域13に形成したダミーピラー30の有無を光学顕微鏡等で観察すれば、張出量h、即ち変換差を評価することができる。例えば、図6〜図8に示す例においては、ダミーピラー30のうち、幅(直径)が0.10μmのものと、幅(直径)が0.15μmのものとは消失しているが、幅(直径)が0.20μmのものと、幅(直径)が0.25μmのものとは残存しているから、変換幅は、消失したダミーピラー30のうち最も幅(直径)の大きなものの幅(直径)である0.15μmの1/2である0.075μmより大きく、残存しているダミーピラー30のうち最も幅(直径)の小さなものの幅(直径)である0.20μmの1/2である0.10μm以下であると推定できる。   Therefore, when the presence or absence of the dummy pillar 30 formed in the inspection region 13 is observed with an optical microscope or the like after the etching is completed, the overhang amount h, that is, the conversion difference can be evaluated. For example, in the examples shown in FIGS. 6 to 8, the dummy pillars 30 having a width (diameter) of 0.10 μm and a width (diameter) of 0.15 μm have disappeared. Since those with a diameter (0.20 μm) and those with a width (diameter) of 0.25 μm remain, the conversion width is the width (diameter) of the largest dummy pillar 30 that has disappeared (diameter). Which is larger than 0.075 μm which is 1/2 of 0.15 μm which is 0.15 μm and which is 1/2 of 0.20 μm which is the width (diameter) of the smallest dummy pillar 30 among the remaining dummy pillars 30. It can be estimated that it is 10 μm or less.

以下、GaAsの基板をウェットエッチングしてLEDアレイを製造する際のエッチング検査方法について述べたが、実施形態1のエッチング検査方法は、GaAs以外のIII−V族系化合物材料であるGaP、InP、GaAlAs、およびInGaAsPに対しても適用できる。
また、シリコン基板のドライエッチングやウェットエッチングによる半導体デバイスの製造、およびSiC基板のドライエッチングによる半導体デバイスの製造にも適用できる。
更に、シリコンのエッチングによるマイクロマシンの製造にも実施形態1の方法は適用できる。
Hereinafter, the etching inspection method when manufacturing an LED array by wet-etching a GaAs substrate has been described. It can also be applied to GaAlAs and InGaAsP.
The present invention can also be applied to the manufacture of semiconductor devices by dry etching or wet etching of silicon substrates, and the manufacture of semiconductor devices by dry etching of SiC substrates.
Furthermore, the method of Embodiment 1 can also be applied to the manufacture of micromachines by etching silicon.

10 N型GaAs基板
10A N型GaAsP層
11 LEDアレイ形成領域
11 形成領域
12 拡散防止膜
13 検査領域
14 拡散制御膜
16 P型GaAsP領域
18 絶縁膜
20 電極
22 電極
24 マスキング膜
24A マスキング領域
25 基板露出領域
26 トレンチパターン
28 ダミーピラーパターン
28A ダミーピラーパターン
30 ダミーピラー
31 凹陥部
32 トレンチ
DESCRIPTION OF SYMBOLS 10 N type GaAs board | substrate 10A N type GaAsP layer 11 LED array formation area 11 Formation area 12 Diffusion prevention film 13 Inspection area 14 Diffusion control film 16 P type GaAsP area 18 Insulating film 20 Electrode 22 Electrode 24 Masking film 24A Masking area 25 Substrate exposure Region 26 Trench pattern 28 Dummy pillar pattern 28A Dummy pillar pattern 30 Dummy pillar 31 Recessed portion 32 Trench

Claims (7)

被エッチング基板を所定条件でエッチングすることによって形成されるトレンチ構造の検査を行うエッチング検査方法であって、前記エッチング時に前記被エッチング基板の一部分に幅または直径の異なる柱状構造体である複数のダミーピラーを形成し、
エッチング終了後、前記被エッチング基板におけるダミーピラーを形成した部分を観察し、
前記複数のダミーピラーの内、少なくとも一部が消失していたときは、前記エッチングにおいて前記被エッチング基板に形成されたトレンチが逆ピラー状の側壁形状を有するものと判断し、
且つ、前記エッチングによって消失したダミーピラーのうち幅または直径の最も大きなものの1/2以上、残存したダミーピラーのうち幅または直径の最も小さなものの1/2未満を前記トレンチにおけるオーバハング量とすることを特徴とするエッチング検査方法。
An etching inspection method for inspecting a trench structure formed by etching a substrate to be etched under a predetermined condition, wherein a plurality of dummy pillars are columnar structures having different widths or diameters at a part of the substrate to be etched during the etching. Form the
After the etching is completed, observe the portion where the dummy pillar is formed in the substrate to be etched,
When at least some of the plurality of dummy pillars have disappeared, it is determined that the trench formed in the substrate to be etched in the etching has a reverse pillar-shaped sidewall shape,
Further, the overhang amount in the trench is defined as 1/2 or more of the largest dummy pillar having the largest width or diameter among the dummy pillars disappeared by the etching and less than half of the smallest dummy pillar having the smallest width or diameter. Etching inspection method.
前記エッチング時に幅の異なる矩形または長円形の平面形状を有するダミーピラーを形成する請求項1に記載のエッチング検査方法。 The etching inspection method according to claim 1, wherein dummy pillars having rectangular or oval planar shapes having different widths are formed during the etching. 前記エッチング時に直径の異なる円形の平面形状を有するダミーピラーを形成する請求項1に記載のエッチング検査方法。 The etching inspection method according to claim 1, wherein a dummy pillar having a circular planar shape having a different diameter is formed during the etching. 被エッチング基板の表面にダミーピラーに対応するマスクパターンを形成し、然る後に前記所定条件でエッチングを行ってダミーピラーを形成する請求項1〜3の何れか1項に記載のエッチング検査方法。 The etching inspection method according to any one of claims 1 to 3, wherein a mask pattern corresponding to a dummy pillar is formed on a surface of the substrate to be etched, and thereafter, etching is performed under the predetermined condition to form a dummy pillar. 前記被エッチング基板はIII−V族系化合物材料基板、シリコン基板、およびSiC基板から選択された半導体基板である請求項1〜4の何れか1項に記載のエッチング検査方法。 The etching inspection method according to claim 1, wherein the substrate to be etched is a semiconductor substrate selected from a III-V group compound material substrate, a silicon substrate, and a SiC substrate. 前記エッチングはドライエッチングである請求項1〜5の何れか1項に記載のエッチング検査方法。 The etching inspection method according to claim 1, wherein the etching is dry etching. 前記エッチングはウェットエッチングである請求項1〜5の何れか1項に記載のエッチング検査方法。 The etching inspection method according to claim 1, wherein the etching is wet etching.
JP2009194635A 2009-08-25 2009-08-25 Method for inspecting etching Pending JP2011049248A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009194635A JP2011049248A (en) 2009-08-25 2009-08-25 Method for inspecting etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009194635A JP2011049248A (en) 2009-08-25 2009-08-25 Method for inspecting etching

Publications (1)

Publication Number Publication Date
JP2011049248A true JP2011049248A (en) 2011-03-10

Family

ID=43835327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009194635A Pending JP2011049248A (en) 2009-08-25 2009-08-25 Method for inspecting etching

Country Status (1)

Country Link
JP (1) JP2011049248A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9301913B2 (en) 2011-05-30 2016-04-05 Dow Corning Toray Co., Ltd. Organo polysiloxane elastomer and use therefor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002105675A (en) * 2000-10-05 2002-04-10 Daido Steel Co Ltd Method for etching thin film
JP2005235791A (en) * 2001-09-10 2005-09-02 Nec Corp Semiconductor device and its manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002105675A (en) * 2000-10-05 2002-04-10 Daido Steel Co Ltd Method for etching thin film
JP2005235791A (en) * 2001-09-10 2005-09-02 Nec Corp Semiconductor device and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9301913B2 (en) 2011-05-30 2016-04-05 Dow Corning Toray Co., Ltd. Organo polysiloxane elastomer and use therefor
US9585832B2 (en) 2011-05-30 2017-03-07 Dow Corning Toray Co., Ltd. Organopolysiloxane elastomer modified with mono-/diglycerin derivative, and use therefor

Similar Documents

Publication Publication Date Title
US10957653B2 (en) Methods for manufacturing semiconductor arrangements using photoresist masks
TWI473143B (en) Method for forming micro-pattern in semiconductor device
US20100117188A1 (en) Method for producing trench isolation in silicon carbide and gallium nitride and articles made thereby
JP2014502061A5 (en)
US7682929B2 (en) Method and structure for double lining for shallow trench isolation
US11935838B2 (en) Method and system for fabricating fiducials using selective area growth
JP2009212163A (en) Method of fabricating semiconductor device
TWI452625B (en) Manufacturing method of semiconductor device
JP2011049248A (en) Method for inspecting etching
JP2007142258A (en) Manufacturing method of semiconductor device
KR100695434B1 (en) Method for forming micro pattern of semiconductor device
CN104658902B (en) Trench gate engraving method
CN106415816A (en) Double patterning method of forming semiconductor active areas and isolation regions
US9184566B2 (en) Method for manufacturing semiconductor laser element
CN111725137B (en) Method for forming semiconductor device
CN109429157B (en) Microphone and method for manufacturing the same
US20230230931A1 (en) Method and system for fabricating regrown fiducials for semiconductor devices
TW201810369A (en) Method for forming a patterned layer
US20050042837A1 (en) Method of controlling depth of trench in shallow trench isolation and method of forming trench for isolation using the same
KR20070077687A (en) Overlay vernier and method for fabricating semiconductor device using the same
JP2005191062A (en) Method of managing etching width and method of manufacturing semiconductor device
CN111584361A (en) Method for forming semiconductor device
JPH0210729A (en) Formation of field insulating film
KR100831676B1 (en) Method of manufacturing isolation layers in semiconductor device
KR100721583B1 (en) Method for fabricating the same of semiconductor device with bulb recess gate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120821

A131 Notification of reasons for refusal

Effective date: 20131119

Free format text: JAPANESE INTERMEDIATE CODE: A131

A977 Report on retrieval

Effective date: 20131121

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A977 Report on retrieval

Effective date: 20131211

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140311