JP2011048616A - データプロセッサ - Google Patents
データプロセッサ Download PDFInfo
- Publication number
- JP2011048616A JP2011048616A JP2009196370A JP2009196370A JP2011048616A JP 2011048616 A JP2011048616 A JP 2011048616A JP 2009196370 A JP2009196370 A JP 2009196370A JP 2009196370 A JP2009196370 A JP 2009196370A JP 2011048616 A JP2011048616 A JP 2011048616A
- Authority
- JP
- Japan
- Prior art keywords
- domain
- register
- cpu
- data
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013519 translation Methods 0.000 claims description 52
- 230000008859 change Effects 0.000 claims description 37
- 238000012545 processing Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 19
- 238000012546 transfer Methods 0.000 abstract description 61
- 238000007726 management method Methods 0.000 description 24
- JMYHHWKXFCFDSK-UHFFFAOYSA-N 2-(2,4-dimethylphenyl)indene-1,3-dione Chemical compound CC1=CC(C)=CC=C1C1C(=O)C2=CC=CC=C2C1=O JMYHHWKXFCFDSK-UHFFFAOYSA-N 0.000 description 15
- 230000006870 function Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30101—Special purpose registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Storage Device Security (AREA)
Abstract
【解決手段】ドメイン(OS&App_A、OS&App_B)を制御するドメインマネージャ(DMNMNGR)からのアクセスを、ドメインマネージャからのアクセスとして取り扱うアクセスモードの他に、ドメインのプログラムからなされたアクセスとして取り扱うアクセスモードをCPU(2)に拡張し、ドメインマネージャのプログラムがその拡張されたアクセスモードを利用してドメイン間でのデータ転送を行う。例えばドメインマネージャからのリードアクセスを第1のドメインからのリードアクセスと擬制し、ドメインマネージャからのライトアクセスを第2のドメインからのライトアクセスと擬制することにより、ドメインマネージャはドメイン間のデータ転送を行う。
【選択図】図1
Description
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
実施の形態について更に詳述する。
図1には本発明の一実施の形態に係るデータプロセッサの構成が例示される。同図に示されるデータプロセッサ1は、特に制限されないが、相補型MOS集積回路製造技術により単結晶シリコン等の1個の半導体基板に形成される。
図2にはレジスタSRX.MDX、SRX.RDAX、及びSRX.WDAXの構成が例示される。前述の、レジスタSRX.MDX、レジスタSRX.RDAX、レジスタSRX.WDAXの夫々は、実際には、レジスタSRXの特定のビットに割当てられる。
図5には前述のレジスタSRX.MDX、SRX.RDAX、SRX.WDAX、XDMID、XRDMID、及びXWDMIDの設定状態と、それに応ずるCPUモード及びアクセスモードとの関係が整理して示される。CPUモードとはCPUの動作モードであり、アクセスモードはアクセス正当性を判別するときMMU3から見たCPUの動作モードである。
図6にはMMU3におけるアドレス変換規則が設定される、アドレス変換テーブルの構成が例示される。アドレス変換テーブルは、特に制限されないが、XDMIDレジスタと同様、メモリマップされたレジスタであり、通常のリード、ライトを行う命令でアクセスできる。アドレスH’F7900000、H’F6100000、H’F7100000のレジスタの組み合わせで一組のアドレス変換設定が可能であり、これら一組をエントリー(Entry)と呼ぶ。
図7には本発明のデータプロセッサ1においてCPUモードがXVS(MDX=1)のときにドメインマネージャの制御によってドメイン間のデータ転送動作を行うときの動作フローチャートが例示される。ここでは前記ドメインドメインOS&App_A及びOS&App_Bの内の何れか一方をデータ転送元ドメインとし、他方を転送先のドメインとする。
3…記憶保護部(MMU)
4…主記憶(MEM)
XDMID…ドメインIDレジスタ
SRX.MDX…ドメイン制御レジスタ
SRX.RDAX、SRX.WDAX、XRDMID、XWDMID…属性情報変更レジスタ
第1ドメイン…OS&App_A
第2ドメイン…OS&App_B
ドメインマネージャ…DMNMNGR
OS&App_A_Region…第1ドメイン用記憶領域
OS&App_B_Region…第2ドメイン用記憶領域
DMNMNGR_Region…ドメインマネージャ用主記憶領域
112…OS&App_Aによるアクセスの属性情報
122…OS&App_Bによるアクセスの属性情報
132、135…ドメインマネージャによるアクセスの属性情報
133、136…ドメインマネージャによるOS&App_Bと擬制されるアクセスの属性情報
134、137…ドメインマネージャによるOS&App_Aと擬制されるアクセスの属性情報
Entry_1〜Entry_16 アドレス変換テーブルのエントリ
Claims (12)
- プログラムを実行するCPUと、当該CPUの動作モードに基づいて前記CPUのアドレス空間に対する記憶保護を行う記憶保護部と、を有するデータプロセッサであって、
どのオペレーティングシステムによるプログラムの実行かを指定するためのドメインIDデータが設定されるドメインIDレジスタと、
前記ドメインIDレジスタで指定されたプログラムを実行するのか又は前記ドメインIDレジスタで指定されたプログラムを実行するための管理制御を行うのかを指定するモードデータが設定されるドメイン制御レジスタと、
前記ドメイン制御レジスタによって前記管理制御が指定されているときに、前記ドメイン制御レジスタ及び前記ドメインIDレジスタの設定状態によって決まるCPUの動作モードの属性情報を変更する、ための属性変更データが設定される属性情報変更レジスタと、を有し、
前記記憶保護部は、前記属性情報変更レジスタに設定された属性変更データが反映された属性情報をCPUから受取ってアクセスの正当性を判別する、データプロセッサ。 - 前記属性変更データは、属性情報を、前記管理制御から前記ドメインIDレジスタで指定されたプログラムの実行に切換える、ための第1データと、どのドメインIDに切換えるかを指定する第2データと、を含む、請求項1記載のデータプロセッサ。
- 前記第1データ及び第2データの夫々は、リードアクセスとライトアクセス毎に属性情報の変更を指定するデータである、請求項2記載のデータプロセッサ。
- 前記CPUは、前記ドメインIDレジスタ、前記ドメイン制御レジスタ及び属性情報変更レジスタにデータをロードする特定のロード命令を命令セットに含み、当該ロード命令の実行は前記ドメイン制御レジスタによって前記管理制御が指定されていることを条件とする、請求項1記載のデータプロセッサ。
- 前記CPUは、前記ドメインIDレジスタ、前記ドメイン制御レジスタ及び属性情報変更レジスタからデータをストアする特定のストア命令を命令セットに含み、当該ストア命令の実行は前記ドメイン制御レジスタによって前記管理制御が指定されていることを条件とする、請求項4記載のデータプロセッサ。
- 前記CPUは、前記管理制御を指定するためのモードデータを前記ドメイン制御レジスタに設定してから例外処理を要求させるトラップ命令を命令セットに含み、当該トラップ命令の実行は前記ドメイン制御レジスタの設定状態に依存しない、請求項5記載のデータプロセッサ。
- 前記記憶保護部は、仮想アドレスのアクセスが許容されるCPUの動作モードの属性情報を持つと共に当該仮想アドレスと物理アドレスの変換対を用いて、前記CPUの仮想アドレスを物理アドレスに変換すると共に、変換対の仮想アドレスのアクセスが許容されるCPUの動作モードの属性情報が当該仮想アドレスをアクセスするCPUの動作モードの属性情報に一致すか否かに基づいてアクセスの正当性を判別する、MMUである、請求項1記載のデータプロセッサ。
- 前記MMUはアドレス変換テーブルを備え、
前記アドレス変換テーブルは、仮想アドレスと物理アドレスの変換対と共に当該仮想アドレスのアクセスが許容されるCPUの動作モードの属性情報を有するエントリ情報が書き換え可能に格納される、請求項7記載のデータプロセッサ。 - 前記属性情報変更レジスタに設定された属性変更データに従って属性情報が変更され、且つ、前記ドメイン制御レジスタの設定に従ってCPUが管理制御を行っている場合に、前記MMUがアドレス変換ミスを生ずることによってアドレス変換ミス例外を発生するとき、当該アドレス変換ミス例外に応答するCPUは、前記属性情報変更レジスタによる属性情報の変更先のドメインIDを指定するドメインIDデータを前記ドメインIDレジスタに設定し、且つ、前記ドメイン制御レジスタに前記ドメインIDレジスタで指定されたプログラムの実行を指示するモードデータを設定して、当該ドメインIDレジスタで指定されたプログラムによるアドレス変換ミス例外処理の実行に分岐する、請求項8記載のデータプロセッサ。
- 前記CPUは、分岐先でアドレス変換ミス例外処理を実行してから、前記ドメイン制御レジスタに管理制御を指定するためのモードデータを設定する、請求項9記載のデータプロセッサ。
- プログラムを実行するCPUと、前記CPUの動作モードに基づいて前記CPUのアドレス空間に対する記憶保護を行う記憶保護部と、を有するデータプロセッサであって、
どのオペレーティングシステムによるプログラムの実行かを指定するためのドメインIDデータが設定されるドメインIDレジスタと、
前記ドメインIDレジスタで指定されたプログラムを実行するのか又は前記ドメインIDレジスタで指定されたプログラムを実行するための管理制御を行うのかを指定するモードデータが設定されるドメイン制御レジスタと、
前記ドメイン制御レジスタによって前記管理制御が指定されているとき前記記憶保護部にアクセスの正当性を判別のために与えられるCPUの動作モードの属性情報を変更するためのデータが設定される属性情報変更レジスタと、を有するデータプロセッサ。 - プログラムを実行するCPUと、前記CPUの動作モードに基づいて前記CPUのアドレス空間に対する記憶保護を行う記憶保護部と、を有するデータプロセッサであって、
CPUによるプログラムの実行が、どのオペレーティングシステムの管理下のドメインで行われているのか、又は夫々のドメインを制御するドメインマネージャによる管理制御であるのか、を示す動作モードに加えて、前記管理制御に基づくアクセスを所定のドメインによるアクセスと擬制する動作モードをCPUが有する、データプロセッサ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009196370A JP5491102B2 (ja) | 2009-08-27 | 2009-08-27 | データプロセッサ |
US12/844,800 US8706996B2 (en) | 2009-08-27 | 2010-07-27 | Data processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009196370A JP5491102B2 (ja) | 2009-08-27 | 2009-08-27 | データプロセッサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011048616A true JP2011048616A (ja) | 2011-03-10 |
JP5491102B2 JP5491102B2 (ja) | 2014-05-14 |
Family
ID=43626556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009196370A Expired - Fee Related JP5491102B2 (ja) | 2009-08-27 | 2009-08-27 | データプロセッサ |
Country Status (2)
Country | Link |
---|---|
US (1) | US8706996B2 (ja) |
JP (1) | JP5491102B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014203106A (ja) * | 2013-04-01 | 2014-10-27 | 日本電気株式会社 | 中央演算装置、情報処理装置、および仮想コア内レジスタ値取得方法 |
CN107615259A (zh) * | 2016-04-13 | 2018-01-19 | 华为技术有限公司 | 一种数据处理方法及系统 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11481241B2 (en) | 2018-08-30 | 2022-10-25 | Micron Technology, Inc. | Virtual machine register in a computer processor |
US10942863B2 (en) | 2018-08-30 | 2021-03-09 | Micron Technology, Inc. | Security configurations in page table entries for execution domains using a sandbox application operation |
US11914726B2 (en) | 2018-08-30 | 2024-02-27 | Micron Technology, Inc. | Access control for processor registers based on execution domains |
US11500665B2 (en) | 2018-08-30 | 2022-11-15 | Micron Technology, Inc. | Dynamic configuration of a computer processor based on the presence of a hypervisor |
US11544069B2 (en) | 2018-10-25 | 2023-01-03 | Micron Technology, Inc. | Universal pointers for data exchange in a computer system having independent processors |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05257721A (ja) * | 1992-03-11 | 1993-10-08 | Hitachi Ltd | 複数os走行計算機システムにおける主記憶領域の割当て方法及び複数os走行計算機 |
JPH08320796A (ja) * | 1994-09-09 | 1996-12-03 | Hitachi Ltd | データ処理装置 |
JP2007510222A (ja) * | 2003-10-29 | 2007-04-19 | クゥアルコム・インコーポレイテッド | デバイスの動作モード間の移行を提供するシステム |
JP2008097173A (ja) * | 2006-10-10 | 2008-04-24 | Renesas Technology Corp | データプロセッサ |
JP2008165789A (ja) * | 2006-12-27 | 2008-07-17 | Intel Corp | パーティション分割されたシステムにおいて、デバイスがメモリにアクセスするための、ゲスト・アドレスからホスト・アドレスへの変換 |
JP2010211339A (ja) * | 2009-03-09 | 2010-09-24 | Mitsubishi Electric Corp | 仮想計算機システム、仮想計算機システムの通信制御プログラム及び仮想計算機システムの通信制御方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7127548B2 (en) * | 2002-04-16 | 2006-10-24 | Intel Corporation | Control register access virtualization performance improvement in the virtual-machine architecture |
US7149862B2 (en) * | 2002-11-18 | 2006-12-12 | Arm Limited | Access control in a data processing apparatus |
DE602004027516D1 (de) * | 2004-12-03 | 2010-07-15 | St Microelectronics Srl | Ein Verfahren zum Verwalten von virtuellen Maschinen in einer körperlichen Verarbeitungsmaschine, ein entsprechendes Prozessorsystem und Computerprogrammprodukt dafür |
-
2009
- 2009-08-27 JP JP2009196370A patent/JP5491102B2/ja not_active Expired - Fee Related
-
2010
- 2010-07-27 US US12/844,800 patent/US8706996B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05257721A (ja) * | 1992-03-11 | 1993-10-08 | Hitachi Ltd | 複数os走行計算機システムにおける主記憶領域の割当て方法及び複数os走行計算機 |
JPH08320796A (ja) * | 1994-09-09 | 1996-12-03 | Hitachi Ltd | データ処理装置 |
JP2007510222A (ja) * | 2003-10-29 | 2007-04-19 | クゥアルコム・インコーポレイテッド | デバイスの動作モード間の移行を提供するシステム |
JP2008097173A (ja) * | 2006-10-10 | 2008-04-24 | Renesas Technology Corp | データプロセッサ |
JP2008165789A (ja) * | 2006-12-27 | 2008-07-17 | Intel Corp | パーティション分割されたシステムにおいて、デバイスがメモリにアクセスするための、ゲスト・アドレスからホスト・アドレスへの変換 |
JP2010211339A (ja) * | 2009-03-09 | 2010-09-24 | Mitsubishi Electric Corp | 仮想計算機システム、仮想計算機システムの通信制御プログラム及び仮想計算機システムの通信制御方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014203106A (ja) * | 2013-04-01 | 2014-10-27 | 日本電気株式会社 | 中央演算装置、情報処理装置、および仮想コア内レジスタ値取得方法 |
US9690603B2 (en) | 2013-04-01 | 2017-06-27 | Nec Corporation | Central processing unit, information processing apparatus, and intra-virtual-core register value acquisition method |
CN107615259A (zh) * | 2016-04-13 | 2018-01-19 | 华为技术有限公司 | 一种数据处理方法及系统 |
CN107615259B (zh) * | 2016-04-13 | 2020-03-20 | 华为技术有限公司 | 一种数据处理方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
JP5491102B2 (ja) | 2014-05-14 |
US8706996B2 (en) | 2014-04-22 |
US20110055528A1 (en) | 2011-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5491102B2 (ja) | データプロセッサ | |
US10437739B2 (en) | Low-latency accelerator | |
US8874883B2 (en) | Debugging of a data processing apparatus | |
US7853776B2 (en) | Handover between software and hardware accelerator | |
US7996653B2 (en) | Shared resources in a chip multiprocessor | |
US9465750B2 (en) | Memory protection circuit, method and processing unit utilizing memory access information register to selectively allow access to memory areas by virtual machines | |
US20160239405A1 (en) | Debugging of a data processing apparatus | |
US20080071953A1 (en) | Memory access security management | |
JP2009524140A (ja) | 領域保護装置、命令セット、及びメモリ領域を保護する方法 | |
Myers et al. | Microprocessor technology trends | |
WO1998019242A1 (fr) | Processeur de donnees et systeme de traitement de donnees | |
CN115827502A (zh) | 一种内存访问系统、方法及介质 | |
US11182313B2 (en) | System, apparatus and method for memory mirroring in a buffered memory architecture | |
US5440708A (en) | Microprocessor and storage management system having said microprocessor | |
JPS61156445A (ja) | Tlbパ−ジ制御方式 | |
KR102658600B1 (ko) | 디바이스를 디버깅할 때 메타데이터에 액세스하기 위한 장치 및 방법 | |
JP7002455B2 (ja) | メモリアドレス変換管理 | |
KR20220092372A (ko) | 상이한 실행 영역들에 걸친 런타임 메모리 격리를 위한 방법 및 장치 | |
JP4024247B2 (ja) | 半導体データプロセッサ | |
CN113849262A (zh) | 用于无需复制而在虚拟机之间移动数据的技术 | |
JP2001188745A (ja) | 制御装置及び制御方法 | |
JPS6220034A (ja) | プログラム状態語切換制御方式 | |
JP4331325B2 (ja) | メモリ管理装置 | |
JP4421148B2 (ja) | デバッグシステム | |
JPS6278642A (ja) | メモリ管理ユニツト制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5491102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |