JP2011044523A - Resin multilayer substrate and method of manufacturing the same - Google Patents
Resin multilayer substrate and method of manufacturing the same Download PDFInfo
- Publication number
- JP2011044523A JP2011044523A JP2009190693A JP2009190693A JP2011044523A JP 2011044523 A JP2011044523 A JP 2011044523A JP 2009190693 A JP2009190693 A JP 2009190693A JP 2009190693 A JP2009190693 A JP 2009190693A JP 2011044523 A JP2011044523 A JP 2011044523A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- layer
- resin
- multilayer substrate
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
本発明は、少なくとも2層以上の樹脂層と、ビア導体とを備える樹脂多層基板及び該樹脂多層基板の製造方法に関する。 The present invention relates to a resin multilayer substrate including at least two resin layers and via conductors, and a method for producing the resin multilayer substrate.
近年、電子部品の高密度実装化に伴い、電子部品の実装に、複数のビアホールの導電性ペーストの密度を高め、それぞれの樹脂層にビア導体を連接して設けてある樹脂多層基板が用いられている。例えば特許文献1には、それぞれの樹脂層に設けたビア導体を連接してある樹脂多層基板及び該樹脂多層基板を製造する方法が開示されている。 In recent years, with the mounting of high-density electronic components, resin multilayer substrates in which conductive paste of multiple via holes is increased and via conductors are connected to each resin layer are used for mounting electronic components. ing. For example, Patent Document 1 discloses a resin multilayer substrate in which via conductors provided in each resin layer are connected, and a method of manufacturing the resin multilayer substrate.
特許文献1に開示されている樹脂多層基板及び該樹脂多層基板を製造する方法は、ICを実装したキャリアを樹脂でモールドして硬化状態にした配線基板(第1樹脂層)に、ブラインドビアホールを形成してデスミア処理を行い、貫通ビアホールを形成する。ブラインドビアホール及び貫通ビアホールのそれぞれに導電性ペーストを充填し、ブラインドビアホールと貫通ビアホールとが連接するように、配線基板に薄層樹脂層(第2樹脂層)をラミネートする。薄層樹脂層上に銅箔をラミネートして、薄層樹脂層及び導電性ペーストを硬化状態にし、銅箔をパターニングして表面電極を形成する。 The resin multilayer substrate disclosed in Patent Document 1 and the method of manufacturing the resin multilayer substrate include blind via holes in a wiring substrate (first resin layer) in which a carrier on which an IC is mounted is molded with a resin and cured. Then, a desmear process is performed to form a through via hole. A conductive paste is filled in each of the blind via hole and the through via hole, and a thin resin layer (second resin layer) is laminated on the wiring board so that the blind via hole and the through via hole are connected to each other. A copper foil is laminated on the thin resin layer, the thin resin layer and the conductive paste are cured, and the copper foil is patterned to form a surface electrode.
しかし、特許文献1に開示されている樹脂多層基板では、貫通ビアホールを形成した後の薄層樹脂層に銅箔をラミネートするため、強い圧力を銅箔に加えると貫通ビアホールを形成した位置で銅箔が変形するおそれがあり、十分な圧力を銅箔に加えることができない。そのため、配線基板と薄層樹脂層との間、薄層樹脂層と銅箔との間で密着性を十分に確保することができない可能性があるという問題があった。 However, in the resin multilayer substrate disclosed in Patent Document 1, the copper foil is laminated on the thin resin layer after the through via hole is formed. Therefore, when a strong pressure is applied to the copper foil, the copper is formed at the position where the through via hole is formed. The foil may be deformed, and sufficient pressure cannot be applied to the copper foil. For this reason, there is a problem that sufficient adhesion may not be ensured between the wiring board and the thin resin layer and between the thin resin layer and the copper foil.
また、特許文献1に開示されている樹脂多層基板では、配線基板と銅箔との間に薄層樹脂層を設ける必要があるため、樹脂多層基板の厚みが薄層樹脂層の厚み分だけ厚くなるという問題があった。 Further, in the resin multilayer substrate disclosed in Patent Document 1, since it is necessary to provide a thin resin layer between the wiring substrate and the copper foil, the thickness of the resin multilayer substrate is increased by the thickness of the thin resin layer. There was a problem of becoming.
本発明は、上記事情に鑑みてなされたものであり、第1樹脂層と第2樹脂層との密着性を十分に確保し、第2樹脂層の厚みを薄くすることが可能な樹脂多層基板及び該樹脂多層基板の製造方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and is a resin multilayer substrate capable of sufficiently securing the adhesion between the first resin layer and the second resin layer and reducing the thickness of the second resin layer. And it aims at providing the manufacturing method of this resin multilayer substrate.
上記目的を達成するために第1発明に係る樹脂多層基板は、電子部品を内蔵してある第1樹脂層と、該第1樹脂層の一面に積層してある第2樹脂層とを備える樹脂多層基板において、前記第1樹脂層に設けてあり、一端が前記第1樹脂層の前記一面に至る第1ビア導体と、前記第1樹脂層の前記一面に形成してある凹部とを備え、前記第2樹脂層は、前記凹部の形状に沿って前記第1樹脂層の前記一面に積層してある。 In order to achieve the above object, a resin multilayer substrate according to a first aspect of the present invention is a resin comprising a first resin layer containing an electronic component and a second resin layer laminated on one surface of the first resin layer. In the multilayer substrate, the first resin layer is provided on the first resin layer, and one end of the first resin layer reaches the one surface of the first resin layer, and a concave portion formed on the one surface of the first resin layer, The second resin layer is laminated on the one surface of the first resin layer along the shape of the recess.
また、第2発明に係る樹脂多層基板は、第1発明において、前記凹部の形状は、穴形状及び/又はスリット形状である。 In the resin multilayer substrate according to the second invention, in the first invention, the shape of the recess is a hole shape and / or a slit shape.
また、第3発明に係る樹脂多層基板は、第1又は第2発明において、前記凹部は、内蔵してある前記電子部品の直上に位置する前記第1樹脂層の前記一面に形成してある。 In the resin multilayer substrate according to a third aspect of the present invention, in the first or second aspect, the concave portion is formed on the one surface of the first resin layer located immediately above the built-in electronic component.
また、第4発明に係る樹脂多層基板は、第1乃至第3発明のいずれか一つにおいて、内蔵してある前記電子部品の直上に位置する前記凹部の深さに比べて、他に位置する前記凹部の深さが深くなるようにしてある。 According to a fourth aspect of the present invention, there is provided the resin multilayer substrate according to any one of the first to third aspects, wherein the resin multilayer substrate is located other than the depth of the recess located immediately above the built-in electronic component. The depth of the recess is increased.
また、第5発明に係る樹脂多層基板は、第1又は第2発明において、前記凹部を、前記第1ビア導体の周囲に形成してある。 In the resin multilayer substrate according to a fifth aspect of the present invention, in the first or second aspect, the recess is formed around the first via conductor.
また、第6発明に係る樹脂多層基板は、第1乃至第5発明のいずれか一つにおいて、少なくとも一面に配線パターンを形成してあるベース層を備え、前記配線パターンが形成してある前記ベース層の一面に、前記第1樹脂層、前記第2樹脂層を順に積層し、前記配線パターンと前記第1ビア導体とを電気的に接続してある。 According to a sixth aspect of the present invention, there is provided the resin multilayer substrate according to any one of the first to fifth aspects, further comprising a base layer having a wiring pattern formed on at least one surface thereof, wherein the base having the wiring pattern formed thereon is provided. The first resin layer and the second resin layer are sequentially laminated on one surface of the layer, and the wiring pattern and the first via conductor are electrically connected.
また、第7発明に係る樹脂多層基板は、第1乃至第5発明のいずれか一つにおいて、前記第1樹脂層の、前記第2樹脂層が積層してある面とは反対側の面に形成してある配線パターンと、前記第1樹脂層に内蔵し、前記配線パターンに実装してある電子部品とを備える。 According to a seventh aspect of the present invention, in the resin multilayer substrate according to any one of the first to fifth aspects of the present invention, a surface of the first resin layer opposite to a surface on which the second resin layer is laminated is provided. A wiring pattern formed; and an electronic component built in the first resin layer and mounted on the wiring pattern.
また、第8発明に係る樹脂多層基板は、第6発明において、前記ベース層の少なくとも一面に電子部品を実装し、実装してある前記電子部品を前記第1樹脂層に内蔵してある。 According to an eighth aspect of the present invention, in the resin multilayer substrate according to the sixth aspect, an electronic component is mounted on at least one surface of the base layer, and the mounted electronic component is built in the first resin layer.
また、第9発明に係る樹脂多層基板は、第1乃至第8発明のいずれか一つにおいて、前記第2樹脂層の、前記第1樹脂層に積層されている面とは反対側の面に形成してある表面電極と、前記第2樹脂層に設けてあり、一端が前記表面電極と、他端が前記第1ビア導体とそれぞれ電気的に接続してある第2ビア導体とを備え、前記表面電極は、前記樹脂多層基板を載置するマザー基板に形成してある電極と電気的に接続してある。 A resin multilayer substrate according to a ninth aspect of the present invention is the resin multilayer substrate according to any one of the first to eighth aspects, wherein the second resin layer has a surface opposite to the surface laminated on the first resin layer. A surface electrode formed on the second resin layer, one end of the surface electrode, and the other end electrically connected to the first via conductor, the second via conductor, The surface electrode is electrically connected to an electrode formed on a mother substrate on which the resin multilayer substrate is placed.
上記目的を達成するために第10発明に係る樹脂多層基板の製造方法は、電子部品を内蔵してある第1樹脂層と、該第1樹脂層の一面に積層してある第2樹脂層とを備える樹脂多層基板を製造する方法において、硬化状態の前記第1樹脂層の前記一面に、少なくとも開口部を有する第1ビアホールを形成する第1工程と、前記第1樹脂層の前記一面に凹部を形成する第2工程と、未硬化状態の前記第2樹脂層に第2ビアホールを形成し、前記第1ビアホールと前記第2ビアホールとが連接するように、前記凹部の形状に沿って前記第1樹脂層の前記一面に前記第2樹脂層を積層する第3工程と、前記第1ビアホール及び前記第2ビアホールに導電性ペーストを充填して第1ビア導体及び第2ビア導体を形成する第4工程と、前記導電性ペースト及び前記第2樹脂層を硬化状態にする第5工程とを含む。 In order to achieve the above object, a method for producing a resin multilayer substrate according to a tenth aspect of the present invention includes a first resin layer containing electronic components, a second resin layer laminated on one surface of the first resin layer, A first step of forming a first via hole having at least an opening on the one surface of the cured first resin layer, and a recess on the one surface of the first resin layer. Forming a second via hole in the uncured second resin layer, and connecting the first via hole and the second via hole along the shape of the recess. A third step of laminating the second resin layer on the one surface of the one resin layer, and a first via conductor and a second via conductor are formed by filling the first via hole and the second via hole with a conductive paste. 4 steps and the conductive pace And a fifth step of the second resin layer in the cured state.
また、第11発明に係る樹脂多層基板の製造方法は、第10発明において、前記第1工程で形成する前記第1ビアホールと、前記第2工程で形成する前記凹部とは、同じ装置で連続して形成してある。 According to an eleventh aspect of the present invention, there is provided the method for producing a resin multilayer substrate according to the tenth aspect, wherein the first via hole formed in the first step and the concave portion formed in the second step are continuous with the same apparatus. Formed.
第1発明では、第1ビア導体の一端が至る第1樹脂層の一面に凹部を形成し、第2樹脂層は、凹部の形状に沿って第1樹脂層の一面に積層してあるので、第1樹脂層と第2樹脂層との接触面積は形成してある凹部の分だけ広くなり、第1樹脂層と第2樹脂層との密着性を向上することができる。また、第2樹脂層は、凹部に埋め込まれる分だけ、厚みを薄くすることができる。 In the first invention, a recess is formed on one surface of the first resin layer to which one end of the first via conductor reaches, and the second resin layer is laminated on one surface of the first resin layer along the shape of the recess. The contact area between the first resin layer and the second resin layer is increased by the amount of the formed recess, and the adhesion between the first resin layer and the second resin layer can be improved. Moreover, the thickness of the second resin layer can be reduced by the amount embedded in the recess.
第2発明では、凹部の形状が、穴形状及び/又はスリット形状であるので、ビアホールを形成するためのレーザ装置等を利用して容易に形成することができ、製造コストを低減することができる。 In the second invention, since the shape of the recess is a hole shape and / or a slit shape, it can be easily formed using a laser device or the like for forming a via hole, and the manufacturing cost can be reduced. .
第3発明では、凹部は、内蔵してある電子部品の直上に位置する第1樹脂層の一面に形成してあるので、内蔵してある電子部品の直上の位置で第1樹脂層と第2樹脂層との密着性を向上することができる。 In the third invention, since the recess is formed on one surface of the first resin layer located immediately above the built-in electronic component, the second resin layer and the second resin layer are formed at a position directly above the built-in electronic component. Adhesion with the resin layer can be improved.
第4発明では、内蔵してある電子部品の直上に位置する凹部の深さに比べて、他に位置する凹部の深さが深くなるようにしてあるので、凹部を埋める第2樹脂層の部分を多く確保でき、第2樹脂層の厚みをさらに薄くすることができる。 In the fourth aspect of the invention, the depth of the recessed portion located in the other portion is deeper than the depth of the recessed portion located immediately above the built-in electronic component, so the portion of the second resin layer that fills the recessed portion Can be secured, and the thickness of the second resin layer can be further reduced.
第5発明では、凹部を、第1ビア導体の周囲に形成してあるので、第1樹脂層から第2樹脂層が剥離しやすい第1ビア導体の周囲の第1樹脂層と第2樹脂層との密着性を向上することができる。 In the fifth aspect of the invention, since the recess is formed around the first via conductor, the first resin layer and the second resin layer around the first via conductor where the second resin layer is easily separated from the first resin layer. Adhesion with can be improved.
第6発明では、配線パターンが形成してあるベース層の一面に、第1樹脂層、第2樹脂層を順に積層し、配線パターンと第1ビア導体とを電気的に接続してあるので、配線パターンに電子部品を実装することができ、電子部品を高密度実装化することが可能になる。 In the sixth invention, the first resin layer and the second resin layer are sequentially laminated on one surface of the base layer on which the wiring pattern is formed, and the wiring pattern and the first via conductor are electrically connected. Electronic components can be mounted on the wiring pattern, and the electronic components can be mounted at high density.
第7発明では、第1樹脂層の、第2樹脂層が積層してある面とは反対側の面に形成してある配線パターンと、第1樹脂層に内蔵し、配線パターンに実装してある電子部品とを備えるので、さらに電子部品を高密度実装化することが可能になる。 In the seventh invention, the wiring pattern formed on the surface of the first resin layer opposite to the surface on which the second resin layer is laminated, and the first resin layer are embedded in the first resin layer and mounted on the wiring pattern. Since a certain electronic component is provided, the electronic component can be further densely mounted.
第8発明では、ベース層の少なくとも一面に電子部品を実装し、実装してある電子部品を第1樹脂層に内蔵してあるので、電子部品をベース層の両面に実装することができ、さらに電子部品を高密度実装化することが可能になる。 In the eighth invention, since the electronic component is mounted on at least one surface of the base layer, and the mounted electronic component is built in the first resin layer, the electronic component can be mounted on both surfaces of the base layer, Electronic components can be mounted at high density.
第9発明では、第2樹脂層に形成してある表面電極が、樹脂多層基板を載置するマザー基板に形成してある電極と電気的に接続してあるので、樹脂多層基板、電子部品等を複数、マザー基板に高密度実装化することが可能になる。 In the ninth invention, since the surface electrode formed on the second resin layer is electrically connected to the electrode formed on the mother substrate on which the resin multilayer substrate is placed, the resin multilayer substrate, the electronic component, etc. Can be mounted on a mother board at high density.
第10発明では、硬化状態の第1樹脂層の一面に、少なくとも開口部を有する第1ビアホールを形成し、第1樹脂層の一面に凹部を形成し、未硬化状態の第2樹脂層に第2ビアホールを形成し、第1ビアホールと第2ビアホールとが連接するように、凹部の形状に沿って第1樹脂層の一面に第2樹脂層を積層するので、第1樹脂層と第2樹脂層との接触面積は形成してある凹部の分だけ広くなり、第1樹脂層と第2樹脂層との密着性を向上することができる。また、第2樹脂層は、凹部に埋め込まれる分だけ、厚みを薄くすることができる。 In the tenth aspect of the invention, a first via hole having at least an opening is formed on one surface of the cured first resin layer, a recess is formed on one surface of the first resin layer, and the second resin layer is uncured. Since the second resin layer is laminated on one surface of the first resin layer along the shape of the recess so that the two via holes are formed and the first via hole and the second via hole are connected, the first resin layer and the second resin The contact area with the layer is increased by the amount of the formed recess, and the adhesion between the first resin layer and the second resin layer can be improved. Moreover, the thickness of the second resin layer can be reduced by the amount embedded in the recess.
第11発明では、第1工程で形成する第1ビアホールと、第2工程で形成する凹部とは、同じ装置で連続して形成してあるので、新たな装置を導入することなく、別々の装置で加工する必要がないので製造コストを低減することができる。 In the eleventh aspect of the invention, the first via hole formed in the first step and the recess formed in the second step are continuously formed in the same device, so that separate devices can be used without introducing a new device. Therefore, the manufacturing cost can be reduced.
本発明に係る樹脂多層基板及び樹脂多層基板の製造方法は、第1ビア導体の一端が至る第1樹脂層の一面に凹部を形成し、第2樹脂層は、凹部の形状に沿って第1樹脂層の一面に積層してあるので、第1樹脂層と第2樹脂層との接触面積は形成してある凹部の分だけ広くなり、第1樹脂層と第2樹脂層との密着性を向上することができる。また、第2樹脂層は、凹部に埋め込まれる分だけ、厚みを薄くすることができる。 In the resin multilayer substrate and the method for manufacturing the resin multilayer substrate according to the present invention, a recess is formed in one surface of the first resin layer reaching one end of the first via conductor, and the second resin layer is formed along the shape of the recess. Since it is laminated on one surface of the resin layer, the contact area between the first resin layer and the second resin layer is widened by the formed recess, and the adhesion between the first resin layer and the second resin layer is increased. Can be improved. Moreover, the thickness of the second resin layer can be reduced by the amount embedded in the recess.
以下、本発明の実施の形態における樹脂多層基板及び樹脂多層基板の製造方法について、図面を用いて具体的に説明する。以下の実施の形態は、特許請求の範囲に記載された発明を限定するものではなく、実施の形態の中で説明されている特徴的事項の組み合わせの全てが解決手段の必須事項であるとは限らないことは言うまでもない。 Hereinafter, the resin multilayer substrate and the method for producing the resin multilayer substrate in the embodiments of the present invention will be specifically described with reference to the drawings. The following embodiments do not limit the invention described in the claims, and all combinations of characteristic items described in the embodiments are essential to the solution. It goes without saying that it is not limited.
(実施の形態1)
図1は、本発明の実施の形態1に係る樹脂多層基板の構成を示す断面図である。図1に示すように、実施の形態1に係る樹脂多層基板1は、ベース層10、部品内蔵層(第1樹脂層)20、薄層樹脂層(第2樹脂層)30を順に積層してある。ベース層10は、セラミック、ガラス、エポキシ樹脂等で構成され、両面に配線パターン11a、11bが形成してある。ベース層10の、配線パターン11aが形成してある面には、IC素子12が、配線パターン11bが形成してある面には電子部品13、13がはんだ等の導電性接合材(図示せず)を用いて実装されている。電子部品13、13は、表面実装型の部品であり、例えばチップコンデンサ、抵抗等である。配線パターン11aは、ベース層10に形成してあるビア導体14、14、14を介して配線パターン11bと電気的に接続している。また、配線パターン11a、11bの所定位置には、絶縁性を確保する等の理由からレジスト層15が形成してある。
(Embodiment 1)
FIG. 1 is a cross-sectional view showing a configuration of a resin multilayer substrate according to Embodiment 1 of the present invention. As shown in FIG. 1, the resin multilayer substrate 1 according to the first embodiment includes a
部品内蔵層20は、ベース層10の配線パターン11bが形成してある面に積層され、実装されている電子部品13、13及び配線パターン11bの一部を内蔵している。部品内蔵層20は、エポキシ樹脂等の熱硬化性樹脂で構成され、少なくとも電子部品13、13が外部に露出しない程度の厚みを有している。また、部品内蔵層20には、薄層樹脂層30が積層されている面に開口部があるビアホール21、21に導電性ペースト22を充填したビア導体(第1ビア導体)23、23が形成してある。ビア導体23、23は、一端が薄層樹脂層30が積層されている部品内蔵層20の一面に至り、他端が配線パターン11bと電気的に接続されている。さらに、部品内蔵層20には、内蔵してある電子部品13、13の直上に位置する部品内蔵層20の一面に複数の凹部27、27、・・・が形成してある。凹部27、27、・・・は、ビアホール21、21の深さより浅く、内蔵してある電子部品13、13に至らない程度の深さを有している。なお、凹部27、27、・・・の断面形状は、くさび形に限定されるものではなく、半円形、四角形等であっても良い。
The component built-in
薄層樹脂層30は、部品内蔵層20に比べて十分に薄く、部品内蔵層20をベース層10とで挟むように積層してある。薄層樹脂層30は、エポキシ樹脂等の熱硬化性樹脂で構成されている。薄層樹脂層30には、ビアホール31、31に導電性ペースト22を充填したビア導体(第2ビア導体)33、33が形成してある。ビア導体33、33は、一端が薄層樹脂層30の、部品内蔵層20に積層されている面とは反対側の面に形成してある表面電極34と、他端がビア導体23、23とそれぞれ電気的に接続してある。また、薄層樹脂層30は、凹部27の形状に沿って部品内蔵層20の一面に積層してあるので、部品内蔵層20と薄層樹脂層30との接触面積が凹部27を形成していない場合に比べて広くなり、部品内蔵層20と薄層樹脂層30との密着性を向上することができる。さらに、薄層樹脂層30は、凹部に埋め込まれる分だけ、厚みを薄くすることができる。なお、表面電極34の所定位置にも、絶縁性を確保する等の理由からレジスト層36が形成してある。
The
図2乃至9は、本発明の実施の形態1に係る樹脂多層基板1の製造方法を説明するための断面図である。図2は、ベース層10の断面図を、図3は、ベース層10に電子部品13、13が実装された状態を、図4は、ベース層10に部品内蔵層20が積層された状態を、図5は、部品内蔵層20にビアホール21、21及び凹部27、27、・・・を形成した状態を、それぞれ示している。また、図6は、ビアホール31、31を形成した薄層樹脂層30を部品内蔵層20に積層する状態を、図7は、ビアホール21、21、31、31に導電性ペースト22を充填した状態を、図8は、薄層樹脂層30に金属箔を貼り付けた状態を、図9は、金属箔をパターニングして表面電極34を形成した状態を、それぞれ示している。
2-9 is sectional drawing for demonstrating the manufacturing method of the resin multilayer substrate 1 which concerns on Embodiment 1 of this invention. 2 is a cross-sectional view of the
図2に示すように、ベース層10の両面には、配線パターン11a、11bが形成してあり、ベース層10には、配線パターン11aと配線パターン11bとを電気的に接続するためのビア導体14、14、14が形成してある。配線パターン11a、11bは、ベース層10のそれぞれの面の全面に形成した金属層(例えば、Cu層)に対して、フォトリソグラフィを用いて、所定パターンにパターニングして形成することができる。なお、配線パターン11a、11b上に形成してあるレジスト層15も、配線パターン11a、11bと同様、フォトリソグラフィを用いて形成することができる。
As shown in FIG. 2,
次に、図3に示すように、配線パターン11bが形成してあるベース層10に、電子部品13、13をはんだ等の導電性接合材(図示せず)で実装する。その後、図4に示すように、ベース層10の電子部品13、13の実装面に、電子部品13、13及び配線パターン11bの一部を内蔵するように部品内蔵層20を形成する。部品内蔵層20は、ベース層10の電子部品13、13の実装面に、未硬化状態の樹脂シートを被せて、該樹脂シートを圧着し、硬化状態にして形成する。なお、部品内蔵層20は、薄層樹脂層30を積層する前に、硬化状態にしておくことが好ましい。
Next, as shown in FIG. 3, the
次に、図5に示すように、部品内蔵層20の所定位置に、有底のビアホール21、21を形成する。ビアホール21、21は、部品内蔵層20側からベース層10側へ、部品内蔵層20の所定位置にレーザ光を照射することで形成することができる。ビアホール21、21の断面形状は、レーザ光を部品内蔵層20側から照射するため、ベース層10に近づくに連れて径が小さくなるテーパー形状である。また、ビアホール21、21は、配線パターン11bに達するまで形成されている。
Next, as shown in FIG. 5, bottomed via
さらに、内蔵してある電子部品13、13の直上に位置する部品内蔵層20の一面には、複数の凹部27、27、・・・が形成してある。凹部27、27、・・・は、部品内蔵層20側からベース層10側へ、所定位置にレーザ光を照射することで形成することができる。凹部27、27、・・・の断面形状は、ビアホール21、21の深さより浅く、くさび形状である。凹部27、27、・・・を形成するレーザ光が、ビアホール21、21を形成するレーザ光と同じ装置から照射される場合、ビアホール21、21を形成した後にレーザ光の出力を小さくして、凹部27、27、・・・を連続で形成することができる。また、凹部27、27、・・・を形成するレーザ光が、ビアホール21、21を形成するレーザ光と異なる装置から照射される場合、ビアホール21、21の形成時に、凹部27、27、・・・の形成を並行して行うことができる。
Further, a plurality of
なお、ビアホール21、21及び凹部27、27、・・・を形成する方法は、レーザ光を用いる方法に限定されるものではなく、機械的に部品内蔵層20を削る方法等であっても良い。ただし、レーザ光でビアホール21、21及び凹部27、27、・・・を形成する方法を採用した場合、ビアホール21、21及び凹部27、27、・・・内の残渣を濃硫酸、クロム酸又はこれらを混合した酸等で溶解除去するデスミア処理を行う必要がある。デスミア処理はウェット処理であるため、デスミア処理後の樹脂多層基板1を乾燥させる必要がある。
In addition, the method of forming the via holes 21 and 21 and the
次に、図6に示すように、ビアホール31、31を形成してある薄層樹脂層30を、ビアホール21、21とビアホール31、31とが連接するように部品内蔵層20に積層する。薄層樹脂層30は、エポキシ樹脂等の熱硬化性樹脂で構成され、部品内蔵層20に積層する時点では未硬化状態である。そのため、薄層樹脂層30は、凹部27に沿って形状が変形して、凹部27を埋めることが可能である。なお、ビアホール31の上端側及び下端側の径は、ビアホール21の上端側の径よりも小さくなるように形成してある。
Next, as shown in FIG. 6, the
次に、図7に示すように、ビアホール21、21、31、31に導電性ペースト22を充填する。なお、導電性ペースト22は、銀、銅、スズ等の金属粉末を溶剤等に混ぜてペースト状にしたものである。
Next, as shown in FIG. 7, the
次に、図8に示すように、薄層樹脂層30に金属箔40(例えば、銅箔)を貼り付ける。金属箔40を未硬化状態の薄層樹脂層30に貼り付け、その後、薄層樹脂層30を硬化状態にすることで金属箔40と部品内蔵層20とを強力に接合させる。つまり、薄層樹脂層30は、金属箔40と部品内蔵層20とを接合する接合層として機能する。
Next, as shown in FIG. 8, a metal foil 40 (for example, copper foil) is attached to the
次に、図9に示すように、金属箔40をフォトリソグラフィを用いて、所定パターンにパターニングして表面電極34を形成する。その後、図1に示すように、表面電極34の所定位置に、フォトリソグラフィを用いてレジスト層36を形成し、配線パターン11a側のベース層10に、はんだ等の導電性接合材を用いてIC素子12を実装する。
Next, as shown in FIG. 9, the
以上のように、本実施の形態1に係る樹脂多層基板1は、ビア導体23、23の一端が至る部品内蔵層20の一面に凹部27、27、・・・を形成し、薄層樹脂層30は、凹部27、27、・・・の形状に沿って部品内蔵層20の一面に積層してあるので、部品内蔵層20と薄層樹脂層30との接触面積は形成してある凹部27、27、・・・の分だけ広くなり、部品内蔵層20と薄層樹脂層30との密着性を向上することができる。また、薄層樹脂層30は、予め、ビアホール31を形成する必要があるため、その際のハンドリング性を確保するだけの厚みは必要であるが、積層後は凹部27に埋め込まれる分だけ、厚みを薄くすることができる。
As described above, the resin multilayer substrate 1 according to the first embodiment forms the
また、本実施の形態1に係る樹脂多層基板1は、部品内蔵層20の一面の、内蔵してある電子部品13、13の直上に位置する凹部27、27、・・・が形成してある場合に限定されるものではなく、他に位置する凹部27が形成してあっても良い。内蔵してある電子部品13、13の直上に位置する部品内蔵層20の一面に形成してある凹部27の深さに比べて、他に位置する凹部27の深さを深くすることができる。図10は、本発明の実施の形態1に係る樹脂多層基板の別の構成を示す断面図である。図10に示すように、内蔵してある電子部品13、13の直上以外に位置する部品内蔵層20の一面以外の部品内蔵層20の一面に形成してある凹部27aの深さは、内蔵してある電子部品13、13の直上に位置する部品内蔵層20の一面に形成してある凹部27bの深さに比べて深い。そのため、凹部27aを埋める薄層樹脂層30の部分を多く確保でき、薄層樹脂層30の厚みをさらに薄くすることができる。その他の構成については、図1に示した樹脂多層基板1の構成と同じであるため、同じ構成要素に同じ符号を付して詳細な説明を省略する。
Further, the resin multilayer substrate 1 according to the first embodiment has
なお、本実施の形態1に係る樹脂多層基板1は、マザー基板に実装することも可能である。図11は、マザー基板に実装されている本発明の実施の形態1に係る樹脂多層基板1の構成を示す断面図である。図11に示すように、樹脂多層基板1は、表面電極34にはんだバンプ41を形成し、該はんだバンプ41とマザー基板42に形成された電極43とを接続することで、マザー基板42に実装されている。ここで、マザー基板41とは、複数の樹脂多層基板1や電子部品を実装して、それぞれを電気的に接続するための基板である。
In addition, the resin multilayer substrate 1 according to the first embodiment can be mounted on a mother substrate. FIG. 11 is a cross-sectional view showing the configuration of the resin multilayer substrate 1 according to Embodiment 1 of the present invention mounted on a mother substrate. As shown in FIG. 11, the resin multilayer substrate 1 is mounted on the
また、本実施の形態1に係る樹脂多層基板1は、図1に示すようにベース層10を備えるものに限定されるものではなく、ベース層10を備えない樹脂多層基板1であっても良い。図12は、ベース層10を備えない本発明の実施の形態1に係る樹脂多層基板1の構成を示す断面図である。図12に示すように、樹脂多層基板1は、部品内蔵層20、薄層樹脂層30を順に積層してあり、ベース層10を備えていない。部品内蔵層20は、薄層樹脂層30が積層されている面とは反対側の面に配線パターン25を設け、該配線パターン25に実装した電子部品13、13を内蔵している。その他の構成については、図1に示した樹脂多層基板1の構成と同じであるため、同じ構成要素に同じ符号を付して詳細な説明を省略する。
Further, the resin multilayer substrate 1 according to the first embodiment is not limited to the one provided with the
(実施の形態2)
図13は、本発明の実施の形態2に係る部品内蔵層20の平面図である。特に、図13は、薄層樹脂層30を貼り付ける前の部品内蔵層20の平面図である。図13に示すように、樹脂多層基板1は、部品内蔵層20の一面にビアホール21、21が形成してある。部品内蔵層20と薄層樹脂層30とを貼り合わせた場合、ビアホール21、21が形成してある部分は部品内蔵層20と薄層樹脂層30とが貼り付いていない部分であり、該部分近傍の部品内蔵層20と薄層樹脂層30との密着性が低下する。特に、部品内蔵層20から薄層樹脂層30が剥離しやすい樹脂多層基板1の四隅近傍にビアホール21、21を形成した場合、部品内蔵層20と薄層樹脂層30との密着性を向上する必要性があった。
(Embodiment 2)
FIG. 13 is a plan view of the component built-in
そこで、本実施の形態2に係る樹脂多層基板1では、ビアホール21、21近傍の部品内蔵層20の一面に、凹部27を形成することで部品内蔵層20と薄層樹脂層30との密着性を向上する。特に、樹脂多層基板1の四隅近傍に形成したビアホール21、21の近くに、凹部27を形成することで、樹脂多層基板1の四隅において部品内蔵層20から薄層樹脂層30が剥離しないように、部品内蔵層20と薄層樹脂層30との密着性を向上する。
Therefore, in the resin multilayer substrate 1 according to the second embodiment, adhesion between the component built-in
以上のように、本実施の形態2に係る樹脂多層基板1では、ビアホール21、21(ビア導体23、23)近傍の部品内蔵層20の一面に、凹部27を形成することで、部品内蔵層20から薄層樹脂層30が剥離しやすいビア導体23、23の周囲の部品内蔵層20と薄層樹脂層30との密着性を向上することができる。つまり、本実施の形態2に係る樹脂多層基板1では、部品内蔵層20と薄層樹脂層30との密着性を向上する必要のある部分に凹部27を形成することで、部品内蔵層20から薄層樹脂層30が剥離しにくくすることができる。
As described above, in the resin multilayer substrate 1 according to the second embodiment, the
なお、ビアホール21、21近傍の部品内蔵層20の一面に形成する凹部27の形状は穴形状に限定されるものではなく、スリット形状であっても良い。図14は、本発明の実施の形態2に係る別の部品内蔵層20の平面図である。図14も、薄層樹脂層30を貼り付ける前の部品内蔵層20の平面図である。図14に示すように、樹脂多層基板1は、部品内蔵層20の一面に形成してあるビアホール21、21の近傍を通る格子状のスリット28を形成してある。凹部27の形状を穴形状からスリット形状に変更することで、部品内蔵層20と薄層樹脂層30との接触面積を広くすることができ、部品内蔵層20と薄層樹脂層30との密着性をさらに向上する。また、スリット28を埋める薄層樹脂層30の部分は、穴形状の凹部27を埋める薄層樹脂層30の部分に比べて多くなり、薄層樹脂層30の厚みをさらに薄くすることができる。また、スリット28は部品内蔵層20の端縁まで形成してあるので、薄層樹脂層30を積層する際のエアかみを防止することができる。
The shape of the
1 樹脂多層基板
10 ベース層
20 部品内蔵層
30 薄層樹脂層
11a、11b 配線パターン
12 IC素子
13 電子部品
14、23、33 ビア導体
15、36 レジスト層
21、31 ビアホール
22 導電性ペースト
27 凹部
28 スリット
34 表面電極
DESCRIPTION OF SYMBOLS 1
Claims (11)
前記第1樹脂層に設けてあり、一端が前記第1樹脂層の前記一面に至る第1ビア導体と、
前記第1樹脂層の前記一面に形成してある凹部と
を備え、
前記第2樹脂層は、前記凹部の形状に沿って前記第1樹脂層の前記一面に積層してあることを特徴とする樹脂多層基板。 In a resin multilayer substrate comprising a first resin layer containing an electronic component and a second resin layer laminated on one surface of the first resin layer,
A first via conductor that is provided in the first resin layer and has one end reaching the one surface of the first resin layer;
A recess formed on the one surface of the first resin layer,
The resin multilayer substrate, wherein the second resin layer is laminated on the one surface of the first resin layer along the shape of the recess.
前記配線パターンが形成してある前記ベース層の一面に、前記第1樹脂層、前記第2樹脂層を順に積層し、前記配線パターンと前記第1ビア導体とを電気的に接続してあることを特徴とする請求項1乃至5のいずれか一項に記載の樹脂多層基板。 A base layer having a wiring pattern formed on at least one surface;
The first resin layer and the second resin layer are sequentially laminated on one surface of the base layer on which the wiring pattern is formed, and the wiring pattern and the first via conductor are electrically connected. The resin multilayer substrate according to any one of claims 1 to 5, wherein:
前記第1樹脂層に内蔵し、前記配線パターンに実装してある電子部品とを備えることを特徴とする請求項1乃至5のいずれか一項に記載の樹脂多層基板。 A wiring pattern formed on the surface of the first resin layer opposite to the surface on which the second resin layer is laminated;
6. The resin multilayer substrate according to claim 1, further comprising: an electronic component built in the first resin layer and mounted on the wiring pattern.
前記第2樹脂層に設けてあり、一端が前記表面電極と、他端が前記第1ビア導体とそれぞれ電気的に接続してある第2ビア導体と
を備え、
前記表面電極は、前記樹脂多層基板を載置するマザー基板に形成してある電極と電気的に接続してあることを特徴とする請求項1乃至8のいずれか一項に記載の樹脂多層基板。 A surface electrode formed on the surface of the second resin layer opposite to the surface laminated on the first resin layer;
A second via conductor provided on the second resin layer, one end of the surface electrode and the other end electrically connected to the first via conductor;
The resin multilayer substrate according to claim 1, wherein the surface electrode is electrically connected to an electrode formed on a mother substrate on which the resin multilayer substrate is placed. .
硬化状態の前記第1樹脂層の前記一面に、少なくとも開口部を有する第1ビアホールを形成する第1工程と、
前記第1樹脂層の前記一面に凹部を形成する第2工程と、
未硬化状態の前記第2樹脂層に第2ビアホールを形成し、前記第1ビアホールと前記第2ビアホールとが連接するように、前記凹部の形状に沿って前記第1樹脂層の前記一面に前記第2樹脂層を積層する第3工程と、
前記第1ビアホール及び前記第2ビアホールに導電性ペーストを充填して第1ビア導体及び第2ビア導体を形成する第4工程と、
前記導電性ペースト及び前記第2樹脂層を硬化状態にする第5工程と
を含むことを特徴とする樹脂多層基板の製造方法。 In a method of manufacturing a resin multilayer substrate comprising a first resin layer containing an electronic component and a second resin layer laminated on one surface of the first resin layer,
A first step of forming a first via hole having at least an opening on the one surface of the cured first resin layer;
A second step of forming a recess in the one surface of the first resin layer;
A second via hole is formed in the second resin layer in an uncured state, and the first via hole is formed on the one surface of the first resin layer along the shape of the recess so that the first via hole and the second via hole are connected to each other. A third step of laminating the second resin layer;
A fourth step of filling the first via hole and the second via hole with a conductive paste to form a first via conductor and a second via conductor;
And a fifth step of bringing the conductive paste and the second resin layer into a cured state.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009190693A JP2011044523A (en) | 2009-08-20 | 2009-08-20 | Resin multilayer substrate and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009190693A JP2011044523A (en) | 2009-08-20 | 2009-08-20 | Resin multilayer substrate and method of manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011044523A true JP2011044523A (en) | 2011-03-03 |
Family
ID=43831741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009190693A Pending JP2011044523A (en) | 2009-08-20 | 2009-08-20 | Resin multilayer substrate and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011044523A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013103113A1 (en) * | 2012-01-06 | 2013-07-11 | 株式会社村田製作所 | Electronic component and method for manufacturing same |
WO2024070531A1 (en) * | 2022-09-30 | 2024-04-04 | 株式会社村田製作所 | Capacitor element |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04291784A (en) * | 1991-03-20 | 1992-10-15 | Matsushita Electric Works Ltd | Electric metal clad laminate |
JP2003258436A (en) * | 2002-02-26 | 2003-09-12 | Kyocera Corp | Wiring board and its manufacturing method |
JP2007103776A (en) * | 2005-10-06 | 2007-04-19 | Matsushita Electric Ind Co Ltd | Method of manufacturing substrate having built-in electronic components |
JP2007201034A (en) * | 2006-01-25 | 2007-08-09 | Matsushita Electric Ind Co Ltd | Interlayer connection structure of multilayer wiring board |
JP2007281160A (en) * | 2006-04-06 | 2007-10-25 | Matsushita Electric Ind Co Ltd | Module having built-in circuit component, and manufacturing method of same module |
WO2009081853A1 (en) * | 2007-12-25 | 2009-07-02 | Murata Manufacturing Co., Ltd. | Method for manufacturing multilayer wiring board |
-
2009
- 2009-08-20 JP JP2009190693A patent/JP2011044523A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04291784A (en) * | 1991-03-20 | 1992-10-15 | Matsushita Electric Works Ltd | Electric metal clad laminate |
JP2003258436A (en) * | 2002-02-26 | 2003-09-12 | Kyocera Corp | Wiring board and its manufacturing method |
JP2007103776A (en) * | 2005-10-06 | 2007-04-19 | Matsushita Electric Ind Co Ltd | Method of manufacturing substrate having built-in electronic components |
JP2007201034A (en) * | 2006-01-25 | 2007-08-09 | Matsushita Electric Ind Co Ltd | Interlayer connection structure of multilayer wiring board |
JP2007281160A (en) * | 2006-04-06 | 2007-10-25 | Matsushita Electric Ind Co Ltd | Module having built-in circuit component, and manufacturing method of same module |
WO2009081853A1 (en) * | 2007-12-25 | 2009-07-02 | Murata Manufacturing Co., Ltd. | Method for manufacturing multilayer wiring board |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013103113A1 (en) * | 2012-01-06 | 2013-07-11 | 株式会社村田製作所 | Electronic component and method for manufacturing same |
WO2024070531A1 (en) * | 2022-09-30 | 2024-04-04 | 株式会社村田製作所 | Capacitor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5206878B2 (en) | Resin multilayer substrate and method for producing the resin multilayer substrate | |
JP6711509B2 (en) | Printed circuit board, semiconductor package and manufacturing method thereof | |
JP2008277750A (en) | Method of manufacturing printed circuit board having embedded electronic component | |
KR101868680B1 (en) | Circuit board, production method of circuit board, and electronic equipment | |
US7936061B2 (en) | Semiconductor device and method of manufacturing the same | |
US20150271923A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
US20140078706A1 (en) | Packaging substrate, method for manufacturing same, and chip packaging body having same | |
US20140085833A1 (en) | Chip packaging substrate, method for manufacturing same, and chip packaging structure having same | |
WO2011030542A2 (en) | Electronic part module and method for producing same | |
JP5261756B1 (en) | Multilayer wiring board | |
WO2014184873A1 (en) | Method for manufacturing component-embedded substrate, and component-embedded substrate | |
WO2014125567A1 (en) | Substrate with built-in component, and manufacturing method for same | |
US20090288293A1 (en) | Metal core package substrate and method for manufacturing the same | |
JP2011044523A (en) | Resin multilayer substrate and method of manufacturing the same | |
KR101580472B1 (en) | Method for manufacturing a circuit board | |
JP4899409B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP5672675B2 (en) | Resin multilayer board | |
JP2005045228A (en) | Circuit board with built-in electronic component and its manufacturing method | |
JP2009289789A (en) | Printed wiring board with built-in component and its manufacturing method | |
JP6219787B2 (en) | Wiring board manufacturing method | |
JP6387226B2 (en) | Composite board | |
KR101154352B1 (en) | Imbeded printed circuit board member and manufacturing method the same and imbeded printed circuit board using the same | |
WO2014188493A1 (en) | Component-embedded substrate and manufacturing method for same | |
JP2009129933A (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP2007317897A (en) | Multilayer printed circuit board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130430 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130917 |