JP2011040531A - Method of manufacturing laminated electronic component - Google Patents

Method of manufacturing laminated electronic component Download PDF

Info

Publication number
JP2011040531A
JP2011040531A JP2009185723A JP2009185723A JP2011040531A JP 2011040531 A JP2011040531 A JP 2011040531A JP 2009185723 A JP2009185723 A JP 2009185723A JP 2009185723 A JP2009185723 A JP 2009185723A JP 2011040531 A JP2011040531 A JP 2011040531A
Authority
JP
Japan
Prior art keywords
cutting
internal electrode
scheduled
line
yield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009185723A
Other languages
Japanese (ja)
Inventor
Michihiro Watanabe
道大 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2009185723A priority Critical patent/JP2011040531A/en
Publication of JP2011040531A publication Critical patent/JP2011040531A/en
Withdrawn legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a laminated electronic component that can improve cutting yield and also improve manufacturing efficiency. <P>SOLUTION: All cutting schedule lines CL can be determined by computing only three parameters of a cutting reference position, a cutting interval, and a cutting angle. Therefore, the load on the computation can be greatly reduced as compared with one-by-one computation of the respective cutting schedule lines. Further, cutting yield is estimated and the cutting schedule lines CL are optimized based upon an estimation result to improve the cutting yield. Furthermore, when the cutting yield is estimated, the estimation is carried out based upon positions of a predetermined number of sampling internal electrodes SP1 to SP9 to reduce the load of computation needed for the estimation even when the number of laminated electronic components that can be obtained from each laminate 100 becomes large. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、積層型電子部品の製造方法に関するものである。   The present invention relates to a method for manufacturing a multilayer electronic component.

従来の積層型電子部品の製造方法として、複数の内部電極が配列された積層体に可視光を照射してX線カメラで透過することによって、内部電極の画像を取得し、当該画像に基づいて切断位置データを作成し、切断位置データに沿って切断装置で積層体を切断することによって、複数の積層体電子部品を作成するものが知られている(例えば、特許文献1参照)。この製造方法では、内部電極の画像に基づいて一列分の切断位置データを作成し、更に、隣接する列の切断位置データを作成し、このように全ての列についての切断位置データを一つずつ作成する。   As a conventional method for manufacturing a multilayer electronic component, an image of an internal electrode is obtained by irradiating a laminated body in which a plurality of internal electrodes are arranged with visible light and transmitting the laminate with an X-ray camera, and based on the image It is known that a plurality of laminated body electronic components are created by creating cutting position data and cutting the laminated body with a cutting device along the cutting position data (see, for example, Patent Document 1). In this manufacturing method, cutting position data for one row is created based on the image of the internal electrode, and further, cutting position data for adjacent rows is created, and thus the cutting position data for all the rows is created one by one. create.

特開2002−299153号公報JP 2002-299153 A

上述の積層型電子部品の製造方法においては、X線カメラによる映像から全ての内部電極の位置を把握する必要があると共に、切断位置データを全ての列について一本一本作成する必要がある。従って、全ての内部電極の位置を把握するための演算が必要となると共に、全ての切断位置データ一本一本についての演算が必要となるため、計算の負荷が非常に大きくなっていた。特に、一枚あたりの積層体から取得できる積層型電子部品の数が多くなった場合は、計算の負荷が更に増加する。一方、単に計算量を減らして切断位置データを演算した場合は、切断位置の精度が低下して、切断歩留まりが低下する可能性があった。従って、切断歩留まりを向上させると共に、製造効率を向上させることが求められていた。   In the above-described manufacturing method of the multilayer electronic component, it is necessary to grasp the positions of all the internal electrodes from the image obtained by the X-ray camera, and it is necessary to create cutting position data one by one for all the columns. Therefore, calculation for grasping the positions of all the internal electrodes is required, and calculation for all the cutting position data one by one is required, so that the calculation load is very large. In particular, when the number of multilayer electronic components that can be acquired from a single laminate is increased, the calculation load further increases. On the other hand, when the cutting position data is calculated simply by reducing the amount of calculation, there is a possibility that the cutting position accuracy is lowered and the cutting yield is lowered. Therefore, it has been desired to improve the cutting yield and the manufacturing efficiency.

本発明は、このような問題を解決するためになされたものであり、切断歩留まりを向上させると共に、製造効率を向上させることができる積層型電子部品の製造方法を提供することを目的とする。   The present invention has been made to solve such a problem, and an object of the present invention is to provide a method for manufacturing a multilayer electronic component that can improve the cutting yield and the manufacturing efficiency.

本発明に係る積層型電子部品の製造方法は、誘電体層と、平面方向に複数の内部電極が配列された内部電極層とを積層することによって板状に形成された積層体を切断することによって、複数の積層型電子部品を製造する製造方法であって、複数の内部電極が第一の方向、及び第一の方向に直交する第二の方向に配列された積層体を準備する積層体準備工程と、積層体の内部を透過した画像を撮像することによって、複数の内部電極うち、所定個数のサンプリング内部電極の平面方向におけるそれぞれの位置を取得する内部電極位置取得工程と、第一の方向に複数本配列された切断予定ラインのパラメータとして、基準となる基準切断予定ラインの位置を示す切断基準位置、切断予定ライン同士の間隔を示す切断間隔、及び切断予定ラインの平面方向における角度を示す切断角度を設定する切断予定ライン設定工程と、内部電極位置取得工程で取得されたサンプリング内部電極の位置、及び切断予定ライン設定工程で設定された切断予定ラインに基づいて、切断歩留まりを推定する切断歩留まり推定工程と、切断歩留まり推定工程で推定された推定結果に基づいて、切断予定ライン設定工程で設定された切断基準位置、切断間隔、あるいは切断角度の最適値を得ることによって、切断予定ラインの最適化を行う切断予定ライン最適化工程と、切断予定ライン最適化工程で最適化された切断予定ラインに基づいて、積層体を切断する積層体切断工程と、を備えることを特徴とする。   The method of manufacturing a multilayer electronic component according to the present invention cuts a laminate formed in a plate shape by laminating a dielectric layer and an internal electrode layer in which a plurality of internal electrodes are arranged in a planar direction. A manufacturing method for manufacturing a plurality of multilayer electronic components, wherein a multilayer body in which a plurality of internal electrodes are arranged in a first direction and a second direction orthogonal to the first direction is prepared. A preparatory step, an internal electrode position acquisition step of acquiring the respective positions in the plane direction of a predetermined number of sampling internal electrodes among a plurality of internal electrodes by capturing an image transmitted through the inside of the laminate; As parameters of the scheduled cutting lines arranged in the direction, the cutting reference position indicating the position of the reference cutting scheduled line serving as a reference, the cutting interval indicating the interval between the cutting scheduled lines, and the cutting scheduled line Based on the planned cutting line setting step for setting the cutting angle indicating the angle in the surface direction, the position of the sampling internal electrode acquired in the internal electrode position acquisition step, and the planned cutting line set in the planned cutting line setting step, Based on the cutting yield estimation process for estimating the cutting yield and the estimation result estimated in the cutting yield estimation process, an optimum value of the cutting reference position, cutting interval, or cutting angle set in the scheduled cutting line setting process is obtained. A cutting planned line optimization step for optimizing the cutting planned line, and a laminate cutting step for cutting the laminated body based on the cutting planned line optimized in the cutting planned line optimization step. It is characterized by.

本発明に係る積層型電子部品の製造方法では、切断予定ライン設定工程において、切断基準位置、切断間隔、及び切断角度の三つのパラメータを設定することで複数の切断予定ラインを設定する一方で、内部電極位置取得工程でサンプリング内部電極の平面方向におけるそれぞれの位置を取得することができる。また、切断歩留まり推定工程では、設定した切断予定ラインとサンプリング内部電極の位置に基づいて切断歩留まりを推定しつつ、切断予定ライン最適化において、推定結果に基づいて各パラメータの最適値を得ることによって切断予定ラインの最適化を行うことができる。そして、積層体切断工程において、最適化された切断予定ラインに基づいて、積層体を切断することができる。切断基準位置、切断間隔、切断角度の三つのパラメータのみを演算することで、積層体を切断するのに必要とされる切断予定ラインの全てを決定することができる。従って、各切断予定ラインを一つ一つ演算する場合に比して、演算の負荷を低減することができる。特に、内部電極の数が多くなった場合は、大幅に演算の負荷を低減することができる。また、一度設定した切断予定ラインについて切断歩留まりを推定し、その推定結果に基づいて切断予定ラインの最適化を行うことによって、切断歩留まりを向上させることができる。また、切断歩留まりを推定する際は、全ての内部電極の位置に基づいて推定を行うのではなく、所定の個数のサンプリング内部電極の位置に基づいて推定を行うことによって、一枚あたりの積層体から取得できる積層型電子部品の数が多くなった場合であっても、推定に必要とされる演算の負荷を低減することができる。以上によって、切断歩留まりを向上させると共に、演算の負荷を低減することによって、積層型電子部品の製造効率を向上させることができる。   In the manufacturing method of the multilayer electronic component according to the present invention, in the scheduled cutting line setting step, while setting a plurality of scheduled cutting lines by setting three parameters of a cutting reference position, a cutting interval, and a cutting angle, Each position in the plane direction of the sampling internal electrode can be acquired in the internal electrode position acquisition step. In the cutting yield estimation step, the cutting yield is estimated based on the set cutting scheduled line and the position of the sampling internal electrode, and the optimum value of each parameter is obtained based on the estimation result in the cutting planned line optimization. The cutting line can be optimized. And in a laminated body cutting process, a laminated body can be cut | disconnected based on the cutting scheduled line optimized. By calculating only the three parameters of the cutting reference position, the cutting interval, and the cutting angle, it is possible to determine all the planned cutting lines that are required to cut the laminate. Therefore, the calculation load can be reduced as compared with the case of calculating each cutting scheduled line one by one. In particular, when the number of internal electrodes is increased, the calculation load can be greatly reduced. Moreover, it is possible to improve the cutting yield by estimating the cutting yield for the once scheduled cutting line and optimizing the scheduled cutting line based on the estimation result. In addition, when estimating the cutting yield, it is not estimated based on the positions of all the internal electrodes, but by estimating based on the positions of a predetermined number of sampling internal electrodes, Even when the number of multilayer electronic components that can be obtained from the above increases, it is possible to reduce the computational load required for estimation. As described above, the manufacturing yield of the multilayer electronic component can be improved by improving the cutting yield and reducing the calculation load.

また、本発明に係る積層型電子部品の製造方法において、切断予定ライン設定工程、切断歩留まり推定工程、及び切断予定ライン最適化工程は複数回行われ、切断予定ライン最適化工程において、切断基準位置、切断間隔、及び切断角度の中の一のパラメータの最適値が得られた後は、最適値を一のパラメータに代入することによって新たな切断予定ラインを設定する切断予定ライン設定工程が行われ、新たな切断予定ラインにおいて、一のパラメータと異なる他のパラメータの値を変化させて、各値における歩留まりを推定する歩留まり推定工程が行われ、歩留まりの推定結果に基づいて他のパラメータの最適値を演算する切断予定ライン最適化工程が行われることが好ましい。一のパラメータの最適値が得られた後、当該最適値が反映された新たな切断予定ラインについて切断歩留まりの推定を行い、他のパラメータの最適値を演算することによって、切断予定ラインの精度を高めることができる。これによって、切断歩留まりを一層向上させることができる。   Further, in the method for manufacturing a multilayer electronic component according to the present invention, the scheduled cutting line setting step, the cutting yield estimation step, and the planned cutting line optimization step are performed a plurality of times, and in the planned cutting line optimization step, the cutting reference position After the optimum value of one parameter among the cutting interval and the cutting angle is obtained, a scheduled cutting line setting step for setting a new scheduled cutting line is performed by substituting the optimum value into the one parameter. In a new cutting scheduled line, the value of another parameter different from the one parameter is changed, and a yield estimation step for estimating the yield at each value is performed, and the optimum value of the other parameter is determined based on the estimation result of the yield It is preferable to perform a cutting scheduled line optimization step for calculating. After the optimum value of one parameter is obtained, the cutting yield is estimated for a new cutting scheduled line that reflects the optimum value, and the optimum value of the other parameter is calculated, thereby improving the accuracy of the cutting planned line. Can be increased. Thereby, the cutting yield can be further improved.

ここで、本発明の発明者らは、切断基準位置の最適化がなされておらず、例えば、基準切断予定ライン自体が内部電極に重なっているような場合は、切断角度や切断間隔の最適化を行ったとしても、切断歩留まりを向上することはできないため、切断基準位置をまず最適化することが好適であることを見出した。更に、本発明の発明者らは、例えば、切断予定ラインの切断角度が内部電極に対して大きく傾いているような場合は、切断間隔の最適化を行ったとしても、切断歩留まりを向上することはできないため、切断間隔よりも先に切断角度の最適化をすることが好適であることを見出した。   Here, the inventors of the present invention have not optimized the cutting reference position. For example, when the reference cutting scheduled line itself overlaps the internal electrode, the cutting angle and the cutting interval are optimized. However, it was found that it is preferable to first optimize the cutting reference position because the cutting yield cannot be improved. Furthermore, the inventors of the present invention can improve the cutting yield even if the cutting interval is optimized, for example, when the cutting angle of the planned cutting line is greatly inclined with respect to the internal electrode. Therefore, it has been found that it is preferable to optimize the cutting angle before the cutting interval.

そこで、本発明に係る積層型電子部品の製造方法では、切断予定ライン最適化工程において、一回目の最適化である場合は、切断基準位置の最適化が行われ、前回の最適化において切断基準位置の最適化が行われた場合は、切断角度の最適化が行われ、前回の最適化において切断角度の最適化が行われた場合は、切断間隔の最適化が行われ、前回の最適化において切断間隔の最適化が行われた場合は、切断基準位置の最適化が行われることが好ましい。これによって、切断予定ラインの三つのパラメータに対して、切断基準位置、切断角度、切断間隔の順番で最適値を演算することができる。このように、好適な順番でパラメータの最適化を行うことにより、切断予定ラインの精度を上げることができると共に、演算の負荷を低減することができる。   Therefore, in the method for manufacturing a multilayer electronic component according to the present invention, in the cutting scheduled line optimization step, when it is the first optimization, the cutting reference position is optimized, and the cutting reference is determined in the previous optimization. If the position is optimized, the cutting angle is optimized.If the cutting angle is optimized in the previous optimization, the cutting interval is optimized, and the previous optimization is performed. When the cutting interval is optimized in step 1, it is preferable that the cutting reference position is optimized. Thereby, the optimum value can be calculated in the order of the cutting reference position, the cutting angle, and the cutting interval with respect to the three parameters of the scheduled cutting line. Thus, by optimizing the parameters in a suitable order, it is possible to increase the accuracy of the line to be cut and reduce the calculation load.

また、本発明に係る積層型電子部品の製造方法では、切断予定ライン設定工程よりも前段階において、矩形平板状の積層体の平面方向の四隅に形成された位置決めマークを検出し、位置決めマークに基づいて積層体の平面方向における位置決めを行う積層体位置決め工程を更に有することが好ましい。積層体が切断装置やカメラに対してずれて配置されていた場合は、切断予定ライン設定工程で設定される切断予定ラインも、内部電極に対してずれたものが設定されてしまい、最適化の際の演算が多くなってしまう。しかし、切断予定ライン設定工程の前段階で、積層体の四隅の位置決めマークに基づいて位置決めを行っておくことによって、切断予定ライン設定工程で適切な切断予定ラインを設定することが可能となる。これによって、切断予定ライン最適化工程における演算の負荷を低減することができる。   Further, in the method for manufacturing a multilayer electronic component according to the present invention, the positioning marks formed at the four corners in the planar direction of the rectangular flat plate-like laminate are detected before the scheduled cutting line setting step, It is preferable to further have a laminated body positioning step for positioning the laminated body in the planar direction based on it. If the laminated body is shifted with respect to the cutting device or the camera, the cutting scheduled line set in the cutting scheduled line setting process is also set to be shifted with respect to the internal electrode, and optimization is performed. The calculation at the time increases. However, by performing positioning based on the positioning marks at the four corners of the laminate in the previous stage of the scheduled cutting line setting process, it is possible to set an appropriate scheduled cutting line in the scheduled cutting line setting process. Thereby, it is possible to reduce the calculation load in the cutting scheduled line optimization process.

また、本発明に係る積層型電子部品の製造方法では、内部電極位置取得工程では、サンプリング内部電極として、少なくとも、第二の方向において異なる列に存在する二つの内部電極が取得され、一方のサンプリング内部電極は、他方のサンプリング内部電極に対し、第一の方向において隣接する列に存在していることが好ましい。これによって、切断予定ラインの切断間隔が内部電極に対して無視できるほどに大きい場合、切断基準位置を第一の方向に隣合うサンプリング内部電極の位置まで変化させるだけで、切断基準位置の最適値を求めることができ、演算の負荷を低減することができる。   In the method for manufacturing a multilayer electronic component according to the present invention, in the internal electrode position acquisition step, at least two internal electrodes existing in different rows in the second direction are acquired as sampling internal electrodes, and one sampling is performed. The internal electrode is preferably present in a row adjacent to the other sampling internal electrode in the first direction. As a result, if the cutting interval of the planned cutting line is negligibly large with respect to the internal electrode, it is only necessary to change the cutting reference position to the position of the sampling internal electrode adjacent in the first direction, and the optimum value of the cutting reference position Can be obtained, and the calculation load can be reduced.

また、本発明に係る積層型電子部品の製造方法において、内部電極位置取得工程では、サンプリング内部電極として、第一の方向における各列について、少なくとも一つの内部電極の位置がそれぞれ取得されることが好ましい。これによって、切断予定ラインの切断間隔が内部電極に対して無視できるほどに大きい場合、基準切断予定ラインが第一の方向におけるどこに存在していても、第一の方向の各列に存在するサンプリング内部電極に重なっていれば、NG品と判定することができるため、切断歩留まりを正確に推定することができる。   Further, in the method for manufacturing a multilayer electronic component according to the present invention, in the internal electrode position acquisition step, the position of at least one internal electrode may be acquired for each column in the first direction as the sampling internal electrode. preferable. As a result, if the cutting interval of the planned cutting line is negligibly large with respect to the internal electrode, the sampling existing in each column in the first direction wherever the reference cutting planned line exists in the first direction. If it overlaps with the internal electrode, it can be determined as an NG product, so that the cutting yield can be accurately estimated.

また、本発明に係る積層型電子部品の製造方法において、切断歩留まり推定工程では、互いに隣接する一組の切断予定ラインの位置と、サンプリング内部電極の位置とを照合することによって切断歩留まりの推定を行い、照合を複数の切断予定ラインの全ての組について行うことが好ましい。これによって、端部側における切断予定ライン同士の間にサンプリング内部電極が存在していなくても、他の組の切断予定ライン同士の間に存在していればOK品であると判定することが可能となるため、切断基準位置がずれた場合であっても、切断歩留まりを推定できるため、その結果として、製造効率を向上させることができる。   Further, in the method of manufacturing a multilayer electronic component according to the present invention, in the cutting yield estimation step, the cutting yield is estimated by comparing the position of a pair of cutting scheduled lines adjacent to each other and the position of the sampling internal electrode. It is preferable that the verification is performed for all sets of a plurality of scheduled cutting lines. As a result, even if the sampling internal electrode does not exist between the scheduled cutting lines on the end side, it can be determined that it is an OK product if it exists between the other scheduled cutting lines. Therefore, even if the cutting reference position is shifted, the cutting yield can be estimated, and as a result, the manufacturing efficiency can be improved.

また、本発明に係る積層型電子部品の製造方法において、内部電極位置取得工程では、積層方向における内部電極の重なり割合に応じた濃淡の差が生じるように透過光線を照射することによって、(例えば図19に示すような)画像を撮像することが好ましい。濃淡の差が生じることによって、各サンプリング内部電極の重なり部分の座標位置の取得を行うことができる。   Further, in the method for manufacturing a multilayer electronic component according to the present invention, in the internal electrode position acquisition step, by irradiating transmitted light so as to produce a difference in shade according to the overlapping ratio of the internal electrodes in the stacking direction (for example, It is preferable to take an image (as shown in FIG. 19). As a result of the difference in shading, the coordinate position of the overlapping portion of each sampling internal electrode can be acquired.

また、本発明に係る積層型電子部品の製造方法において、内部電極位置取得工程では、積層体の内部を透過した(例えば図19に示すような)画像を複数回撮像し、撮像した内部電極が濃く映し出された部分と薄く映し出された部分の各座標を複数の画像について取得すると共に、その平均値を算出し、算出した平均値に基づいてサンプリング内部電極の位置を取得することが好ましい。これによって、サンプリング内部電極の位置取得の精度を向上させることができる。   In the multilayer electronic component manufacturing method according to the present invention, in the internal electrode position acquisition step, an image transmitted through the multilayer body (for example, as shown in FIG. 19) is captured a plurality of times. It is preferable that the coordinates of the darkly projected portion and the lightly projected portion are acquired for a plurality of images, the average value thereof is calculated, and the position of the sampling internal electrode is acquired based on the calculated average value. As a result, the accuracy of acquiring the position of the sampling internal electrode can be improved.

本発明によれば、切断歩留まりを向上させると共に、製造効率を向上させることができる。   According to the present invention, the cutting yield can be improved and the manufacturing efficiency can be improved.

本発明の実施形態に係る積層型電子部品の製造方法を実行するための製造装置の概略構成図である。It is a schematic block diagram of the manufacturing apparatus for performing the manufacturing method of the multilayer electronic component which concerns on embodiment of this invention. 切断の対象となる積層体を示す平面図であって、X線で撮像した時の撮像画像を示す図である。It is a top view which shows the laminated body used as the object of cutting | disconnection, Comprising: It is a figure which shows the captured image when it images with a X-ray. 本発明の実施形態に係る積層型電子部品の製造方法を示すフロー図である。It is a flowchart which shows the manufacturing method of the multilayer electronic component which concerns on embodiment of this invention. 図3に示す切断予定ライン決定工程の工程内容を示すフロー図である。It is a flowchart which shows the process content of the cutting scheduled line determination process shown in FIG. サンプリング内部電極において取得される座標を示す図である。It is a figure which shows the coordinate acquired in a sampling internal electrode. サンプリング内部電極付近を拡大すると共に、切断基準位置の値を変化させた切断予定ラインを描いた図である。It is the figure which drawn the cutting planned line which expanded the sampling internal electrode vicinity and changed the value of the cutting | disconnection reference position. 切断歩留まり推定工程におけるNGパターンの例を示す図である。It is a figure which shows the example of the NG pattern in a cutting yield estimation process. 切断歩留まりと切断基準位置との関係を示すグラフである。It is a graph which shows the relationship between a cutting yield and a cutting | disconnection reference position. サンプリング内部電極付近を拡大すると共に、切断角度の値を変化させた切断予定ラインを描いた図である。It is the figure which drawn the cutting plan line which expanded the sampling internal electrode vicinity and changed the value of the cutting angle. 切断歩留まりと切断角度との関係を示すグラフである。It is a graph which shows the relationship between a cutting yield and a cutting angle. サンプリング内部電極付近を拡大すると共に、切断間隔の値を変化させた切断予定ラインを描いた図である。It is the figure which drawn the cutting planned line which expanded the sampling internal electrode vicinity and changed the value of the cutting | disconnection space | interval. 切断歩留まりと切断間隔との関係を示すグラフである。It is a graph which shows the relationship between a cutting yield and a cutting | disconnection space | interval. 図3に示す切断予定ライン最適化反復工程の工程内容を示すフロー図である。It is a flowchart which shows the process content of the scheduled cutting line optimization repetition process shown in FIG. サンプリング内部電極付近を拡大すると共に、切断間隔が狭い場合と広い場合における切断予定ラインを描いた図である。It is the figure which drawn the cutting planned line in the case where a sampling internal electrode vicinity is expanded and a cutting | disconnection space | interval is narrow and wide. X軸線方向における同じ列に三つずつサンプリング内部電極が選択された場合における積層体の図、及び切断歩留まりと切断基準位置との関係を示すグラフを示す図である。It is a figure which shows the figure of the laminated body when a sampling internal electrode is selected 3 each in the same row | line | column in a X-axis direction, and the graph which shows the relationship between a cutting yield and a cutting | disconnection reference position. 変形例に係る製造方法における切断歩留まり推定工程に従って、サンプリング内部電極が選択された場合における積層体の図、及び切断歩留まりと切断基準位置との関係を示すグラフを示す図である。It is a figure which shows the figure of the laminated body when a sampling internal electrode is selected according to the cutting yield estimation process in the manufacturing method which concerns on a modification, and the relationship between a cutting yield and a cutting | disconnection reference position. X軸線方向における同じ列に三つずつサンプリング内部電極が選択された場合における積層体の図、及び変形例に係る製造方法における切断歩留まり推定工程に従って、サンプリング内部電極が選択された場合における積層体の図である。The diagram of the laminated body when three sampling internal electrodes are selected in the same column in the X-axis direction, and the laminated body when the sampling internal electrode is selected according to the cutting yield estimation step in the manufacturing method according to the modified example FIG. サンプリング内部電極付近を拡大すると共に、切断基準位置がずれていない場合とずれている場合における切断予定ラインを描いた図である。It is the figure which drawn the cutting planned line in the case where the sampling internal electrode vicinity is expanded and the cutting | disconnection reference | standard position has not shifted, and when it has shifted. 積層体をX線カメラで撮像した場合の、X線の撮像画像の例である。It is an example of the captured image of X-ray when a laminated body is imaged with an X-ray camera.

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.

図1は、本発明の実施形態に係る積層型電子部品の製造方法を実行するための製造装置の概略構成図である。図2は、切断の対象となる積層体を示す平面図であって、X線で撮像した時の撮像画像を示す図である。   FIG. 1 is a schematic configuration diagram of a manufacturing apparatus for executing a method for manufacturing a multilayer electronic component according to an embodiment of the present invention. FIG. 2 is a plan view showing a laminated body to be cut, and shows a picked-up image when picked up by X-rays.

図1に示すように積層型電子部品の製造装置1は、装置全体の制御を行う制御装置2と、積層体100を載置する台3と、積層体100の透過画像を撮像するカメラ4と、積層体100を切断する切断装置6とを備えて構成されている。制御装置2は、積層体100を切断する際の各種演算を行う機能を有すると共に、台3、カメラ4、及び切断装置6に制御信号を出力して制御する機能を有している。台3は、制御装置2からの制御信号に従って移動する機能を有している。カメラ4は、積層体100に赤外線、X線、超音波光線などの透過光線を照射して、積層体100内部の画像を撮像する機能を有している。カメラ4は、取得した画像を制御装置2へ出力する機能を有している。切断装置6は、回転刃で積層体100を切断するダイシングソーや、押切り刃で切断するカッターナイフを適用することができる。   As shown in FIG. 1, the multilayer electronic component manufacturing apparatus 1 includes a control device 2 that controls the entire apparatus, a table 3 on which the multilayer body 100 is placed, and a camera 4 that captures a transmission image of the multilayer body 100. And a cutting device 6 for cutting the laminated body 100. The control device 2 has a function of performing various calculations when cutting the laminated body 100 and also has a function of outputting control signals to the base 3, the camera 4, and the cutting device 6 for control. The table 3 has a function of moving according to a control signal from the control device 2. The camera 4 has a function of capturing an image inside the multilayer body 100 by irradiating the multilayer body 100 with a transmitted light beam such as an infrared ray, an X-ray, or an ultrasonic beam. The camera 4 has a function of outputting the acquired image to the control device 2. The cutting device 6 can be a dicing saw that cuts the laminate 100 with a rotary blade or a cutter knife that cuts with a press blade.

積層体100を切断する際は、作動している切断装置6に対して、台3をXYZ軸線方向に移動させると共にZ軸線周りに回転させることによって積層体100の切断を行うことができる。あるいは、台3を固定し、切断装置をXYZ軸線方向に移動させると共にZ軸線周りに回転させることによって積層体100の切断を行ってもよい。また、台3及び切断装置6の両方をそれぞれ移動させることによって積層体100の切断を行ってもよい。   When the laminated body 100 is cut, the laminated body 100 can be cut by moving the table 3 in the XYZ axial direction and rotating it around the Z axis with respect to the operating cutting device 6. Alternatively, the stacked body 100 may be cut by fixing the table 3 and moving the cutting device in the XYZ axis direction and rotating around the Z axis line. Moreover, you may cut | disconnect the laminated body 100 by moving both the stand 3 and the cutting device 6, respectively.

切断される対象物となる積層体100は、複数のセラミックグリーンシートからなる誘電体層101と、セラミックグリーンシート上にペーストされた導体パターンによって構成される複数の内部電極層102とを積層することによって矩形板状に形成されている。内部電極層102は、平面方向に複数の内部電極103が並べられており、全ての内部電極層102における内部電極103は、一層ずつY軸線方向に交互にずれるように配置されることによって、積層方向に互いに重なり合う部分を有するように形成されている。積層方向に互いに重なり合っている一セットの内部電極103が、一つの積層型電子部品(図において仮想線CPで示す)の内部電極を構成する。なお、積層体100は、焼成前のものであり、請求項における誘電体層や内部電極層や内部電極は、焼成前のものを示している。   The laminated body 100 to be cut is formed by laminating a dielectric layer 101 made of a plurality of ceramic green sheets and a plurality of internal electrode layers 102 formed of a conductor pattern pasted on the ceramic green sheets. Is formed in a rectangular plate shape. The internal electrode layer 102 includes a plurality of internal electrodes 103 arranged in a plane direction, and the internal electrodes 103 in all the internal electrode layers 102 are arranged so as to be alternately shifted one by one in the Y-axis direction. It is formed so as to have portions that overlap each other in the direction. A set of internal electrodes 103 that overlap each other in the stacking direction constitutes an internal electrode of one stacked electronic component (indicated by a virtual line CP in the figure). In addition, the laminated body 100 is a thing before baking, and the dielectric material layer, internal electrode layer, and internal electrode in a claim have shown the thing before baking.

積層体100の内部電極103は、図2に示すように、X軸線方向に複数個配列されると共に、Y軸線方向に複数個配列される。積層体100は、X軸線方向に隣合う内部電極103同士の間を通過して、X軸線方向に複数本配列された切断予定ラインに沿って切断され、Y軸線方向に隣合う内部電極103同士の間を通過して、Y軸線方向に複数本配列された切断予定ラインに沿って切断されることによって、複数の積層型電子部品とされる。積層体100のX軸線方向の大きさは50〜500mm、Y軸線方向の大きさは50〜500mm、厚さは0.1〜10mm、内部電極103のX軸線方向の大きさは0.1〜5.0mm、Y軸線方向の大きさは0.2〜6.0mm、厚さは1〜3μm、X軸線方向における内部電極103同士の間は0.05〜1mm、Y軸線方向における内部電極103同士の間は0.05〜1mmである。積層体100は、平面方向の四隅に位置決めマーク104を有している。この位置決めマーク104は、切断装置6で積層体100を切断する前に、積層体100の平面方向における位置決めを行う際に、基準の目印として用いるものである。位置決めマーク104は、積層体100の上面に形成されていてもよく、あるいはカメラ4で透過して検出できるように積層体100の内部に設けられていてもよい。   As shown in FIG. 2, a plurality of internal electrodes 103 of the stacked body 100 are arranged in the X-axis direction and are arranged in the Y-axis direction. The stacked body 100 passes between the internal electrodes 103 adjacent in the X-axis direction, is cut along a plurality of scheduled cutting lines arranged in the X-axis direction, and is adjacent to the internal electrodes 103 in the Y-axis direction. And a plurality of multilayer electronic components are obtained by cutting along a plurality of scheduled cutting lines arranged in the Y-axis direction. The size of the laminate 100 in the X-axis direction is 50 to 500 mm, the size in the Y-axis direction is 50 to 500 mm, the thickness is 0.1 to 10 mm, and the size of the internal electrode 103 in the X-axis direction is 0.1 to 0.1 mm. 5.0 mm, the size in the Y-axis direction is 0.2 to 6.0 mm, the thickness is 1 to 3 μm, the space between the internal electrodes 103 in the X-axis direction is 0.05 to 1 mm, and the internal electrode 103 in the Y-axis direction. The distance between them is 0.05 to 1 mm. The stacked body 100 has positioning marks 104 at four corners in the planar direction. This positioning mark 104 is used as a reference mark when positioning the laminated body 100 in the plane direction before cutting the laminated body 100 with the cutting device 6. The positioning mark 104 may be formed on the upper surface of the laminated body 100, or may be provided inside the laminated body 100 so as to be transmitted through the camera 4 and detected.

続いて、図3〜図13を参照して本発明の実施形態に係る積層型電子部品の製造方法について説明する。図3は、本発明の実施形態に係る積層型電子部品の製造方法を示すフロー図である。   Then, the manufacturing method of the multilayer electronic component which concerns on embodiment of this invention with reference to FIGS. 3-13 is demonstrated. FIG. 3 is a flowchart showing a method for manufacturing a multilayer electronic component according to an embodiment of the present invention.

図3に示すように、積層型電子部品の製造方法では、積層体100を準備する積層体準備工程S1から工程が開始される。積層体準備工程S1では、誘電体層101となるセラミックグリーンシートを形成した後、当該セラミックグリーンシート上に内部電極103のパターンを導電性ペーストで印刷し、乾燥することによって、図2に示す内部電極103の電極パターンを形成する。このように電極パターンが形成されたセラミックグリーンシートを複数枚重ね合わせ、積層体100を形成する。積層体100が、台3の上面に載置されることによって積層体準備工程S1が終了する。   As shown in FIG. 3, in the method for manufacturing a multilayer electronic component, the process starts from a multilayer body preparation step S <b> 1 for preparing the multilayer body 100. In the multilayer body preparation step S1, after forming a ceramic green sheet to be the dielectric layer 101, the pattern of the internal electrode 103 is printed on the ceramic green sheet with a conductive paste and dried, whereby the internal structure shown in FIG. An electrode pattern of the electrode 103 is formed. A plurality of ceramic green sheets on which electrode patterns are formed in this way are stacked to form a laminate 100. The laminated body preparation process S1 is completed by placing the laminated body 100 on the upper surface of the table 3.

積層体準備工程S1の後、積層体位置決め工程S2が行われる。積層体位置決め工程S2では、カメラ4が、積層体100を撮像する。次に、制御装置2が、カメラ4から出力された画像に基づいて、積層体100の平面方向の四隅に形成された位置決めマーク104を検出する。制御装置2は、台3に制御信号を出力することによって、台3をXY軸線方向へ移動させて位置調整を行うと共に、Z軸線回りに台3を回転させて位置調整を行う。これによって、制御装置2は、積層体100の平面方向における位置決めを行い、積層体位置決め工程S2が終了する。   After the laminate preparation step S1, a laminate positioning step S2 is performed. In the laminated body positioning step S2, the camera 4 images the laminated body 100. Next, the control device 2 detects the positioning marks 104 formed at the four corners in the planar direction of the stacked body 100 based on the image output from the camera 4. The control device 2 outputs a control signal to the pedestal 3, thereby moving the pedestal 3 in the XY axis direction to adjust the position, and rotating the pedestal 3 about the Z axis to adjust the position. As a result, the control device 2 performs positioning of the stacked body 100 in the planar direction, and the stacked body positioning step S2 ends.

積層体位置決め工程S2の後、内部電極位置取得工程S3が行われる。内部電極位置取得工程S3では、カメラ4が積層体100を撮像することによって、積層体100の内部を透過した画像を取得する。制御装置2は、カメラ4の撮像した画像に基づき、複数の内部電極103のうち、所定個数のサンプリング内部電極の位置を取得する。具体的には、図2に示すように、制御装置2は、Y軸線方向の一端側の列の内部電極103のうち、X軸線方向の一端側の列の内部電極103をサンプリング内部電極SP1として特定し、X軸線方向の中央位置の列の内部電極103をサンプリング内部電極SP2として特定し、X軸線方向の他端側の列の内部電極103をサンプリング内部電極SP3として特定する。また、制御装置2は、Y軸線方向の中央位置の列の内部電極103のうち、X軸線方向の一端側の列の内部電極103をサンプリング内部電極SP4として特定し、X軸線方向の中央位置の列の内部電極103をサンプリング内部電極SP5として特定し、X軸線方向の他端側の列の内部電極103をサンプリング内部電極SP6として特定する。更に、制御装置2は、Y軸線方向の他端側の列の内部電極103のうち、X軸線方向の一端側の列の内部電極103をサンプリング内部電極SP7として特定し、X軸線方向の中央位置の列の内部電極103をサンプリング内部電極SP8として特定し、X軸線方向の他端側の列の内部電極103をサンプリング内部電極SP9として特定する。   After the laminated body positioning step S2, an internal electrode position acquisition step S3 is performed. In the internal electrode position acquisition step S <b> 3, the camera 4 captures an image of the multilayer body 100 to acquire an image transmitted through the multilayer body 100. Based on the image captured by the camera 4, the control device 2 acquires the positions of a predetermined number of sampling internal electrodes among the plurality of internal electrodes 103. Specifically, as shown in FIG. 2, the control device 2 uses the internal electrode 103 at one end in the X-axis direction among the internal electrodes 103 at one end in the Y-axis direction as a sampling internal electrode SP1. The internal electrode 103 in the column at the center position in the X axis direction is specified as the sampling internal electrode SP2, and the internal electrode 103 in the column on the other end side in the X axis direction is specified as the sampling internal electrode SP3. Further, the control device 2 specifies the internal electrode 103 in the column on one end side in the X-axis direction as the sampling internal electrode SP4 among the internal electrodes 103 in the column in the central position in the Y-axis direction, and sets the central position in the X-axis direction. The internal electrode 103 in the column is specified as the sampling internal electrode SP5, and the internal electrode 103 in the column on the other end side in the X axis direction is specified as the sampling internal electrode SP6. Further, the control device 2 identifies the internal electrode 103 in the column on the one end side in the X axis direction among the internal electrodes 103 in the column on the other end side in the Y axis direction as the sampling internal electrode SP7, and the center position in the X axis direction The internal electrode 103 in the column is identified as the sampling internal electrode SP8, and the internal electrode 103 in the column on the other end side in the X-axis direction is identified as the sampling internal electrode SP9.

内部電極位置取得工程S3において、制御装置2は、サンプリング内部電極SP1〜SP9を特定した後、各サンプリング内部電極SP1〜SP9の座標をそれぞれ取得する。具体的には、図5に示すように、制御装置2は、サンプリング内部電極SP4,SP5,SP6の両側の長辺の中点における座標(x1,y1)及び座標(x2,y2)を取得すると共に、両側の短辺の中点における座標(x3,y3)及び座標(x4,y4)を取得する。制御装置2は、図示されないサンプリング内部電極SP1,SP2,SP3,SP7,SP8,SP9についても座標(x1,y1)、(x2,y2)、(x3,y3)、(x4,y4)を取得する。これによって、制御装置2は、各サンプリング内部電極SP1〜SP9の平面方向におけるそれぞれの位置を取得することができる。   In the internal electrode position acquisition step S3, after specifying the sampling internal electrodes SP1 to SP9, the control device 2 acquires the coordinates of the sampling internal electrodes SP1 to SP9, respectively. Specifically, as shown in FIG. 5, the control device 2 acquires the coordinates (x1, y1) and coordinates (x2, y2) at the midpoints of the long sides on both sides of the sampling internal electrodes SP4, SP5, SP6. At the same time, the coordinates (x3, y3) and coordinates (x4, y4) at the midpoint of the short sides on both sides are acquired. The control device 2 obtains coordinates (x1, y1), (x2, y2), (x3, y3), (x4, y4) for sampling internal electrodes SP1, SP2, SP3, SP7, SP8, SP9 (not shown). . Thereby, the control apparatus 2 can acquire each position in the plane direction of each sampling internal electrode SP1-SP9.

内部電極位置取得工程S3の後、切断予定ライン決定工程S4が行われる。切断予定ライン決定工程S4において、制御装置2は、切断装置6で切断する予定位置を示す切断予定ラインCL(図2参照)を決定する。切断予定ラインCLは、X軸線方向に複数本配列されており、それぞれの内部電極103同士の間を通過するように配置される。図2に示す切断予定ラインCLを設定する場合、切断予定ラインCLの配列方向であるX軸線方向が請求項における「第一の方向」に該当し、切断予定ラインの配列方向と直交する平面方向であるY軸線方向が請求項における「第二の方向」に該当する。制御装置2は、X軸線方向に配列される切断予定ラインを決定した後、Y軸線方向に配列される切断予定ラインも決定する。なお、Y軸線方向に配列される切断予定ラインCLを設定する場合、切断予定ラインCLの配列方向であるY軸線方向が請求項における「第一の方向」に該当し、切断予定ラインの配列方向と直交する平面方向であるX軸線方向が請求項における「第二の方向」に該当する。   After the internal electrode position acquisition step S3, a scheduled cutting line determination step S4 is performed. In the planned cutting line determination step S4, the control device 2 determines a planned cutting line CL (see FIG. 2) indicating a planned position to be cut by the cutting device 6. A plurality of cutting lines CL are arranged in the X-axis direction, and are arranged so as to pass between the internal electrodes 103. When the planned cutting line CL shown in FIG. 2 is set, the X-axis direction that is the arrangement direction of the planned cutting line CL corresponds to the “first direction” in the claims, and the plane direction is orthogonal to the arrangement direction of the planned cutting line The Y-axis direction that corresponds to “second direction” in the claims corresponds. After determining the scheduled cutting line arranged in the X-axis direction, the control device 2 also determines the scheduled cutting line arranged in the Y-axis direction. When setting the planned cutting line CL arranged in the Y-axis direction, the Y-axis direction that is the arranging direction of the planned cutting line CL corresponds to the “first direction” in the claims, and the arrangement direction of the planned cutting line The X-axis direction which is a plane direction orthogonal to the “second direction” in the claims corresponds to the “second direction” in the claims.

切断予定ラインCLは、切断基準位置、切断間隔、及び切断角度の三つのパラメータから構成されている。切断基準位置とは、複数の切断予定ラインCLのうち、基準となる一本の基準切断予定ラインCLBの位置座標である。切断基準位置を示す基準切断予定ラインCLBの位置が移動すると、それに伴って複数の切断予定ラインCL全体が移動する。本実施形態では、中央位置における切断予定ラインCLを基準切断予定ラインCLBとして設定する。切断間隔とは、切断予定ラインCL同士の間隔を示している。切断角度とは、切断予定ラインCLの平面方向における角度を示している。本実施形態では、切断予定ラインCLのY軸線に対する傾斜角度を切断角度とする。   The planned cutting line CL is composed of three parameters: a cutting reference position, a cutting interval, and a cutting angle. The cutting reference position is a position coordinate of one reference cutting planned line CLB serving as a reference among the plurality of cutting planned lines CL. When the position of the reference scheduled cutting line CLB indicating the cutting reference position moves, the entire plurality of scheduled cutting lines CL move accordingly. In the present embodiment, the scheduled cutting line CL at the center position is set as the reference scheduled cutting line CLB. The cutting interval indicates the interval between the scheduled cutting lines CL. The cutting angle indicates an angle in the plane direction of the planned cutting line CL. In the present embodiment, an inclination angle of the planned cutting line CL with respect to the Y axis is defined as a cutting angle.

ここで、切断予定ライン決定工程S4の具体的な内容について図4を参照して説明する。図4は、図3に示す切断予定ライン決定工程の工程内容を示すフロー図である。図4に示す各工程は、制御装置2の内部で演算処理を行うことによって実行される工程である。図4に示すように、切断予定ライン決定工程S4においては、まず切断予定ライン設定工程S10が行われる。切断予定ライン設定工程S10では、制御装置2は、切断予定ラインCLの各パラメータに対して、暫定的な設定値を設定する。具体的には、制御装置2は、切断基準位置の設定値Xの初期値として0(X軸線方向における中心位置)を設定し、切断間隔の設定値Yの初期値として所定の設計値(対象となる積層体100の内部電極103同士の間隔から、任意に設定することができる)を設定し、切断角度の設定値Zの初期値として0(X軸線方向と平行をなす)を設定する。   Here, specific contents of the scheduled cutting line determination step S4 will be described with reference to FIG. FIG. 4 is a flowchart showing the process contents of the scheduled cutting line determination process shown in FIG. Each process shown in FIG. 4 is a process executed by performing arithmetic processing inside the control device 2. As shown in FIG. 4, in the planned cutting line determination step S4, a planned cutting line setting step S10 is first performed. In the scheduled cutting line setting step S10, the control device 2 sets a provisional set value for each parameter of the scheduled cutting line CL. Specifically, the control device 2 sets 0 (center position in the X-axis direction) as the initial value of the setting value X of the cutting reference position, and a predetermined design value (target) as the initial value of the setting value Y of the cutting interval. Can be set arbitrarily from the interval between the internal electrodes 103 of the laminate 100 to be set), and 0 (parallel to the X-axis direction) is set as the initial value of the setting value Z of the cutting angle.

切断予定ライン設定工程S10の後、切断歩留まり推定工程S12が行われる。切断歩留まり推定工程S12において、制御装置2は、切断予定ラインCLの各パラメータのうち、切断間隔の値を設定値Yで固定し、切断角度の値を設定値Zで固定した状態で、切断基準位置の値を変化させて、切断基準位置の各値における切断歩留まりを演算することによって、切断歩留まりを推定する。具体的には、制御装置2は、切断基準位置の値を設定値Xを基準に目盛幅aずつ変化させて、切断基準位置の値=X,X±a,X±2a,X±3a,…,X±na,…,X±Naと変化させ、各値における切断歩留まりを推定する。   After the scheduled cutting line setting step S10, a cutting yield estimation step S12 is performed. In the cutting yield estimation step S12, the control device 2 fixes the cutting reference value with the cutting interval value fixed at the set value Y and the cutting angle value fixed at the setting value Z among the parameters of the scheduled cutting line CL. The cutting yield is estimated by changing the position value and calculating the cutting yield at each value of the cutting reference position. Specifically, the control device 2 changes the value of the cutting reference position by the scale width a with respect to the set value X, and the values of the cutting reference position = X, X ± a, X ± 2a, X ± 3a, .., X ± na,..., X ± Na, and the cutting yield at each value is estimated.

切断歩留まり推定工程S12において、制御装置2は、切断予定ラインCLで切断した場合に、各サンプリング内部電極と切断予定ラインCLとが重なるかどうかを演算し、重ならないサンプリング内部電極をOK品と判定し、重なるサンプリング内部電極をNG品と判定する。制御装置2は、サンプリング内部電極のうち、OK品とNG品の割合を演算することによって、切断歩留まりを推定する。   In the cutting yield estimation step S12, the control device 2 calculates whether or not each sampling internal electrode and the scheduled cutting line CL overlap when cutting at the planned cutting line CL, and determines that the sampling internal electrode that does not overlap is an OK product. The overlapping sampling internal electrodes are determined as NG products. The control device 2 estimates the cutting yield by calculating the ratio of the OK product and the NG product among the sampling internal electrodes.

切断歩留まりの推定について、更に具体的に説明する。図6は、サンプリング内部電極SP4,SP5,SP6付近を拡大すると共に、切断基準位置の値を変化させた切断予定ラインを描いた図である。図6には、切断基準位置の値を設定値Xとした場合の基準切断予定ラインCLBと、その他の切断予定ラインCL1,CL2,CL3,CL4,CL5が示されている。更に、図6には、切断基準位置の値をX−naとした場合の基準切断予定ラインCLB及び切断予定ラインCL1〜CL5が一点鎖線で示され、切断基準位置の値をX+naとした場合の基準切断予定ラインCLB及び切断予定ラインCL1〜CL5が点線で示されている。なお、切断基準位置の値をX±a,X±2a,X±3a,…,X±(n−1)a,X±(n+1)a,…,X±Naとした場合の基準切断予定ラインCLB及び切断予定ラインCL1〜CL5は省略されている。   The estimation of the cutting yield will be described more specifically. FIG. 6 is a diagram illustrating a cutting planned line in which the vicinity of the sampling internal electrodes SP4, SP5 and SP6 is enlarged and the value of the cutting reference position is changed. FIG. 6 shows a reference cutting scheduled line CLB when the value of the cutting reference position is a set value X, and other cutting scheduled lines CL1, CL2, CL3, CL4, and CL5. Further, in FIG. 6, the reference cutting scheduled line CLB and the cutting scheduled lines CL1 to CL5 when the value of the cutting reference position is X-na are shown by alternate long and short dash lines, and the value of the cutting reference position is X + na. The reference cutting scheduled line CLB and the cutting scheduled lines CL1 to CL5 are indicated by dotted lines. In addition, the reference cutting schedule when the values of the cutting reference positions are X ± a, X ± 2a, X ± 3a,..., X ± (n−1) a, X ± (n + 1) a,. The line CLB and the scheduled cutting lines CL1 to CL5 are omitted.

図6に示す例においては、切断基準位置の値をXとした場合(切断予定ラインは実線で示すものとなる)、基準切断予定ラインCLBと切断予定ラインCL3との間にサンプリング内部電極SP5が、重なることなく存在しているため、サンプリング内部電極SP5はOK品と判定される。切断予定ラインCL1と切断予定ラインCL2との間にサンプリング内部電極SP4が重なることなく存在しているため、サンプリング内部電極SP4はOK品と判定される。切断予定ラインCL4と切断予定ラインCL5との間にサンプリング内部電極SP6が重なることなく存在しているため、サンプリング内部電極SP6はOK品と判定される。切断基準位置の値をX−naとした場合(切断予定ラインは一点鎖線で示すものとなる)、基準切断予定ラインCLBと切断予定ラインCL3との間にサンプリング内部電極SP5が、重なることなく存在しているため、サンプリング内部電極SP5はOK品と判定される。切断予定ラインCL2とサンプリング内部電極SP4が重なるため、サンプリング内部電極SP4はNG品と判定される。切断予定ラインCL4と切断予定ラインCL5との間にサンプリング内部電極SP6が重なることなく存在しているため、サンプリング内部電極SP6はOK品と判定される。切断基準位置の値をX+naとした場合(切断予定ラインは点線で示すものとなる)、基準切断予定ラインCLBがサンプリング内部電極SP5に重なるため、サンプリング内部電極SP5はNG品と判定される。切断予定ラインCL1と切断予定ラインCL2との間にサンプリング内部電極SP4が重なることなく存在しているため、サンプリング内部電極SP4はOK品と判定される。切断予定ラインCL4とサンプリング内部電極SP6が重なるため、サンプリング内部電極SP6はNG品と判定される。サンプリング内部電極SP1,SP2,SP3,SP7,SP8,SP9についても、切断予定ラインと重なるかどうかによってOK品とNG品の判定がなされる。   In the example shown in FIG. 6, when the value of the cutting reference position is X (the scheduled cutting line is indicated by a solid line), the sampling internal electrode SP5 is provided between the reference scheduled cutting line CLB and the scheduled cutting line CL3. Therefore, the sampling internal electrode SP5 is determined to be an OK product. Since the sampling internal electrode SP4 exists without overlapping between the planned cutting line CL1 and the planned cutting line CL2, the sampling internal electrode SP4 is determined to be an OK product. Since the sampling internal electrode SP6 exists between the scheduled cutting line CL4 and the planned cutting line CL5 without overlapping, the sampling internal electrode SP6 is determined to be an OK product. When the value of the cutting reference position is X-na (the cutting planned line is indicated by a one-dot chain line), the sampling internal electrode SP5 exists between the reference cutting planned line CLB and the cutting planned line CL3 without overlapping. Therefore, the sampling internal electrode SP5 is determined to be an OK product. Since the scheduled cutting line CL2 and the sampling internal electrode SP4 overlap, the sampling internal electrode SP4 is determined to be an NG product. Since the sampling internal electrode SP6 exists between the scheduled cutting line CL4 and the planned cutting line CL5 without overlapping, the sampling internal electrode SP6 is determined to be an OK product. When the value of the cutting reference position is X + na (the planned cutting line is indicated by a dotted line), the reference cutting planned line CLB overlaps the sampling internal electrode SP5, so the sampling internal electrode SP5 is determined to be an NG product. Since the sampling internal electrode SP4 exists without overlapping between the planned cutting line CL1 and the planned cutting line CL2, the sampling internal electrode SP4 is determined to be an OK product. Since the scheduled cutting line CL4 and the sampling internal electrode SP6 overlap, the sampling internal electrode SP6 is determined to be an NG product. Sampling internal electrodes SP1, SP2, SP3, SP7, SP8, and SP9 are also judged as OK or NG depending on whether they overlap with the line to be cut.

サンプリング内部電極SP1〜SP9についてのOK品とNG品の判定を行った後、制御装置2は、サンプリング内部電極SP1〜SP9のOK品とNG品の判定結果に基づいて、積層体100を複数のブロックに分割したNGパターンが得られる。得られたNGパターンに基づいて、切断歩留まりを演算することができる。制御装置2は、図7に示すように、積層体100をブロックBL1〜BL9の九ブロックに分割し、各ブロックがNG品の存在する領域であるかを判定する。具体的には、制御装置2は、対応するブロック内に存在するサンプリング内部電極がNG品であるか否かによって、当該ブロックがNG領域であるか否かの判定を行う。制御装置2は、サンプリング内部電極SP1がNG品であれば、ブロックBL1がNG領域であると判定する。制御装置2は、サンプリング内部電極SP2がNG品であれば、ブロックBL2がNG領域であると判定する。制御装置2は、サンプリング内部電極SP3がNG品であれば、ブロックBL3がNG領域であると判定する。制御装置2は、サンプリング内部電極SP4がNG品であれば、ブロックBL4がNG領域であると判定する。制御装置2は、サンプリング内部電極SP5がNG品であれば、ブロックBL5がNG領域であると判定する。制御装置2は、サンプリング内部電極SP6がNG品であれば、ブロックBL6がNG領域であると判定する。制御装置2は、サンプリング内部電極SP7がNG品であれば、ブロックBL7がNG領域であると判定する。制御装置2は、サンプリング内部電極SP8がNG品であれば、ブロックBL8がNG領域であると判定する。制御装置2は、サンプリング内部電極SP9がNG品であれば、ブロックBL9がNG領域であると判定する。図7(a)に示す例では、全てのサンプリング内部電極SP1〜SP9がOK品であり、制御装置2は、ブロックBL1〜BL9の全てがOK領域であるNGパターンを作成し、このときの切断歩留まりを100%であると演算する。図7(b)に示す例では、サンプリング内部電極SP9のみがNG品であり、制御装置2は、ブロックBL9のみがNG領域であるNGパターンを作成し、このときの切断歩留まりを88.9%であると演算する。図7(c)に示す例では、サンプリング内部電極SP1,SP9のみがNG品であり、制御装置2は、ブロックBL1,BL9のみがNG領域であるNGパターンを作成し、このときの切断歩留まりを77.8%であると演算する。   After determining the OK product and the NG product for the sampling internal electrodes SP1 to SP9, the control device 2 determines the plurality of stacked bodies 100 based on the determination results of the OK and NG products for the sampling internal electrodes SP1 to SP9. An NG pattern divided into blocks is obtained. Based on the obtained NG pattern, the cutting yield can be calculated. As shown in FIG. 7, the control device 2 divides the stacked body 100 into nine blocks BL1 to BL9, and determines whether each block is an area where NG products exist. Specifically, the control device 2 determines whether or not the block is in the NG region based on whether or not the sampling internal electrode existing in the corresponding block is an NG product. If the sampling internal electrode SP1 is an NG product, the control device 2 determines that the block BL1 is in the NG region. If the sampling internal electrode SP2 is an NG product, the control device 2 determines that the block BL2 is in the NG region. If the sampling internal electrode SP3 is an NG product, the control device 2 determines that the block BL3 is in the NG region. If the sampling internal electrode SP4 is an NG product, the control device 2 determines that the block BL4 is in the NG region. If the sampling internal electrode SP5 is an NG product, the control device 2 determines that the block BL5 is an NG region. If the sampling internal electrode SP6 is an NG product, the control device 2 determines that the block BL6 is in the NG region. If the sampling internal electrode SP7 is an NG product, the control device 2 determines that the block BL7 is in the NG region. If the sampling internal electrode SP8 is an NG product, the control device 2 determines that the block BL8 is in the NG region. If the sampling internal electrode SP9 is an NG product, the control device 2 determines that the block BL9 is in the NG region. In the example shown in FIG. 7A, all the sampling internal electrodes SP1 to SP9 are OK products, and the control device 2 creates an NG pattern in which all of the blocks BL1 to BL9 are OK regions, and cutting at this time The yield is calculated to be 100%. In the example shown in FIG. 7B, only the sampling internal electrode SP9 is an NG product, and the control device 2 creates an NG pattern in which only the block BL9 is an NG region, and the cutting yield at this time is 88.9%. It is calculated that In the example shown in FIG. 7C, only the sampling internal electrodes SP1 and SP9 are NG products, and the control device 2 creates an NG pattern in which only the blocks BL1 and BL9 are NG regions, and the cutting yield at this time is shown. It is calculated to be 77.8%.

制御装置2は、切断基準位置の値=X,X±a,X±2a,X±3a,…,X±na,…,X±Naと変化させ、全ての値についてのサンプリング内部電極SP1〜SP9の判定、NGパターンの作成、及び切断歩留まりの演算を行う。これによって、制御装置2は、図8に示す切断歩留まりを示すグラフを取得する。図8に示すグラフは、横軸に切断基準位置の値が示され、縦軸に切断歩留まりが示されており、切断基準位置の各値に対応する切断歩留まりがプロットされている。制御装置2が、このようなグラフを取得して、切断歩留まり推定工程S12が終了する。   The control device 2 changes the cutting reference position values = X, X ± a, X ± 2a, X ± 3a,..., X ± na,. SP9 is determined, NG pattern is created, and cutting yield is calculated. Thereby, the control apparatus 2 acquires the graph which shows the cutting yield shown in FIG. In the graph shown in FIG. 8, the value of the cutting reference position is shown on the horizontal axis, the cutting yield is shown on the vertical axis, and the cutting yield corresponding to each value of the cutting reference position is plotted. The control device 2 acquires such a graph, and the cutting yield estimation step S12 ends.

図4へ戻り、切断歩留まり推定工程S12の後、切断予定ライン最適化工程S14が行われる。切断予定ライン最適化工程S14では、切断歩留まり推定工程S12で推定された推定結果に基づき、切断基準位置の値の最適化を行うことによって、切断予定ラインCLの最適化を行う。具体的には、切断歩留まり推定工程S12で得られたグラフに基づいて、切断基準位置の最適値を演算する。図8に示す例においては、制御装置2は、切断歩留まりを100%とすることのできる切断基準位置の値の最大値Xmaxと最小値Xminを取得するとともに、最大値Xmaxと最小値Xminとの間の中間の値(Xmax+Xmin)/2を切断基準位置の最適値Xmとして取得する。最適値Xmを取得して、切断予定ライン最適化工程S14は終了する。   Returning to FIG. 4, after the cutting yield estimation step S12, a scheduled cutting line optimization step S14 is performed. In the planned cutting line optimization step S14, the planned cutting line CL is optimized by optimizing the value of the cutting reference position based on the estimation result estimated in the cutting yield estimation step S12. Specifically, the optimum value of the cutting reference position is calculated based on the graph obtained in the cutting yield estimation step S12. In the example illustrated in FIG. 8, the control device 2 acquires the maximum value Xmax and the minimum value Xmin of the value of the cutting reference position that can set the cutting yield to 100%, and the maximum value Xmax and the minimum value Xmin. An intermediate value (Xmax + Xmin) / 2 is acquired as the optimum value Xm of the cutting reference position. The optimum value Xm is acquired, and the scheduled cutting line optimization step S14 ends.

図4へ戻り、切断予定ライン最適化工程S14の後、切断予定ライン設定工程S16が行われる。切断予定ライン設定工程S16において、制御装置2は、切断予定ライン最適化工程S14で取得された最適値Xmを切断基準位置の設定値に代入することによって、新たな切断ラインを設定する。なお、切断角度の設定値Zは0であり、切断間隔の設定値Yは設計値である。   Returning to FIG. 4, a scheduled cutting line setting step S16 is performed after the planned cutting line optimization step S14. In the planned cutting line setting step S16, the control device 2 sets a new cutting line by substituting the optimum value Xm acquired in the planned cutting line optimization step S14 into the setting value of the cutting reference position. Note that the setting value Z of the cutting angle is 0, and the setting value Y of the cutting interval is a design value.

切断予定ライン設定工程S16の後、切断歩留まり推定工程S18が行われる。切断歩留まり推定工程S18において、制御装置2は、切断予定ラインCLの各パラメータのうち、切断間隔の値を設定値Yで固定し、切断基準位置の値を設定値X(S16で設定した最適値Xm)で固定した状態で、切断角度の値を変化させて、切断角度の各値における切断歩留まりを演算することによって、切断歩留まりを推定する。具体的には、制御装置2は、切断角度の値を設定値Zを基準に目盛幅bずつ変化させて、切断角度の値=Z,Z±b,Z±2b,Z±3b,…,Z±nb,…,Z±Nbと変化させ、各値における切断歩留まりを推定する。   After the scheduled cutting line setting step S16, a cutting yield estimation step S18 is performed. In the cutting yield estimation step S18, the control device 2 fixes the cutting interval value at the set value Y among the parameters of the scheduled cutting line CL, and sets the cutting reference position value to the set value X (the optimum value set in S16). Xm), the cutting yield is estimated by changing the cutting angle value and calculating the cutting yield at each cutting angle value. Specifically, the control device 2 changes the value of the cutting angle in increments of b based on the set value Z, and the values of the cutting angle = Z, Z ± b, Z ± 2b, Z ± 3b,. Z ± nb,..., Z ± Nb, and the cutting yield at each value is estimated.

切断角度を変化させた場合の切断歩留まりの推定について、更に具体的に説明する。図9は、サンプリング内部電極SP4,SP5,SP6付近を拡大すると共に、切断角度の値を変化させた切断予定ラインを描いた図である。図9には、切断角度の値を設定値Zとした場合の基準切断予定ラインCLB、その他の切断予定ラインCL1,CL2,CL3,CL4,CL5が示されている。更に、図9には、切断角度の値をZ−nbとした場合の基準切断予定ラインCLB及び切断予定ラインCL1〜CL5が一点鎖線で示され、切断角度の値をZ+nbとした場合の基準切断予定ラインCLB及び切断予定ラインCL1〜CL5が点線で示されている。なお、切断角度の値をZ±b,Z±2b,Z±3b,…,Z±(n−1)b,Z±(n+1)b,…,Z±Nbとした場合の基準切断予定ラインCLB及び切断予定ラインCL1〜CL5は省略されている。   The estimation of the cutting yield when the cutting angle is changed will be described more specifically. FIG. 9 is a diagram illustrating a cutting planned line in which the vicinity of the sampling internal electrodes SP4, SP5 and SP6 is enlarged and the value of the cutting angle is changed. FIG. 9 shows the reference scheduled cutting line CLB and the other scheduled cutting lines CL1, CL2, CL3, CL4, and CL5 when the value of the cutting angle is the set value Z. Further, in FIG. 9, the reference cutting scheduled line CLB and the cutting scheduled lines CL1 to CL5 when the value of the cutting angle is Z-nb are indicated by alternate long and short dash lines, and the reference cutting when the value of the cutting angle is Z + nb. The scheduled line CLB and the scheduled cutting lines CL1 to CL5 are indicated by dotted lines. Reference cutting scheduled line when the values of the cutting angles are Z ± b, Z ± 2b, Z ± 3b,..., Z ± (n−1) b, Z ± (n + 1) b,. CLB and scheduled cutting lines CL1 to CL5 are omitted.

図9に示す例においては、切断角度の値をZとした場合(切断予定ラインは実線で示すものとなる)、基準切断予定ラインCLBと切断予定ラインCL3との間にサンプリング内部電極SP5が、重なることなく存在しているため、サンプリング内部電極SP5はOK品と判定される。切断予定ラインCL1と切断予定ラインCL2との間にサンプリング内部電極SP4が重なることなく存在しているため、サンプリング内部電極SP4はOK品と判定される。切断予定ラインCL4と切断予定ラインCL5との間にサンプリング内部電極SP6が重なることなく存在しているため、サンプリング内部電極SP6はOK品と判定される。切断角度の値をZ−nbとした場合(切断予定ラインは一点鎖線で示すものとなる)、基準切断予定ラインCLBと切断予定ラインCL3との間にサンプリング内部電極SP5が、重なることなく存在しているため、サンプリング内部電極SP5はOK品と判定される。切断予定ラインCL2とサンプリング内部電極SP4とが重なっているため、サンプリング内部電極SP4はNG品と判定される。切断予定ラインCL4とサンプリング内部電極SP6とが重なっているため、サンプリング内部電極SP6はNG品と判定される。切断角度の値をZ+nbとした場合(切断予定ラインは点線で示すものとなる)、基準切断予定ラインCLBと切断予定ラインCL3との間にサンプリング内部電極SP5が重なることなく存在しているため、サンプリング内部電極SP5はOK品と判定される。切断予定ラインCL1と切断予定ラインCL2との間にサンプリング内部電極SP4が重なることなく存在しているため、サンプリング内部電極SP4はOK品と判定される。切断予定ラインCL4と切断予定ラインCL5との間にサンプリング内部電極SP6が重なることなく存在しているため、サンプリング内部電極SP6はOK品と判定される。サンプリング内部電極SP1,SP2,SP3,SP7,SP8,SP9についても、切断予定ラインと重なるかどうかによってOK品とNG品の判定がなされる。   In the example shown in FIG. 9, when the value of the cutting angle is Z (the planned cutting line is indicated by a solid line), the sampling internal electrode SP5 is between the reference cutting planned line CLB and the cutting planned line CL3. Since they exist without overlapping, the sampling internal electrode SP5 is determined to be an OK product. Since the sampling internal electrode SP4 exists without overlapping between the planned cutting line CL1 and the planned cutting line CL2, the sampling internal electrode SP4 is determined to be an OK product. Since the sampling internal electrode SP6 exists between the scheduled cutting line CL4 and the planned cutting line CL5 without overlapping, the sampling internal electrode SP6 is determined to be an OK product. When the value of the cutting angle is Z-nb (the scheduled cutting line is indicated by a one-dot chain line), the sampling internal electrode SP5 exists between the reference scheduled cutting line CLB and the scheduled cutting line CL3 without overlapping. Therefore, the sampling internal electrode SP5 is determined to be an OK product. Since the scheduled cutting line CL2 and the sampling internal electrode SP4 overlap, the sampling internal electrode SP4 is determined to be an NG product. Since the scheduled cutting line CL4 and the sampling internal electrode SP6 overlap, the sampling internal electrode SP6 is determined to be NG. When the value of the cutting angle is Z + nb (the planned cutting line is indicated by a dotted line), the sampling internal electrode SP5 exists between the reference cutting planned line CLB and the cutting planned line CL3 without overlapping, Sampling internal electrode SP5 is determined to be an OK product. Since the sampling internal electrode SP4 exists without overlapping between the planned cutting line CL1 and the planned cutting line CL2, the sampling internal electrode SP4 is determined to be an OK product. Since the sampling internal electrode SP6 exists between the scheduled cutting line CL4 and the planned cutting line CL5 without overlapping, the sampling internal electrode SP6 is determined to be an OK product. Sampling internal electrodes SP1, SP2, SP3, SP7, SP8, and SP9 are also judged as OK or NG depending on whether they overlap with the line to be cut.

制御装置2は、切断角度の値=Z,Z±b,Z±2b,Z±3b,…,Z±nb,…,Z±Nbと変化させ、全ての値についてのサンプリング内部電極SP1〜SP9の判定、NGパターンの作成、及び切断歩留まりの演算を行う。これによって、制御装置2は、図10に示す切断歩留まりを示すグラフを取得する。図10に示すグラフは、横軸に切断角度の値が示され、縦軸に切断歩留まりが示されており、切断角度の各値に対応する切断歩留まりがプロットされている。制御装置2が、このようなグラフを取得して、切断歩留まり推定工程S18が終了する。   The control device 2 changes the cutting angle values = Z, Z ± b, Z ± 2b, Z ± 3b,..., Z ± nb,..., Z ± Nb, and sampling internal electrodes SP1 to SP9 for all values. Determination, creation of an NG pattern, and calculation of cutting yield. Thereby, the control apparatus 2 acquires the graph which shows the cutting yield shown in FIG. In the graph shown in FIG. 10, the value of the cutting angle is shown on the horizontal axis, the cutting yield is shown on the vertical axis, and the cutting yield corresponding to each value of the cutting angle is plotted. The control device 2 acquires such a graph, and the cutting yield estimation step S18 ends.

図4へ戻り、切断歩留まり推定工程S18の後、切断予定ライン最適化工程S20が行われる。切断予定ライン最適化工程S20では、切断歩留まり推定工程S18で推定された推定結果に基づき、切断角度の値の最適化を行うことによって、切断予定ラインCLの最適化を行う。具体的には、切断歩留まり推定工程S18で得られたグラフに基づいて、切断角度の最適値を演算する。図10に示す例においては、制御装置2は、切断歩留まりを100%とすることのできる切断角度の値の最大値Zmaxと最小値Zminを取得するとともに、最大値Zmaxと最小値Zminとの間の中間の値(Zmax+Zmin)/2を切断角度の最適値Zmとして取得する。最適値Zmを取得して、切断予定ライン最適化工程S20は終了する。   Returning to FIG. 4, after the cutting yield estimation step S18, a scheduled cutting line optimization step S20 is performed. In the planned cutting line optimization step S20, the planned cutting line CL is optimized by optimizing the value of the cutting angle based on the estimation result estimated in the cutting yield estimation step S18. Specifically, the optimum value of the cutting angle is calculated based on the graph obtained in the cutting yield estimation step S18. In the example illustrated in FIG. 10, the control device 2 acquires the maximum value Zmax and the minimum value Zmin of the cutting angle value at which the cutting yield can be 100%, and between the maximum value Zmax and the minimum value Zmin. (Zmax + Zmin) / 2 is obtained as the optimum value Zm of the cutting angle. The optimum value Zm is acquired, and the scheduled cutting line optimization step S20 ends.

図4へ戻り、切断予定ライン最適化工程の後、切断予定ライン設定工程S22が行われる。切断予定ライン設定工程S22において、制御装置2は、切断予定ライン最適化工程S20で取得された最適値Zmを切断角度の設定値に代入することによって、新たな切断ラインを設定する。なお、切断基準位置の設定値XはXmであり、切断間隔の設定値Yは設計値である。   Returning to FIG. 4, a scheduled cutting line setting step S22 is performed after the planned cutting line optimization step. In the planned cutting line setting step S22, the control device 2 sets a new cutting line by substituting the optimum value Zm acquired in the planned cutting line optimization step S20 into the setting value of the cutting angle. Note that the setting value X of the cutting reference position is Xm, and the setting value Y of the cutting interval is a design value.

切断予定ライン設定工程S22の後、切断歩留まり推定工程S24が行われる。切断歩留まり推定工程S24において、制御装置2は、切断予定ラインCLの各パラメータのうち、切断角度の値を設定値Z(S22で設定した最適値Zm)で固定し、切断基準位置の値を設定値X(S16で設定した最適値Xm)で固定した状態で、切断間隔の値を変化させて、切断間隔の各値における切断歩留まりを演算することによって、切断歩留まりを推定する。具体的には、制御装置2は、切断間隔の値を設定値Yを基準に目盛幅cずつ変化させて、切断間隔の値=Y,Y±c,Y±2c,Y±3c,…,Y±nc,…,Y±Ncと変化させ、各値における切断歩留まりを推定する。   After the scheduled cutting line setting step S22, a cutting yield estimation step S24 is performed. In the cutting yield estimation step S24, the control device 2 fixes the cutting angle value among the parameters of the planned cutting line CL at the set value Z (the optimum value Zm set in S22), and sets the value of the cutting reference position. The cutting yield is estimated by calculating the cutting yield at each value of the cutting interval by changing the value of the cutting interval in a state where the value X (the optimum value Xm set in S16) is fixed. Specifically, the control device 2 changes the value of the cutting interval by the scale width c with reference to the set value Y, and the values of the cutting interval = Y, Y ± c, Y ± 2c, Y ± 3c,. By changing Y ± nc,..., Y ± Nc, the cutting yield at each value is estimated.

切断間隔を変化させた場合の切断歩留まりの推定について、更に具体的に説明する。図11は、サンプリング内部電極SP4,SP5,SP6付近を拡大すると共に、切断間隔の値を変化させた切断予定ラインを描いた図である。図11には、切断間隔の値を設定値Yとした場合の基準切断予定ラインCLB、その他の切断予定ラインCL1,CL2,CL3,CL4,CL5が示されている。更に、図11には、切断間隔の値をY+ncとした場合の基準切断予定ラインCLB及び切断予定ラインCL1〜CL5が点線で示されている。なお、切断間隔の値をY±c,Y±2c,Y±3c,…,Y±(n−1)c,Y−nc,Y±(n+1)c,…,Y±Ncとした場合の基準切断予定ラインCLB及び切断予定ラインCL1〜CL5は省略されている。   The estimation of the cutting yield when the cutting interval is changed will be described more specifically. FIG. 11 is a diagram illustrating a planned cutting line in which the vicinity of the sampling internal electrodes SP4, SP5 and SP6 is enlarged and the value of the cutting interval is changed. FIG. 11 shows the reference scheduled cutting line CLB and the other scheduled cutting lines CL1, CL2, CL3, CL4, and CL5 when the value of the cutting interval is the set value Y. Further, in FIG. 11, the reference cutting scheduled line CLB and the cutting scheduled lines CL1 to CL5 when the value of the cutting interval is Y + nc are indicated by dotted lines. When the values of the cutting intervals are Y ± c, Y ± 2c, Y ± 3c,..., Y ± (n−1) c, Y−nc, Y ± (n + 1) c,. The reference scheduled cutting line CLB and the scheduled cutting lines CL1 to CL5 are omitted.

図11に示す例においては、切断間隔の値をYとした場合(切断予定ラインは実線で示すものとなる)、基準切断予定ラインCLBと切断予定ラインCL3との間にサンプリング内部電極SP5が、重なることなく存在しているため、サンプリング内部電極SP5はOK品と判定される。切断予定ラインCL1とサンプリング内部電極SP4とが重なっているため、サンプリング内部電極SP4はNG品と判定される。切断予定ラインCL4と切断予定ラインCL5との間にサンプリング内部電極SP6が重なることなく存在しているため、サンプリング内部電極SP6はOK品と判定される。切断間隔の値をY+ncとした場合(切断予定ラインは点線で示すものとなる)、基準切断予定ラインCLBと切断予定ラインCL3との間にサンプリング内部電極SP5が重なることなく存在しているため、サンプリング内部電極SP5はOK品と判定される。切断予定ラインCL1と切断予定ラインCL2との間にサンプリング内部電極SP4が重なることなく存在しているため、サンプリング内部電極SP4はOK品と判定される。切断予定ラインCL4と切断予定ラインCL5との間にサンプリング内部電極SP6が重なることなく存在しているため、サンプリング内部電極SP6はOK品と判定される。サンプリング内部電極SP1,SP2,SP3,SP7,SP8,SP9についても、切断予定ラインと重なるかどうかによってOK品とNG品の判定がなされる。   In the example shown in FIG. 11, when the value of the cutting interval is Y (the cutting planned line is indicated by a solid line), the sampling internal electrode SP5 is between the reference cutting planned line CLB and the cutting planned line CL3. Since they exist without overlapping, the sampling internal electrode SP5 is determined to be an OK product. Since the scheduled cutting line CL1 and the sampling internal electrode SP4 overlap, the sampling internal electrode SP4 is determined to be an NG product. Since the sampling internal electrode SP6 exists between the scheduled cutting line CL4 and the planned cutting line CL5 without overlapping, the sampling internal electrode SP6 is determined to be an OK product. When the value of the cutting interval is Y + nc (the scheduled cutting line is indicated by a dotted line), the sampling internal electrode SP5 exists without overlapping between the reference scheduled cutting line CLB and the planned cutting line CL3. Sampling internal electrode SP5 is determined to be an OK product. Since the sampling internal electrode SP4 exists without overlapping between the planned cutting line CL1 and the planned cutting line CL2, the sampling internal electrode SP4 is determined to be an OK product. Since the sampling internal electrode SP6 exists between the scheduled cutting line CL4 and the planned cutting line CL5 without overlapping, the sampling internal electrode SP6 is determined to be an OK product. Sampling internal electrodes SP1, SP2, SP3, SP7, SP8, and SP9 are also judged as OK or NG depending on whether they overlap with the line to be cut.

制御装置2は、切断間隔の値=Y,Y±c,Y±2c,Y±3c,…,Y±nc,…,Y±Ncと変化させ、全ての値についてのサンプリング内部電極SP1〜SP9の判定、NGパターンの作成、及び切断歩留まりの演算を行う。これによって、制御装置2は、図12に示す切断歩留まりを示すグラフを取得する。図12に示すグラフは、横軸に切断間隔の値が示され、縦軸に切断歩留まりが示されており、切断間隔の各値に対応する切断歩留まりがプロットされている。制御装置2が、このようなグラフを取得して、切断歩留まり推定工程S24が終了する。   The control device 2 changes the cutting interval values = Y, Y ± c, Y ± 2c, Y ± 3c,..., Y ± nc,..., Y ± Nc, and sampling internal electrodes SP1 to SP9 for all values. Determination, creation of an NG pattern, and calculation of cutting yield. Thereby, the control apparatus 2 acquires the graph which shows the cutting yield shown in FIG. In the graph shown in FIG. 12, the horizontal axis indicates the value of the cutting interval, the vertical axis indicates the cutting yield, and the cutting yield corresponding to each value of the cutting interval is plotted. The control device 2 acquires such a graph, and the cutting yield estimation step S24 ends.

図4へ戻り、切断歩留まり推定工程S24の後、切断予定ライン最適化工程S26が行われる。切断予定ライン最適化工程S26では、切断歩留まり推定工程S24で推定された推定結果に基づき、切断間隔の値の最適化を行うことによって、切断予定ラインCLの最適化を行う。具体的には、切断歩留まり推定工程S24で得られたグラフに基づいて、切断間隔の最適値を演算する。図12に示す例においては、制御装置2は、切断歩留まりを100%とすることのできる切断間隔の値の最大値Ymaxと最小値Yminを取得するとともに、最大値Ymaxと最小値Yminとの間の中間の値(Ymax+Ymin)/2を切断基準位置の最適値Ymとして取得する。最適値Ymを取得して、切断予定ライン最適化工程S26は終了する。   Returning to FIG. 4, after the cutting yield estimation step S24, a scheduled cutting line optimization step S26 is performed. In the scheduled cutting line optimization step S26, the scheduled cutting line CL is optimized by optimizing the value of the cutting interval based on the estimation result estimated in the cutting yield estimating step S24. Specifically, the optimum value of the cutting interval is calculated based on the graph obtained in the cutting yield estimation step S24. In the example shown in FIG. 12, the control device 2 acquires the maximum value Ymax and the minimum value Ymin of the value of the cutting interval that can set the cutting yield to 100%, and between the maximum value Ymax and the minimum value Ymin. (Ymax + Ymin) / 2 is obtained as the optimum value Ym of the cutting reference position. The optimum value Ym is acquired, and the scheduled cutting line optimization step S26 ends.

図4へ戻り、切断予定ライン最適化工程の後、切断予定ライン設定工程S28が行われる。切断予定ライン設定工程S28において、制御装置2は、切断予定ライン最適化工程S26で取得された最適値Ymを切断間隔の設定値に代入することによって、新たな切断予定ラインを設定する。なお、切断基準位置の設定値XはXmであり、切断角度の設定値ZはZmである。   Returning to FIG. 4, the scheduled cutting line setting step S <b> 28 is performed after the planned cutting line optimization step. In the planned cutting line setting step S28, the control device 2 sets a new planned cutting line by substituting the optimum value Ym acquired in the planned cutting line optimization step S26 into the setting value of the cutting interval. The cutting reference position setting value X is Xm, and the cutting angle setting value Z is Zm.

切断予定ライン設定工程S28の後、更に各パラメータを最適化すべく切断予定ライン最適化反復工程S30が実行される。切断予定ライン最適化反復工程S30は、図13に示すように、切断基準位置についての切断歩留まり推定工程S40から開始される。切断歩留まり推定工程S40では、制御装置2は、図4の切断歩留まり推定工程S12と同様の処理を実行する。切断歩留まり推定工程S40が終わると、切断基準位置についての切断予定ライン最適化工程S42が行われる。切断予定ライン最適化工程S42では、制御装置2は、図4の切断予定ライン最適化工程S14と同様の処理を実行する。切断予定ライン最適化工程S42が終了して切断基準位置についての最適値Xmが得られると、制御装置2は、現在切断基準位置の設定値として設定されている値Xと、切断予定ライン最適化工程S42で取得された切断基準位置の最適値Xmとが同じ値であるか否かを判定する最適値判定工程S44を行う。   After the scheduled cutting line setting step S28, a scheduled cutting line optimization repeating step S30 is executed to further optimize each parameter. As shown in FIG. 13, the scheduled cutting line optimization iterative process S30 is started from a cutting yield estimation process S40 for the cutting reference position. In the cutting yield estimation step S40, the control device 2 executes the same process as in the cutting yield estimation step S12 in FIG. When the cutting yield estimation step S40 ends, a scheduled cutting line optimization step S42 for the cutting reference position is performed. In the planned cutting line optimization step S42, the control device 2 executes the same process as in the planned cutting line optimization step S14 of FIG. When the cutting-scheduled line optimization step S42 ends and the optimum value Xm for the cutting reference position is obtained, the control device 2 optimizes the value X that is currently set as the setting value for the cutting reference position and the cutting-scheduled line optimization. An optimum value determination step S44 for determining whether or not the optimum value Xm of the cutting reference position acquired in step S42 is the same value is performed.

最適値判定工程S44において、制御装置2は、設定値Xと最適値Xmとが同じ値であると判定すると、十分に最適な切断予定ラインを得られたと判断し、切断予定ライン決定工程S62へ移行する。切断予定ライン決定工程S62では、制御装置2は、切断予定ラインのパラメータのうち、切断基準位置の値を切断予定ライン最適化工程S42で取得された最適値Xmに決定し、切断間隔の値を既に設定されている設定値Yに決定し、切断角度の値を既に設定されている設定値Zに決定する。切断予定ライン決定工程S62が終了すると、図13に示す切断予定ライン最適化反復工程が終了し、図4の処理へ戻る。   In the optimum value determining step S44, when the control device 2 determines that the set value X and the optimum value Xm are the same value, the controller 2 determines that a sufficiently optimal scheduled cutting line has been obtained, and proceeds to the scheduled cutting line determining step S62. Transition. In the planned cutting line determination step S62, the control device 2 determines the value of the cutting reference position among the parameters of the planned cutting line as the optimum value Xm acquired in the planned cutting line optimization step S42, and sets the value of the cutting interval. The set value Y that has already been set is determined, and the value of the cutting angle is determined to be the set value Z that has already been set. When the scheduled cutting line determination step S62 ends, the scheduled cutting line optimization iteration step shown in FIG. 13 ends, and the process returns to the process of FIG.

一方、最適値判定工程S44において、制御装置2は、設定値Xと最適値Xmとが異なる値であると判定すると、十分に最適な切断予定ラインを得られていないと判断し、切断予定ライン設定工程S46へ移行する。切断予定ライン設定工程S46において、制御装置2は、切断予定ライン設定工程S16と同様の処理を実行する。切断予定ライン設定工程S46が終わると、切断角度についての切断歩留まり推定工程S48が行われる。切断歩留まり推定工程S48では、制御装置2は、図4の切断歩留まり推定工程S18と同様の処理を実行する。切断歩留まり推定工程S48が終わると、切断角度についての切断予定ライン最適化工程S50が行われる。切断予定ライン最適化工程S50では、制御装置2は、図4の切断予定ライン最適化工程S20と同様の処理を実行する。切断予定ライン最適化工程S50が終了して切断角度についての最適値Zmが得られると、制御装置2は、現在切断角度の設定値として設定されている値Zと、切断予定ライン最適化工程S50で取得された切断角度の最適値Zmとが同じ値であるか否かを判定する最適値判定工程S52を行う。   On the other hand, in the optimal value determination step S44, when the control device 2 determines that the set value X and the optimal value Xm are different values, the control device 2 determines that a sufficiently optimal cutting scheduled line has not been obtained, and the cutting planned line The process proceeds to the setting step S46. In the scheduled cutting line setting step S46, the control device 2 executes the same process as in the scheduled cutting line setting step S16. When the planned cutting line setting step S46 is completed, a cutting yield estimation step S48 for the cutting angle is performed. In the cutting yield estimation step S48, the control device 2 executes the same process as in the cutting yield estimation step S18 of FIG. When the cutting yield estimation step S48 is completed, a scheduled cutting line optimization step S50 for the cutting angle is performed. In the planned cutting line optimization step S50, the control device 2 executes the same process as in the planned cutting line optimization step S20 of FIG. When the optimum cutting line optimization step S50 is completed and the optimum value Zm for the cutting angle is obtained, the control device 2 sets the value Z that is currently set as the setting value of the cutting angle and the scheduled cutting line optimization step S50. An optimum value determination step S52 is performed to determine whether or not the optimum value Zm of the cutting angle acquired in step S1 is the same value.

最適値判定工程S52において、制御装置2は、設定値Zと最適値Zmとが同じ値であると判定すると、十分に最適な切断予定ラインを得られたと判断し、切断予定ライン決定工程S62へ移行する。切断予定ライン決定工程S62では、制御装置2は、切断予定ラインのパラメータのうち、切断角度の値を切断予定ライン最適化工程S50で取得された最適値Zmに決定し、切断間隔の値を既に設定されている設定値Yに決定し、切断基準位置の値を既に設定されている設定値Xに決定する。切断予定ライン決定工程S62が終了すると、図13に示す切断予定ライン最適化反復工程が終了し、図4の処理へ戻る。   In the optimal value determination step S52, when the control device 2 determines that the set value Z and the optimal value Zm are the same value, it determines that a sufficiently optimal cutting scheduled line has been obtained, and proceeds to the cutting scheduled line determination step S62. Transition. In the planned cutting line determination step S62, the control device 2 determines the value of the cutting angle among the parameters of the planned cutting line as the optimum value Zm acquired in the planned cutting line optimization step S50, and already sets the value of the cutting interval. The set value Y that has been set is determined, and the value of the cutting reference position is determined to be the set value X that has already been set. When the scheduled cutting line determination step S62 ends, the scheduled cutting line optimization iteration step shown in FIG. 13 ends, and the process returns to the process of FIG.

一方、最適値判定工程S52において、制御装置2は、設定値Zと最適値Zmとが異なる値であると判定すると、十分に最適な切断予定ラインを得られていないと判断し、切断予定ライン設定工程S54へ移行する。切断予定ライン設定工程S54において、制御装置2は、切断予定ライン設定工程S22と同様の処理を実行する。切断予定ライン設定工程S54が終わると、切断間隔についての切断歩留まり推定工程S56が行われる。切断歩留まり推定工程S56では、制御装置2は、図4の切断歩留まり推定工程S24と同様の処理を実行する。切断歩留まり推定工程S56が終わると、切断間隔についての切断予定ライン最適化工程S58が行われる。切断予定ライン最適化工程S58では、制御装置2は、図4の切断予定ライン最適化工程S26と同様の処理を実行する。切断予定ライン最適化工程S58が終了して切断間隔についての最適値Ymが得られると、制御装置2は、現在切断間隔の設定値として設定されている値Yと、切断予定ライン最適化工程S58で取得された切断間隔の最適値Ymとが同じ値であるか否かを判定する最適値判定工程S60を行う。   On the other hand, in the optimal value determination step S52, when the control device 2 determines that the set value Z and the optimal value Zm are different values, the control device 2 determines that a sufficiently optimal cutting scheduled line has not been obtained, and the cutting planned line The process proceeds to setting step S54. In the scheduled cutting line setting step S54, the control device 2 executes the same process as in the scheduled cutting line setting step S22. When the scheduled cutting line setting step S54 ends, a cutting yield estimation step S56 for the cutting interval is performed. In the cutting yield estimation step S56, the control device 2 executes the same process as in the cutting yield estimation step S24 of FIG. When the cutting yield estimation step S56 ends, a scheduled cutting line optimization step S58 for the cutting interval is performed. In the planned cutting line optimization step S58, the control device 2 executes the same process as in the planned cutting line optimization step S26 of FIG. When the optimum cutting line optimization step S58 is completed and the optimum value Ym for the cutting interval is obtained, the control device 2 determines the value Y currently set as the setting value of the cutting interval and the scheduled cutting line optimization step S58. An optimal value determination step S60 is performed to determine whether or not the optimal value Ym of the cutting interval acquired in step S1 is the same value.

最適値判定工程S60において、制御装置2は、設定値Yと最適値Ymとが同じ値であると判定すると、十分に最適な切断予定ラインを得られたと判断し、切断予定ライン決定工程S62へ移行する。切断予定ライン決定工程S62では、制御装置2は、切断予定ラインのパラメータのうち、切断間隔の値を切断予定ライン最適化工程S58で取得された最適値Ymに決定し、切断基準位置の値を既に設定されている設定値Xに決定し、切断角度の値を既に設定されている設定値Zに決定する。切断予定ライン決定工程S62が終了すると、図13に示す切断予定ライン最適化反復工程が終了し、図4の処理へ戻る。   In the optimum value determining step S60, when the control device 2 determines that the set value Y and the optimum value Ym are the same value, the controller 2 determines that a sufficiently optimal scheduled cutting line has been obtained, and proceeds to the scheduled cutting line determining step S62. Transition. In the planned cutting line determination step S62, the control device 2 determines the value of the cutting interval among the parameters of the planned cutting line as the optimal value Ym acquired in the planned cutting line optimization step S58, and sets the value of the cutting reference position. The set value X that has already been set is determined, and the value of the cutting angle is determined to be the set value Z that has already been set. When the scheduled cutting line determination step S62 ends, the scheduled cutting line optimization iteration step shown in FIG. 13 ends, and the process returns to the process of FIG.

一方、最適値判定工程S60において、制御装置2は、設定値Yと最適値Ymとが異なる値であると判定すると、十分に最適な切断予定ラインを得られていないと判断し、切断予定ライン設定工程S64へ移行する。切断予定ライン設定工程S64において、制御装置2は、切断予定ライン設定工程S28と同様の処理を実行する。更に、制御装置2は、切断予定ライン設定工程S64の後、再び切断基準位置についての切断歩留まり推定工程S40を実行し、それ以降、同様の処理を行う。   On the other hand, in the optimum value determining step S60, when the control device 2 determines that the set value Y and the optimum value Ym are different values, the controller 2 determines that a sufficiently optimal cutting scheduled line has not been obtained, and the cutting scheduled line is determined. The process proceeds to the setting step S64. In the scheduled cutting line setting step S64, the control device 2 executes the same process as in the scheduled cutting line setting step S28. Further, after the scheduled cutting line setting step S64, the control device 2 executes the cutting yield estimation step S40 for the cutting reference position again, and thereafter performs the same processing.

図4へ戻り、切断予定ライン最適化反復工程S30が終了し、X軸線方向に配列される切断予定ラインの決定がなされると、Y軸線方向に配列される切断予定ラインについても、図4及び図13に示す工程が行われることによって決定される。X軸線方向に配列される切断予定ライン及びY軸線方向に配列される切断予定ラインの決定がなされると、図4に示す切断予定ライン決定工程が終了する。図4の工程が終了すると、図3へ戻り、積層体切断工程S5が行われる。積層体切断工程S5では、制御装置2は、切断予定ライン決定工程S4で決定された切断予定ラインに沿って積層体100が切断されるように、台3及び切断装置6へ制御信号を出力することによって、積層体100の切断を行って積層型電子部品を得る。積層体切断工程S5が終了すると、図3に示す製造方法が終了する。   Returning to FIG. 4, when the scheduled cutting line optimization iteration step S <b> 30 is finished and the scheduled cutting lines arranged in the X axis direction are determined, the cutting planned lines arranged in the Y axis direction are also shown in FIG. It is determined by performing the process shown in FIG. When the scheduled cutting lines arranged in the X-axis direction and the scheduled cutting lines arranged in the Y-axis direction are determined, the scheduled cutting line determination step shown in FIG. 4 ends. When the process of FIG. 4 is completed, the process returns to FIG. 3 to perform the laminate cutting process S5. In the laminated body cutting step S5, the control device 2 outputs a control signal to the table 3 and the cutting device 6 so that the laminated body 100 is cut along the scheduled cutting line determined in the scheduled cutting line determining step S4. Thus, the multilayer body 100 is cut to obtain a multilayer electronic component. When the laminated body cutting step S5 is finished, the manufacturing method shown in FIG. 3 is finished.

次に、本発明の実施形態に係る積層型電子部品の製造方法の作用・効果について説明する。   Next, operations and effects of the method for manufacturing a multilayer electronic component according to the embodiment of the present invention will be described.

本発明の実施形態に係る積層型電子部品の製造方法では、切断予定ライン設定工程において、切断基準位置、切断間隔、及び切断角度の三つのパラメータを設定することで複数の切断予定ラインCLを設定する一方で、内部電極位置取得工程でサンプリング内部電極SP1〜SP9の平面方向におけるそれぞれの位置を取得することができる。また、切断歩留まり推定工程では、設定した切断予定ラインCLとサンプリング内部電極SP1〜SP9の位置に基づいて切断歩留まりを推定しつつ、切断予定ライン最適化において、推定結果に基づいて各パラメータの最適値を得ることによって切断予定ラインCLの最適化を行うことができる。そして、積層体切断工程において、最適化された切断予定ラインCLに基づいて、積層体100を切断することができる。切断基準位置、切断間隔、切断角度の三つのパラメータのみを演算することで、積層体100を切断するのに必要とされる切断予定ラインCLの全てを決定することができる。従って、各切断予定ラインCLを一つ一つ演算する場合に比して、演算の負荷を低減することができる。特に、内部電極が多くなった場合は、演算の負荷を大幅に低減することができる。また、一度設定した切断予定ラインCLについて切断歩留まりを推定し、その推定結果に基づいて切断予定ラインCLの最適化を行うことによって、切断歩留まりを向上させることができる。また、切断歩留まりを推定する際は、全ての内部電極103の位置に基づいて推定を行うのではなく、所定の個数のサンプリング内部電極SP1〜SP9の位置に基づいて推定を行うことによって、一枚あたりの積層体100から取得できる積層型電子部品の数が多くなった場合であっても、推定に必要とされる演算の負荷を低減することができる。以上によって、切断歩留まりを向上させると共に、演算の負荷を低減することによって、積層型電子部品の製造効率を向上させることができる。   In the method for manufacturing a multilayer electronic component according to the embodiment of the present invention, a plurality of scheduled cutting lines CL are set by setting three parameters of a cutting reference position, a cutting interval, and a cutting angle in the scheduled cutting line setting step. On the other hand, the respective positions in the plane direction of the sampling internal electrodes SP1 to SP9 can be acquired in the internal electrode position acquisition step. Further, in the cutting yield estimation step, the cutting yield is estimated based on the set cutting planned line CL and the positions of the sampling internal electrodes SP1 to SP9, and in the cutting planned line optimization, the optimum value of each parameter is determined based on the estimation result. Thus, the cutting scheduled line CL can be optimized. And in the laminated body cutting step, the laminated body 100 can be cut based on the optimized scheduled cutting line CL. By calculating only the three parameters of the cutting reference position, the cutting interval, and the cutting angle, it is possible to determine all of the planned cutting lines CL required for cutting the stacked body 100. Therefore, the calculation load can be reduced as compared with the case where each of the scheduled cutting lines CL is calculated one by one. In particular, when the number of internal electrodes increases, the calculation load can be greatly reduced. Moreover, it is possible to improve the cutting yield by estimating the cutting yield of the scheduled cutting line CL once set and optimizing the scheduled cutting line CL based on the estimation result. In addition, when estimating the cutting yield, it is not estimated based on the positions of all the internal electrodes 103, but is estimated based on the positions of a predetermined number of sampling internal electrodes SP1 to SP9. Even when the number of stacked electronic components that can be obtained from the surrounding stacked body 100 increases, it is possible to reduce the calculation load required for estimation. As described above, the manufacturing yield of the multilayer electronic component can be improved by improving the cutting yield and reducing the calculation load.

また、本発明に係る積層型電子部品の製造方法において、切断予定ライン設定工程、切断歩留まり推定工程、及び切断予定ライン最適化工程は複数回行われ、切断予定ライン最適化工程において、切断基準位置、切断間隔、及び切断角度の中の一のパラメータの最適値が得られた後は、最適値を一のパラメータに代入することによって新たな切断予定ラインCLを設定する切断予定ライン設定工程が行われ、新たな切断予定ラインにおいて、一のパラメータと異なる他のパラメータの値を変化させて、各値における歩留まりを推定する歩留まり推定工程が行われ、歩留まりの推定結果に基づいて他のパラメータの最適値を演算する切断予定ライン最適化工程が行われる。一のパラメータの最適値が得られた後、当該最適値が反映された新たな切断予定ラインCLについて切断歩留まりの推定を行い、他のパラメータの最適値を演算することによって、切断予定ラインCLの精度を高めることができる。これによって、切断歩留まりを一層向上させることができる。   Further, in the method for manufacturing a multilayer electronic component according to the present invention, the scheduled cutting line setting step, the cutting yield estimation step, and the planned cutting line optimization step are performed a plurality of times, and in the planned cutting line optimization step, the cutting reference position After the optimum value of one parameter among the cutting interval and the cutting angle is obtained, a scheduled cutting line setting step for setting a new scheduled cutting line CL is performed by substituting the optimum value into the one parameter. In the new cutting scheduled line, a yield estimation step is performed in which the value of another parameter different from the one parameter is changed to estimate the yield at each value, and the optimum of the other parameters is determined based on the estimation result of the yield. A cutting scheduled line optimization step for calculating a value is performed. After the optimum value of one parameter is obtained, the cutting yield is estimated for a new scheduled cutting line CL that reflects the optimum value, and the optimum value of the other parameter is calculated to calculate the cutting target line CL. Accuracy can be increased. Thereby, the cutting yield can be further improved.

ここで、本発明の発明者らは、切断基準位置の最適化がなされておらず、例えば、基準切断予定ラインCLB自体が内部電極に重なっているような場合は、切断角度や切断間隔の最適化を行ったとしても、切断歩留まりを向上することはできないため、切断基準位置をまず最適化することが好適であることを見出した。更に、本発明の発明者らは、例えば、切断予定ラインの切断角度が内部電極に対して大きく傾いているような場合は、切断間隔の最適化を行ったとしても、切断歩留まりを向上することはできないため、切断間隔よりも先に切断角度の最適化をすることが好適であることを見出した。   Here, the inventors of the present invention have not optimized the cutting reference position. For example, when the reference cutting scheduled line CLB itself overlaps the internal electrode, the cutting angle and the cutting interval are optimal. However, it has been found that it is preferable to first optimize the cutting reference position because the cutting yield cannot be improved. Furthermore, the inventors of the present invention can improve the cutting yield even if the cutting interval is optimized, for example, when the cutting angle of the planned cutting line is greatly inclined with respect to the internal electrode. Therefore, it has been found that it is preferable to optimize the cutting angle before the cutting interval.

そこで、本発明に係る積層型電子部品の製造方法では、切断予定ライン最適化工程において、一回目の最適化である場合は、切断基準位置の最適化が行われ、前回の最適化において切断基準位置の最適化が行われた場合は、切断角度の最適化が行われ、前回の最適化において切断角度の最適化が行われた場合は、切断間隔の最適化が行われ、前回の最適化において切断間隔の最適化が行われた場合は、切断基準位置の最適化が行われる。これによって、切断予定ラインの三つのパラメータに対して、切断基準位置、切断角度、切断間隔の順番で最適値を演算することができる。このように、好適な順番でパラメータの最適化を行うことにより、切断予定ラインCLの精度を上げることができると共に、演算の負荷を低減することができる。   Therefore, in the method for manufacturing a multilayer electronic component according to the present invention, in the cutting scheduled line optimization step, when it is the first optimization, the cutting reference position is optimized, and the cutting reference is determined in the previous optimization. If the position is optimized, the cutting angle is optimized.If the cutting angle is optimized in the previous optimization, the cutting interval is optimized, and the previous optimization is performed. When the cutting interval is optimized in, the cutting reference position is optimized. Thereby, the optimum value can be calculated in the order of the cutting reference position, the cutting angle, and the cutting interval with respect to the three parameters of the scheduled cutting line. Thus, by optimizing the parameters in a suitable order, the accuracy of the scheduled cutting line CL can be increased, and the calculation load can be reduced.

また、本発明に係る積層型電子部品の製造方法では、切断予定ライン設定工程よりも前段階において、矩形平板状の積層体100の平面方向の四隅に形成された位置決めマーク104を検出し、位置決めマーク104に基づいて積層体100の平面方向における位置決めを行う積層体位置決め工程S2を更に有する。積層体100が切断装置6やカメラ4に対してずれて配置されていた場合は、切断予定ライン設定工程で設定される切断予定ラインCLも、内部電極103に対してずれたものが設定されてしまい、最適化の際の演算が多くなってしまう。しかし、切断予定ライン設定工程の前段階で、積層体100の四隅の位置決めマーク104に基づいて位置決めを行っておくことによって、切断予定ライン設定工程で適切な切断予定ラインCLを設定することが可能となる。これによって、切断予定ライン最適化工程における演算の負荷を低減することができる。   Further, in the method for manufacturing a multilayer electronic component according to the present invention, the positioning marks 104 formed at the four corners in the planar direction of the rectangular flat laminate 100 are detected and positioned prior to the scheduled cutting line setting step. A laminate positioning step S2 for positioning the laminate 100 in the plane direction based on the mark 104 is further included. When the laminated body 100 is arranged so as to be shifted with respect to the cutting device 6 or the camera 4, the planned cutting line CL set in the planned cutting line setting step is also set so as to be shifted with respect to the internal electrode 103. As a result, the number of operations during optimization increases. However, by performing positioning based on the positioning marks 104 at the four corners of the laminate 100 in the previous stage of the scheduled cutting line setting process, it is possible to set an appropriate scheduled cutting line CL in the planned cutting line setting process. It becomes. Thereby, it is possible to reduce the calculation load in the cutting scheduled line optimization process.

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。   The preferred embodiments of the present invention have been described above. However, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.

例えば、上述の実施形態においてはサンプリング内部電極は、積層体100における各端部側の列及び中央位置の列における内部電極103を選択していたが、選択するサンプリング内部電極を代えることによって、更なる効果を得ることができる。   For example, in the above-described embodiment, the sampling internal electrode is selected as the internal electrode 103 in each column on the end portion side and the central position in the stacked body 100. However, the sampling internal electrode can be changed by replacing the selected sampling internal electrode. The effect which becomes can be acquired.

例えば、図16(a)に示すように、サンプリング内部電極として、少なくとも、Y軸線方向において異なる列に存在する二つの内部電極がサンプリングされ、一方のサンプリング内部電極は、他方のサンプリング内部電極に対し、X軸線方向において隣接する列に存在していてもよい。具体的には、Y軸線方向において異なる列に存在するサンプリング内部電極SP1,SP4,SP7がサンプリングされ、サンプリング内部電極SP4は、サンプリング内部電極SP1に対し、X軸線方向において隣接する列に存在しており、サンプリング内部電極SP7は、サンプリング内部電極SP4に対し、X軸線方向において隣接する列に存在している。また、Y軸線方向において異なる列に存在するサンプリング内部電極SP2,SP5,SP8がサンプリングされ、サンプリング内部電極SP5は、サンプリング内部電極SP2に対し、X軸線方向において隣接する列に存在しており、サンプリング内部電極SP8は、サンプリング内部電極SP5に対し、X軸線方向において隣接する列に存在している。また、Y軸線方向において異なる列に存在するサンプリング内部電極SP3,SP6,SP9がサンプリングされ、サンプリング内部電極SP6は、サンプリング内部電極SP3に対し、X軸線方向において隣接する列に存在しており、サンプリング内部電極SP9は、サンプリング内部電極SP6に対し、X軸線方向において隣接する列に存在している。図16(a)に示す例では、X軸線方向が請求項における「第一の方向」に該当し、Y軸線方向が請求項における「第二の方向」に該当する。   For example, as shown in FIG. 16A, at least two internal electrodes existing in different columns in the Y-axis direction are sampled as sampling internal electrodes, and one sampling internal electrode is compared with the other sampling internal electrode. , May be present in adjacent rows in the X-axis direction. Specifically, the sampling internal electrodes SP1, SP4, SP7 existing in different columns in the Y-axis direction are sampled, and the sampling internal electrode SP4 exists in a column adjacent to the sampling internal electrode SP1 in the X-axis direction. The sampling internal electrode SP7 is present in a column adjacent to the sampling internal electrode SP4 in the X-axis direction. Further, the sampling internal electrodes SP2, SP5, SP8 existing in different columns in the Y-axis direction are sampled, and the sampling internal electrode SP5 exists in a column adjacent to the sampling internal electrode SP2 in the X-axis direction. The internal electrode SP8 exists in a column adjacent to the sampling internal electrode SP5 in the X-axis direction. Further, the sampling internal electrodes SP3, SP6, SP9 existing in different columns in the Y-axis direction are sampled, and the sampling internal electrode SP6 exists in a column adjacent to the sampling internal electrode SP3 in the X-axis direction. The internal electrode SP9 is present in a column adjacent to the sampling internal electrode SP6 in the X-axis direction. In the example shown in FIG. 16A, the X-axis direction corresponds to the “first direction” in the claims, and the Y-axis direction corresponds to the “second direction” in the claims.

まず、切断間隔を設定する際は、例えば、図14(a)に示すように、切断間隔が内部電極103の幅に対して狭すぎる場合は、切断基準位置をどれほど変えたとしても必ず内部電極に重なってしまうため、一向に切断歩留まりを100%とすることができない。従って、切断間隔は、内部電極幅と内部電極間の距離とを足し合わせた大きさよりも大きく設定されることが好適である。しかし、図14(b)に示すように、切断間隔が内部電極幅に比して大幅に大きくなった場合、切断間隔が無視できるため、切断角度を固定すれば、切断歩留まりは、切断基準位置のみによって決められる。   First, when setting the cutting interval, for example, as shown in FIG. 14A, if the cutting interval is too narrow with respect to the width of the internal electrode 103, the internal electrode must be changed no matter how much the cutting reference position is changed. Therefore, the cutting yield cannot be 100%. Therefore, the cutting interval is preferably set to be larger than the sum of the internal electrode width and the distance between the internal electrodes. However, as shown in FIG. 14 (b), when the cutting interval becomes significantly larger than the internal electrode width, the cutting interval can be ignored. Therefore, if the cutting angle is fixed, the cutting yield becomes the cutting reference position. Only determined by.

切断間隔が大幅に大きくなっている際に、サンプリング内部電極SP1〜SP9が図15(a)に示すように選択されている場合について考える。このような場合は、基準切断予定ラインをαの位置からX軸線方向の負の方向へ変化させると、基準切断予定ラインがサンプリング内部電極SP2,SP5,SP8と重なっているところで切断歩留まりが低下する。また、サンプリング内部電極SP2,SP5,SP8を超えたところで再び切断歩留まりが100%となり、そのまま切断歩留まり100%の状態が続き(内部電極に重なるものの、サンプリング内部電極とは重なっていないため、切断歩留まり推定工程ではいずれのサンプリング内部電極もNG品ではないと判定されるため)サンプリング内部電極SP1,SP4,SP7と重なったところで切断歩留まりが低下し、βに示す位置で再び切断歩留まりが100%となる。このような切断基準位置と切断歩留まりとの関係を図15(b)に示す。図15(b)に示すように、切断歩留まりのピークが非常に広くなってしまう。このように、切断基準位置の最適値を求めるために、βに示す位置まで切断基準位置を変化させる必要が生じる。   Consider a case where the sampling internal electrodes SP1 to SP9 are selected as shown in FIG. 15A when the cutting interval is greatly increased. In such a case, when the reference cutting scheduled line is changed from the position α to the negative direction in the X-axis direction, the cutting yield decreases when the reference cutting scheduled line overlaps the sampling internal electrodes SP2, SP5, SP8. . When the sampling internal electrodes SP2, SP5 and SP8 are exceeded, the cutting yield again becomes 100%, and the cutting yield continues to be 100% (although it overlaps with the internal electrode, it does not overlap with the sampling internal electrode, so the cutting yield). In the estimation step, it is determined that none of the sampling internal electrodes are NG products), the cutting yield decreases when they overlap with the sampling internal electrodes SP1, SP4, SP7, and the cutting yield again becomes 100% at the position indicated by β. . FIG. 15B shows the relationship between the cutting reference position and the cutting yield. As shown in FIG. 15 (b), the cutting yield peak becomes very wide. Thus, in order to obtain the optimum value of the cutting reference position, it is necessary to change the cutting reference position to the position indicated by β.

一方、サンプリング内部電極SP1〜SP9が図16(a)に示すように選択されている場合は、基準切断予定ラインをαの位置からX軸線方向の負の方向へ変化させると、基準切断予定ラインがサンプリング内部電極SP5と重なっているところで切断歩留まりが低下する。また、サンプリング内部電極SP5を超えたところで再び切断歩留まりが100%となり、サンプリング内部電極SP5とサンプリング内部電極SP2との間で切断歩留まり100%の状態が続く。そして、サンプリング内部電極SP2と重なったところで切断歩留まりが低下し、βに示す位置で再び切断歩留まりが100%となる。このような切断基準位置と切断歩留まりとの関係を図16(b)に示す。図16(b)に示すように、切断歩留まりのピークを狭くすることができる。このように、切断基準位置をX軸線方向に隣合うサンプリング内部電極の位置まで変化させるだけで、切断基準位置の最適値を求めることができ、演算の負荷を低減することができる。   On the other hand, when the sampling internal electrodes SP1 to SP9 are selected as shown in FIG. 16A, when the reference cutting scheduled line is changed from the position α to the negative direction in the X axis direction, the reference cutting planned line Is overlapped with the sampling internal electrode SP5, the cutting yield decreases. Further, when the sampling internal electrode SP5 is exceeded, the cutting yield again becomes 100%, and the cutting yield 100% continues between the sampling internal electrode SP5 and the sampling internal electrode SP2. Then, the cutting yield decreases when it overlaps the sampling internal electrode SP2, and the cutting yield again reaches 100% at the position indicated by β. FIG. 16B shows the relationship between the cutting reference position and the cutting yield. As shown in FIG. 16B, the peak of the cutting yield can be narrowed. Thus, the optimum value of the cutting reference position can be obtained only by changing the cutting reference position to the position of the sampling internal electrode adjacent in the X-axis direction, and the calculation load can be reduced.

なお、図16(a)では、X軸線方向に一つずつずらしているが、Y軸線方向に一つずつずらしてもよく、この場合は、Y軸線方向に配列される切断予定ラインを決定する際に、前述の効果を得ることができる。このとき、X軸線方向が請求項における「第二の方向」に該当し、Y軸線方向が請求項における「第一の方向」に該当する。   In FIG. 16A, the lines are shifted one by one in the X axis direction, but may be shifted one by one in the Y axis direction. In this case, the scheduled cutting lines arranged in the Y axis direction are determined. In this case, the above-described effects can be obtained. At this time, the X-axis direction corresponds to the “second direction” in the claims, and the Y-axis direction corresponds to the “first direction” in the claims.

更に、サンプリング内部電極として、X軸線方向における各列について、少なくとも一つの内部電極がそれぞれサンプリングされてもよい。具体的には、図17(b)に示すように、X軸線方向の同じ列に三つずつ選択されるサンプリング内部電極SP1〜SP9に加え、サンプリング内部電極SP1とサンプリング内部電極SP8との間でY軸線方向及びX軸線方向に一つずつずれたそれぞれの内部電極をサンプリング内部電極として選択し、サンプリング内部電極SP2とサンプリング内部電極SP7との間でY軸線方向及びX軸線方向に一つずつずれたそれぞれの内部電極をサンプリング内部電極として選択し、サンプリング内部電極SP2とサンプリング内部電極SP9との間でY軸線方向及びX軸線方向に一つずつずれたそれぞれの内部電極をサンプリング内部電極として選択し、サンプリング内部電極SP3とサンプリング内部電極SP8との間でY軸線方向及びX軸線方向に一つずつずれたそれぞれの内部電極をサンプリング内部電極として選択する。   Further, at least one internal electrode may be sampled for each column in the X-axis direction as the sampling internal electrode. Specifically, as shown in FIG. 17B, in addition to the sampling internal electrodes SP1 to SP9 selected three by three in the same column in the X-axis direction, between the sampling internal electrode SP1 and the sampling internal electrode SP8, The internal electrodes shifted one by one in the Y-axis direction and the X-axis direction are selected as sampling internal electrodes, and are shifted one by one in the Y-axis direction and X-axis direction between the sampling internal electrode SP2 and the sampling internal electrode SP7. In addition, each internal electrode is selected as a sampling internal electrode, and each internal electrode shifted by one in the Y-axis direction and the X-axis direction between the sampling internal electrode SP2 and the sampling internal electrode SP9 is selected as the sampling internal electrode. , Y axis direction and X axis between sampling internal electrode SP3 and sampling internal electrode SP8 Selecting each of the internal electrodes which are shifted one by one in the direction sampling internal electrodes.

例えば、図17(a)に示すように、X軸線方向の同じ列に三つずつサンプリング内部電極SP1〜SP9を選択した場合は、基準切断予定ラインがサンプリング内部電極SP1,SP4,SP7とサンプリング内部電極SP2,SP5,SP8との間に存在していると、サンプリング内部電極以外の内部電極と重なっていたとしても、サンプリング内部電極と重なっていないために、高い切断歩留まりが推定されてしまう。   For example, as shown in FIG. 17A, when the sampling internal electrodes SP1 to SP9 are selected three by three in the same column in the X-axis direction, the reference cutting scheduled lines are the sampling internal electrodes SP1, SP4, SP7 and the sampling internals. If it exists between the electrodes SP2, SP5 and SP8, even if it overlaps with an internal electrode other than the sampling internal electrode, it does not overlap with the sampling internal electrode, so a high cutting yield is estimated.

一方、図17(b)に示すようにサンプリング内部電極が選択されていた場合、基準切断予定ラインがX軸線方向におけるどこに存在していても、X軸線方向の各列に存在するサンプリング内部電極に重なっていれば、NG品と判定することができるため、切断歩留まりを正確に推定することができる。   On the other hand, when the sampling internal electrode is selected as shown in FIG. 17B, the sampling internal electrode existing in each column in the X-axis direction does not matter where the reference cutting scheduled line exists in the X-axis direction. If it overlaps, it can be determined as an NG product, so the cutting yield can be accurately estimated.

また、上述の実施形態では、X軸線方向における端部側に存在する一対の切断予定ライン同士の間に、X軸線方向における端部側のサンプリング内部電極が存在する状態についてのみ説明していたが、端部側に存在する一対の切断予定ライン同士の間にサンプリング内部電極が存在しない場合についても対応可能としてもよい。具体的には、切断歩留まり推定工程では、互いに隣接する一組の切断予定ラインの位置と、サンプリング内部電極の位置とを照合することによって切断歩留まりの推定を行い、その照合を複数の切断予定ラインの全ての組について行うことができる。   In the above-described embodiment, only the state in which the sampling internal electrode on the end side in the X axis direction exists between the pair of scheduled cutting lines existing on the end side in the X axis direction has been described. Further, it may be possible to cope with a case where there is no sampling internal electrode between a pair of scheduled cutting lines existing on the end side. Specifically, in the cutting yield estimation step, the cutting yield is estimated by comparing the position of a set of cutting planned lines adjacent to each other and the position of the sampling internal electrode, and the verification is performed on a plurality of cutting planned lines. This can be done for all pairs.

例えば、切断歩留まり推定工程において、互いに隣接する一組の切断予定ラインの位置と、サンプリング内部電極の位置とを照合することによって切断歩留まりの推定を行い、切断予定ライン同士の間にサンプリング内部電極が存在している場合にOK品であると判定する場合において、X軸線方向における端部側の組の切断予定ラインのみについてしか判定を行わない場合について考える。この場合、図18(a)に示す状態においては、端部側の切断予定ラインAと切断予定ラインBの組の間に、サンプリング内部電極SP1の両端部の座標a,bが存在しているため、OK品と判定することができる。しかし、図18(b)に示す状態においては、端部側の切断予定ラインAと切断予定ラインBの組の間に、サンプリング内部電極SP1の両端部の座標a,bが存在していないため、切断予定ラインBと切断予定ラインCとの間に存在していた場合であっても、NG品と判定されてしまう。   For example, in the cutting yield estimation step, the cutting yield is estimated by comparing the position of a pair of cutting scheduled lines adjacent to each other and the position of the sampling internal electrode, and the sampling internal electrode is inserted between the cutting planned lines. A case will be considered in which it is determined that the product is an OK product when it exists, and the determination is made only for the line to be cut at the end side in the X-axis direction. In this case, in the state shown in FIG. 18A, the coordinates a and b of both ends of the sampling internal electrode SP1 exist between the set of the planned cutting line A and the planned cutting line B on the end side. Therefore, it can be determined as an OK product. However, in the state shown in FIG. 18B, the coordinates a and b of both ends of the sampling internal electrode SP1 do not exist between the set of the cutting planned line A and the cutting planned line B on the end side. Even if it exists between the planned cutting line B and the planned cutting line C, it is determined as an NG product.

一方、照合を複数の切断予定ラインの全ての組について行う場合、図18(a)に示す状態においてOK品と判断することができると同時に、図18(b)に示す状態においても、切断予定ラインA,Bの組、切断予定ラインB,Cの組、切断予定ラインC,Dの組、それ以降の組の全てについて照合を行うため、OK品と判定することができる。これによって、切断基準位置がずれた場合であっても、切断歩留まりを推定できるため、その結果として、製造効率を向上させることができる。   On the other hand, when collation is performed for all sets of a plurality of scheduled cutting lines, it can be determined as an OK product in the state shown in FIG. 18A, and at the same time, in the state shown in FIG. Since all of the group of lines A and B, the group of scheduled cutting lines B and C, the group of scheduled cutting lines C and D, and the subsequent groups are collated, it can be determined as an OK product. Thereby, even when the cutting reference position is shifted, the cutting yield can be estimated, and as a result, the manufacturing efficiency can be improved.

なお、上述の説明における図面では、説明のために、積層体100のX線の撮像画像における内部電極103の一枚一枚がはっきりと区別できるような図を用いて説明した。しかし、図1に示すように、積層体100の内部電極103は、一層ずつY軸方向に交互にずれているため、X線の撮像画像は、図19に示すように、最上層におけるY軸方向に隣あう内部電極103同士の間の隙間に下層側の内部電極103が薄く映し出されるような画像となる。   Note that, in the drawings in the above description, for the sake of explanation, the description has been made using a diagram in which each of the internal electrodes 103 in the X-ray captured image of the stacked body 100 can be clearly distinguished. However, as shown in FIG. 1, the internal electrodes 103 of the multilayer body 100 are alternately displaced in the Y-axis direction one by one, so that the X-ray captured image is the Y-axis in the uppermost layer as shown in FIG. 19. The image is such that the lower-layer internal electrode 103 is thinly projected in the gap between the internal electrodes 103 adjacent in the direction.

内部電極位置取得工程では、積層方向における内部電極の重なり割合に応じた濃淡の差が生じるように透過光線を照射することによって、図19に示すような画像を撮像することできる。濃淡の差が生じることによって、各サンプリング内部電極の重なり部分の座標位置の取得を行うことができる。   In the internal electrode position acquisition step, an image as shown in FIG. 19 can be taken by irradiating transmitted light so as to produce a difference in shading according to the overlapping ratio of internal electrodes in the stacking direction. As a result of the difference in shading, the coordinate position of the overlapping portion of each sampling internal electrode can be acquired.

また、内部電極位置取得工程では、積層体の内部を透過した図19のような画像を複数回撮像し、撮像した内部電極が濃く映し出された部分と薄く映し出された部分の各座標を複数の画像について取得すると共に、その平均値を算出し、算出した平均値に基づいてサンプリング内部電極の位置を取得することができる。これによって、サンプリング内部電極の位置取得の精度を向上させることができる。   Further, in the internal electrode position acquisition step, an image as shown in FIG. 19 that has passed through the inside of the multilayer body is captured a plurality of times, and the coordinates of the portion in which the captured internal electrode is projected darkly and the portion that is lightly projected are converted into a plurality of coordinates. While acquiring about an image, the average value can be calculated and the position of a sampling internal electrode can be acquired based on the calculated average value. As a result, the accuracy of acquiring the position of the sampling internal electrode can be improved.

100…積層体、101…誘電体層、102…内部電極層、103…内部電極、104…位置決めマーク、SP1〜SP9…サンプリング内部電極、CL…切断予定ライン、CLB…基準切断予定ライン。   DESCRIPTION OF SYMBOLS 100 ... Laminated body, 101 ... Dielectric layer, 102 ... Internal electrode layer, 103 ... Internal electrode, 104 ... Positioning mark, SP1-SP9 ... Sampling internal electrode, CL ... Scheduled cutting line, CLB ... Standard cutting scheduled line.

Claims (9)

誘電体層と、平面方向に複数の内部電極が配列された内部電極層とを積層することによって板状に形成された積層体を切断することによって、複数の積層型電子部品を製造する製造方法であって、
前記複数の内部電極が第一の方向、及び前記第一の方向に直交する第二の方向に配列された前記積層体を準備する積層体準備工程と、
前記積層体の内部を透過した画像を撮像することによって、前記複数の内部電極うち、所定個数のサンプリング内部電極の前記平面方向におけるそれぞれの位置を取得する内部電極位置取得工程と、
前記第一の方向に複数本配列された切断予定ラインのパラメータとして、基準となる基準切断予定ラインの位置を示す切断基準位置、前記切断予定ライン同士の間隔を示す切断間隔、及び前記切断予定ラインの平面方向における角度を示す切断角度を設定する切断予定ライン設定工程と、
前記内部電極位置取得工程で取得された前記サンプリング内部電極の位置、及び前記切断予定ライン設定工程で設定された前記切断予定ラインに基づいて、切断歩留まりを推定する切断歩留まり推定工程と、
前記切断歩留まり推定工程で推定された推定結果に基づいて、前記切断予定ライン設定工程で設定された切断基準位置、切断間隔、あるいは切断角度の最適値を得ることによって、前記切断予定ラインの最適化を行う切断予定ライン最適化工程と、
前記切断予定ライン最適化工程で最適化された前記切断予定ラインに基づいて、前記積層体を切断する積層体切断工程と、を備えることを特徴とする積層型電子部品の製造方法。
A manufacturing method for manufacturing a plurality of stacked electronic components by cutting a stacked body formed by stacking a dielectric layer and an internal electrode layer in which a plurality of internal electrodes are arranged in a planar direction. Because
A laminate preparation step of preparing the laminate in which the plurality of internal electrodes are arranged in a first direction and a second direction orthogonal to the first direction;
An internal electrode position acquisition step of acquiring each position in the planar direction of a predetermined number of sampling internal electrodes among the plurality of internal electrodes by capturing an image that has passed through the inside of the stacked body;
As parameters of a plurality of scheduled cutting lines arranged in the first direction, a cutting reference position indicating the position of a reference cutting scheduled line serving as a reference, a cutting interval indicating an interval between the scheduled cutting lines, and the scheduled cutting line A cutting scheduled line setting step for setting a cutting angle indicating an angle in the plane direction of
Based on the position of the sampling internal electrode acquired in the internal electrode position acquisition step and the planned cutting line set in the planned cutting line setting step, a cutting yield estimation step that estimates a cutting yield;
Based on the estimation result estimated in the cutting yield estimation step, optimization of the planned cutting line is obtained by obtaining an optimum value of the cutting reference position, cutting interval, or cutting angle set in the planned cutting line setting step. Cutting line optimization process to perform,
A laminated body cutting step of cutting the laminated body based on the scheduled cutting line optimized in the scheduled cutting line optimization step.
前記切断予定ライン設定工程、前記切断歩留まり推定工程、及び前記切断予定ライン最適化工程は複数回行われ、
前記切断予定ライン最適化工程において、切断基準位置、切断間隔、及び切断角度の中の一のパラメータの最適値が得られた後は、
前記最適値を前記一のパラメータに代入することによって新たな切断予定ラインを設定する前記切断予定ライン設定工程が行われ、
前記新たな切断予定ラインにおいて、前記一のパラメータと異なる他のパラメータの値を変化させて、各値における歩留まりを推定する前記歩留まり推定工程が行われ、
歩留まりの推定結果に基づいて前記他のパラメータの最適値を演算する前記切断予定ライン最適化工程が行われることを特徴とする請求項1記載の積層型電子部品の製造方法。
The cutting scheduled line setting step, the cutting yield estimation step, and the cutting planned line optimization step are performed a plurality of times,
After the optimum value of one parameter among the cutting reference position, cutting interval, and cutting angle is obtained in the cutting scheduled line optimization step,
The scheduled cutting line setting step of setting a new scheduled cutting line by substituting the optimum value into the one parameter is performed,
In the new scheduled cutting line, the yield estimation step of estimating the yield at each value by changing the value of another parameter different from the one parameter is performed,
2. The method of manufacturing a multilayer electronic component according to claim 1, wherein the scheduled cutting line optimization step of calculating an optimum value of the other parameter based on a yield estimation result is performed.
前記切断予定ライン最適化工程において、
一回目の最適化である場合は、切断基準位置の最適化が行われ、
前回の最適化において切断基準位置の最適化が行われた場合は、切断角度の最適化が行われ、
前回の最適化において切断角度の最適化が行われた場合は、切断間隔の最適化が行われ、
前回の最適化において切断間隔の最適化が行われた場合は、切断基準位置の最適化が行われることを特徴とする請求項2記載の積層型電子部品の製造方法。
In the cutting line optimization process,
If it is the first optimization, the cutting reference position is optimized,
If the cutting reference position was optimized in the previous optimization, the cutting angle was optimized,
If the cutting angle was optimized in the previous optimization, the cutting interval was optimized,
3. The method of manufacturing a multilayer electronic component according to claim 2, wherein when the cutting interval is optimized in the previous optimization, the cutting reference position is optimized.
切断予定ライン設定工程よりも前段階において、矩形平板状の前記積層体の平面方向の四隅に形成された位置決めマークを検出し、前記位置決めマークに基づいて前記積層体の前記平面方向における位置決めを行う積層体位置決め工程を更に有することを特徴とする請求項1〜3のいずれか一項記載の積層型電子部品の製造方法。   Before the scheduled cutting line setting step, the positioning marks formed at the four corners in the planar direction of the rectangular flat plate-like laminate are detected, and the laminate is positioned in the planar direction based on the positioning marks. The method of manufacturing a multilayer electronic component according to any one of claims 1 to 3, further comprising a laminate positioning step. 前記内部電極位置取得工程では、前記サンプリング内部電極として、少なくとも、前記第二の方向において異なる列に存在する二つの内部電極の位置が取得され、
一方の前記サンプリング内部電極は、他方の前記サンプリング内部電極に対し、前記第一の方向において隣接する列に存在していることを特徴とする請求項1〜4のいずれか一項記載の積層型電子部品の製造方法。
In the internal electrode position acquisition step, as the sampling internal electrode, at least the positions of two internal electrodes present in different columns in the second direction are acquired,
5. The stacked type according to claim 1, wherein one of the sampling internal electrodes is present in a row adjacent to the other sampling internal electrode in the first direction. 6. Manufacturing method of electronic components.
前記内部電極位置取得工程では、前記サンプリング内部電極として、前記第一の方向における各列について、少なくとも一つの内部電極の位置がそれぞれ取得されることを特徴とする請求項1〜4のいずれか一項記載の積層型電子部品の製造方法。   5. The position of at least one internal electrode for each column in the first direction is acquired as the sampling internal electrode in the internal electrode position acquisition step, respectively. The manufacturing method of the multilayer electronic component of description. 前記切断歩留まり推定工程では、互いに隣接する一組の前記切断予定ラインの位置と、前記サンプリング内部電極の位置とを照合することによって切断歩留まりの推定を行い、
前記照合を複数の前記切断予定ラインの全ての組について行うことを特徴とする請求項1〜6のいずれか一項記載の積層型電子部品の製造方法。
In the cutting yield estimation step, the cutting yield is estimated by comparing the position of a set of cutting planned lines adjacent to each other and the position of the sampling internal electrode,
The method for manufacturing a multilayer electronic component according to claim 1, wherein the collation is performed for all sets of the plurality of scheduled cutting lines.
前記内部電極位置取得工程では、積層方向における前記内部電極の重なり割合に応じた濃淡の差が生じるように透過光線を照射することによって、前記画像を撮像することを特徴とする請求項1〜7のいずれか一項記載の積層型電子部品の製造方法。   In the internal electrode position acquisition step, the image is picked up by irradiating transmitted light so as to produce a difference in shade according to the overlapping ratio of the internal electrodes in the stacking direction. The manufacturing method of the multilayer electronic component as described in any one of these. 前記内部電極位置取得工程では、前記積層体の内部を透過した前記画像を複数回撮像し、撮像した前記内部電極が濃く映し出された部分と薄く映し出された部分の各座標を複数の前記画像について取得すると共に、その平均値を算出し、算出した前記平均値に基づいて前記サンプリング内部電極の位置を取得することを特徴とする請求項1〜7のいずれか一項記載の積層型電子部品の製造方法。   In the internal electrode position acquisition step, the image that has passed through the inside of the multilayer body is imaged a plurality of times, and the coordinates of the portion in which the captured internal electrode is projected dark and the portion in which the image is thinly projected are associated with the plurality of images. The multilayer electronic component according to any one of claims 1 to 7, wherein the average value is calculated and the position of the sampling internal electrode is acquired based on the calculated average value. Production method.
JP2009185723A 2009-08-10 2009-08-10 Method of manufacturing laminated electronic component Withdrawn JP2011040531A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009185723A JP2011040531A (en) 2009-08-10 2009-08-10 Method of manufacturing laminated electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009185723A JP2011040531A (en) 2009-08-10 2009-08-10 Method of manufacturing laminated electronic component

Publications (1)

Publication Number Publication Date
JP2011040531A true JP2011040531A (en) 2011-02-24

Family

ID=43768013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009185723A Withdrawn JP2011040531A (en) 2009-08-10 2009-08-10 Method of manufacturing laminated electronic component

Country Status (1)

Country Link
JP (1) JP2011040531A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8722454B2 (en) * 2012-08-08 2014-05-13 National Chiao Tung University Method for manufacturing organic electronic component having salt compound
US9723235B2 (en) 2013-06-28 2017-08-01 Sony Corporation Solid-state imaging device and driving method thereof, and electronic apparatus
KR20180090363A (en) 2016-01-08 2018-08-10 히타치가세이가부시끼가이샤 Organic electronic materials, organic electronic devices and organic electroluminescent devices
US11942276B2 (en) 2018-08-30 2024-03-26 Murata Manufacturing Co., Ltd. First-stage ceramic collective board, second-stage ceramic collective board, manufacturing method for second-stage ceramic collective board, and manufacturing method for multilayer electronic component

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8722454B2 (en) * 2012-08-08 2014-05-13 National Chiao Tung University Method for manufacturing organic electronic component having salt compound
US9723235B2 (en) 2013-06-28 2017-08-01 Sony Corporation Solid-state imaging device and driving method thereof, and electronic apparatus
US11570388B2 (en) 2013-06-28 2023-01-31 Sony Group Corporation Solid-state imaging device and driving method thereof, and electronic apparatus
KR20180090363A (en) 2016-01-08 2018-08-10 히타치가세이가부시끼가이샤 Organic electronic materials, organic electronic devices and organic electroluminescent devices
KR20200109399A (en) 2016-01-08 2020-09-22 히타치가세이가부시끼가이샤 Organic electronic material, organic electronic element, and organic electroluminescent element
US11942276B2 (en) 2018-08-30 2024-03-26 Murata Manufacturing Co., Ltd. First-stage ceramic collective board, second-stage ceramic collective board, manufacturing method for second-stage ceramic collective board, and manufacturing method for multilayer electronic component

Similar Documents

Publication Publication Date Title
JP5383920B2 (en) Laser processing apparatus and substrate position detection method
JP5496041B2 (en) Displacement calculation method, drawing data correction method, drawing method, and drawing apparatus
JP2007048835A (en) Laser machining apparatus and solar cell substrate patterning method using it
JP4594280B2 (en) Alignment mark for deflection lithography and detection method thereof
TWI510317B (en) Laser processing method and laser processing device
KR101480589B1 (en) Drawing Data Correction Apparatus and Drawing Apparatus
JP5441633B2 (en) Mark recognition device
JP6594545B2 (en) Substrate measuring device and laser processing system
US20130128282A1 (en) Device for measuring three dimensional shape
JP2011040531A (en) Method of manufacturing laminated electronic component
EP1218848A1 (en) Registration control during workpiece processing
JP2010162559A (en) Laser processing method, processing device and workpiece
KR101622473B1 (en) Laser processing machine
JP2015006674A (en) Laser processing apparatus, laser irradiation point correction method, drilling processing method, and wiring substrate manufacturing method
TWI575307B (en) Data correction apparatus, drawing apparatus, data correction method, and drawing method
JP4791681B2 (en) Multilayer printed circuit board manufacturing process
KR20140113449A (en) Drawing data generating method, drawing method, drawing data generating apparatus and drawing apparatus
JP2005034981A (en) Cutting device and cutting method
JP2018017562A (en) Position detection apparatus and position detection method
JP2011044666A (en) Pattern drawing method, pattern drawing apparatus, and drawing data generation method
CN116714975B (en) Automatic positioning adjustment method and device for material sheet, processing machine and storage medium
JP2009267057A (en) Alignment method of chips
JP2006285186A (en) Drawing method and device
EP3705269A1 (en) Manufacturing device, manufacturing system, and correction method
WO2023032962A1 (en) Direct-drawing device and method for controlling the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20121106