JP2011039666A - バリア同期方法及び計算機 - Google Patents
バリア同期方法及び計算機 Download PDFInfo
- Publication number
- JP2011039666A JP2011039666A JP2009184668A JP2009184668A JP2011039666A JP 2011039666 A JP2011039666 A JP 2011039666A JP 2009184668 A JP2009184668 A JP 2009184668A JP 2009184668 A JP2009184668 A JP 2009184668A JP 2011039666 A JP2011039666 A JP 2011039666A
- Authority
- JP
- Japan
- Prior art keywords
- barrier
- group
- synchronization
- hardware thread
- hardware
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 742
- 238000000034 method Methods 0.000 title claims description 180
- 230000008569 process Effects 0.000 claims description 141
- 238000012545 processing Methods 0.000 claims description 50
- 238000010586 diagram Methods 0.000 description 13
- 239000000047 product Substances 0.000 description 13
- 238000005192 partition Methods 0.000 description 12
- 230000007246 mechanism Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000006854 communication Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
【解決手段】1以上のハードウェアスレッドを備えたプロセッサコアを1以上有するプロセッサを備え、プロセッサコアはユーザモードを含む複数の特権レベルを有し、複数のハードウェアスレッドを1以上のグループに分割し、ユーザモードより高い特権レベルのハードウェアスレッドがグループの情報をバリアドメイン定義情報に設定し、グループ内のハードウェアスレッドをグループ内で1以上の同期グループに分割し、同期グループの情報をハードウェアスレッドがユーザモードのときにバリアグループ定義情報に設定し、各ハードウェアスレッドがバリアポイントに到達したことを示すバリアポイント到達情報を受信し、バリアグループ定義情報の同期グループと、バリアドメイン定義情報のグループの情報から当該ハードウェアスレッドにおけるバリア同期の成否を判定する。
【選択図】図4
Description
図1において、計算機は複数のCPUコア(またはプロセッサコア)#0〜#2を備えたCPU1と、データやプログラムを格納する主記憶30と、バリア同期のグループ分けを管理するバリアドメイン定義テーブル40とを主体にして構成され、CPU1と主記憶30及びバリアドメイン定義部40はシステムコネクト20を介して接続される。システムコネクト20は、ポイントツーポイント接続の双方向通信システムで構成することができ、例えば、QPI(Quick Path Interconnect)やHyper Transport、あるいはクロスバー等のネットワークで構成することができる。
次に、計算機で実行されるソフトウェアの構成について、図2を参照しながら説明する。図2は、計算機で実行されるソフトウェアの構成の一例を示すブロック図である。ユーザモードと特権モードの2つの特権レベルを備えたCPU1では、OS100が特権モードで実行され、このOS100上では、プロセスA(200−1)とプロセスB(200−2)からなるタスク200がユーザモードで実行される。
図4はCPU1のバリア同期機構の一例を示すブロック図である。図1で示したように、計算機は、バリアドメインに所属するハードウェアスレッド#0a〜#2bを設定するためのバリアドメイン定義部40と、同一バリアドメイン内でバリア同期を実施するためのスレッドバリア同期部#0a〜#2b(12−0a〜12−2b)を備える。なお、バリアドメイン定義部40は計算機内に少なくとも1つあればよい。複数のCPUソケットを備える計算機の場合では、システムコネクト20でバリアドメイン定義部40と複数のCPUを接続すればよい。
図6は計算機で行われる全体的な処理の流れを示すフローチャートである。この処理は、計算機を起動すると開始される。
次に、上記図6に示したステップS5、S6で、ハードウェアスレッド#0a〜#2bがそれぞれ行うバリア同期処理の一例について図7を参照しながら説明する。図7は、ハードウェアスレッド#0a〜#2bが行うバリア同期処理の一例を示すフローチャートである。以下の説明では、ハードウェアスレッド#0aの処理について述べ、他のハードウェアスレッド#0b〜#2bについても同様である。
次に、上記図6に示したステップS5、S6で、ハードウェアスレッド#0a〜#2bに接続されたスレッドバリア同期部0a〜#2bの判定部132で行われるバリア同期処理の一例について図8を参照しながら説明する。図8は、スレッドバリア同期部#0a〜#2bの判定部132が行うバリア同期処理の一例を示すフローチャートである。以下の説明では、スレッドバリア同期部#0aの判定部132の処理について述べ、他のスレッドバリア同期部#0b〜#2bの判定部132についても同様である。図8の処理は、ハードウェアスレッド#0aがバリア同期を開始する度に実行される。
図9は、第2の実施形態を示し、前記第1実施形態のバリアグループ定義テーブル120と判定部132をソフトウェアにより実装し、スレッドバリア同期部#0a〜#2bのバリア成否判定部130をバリア到達状況生成部1300に置き換えて、バリア同期の成立の判定(判定部132)はハードウェアスレッド#0a〜2bの各ソフトウェアスレッドで行うようにしたもので、その他の構成は前記第1実施形態と同様である。
図12は、第3の実施形態を示し、前記第1実施形態のCPUコア#0〜#2の内部に設けていたスレッドバリア同期部#0a〜#2bを、CPUコア#0〜#2の外部に設けたもので、その他の構成は前記第1実施形態と同様である。
図13は、第4の実施形態を示し、前記第1実施形態のバリアドメイン定義部40を各CPUコア#0〜#2に分散配置したもので、その他の構成は前記第1実施形態と同様である。
図14は、第5の実施形態を示し、計算機で実行されるソフトウェアの構成の一例を示すブロック図である。
なお、上記各実施形態では、CPU1をホモジニアス・マルチコアプロセッサに本発明を適用した例を示したが、図示はしないが、ヘテロジニアス・マルチコアプロセッサに本発明を適用することができる。
10−0〜10−2 CPUコア
11−0a〜11−2b ハードウェアスレッド
12−0a〜12−2b スレッドバリア同期部
20 システムコネクト
40 バリアドメイン定義部
120 バリアグループ定義テーブル
130 バリア成否判定部
131 バリアポイント到達情報テーブル
400 バリアドメイン定義テーブル
Claims (20)
- ひとつ以上のハードウェアスレッドを備えたプロセッサコアと、
前記プロセッサコアをひとつ以上有するプロセッサとを備えた計算機で、並列処理を実行してバリア同期の成立を判定するバリア同期方法において、
前記プロセッサコアはユーザモードを含む複数の特権レベルを有し、
前記複数のハードウェアスレッドをひとつ以上のグループに分割し、前記ユーザモードより高い特権レベルのときに前記ハードウェアスレッドが前記グループの情報をバリアドメイン定義情報に設定するステップと、
前記グループに所属するハードウェアスレッドを前記グループ内でひとつ以上の同期グループに分割し、当該分割した同期グループの情報を前記ハードウェアスレッドが前記ユーザモードのときにバリアグループ定義情報に設定するステップと、
前記ハードウェアスレッドのそれぞれが、当該ハードウェアスレッドで実行する処理がバリアポイントに到達したときにバリアポイント到達情報を出力するステップと、
前記ハードウェアスレッドのそれぞれが出力したバリアポイント到達情報を受信し、前記バリアグループ定義情報に設定された同期グループと、前記バリアドメイン定義情報に設定された前記グループの情報から、当該ハードウェアスレッドがバリア同期の成否を判定するステップと、
を含むことを特徴とするバリア同期方法。 - 請求項1に記載のバリア同期方法であって、
前記ハードウェアスレッドがバリア同期の成否を判定するステップは、
前記バリアドメイン定義情報に設定されたひとつ以上のグループのうち、当該ハードウェアスレッドが所属するグループと、前記バリアグループ定義情報に設定されたひとつ以上の同期グループのうち、当該ハードウェアスレッドが所属する同期グループとの積集合を求め、当該積集合に含まれるハードウェアスレッド群において、バリア同期の成否を判定することを特徴とするバリア同期方法。 - 請求項1に記載のバリア同期方法であって、
前記ハードウェアスレッドがバリア同期の成否を判定するステップは、
前記バリアドメイン定義情報に設定されたひとつ以上のグループのうち、当該ハードウェアスレッドが所属するグループと、前記バリアグループ定義情報に設定されたひとつ以上の同期グループのうち、当該ハードウェアスレッドが所属する同期グループとの積集合を求め、当該積集合に含まれるハードウェアスレッド群に対して、前記ハードウェアスレッド群に属するすべてのハードウェアスレッドのそれぞれが出力する前記バリアポイント到達情報がバリアポイントに到達したことを表している場合に、バリア同期が成立していると判定することを特徴とするバリア同期方法。 - 請求項1に記載のバリア同期方法であって、
前記複数の特権レベルは前記ユーザモードと特権モードからなり、
前記ハードウェアスレッドが前記グループの情報をバリアドメイン定義情報に設定するステップは、
前記特権モードのときに前記ハードウェアスレッドが前記グループの情報をバリアドメイン定義情報に設定することを特徴とするバリア同期方法。 - 請求項1に記載のバリア同期方法であって、
前記ハードウェアスレッドがバリア同期の成否を判定するステップは、
前記ユーザモードを除く前記複数の特権レベルの一部または全部のそれぞれに対応するバリアドメイン定義情報に設定されたひとつ以上のグループのうち当該ハードウェアスレッドが所属するグループと、前記バリアグループ定義情報に設定されたひとつ以上の同期グループのうち当該ハードウェアスレッドが所属する同期グループとの積集合を求め、当該積集合に含まれるハードウェアスレッド群において、バリア同期の成否を判定することを特徴とするバリア同期方法。 - 請求項1に記載のバリア同期方法であって、
前記ハードウェアスレッドがバリア同期の成否を判定するステップは、
前記ユーザモードを除く前記複数の特権レベルの一部または全部のそれぞれに対応するバリアドメイン定義情報に設定されたひとつ以上のグループのうち当該ハードウェアスレッドが所属するグループと、前記バリアグループ定義情報に設定されたひとつ以上の同期グループのうち当該ハードウェアスレッドが所属する同期グループとの積集合を求め、当該積集合に含まれるハードウェアスレッド群において、前記ハードウェアスレッド群に属するすべてのハードウェアスレッドのそれぞれが出力する前記バリアポイント到達情報がバリアポイントに到達したことを表している場合に、バリア同期が成立していると判定することを特徴とするバリア同期方法。 - 請求項1に記載のバリア同期方法であって、
前記複数のハードウェアスレッドは、前記バリアグループ定義情報と、前記バリアポイント到達情報を保持するバリアポイント到達情報格納部と、バリア同期の成否を判定するバリア成否判定部と、をそれぞれ有し、
前記ハードウェアスレッドがバリア同期の成否を判定するステップは、
前記バリア成否判定部が、当該ハードウェアスレッドに対応するバリアグループ定義情報と、当該ハードウェアスレッドに対応するバリアポイント到達情報格納部と、前記バリアドメイン定義情報からバリア同期の成否を判定することを特徴とするバリア同期方法。 - 請求項1に記載のバリア同期方法であって、
前記複数のハードウェアスレッドは、前記バリアグループ定義情報と、前記バリアポイント到達情報を受信してハードウェアスレッド毎のバリアポイント到達状況を生成するバリアポイント到達状況生成部と、をそれぞれ有し、
前記ハードウェアスレッドがバリア同期の成否を判定するステップは、
当該ハードウェアスレッドに対応する前記バリアポイント到達状況生成部が生成したバリアポイント到達状況と、前記バリアグループ定義情報と、前記バリアドメイン定義情報からバリア同期の成否を判定することを特徴とするバリア同期方法。 - 請求項1に記載のバリア同期方法であって、
前記プロセッサと主記憶とを接続するネットワークをさらに有し、前記バリアドメイン定義情報を格納するバリアドメイン定義部が前記ネットワークに接続され、
前記ハードウェアスレッドがバリア同期の成否を判定するステップは、
前記ネットワークを介して前記バリアドメイン定義部からバリアドメイン定義情報を読み込むステップを含むことを特徴とするバリア同期方法。 - 請求項1に記載のバリア同期方法であって、
前記複数の特権レベルは前記ユーザモードと特権モードとハイパーバイザモードからなり、前記ハードウェアスレッドがハイパーバイザモードのときには仮想計算機を提供するハイパーバイザを実行し、
前記複数のハードウェアスレッドをひとつ以上のグループに分割し、前記ユーザモードより高い特権レベルのときに前記ハードウェアスレッドが前記グループの情報をバリアドメイン定義情報に設定するステップは、
前記ユーザモードより高い特権レベルとして特権モードの前記ハードウェアスレッドが前記グループの情報をバリアドメイン定義情報に設定する際には、当該ハードウェアスレッドをハイパーバイザモードに切り替えて前記ハイパーバイザを実行し、当該ハイパーバイザによって前記バリアドメイン定義情報の内容が正当であるか否かを判定することを特徴とするバリア同期方法。 - ひとつ以上のハードウェアスレッドを備えたプロセッサコアと、
前記プロセッサコアをひとつ以上有するプロセッサとを備えた計算機で、並列処理を実行してバリア同期の成立を判定する計算機において、
前記プロセッサコアはユーザモードを含む複数の特権レベルを有し、
前記ハードウェアスレッドのそれぞれが、当該ハードウェアスレッドで実行する処理がバリアポイントに到達したときにバリアポイント到達情報を出力し、
前記複数のハードウェアスレッドをひとつ以上のグループに分割して、当該グループの情報をバリアドメイン定義情報として格納するバリアドメイン定義部と、
前記グループに所属するハードウェアスレッドを前記グループ内でひとつ以上の同期グループに分割し、当該分割した同期グループの情報をバリアドメイン定義情報として格納するバリアグループ定義情報格納部と、
前記バリアポイント到達情報を保持するバリアポイント到達情報格納部と、
前記ハードウェアスレッドのそれぞれにおいて、前記バリアポイント到達情報格納部のバリアポイント到達情報と、前記バリアグループ定義情報に設定された同期グループと、前記バリアドメイン定義情報に設定された前記グループの情報から、当該ハードウェアスレッドのバリア同期の成否を判定する判定部と、を備え、
前記バリアドメイン定義部は、前記ハードウェアスレッドが前記ユーザモードより高い特権レベルのときに設定可能であって、前記バリアグループ定義情報格納部は、前記ハードウェアスレッドが前記ユーザモードのときに設定可能であることを特徴とする計算機。 - 請求項11に記載の計算機であって、
前記判定部は、
前記バリアドメイン定義情報に設定されたひとつ以上のグループのうち当該ハードウェアスレッドが所属するグループと、前記バリアグループ定義情報に設定されたひとつ以上の同期グループのうち当該ハードウェアスレッドが所属する同期グループとの積集合を求め、当該積集合に含まれるハードウェアスレッド群において、バリア同期の成否を判定することを特徴とする計算機。 - 請求項11に記載の計算機であって、
前記判定部は、
前記バリアドメイン定義情報に設定されたひとつ以上のグループのうち、当該ハードウェアスレッドが所属するグループと、前記バリアグループ定義情報に設定されたひとつ以上の同期グループのうち、当該ハードウェアスレッドが所属する同期グループとの積集合を求め、当該積集合に含まれるハードウェアスレッド群に対して、前記ハードウェアスレッド群に属するすべてのハードウェアスレッドのそれぞれが出力する前記バリアポイント到達情報がバリアポイントに到達したことを表している場合に、バリア同期が成立していると判定することを特徴とする計算機。 - 請求項11に記載の計算機であって、
前記複数の特権レベルは前記ユーザモードと特権モードからなり、
前記バリアドメイン定義部は、前記ハードウェアスレッドが前記特権モードのときに設定可能であることを特徴とする計算機。 - 請求項11に記載の計算機であって、
前記判定部は、
前記ユーザモードを除く前記複数の特権レベルの一部または全部のそれぞれに対応するバリアドメイン定義情報に設定されたひとつ以上のグループのうち当該ハードウェアスレッドが所属するグループと、前記バリアグループ定義情報に設定されたひとつ以上の同期グループのうち当該ハードウェアスレッドが所属する同期グループとの積集合を求め、当該積集合に含まれるハードウェアスレッド群において、バリア同期の成否を判定することを特徴とする計算機。 - 請求項11に記載の計算機であって、
前記判定部は、
前記ユーザモードを除く前記複数の特権レベルの一部または全部のそれぞれに対応するバリアドメイン定義情報に設定されたひとつ以上のグループのうち当該ハードウェアスレッドが所属するグループと、前記バリアグループ定義情報に設定されたひとつ以上の同期グループのうち当該ハードウェアスレッドが所属する同期グループとの積集合を求め、当該積集合に含まれるハードウェアスレッド群において、前記ハードウェアスレッド群に属するすべてのハードウェアスレッドのそれぞれが出力する前記バリアポイント到達情報がバリアポイントに到達したことを表している場合に、バリア同期が成立していると判定することを特徴とする計算機。 - 請求項11に記載の計算機であって、
前記判定部は、
前記複数のハードウェアスレッドは、前記バリアグループ定義情報と、前記バリアポイント到達情報を保持するバリアポイント到達情報格納部と、バリア同期の成否を判定する判定部と、をそれぞれ有し、
前記判定部は、
前記判定部が、当該ハードウェアスレッドに対応するバリアグループ定義情報と、当該ハードウェアスレッドに対応するバリアポイント到達情報格納部と、前記バリアドメイン定義情報からバリア同期の成否を判定することを特徴とする計算機。 - 請求項11に記載の計算機であって、
前記複数のハードウェアスレッドは、前記バリアグループ定義情報と、前記バリアポイント到達情報を受信してハードウェアスレッド毎のバリアポイント到達状況を生成するバリアポイント到達状況生成部と、をそれぞれ有し、
前記判定部は、
当該ハードウェアスレッドに対応する前記バリアポイント到達状況生成部が生成したバリアポイント到達状況と、前記バリアグループ定義情報と、前記バリアドメイン定義情報からバリア同期の成否を判定することを特徴とする計算機。 - 請求項11に記載の計算機であって、
前記プロセッサと主記憶とを接続するネットワークをさらに有し、前記バリアドメイン定義情報を格納するバリアドメイン定義部が前記ネットワークに接続され、
前記判定部は、
前記ネットワークを介して前記バリアドメイン定義部からバリアドメイン定義情報を読み込むことを特徴とする計算機。 - 請求項11に記載の計算機であって、
前記複数の特権レベルは前記ユーザモードと特権モードとハイパーバイザモードからなり、前記ハードウェアスレッドがハイパーバイザモードのときには仮想計算機を提供するハイパーバイザを実行し、
前記バリアドメイン定義部は、
前記ユーザモードより高い特権レベルとして特権モードの前記ハードウェアスレッドが前記グループの情報をバリアドメイン定義情報に設定する際には、当該ハードウェアスレッドをハイパーバイザモードに切り替えて前記ハイパーバイザを実行し、当該ハイパーバイザによって前記バリアドメイン定義情報の内容が正当であるか否かを判定することを特徴とする計算機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009184668A JP5447807B2 (ja) | 2009-08-07 | 2009-08-07 | バリア同期方法及び計算機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009184668A JP5447807B2 (ja) | 2009-08-07 | 2009-08-07 | バリア同期方法及び計算機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011039666A true JP2011039666A (ja) | 2011-02-24 |
JP5447807B2 JP5447807B2 (ja) | 2014-03-19 |
Family
ID=43767391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009184668A Expired - Fee Related JP5447807B2 (ja) | 2009-08-07 | 2009-08-07 | バリア同期方法及び計算機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5447807B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105453045A (zh) * | 2013-08-13 | 2016-03-30 | 高通股份有限公司 | 使用动态宽度计算的壁垒同步 |
CN117272412A (zh) * | 2023-11-21 | 2023-12-22 | 芯来智融半导体科技(上海)有限公司 | 中断控制寄存器保护方法、装置、计算机设备及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03144847A (ja) * | 1989-10-26 | 1991-06-20 | Internatl Business Mach Corp <Ibm> | マルチプロセッサ・システムおよびそのプロセス同期方法 |
JPH076144A (ja) * | 1993-06-18 | 1995-01-10 | Fujitsu Ltd | 並列計算機の仮想プロセッサの実行方法 |
WO2006059543A1 (ja) * | 2004-12-01 | 2006-06-08 | Sony Computer Entertainment Inc. | スケジューリング方法、スケジューリング装置およびマルチプロセッサシステム |
JP2006259821A (ja) * | 2005-03-15 | 2006-09-28 | Hitachi Ltd | 並列計算機の同期方法及びプログラム |
WO2008155806A1 (ja) * | 2007-06-20 | 2008-12-24 | Fujitsu Limited | バリア同期方法、装置、及びマルチコアプロセッサ |
-
2009
- 2009-08-07 JP JP2009184668A patent/JP5447807B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03144847A (ja) * | 1989-10-26 | 1991-06-20 | Internatl Business Mach Corp <Ibm> | マルチプロセッサ・システムおよびそのプロセス同期方法 |
JPH076144A (ja) * | 1993-06-18 | 1995-01-10 | Fujitsu Ltd | 並列計算機の仮想プロセッサの実行方法 |
WO2006059543A1 (ja) * | 2004-12-01 | 2006-06-08 | Sony Computer Entertainment Inc. | スケジューリング方法、スケジューリング装置およびマルチプロセッサシステム |
JP2006259821A (ja) * | 2005-03-15 | 2006-09-28 | Hitachi Ltd | 並列計算機の同期方法及びプログラム |
WO2008155806A1 (ja) * | 2007-06-20 | 2008-12-24 | Fujitsu Limited | バリア同期方法、装置、及びマルチコアプロセッサ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105453045A (zh) * | 2013-08-13 | 2016-03-30 | 高通股份有限公司 | 使用动态宽度计算的壁垒同步 |
KR20160036067A (ko) * | 2013-08-13 | 2016-04-01 | 퀄컴 인코포레이티드 | 동적 폭 계산을 이용한 배리어 폭 동기화 |
JP2016525746A (ja) * | 2013-08-13 | 2016-08-25 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 動的幅計算を用いたバリア同期 |
KR101724247B1 (ko) | 2013-08-13 | 2017-04-06 | 퀄컴 인코포레이티드 | 동적 폭 계산을 이용한 배리어 폭 동기화 |
CN117272412A (zh) * | 2023-11-21 | 2023-12-22 | 芯来智融半导体科技(上海)有限公司 | 中断控制寄存器保护方法、装置、计算机设备及存储介质 |
CN117272412B (zh) * | 2023-11-21 | 2024-03-15 | 芯来智融半导体科技(上海)有限公司 | 中断控制寄存器保护方法、装置、计算机设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP5447807B2 (ja) | 2014-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9996401B2 (en) | Task processing method and virtual machine | |
US9753854B1 (en) | Memory controller load balancing with configurable striping domains | |
US9411646B2 (en) | Booting secondary processors in multicore system using kernel images stored in private memory segments | |
JP5433676B2 (ja) | プロセッサ装置、マルチスレッドプロセッサ装置 | |
EP2616944B1 (en) | Real address accessing in a coprocessor executing on behalf of an unprivileged process | |
US7487222B2 (en) | System management architecture for multi-node computer system | |
US8776077B2 (en) | Method for multithreading an application using partitioning to allocate work to threads | |
US20070150895A1 (en) | Methods and apparatus for multi-core processing with dedicated thread management | |
US7484032B2 (en) | Fault tolerant computer system | |
US10579413B2 (en) | Efficient task scheduling using a locking mechanism | |
JP2016508647A5 (ja) | ||
JPWO2010095416A1 (ja) | マルチスレッドプロセッサ及びデジタルテレビシステム | |
CN101563674A (zh) | 对来自多处理器系统上的多线程程序的存储器访问进行管理的方法和系统 | |
US20150120979A1 (en) | Method of controlling computer and computer | |
JP5447807B2 (ja) | バリア同期方法及び計算機 | |
US7765429B2 (en) | Method and system to execute recovery in non-homogenous multi processor environments | |
US20130166887A1 (en) | Data processing apparatus and data processing method | |
Maglalang et al. | Locality-aware dynamic task graph scheduling | |
US20200004711A1 (en) | Method and device for processing data based on distributed structure | |
Goglin | Memory footprint of locality information on many-core platforms | |
Katz | Popcorn Linux: Cross Kernel Process and Thread Migration in a Linux-Based Multikernel | |
US20230036017A1 (en) | Last-level cache topology for virtual machines | |
Shi et al. | DFlow: Efficient Dataflow-based Invocation Workflow Execution for Function-as-a-Service | |
JP6351387B2 (ja) | 情報処理装置、プログラムおよび記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131217 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |