JP2011034474A - Wiring layout method and wiring layout device - Google Patents

Wiring layout method and wiring layout device Download PDF

Info

Publication number
JP2011034474A
JP2011034474A JP2009182180A JP2009182180A JP2011034474A JP 2011034474 A JP2011034474 A JP 2011034474A JP 2009182180 A JP2009182180 A JP 2009182180A JP 2009182180 A JP2009182180 A JP 2009182180A JP 2011034474 A JP2011034474 A JP 2011034474A
Authority
JP
Japan
Prior art keywords
wiring
group
grid
signal line
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009182180A
Other languages
Japanese (ja)
Inventor
Tetsuya Anazawa
哲哉 穴沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009182180A priority Critical patent/JP2011034474A/en
Publication of JP2011034474A publication Critical patent/JP2011034474A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring layout method and wiring layout device, capable of efficiently using a wiring area. <P>SOLUTION: The wiring layout device for performing a wiring layout along grid lines provided on wiring layers includes: a group setting means for grouping grid lines for each of the wiring layers to set a plurality of groups so as to be set to a grid width to be determined on the basis of the length of a projection portion of a signal line end; and a wiring means for selecting the groups according to a selection order to perform layout of wiring of a signal line for each of the wiring layers. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体集積回路において配線レイアウトを行う配線レイアウト装置及び配線レイアウト方法に関する。   The present invention relates to a wiring layout apparatus and a wiring layout method for performing wiring layout in a semiconductor integrated circuit.

複数の配線層を有する従来の半導体集積回路では、各配線層に配線された信号線の端部同士がビアを介して接続される。各信号線の端部には、信号線同士を接続するために必要となるEOL(End Of Line)と呼ばれる突き出しが設けられている。   In a conventional semiconductor integrated circuit having a plurality of wiring layers, the ends of signal lines wired to each wiring layer are connected to each other through vias. At the end of each signal line, a protrusion called EOL (End Of Line) necessary for connecting the signal lines is provided.

半導体集積回路の製造工程では、一般的に、マスクパターンに対応するフォトレジスタを使用して基板上にマスクパターンを転写しているが、近年では素子の微細化によりフォトレジスタが収縮して信号線端部が縮むため、信号線端部の縮みを考慮してEOLが設定されている。   In the manufacturing process of a semiconductor integrated circuit, generally, a photoresist corresponding to a mask pattern is used to transfer a mask pattern onto a substrate. Since the end portion contracts, the EOL is set in consideration of the contraction of the signal line end portion.

半導体集積回路では、素子の微細化が進んで信号線の配線パターンが微細になるほど、信号線端部の縮みの程大きくなり、EOLが長く設定される傾向がある。   In a semiconductor integrated circuit, as the miniaturization of an element progresses and the wiring pattern of a signal line becomes finer, the end of the signal line becomes larger and the EOL tends to be set longer.

特開2001−284455号公報JP 2001-284455 A

近年の半導体集積回路は、配線パターンが微細になるほど信号線端部の縮みの程度が相対的に大きくなるために、素子の微細化に応じてEOLが相対的に長くなりつつある。このため、EOLが原因となって、配線領域に配線を行うことができないデッドスペースが生じると言った問題があった。   In recent semiconductor integrated circuits, as the wiring pattern becomes finer, the degree of contraction of the end of the signal line becomes relatively large. Therefore, the EOL is becoming relatively long as the element becomes finer. For this reason, there is a problem that a dead space in which wiring cannot be performed in the wiring region occurs due to EOL.

本発明は、上記の点に鑑みなされたもので、配線領域を無駄なく使用することが可能な配線レイアウト方法及び配線レイアウト装置を提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide a wiring layout method and a wiring layout apparatus that can use a wiring area without waste.

配線層上に設けられたグリッド線に沿って配線レイアウトを行う配線レイアウト装置であって、信号線端部の突き出し部分の長さに基づいて決定されるグリッド幅となるように、前記配線層毎にグリッド線をグループ分けして複数のグループを設定するグループ設定手段と、前記配線層毎に、選択順に従って前記グループを選択して、信号線の配線をレイアウトする配線手段と、を有する配線レイアウト装置が提供される。   A wiring layout apparatus that performs wiring layout along grid lines provided on a wiring layer, wherein each wiring layer has a grid width determined based on a length of a protruding portion of a signal line end. A wiring layout having group setting means for setting a plurality of groups by grouping grid lines, and wiring means for laying out signal line wiring by selecting the group in accordance with a selection order for each wiring layer An apparatus is provided.

開示の配線レイアウト装置は、信号線端部の突き出し部分(EOL)により生じる配線領域のデッドスペースを少なくすることができ、配線領域を無駄なく使用することができる効果を奏する。   The disclosed wiring layout apparatus can reduce the dead space of the wiring region caused by the protruding portion (EOL) of the signal line end, and has an effect that the wiring region can be used without waste.

配線レイアウト装置のハードウェア構成例を示す図である。It is a figure which shows the hardware structural example of a wiring layout apparatus. 配線レイアウト装置の機能構成を説明する図である。It is a figure explaining the functional structure of a wiring layout apparatus. グループ設定部によるグリッド線のグループ化を説明する図である。It is a figure explaining grouping of the grid line by a group setting part. グループ化されたグリッド線上に信号線が配線された状態の一例を示す図である。It is a figure which shows an example in the state by which the signal line was wired on the grouped grid line. 配線レイアウト装置の動作を説明するフローチャートである。It is a flowchart explaining operation | movement of a wiring layout apparatus. 信号線配線順決定部によるステップS506の処理を詳細に説明するフローチャートである。It is a flowchart explaining the process of step S506 by the signal line wiring order determination part in detail. 配線部によるステップS507の処理の詳細を説明する第一のフローチャートである。It is a 1st flowchart explaining the detail of the process of step S507 by a wiring part. 配線部によるステップS507の処理の詳細を説明する第二のフローチャートである。It is a 2nd flowchart explaining the detail of the process of step S507 by a wiring part. 配線部によるステップS507の処理の詳細を説明する第三のフローチャートである。It is a 3rd flowchart explaining the detail of the process of step S507 by a wiring part. 配線レイアウト装置による配線レイアウトの一例を示す図である。It is a figure which shows an example of the wiring layout by a wiring layout apparatus. 配線レイアウト装置による配線レイアウトの他の例を示す図である。It is a figure which shows the other example of the wiring layout by a wiring layout apparatus. デッドスペースが生じた例を示す図である。It is a figure which shows the example which the dead space produced. グリッド線を4つのグループにグループ化した例を説明する図である。It is a figure explaining the example which grouped the grid line into four groups.

以下、本発明の実施の形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は、配線レイアウト装置のハードウェア構成例を示す図である。図1において、配線レイアウト装置100は、コンピュータ装置であって、CPU(Central Processing Unit)11と、メモリユニット12と、表示ユニット13と、出力ユニット14と、入力ユニット15と、通信ユニット16と、記憶装置17と、ドライバ18とを有し、システムバスBに接続される。   FIG. 1 is a diagram illustrating a hardware configuration example of a wiring layout apparatus. In FIG. 1, a wiring layout device 100 is a computer device, and includes a CPU (Central Processing Unit) 11, a memory unit 12, a display unit 13, an output unit 14, an input unit 15, a communication unit 16, It has a storage device 17 and a driver 18 and is connected to the system bus B.

CPU11は、メモリユニット12に格納されたプログラムに従って配線レイアウト装置100を制御する。メモリユニット12には、RAM(Random Access Memory)及びROM(Read Only Memory)等が用いられ、CPU11にて実行されるプログラム、CPU11での処理に必要なデータ、CPU11での処理にて得られるデータ等を格納する。また、メモリユニット12の一部の領域が、CPU11での処理に利用されるワークエリアとして割り付けられている。   The CPU 11 controls the wiring layout device 100 according to a program stored in the memory unit 12. The memory unit 12 includes a RAM (Random Access Memory), a ROM (Read Only Memory), and the like. A program executed by the CPU 11, data necessary for processing by the CPU 11, and data obtained by processing by the CPU 11. Etc. are stored. A part of the memory unit 12 is allocated as a work area used for processing by the CPU 11.

表示ユニット13は、CPU11の制御のもとに必要な各種情報を表示する。出力ユニット14は、プリンタ等を有し、利用者からの指示に応じて各種情報を出力するために用いられる。入力ユニット15は、マウス、キーボード等を有し、利用者が配線レイアウト装置100が処理を行うための必要な各種情報を入力するために用いられる。通信ユニット16は、例えばインターネット、LAN(Local Area Network)等に接続し、外部装置との間の通信制御をするための装置である。記憶装置17には、例えばハードディスクユニットが用いられ、各種処理を実行するプログラム等のデータを格納する。   The display unit 13 displays various information required under the control of the CPU 11. The output unit 14 has a printer or the like, and is used for outputting various types of information in accordance with instructions from the user. The input unit 15 includes a mouse, a keyboard, and the like, and is used for a user to input various information necessary for the wiring layout apparatus 100 to perform processing. The communication unit 16 is a device that is connected to, for example, the Internet, a LAN (Local Area Network), and the like and controls communication with an external device. For example, a hard disk unit is used as the storage device 17 and stores data such as programs for executing various processes.

配線レイアウト装置100によって行われる処理を実現するプログラムは、例えばCD−ROM(Compact Disc Read Only Memory)等の記録媒体19によって配線レイアウト装置100に提供される。即ち、プログラムが保存された記憶媒体19がドライバ18にセットされると、ドライバ18が記憶媒体19からプログラムを読み出し、その読み出されたプログラムがシステムバスBを介して記憶装置17にインストールされる。そして、プログラムが起動されると、記憶装置17にインストールされたプログラムに従ってCPU11がその処理を開始する。尚、プログラムを格納する媒体としてCD−ROMに限定するものではなく、コンピュータが読み取り可能な媒体であれば良い。本発明に係る処理を実現するプログラムは、通信ユニット16によってネットワークを介してダウンロードし、記憶装置17にインストールするようにしても良い。また、USB(Universal Serial Bus)対応の配線レイアウト装置100であれば、USB接続可能な外部記憶装置からインストールするようにしても良い。更に、SDカード等のフラッシュメモリ対応の配線レイアウト装置100であれば、そのようメモリカードからインストールするようにしても良い。   A program for realizing the processing performed by the wiring layout apparatus 100 is provided to the wiring layout apparatus 100 by a recording medium 19 such as a CD-ROM (Compact Disc Read Only Memory). That is, when the storage medium 19 storing the program is set in the driver 18, the driver 18 reads the program from the storage medium 19, and the read program is installed in the storage device 17 via the system bus B. . When the program is activated, the CPU 11 starts its processing according to the program installed in the storage device 17. The medium for storing the program is not limited to a CD-ROM, and any medium that can be read by a computer may be used. The program for realizing the processing according to the present invention may be downloaded via the network by the communication unit 16 and installed in the storage device 17. Further, if the wiring layout device 100 is compatible with USB (Universal Serial Bus), it may be installed from an external storage device capable of USB connection. Further, if the wiring layout device 100 is compatible with a flash memory such as an SD card, it may be installed from such a memory card.

以下に本実施例の配線レイアウト装置100について説明する。本実施例の配線レイアウト装置100は、複数の配線層を有する半導体集積回路の配線レイアウトを行う際に、各配線層に設けられたグリッド線を複数のグループに分ける。そして、複数のグループにおいて、予め配線のレイアウトで使用されるグループの順番を設定する。配線のレイアウトは、設定された順番通りにグループを選択し、選択されたグループに含まれるグリッド線を用いて行われる。   The wiring layout apparatus 100 of the present embodiment will be described below. The wiring layout device 100 according to the present embodiment divides grid lines provided in each wiring layer into a plurality of groups when performing wiring layout of a semiconductor integrated circuit having a plurality of wiring layers. In the plurality of groups, the order of the groups used in the wiring layout is set in advance. The layout of wiring is performed by selecting groups in the set order and using grid lines included in the selected group.

以下に図2を参照して本実施例の配線レイアウト装置100の機能について説明する。図2は、配線レイアウト装置の機能構成を説明する図である。   The function of the wiring layout apparatus 100 of this embodiment will be described below with reference to FIG. FIG. 2 is a diagram illustrating a functional configuration of the wiring layout apparatus.

配線レイアウト装置100は、フロアプランナ110と、マクロ配置設定部120と、電源配線部130と、セル配置部140と、グループ設定部150と、使用グループ順設定部160と、信号線配線順設定部170と、配線部180と、データベース200と、を有する。   The wiring layout device 100 includes a floor planner 110, a macro arrangement setting unit 120, a power supply wiring unit 130, a cell arrangement unit 140, a group setting unit 150, a use group order setting unit 160, and a signal line wiring order setting unit. 170, a wiring unit 180, and a database 200.

データベース200には、ライブラリ210、ネットリスト220、デザインルール230が格納されている。ライブラリ210は、配線レイアウト装置100によりレイアウトされるセルを示すセル情報やマクロを示すマクロ情報等が含まれる。ネットリスト220は、半導体集積回路に実装される回路の接続情報である。デザインルール230は、半導体集積回路のレイアウトを設計するに際し、予め決められた設計規則である。   The database 200 stores a library 210, a netlist 220, and a design rule 230. The library 210 includes cell information indicating cells laid out by the wiring layout apparatus 100, macro information indicating macros, and the like. The net list 220 is connection information of circuits mounted on the semiconductor integrated circuit. The design rule 230 is a design rule determined in advance when designing the layout of the semiconductor integrated circuit.

本実施例の配線レイアウト装置100において、フロアプランナ110は、ライブラリ210、ネットリスト220、デザインルール230を参照し、レイアウト設計を実行する前に、半導体集積回路のチップ上で、どの回路ブロックをどこに配置するかの大枠を決定する。フロアプランナ110は、決定した結果をフロアプラン情報240として出力する。出力されたフロアプラン情報240は、データベース200に格納される。   In the wiring layout apparatus 100 according to the present embodiment, the floor planner 110 refers to the library 210, the netlist 220, and the design rule 230, and before executing layout design, which circuit block is located on the chip of the semiconductor integrated circuit. Decide the outline of the layout. The floor planner 110 outputs the determined result as floor plan information 240. The output floor plan information 240 is stored in the database 200.

マクロ配置決定部120は、フロアプランナ110により決定された配置の中で、マクロの配置レイアウトを決定する。電源配線部130は、配置されたマクロに対する電源線の配線を行う。セル配置部140は、マクロ内におけるセルの配置レイアウトを行う。   The macro arrangement determination unit 120 determines a macro arrangement layout among the arrangements determined by the floor planner 110. The power supply wiring unit 130 performs power supply line wiring for the arranged macro. The cell arrangement unit 140 performs cell arrangement layout in the macro.

グループ設定部150は、配線層に設けられたグリッド線のグループ化を行う。本実施例では、グリッド線のグループは予め設定されている。グループ設定部150は、設定に基づき、グリッド線のグループ化を行う。   The group setting unit 150 groups grid lines provided in the wiring layer. In this embodiment, grid line groups are set in advance. The group setting unit 150 groups grid lines based on the setting.

以下に図3を参照して本実施例のグループ設定部150によるグリッド線のグループ化について説明する。図3は、グループ設定部によるグリッド線のグループ化を説明する図である。   Hereinafter, the grouping of grid lines by the group setting unit 150 according to the present embodiment will be described with reference to FIG. FIG. 3 is a diagram illustrating grouping of grid lines by the group setting unit.

図3(A)に示す配線層31には、例えば6本のグリッド線G1、G2、G3、G4、G5、G6が設けられている。本実施例のグループ設定部150は、例えば配線層31に設けられたグリッド線G1〜G6を二つのグループに分け、グループ化を行う。配線層31では、グリッド線G1、G3、G5がグループAとしてグループ化され、グリッド線G2、G4、G6がグループBとしてグループ化される。配線層31に信号線等を配線する場合には、グリッド線G1〜G6上に配線される。   For example, six grid lines G1, G2, G3, G4, G5, and G6 are provided on the wiring layer 31 illustrated in FIG. The group setting unit 150 of this embodiment divides the grid lines G1 to G6 provided in the wiring layer 31 into two groups, for example, and performs grouping. In the wiring layer 31, the grid lines G1, G3, and G5 are grouped as a group A, and the grid lines G2, G4, and G6 are grouped as a group B. When wiring signal lines or the like to the wiring layer 31, wiring is performed on the grid lines G1 to G6.

尚実施例では、各グリッド線が属するグループに関するグループ情報が予め設定されており、例えばデータベース200内に格納されていても良い。グループ設定部150は、このグループ情報を参照して、配線層31に設けられたグリッド線のグループ化を行う。   In the embodiment, group information related to a group to which each grid line belongs is set in advance, and may be stored in the database 200, for example. The group setting unit 150 refers to this group information and groups the grid lines provided in the wiring layer 31.

図3(B)に示す配線層32には、例えば6本のグリッド線G11、G12、G13、G14、G15、G16が設けられている。グリッド線G11〜G16は、配線層31と配線層32とが積層されたとき、配線層31に設けられたグリッド線G1〜G6と垂直に交差するように設けられている。   For example, six grid lines G11, G12, G13, G14, G15, and G16 are provided in the wiring layer 32 illustrated in FIG. The grid lines G11 to G16 are provided so as to intersect perpendicularly with the grid lines G1 to G6 provided in the wiring layer 31 when the wiring layer 31 and the wiring layer 32 are laminated.

本実施例のグループ設定部150は、例えば配線層32に設けられたグリッド線G11〜G16を二つのグループに分け、グループ化を行う。配線層32では、グリッド線G11、G13、G15がグループCとしてグループ化され、グリッド線G12、G14、G16がグループDとしてグループ化される。配線層32に信号線等を配線する場合には、グリッド線G11〜G16上に配線される。尚グループ設定部150は、データベース200に格納されたグループ情報を参照して、配線層32に設けられたグリッド線のグループ化を行う。   The group setting unit 150 of this embodiment divides the grid lines G11 to G16 provided in the wiring layer 32 into two groups, for example, and performs grouping. In the wiring layer 32, the grid lines G11, G13, and G15 are grouped as a group C, and the grid lines G12, G14, and G16 are grouped as a group D. When wiring signal lines or the like to the wiring layer 32, wiring is performed on the grid lines G11 to G16. The group setting unit 150 refers to the group information stored in the database 200 and groups the grid lines provided in the wiring layer 32.

図4は、グループ化されたグリッド線上に信号線が配線された状態の一例を示す図である。図4(A)に示す配線層31では、グループAに含まれるグリッド線と、グループBに含まれるグリッド線とに、それぞれ信号線が配線されている。図4(B)に示す配線層32では、グループCに含まれるグリッド線と、グループDに含まれるグリッド線とに、それぞれ信号線が配線されている。   FIG. 4 is a diagram illustrating an example of a state in which signal lines are wired on the grouped grid lines. In the wiring layer 31 shown in FIG. 4A, signal lines are wired to the grid lines included in the group A and the grid lines included in the group B, respectively. In the wiring layer 32 shown in FIG. 4B, signal lines are wired to the grid lines included in the group C and the grid lines included in the group D, respectively.

配線層31と配線層32とが積層されると、例えばグループAのグリッド線に配線された信号線と、グループCのグリッド線に配線された信号線とがビアにより接続される。またグループBのグリッド線に配線された信号線と、グループDのグリッド線に配線された信号線とがビアにより接続される。   When the wiring layer 31 and the wiring layer 32 are stacked, for example, the signal line wired to the grid line of the group A and the signal line wired to the grid line of the group C are connected by vias. The signal line wired to the grid line of group B and the signal line wired to the grid line of group D are connected by vias.

本実施例では、グループAに含まれるグリッド線間の距離(以下、グリッド幅)WAと、グループBに含まれるグリッド線間の距離(以下、グリッド幅)WBとは、後述するようにEOL(End Of Line)に基づき決められる。またグループCに含まれるグリッド線間の距離(以下、グリッド幅)WCと、グループDに含まれるグリッド線間の距離(以下、グリッド幅)WDも同様である。尚EOLとは、各配線の端部には、配線同士を接続するために必要となる突き出しである。   In this embodiment, the distance between grid lines included in the group A (hereinafter referred to as grid width) WA and the distance between grid lines included in the group B (hereinafter referred to as grid width) WB are defined as EOL ( End Of Line). The same applies to the distance between grid lines included in the group C (hereinafter referred to as grid width) WC and the distance between grid lines included in the group D (hereinafter referred to as grid width) WD. The EOL is a protrusion that is necessary for connecting the wirings at the end of each wiring.

図2に戻って、使用グループ順設定部160は、グループ化されたグループの中から、配線に使用するグループの順番を設定する。本実施例の使用グループ順設定部160は、グリッド線において未使用の部分が少ないグループから先に使用するように、順番を決定する。例えば図4に示す配線層31では、グループAの方が未使用部分が少ないので、配線に使用する順番はグループA、グループBとなる。   Returning to FIG. 2, the use group order setting unit 160 sets the order of groups used for wiring from the grouped groups. The use group order setting unit 160 according to the present embodiment determines the order so that a group having few unused portions in a grid line is used first. For example, in the wiring layer 31 shown in FIG. 4, since the unused portion is less in the group A, the order of use for the wiring is the group A and the group B.

信号線配線順設定部170は、信号線を配線する際に、配線される信号線の順番を設定する。本実施例の信号線配線順設定部170は、クロック信号線、その他の信号線の順に配線されるように順番を設定する。また信号線配線決定部170は、クロック信号線、その他の信号線において、配線順を設定するとき、例えば周波数の高い信号の信号線から順に配線されるように順番を設定する。周波数が同じ信号の信号線の場合は、例えば配線の長さが長い順に配線されるように順番を設定する。   The signal line wiring order setting unit 170 sets the order of signal lines to be wired when wiring signal lines. The signal line wiring order setting unit 170 according to the present embodiment sets the order so that the clock signal line and the other signal lines are wired in this order. Further, when setting the wiring order in the clock signal line and other signal lines, the signal line wiring determining unit 170 sets the order so that the signal lines are sequentially routed from the signal line of the signal having the highest frequency, for example. In the case of signal lines having the same frequency, for example, the order is set so that the wirings are wired in the order of increasing length.

配線部180は、使用グループ順設定部160により使用する順が設定されたグループに含まれるグリッド線上に、信号線配線順設定部170により設定された順番に通りに信号線を配線する。   The wiring unit 180 routes the signal lines in the order set by the signal line wiring order setting unit 170 on the grid lines included in the group in which the order used by the use group order setting unit 160 is set.

以下に、図5を参照して本実施例の配線レイアウト装置100の動作を説明する。図5は、配線レイアウト装置の動作を説明するフローチャートである。尚本実施例では、以下に説明する処理が開始される以前に、グループ設定部150により、各配線層に設けられたグリッド線はグループ化がされている。   Hereinafter, the operation of the wiring layout apparatus 100 of this embodiment will be described with reference to FIG. FIG. 5 is a flowchart for explaining the operation of the wiring layout apparatus. In the present embodiment, the grid lines provided in each wiring layer are grouped by the group setting unit 150 before the processing described below is started.

配線レイアウト装置100において、フロアプランナ110はフロアプランを行い、フロアプラン情報240を出力する(ステップS501)。フロアプラン情報240は、データペース200へ格納される。   In the wiring layout device 100, the floor planner 110 performs the floor plan and outputs the floor plan information 240 (step S501). The floor plan information 240 is stored in the data pace 200.

次にマクロ配置設定部120は、フロアプラン情報240とライブラリ210とを参照してマクロの配置レイアウトを行う(ステップS502)。マクロの配置レイアウトが完了すると、次に電源配線部130は、マクロへ電源を供給する電源線の配線レイアウトを行う(ステップS503)。電源線の配線レイアウトが完了すると、セル配置部140は、ライブラリ210、ネットリスト220、デザインルール230を参照してセルの配置レイアウトを行う(ステップS504)。   Next, the macro arrangement setting unit 120 performs macro arrangement layout with reference to the floor plan information 240 and the library 210 (step S502). When the macro layout is completed, the power supply wiring unit 130 performs a power supply line layout for supplying power to the macro (step S503). When the wiring layout of the power supply lines is completed, the cell placement unit 140 refers to the library 210, the netlist 220, and the design rule 230 and performs the placement layout of the cells (step S504).

次に使用グループ順設定部160は、配線に使用されるグリッド線のグループの順番を設定する(ステップS505)。本実施例の使用グループ順設定部160は、マクロの配置レイアウト、電源線の配線レイアウト、セルの配置レイアウトが完了した後に、未使用部分が少ないグループから順に、選使用するグループとして選択する順番を設定する。   Next, the use group order setting unit 160 sets the order of groups of grid lines used for wiring (step S505). The use group order setting unit 160 of this embodiment sets the order of selection as a group to be used in order from the group with few unused portions after the macro layout, power line layout, and cell layout are completed. Set.

使用するグリッド線のグループが設定されると、信号線配線順設定部170は、信号線の配線の順番を設定する(ステップS506)。信号線の配線の順番が設定されると、配線部180は設定された順番に沿って配線を行う(ステップS507)。   When the group of grid lines to be used is set, the signal line wiring order setting unit 170 sets the order of signal line wiring (step S506). When the order of signal line wiring is set, the wiring unit 180 performs wiring in the set order (step S507).

以下に、ステップS506の処理及びステップS507の処理の詳細を説明する。図6は、信号線配線順決定部によるステップS506の処理を詳細に説明するフローチャートである。   Details of the processing in step S506 and the processing in step S507 will be described below. FIG. 6 is a flowchart for explaining in detail the processing of step S506 by the signal line wiring order determination unit.

信号線配線順設定部170は、フロアプラン情報240を参照し、クロック信号線の仮ネット長及びその他の信号線の仮ネット長を算出する(ステップS61)。仮ネット長とは、フロアプラン情報240において決められた信号線の一端から他端までの長さである。   The signal line wiring order setting unit 170 refers to the floor plan information 240 and calculates the temporary net length of the clock signal line and the temporary net lengths of other signal lines (step S61). The temporary net length is a length from one end of the signal line to the other end determined in the floor plan information 240.

次に信号線配線順設定部170は、クロック信号線の配線順を設定する(ステップS62)。本実施例の信号線配線順設定部170は、クロック信号線のうち、周波数が高いクロック信号を供給するクロック信号線から順に配線順を設定する。同じ周波数のクロック信号を供給するクロック信号線においては、ステップS61で算出された仮ネット長が長い方から順に配線順を設定する。   Next, the signal line wiring order setting unit 170 sets the wiring order of the clock signal lines (step S62). The signal line wiring order setting unit 170 of this embodiment sets the wiring order in order from the clock signal line that supplies a clock signal having a high frequency among the clock signal lines. For clock signal lines that supply clock signals of the same frequency, the wiring order is set in order from the longer temporary net length calculated in step S61.

次に信号線配線順設定部170は、その他の信号線の配線順を設定する(ステップS63)。本実施例の信号線配線順設定部170は、周波数の高い信号を供給する信号線から順に配線順を設定する。同じ周波数の信号を供給する信号線の場合、ステップS61で算出した仮ネット長が長い信号線から順に配線順を設定する。仮ネット長が同じである場合、信号線配線順設定部170は、フロアプラン情報240を参照して配線混雑度を比較し、配線混雑度が高い順に配線順を設定する。   Next, the signal line wiring order setting unit 170 sets the wiring order of other signal lines (step S63). The signal line wiring order setting unit 170 of this embodiment sets the wiring order in order from the signal line that supplies a signal having a high frequency. In the case of signal lines that supply signals of the same frequency, the wiring order is set in order from the signal line having the long temporary net length calculated in step S61. When the temporary net lengths are the same, the signal line wiring order setting unit 170 refers to the floor plan information 240, compares the wiring congestion levels, and sets the wiring order in descending order of the wiring congestion levels.

次に、図7乃至図9を参照して配線部180によるステップS507の処理の詳細を説明する。本実施例の配線部180は、始めにクロック信号線の配線のレイアウトを行い、次にその他の信号線の配線のレイアウトを行う。   Next, details of the processing in step S507 performed by the wiring unit 180 will be described with reference to FIGS. The wiring unit 180 of this embodiment first performs wiring layout of clock signal lines, and then performs wiring layout of other signal lines.

図7は、配線部によるステップS507の処理の詳細を説明する第一のフローチャートである。   FIG. 7 is a first flowchart illustrating details of the process in step S507 by the wiring unit.

配線部180は、始めに信号線配線順設定部170により設定されたクロック信号線の配線順に沿って配線していく(ステップS701)。尚ステップS701でクロック信号線の配線に用いられるグリッド線のグループの使用順は、図5のステップS505で使用グループ順設定部160に設定された通りである。   The wiring unit 180 first performs wiring along the clock signal line wiring order set by the signal line wiring order setting unit 170 (step S701). Note that the use order of the grid line groups used for the clock signal line wiring in step S701 is as set in the use group order setting unit 160 in step S505 of FIG.

配線部180は、一番目の使用が設定されたグリッド線のグループ(以下、一番目グループ)を選択し、一番目グループにクロック信号線を配置できる未使用部分があるか否かを判断する(ステップS702)。ステップS702において、未使用部分がある場合、配線部180はクロック信号線を一番目グループに含まれるグリッド線に沿って配線のレイアウトを行う(ステップS703)。   The wiring unit 180 selects a group of grid lines set to be used first (hereinafter referred to as the first group), and determines whether or not there is an unused part in which the clock signal line can be arranged in the first group ( Step S702). In step S702, when there is an unused portion, the wiring unit 180 performs layout of the wiring along the grid lines included in the first group of clock signal lines (step S703).

次に配線部180は、グリッド線のグループが一番目グループから他のグリッド線のグループへ切り替えられているか否かを判断する(ステップS704)。ステップS704において、他のグリッド線のグループに切り替わっていない場合、図8に示す処理へ進む。   Next, the wiring unit 180 determines whether the grid line group is switched from the first group to another grid line group (step S704). If it has not been switched to another grid line group in step S704, the process proceeds to the process shown in FIG.

ステップS702において、一番目グループに未使用部分がない場合、配線部180は、使用するグリッド線のグループを二番目に使用されるグループに設定されたグループ(二番目グループ)を選択し、切り替える(ステップS705)。そして配線部180は、ステップS701へ戻り、二番目グループのグリッド線を用いてクロック信号線の配線を行う。   In step S702, when there is no unused portion in the first group, the wiring unit 180 selects and switches the group (second group) set as the second used group of the grid line to be used ( Step S705). Then, the wiring unit 180 returns to step S701 and performs the wiring of the clock signal line using the second group of grid lines.

ステップS704において、グリッド線のグループが一番目グループから他のグリッド線のグループへ切り替えられていた場合、次に使用されるグリッド線のグループを一番目グループへ戻し(ステップS706)、図8に示す処理へ進む。   If the grid line group has been switched from the first group to another grid line group in step S704, the grid line group to be used next is returned to the first group (step S706), as shown in FIG. Proceed to processing.

図8は、配線部によるステップS507の処理の詳細を説明する第二のフローチャートである。   FIG. 8 is a second flowchart illustrating details of the process in step S507 by the wiring unit.

配線部180は、全てのクロック信号線の配線のレイアウトが終わったか否かを判断する(ステップS801)。全てのクロック信号線の配線のレイアウトが終わった場合、配線部180は、その他の信号線の配線のレイアウトを行う(ステップS802)。全てのクロック信号線の配線のレイアウトが終わっていない場合、配線部180はステップS701以降の処理を繰り返す。   The wiring unit 180 determines whether or not the layout of all the clock signal lines has been completed (step S801). When the layout of all the clock signal lines is completed, the wiring unit 180 performs the layout of the other signal lines (step S802). If the layout of all clock signal lines has not been completed, the wiring unit 180 repeats the processing from step S701 onward.

配線部180は、ステップS702と同様に、一番目グループに未使用部分があるか否かを判断する(ステップS803)。ステップS803において、一番目グループに未使用部分がある場合、配線部180は信号線の配線をレイアウトし(ステップS804)、図9の処理へ進む。ステップS803において、一番目グループに未使用部分がない場合には、信号線の配線に用いるグリッド線のグループを、二番目グループに切り替え(ステップS805)、ステップS802以降の処理を行う。   The wiring unit 180 determines whether there is an unused portion in the first group, similarly to step S702 (step S803). In step S803, if there is an unused part in the first group, the wiring unit 180 lays out the wiring of the signal line (step S804), and proceeds to the process of FIG. In step S803, if there is no unused portion in the first group, the group of grid lines used for signal line wiring is switched to the second group (step S805), and the processes in and after step S802 are performed.

図9は、配線部によるステップS507の処理の詳細を説明する第三のフローチャートである。   FIG. 9 is a third flowchart illustrating details of the process in step S507 by the wiring unit.

ステップS804において信号線の配線のレイアウトが終了すると、配線部180は、グリッド線のグループが一番目グループから他のグリッド線のグループへ切り替えられているか否かを判定する(ステップS901)。ステップS901において、グリッド線のグループが他のグリッド線のグループへ切り替えられている場合、配線部180は、次に使用されるグリッド線のグループを一番目グループへ戻す(ステップS902)。ステップS901において、グループが他のグリッド線のグループに切り替えられていない場合、配線部180は全ての信号線の配線のレイアウトが終了したか否かを判断する(ステップS903)。   When the signal line wiring layout is completed in step S804, the wiring unit 180 determines whether the grid line group is switched from the first group to another grid line group (step S901). If the grid line group is switched to another grid line group in step S901, the wiring unit 180 returns the grid line group to be used next to the first group (step S902). If the group has not been switched to another grid line group in step S901, the wiring unit 180 determines whether or not the layout of all signal line wirings has been completed (step S903).

ステップS903において全ての信号線の配線のレイアウトが終了していない場合、配線部180は、ステップS802以降の処理を繰り返す。   If the layout of all signal lines is not completed in step S903, the wiring unit 180 repeats the processes in and after step S802.

ステップS903において全ての信号線の配線のレイアウトが終了していた場合、配線部180は配線のレイアウトの処理を終了する。   If the wiring layout of all signal lines has been completed in step S903, the wiring unit 180 ends the wiring layout process.

図10は、配線レイアウト装置による配線レイアウトの一例を示す図である。図10には、配線層31と配線層32とが積層されて、配線層31に配線された信号線と配線層32に配線された信号線とが接続された状態を示している。   FIG. 10 is a diagram illustrating an example of a wiring layout by the wiring layout apparatus. FIG. 10 shows a state in which the wiring layer 31 and the wiring layer 32 are stacked and the signal line wired to the wiring layer 31 and the signal line wired to the wiring layer 32 are connected.

グリッド線G1〜G6は、グリッド線G1、G3、G5がグループA、グリッド線G2、G4、G6がグループBとされており、グリッド線G11〜G16は、グリッド線G11、G13、G15がグループC、グリッド線G12、G14、G16がグループDとされている。グリッド線G1〜G6とグリッド線G11〜G16とは直交しており、グループAのグリッド線上に配線された信号線とグループCのグリッド線上に配線された信号線とがビアVにより接続される。またグループBのグリッド線上に配線された信号線とグループDのグリッド線上に配線された信号線とがビアVにより接続される。   For the grid lines G1 to G6, the grid lines G1, G3, and G5 are group A, the grid lines G2, G4, and G6 are group B, and the grid lines G11 to G16 are group C. Grid lines G12, G14, and G16 are group D. The grid lines G1 to G6 and the grid lines G11 to G16 are orthogonal to each other, and the signal lines wired on the grid lines of the group A and the signal lines wired on the grid lines of the group C are connected by vias V. The signal lines wired on the group B grid lines and the signal lines wired on the group D grid lines are connected by vias V.

本実施例では、グリッド線をグループ化する際に、各グループにおけるグリッド線のグリッド幅を信号線のEOLの長さに基づき決定する。すなわち本実施例において、グループのグリッド幅は、そのグループに含まれるグリッド線と直交する同一のグリッド線上に隣接して配線された信号線のEOL同士がぶつからないように、決定される。   In this embodiment, when the grid lines are grouped, the grid width of the grid lines in each group is determined based on the EOL length of the signal lines. That is, in this embodiment, the grid width of a group is determined so that EOLs of signal lines that are adjacently wired on the same grid line orthogonal to the grid lines included in the group do not collide with each other.

例えばグループAに含まれるグリッド線G1とグリッド線G3との間の距離であるグリッド幅WAは、グループCのグリッド線において同一のグリッド線に隣接して配線された信号線のEOL同士がぶつからない幅に設定される。また例えばグリッド線G12とグリッド線G14との間の距離であるグリッド幅WDは、グループDのグリッド線と直交するグループBのグリッド線G2上に隣接して配線された信号線HのEOL同士がぶつからない幅に設定される。   For example, the grid width WA, which is the distance between the grid line G1 and the grid line G3 included in the group A, does not collide between EOLs of signal lines that are routed adjacent to the same grid line in the group C grid lines. Set to width. Also, for example, the grid width WD, which is the distance between the grid line G12 and the grid line G14, is equal to the EOLs of the signal lines H wired adjacently on the grid line G2 of the group B orthogonal to the grid line of the group D. The width is set so that it does not collide.

具体的にはグリッド幅WDは、グリッド幅WD≧2×Le+EOL間最小間隔となる。尚Leは、EOL長である。グリッド幅WA、グリッド幅WB、グリッド幅WCも同様である。よって本実施例では、例えば配線層に設けられたグリッド線をNグループに分ける場合、Nは、N≧(2×Le+EOL間最小間隔)/単位グリッド幅となる。   Specifically, the grid width WD is the minimum interval between the grid width WD ≧ 2 × Le + EOL. Note that Le is the EOL length. The same applies to the grid width WA, the grid width WB, and the grid width WC. Therefore, in this embodiment, for example, when grid lines provided in the wiring layer are divided into N groups, N is N ≧ (minimum interval between 2 × Le + EOL) / unit grid width.

尚、EOL間最小間隔とは、同一のグリッド線上に配線された信号線の端部と信号線の端部との間の最小距離であり、図10で示す長さLsである。EOL間最小間隔である長さLsは、例えばデザインルール等で予め決められている。また単位グリッド幅とは、デザインルールを基に定めた最小グリッド間距離であって、配線層に設けられたグリッド線をグループ化する前のグリッド幅であり、図10に示すグリッド幅WGで示される。   Note that the minimum interval between EOLs is the minimum distance between the ends of the signal lines wired on the same grid line and the ends of the signal lines, and is the length Ls shown in FIG. The length Ls that is the minimum interval between EOLs is determined in advance by, for example, a design rule. The unit grid width is the minimum inter-grid distance determined based on the design rule, and is the grid width before grouping the grid lines provided in the wiring layer, and is indicated by the grid width WG shown in FIG. It is.

以上に説明したように、本実施例では、EOL長に基づきグリッド幅を設定し、グリッド線をグループ化する。そしてグループ化されたグリッド線を用いて信号線の配線を行うため、EOLにより生じる配線領域のデッドスペースを少なくすることができ、配線領域を無駄なく使用することができる。また本実施例では、EOLのために配線領域を確保することを考慮せずに信号線を配線することができる。   As described above, in this embodiment, the grid width is set based on the EOL length, and the grid lines are grouped. Since the signal lines are wired using the grouped grid lines, the dead space of the wiring area caused by EOL can be reduced, and the wiring area can be used without waste. In this embodiment, the signal line can be wired without considering a wiring area for EOL.

また本実施例では、例えば図11に示すように、新たな信号線を配線する場合にも、EOLによる障害を回避して配線することができる。   In this embodiment, for example, as shown in FIG. 11, even when a new signal line is wired, it is possible to avoid the failure caused by EOL.

図11は、配線レイアウト装置による配線レイアウトの他の例を示す図である。図11では、図10に示す配線レイアウトに信号線H1〜H4を追加した例である。図11の例では、グループAの未使用部分であるグリッド線G3上に信号線H1が配線され、グループBの未使用部分であるグリッド線G4上に信号線H2が配線されている。またグループCの未使用部分であるグリッド線G13上に信号線H3が配線され、グループDの未使用部分であるグリッド線G12上に信号線H4が配線されている。   FIG. 11 is a diagram illustrating another example of the wiring layout by the wiring layout apparatus. FIG. 11 shows an example in which signal lines H1 to H4 are added to the wiring layout shown in FIG. In the example of FIG. 11, the signal line H1 is wired on the grid line G3 that is an unused part of the group A, and the signal line H2 is wired on the grid line G4 that is an unused part of the group B. Further, the signal line H3 is wired on the grid line G13 which is an unused part of the group C, and the signal line H4 is wired on the grid line G12 which is an unused part of the group D.

本実施例では、グループにおけるグリッド幅がEOL長の2倍よりも長くなるように設定されているため、同一グリッド線上に配線された信号線のEOL同士がぶつかることがなく、EOLよる障害を回避できる。   In this embodiment, since the grid width in the group is set to be longer than twice the EOL length, the EOLs of the signal lines wired on the same grid line do not collide with each other, and an EOL failure is avoided. it can.

尚本実施例では、例えば信号線をセルの端子へ接続する場合や、グリッド線のピッチが異なる配線層に配線された信号線同士を接続する場合には、信号線をグリッド線上からさらに伸ばしても良い。   In this embodiment, for example, when connecting a signal line to a cell terminal or connecting signal lines wired in wiring layers having different grid line pitches, the signal line is further extended from the grid line. Also good.

本実施例のようにグリッド線のグループ化を行わない場合、EOLが配線される領域を確保できずにデッドスペースが生じる。図12は、デッドスペースが生じた例を示す図である。図12に示すように、グリッド線のグループ化を行わずに信号線を配線した場合、EOLが存在するために信号線を配線できないデッドスペースDsが生じる。以上のことからも、本実施例では配線領域を無駄なく使用していることがわかる。   When the grid lines are not grouped as in the present embodiment, an area where the EOL is wired cannot be secured and a dead space occurs. FIG. 12 is a diagram illustrating an example in which a dead space has occurred. As shown in FIG. 12, when signal lines are routed without grouping grid lines, dead space Ds that cannot be routed due to the presence of EOLs occurs. From the above, it can be seen that the wiring area is used without waste in this embodiment.

次に、図13を参照してグリッド線を4つのグループにグループ化した例を説明する。図13は、グリッド線を4つのグループにグループ化した例を説明する図である。   Next, an example in which grid lines are grouped into four groups will be described with reference to FIG. FIG. 13 is a diagram for explaining an example in which grid lines are grouped into four groups.

図13の例では、グリッド線G1〜G6を4つのグループにグループ化している。グリッド線G1、G5はグループA、グリッド線G2、G6はグループB、グリッド線G3はグループC、グリッド線G4はグループDとなっている。またグリッド線G11〜G16も同様に4つのグループにグループ化されている。グリッド線G11、G15はグループO、グリッド線G12、G16はグループP、グリッド線G13はグループQ、グリッド線G114はグループRとなっている。   In the example of FIG. 13, the grid lines G1 to G6 are grouped into four groups. Grid lines G1 and G5 are group A, grid lines G2 and G6 are group B, grid line G3 is group C, and grid line G4 is group D. Similarly, the grid lines G11 to G16 are grouped into four groups. Grid lines G11 and G15 are group O, grid lines G12 and G16 are group P, grid line G13 is group Q, and grid line G114 is group R.

本実施例では、Nを1以上の整数とし、EOL長を長さLeとし、グループ化する前のグリッド幅を幅WGとした場合、N≧(2×Le+EOL間最小間隔)/WGであれば、グリッド線をNグループに分けることができる。   In this embodiment, when N is an integer of 1 or more, the EOL length is the length Le, and the grid width before grouping is the width WG, if N ≧ (2 × Le + minimum interval between EOLs) / WG The grid lines can be divided into N groups.

このように本実施例では、配線領域を無駄なく使用することができる。よって、従来ではデッドスペースDsがあるために4層となっていた配線レイアウトに、本実施例を適用すればEOLの障害を回避できデットスペースDsを無くすことができ、2層の配線レイアウトとすることができる。よってコストを低減することもできる。   Thus, in this embodiment, the wiring area can be used without waste. Therefore, if the present embodiment is applied to a wiring layout that has conventionally been made of four layers due to the presence of dead space Ds, EOL failure can be avoided and dead space Ds can be eliminated, resulting in a two-layer wiring layout. be able to. Therefore, the cost can be reduced.

本発明は、以下に記載する付記のような構成が考えられる。
(付記1)
配線層上に設けられたグリッド線に沿って配線レイアウトを行う配線レイアウト装置であって、
信号線端部の突き出し部分の長さに基づいて決定されるグリッド幅となるように、前記配線層毎にグリッド線をグループ分けして複数のグループを設定するグループ設定手段と、
前記配線層毎に、選択順に従って前記グループを選択して、信号線の配線をレイアウトする配線手段と、を有することを特徴とする配線レイアウト装置。
(付記2)
前記グリッド幅は、前記突き出し部分の長さと、該突き出し部分間の最小間隔とで決定されることを特徴とする付記1記載の配線レイアウト装置。
(付記3)
前記複数のグループにおいて、前記グループに含まれるグリッド線上に配線されている部分の多い順に前記選択順を設定するグループ順設定手段を有することを特徴とする付記1又は2記載の配線レイアウト装置。
(付記4)
前記信号線に含まれるクロック信号線の配線順を設定した後に、前記信号線に含まれる前記クロック信号線以外の他の信号線の配線順を設定する信号線配線順設定手段を有することを特徴とする付記1乃至3の何れ一項に記載の配線レイアウト装置。
(付記5)
少なくとも前記クロック信号線又は前記他の信号線の配線順は、周波数の高い信号線から順に設定されることを特徴とする付記4記載の配線レイアウト装置。
(付記6)
少なくとも前記クロック信号線又は前記他の信号線の配線順は、周波数が同一である場合に、信号線の長さの順を設定されることを特徴とする付記5記載の配線レイアウト装置。
(付記7)
信号線の長さが同一の前記他の信号線の配線順は、混雑度が高い位置に配線される信号線の順に設定されることを特徴とする付記6記載の配線レイアウト装置。
(付記8)
前記配線手段は、
前記クロック信号線のレイアウト後に前記他の信号線のレイアウトを行うことを特徴とする付記4乃至7何れか一項に記載の配線レイアウト装置。
(付記9)
配線層上に設けられたグリッド線に沿って配線レイアウトを行う配線レイアウト装置による配線レイアウト方法であって、
信号線端部の突き出し部分の長さに基づいて決定されるグリッド幅となるように、前記配線層毎にグリッド線をグループ分けして複数のグループを設定するグループ設定手順と、
前記配線層毎に、選択順に従って前記グループを選択して、信号線の配線をレイアウトする配線手順と、を有することを特徴とする配線レイアウト方法。
(付記10)
配線層上に設けられたグリッド線に沿って配線レイアウトを行う配線レイアウト装置において実行される配線レイアウトプログラムであって、
前記配線レイアウト装置に、
信号線端部の突き出し部分の長さに基づいて決定されるグリッド幅となるように、前記配線層毎にグリッド線をグループ分けして複数のグループを設定するグループ設定ステップと、
前記配線層毎に、選択順に従って前記グループを選択して、信号線の配線をレイアウトする配線ステップと、を実行させることを特徴とする配線レイアウトプログラム。
The present invention may have the following configurations as described below.
(Appendix 1)
A wiring layout device that performs wiring layout along grid lines provided on a wiring layer,
Group setting means for setting a plurality of groups by grouping the grid lines for each wiring layer, so that the grid width is determined based on the length of the protruding portion of the signal line end,
A wiring layout apparatus comprising: wiring means for laying out signal line wiring by selecting the group in accordance with a selection order for each wiring layer.
(Appendix 2)
The wiring layout apparatus according to claim 1, wherein the grid width is determined by a length of the protruding portion and a minimum interval between the protruding portions.
(Appendix 3)
The wiring layout device according to claim 1 or 2, further comprising: a group order setting unit that sets the selection order in order of decreasing number of portions wired on the grid lines included in the group.
(Appendix 4)
A signal line wiring order setting unit configured to set a wiring order of signal lines other than the clock signal line included in the signal line after the wiring order of the clock signal line included in the signal line is set; The wiring layout device according to any one of appendices 1 to 3.
(Appendix 5)
The wiring layout device according to appendix 4, wherein the wiring order of at least the clock signal line or the other signal lines is set in order from a signal line having a higher frequency.
(Appendix 6)
6. The wiring layout apparatus according to appendix 5, wherein the wiring order of at least the clock signal line or the other signal lines is set in the order of the length of the signal lines when the frequencies are the same.
(Appendix 7)
7. The wiring layout apparatus according to appendix 6, wherein the wiring order of the other signal lines having the same signal line length is set in the order of the signal lines wired at a position where the degree of congestion is high.
(Appendix 8)
The wiring means includes
The wiring layout device according to any one of appendices 4 to 7, wherein the other signal lines are laid out after the clock signal lines are laid out.
(Appendix 9)
A wiring layout method by a wiring layout device that performs wiring layout along grid lines provided on a wiring layer,
A group setting procedure for setting a plurality of groups by grouping grid lines for each wiring layer, so that the grid width is determined based on the length of the protruding portion of the signal line end,
And a wiring procedure for laying out signal line wiring by selecting the group in accordance with a selection order for each wiring layer.
(Appendix 10)
A wiring layout program executed in a wiring layout apparatus that performs wiring layout along grid lines provided on a wiring layer,
In the wiring layout device,
A group setting step of setting a plurality of groups by grouping grid lines for each wiring layer so as to be a grid width determined based on the length of the protruding portion of the signal line end;
A wiring layout program that executes a wiring step of laying out signal line wiring by selecting the group in accordance with a selection order for each wiring layer.

本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。   The present invention is not limited to the specifically disclosed embodiments, and various modifications and changes can be made without departing from the scope of the claims.

100 配線レイアウト装置
110 フロアプランナ
120 マクロ配置部
130 電源配線部
140 セル配置部
150 グループ設定部
160 使用グループ順設定部
170 信号線配線順設定部
180 配線部
200 データベース
240 フロアプラン情報
DESCRIPTION OF SYMBOLS 100 Wiring layout apparatus 110 Floor planner 120 Macro arrangement | positioning part 130 Power supply wiring part 140 Cell arrangement part 150 Group setting part 160 Use group order setting part 170 Signal line wiring order setting part 180 Wiring part 200 Database 240 Floor plan information

Claims (5)

配線層上に設けられたグリッド線に沿って配線レイアウトを行う配線レイアウト装置であって、
信号線端部の突き出し部分の長さに基づいて決定されるグリッド幅となるように、前記配線層毎にグリッド線をグループ分けして複数のグループを設定するグループ設定手段と、
前記配線層毎に、選択順に従って前記グループを選択して、信号線の配線をレイアウトする配線手段と、を有することを特徴とする配線レイアウト装置。
A wiring layout device that performs wiring layout along grid lines provided on a wiring layer,
Group setting means for setting a plurality of groups by grouping the grid lines for each wiring layer, so that the grid width is determined based on the length of the protruding portion of the signal line end,
A wiring layout apparatus comprising: wiring means for laying out signal line wiring by selecting the group in accordance with a selection order for each wiring layer.
前記複数のグループにおいて、前記グループに含まれるグリッド線上に配線されている部分の多い順に前記選択順を設定するグループ順設定手段を有することを特徴とする請求項1記載の配線レイアウト装置。   2. The wiring layout apparatus according to claim 1, further comprising group order setting means for setting the selection order in order of decreasing number of portions wired on grid lines included in the group. 前記信号線に含まれるクロック信号線の配線順を設定した後に、前記信号線に含まれる前記クロック信号線以外の他の信号線の配線順を設定する信号線配線順設定手段を有することを特徴とする請求項1又は2記載の配線レイアウト装置。   A signal line wiring order setting unit configured to set a wiring order of signal lines other than the clock signal line included in the signal line after the wiring order of the clock signal line included in the signal line is set; The wiring layout device according to claim 1 or 2. 前記配線手段は、
前記クロック信号線のレイアウト後に前記他の信号線のレイアウトを行うことを特徴とする請求項3記載の配線レイアウト装置。
The wiring means includes
4. The wiring layout apparatus according to claim 3, wherein the other signal lines are laid out after the clock signal lines are laid out.
配線層上に設けられたグリッド線に沿って配線レイアウトを行う配線レイアウト装置による配線レイアウト方法であって、
信号線端部の突き出し部分の長さに基づいて決定されるグリッド幅となるように、前記配線層毎にグリッド線をグループ分けして複数のグループを設定するグループ設定手順と、
前記配線層毎に、選択順に従って前記グループを選択して、信号線の配線をレイアウトする配線手順と、を有することを特徴とする配線レイアウト方法。
A wiring layout method by a wiring layout device that performs wiring layout along grid lines provided on a wiring layer,
A group setting procedure for setting a plurality of groups by grouping grid lines for each wiring layer, so that the grid width is determined based on the length of the protruding portion of the signal line end,
And a wiring procedure for laying out signal line wiring by selecting the group in accordance with a selection order for each wiring layer.
JP2009182180A 2009-08-05 2009-08-05 Wiring layout method and wiring layout device Pending JP2011034474A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009182180A JP2011034474A (en) 2009-08-05 2009-08-05 Wiring layout method and wiring layout device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009182180A JP2011034474A (en) 2009-08-05 2009-08-05 Wiring layout method and wiring layout device

Publications (1)

Publication Number Publication Date
JP2011034474A true JP2011034474A (en) 2011-02-17

Family

ID=43763461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009182180A Pending JP2011034474A (en) 2009-08-05 2009-08-05 Wiring layout method and wiring layout device

Country Status (1)

Country Link
JP (1) JP2011034474A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101821460B1 (en) * 2014-11-26 2018-01-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Method and system of forming layout design

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101821460B1 (en) * 2014-11-26 2018-01-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Method and system of forming layout design

Similar Documents

Publication Publication Date Title
US7939443B2 (en) Methods for multi-wire routing and apparatus implementing same
JP2006196627A (en) Semiconductor device and its design program
KR102257031B1 (en) Method for designing a semiconductor integrated circuit
KR20140029050A (en) Method of forming pattern
Kong et al. Optimal simultaneous pin assignment and escape routing for dense PCBs
JP2011034474A (en) Wiring layout method and wiring layout device
KR20160028791A (en) Method of decomposing layout of semiconductor device and method of manufacturing semiconductor device using the same
JP4284235B2 (en) WIRING SELECTION METHOD AND DEVICE, WIRING SELECTION PROGRAM, COMPUTER-READABLE RECORDING MEDIUM CONTAINING WIRING SELECTION PROGRAM, AND DELAY IMPROVING METHOD
JP5516223B2 (en) Dummy metal arrangement evaluation apparatus, dummy metal arrangement evaluation method, and dummy metal arrangement evaluation program
US7091614B2 (en) Integrated circuit design for routing an electrical connection
US8875063B2 (en) Mask layout formation
JP2009182056A (en) Design method, design device and program, for semiconductor device
LU503256B1 (en) 2.5d chiplet arrangement method for optimizing communication power consumption
JP5076503B2 (en) Semiconductor integrated circuit wiring design system, semiconductor integrated circuit, and wiring design program
JP6536738B2 (en) Printed wiring board, electronic circuit, wiring determination method and program
CN109002570B (en) Method for cell placement and computer system for performing the method
CN109872990B (en) Semiconductor device and method for manufacturing the same
JP2008171399A (en) Semiconductor device design method, semiconductor device design system, and computer program
US7536667B2 (en) Method of semiconductor device and design supporting system of semiconductor device
JP5035003B2 (en) Wiring layout apparatus, wiring layout method, and wiring layout program
JPH11177029A (en) Semiconductor integrated circuit
JP3164503B2 (en) Wiring pattern making device
JP6498983B2 (en) Design support apparatus and design support method for semiconductor integrated circuit
JP5755619B2 (en) Semiconductor integrated circuit design apparatus and semiconductor integrated circuit design method
JP2006023799A (en) Circuit board design support apparatus