JP2011030310A - Power supply device and luminaire - Google Patents

Power supply device and luminaire Download PDF

Info

Publication number
JP2011030310A
JP2011030310A JP2009171552A JP2009171552A JP2011030310A JP 2011030310 A JP2011030310 A JP 2011030310A JP 2009171552 A JP2009171552 A JP 2009171552A JP 2009171552 A JP2009171552 A JP 2009171552A JP 2011030310 A JP2011030310 A JP 2011030310A
Authority
JP
Japan
Prior art keywords
circuit
power supply
switching
supply device
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009171552A
Other languages
Japanese (ja)
Inventor
Koji Takahashi
浩司 高橋
Takeshi Kato
剛 加藤
Hiroshi Kubota
洋 久保田
Toshiyuki Hiraoka
敏行 平岡
Masatoshi Kumagai
昌俊 熊谷
Katsutomo Uchino
勝友 内野
Isao Yamazaki
勇生 山崎
Hajime Osaki
肇 大崎
Kenichi Asami
健一 浅見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Lighting and Technology Corp
Original Assignee
Toshiba Lighting and Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Lighting and Technology Corp filed Critical Toshiba Lighting and Technology Corp
Priority to JP2009171552A priority Critical patent/JP2011030310A/en
Publication of JP2011030310A publication Critical patent/JP2011030310A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a discharging lamp lighting device capable of more efficiently suppressing noise generated due to switching a field-effect transistor while reducing a mounting area. <P>SOLUTION: A chip capacitor C4 for suppressing noise generated due to switching of the field-effect transistor Q1 is disposed on the output side of a power factor improving circuit 12. With this configuration, the chip capacitor C4 is disposed more closely to the field-effect transistor Q1 or the like as compared to a film capacitor or the like, so that a mounting area can be reduced. A section in which a high-frequency current generated by switching the field-effect transistor Q1 can be reduced to the shortest, and thus, the noise generated by the switching of the field-effect transistor Q1 can be more efficiently suppressed. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、少なくとも1つのスイッチング素子を備え、交流の入力電源を直流電源に変換して負荷側へと出力する変換回路を有する電源装置およびこれを備えた照明器具に関する。   The present invention relates to a power supply device including at least one switching element, and having a conversion circuit that converts an AC input power source into a DC power source and outputs the DC power source to a load side, and a lighting fixture including the power source device.

従来、例えば負荷としての放電ランプに接続される電源装置は、スイッチング素子を有し電源部からの入力電圧を昇圧した直流電圧に変換する力率改善回路と、この力率改善回路から出力される直流電圧を高周波電圧に変換して放電ランプを点灯させるインバータ回路およびこのインバータ回路と放電ランプとの間に電気的に接続されインバータ回路から供給される電力を制御するLC共振回路などを有する電力変換回路などとを備えている(例えば、特許文献1参照。)。   2. Description of the Related Art Conventionally, for example, a power supply device connected to a discharge lamp as a load has a power factor improvement circuit that has a switching element and converts an input voltage from a power supply unit into a boosted DC voltage, and is output from the power factor improvement circuit. Power conversion having an inverter circuit for lighting a discharge lamp by converting a DC voltage into a high frequency voltage, and an LC resonance circuit for controlling power supplied from the inverter circuit that is electrically connected between the inverter circuit and the discharge lamp A circuit or the like (see, for example, Patent Document 1).

特開2009−152168号公報(第7−10頁、図7)JP2009-152168A (page 7-10, FIG. 7)

上述の構成においては、力率改善回路のスイッチング素子のスイッチングに伴う高周波ノイズを抑制するために、例えばフィルムコンデンサを用い、このフィルムコンデンサをスイッチング素子に近接して配置している。   In the above-described configuration, for example, a film capacitor is used in order to suppress high-frequency noise associated with switching of the switching element of the power factor correction circuit, and this film capacitor is disposed close to the switching element.

しかしながら、フィルムコンデンサは、その形状が大きいため、配置に制限があり、ノイズ源となるスイッチング素子に近接して配置できないことがあるだけでなく、そのリード線によりインダクタンス成分が生じ、ノイズの低減が充分でないおそれがあるという問題点を有している。   However, since the shape of the film capacitor is large, there is a limitation in arrangement, and not only the film capacitor cannot be arranged close to the switching element that becomes a noise source, but also an inductance component is generated by the lead wire, and noise is reduced. There is a problem that it may not be sufficient.

本発明は、このような点に鑑みなされたもので、実装面積を抑制しつつスイッチング素子のスイッチングにより生じるノイズをより効果的に抑制できる電源装置およびこれを備えた照明器具を提供することを目的とする。   The present invention has been made in view of such a point, and an object thereof is to provide a power supply device that can more effectively suppress noise generated by switching of a switching element while suppressing a mounting area, and a lighting fixture including the same. And

請求項1記載の電源装置は、少なくとも1つのスイッチング素子を備え、交流の入力電源を直流電源に変換して負荷側へと出力する変換回路と;この変換回路の出力側に配置され、スイッチング素子のスイッチングにより発生するノイズを抑制するチップコンデンサと;を具備しているものである。   A power supply device according to claim 1, comprising at least one switching element, a conversion circuit for converting an AC input power source to a DC power source and outputting it to a load side; and a switching circuit disposed on the output side of the conversion circuit, And a chip capacitor that suppresses noise generated by switching.

変換回路は、例えば、昇圧チョッパ回路などの力率改善回路である。   The conversion circuit is, for example, a power factor correction circuit such as a boost chopper circuit.

スイッチング素子は、例えば電界効果トランジスタが好適に用いられる。   For example, a field effect transistor is preferably used as the switching element.

負荷としては、例えば放電ランプなどが好適に用いられる。   For example, a discharge lamp is preferably used as the load.

チップコンデンサは、例えばC0G特性、あるいはU2J特性を有するセラミックチップコンデンサなどが用いられる。   As the chip capacitor, for example, a ceramic chip capacitor having C0G characteristics or U2J characteristics is used.

請求項2記載の電源装置は、請求項1記載の電源装置において、チップコンデンサは、変換回路のスイッチング素子に近接して配置されているものである。   A power supply device according to a second aspect is the power supply device according to the first aspect, wherein the chip capacitor is disposed close to the switching element of the conversion circuit.

請求項3記載の電源装置は、請求項1記載の電源装置において、少なくとも1つのスイッチング素子を備え、変換回路から出力された直流電源を変換して負荷に供給する電力変換回路を具備し、チップコンデンサは、電力変換回路のスイッチング素子に近接して配置されているものである。   A power supply device according to claim 3 is the power supply device according to claim 1, further comprising: a power conversion circuit that includes at least one switching element, converts a DC power output from the conversion circuit, and supplies the DC power to a load. The capacitor is disposed close to the switching element of the power conversion circuit.

電力変換回路は、例えば、インバータ回路および共振回路などを備えている。   The power conversion circuit includes, for example, an inverter circuit and a resonance circuit.

請求項4記載の電源装置は、請求項1記載の電源装置において、変換回路は、出力側に平滑コンデンサを備え、チップコンデンサは、平滑コンデンサに近接して配置されているものである。   A power supply device according to a fourth aspect is the power supply device according to the first aspect, wherein the conversion circuit includes a smoothing capacitor on the output side, and the chip capacitor is disposed close to the smoothing capacitor.

平滑コンデンサは、例えば電解コンデンサなどが用いられる。   As the smoothing capacitor, for example, an electrolytic capacitor is used.

請求項5記載の照明器具は、請求項1ないし4いずれか一記載の電源装置と;負荷としての放電ランプが取り付けられる器具本体と;を具備しているものである。   According to a fifth aspect of the present invention, there is provided a lighting fixture comprising: the power supply device according to any one of the first to fourth aspects; and a fixture main body to which a discharge lamp as a load is attached.

請求項1記載の電源装置によれば、スイッチング素子のスイッチングにより発生するノイズを抑制するチップコンデンサを変換回路の出力側に配置することにより、チップコンデンサをスイッチング素子などに近接させて配置でき、実装面積を抑制できるとともに、スイッチング素子のスイッチングにより発生する高周波電流が流れる箇所を短縮でき、スイッチング素子のスイッチングにより生じるノイズをより効果的に抑制できる。   According to the power supply device of the first aspect, the chip capacitor can be disposed close to the switching element or the like by disposing the chip capacitor for suppressing noise generated by switching of the switching element on the output side of the conversion circuit. The area can be suppressed, and a portion where a high-frequency current generated by switching of the switching element flows can be shortened, and noise generated by switching of the switching element can be more effectively suppressed.

請求項2記載の電源装置によれば、請求項1記載の電源装置の効果に加えて、チップコンデンサを、変換回路のスイッチング素子に近接して配置することにより、変換回路のスイッチング素子の周囲のスペースを有効に利用して実装面積を抑制しつつ、変換回路のスイッチング素子のスイッチングにより発生するノイズを、より効果的に抑制できる。   According to the power supply device according to claim 2, in addition to the effect of the power supply device according to claim 1, the chip capacitor is arranged in the vicinity of the switching element of the conversion circuit, so that Noise generated by switching of the switching elements of the conversion circuit can be more effectively suppressed while effectively using space to suppress the mounting area.

請求項3記載の電源装置によれば、請求項1記載の電源装置の効果に加えて、チップコンデンサを、電力変換回路のスイッチング素子に近接して配置することにより、電力変換回路のスイッチング素子の周囲のスペースを有効に利用して実装面積を抑制しつつ、実装面積を抑制しつつ変換回路のスイッチング素子のスイッチングにより発生するノイズを、より効果的に抑制できる。   According to the power supply device according to claim 3, in addition to the effect of the power supply device according to claim 1, the chip capacitor is disposed in the vicinity of the switching element of the power conversion circuit, thereby The noise generated by switching of the switching element of the conversion circuit can be suppressed more effectively while suppressing the mounting area while effectively using the surrounding space.

請求項4記載の電源装置によれば、請求項1記載の電源装置の効果に加えて、チップコンデンサを、変換回路の出力側の平滑コンデンサに近接して配置することにより、平滑コンデンサの周囲のスペースを有効に利用して実装面積を抑制しつつ、実装面積を抑制しつつ変換回路のスイッチング素子のスイッチングにより発生するノイズを、より効果的に抑制できる。   According to the power supply device according to claim 4, in addition to the effect of the power supply device according to claim 1, the chip capacitor is arranged in the vicinity of the smoothing capacitor on the output side of the conversion circuit, so that It is possible to more effectively suppress noise generated by switching of the switching elements of the conversion circuit while suppressing the mounting area while effectively using the space.

請求項5記載の照明器具によれば、請求項1ないし4いずれか一記載の電源装置を備えることで、それぞれの効果を奏することができる。   According to the lighting fixture of Claim 5, each effect can be show | played by providing the power supply device as described in any one of Claim 1 thru | or 4.

本発明の第1の実施の形態を示す電源装置の回路図である。1 is a circuit diagram of a power supply device showing a first embodiment of the present invention. 同上電源装置の基板の一主面側を模式的に示す斜視図である。It is a perspective view which shows typically the one main surface side of the board | substrate of a power supply device same as the above. 同上基板の裏面側を模式的に示す平面図である。It is a top view which shows typically the back surface side of a board | substrate same as the above. 同上電源装置を備えた照明器具の斜視図である。It is a perspective view of the lighting fixture provided with the power supply device same as the above. 本発明の第2の実施の形態を示す電源装置の回路図である。It is a circuit diagram of the power supply device which shows the 2nd Embodiment of this invention. 本発明の第3の実施の形態を示す電源装置の回路図である。It is a circuit diagram of the power supply device which shows the 3rd Embodiment of this invention.

以下、本発明の一実施の形態を図面を参照して説明する。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings.

図1ないし図4に第1の実施の形態を示し、図1は電源装置の回路図、図2は電源装置の基板の一主面側を模式的に示す斜視図、図3は基板の裏面側を模式的に示す平面図、図4は電源装置を備えた照明器具の斜視図である。   1 to 4 show a first embodiment, FIG. 1 is a circuit diagram of a power supply device, FIG. 2 is a perspective view schematically showing one main surface side of a substrate of the power supply device, and FIG. 3 is a back surface of the substrate. FIG. 4 is a perspective view of a luminaire provided with a power supply device.

図1に示すように、電源装置すなわち電子安定器としての熱陰極形放電ランプ点灯装置である放電ランプ点灯装置10は、電源部11の出力側に、この電源部11からの直流出力(直流電圧)を昇圧する変換回路としての力率改善(PFC)回路12が電気的に接続され、この力率改善回路12の出力側に、この力率改善回路12からの直流出力(直流電圧)を高周波交流電圧に変換して出力するインバータ回路13が電気的に接続され、このインバータ回路13の出力側に、このインバータ回路13の出力周波数に応じた電圧を出力する共振回路14が電気的に接続され、この共振回路14の出力側に負荷としての例えば熱陰極形蛍光ランプなどの放電ランプFLが着脱可能に装着される。また、この放電ランプ点灯装置10は、力率改善回路12、インバータ回路13および共振回路14を制御する制御素子16を備え、この制御素子16には、インバータ回路13の駆動用のドライバ部であるドライブ素子17が電気的に接続されている。そして、この放電ランプ点灯装置10は、図2および図3に示す長尺状の基板Bにそれぞれ実装されている。   As shown in FIG. 1, a discharge lamp lighting device 10 which is a hot cathode discharge lamp lighting device as a power supply device, that is, an electronic ballast, has a DC output (DC voltage) from the power supply portion 11 on the output side of the power supply portion 11. ) Is converted to a power factor correction (PFC) circuit 12 as a conversion circuit for boosting the voltage, and a DC output (DC voltage) from the power factor improvement circuit 12 is connected to the output side of the power factor improvement circuit 12 at a high frequency. An inverter circuit 13 that converts and outputs an alternating voltage is electrically connected, and a resonant circuit 14 that outputs a voltage corresponding to the output frequency of the inverter circuit 13 is electrically connected to the output side of the inverter circuit 13. A discharge lamp FL such as a hot cathode fluorescent lamp as a load is detachably mounted on the output side of the resonance circuit 14. The discharge lamp lighting device 10 includes a control element 16 that controls the power factor correction circuit 12, the inverter circuit 13, and the resonance circuit 14. The control element 16 is a driver unit for driving the inverter circuit 13. The drive element 17 is electrically connected. The discharge lamp lighting device 10 is mounted on a long board B shown in FIGS.

図1に示す電源部11は、例えば100V〜242Vなどの交流の電源eに対して、過電流保護用のヒューズFUとノイズフィルタ回路18とが接続され、このノイズフィルタ回路18の出力側にブリッジダイオードなどの整流用の全波整流素子RECが接続されて構成されている。   The power supply unit 11 shown in FIG. 1 has an overcurrent protection fuse FU and a noise filter circuit 18 connected to an AC power supply e such as 100 V to 242 V, and a bridge on the output side of the noise filter circuit 18. A full-wave rectifying element REC for rectification such as a diode is connected.

ノイズフィルタ回路18は、コンデンサC1、コモンモードチョークL1およびコンデンサC2によって構成されたラインフィルタである。このノイズフィルタ回路18は、力率改善回路12およびインバータ回路13などから発生する高周波ノイズを電源e側へと出力させないためのものである。   The noise filter circuit 18 is a line filter composed of a capacitor C1, a common mode choke L1, and a capacitor C2. The noise filter circuit 18 prevents high-frequency noise generated from the power factor correction circuit 12 and the inverter circuit 13 from being output to the power source e side.

コンデンサC1,C2およびコモンモードチョークL1は、図2に示すように、基板Bの一主面である表面Baにて、基板Bの長手方向の一端側寄りにそれぞれ実装されている。   Capacitors C1 and C2 and common mode choke L1 are each mounted near one end in the longitudinal direction of substrate B on surface Ba, which is one main surface of substrate B, as shown in FIG.

図1に示す全波整流素子RECは、例えば整流素子である4つのダイオードD1〜D4によるブリッジ回路であり、例えば図3に示すように、コモンモードチョークL1の背面側である基板Bの他主面すなわち裏面Bbに表面実装されている。   The full-wave rectifying element REC shown in FIG. 1 is a bridge circuit including four diodes D1 to D4 that are rectifying elements, for example. As shown in FIG. It is surface-mounted on the surface, that is, the back surface Bb.

また、図1に示す力率改善回路12は、例えば昇圧チョッパ回路であり、この力率改善回路12は、全波整流素子RECの出力側に、インバータ回路13との間に昇圧用のトランスであるチョッパチョークL2と逆阻止用のダイオードD5との直列回路が電気的に接続されているとともに、チョッパチョークL2と全波整流素子RECとの接続点に、コンデンサC3が電気的に並列に接続され、チョッパチョークL2とダイオードD5のアノードとの接続点にスイッチング素子としての第1スイッチング素子、すなわちチョッピング用スイッチング素子である電界効果トランジスタ(FET)Q1が電気的に並列に接続されている。また、この力率改善回路12の出力側であるダイオードD5のカソード側には、ノイズ抑制用のチップコンデンサC4と平滑コンデンサである電解コンデンサC5との並列回路が電気的に接続されている。   The power factor correction circuit 12 shown in FIG. 1 is, for example, a boost chopper circuit. This power factor improvement circuit 12 is a boosting transformer between the inverter circuit 13 and the output side of the full-wave rectifying element REC. A series circuit of a chopper choke L2 and reverse blocking diode D5 is electrically connected, and a capacitor C3 is electrically connected in parallel to the connection point between the chopper choke L2 and the full-wave rectifier element REC. A first switching element as a switching element, that is, a field effect transistor (FET) Q1, which is a chopping switching element, is electrically connected in parallel to a connection point between the chopper choke L2 and the anode of the diode D5. Further, a parallel circuit of a noise suppressing chip capacitor C4 and an electrolytic capacitor C5 which is a smoothing capacitor is electrically connected to the cathode side of the diode D5 which is the output side of the power factor correction circuit 12.

チョッパチョークL2は、一次巻線が全波整流素子RECの出力側とダイオードD5のアノードとの間に電気的に接続されているとともに、二次巻線の一端側がグランド電位に電気的に接続され、他端側が制御素子16に電気的に接続されている。したがって、制御素子16には、チョーク電圧が入力されている。このチョッパチョークL2は、図2に示すように、基板Bの表面Baの一端側寄りの位置に実装されている。   In the chopper choke L2, the primary winding is electrically connected between the output side of the full-wave rectifying element REC and the anode of the diode D5, and one end side of the secondary winding is electrically connected to the ground potential. The other end side is electrically connected to the control element 16. Therefore, a choke voltage is input to the control element 16. The chopper choke L2 is mounted at a position closer to one end of the surface Ba of the substrate B as shown in FIG.

図1に示す電界効果トランジスタQ1は、ドレイン端子がチョッパチョークL2とダイオードD5のアノードとの接続点に電気的に接続されているとともに、出力側であるソース端子がグランド電位に電気的に接続され、かつ、制御端子であるゲート端子が制御素子16に電気的に接続されている。また、この電界効果トランジスタQ1は、図2に示すように、基板Bの表面Baにて、この基板Bの長手方向の中心よりも一端側寄りの位置に、放熱板HSに熱的に接続された状態で実装されている。   In the field effect transistor Q1 shown in FIG. 1, the drain terminal is electrically connected to the connection point between the chopper choke L2 and the anode of the diode D5, and the source terminal on the output side is electrically connected to the ground potential. In addition, a gate terminal which is a control terminal is electrically connected to the control element 16. Further, as shown in FIG. 2, the field effect transistor Q1 is thermally connected to the heat radiating plate HS at a position closer to one end than the center in the longitudinal direction of the substrate B on the surface Ba of the substrate B. It is implemented in the state.

図1に示すチップコンデンサC4は、例えばセラミックチップコンデンサなどが用いられ、電界効果トランジスタQ1に近接させた位置に実装されている。なお、チップコンデンサC4の実装に際しては、ダイオードD5のカソード側と電界効果トランジスタQ1の出力側であるドレイン端子とに可能な限り近接させて、すなわちこれら端子からチップコンデンサC4へと引き出す配線を短くした状態で接続することが好ましい。   The chip capacitor C4 shown in FIG. 1 is a ceramic chip capacitor, for example, and is mounted at a position close to the field effect transistor Q1. When mounting the chip capacitor C4, as close as possible to the cathode terminal of the diode D5 and the drain terminal on the output side of the field effect transistor Q1, that is, the wiring leading out from these terminals to the chip capacitor C4 was shortened. It is preferable to connect in a state.

また、このチップコンデンサC4は、例えばEIA規格に定めるC0G特性、あるいはU2J特性のものが好適に用いられる。ここで、C0G特性とは、温度範囲−55℃〜125℃における静電容量の変化率の補償範囲が0±30ppm/℃である特性をいい、U2J特性とは、温度範囲−25℃〜85℃における静電容量の変化率の補償範囲が−750±120ppm/℃である特性をいう。   As the chip capacitor C4, for example, a capacitor having C0G characteristics or U2J characteristics defined in the EIA standard is preferably used. Here, the C0G characteristic refers to a characteristic in which the compensation range of the change rate of capacitance in the temperature range of −55 ° C. to 125 ° C. is 0 ± 30 ppm / ° C., and the U2J characteristic refers to the temperature range of −25 ° C. to 85 ° C. A characteristic in which the compensation range of the rate of change in capacitance at ° C. is −750 ± 120 ppm / ° C.

また、インバータ回路13は、スイッチング素子としての第2スイッチング素子、すなわちインバータ用のスイッチング素子である電界効果トランジスタQ2,Q3が電気的に直列に接続された、いわゆるハーフブリッジ型のものである。   Further, the inverter circuit 13 is a so-called half-bridge type in which field effect transistors Q2 and Q3 which are second switching elements as switching elements, that is, inverter switching elements, are electrically connected in series.

電界効果トランジスタQ2,Q3は、制御端子であるゲート端子がドライブ素子17に電気的に接続されており、このドライブ素子17から供給される信号によってオンオフが制御される。   In the field effect transistors Q2 and Q3, the gate terminal as a control terminal is electrically connected to the drive element 17, and on / off is controlled by a signal supplied from the drive element 17.

また、共振回路14は、電界効果トランジスタQ3の両端に電気的に接続された直流カット用のコンデンサC6と、インダクタとしてのバラストチョークである共振インダクタンスL3の一次巻線との直列回路を備えるとともに、この共振インダクタンスL3の一次巻線の出力側に、放電ランプFLと並列にコンデンサである共振コンデンサC7が電気的に接続されている。そして、これら共振回路14およびインバータ回路13などにより、電力変換回路21が構成されている。   The resonance circuit 14 includes a series circuit of a DC cut capacitor C6 electrically connected to both ends of the field effect transistor Q3 and a primary winding of a resonance inductance L3 which is a ballast choke as an inductor. A resonant capacitor C7, which is a capacitor in parallel with the discharge lamp FL, is electrically connected to the output side of the primary winding of the resonant inductance L3. The resonance circuit 14 and the inverter circuit 13 constitute a power conversion circuit 21.

共振インダクタンスL3は、図2に示すように、基板Bの表面Baにて、この基板Bの長手方向の他端寄りの位置に実装されている。   As shown in FIG. 2, the resonant inductance L3 is mounted on the surface Ba of the substrate B at a position near the other end in the longitudinal direction of the substrate B.

また、図1に示す放電ランプFLは、各フィラメントFLa,FLbに対して、図示しない予熱回路が電気的に接続されている。この予熱回路は、例えば共振インダクタンスL3の二次巻線と電気的に接続されている。   In the discharge lamp FL shown in FIG. 1, a preheating circuit (not shown) is electrically connected to the filaments FLa and FLb. This preheating circuit is electrically connected to the secondary winding of the resonant inductance L3, for example.

そして、制御素子16は、例えば表面実装型のいわゆるIC(集積回路)であり、力率改善回路12と電気的に接続される力率改善制御部23、負荷電圧(負荷電流)である放電ランプ電圧(放電ランプ電流)を検出することでインバータ回路13および共振回路14などの電力変換回路21の動作状態を検出する状態検出部24、および、この状態検出部24により検出した動作状態に基づいてインバータ回路13の電界効果トランジスタQ2,Q3の動作制御用の周波数信号Pを生成してドライブ素子17へと出力する発振制御部25などを内部に一体に備えている。   The control element 16 is, for example, a so-called IC (integrated circuit) of a surface mount type, a power factor improvement control unit 23 electrically connected to the power factor improvement circuit 12, and a discharge lamp that is a load voltage (load current) Based on the state detection unit 24 that detects the operation state of the power conversion circuit 21 such as the inverter circuit 13 and the resonance circuit 14 by detecting the voltage (discharge lamp current), and the operation state detected by the state detection unit 24 An oscillation control unit 25 that generates a frequency signal P for controlling the operation of the field effect transistors Q2 and Q3 of the inverter circuit 13 and outputs the frequency signal P to the drive element 17 is integrally provided.

なお、制御素子16が各部23,24,25などを一体に備えるとは、これらが制御素子16において集積化していることをいう。   Note that the fact that the control element 16 is integrally provided with the parts 23, 24, 25 and the like means that these are integrated in the control element 16.

力率改善制御部23は、電源部11側の入力電圧、直流出力電圧、チョーク電圧および電界効果トランジスタQ1に流れるスイッチング電流などの所定の信号に基づいて、電界効果トランジスタQ1のスイッチングパルスであるチョッピング用周波数信号PCを生成して出力する機能を有している。   The power factor correction control unit 23 is a chopping that is a switching pulse of the field effect transistor Q1, based on a predetermined signal such as an input voltage, a DC output voltage, a choke voltage, and a switching current flowing in the field effect transistor Q1 on the power supply unit 11 side. It has a function to generate and output a commercial frequency signal PC.

状態検出部24は、検出した放電ランプ電流(放電ランプ電圧)に基づく放電ランプFLの状態(電力変換回路21の状態)に応じて、発振制御部25を介してドライブ素子17を制御可能に構成されている。   The state detection unit 24 is configured to control the drive element 17 via the oscillation control unit 25 in accordance with the state of the discharge lamp FL (the state of the power conversion circuit 21) based on the detected discharge lamp current (discharge lamp voltage). Has been.

また、発振制御部25は、状態検出部24により検出した放電ランプFLの点灯状態に基づいて、所定の周波数を有する周波数信号Pを生成する機能を有している。   The oscillation controller 25 has a function of generating a frequency signal P having a predetermined frequency based on the lighting state of the discharge lamp FL detected by the state detector 24.

そして、これら状態検出部24および発振制御部25などにより、電力変換回路21の動作を制御する変換制御部27が構成されている。すなわち、この変換制御部27により、インバータ回路13の制御、放電ランプFLの始動シーケンスおよび回路保護などの電力変換回路21の全体の制御が可能となる。   The state detection unit 24, the oscillation control unit 25, and the like constitute a conversion control unit 27 that controls the operation of the power conversion circuit 21. That is, the conversion control unit 27 can control the entire power conversion circuit 21 such as control of the inverter circuit 13, start sequence of the discharge lamp FL, and circuit protection.

また、ドライブ素子17は、制御素子16の発振制御部25から供給される調光用の周波数信号Pに応じて、数十kHz〜200kHz程度の周波数、例えば50kHz以上で電界効果トランジスタQ2,Q3を交互にオンオフする(スイッチング駆動する)ことで、電界効果トランジスタQ3のドレイン−ソース間に所定の高周波交流を発生させるものである。   Further, the drive element 17 sets the field effect transistors Q2 and Q3 at a frequency of about several tens of kHz to 200 kHz, for example, 50 kHz or more, according to the frequency signal P for dimming supplied from the oscillation control unit 25 of the control element 16. By alternately turning on / off (switching driving), a predetermined high-frequency alternating current is generated between the drain and source of the field effect transistor Q3.

そして、図4に示すように、このように構成された放電ランプ点灯装置10は、電気機器としての照明器具に適用できる。この照明器具は、放電ランプ点灯装置10が配置された器具本体31、この器具本体31の両端に直管形の放電ランプFLが装着されるソケット32などを備えている。   And as shown in FIG. 4, the discharge lamp lighting device 10 comprised in this way is applicable to the lighting fixture as an electric equipment. This lighting fixture includes a fixture main body 31 in which the discharge lamp lighting device 10 is arranged, sockets 32 to which straight tube-type discharge lamps FL are attached at both ends of the fixture main body 31, and the like.

次に、上記第1の実施の形態の動作を説明する。   Next, the operation of the first embodiment will be described.

図1に示す放電ランプ点灯装置10を起動させると、力率改善回路12の電解コンデンサC5の高圧側から制御素子16へと電力が供給され、制御素子16が起動する。   When the discharge lamp lighting device 10 shown in FIG. 1 is activated, power is supplied from the high voltage side of the electrolytic capacitor C5 of the power factor correction circuit 12 to the control element 16, and the control element 16 is activated.

そして、制御素子16が力率改善制御部23によりチョッピング用周波数信号PCを生成して電界効果トランジスタQ1をスイッチング動作させることにより、電源部11で整流された入力電圧の位相を、力率改善回路12で入力電流の位相と合わせて力率を改善する。   Then, the control element 16 generates the chopping frequency signal PC by the power factor improvement control unit 23 and performs the switching operation of the field effect transistor Q1, thereby changing the phase of the input voltage rectified by the power source unit 11 to the power factor improvement circuit. 12 improves the power factor to match the phase of the input current.

具体的に、電界効果トランジスタQ1がオンされると、チョッパチョークL2(ダイオードD5)に直線的に増加する電流が流れることで、このチョッパチョークL2の二次巻線にチョーク電流が流れ、チョッパチョークL2に電磁的エネルギが蓄積される。力率改善制御部23は、検出したスイッチング電流が所定値になると、オフのチョッピング用周波数信号PCを電界効果トランジスタQ1のゲート端子に出力してこの電界効果トランジスタQ1をオフする。この結果、チョッパチョークL2に蓄積された電磁的エネルギが放出され、チョッパチョークL2(ダイオードD5)に直線的に減少する電流が流れる。力率改善回路12からの出力電流はチップコンデンサC4に流れ、このチップコンデンサC4がバイパスコンデンサとして作用し、出力電流に重畳された電界効果トランジスタQ1のスイッチングノイズがグランド電位へとバイパスされる。   Specifically, when the field effect transistor Q1 is turned on, a linearly increasing current flows through the chopper choke L2 (diode D5), so that a choke current flows through the secondary winding of the chopper choke L2, and the chopper choke Electromagnetic energy is stored in L2. When the detected switching current reaches a predetermined value, the power factor correction control unit 23 outputs an off chopping frequency signal PC to the gate terminal of the field effect transistor Q1 to turn off the field effect transistor Q1. As a result, the electromagnetic energy accumulated in the chopper choke L2 is released, and a linearly decreasing current flows through the chopper choke L2 (diode D5). The output current from the power factor correction circuit 12 flows to the chip capacitor C4, and this chip capacitor C4 acts as a bypass capacitor, and the switching noise of the field effect transistor Q1 superimposed on the output current is bypassed to the ground potential.

力率改善回路12から出力された出力電圧は、電解コンデンサC5によって平滑されて直流電圧となり、電力変換回路21のインバータ回路13へと入力する。このインバータ回路13では、制御素子16の発振制御部25により生成された周波数信号Pによってドライブ素子17が駆動されることにより、電界効果トランジスタQ2,Q3が、例えば50kHzなどの所定の周波数でオンオフ動作するため、入力された直流電圧が高周波交流電圧に変換される。   The output voltage output from the power factor correction circuit 12 is smoothed by the electrolytic capacitor C5 to become a DC voltage, and is input to the inverter circuit 13 of the power conversion circuit 21. In this inverter circuit 13, the drive element 17 is driven by the frequency signal P generated by the oscillation control unit 25 of the control element 16, so that the field effect transistors Q2 and Q3 are turned on and off at a predetermined frequency such as 50 kHz. Therefore, the input DC voltage is converted into a high frequency AC voltage.

この高周波交流電圧により、共振回路14が共振して共振電流が流れ、また、予熱回路により放電ランプFLのフィラメントFLa,FLbが予熱される。   Due to this high frequency AC voltage, the resonance circuit 14 resonates and a resonance current flows, and the filaments FLa and FLb of the discharge lamp FL are preheated by the preheating circuit.

そして、フィラメントFLa,FLbの予熱によりフィラメントFLa,FLb間に所定の始動電圧が印加されて放電ランプFLが点灯(始動)し、この放電ランプFLが定常点灯される。   Then, a predetermined starting voltage is applied between the filaments FLa and FLb by preheating the filaments FLa and FLb, the discharge lamp FL is turned on (started), and this discharge lamp FL is steadily lit.

このとき、電力変換回路21では、状態検出部24により検出された放電ランプ電流(放電ランプ電圧)などに基づき、発振制御部25からドライブ素子17へと供給される周波数信号Pを生成することにより、インバータ回路13の駆動周波数を可変させ、放電ランプ電流(放電ランプ電圧、放電ランプ電力)が所定の目標値となるようにフィードバック制御がなされる。   At this time, the power conversion circuit 21 generates a frequency signal P supplied from the oscillation control unit 25 to the drive element 17 based on the discharge lamp current (discharge lamp voltage) detected by the state detection unit 24. Then, the drive frequency of the inverter circuit 13 is varied, and feedback control is performed so that the discharge lamp current (discharge lamp voltage, discharge lamp power) becomes a predetermined target value.

上述したように、上記第1の実施の形態によれば、電界効果トランジスタQ1のスイッチングにより発生するノイズを抑制するチップコンデンサC4を力率改善回路12の出力側に配置することにより、例えばフィルムコンデンサなどを用いる場合と比較して、チップコンデンサC4を電界効果トランジスタQ1などに、より近接させて配置でき、実装面積を抑制できるとともに電界効果トランジスタQ1のスイッチングにより発生する高周波電流が流れる箇所を最短に短縮でき、電界効果トランジスタQ1のスイッチングにより生じるノイズをより効果的に抑制できる。   As described above, according to the first embodiment, the chip capacitor C4 for suppressing noise generated by the switching of the field effect transistor Q1 is arranged on the output side of the power factor correction circuit 12, for example, a film capacitor. The chip capacitor C4 can be placed closer to the field effect transistor Q1 etc. compared to the case of using the The noise generated by switching the field effect transistor Q1 can be more effectively suppressed.

特に、チップコンデンサC4は、フィルムコンデンサなどのようにリードを有していないため、このリードにより発生するインダクタンス成分を極端に小さくすることができるので、電界効果トランジスタQ1のスイッチングにより発生する高周波ノイズに対して、インダクタンス成分によるインピーダンスの増加を抑制でき、電界効果トランジスタQ1のスイッチングにより生じるノイズを、より効果的に抑制できる。   In particular, since the chip capacitor C4 does not have a lead like a film capacitor or the like, the inductance component generated by this lead can be extremely reduced, so that the high frequency noise generated by the switching of the field effect transistor Q1 can be reduced. On the other hand, an increase in impedance due to the inductance component can be suppressed, and noise generated by switching of the field effect transistor Q1 can be more effectively suppressed.

しかも、チップコンデンサC4を電界効果トランジスタQ1に近接させて配置することにより、この電界効果トランジスタQ1の周囲のスペースを有効に利用して実装面積を抑制しつつ、電界効果トランジスタQ1のスイッチングにより発生するノイズを、より効果的に抑制できる。   In addition, by arranging the chip capacitor C4 close to the field effect transistor Q1, the space around the field effect transistor Q1 is effectively used to reduce the mounting area, and is generated by switching the field effect transistor Q1. Noise can be suppressed more effectively.

さらに、チップコンデンサC4として、C0G特性、あるいはU2J特性のものを用いることにより、例えばチップコンデンサとしてX7R特性(温度範囲−55℃〜125℃における静電容量の変化率の補償範囲が±15%の特性)などのものを用いる場合と比較して、温度依存性が少ないだけでなく、誘電正接(tanδ)が小さいとともに、高周波インピーダンス成分を抑制でき、ノイズを低減できる。   Further, by using a chip capacitor C4 having a C0G characteristic or U2J characteristic, for example, a chip capacitor having an X7R characteristic (with a compensation range of ± 15% for the rate of change in capacitance at a temperature range of −55 ° C. to 125 ° C. Compared with the case of using a characteristic), the temperature dependency is not only small, the dielectric loss tangent (tan δ) is small, the high frequency impedance component can be suppressed, and noise can be reduced.

次に、図5に第2の実施の形態を示し、図5は電源装置を示す回路図である。なお、上記第1の実施の形態と同様の構成および作用については、同一符号を付してその説明を省略する。   Next, FIG. 5 shows a second embodiment, and FIG. 5 is a circuit diagram showing a power supply device. In addition, about the structure and effect | action similar to the said 1st Embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted.

この第2の実施の形態は、上記第1の実施の形態のチップコンデンサC4が、電力変換回路21の電界効果トランジスタQ2,Q3に近接した位置に実装されているものである。   In the second embodiment, the chip capacitor C4 of the first embodiment is mounted at a position close to the field effect transistors Q2 and Q3 of the power conversion circuit 21.

すなわち、チップコンデンサC4は、電界効果トランジスタQ2,Q3の直列回路に対して電気的に並列に接続されている。なお、チップコンデンサC4の実装に際しては、電界効果トランジスタQ2の入力側であるソース端子と、電界効果トランジスタQ3の出力側であるドレイン端子とに可能な限り近接させて、すなわちこれら端子からチップコンデンサC4へと引き出す配線を短くした状態で接続することが好ましい。   That is, the chip capacitor C4 is electrically connected in parallel to the series circuit of the field effect transistors Q2 and Q3. When mounting the chip capacitor C4, the source terminal on the input side of the field effect transistor Q2 and the drain terminal on the output side of the field effect transistor Q3 are as close as possible, that is, from these terminals to the chip capacitor C4. It is preferable to connect in a state where the wiring to be drawn out is shortened.

そして、電界効果トランジスタQ1のスイッチングにより発生するノイズを抑制するチップコンデンサC4を力率改善回路12の出力側に配置するなど、上記第1の実施の形態と同様の構成を有することにより、上記第1の実施の形態と同様の作用効果を奏することができる。   Then, the chip capacitor C4 that suppresses noise generated by the switching of the field effect transistor Q1 is arranged on the output side of the power factor correction circuit 12, and thus has the same configuration as that of the first embodiment, so that the first The same effects as those of the first embodiment can be achieved.

また、チップコンデンサC4を電界効果トランジスタQ2,Q3に近接させて配置することにより、電界効果トランジスタQ2,Q3の周囲のスペースを有効に利用して実装面積を抑制しつつ、力率改善回路12の電界効果トランジスタQ1のスイッチングにより発生するノイズを、より効果的に抑制できる。   Further, by disposing the chip capacitor C4 close to the field effect transistors Q2 and Q3, the space around the field effect transistors Q2 and Q3 is effectively used to reduce the mounting area, and the power factor improvement circuit 12 Noise generated by switching of the field effect transistor Q1 can be more effectively suppressed.

次に、図6に第3の実施の形態を示し、図6は電源装置を示す回路図である。なお、上記各実施の形態と同様の構成および作用については、同一符号を付してその説明を省略する。   Next, FIG. 6 shows a third embodiment, and FIG. 6 is a circuit diagram showing a power supply device. In addition, about the structure and effect | action similar to said each embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted.

この第3の実施の形態は、上記第1の実施の形態のチップコンデンサC4が、電解コンデンサC5に近接して実装されているものである。   In the third embodiment, the chip capacitor C4 of the first embodiment is mounted close to the electrolytic capacitor C5.

すなわち、チップコンデンサC4は、電解コンデンサC5の両リード間に電気的に接続されている。なお、チップコンデンサC4の実装に際しては、電解コンデンサC5の両端子に可能な限り近接させて、すなわちこれら端子からチップコンデンサC4へと引き出す配線を短くした状態で接続することが好ましい。   That is, the chip capacitor C4 is electrically connected between both leads of the electrolytic capacitor C5. When mounting the chip capacitor C4, it is preferable to connect as close as possible to both terminals of the electrolytic capacitor C5, that is, in a state in which the wiring drawn from these terminals to the chip capacitor C4 is short.

そして、電界効果トランジスタQ1のスイッチングにより発生するノイズを抑制するチップコンデンサC4を力率改善回路12の出力側に配置するなど、上記第1の実施の形態と同様の構成を有することにより、上記第1の実施の形態と同様の作用効果を奏することができる。   Then, the chip capacitor C4 that suppresses noise generated by the switching of the field effect transistor Q1 is arranged on the output side of the power factor correction circuit 12, and thus has the same configuration as that of the first embodiment, so that the first The same effects as those of the first embodiment can be obtained.

また、チップコンデンサC4を電解コンデンサC5に近接させて配置することにより、電解コンデンサC5の周囲のスペースを有効に利用して実装面積を抑制しつつ、力率改善回路12の電界効果トランジスタQ1のスイッチングにより発生するノイズを、より効果的に抑制できる。   In addition, by placing the chip capacitor C4 close to the electrolytic capacitor C5, the space around the electrolytic capacitor C5 is effectively used to reduce the mounting area, and the field effect transistor Q1 of the power factor correction circuit 12 is switched. The noise generated by can be more effectively suppressed.

なお、上記各実施の形態において、電源部11、インバータ回路13および共振回路14などのそれぞれの細部の構成は、上記構成および制御に限定されるものではない。   In each of the above embodiments, the detailed configuration of the power supply unit 11, the inverter circuit 13, the resonance circuit 14, and the like is not limited to the above configuration and control.

また、負荷としては、放電ランプだけでなく、他の様々な負荷を用いることができる。   Further, as the load, not only a discharge lamp but also various other loads can be used.

10 電源装置としての放電ランプ点灯装置
12 変換回路としての力率改善回路
21 電力変換回路
31 器具本体
C4 チップコンデンサ
C5 平滑コンデンサである電解コンデンサ
FL 負荷としての放電ランプ
Q1,Q2,Q3 スイッチング素子としての電界効果トランジスタ
10 Discharge lamp lighting device as a power supply
12 Power factor correction circuit as a conversion circuit
21 Power conversion circuit
31 Instrument body
C4 chip capacitor
C5 Electrolytic capacitor as a smoothing capacitor
Discharge lamp as FL load
Q1, Q2, Q3 Field effect transistors as switching elements

Claims (5)

少なくとも1つのスイッチング素子を備え、交流の入力電源を直流電源に変換して負荷側へと出力する変換回路と;
この変換回路の出力側に配置され、スイッチング素子のスイッチングにより発生するノイズを抑制するチップコンデンサと;
を具備していることを特徴とする電源装置。
A conversion circuit comprising at least one switching element and converting an AC input power source to a DC power source and outputting the DC power source to the load side;
A chip capacitor disposed on the output side of the conversion circuit and suppressing noise generated by switching of the switching element;
A power supply device comprising:
チップコンデンサは、変換回路のスイッチング素子に近接して配置されている
ことを特徴とする請求項1記載の電源装置。
The power supply device according to claim 1, wherein the chip capacitor is disposed in proximity to the switching element of the conversion circuit.
少なくとも1つのスイッチング素子を備え、変換回路から出力された直流電源を変換して負荷に供給する電力変換回路を具備し、
チップコンデンサは、電力変換回路のスイッチング素子に近接して配置されている
ことを特徴とする請求項1記載の電源装置。
A power conversion circuit including at least one switching element, converting a DC power output from the conversion circuit and supplying the converted power to a load;
The power supply device according to claim 1, wherein the chip capacitor is disposed in proximity to the switching element of the power conversion circuit.
変換回路は、出力側に平滑コンデンサを備え、
チップコンデンサは、平滑コンデンサに近接して配置されている
ことを特徴とする請求項1記載の電源装置。
The conversion circuit has a smoothing capacitor on the output side,
The power supply device according to claim 1, wherein the chip capacitor is disposed close to the smoothing capacitor.
請求項1ないし4いずれか一記載の電源装置と;
負荷としての放電ランプが取り付けられる器具本体と;
を具備していることを特徴とする照明器具。
A power supply device according to any one of claims 1 to 4;
An appliance body to which a discharge lamp as a load is attached;
The lighting fixture characterized by comprising.
JP2009171552A 2009-07-22 2009-07-22 Power supply device and luminaire Pending JP2011030310A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009171552A JP2011030310A (en) 2009-07-22 2009-07-22 Power supply device and luminaire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009171552A JP2011030310A (en) 2009-07-22 2009-07-22 Power supply device and luminaire

Publications (1)

Publication Number Publication Date
JP2011030310A true JP2011030310A (en) 2011-02-10

Family

ID=43638389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009171552A Pending JP2011030310A (en) 2009-07-22 2009-07-22 Power supply device and luminaire

Country Status (1)

Country Link
JP (1) JP2011030310A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102223069A (en) * 2011-06-25 2011-10-19 深圳航天科技创新研究院 Self-driven synchronous buck converter circuit
KR101386830B1 (en) * 2012-05-29 2014-04-29 엘에스산전 주식회사 Power factor correction circuit
JP2014096976A (en) * 2012-10-10 2014-05-22 Daikin Ind Ltd Direct-type power conversion device and method of controlling direct-type power conversion device
KR101452642B1 (en) * 2013-09-02 2014-10-22 엘에스산전 주식회사 Power factor correction circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303317A (en) * 2002-04-11 2003-10-24 U M C Electronics Co Ltd Ic card power supply
JP2004229367A (en) * 2003-01-21 2004-08-12 Fuji Electric Fa Components & Systems Co Ltd Noise reduction apparatus of power converter
JP2007082359A (en) * 2005-09-16 2007-03-29 Hitachi Ltd Inverter device and control unit
JP2007318911A (en) * 2006-05-25 2007-12-06 Toyota Industries Corp Semiconductor device
JP2009152168A (en) * 2007-11-28 2009-07-09 Toshiba Lighting & Technology Corp Load control device and electrical apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303317A (en) * 2002-04-11 2003-10-24 U M C Electronics Co Ltd Ic card power supply
JP2004229367A (en) * 2003-01-21 2004-08-12 Fuji Electric Fa Components & Systems Co Ltd Noise reduction apparatus of power converter
JP2007082359A (en) * 2005-09-16 2007-03-29 Hitachi Ltd Inverter device and control unit
JP2007318911A (en) * 2006-05-25 2007-12-06 Toyota Industries Corp Semiconductor device
JP2009152168A (en) * 2007-11-28 2009-07-09 Toshiba Lighting & Technology Corp Load control device and electrical apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102223069A (en) * 2011-06-25 2011-10-19 深圳航天科技创新研究院 Self-driven synchronous buck converter circuit
KR101386830B1 (en) * 2012-05-29 2014-04-29 엘에스산전 주식회사 Power factor correction circuit
JP2014096976A (en) * 2012-10-10 2014-05-22 Daikin Ind Ltd Direct-type power conversion device and method of controlling direct-type power conversion device
KR101452642B1 (en) * 2013-09-02 2014-10-22 엘에스산전 주식회사 Power factor correction circuit
US9509206B2 (en) 2013-09-02 2016-11-29 Lsis Co., Ltd. Power factor corrector correcting a power factor of an alternating current (AC) voltage

Similar Documents

Publication Publication Date Title
US8344628B2 (en) Dimming electronic ballast with lamp end of life detection
JP3795863B2 (en) Single-stage PFC + ballast control circuit / general-purpose power converter
JP2008544440A (en) Electronic ballast with flyback cat-ear power supply
KR20120031521A (en) Lighting circuit, lamp and illumination device
JP2008159545A (en) Cold-cathode tube fluorescent lamp inverter device
US20140306615A1 (en) Led lighting device using ballast
JP2008282812A (en) Ballast with which controlling of filament heating and lighting is carried out
JP2011030310A (en) Power supply device and luminaire
JP5464328B2 (en) Power supply and lighting fixture
JP5152501B2 (en) Load control device and electrical equipment
JP2010056043A (en) Load control device and illumination apparatus
JP2004265707A (en) Discharge lamp lighting device
JP2003332085A (en) Power source device for inorganic electroluminescence
JP2005310755A (en) Discharge lamp lighting device and luminaire
JP6041532B2 (en) Electronic load device
JP4755228B2 (en) Discharge lamp lighting device and bulb-type fluorescent lamp
JP5319606B2 (en) Lighting device
KR100625262B1 (en) Electronic ballast comprising a improved resonant output circuit
JP2011030296A (en) Power supply unit
JP2012029526A (en) Switching power supply device and led lighting device
JP3945715B2 (en) Lighting device
JP2022131186A (en) Power supply device and illumination device
KR200299941Y1 (en) Driver circuit of electronic ballast for lighting a majority of lamp
JP2016067087A (en) Electric power supply and illuminating device
JP2003323993A (en) Discharge lamp lighting system and lighting fixture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131030