JP2011029381A - Semiconductor laser element - Google Patents

Semiconductor laser element Download PDF

Info

Publication number
JP2011029381A
JP2011029381A JP2009173146A JP2009173146A JP2011029381A JP 2011029381 A JP2011029381 A JP 2011029381A JP 2009173146 A JP2009173146 A JP 2009173146A JP 2009173146 A JP2009173146 A JP 2009173146A JP 2011029381 A JP2011029381 A JP 2011029381A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
semiconductor laser
electric field
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009173146A
Other languages
Japanese (ja)
Inventor
Yoshinobu Kawaguchi
佳伸 川口
Yoshihiko Tani
善彦 谷
Shigetoshi Ito
茂稔 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009173146A priority Critical patent/JP2011029381A/en
Publication of JP2011029381A publication Critical patent/JP2011029381A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To shorten the carrier lifetime in a saturable absorption region and thereby attain superior self-oscillation characteristics (that is, to readily cause self oscillations), in a separated electrode type semiconductor laser element. <P>SOLUTION: In the semiconductor laser element, at least an n-type semiconductor layer, an active layer and a p-type semiconductor layer are laminated on a substrate. The semiconductor laser element includes an n-side electrode contacting with the n-type semiconductor layer or the substrate, a p-side electrode contacting with the p-type semiconductor layer or the substrate and a resonator. At least either of the p-side electrode or the n-side electrode is electrically divided into two or more regions by a dividing region crossing with the longitudinal direction of the resonator. At least in a part of the active layer, a second internal electric field that is a different kind from a first internal electric field is generated, in a direction identical to the direction of the first internal electric field by a p-n junction between the n-type semiconductor layer and the p-type semiconductor layer. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は半導体レーザ素子に関し、特に、共振器の長手方向に対して交差する分割領域によって電極が電気的に2領域以上に分離されている半導体レーザ素子に関する。   The present invention relates to a semiconductor laser device, and more particularly to a semiconductor laser device in which electrodes are electrically separated into two or more regions by divided regions intersecting with the longitudinal direction of a resonator.

半導体レーザ素子は、現在、たとえば記憶容量の大きな光ディスク装置、より具体的にはBD(Blu-ray Disk)の読み取り用および書き込み用の光源などに多く用いられている。   Semiconductor laser elements are currently widely used, for example, for optical disks with a large storage capacity, more specifically for light sources for reading and writing BDs (Blu-ray Disks).

しかしながら、半導体レーザ素子を光源として用いたBDの読み取りおよび書き込みにおいても、CD(Compact Disk)やDVD(Digital Versatile Disk)といった旧来の光ディスク装置と同様に、ディスク面から半導体レーザ素子への戻り光雑音が問題となっている。   However, in reading and writing of BD using a semiconductor laser element as a light source, the return light noise from the disk surface to the semiconductor laser element is the same as in the conventional optical disk apparatus such as CD (Compact Disk) and DVD (Digital Versatile Disk). Is a problem.

このような戻り光雑音への対策としては、従来から、駆動電流を変調させる高周波重畳を利用する方法と、半導体レーザ素子自らが出力変動を行なう自励発振特性を利用する方法の2つの方法がある。いずれの方法も多モード発振状態にして可干渉性を低下させることで、雑音特性を改善している。   As countermeasures against such return light noise, there are conventionally two methods: a method using high-frequency superposition for modulating the drive current and a method using self-excited oscillation characteristics in which the semiconductor laser element itself varies its output. is there. In either method, the noise characteristics are improved by reducing the coherence in a multimode oscillation state.

高周波重畳を利用する方法と、自励発振特性を利用する方法とを比較すると、高周波回路をシステムに組み込む必要のない後者の方法が、半導体レーザ素子の低コスト化かつ小型化を実現できるため有利とされている。しかしながら、半導体レーザ素子を用いたBDにおいては、高周波重畳を利用する方法しか実現されていないのが現状であり、自励発振特性を利用した自励発振型レーザ素子を用いる方法の実用化は未だされていない状況にある。   Comparing the method using high-frequency superposition with the method using self-excited oscillation characteristics, the latter method, which does not require the incorporation of a high-frequency circuit in the system, is advantageous because it can realize cost reduction and downsizing of the semiconductor laser device. It is said that. However, in BD using a semiconductor laser element, only a method using high-frequency superimposition has been realized at present, and a method using a self-excited oscillation type laser element utilizing self-excited oscillation characteristics has not yet been put into practical use. Is in a situation that is not.

自励発振型レーザ素子の使用を可能とするためには、可飽和吸収領域を半導体レーザ素子の内部に形成する必要があるが、その形成方法によって3つのタイプに分けることができる。   In order to enable the use of a self-excited oscillation type laser element, it is necessary to form a saturable absorption region inside the semiconductor laser element, but it can be divided into three types depending on the formation method.

第1のタイプは、活性層の上部および/または下部に可飽和吸収の機能を有する層を設けるタイプ(「可飽和吸収層形成タイプ」)である。   The first type is a type in which a layer having a saturable absorption function is provided above and / or below the active layer (“saturable absorption layer formation type”).

第2のタイプは、ストライプ構造を有する半導体レーザ素子において、横方向の屈折率差(Δn)を小さくして活性層における光閉じ込めを弱めて、横方向の光分布を電流分布に対して広げることで、利得領域の横方向近隣領域(ストライプ部の外側の活性層)を可飽和吸収領域として利用するタイプ(「Δn調整タイプ」)である。   The second type is a semiconductor laser device having a stripe structure, in which the lateral refractive index difference (Δn) is reduced to weaken light confinement in the active layer, and the lateral light distribution is broadened with respect to the current distribution. In this type, the laterally neighboring region of the gain region (the active layer outside the stripe portion) is used as a saturable absorbing region (“Δn adjustment type”).

第3のタイプは、電極を2領域以上に分離することにより電流が注入されない電流非注入領域を共振器の長手方向の一部に設けて、この電流非注入領域を可飽和吸収領域として利用するタイプ(「分離電極タイプ」)である。   In the third type, a current non-injection region in which no current is injected by separating the electrode into two or more regions is provided in a part of the longitudinal direction of the resonator, and this current non-injection region is used as a saturable absorption region. Type ("separation electrode type").

これらの3タイプのうち、分離電極タイプは、通常の実用化されている半導体レーザ素子から、半導体層の構造を変えることなく、比較的容易なプロセスで作製できるというメリットがある。特開2004−186678号公報(特許文献1)には、このような分離電極タイプの窒化物半導体レーザ素子において、可飽和吸収領域として機能する電流非注入領域に対応するp側電極とn側電極とを電気的に短絡させたり、pn接合に逆バイアスを印加することで、自励発振が得られることが開示されている。また、特開2007−081196号公報(特許文献2)には、電流非注入領域を利得領域で発生したレーザ光の検知に用いる技術が開示されている。   Among these three types, the separation electrode type has an advantage that it can be manufactured by a relatively easy process without changing the structure of the semiconductor layer from a semiconductor laser element that has been put into practical use. Japanese Patent Laying-Open No. 2004-186678 (Patent Document 1) discloses a p-side electrode and an n-side electrode corresponding to a current non-injection region functioning as a saturable absorption region in such a separated electrode type nitride semiconductor laser device. It is disclosed that self-oscillation can be obtained by electrically short-circuiting and applying a reverse bias to the pn junction. Japanese Patent Laying-Open No. 2007-081196 (Patent Document 2) discloses a technique in which a current non-injection region is used for detection of laser light generated in a gain region.

特開2004−186678号公報JP 2004-186678 A 特開2007−081196号公報JP 2007-081196 A

自励発振特性を得るためには、利得領域に対して可飽和吸収領域においてキャリア寿命が十分短くなる必要がある。可飽和吸収領域に位置するp側電極とn側電極とを短絡させたり、可飽和吸収領域のpn接合に対して逆バイアスを印加させたりすることは、このようにして半導体層に生じた内部電界を利用することにより、可飽和吸収領域において光吸収により生じたキャリアを活性層から掃き出すことによって、キャリア寿命を短くさせることができる。   In order to obtain the self-excited oscillation characteristic, the carrier life needs to be sufficiently short in the saturable absorption region with respect to the gain region. The short circuit between the p-side electrode and the n-side electrode located in the saturable absorption region or the application of a reverse bias to the pn junction in the saturable absorption region is caused by the internal state generated in the semiconductor layer. By using an electric field, the carrier lifetime can be shortened by sweeping out carriers generated by light absorption in the saturable absorption region from the active layer.

この場合、逆バイアスを印加させることは、空乏層に生じる内部電界を大きくするとともに、空乏層領域を拡げることができるので、確実にキャリア寿命を短くすることができる。しかしながら、自励発振特性を有する半導体レーザ素子をBDの光源として実用化するためには、逆バイアスを印加する機構を新たに設ける必要があり、システムの簡略化や小型化の観点から望ましくない。したがって、その実用化のためには、p側電極とn側電極との短絡のみによって有効な自励発振特性を得る必要があると考えられる。   In this case, applying the reverse bias increases the internal electric field generated in the depletion layer and expands the depletion layer region, so that the carrier life can be surely shortened. However, in order to put a semiconductor laser element having self-excited oscillation characteristics into practical use as a BD light source, it is necessary to newly provide a mechanism for applying a reverse bias, which is not desirable from the viewpoint of simplification and miniaturization of the system. Therefore, for practical use, it is considered necessary to obtain effective self-excited oscillation characteristics only by short-circuiting the p-side electrode and the n-side electrode.

この点に関し、特許文献1では、窒化物半導体はGaAs系に比べてバンドキャップが大きいため内部電界が大きくなるので、キャリア寿命の短縮に有利であると述べられている。しかしながら、p側電極とn側電極との短絡のみで実用化に耐え得る自励発振特性を得るためには、よりキャリア寿命を短くする必要がある。たとえば、広い温度範囲で自励発振特性を示すことや、長時間の使用後にも自励発振特性を維持するためには、よりキャリア寿命を短くして、自励発振特性を示すトレランスを大きくすることが有効である。   In this regard, Patent Document 1 states that since a nitride semiconductor has a larger band cap than a GaAs system, an internal electric field is increased, which is advantageous for shortening the carrier life. However, in order to obtain self-excited oscillation characteristics that can be put into practical use only by a short circuit between the p-side electrode and the n-side electrode, it is necessary to further shorten the carrier life. For example, in order to exhibit self-oscillation characteristics over a wide temperature range, or to maintain self-oscillation characteristics even after long-term use, the carrier life is shortened and the tolerance for self-oscillation characteristics is increased. It is effective.

一方、自励発振型半導体レーザ素子では、閾値電流近傍での光出力の急激な立ち上がりが発生するという難点があるが、キャリア寿命をより短くすることによって、可飽和吸収領域を小さくしても自励発振特性を示すようにすれば、このような問題に対しても有効となる可能性がある。   On the other hand, the self-oscillation type semiconductor laser device has a drawback that a sharp rise of the optical output occurs in the vicinity of the threshold current. If the excitation oscillation characteristic is shown, it may be effective for such a problem.

また、特許文献2には、電流非注入領域を利得領域で発生したレーザ光の検知に用いる技術が開示されているが、この技術において検知に用いられる電流としては、光吸収により生じたキャリアが活性層から掃き出される際に発生する光誘起電流を利用している。上述のように自励発振特性を目的としたキャリア寿命の短縮は、光誘起電流の増大にも繋がるので、レーザ光の検知技術にも用いることが可能である。光誘起電流の増大は、レーザ光の検知の際の精度向上や、電流非注入領域に印加するバイアス電圧のトレランス増大というメリットがある。   Patent Document 2 discloses a technique that uses a current non-injection region for detection of a laser beam generated in a gain region. As a current used for detection in this technology, a carrier generated by light absorption is used. The photo-induced current generated when sweeping out from the active layer is used. As described above, shortening the carrier lifetime for the purpose of self-excited oscillation characteristics also leads to an increase in the photoinduced current, and can therefore be used in laser light detection technology. The increase of the photo-induced current has advantages such as an improvement in accuracy when detecting the laser beam and an increase in tolerance of the bias voltage applied to the current non-injection region.

よって、本発明の課題は、分離電極タイプの半導体レーザ素子において、可飽和吸収領域のキャリア寿命を短くし、以って良好な自励発振特性を得ること(すなわち容易に自励発振すること)にある。   Therefore, an object of the present invention is to shorten the carrier life of the saturable absorption region in a separation electrode type semiconductor laser element, thereby obtaining good self-oscillation characteristics (that is, easy self-oscillation). It is in.

本発明の半導体レーザ素子は、基板上に少なくともn型半導体層と活性層とp型半導体層とが積層されており、該n型半導体層または該基板に接触するn側電極と、該p型半導体層または該基板に接触するp側電極と、共振器とを備え、該p側電極および該n側電極の少なくとも一方は、該共振器の長手方向に対して交差する分割領域によって電気的に2領域以上に分離されており、該活性層は、その少なくとも一部において、該n型半導体層と該p型半導体層とのpn接合による第1内部電界の方向と同じ方向に、該第1内部電界とは異なる種の第2内部電界が発生していることを特徴とする。   In the semiconductor laser device of the present invention, at least an n-type semiconductor layer, an active layer, and a p-type semiconductor layer are stacked on a substrate, an n-side electrode that contacts the n-type semiconductor layer or the substrate, and the p-type semiconductor layer. A p-side electrode in contact with the semiconductor layer or the substrate; and a resonator, wherein at least one of the p-side electrode and the n-side electrode is electrically separated by a divided region intersecting with a longitudinal direction of the resonator. The active layer is separated into two or more regions, and at least a part of the active layer has the first direction in the same direction as the direction of the first internal electric field due to the pn junction between the n-type semiconductor layer and the p-type semiconductor layer. A second internal electric field different from the internal electric field is generated.

また、上記活性層は、1または複数の井戸層と1または複数の障壁層とを有する量子井戸構造または多重量子井戸構造を有しており、その井戸層において、上記n型半導体層と上記p型半導体層とのpn接合による第1内部電界の方向と同じ方向に、上記第1内部電界とは異なる種の第2内部電界が発生している構造とすることが好ましい。   The active layer has a quantum well structure or a multiple quantum well structure having one or a plurality of well layers and one or a plurality of barrier layers. In the well layer, the n-type semiconductor layer and the p-type semiconductor layer are formed. A structure in which a second internal electric field different from the first internal electric field is generated in the same direction as the direction of the first internal electric field by the pn junction with the type semiconductor layer is preferable.

ここで、上記第2内部電界は、格子歪みに起因するピエゾ電界であることが好ましい。また、上記活性層は、ウルツ鉱型結晶構造を有する窒化物半導体結晶により構成され、上記n型半導体層は、上記活性層の[000+1]方向(本発明においては[0001]方向をこのように[000+1]方向とも記す)に位置し、上記p型半導体層は、上記活性層の[000−1]方向に位置することが好ましい。   Here, the second internal electric field is preferably a piezo electric field due to lattice distortion. The active layer is made of a nitride semiconductor crystal having a wurtzite crystal structure, and the n-type semiconductor layer is formed in the [000 + 1] direction of the active layer (in the present invention, the [0001] direction is The p-type semiconductor layer is preferably located in the [000-1] direction of the active layer.

また、上記n型半導体層と上記p型半導体層とは、それぞれ窒化物半導体層であることが好ましく、該窒化物半導体層は、それぞれウルツ鉱型結晶構造を有する窒化物半導体結晶により構成されることが好ましい。   The n-type semiconductor layer and the p-type semiconductor layer are preferably nitride semiconductor layers, and the nitride semiconductor layers are each composed of a nitride semiconductor crystal having a wurtzite crystal structure. It is preferable.

また、上記基板は、窒化物半導体結晶であることが好ましく、該窒化物半導体結晶は、ウルツ鉱型結晶構造を有することが好ましく、さらにGaNであることが好ましい。   The substrate is preferably a nitride semiconductor crystal, and the nitride semiconductor crystal preferably has a wurtzite crystal structure, and is preferably GaN.

また、上記活性層は、圧縮歪みを受けたInGaNであることが好ましい。また、上記活性層は、その上面が(000−1)面であって、上記p型半導体層は、上記活性層の[000−1]方向に位置することが好ましい。また、上記活性層は、その上面が(000+1)面(本発明においては(0001)面をこのように(000+1)面とも記す)であって、上記p型半導体層は、上記活性層の[000−1]方向に位置することが好ましい。   The active layer is preferably InGaN that has undergone compressive strain. Moreover, it is preferable that the upper surface of the active layer is a (000-1) plane, and the p-type semiconductor layer is located in the [000-1] direction of the active layer. The upper surface of the active layer is a (000 + 1) plane (in the present invention, the (0001) plane is also referred to as the (000 + 1) plane in this invention), and the p-type semiconductor layer is the [ [000-1] direction.

また、上記n型半導体層と上記p型半導体層とは、それぞれ活性層と同じ結晶方位を有していることが好ましく、上記基板は、活性層と同じ結晶方位を有していることが好ましい。   The n-type semiconductor layer and the p-type semiconductor layer preferably have the same crystal orientation as the active layer, respectively, and the substrate preferably has the same crystal orientation as the active layer. .

本発明の上記半導体レーザ素子は、自励発振特性を備えることが好ましく、上記分割領域によって分離された少なくとも1領域の電極は、該電極の反対側の電極との間で短絡されることにより短絡領域を形成するとともに、該短絡された電極以外の少なくとも1領域の電極は、該電極の反対側の電極との間で短絡されていない非短絡領域を形成することが好ましい。   The semiconductor laser device of the present invention preferably has a self-excited oscillation characteristic, and at least one region electrode separated by the divided region is short-circuited with an electrode opposite to the electrode. It is preferable that at least one region electrode other than the short-circuited electrode forms a non-short-circuit region that is not short-circuited with an electrode on the opposite side of the electrode.

そして、本発明は、上記の半導体レーザ素子を光源として用いた光ディスク装置にも係わり、同じく上記の半導体レーザ素子を用いた画像表示装置にも係わる。   The present invention also relates to an optical disc apparatus using the semiconductor laser element as a light source, and also relates to an image display apparatus using the semiconductor laser element.

本発明の半導体レーザ素子は、上記のような構成を有することにより、可飽和吸収領域のキャリア寿命を短くし、以って良好な自励発振特性を得ること(すなわち容易に自励発振すること)ができるという優れた効果を有する。   Since the semiconductor laser device of the present invention has the above-described configuration, the carrier life of the saturable absorption region is shortened, thereby obtaining good self-oscillation characteristics (ie, easy self-oscillation). ).

本発明の半導体レーザ素子の一実施形態を示すリッジ構造中央部の模式的断面図である。It is a typical sectional view of a ridge structure central part showing one embodiment of a semiconductor laser device of the present invention. 本発明の半導体レーザ素子の一実施形態を示す端面に平行な模式的断面図である。It is a typical sectional view parallel to the end face showing one embodiment of a semiconductor laser device of the present invention. 本発明の半導体レーザ素子の一実施形態を示すp側電極側の模式的平面図である。It is a typical top view by the side of the p side which shows one Embodiment of the semiconductor laser element of this invention. 窒化物半導体の結晶構造を模式的に表わした結晶構造図である。2 is a crystal structure diagram schematically showing a crystal structure of a nitride semiconductor. FIG. ピエゾ電界の方向とpn接合による内部電界の方向との異同と、バンド構造との関係を示すバンド構造図である。It is a band structure figure which shows the difference between the direction of a piezoelectric field and the direction of the internal electric field by a pn junction, and the relationship with a band structure. 本発明の半導体レーザ素子の図2とは異なる実施形態を示す端面に平行な模式的断面図である。FIG. 3 is a schematic cross-sectional view parallel to an end face showing an embodiment different from FIG. 2 of the semiconductor laser device of the present invention. 図6の活性層周辺を拡大した拡大断面図である。It is the expanded sectional view which expanded the active layer periphery of FIG. 本発明の半導体レーザ素子のパッド電極パターンの一例を示した平面図である。It is the top view which showed an example of the pad electrode pattern of the semiconductor laser element of this invention. 実施例の半導体レーザ素子の活性層付近のバンド図である。It is a band figure of the active layer vicinity of the semiconductor laser element of an Example. 比較例の半導体レーザ素子の活性層付近のバンド図である。It is a band figure of the active layer vicinity of the semiconductor laser element of a comparative example. 本発明の半導体レーザ素子の図2および図6とは異なる実施形態を示す端面に平行な模式的断面図である。It is typical sectional drawing parallel to the end surface which shows embodiment different from FIG. 2 and FIG. 6 of the semiconductor laser element of this invention. 図9とは異なる実施例の半導体レーザ素子の活性層付近のバンド図である。FIG. 10 is a band diagram in the vicinity of an active layer of a semiconductor laser device of an embodiment different from FIG. 9. 本発明の半導体レーザ素子の図2、図6および図11とは異なる実施形態を示す端面に平行な模式的断面図である。FIG. 12 is a schematic cross-sectional view parallel to an end surface showing an embodiment different from those of FIGS. 2, 6 and 11 of the semiconductor laser device of the present invention. 図13の活性層周辺を拡大した拡大断面図である。It is the expanded sectional view which expanded the active layer periphery of FIG.

以下、本発明についてさらに詳細に説明する。なお、以下の実施の形態の説明では、図面を用いて説明しているが、本明細書の図面において同一の参照符号を付したものは、同一部分または相当部分を示している。なお、本発明において「上面」とは、基板においては半導体層が形成される側を示し、各半導体層においては基板から遠くなる側を示す。   Hereinafter, the present invention will be described in more detail. In the following description of the embodiments, the description is made with reference to the drawings. In the drawings of the present specification, the same reference numerals denote the same or corresponding parts. In the present invention, the “upper surface” indicates a side where a semiconductor layer is formed in the substrate, and indicates a side farther from the substrate in each semiconductor layer.

また、以下の実施の形態の説明では、基板として窒化物半導体結晶を用い、半導体層として窒化物半導体層を用いた窒化物半導体レーザ素子を中心として説明するが、本発明の半導体レーザ素子はこのような窒化物半導体レーザ素子のみに限られるものではない。   Further, in the following description of the embodiments, a description will be given focusing on a nitride semiconductor laser element using a nitride semiconductor crystal as a substrate and a nitride semiconductor layer as a semiconductor layer. It is not limited to such a nitride semiconductor laser element.

<半導体レーザ素子>
図1は、本発明の半導体レーザ素子として窒化物半導体レーザ素子100を例にとり、その一実施形態を模式的に示した断面図である。すなわち、図1は、窒化物半導体レーザ素子100のリッジ構造中央部の共振器の長手方向に平行な断面図である。これに対し、図2も、本発明の半導体レーザ素子である窒化物半導体レーザ素子の一実施形態を模式的に示した断面図であるが、窒化物半導体レーザ素子の端面に平行な断面図であって、図1の断面図とは直交する方向の断面図である。一方、図3は、本発明の半導体レーザ素子である窒化物半導体レーザ素子の一実施形態を示すp側電極側の模式的平面図である。すなわち、図3は窒化物半導体レーザ素子のp側電極側を上方とした場合の上面図である。
<Semiconductor laser element>
FIG. 1 is a cross-sectional view schematically showing an embodiment of a nitride semiconductor laser element 100 as an example of the semiconductor laser element of the present invention. That is, FIG. 1 is a cross-sectional view parallel to the longitudinal direction of the resonator at the center of the ridge structure of the nitride semiconductor laser device 100. On the other hand, FIG. 2 is also a cross-sectional view schematically showing an embodiment of a nitride semiconductor laser element which is a semiconductor laser element of the present invention, but is a cross-sectional view parallel to the end face of the nitride semiconductor laser element. FIG. 2 is a cross-sectional view in a direction orthogonal to the cross-sectional view of FIG. 1. On the other hand, FIG. 3 is a schematic plan view on the p-side electrode side showing an embodiment of a nitride semiconductor laser element which is a semiconductor laser element of the present invention. That is, FIG. 3 is a top view when the p-side electrode side of the nitride semiconductor laser element is directed upward.

図1〜図3に示されるような本発明の窒化物半導体レーザ素子100は、n型のGaN等からなる基板10上に、少なくともn型半導体層であるn型窒化物半導体層20と、活性層30と、p型半導体層であるp型窒化物半導体層40とがこの順に積層されている。しかし、積層の順序はこれのみに限られるものではなく、たとえば図11に示されるように、基板10上に、少なくともp型半導体層であるp型窒化物半導体層40と、活性層30と、n型半導体層であるn型窒化物半導体層20とがこの順に積層されている態様とすることもできる。このように、本発明においては、基板上に少なくともn型半導体層と活性層とp型半導体層とが積層されている限り、各半導体層の積層の順序は特に限定されない。   The nitride semiconductor laser device 100 of the present invention as shown in FIGS. 1 to 3 includes an n-type nitride semiconductor layer 20 which is at least an n-type semiconductor layer, and an active layer on a substrate 10 made of n-type GaN or the like. The layer 30 and the p-type nitride semiconductor layer 40 which is a p-type semiconductor layer are stacked in this order. However, the stacking order is not limited to this. For example, as shown in FIG. 11, on the substrate 10, at least a p-type nitride semiconductor layer 40 that is a p-type semiconductor layer, an active layer 30, The n-type nitride semiconductor layer 20 which is an n-type semiconductor layer may be stacked in this order. Thus, in the present invention, as long as at least the n-type semiconductor layer, the active layer, and the p-type semiconductor layer are stacked on the substrate, the order of stacking the semiconductor layers is not particularly limited.

本発明において、基板10は、窒化物半導体結晶であることが好ましく、ウルツ鉱型結晶構造を有していることがより好ましく、GaN(特にウルツ鉱型結晶構造を有するGaN)であることがさらに好ましい。これは、その上に形成する各半導体層の結晶性を良好なものにすることができるとともに、活性層に後述の第2内部電界を容易に発生させることができるからである。   In the present invention, the substrate 10 is preferably a nitride semiconductor crystal, more preferably a wurtzite crystal structure, and more preferably GaN (particularly GaN having a wurtzite crystal structure). preferable. This is because the crystallinity of each semiconductor layer formed thereon can be improved, and a second internal electric field described later can be easily generated in the active layer.

このような基板10は、その上面、すなわち半導体層が積層される側の面が(000−1)面であることが好ましい。活性層上面を結晶性を損なうことなく容易に(000−1)面とすることができ、これにより第2内部電界を後述する所期の方向に発生させることができるからである。   It is preferable that the upper surface of such a substrate 10, that is, the surface on which the semiconductor layer is laminated is a (000-1) plane. This is because the upper surface of the active layer can be easily set to the (000-1) plane without impairing the crystallinity, whereby the second internal electric field can be generated in the intended direction described later.

また、n型半導体層とp型半導体層とは、それぞれ窒化物半導体層であることが好ましく、その窒化物半導体はそれぞれウルツ鉱型結晶構造を有する窒化物半導体結晶により構成されることが好ましい。また、活性層は、ウルツ鉱型結晶構造を有する窒化物半導体結晶により構成されることが好ましい。より好ましくは、n型半導体層と活性層とp型半導体層とはいずれもウルツ鉱型結晶構造を有する窒化物半導体結晶により構成され、基板をGaNとした場合にはこのGaNと結晶方位を同一とすることが好ましく、いずれも上面が(000−1)面となっていることが好ましい。これにより各層の下面はそれぞれ(000+1)となっていることが好ましい。なお、図2の左側の表記は、これを模式的に表わしたものである。これらの結晶構造および結晶方位が好ましい理由は後述する。   The n-type semiconductor layer and the p-type semiconductor layer are each preferably a nitride semiconductor layer, and the nitride semiconductor is preferably composed of a nitride semiconductor crystal having a wurtzite crystal structure. The active layer is preferably composed of a nitride semiconductor crystal having a wurtzite crystal structure. More preferably, the n-type semiconductor layer, the active layer, and the p-type semiconductor layer are all composed of a nitride semiconductor crystal having a wurtzite crystal structure, and when the substrate is GaN, the crystal orientation is the same as that of GaN. In any case, the upper surface is preferably a (000-1) plane. Thus, the lower surface of each layer is preferably (000 + 1). Note that the notation on the left side of FIG. 2 schematically represents this. The reason why these crystal structures and crystal orientations are preferable will be described later.

図1および図2においては、基板10の裏面に、基板10に接触してn側電極80が形成されているが、このn側電極80はn型半導体層に接触させて形成することもできる。これに対し、p側電極70は、p型半導体層であるp型窒化物半導体層40に接触して形成されている。   In FIG. 1 and FIG. 2, an n-side electrode 80 is formed on the back surface of the substrate 10 in contact with the substrate 10, but the n-side electrode 80 can also be formed in contact with the n-type semiconductor layer. . On the other hand, the p-side electrode 70 is formed in contact with the p-type nitride semiconductor layer 40 which is a p-type semiconductor layer.

また、本発明の半導体レーザ素子は、半導体層(図2ではp型窒化物半導体層40)の一部が除去されたリッジストライプ型の構造(本発明では単に「リッジ構造」とも記す)を有することが好ましい。この場合、リッジストライプ部55以外の領域(すなわちリッジストライプ部55の側面部およびその側面部に続く平面部)には絶縁膜60が形成されていて、このリッジストライプ部55の表面部(上面部)のみに電流は注入されることになる。したがって、図2におけるこのリッジストライプ部55の表面部の幅とほぼ同等の幅を有し、活性層30を中心として長手方向に広がる領域が共振器90として作用する。本発明の半導体レーザ素子は、このような共振器90を備えるものであるが、図3の共振器90の表記は正確には共振器90の長手方向の位置を示したものである。   The semiconductor laser device of the present invention has a ridge stripe structure from which a part of the semiconductor layer (p-type nitride semiconductor layer 40 in FIG. 2) is removed (also simply referred to as “ridge structure” in the present invention). It is preferable. In this case, an insulating film 60 is formed in a region other than the ridge stripe portion 55 (that is, a side surface portion of the ridge stripe portion 55 and a planar portion following the side surface portion), and a surface portion (upper surface portion) of the ridge stripe portion 55 is formed. Only the current is injected. Therefore, a region having a width substantially equal to the width of the surface portion of the ridge stripe portion 55 in FIG. 2 and extending in the longitudinal direction around the active layer 30 acts as the resonator 90. The semiconductor laser device of the present invention includes such a resonator 90, but the notation of the resonator 90 in FIG. 3 accurately indicates the position of the resonator 90 in the longitudinal direction.

なお、本発明において、「窒化物半導体」とは、III−V族化合物半導体において、V族元素が窒素である場合の総称として用いるが、V族元素が窒素のみの場合に限られるものではなく、窒素の一部が他の元素に置換されていても窒化物半導体に含めるものとする。   In the present invention, the term “nitride semiconductor” is used as a general term for a group III-V compound semiconductor when the group V element is nitrogen, but is not limited to the case where the group V element is only nitrogen. Even if a part of nitrogen is substituted with another element, it is included in the nitride semiconductor.

<電極の分離>
本発明の半導体レーザ素子において、p側電極70およびn側電極80のうち少なくとも一方は、共振器90の長手方向に対して交差する分割領域95によって電気的に2領域以上に分離されていることを要する。具体的には、たとえば図1および図3に示したように、p側電極70(分割領域95によって分離される前の状態を仮定した場合の長手方向に連続して存在するp側電極)は、共振器90の長手方向に対して交差する分割領域95によってp側電極71とp側電極72とに分離される。このp側電極71とp側電極72とは、互いに電気的に分離されたものであり、便宜的にp側電極71側の領域を第1領域91と呼び、p側電極72側の領域を第2領域92と呼ぶものとする。なお、図1および図3では、p側電極70が2領域に分離される態様を示しているが、このような領域の分離は2領域以上に分離されていてもよい。また、n側電極80が分離されていてもよい。また、分割領域95には電極が形成されていないので、この分割領域95によって分離される各々の領域は電気的に分離されるものとなる。
<Separation of electrodes>
In the semiconductor laser device of the present invention, at least one of the p-side electrode 70 and the n-side electrode 80 is electrically separated into two or more regions by a divided region 95 that intersects the longitudinal direction of the resonator 90. Cost. Specifically, for example, as shown in FIGS. 1 and 3, the p-side electrode 70 (the p-side electrode continuously present in the longitudinal direction assuming the state before being separated by the divided region 95) is The p-side electrode 71 and the p-side electrode 72 are separated by a divided region 95 that intersects the longitudinal direction of the resonator 90. The p-side electrode 71 and the p-side electrode 72 are electrically separated from each other. For convenience, the region on the p-side electrode 71 side is called a first region 91, and the region on the p-side electrode 72 side is It shall be called the 2nd field 92. 1 and 3 show a mode in which the p-side electrode 70 is separated into two regions, the separation of such regions may be separated into two or more regions. Further, the n-side electrode 80 may be separated. In addition, since no electrode is formed in the divided region 95, each region separated by the divided region 95 is electrically separated.

そして、第1領域91に対して通常の半導体レーザ素子と同様に電流注入を行なうと、この領域がレーザ発振を生じさせる利得領域となる(なお、この場合、第1領域91が後述の非短絡領域である)。一方、第2領域92に対しては電流注入を行なわないこととすると、この第2領域92が可飽和吸収領域となる。この可飽和吸収領域とは、利得領域で発振されたレーザ光の一部を吸収し、その吸収量がこの領域におけるキャリア密度の増減に伴い変化する作用を有する領域となるため、このような可飽和吸収領域を有する本発明の半導体レーザ素子は自励発振特性を備えたものとなる。なお、このように2領域だけではなく3領域以上に電極が分離されている場合も、電流注入の有無や大小によって、利得領域または可飽和吸収領域として機能する領域がそれぞれ少なくとも1領域以上形成されることになる。   When current is injected into the first region 91 in the same manner as a normal semiconductor laser element, this region becomes a gain region that causes laser oscillation (in this case, the first region 91 is a non-short circuit described later). Area). On the other hand, if current injection is not performed on the second region 92, the second region 92 becomes a saturable absorption region. This saturable absorption region absorbs a part of the laser light oscillated in the gain region, and the amount of absorption is a region having an action that changes as the carrier density in this region increases and decreases. The semiconductor laser device of the present invention having a saturated absorption region has self-oscillation characteristics. Even when the electrodes are separated not only in two regions but also in three or more regions in this way, at least one region functioning as a gain region or a saturable absorption region is formed depending on the presence or absence of current injection and the size. Will be.

なお、p型窒化物半導体層40は、GaAs系の化合物半導体またはn型窒化物半導体層20などに比べて極めて電気抵抗が高いという特徴を有する。このため、p側電極70を分割領域95により分離する場合は、この分割領域95の幅(ここでいう「幅」とは共振器90の長手方向に平行な距離(長さ)をいう)を1〜10μm程度とするだけでも、電気的な分離が可能となる。分割領域95は、上述の通り電流注入が行なわれないので可飽和吸収領域として機能するが、電極がないためにキャリアの掃き出しを十分に行なうことができない。したがって、キャリア寿命が短くならず単なる吸収領域となる可能性があるので、自励発振特性の観点からはできるだけ分割領域の幅を小さくすることが好ましい。故に、p側電極70を電気的に分離する方が、n側電極80を電気的に分離するよりも分割領域の幅を小さくしても、電気的な分離を行なうことができるため好ましい。なお、分割領域の窒化物半導体層を除去することによっても電気的な分離は可能である。   Note that the p-type nitride semiconductor layer 40 has a feature that its electric resistance is extremely higher than that of the GaAs compound semiconductor or the n-type nitride semiconductor layer 20. For this reason, when the p-side electrode 70 is separated by the divided region 95, the width of the divided region 95 (here, “width” means a distance (length) parallel to the longitudinal direction of the resonator 90)). Even if the thickness is only about 1 to 10 μm, electrical separation is possible. The divided region 95 functions as a saturable absorption region because current injection is not performed as described above. However, since there is no electrode, carriers cannot be sufficiently swept out. Therefore, since the carrier lifetime is not shortened and it may be a simple absorption region, it is preferable to make the width of the divided region as small as possible from the viewpoint of self-excited oscillation characteristics. Therefore, it is preferable to electrically separate the p-side electrode 70 because the electrical separation can be performed even if the width of the divided region is made smaller than to electrically separate the n-side electrode 80. Note that electrical separation is also possible by removing the nitride semiconductor layer in the divided regions.

<短絡>
上記のように分割領域によって分離された少なくとも1領域の電極は、該電極の反対側の電極との間で短絡されることにより短絡領域を形成するとともに、該短絡された電極以外の少なくとも1領域の電極は、該電極の反対側の電極との間で短絡されていない非短絡領域を形成することが好ましい。これを、図1および図3を例にとり具体的に説明すると次のようになる。
<Short circuit>
The electrode in at least one region separated by the divided region as described above is short-circuited with the electrode on the opposite side of the electrode to form a short-circuit region, and at least one region other than the short-circuited electrode These electrodes preferably form a non-shorted region that is not short-circuited with the electrode on the opposite side of the electrode. This will be specifically described with reference to FIGS. 1 and 3 as an example.

すなわち、第1領域91に対して通常の半導体レーザ素子と同様に電流注入を行なうと、この領域がレーザ発振を生じさせる利得領域となる。この場合、第1領域91が上記でいう非短絡領域である。なぜなら、p側電極71と、n側電極80(p側電極71の反対側の電極に相当する)とが短絡されることなく電流が注入されるからである。   That is, when current injection is performed on the first region 91 in the same manner as a normal semiconductor laser element, this region becomes a gain region that causes laser oscillation. In this case, the first region 91 is a non-short-circuit region as described above. This is because the current is injected without short-circuiting the p-side electrode 71 and the n-side electrode 80 (corresponding to the electrode opposite to the p-side electrode 71).

これに対し、第2領域92は電流が注入されず可飽和吸収領域となるものであるが、この第2領域92において、さらにp側電極72と、n側電極80(p側電極72の反対側の電極に相当する)とを短絡させることにより上記でいう短絡領域とする。このように可飽和吸収領域を短絡領域とすることにより、活性層で発生するキャリアの掃き出しを促進させることができ、以ってキャリア寿命を短くすることができるため好ましい。   On the other hand, the second region 92 is a saturable absorption region where no current is injected. In the second region 92, the p-side electrode 72 and the n-side electrode 80 (opposite of the p-side electrode 72). A short-circuit region as described above. Thus, by setting the saturable absorption region as a short-circuit region, it is possible to promote the sweeping of carriers generated in the active layer, thereby shortening the carrier life, which is preferable.

なお、図1および図3においては、このようなp側電極とn側電極との短絡を具体的に表わしていないが、このような短絡の手段としては、たとえばワイヤボンディング、導電性膜の両電極への接触など、種々の手法を用いることができる。   In FIGS. 1 and 3, such a short circuit between the p-side electrode and the n-side electrode is not specifically shown. As a means for such a short circuit, for example, both wire bonding and conductive film are used. Various methods such as contact with electrodes can be used.

一方、上記のように両電極を電気的に短絡させるだけではなくバイアス電圧を印加させることでもキャリア寿命を制御することが可能となる。たとえば、キャリア寿命を短くするためには、pn接合に対して逆バイアス電圧を印加することが有効である。これは、逆バイアス電圧の印加により、内部電界が大きくなるとともに、さらに空乏層が拡がることで活性層へ掛かる電界が強まる結果、キャリアの掃き出しが促進されるからである。しかしながら、当該半導体レーザ素子の実用性を考慮すると、逆バイアス電圧を印加することなく、p側電極とn側電極との短絡のみで自励発振特性を得ることが望まれる。   On the other hand, the carrier lifetime can be controlled not only by electrically short-circuiting both electrodes as described above but also by applying a bias voltage. For example, in order to shorten the carrier lifetime, it is effective to apply a reverse bias voltage to the pn junction. This is because the application of the reverse bias voltage increases the internal electric field, and further expands the depletion layer to increase the electric field applied to the active layer, thereby facilitating the sweeping of carriers. However, considering the practicality of the semiconductor laser element, it is desirable to obtain self-excited oscillation characteristics only by short-circuiting the p-side electrode and the n-side electrode without applying a reverse bias voltage.

なお、本発明において、上記のようにp側電極とn側電極とを短絡せずとも、キャリア寿命が十分に短ければ、自励発振特性を得ること(自励発振させること)は可能である。   In the present invention, it is possible to obtain self-oscillation characteristics (self-oscillation) if the carrier life is sufficiently short without short-circuiting the p-side electrode and the n-side electrode as described above. .

<内部電界>
本発明の半導体レーザ素子の活性層は、その少なくとも一部において、n型半導体層とp型半導体層とのpn接合による第1内部電界の方向と同じ方向に、該第1内部電界とは異なる種の第2内部電界が発生していることを特徴とする。これにより、本発明の半導体レーザ素子は、好適な自励発振特性を備えたものとなる。以下において、本発明の半導体レーザ素子が、自励発振特性を容易に得ること(容易に自励発振すること)ができる原理について説明する。
<Internal electric field>
The active layer of the semiconductor laser device of the present invention is at least partially different from the first internal electric field in the same direction as the first internal electric field due to the pn junction between the n-type semiconductor layer and the p-type semiconductor layer. A second internal electric field of a kind is generated. As a result, the semiconductor laser device of the present invention has a suitable self-excited oscillation characteristic. Hereinafter, the principle that the semiconductor laser device of the present invention can easily obtain the self-excited oscillation characteristic (easily self-excited oscillation) will be described.

なお、以下では、半導体レーザ素子として窒化物半導体レーザ素子100を例にとり、かつ活性層30がウルツ鉱型結晶構造を有する窒化物半導体結晶により構成され、その上面が(000−1)面であり、n型半導体層であるn型窒化物半導体層20がこの活性層30の[000+1]方向に位置し、p型半導体層であるp型窒化物半導体層40がこの活性層30の[000−1]方向に位置する場合について説明する。   In the following description, the nitride semiconductor laser element 100 is taken as an example of the semiconductor laser element, the active layer 30 is composed of a nitride semiconductor crystal having a wurtzite crystal structure, and the upper surface thereof is a (000-1) plane. The n-type nitride semiconductor layer 20 which is an n-type semiconductor layer is positioned in the [000 + 1] direction of the active layer 30, and the p-type nitride semiconductor layer 40 which is a p-type semiconductor layer is [000− 1] The case where it is located in the direction will be described.

まず、ウルツ鉱型結晶構造を有する窒化物半導体結晶は、図4に示すような結合構造を有している。図中IIIは、III族元素を示し、たとえばAl、Ga、In等が該当する。また図中Nは、窒素原子を示す。また、図中央に位置するIII族元素から同じく図中央に位置するNに向かう向きが[000+1]方向、それと180°反対の向きが[000−1]方向と一般に定義されるため、本明細書でもこの定義に従う。   First, a nitride semiconductor crystal having a wurtzite crystal structure has a bond structure as shown in FIG. In the figure, III represents a group III element, for example, Al, Ga, In and the like. In the figure, N represents a nitrogen atom. In addition, since the direction from the group III element located in the center of the figure to the N located in the center of the figure is generally defined as the [000 + 1] direction, and the direction opposite to 180 ° is defined as the [000-1] direction, But follow this definition.

このような結晶構造では、歪みが生じていない場合は、電気双極子モーメントが互いに相殺されるため分極は現れない。しかし、圧力、張力などにより結晶格子に歪みが生じると、電気双極子モーメントが完全に相殺できなくなり、分極が現れる。そして、この分極により生じる電界を一般にピエゾ電界といい、上記の場合、このピエゾ電界は格子歪みに起因したものである。   In such a crystal structure, if no distortion occurs, the electric dipole moments cancel each other, so that no polarization appears. However, when the crystal lattice is distorted by pressure, tension, etc., the electric dipole moment cannot be completely canceled and polarization appears. An electric field generated by this polarization is generally called a piezoelectric field. In the above case, this piezoelectric field is caused by lattice distortion.

このピエゾ電界は、通常の電界と同様に方向を有しており、その方向は、格子歪みが引張応力により発生する歪み(引張歪み)であるか圧縮応力により発生する歪み(圧縮歪み)であるかに依存して変化する。上記のように活性層の上面が(000−1)面であり、その活性層の成長面内に圧縮歪みが掛かった場合にはピエゾ電界の方向は[000−1]の方向、すなわち結晶成長の方向と同じ方向に生じる。一方、その成長面内に引張歪みが掛かった場合には、ピエゾ電界の方向は上記とは逆の[000+1]方向、すなわち結晶成長の方向とは反対の方向に生じる。   This piezo electric field has a direction similar to a normal electric field, and the direction is strain generated by tensile stress (tensile strain) or strain generated by compressive stress (compressive strain). It depends on whether it changes. As described above, when the upper surface of the active layer is the (000-1) plane and the compressive strain is applied in the growth plane of the active layer, the direction of the piezoelectric field is the direction of [000-1], that is, crystal growth. Occurs in the same direction as On the other hand, when tensile strain is applied in the growth plane, the direction of the piezoelectric field is generated in the [000 + 1] direction opposite to the above, that is, the direction opposite to the direction of crystal growth.

一方、活性層は、その上下にp型半導体層とn型半導体層とが積層されることから、内部電界としては上記のピエゾ電界に加えて、p型半導体層とn型半導体層とのpn接合による内部電界も発生する。なお、本発明においては、便宜上、このpn接合による内部電界を第1内部電界といい、ピエゾ電界のようにこの第1内部電界とは異なる種の内部電界を第2内部電界という場合がある。このpn接合による内部電界、すなわち第1内部電界の方向はn型半導体からp型半導体へ向かう方向に生じる。   On the other hand, since the p-type semiconductor layer and the n-type semiconductor layer are stacked on the upper and lower sides of the active layer, the pn of the p-type semiconductor layer and the n-type semiconductor layer is used as the internal electric field in addition to the piezoelectric field described above. An internal electric field is also generated by the junction. In the present invention, for the sake of convenience, the internal electric field due to the pn junction is sometimes referred to as a first internal electric field, and an internal electric field different from the first internal electric field, such as a piezo electric field, is sometimes referred to as a second internal electric field. The direction of the internal electric field by the pn junction, that is, the first internal electric field is generated in the direction from the n-type semiconductor to the p-type semiconductor.

したがって、以上より明らかなように、pn接合による内部電界(第1内部電界)およびピエゾ電界(第2内部電界)の方向は、活性層の上面が(000+1)面または(000−1)面のどちらであるか、また活性層の結晶成長時に加わる歪みが圧縮歪みであるか引張歪みであるか、さらに活性層の上面側がp型半導体層であるかn型半導体層であるか、に依存して変化することになる。   Therefore, as is clear from the above, the direction of the internal electric field (first internal electric field) and the piezoelectric electric field (second internal electric field) due to the pn junction is such that the upper surface of the active layer is the (000 + 1) plane or the (000-1) plane. Depending on whether the strain applied during crystal growth of the active layer is a compressive strain or a tensile strain, and whether the upper surface side of the active layer is a p-type semiconductor layer or an n-type semiconductor layer. Will change.

このため、基板をGaNで構成し、活性層をInGaNで構成する場合、InGaNはGaNよりも格子定数が大きいため、活性層の結晶成長面内に圧縮歪みが加わっており(すなわち活性層は圧縮歪みを受けたInGaNで構成されることになる)、活性層の上面を(000−1)面とすれば、ピエゾ電界は結晶成長方向と同じ方向である[000−1]方向に生じる。pn接合による内部電界はn型半導体層からp型半導体層へ向かう方向であるので、活性層の上面側の[000−1]方向にp型半導体層を配置し、その反対側である[000+1]方向にn型半導体層を配置すれば、pn接合による内部電界は活性層の[000−1]方向に生じ、ピエゾ電界の方向とpn接合による内部電界の方向とは同じ方向に生じることになる。すなわち、第1内部電界の方向と第2内部電界の方向が同じ方向となる。   Therefore, when the substrate is made of GaN and the active layer is made of InGaN, since InGaN has a larger lattice constant than GaN, compressive strain is applied in the crystal growth plane of the active layer (that is, the active layer is compressed). If the upper surface of the active layer is the (000-1) plane, the piezoelectric field is generated in the [000-1] direction, which is the same direction as the crystal growth direction. Since the internal electric field due to the pn junction is in the direction from the n-type semiconductor layer to the p-type semiconductor layer, the p-type semiconductor layer is arranged in the [000-1] direction on the upper surface side of the active layer, and [000 + 1] on the opposite side. If the n-type semiconductor layer is arranged in the direction, the internal electric field due to the pn junction is generated in the [000-1] direction of the active layer, and the direction of the piezoelectric electric field and the direction of the internal electric field due to the pn junction are generated in the same direction. Become. That is, the direction of the first internal electric field and the direction of the second internal electric field are the same direction.

なお、このように第1内部電界の方向と第2内部電界の方向が同じ方向となる限り、本発明の効果は得られるため、上記活性層の上面が(000+1)面となる場合には、活性層に対するp型半導体層とn型半導体層との積層順序を逆転させ、該p型半導体層を上記活性層の[000−1]方向に位置させることが好ましい。   In addition, as long as the direction of the first internal electric field and the direction of the second internal electric field are the same, the effect of the present invention can be obtained. Therefore, when the upper surface of the active layer is a (000 + 1) plane, It is preferable that the stacking order of the p-type semiconductor layer and the n-type semiconductor layer with respect to the active layer is reversed and the p-type semiconductor layer is positioned in the [000-1] direction of the active layer.

通常、活性層は周辺の層に比べてバンドギャップが小さく、バンドキャップが小さい材料は格子定数が大きい傾向にある。このため、活性層は、通常、結晶成長時に圧縮歪みを受ける。ウルツ鉱型結晶構造の窒化物半導体結晶では圧縮歪みを受けると、[000−1]方向にピエゾ電界が生じるので、活性層に生じるピエゾ電界の方向とpn接合による内部電界の方向とを同じ方向とするためには、活性層の[000−1]方向にp型半導体層を配置させ、その反対側である[000+1]方向にn型半導体層を配置させればよい。   Usually, the active layer has a smaller band gap than the surrounding layers, and a material having a smaller band cap tends to have a larger lattice constant. For this reason, the active layer is usually subjected to compressive strain during crystal growth. When a nitride semiconductor crystal having a wurtzite crystal structure is subjected to compressive strain, a piezoelectric field is generated in the [000-1] direction. Therefore, the direction of the piezoelectric field generated in the active layer and the direction of the internal electric field due to the pn junction are the same direction. In order to achieve this, a p-type semiconductor layer may be disposed in the [000-1] direction of the active layer, and an n-type semiconductor layer may be disposed in the [000 + 1] direction on the opposite side.

ここで、図5に、ピエゾ電界の方向とpn接合による内部電界の方向との異同と、バンド構造との関係を模式的に示す。図5中、(a)はピエゾ電界の方向とpn接合による内部電界の方向とが同じ方向である場合を示し、(b)はピエゾ電界の方向とpn接合による内部電界の方向とが反対方向に生じる場合を示し、(c)はピエゾ電界が発生せず、pn接合による内部電界のみが存在する場合を示す。   Here, FIG. 5 schematically shows the relationship between the difference between the direction of the piezo electric field and the direction of the internal electric field by the pn junction and the band structure. 5A shows a case where the direction of the piezo electric field is the same as the direction of the internal electric field due to the pn junction, and FIG. 5B shows the direction where the direction of the piezo electric field is opposite to the direction of the internal electric field due to the pn junction. (C) shows a case where no piezoelectric field is generated and only an internal electric field due to a pn junction exists.

ピエゾ電界の方向とpn接合による内部電界の方向とが反対方向に生じる場合は、ピエゾ電界が強く活性層に掛かると図5中(b)のような形のバンド構造となり、活性層内のキャリアは閉じ込められやすい状況となる。これは、本来なら、pn接合による内部電界によって電子はn型半導体層側へ、正孔はp型半導体層側へ輸送されてキャリア寿命が短くなるのに対して、pn接合の内部電界の方向とは反対の方向のピエゾ電界が活性層に掛かることにより、キャリア輸送が妨げられてキャリア寿命が短くならないという現象が示される。   When the direction of the piezo electric field and the direction of the internal electric field due to the pn junction occur in opposite directions, when the piezo electric field is strong and is applied to the active layer, the band structure as shown in FIG. Will be trapped easily. Originally, electrons are transported to the n-type semiconductor layer side and holes are transported to the p-type semiconductor layer side due to the internal electric field by the pn junction, so that the carrier lifetime is shortened, whereas the direction of the internal electric field of the pn junction is The phenomenon that the carrier life is not shortened due to the carrier transport being hindered by applying the piezoelectric field in the opposite direction to the active layer is shown.

これに対して、ピエゾ電界が存在しない場合は、図5中の(c)のようなバンド構造から分かるとおり、pn接合による内部電界の作用によって電子はn型半導体層側へ、正孔はp型半導体層側へ掃き出されやすい状況にある。   On the other hand, when there is no piezo electric field, as can be seen from the band structure as shown in FIG. 5C, electrons are moved to the n-type semiconductor layer side by the action of the internal electric field by the pn junction, and the holes are p It is easy to be swept out to the type semiconductor layer side.

一方、さらにピエゾ電界の方向とpn接合による内部電界の方向とが同じ方向に生じる場合(図5中の(a))は、pn接合による内部電界(第1内部電界)とピエゾ電界(第2内部電界)とによる両電界の作用により、電子はn型半導体層側へ輸送され、正孔はp型半導体層側へ輸送されるので、活性層からキャリアがより掃き出されやすい状態にあることが分かる。活性層内のキャリアが掃き出されやすいと、キャリア寿命が短くなる。   On the other hand, when the direction of the piezo electric field and the direction of the internal electric field by the pn junction occur in the same direction ((a) in FIG. 5), the internal electric field by the pn junction (first internal electric field) and the piezoelectric electric field (second electric field) Electrons are transported to the n-type semiconductor layer side and holes are transported to the p-type semiconductor layer side due to the action of both electric fields by the internal electric field), so that carriers are more likely to be swept out of the active layer. I understand. If the carriers in the active layer are easily swept out, the carrier lifetime is shortened.

したがって、本発明の半導体レーザ素子において、活性層は、n型半導体層とp型半導体層とのpn接合による第1内部電界の方向と同じ方向に、第1内部電界とは異なる種の第2内部電界(すなわち上記のようなピエゾ電界)が発生すれば、上記の第2領域92の可飽和吸収領域にて光吸収により活性層に生じたキャリアは、その寿命が短くなるため自励発振が起こりやすくなるのである。   Accordingly, in the semiconductor laser device of the present invention, the active layer has a second type different from the first internal electric field in the same direction as the direction of the first internal electric field by the pn junction between the n-type semiconductor layer and the p-type semiconductor layer. If an internal electric field (that is, a piezo electric field as described above) is generated, carriers generated in the active layer by light absorption in the saturable absorption region of the second region 92 have a short lifetime, and thus self-oscillation occurs. It is easy to happen.

なお、このような第2内部電界は、必ずしも活性層の全体において発生する必要はなく、その少なくとも一部において発生すれば上記のような効果を得ることができる。これは、自励発振特性に主に影響を与えるのは活性層の内のキャリアが集中して存在する領域であり、少なくともそのような領域に上記のような第2内部電界が発生していれば、本発明の効果が得られるためである。   Such a second internal electric field does not necessarily need to be generated in the entire active layer, and if it occurs in at least a part of the active layer, the above-described effects can be obtained. This mainly affects the self-excited oscillation characteristics in a region where carriers in the active layer are concentrated, and at least such a second internal electric field is generated in such a region. This is because the effects of the present invention can be obtained.

なお、図5は、活性層が空乏層内に完全に含まれる場合を想定している。活性層が空乏層内に含まれる割合が大きいほどキャリアの掃き出しは促進されて、自励発振は起こりやすくなる。   FIG. 5 assumes a case where the active layer is completely included in the depletion layer. The greater the proportion of the active layer contained in the depletion layer, the more the carrier sweeping is promoted and the self-excited oscillation is more likely to occur.

一方、活性層が1または複数の井戸層と1または複数の障壁層とを有する量子井戸構造または多重量子井戸構造を有する場合は、その井戸層においてn型半導体層とp型半導体層とのpn接合による第1内部電界の方向と同じ方向に、該第1内部電界とは異なる種の第2内部電界が発生していれば、本発明の効果は得られる。このように、井戸層において上記のような内部電界状態とすることによって本発明の効果が得られるのは、前述の通り自励発振特性に影響を主に与えるのは、キャリアが集中して存在する領域であり、量子井戸構造または多重量子井戸構造においては井戸層にキャリアが集中して存在しているためである。   On the other hand, when the active layer has a quantum well structure or a multiple quantum well structure having one or more well layers and one or more barrier layers, the pn of the n-type semiconductor layer and the p-type semiconductor layer in the well layer The effect of the present invention can be obtained if a second internal electric field of a kind different from the first internal electric field is generated in the same direction as the direction of the first internal electric field by the junction. As described above, the effect of the present invention can be obtained by setting the internal electric field state in the well layer as described above. As described above, the self-excited oscillation characteristics are mainly affected by the concentration of carriers. This is because carriers are concentrated in the well layer in the quantum well structure or the multiple quantum well structure.

一方、上記では第2内部電界として格子歪みに起因するピエゾ電界について説明したが、本発明のこのような効果は、pn接合による第1内部電界の方向と同じ方向に、該第1内部電界とは異なる種の第2内部電界が活性層の少なくとも一部に発生していれば得られるので、このような第2内部電界としては格子歪みに起因するピエゾ電界のみに限られず、他の種類の種々の内部電界が含まれる。   On the other hand, the piezoelectric electric field resulting from lattice distortion has been described above as the second internal electric field. However, the effect of the present invention is that the first internal electric field and the direction of the first internal electric field by the pn junction are the same as the first internal electric field. Is obtained as long as a different type of second internal electric field is generated in at least a part of the active layer. Therefore, the second internal electric field is not limited to the piezo electric field due to lattice distortion. Various internal electric fields are included.

たとえば、ウルツ鉱型結晶構造を有する窒化物半導体結晶では、歪みが加わっていない場合でも、結晶の非対称性から自発分極が生じる。このような自発分極により発生する内部電界も第2内部電界として挙げることができる。ただし、GaNとInNでは、自発分極の大きさはほぼ同じであるので、活性層がInGaNである場合には、自発分極は無視できる。   For example, in a nitride semiconductor crystal having a wurtzite crystal structure, spontaneous polarization occurs due to the asymmetry of the crystal even when no strain is applied. An internal electric field generated by such spontaneous polarization can also be cited as the second internal electric field. However, since the magnitude of spontaneous polarization is substantially the same between GaN and InN, spontaneous polarization can be ignored when the active layer is InGaN.

また、活性層が[000−1]方向と[000+1]方向の間の方向を上面としている場合にも、その結晶成長方向にピエゾ電界、つまりバンド構造に影響を与えるような第2内部電界が発生する。このピエゾ電界の方向は、結晶方位によって決まり、pn接合による内部電界の方向と同じ方向となるような結晶方位であれば、本発明の効果は得られる。   Even when the active layer has the upper surface in the direction between the [000-1] direction and the [000 + 1] direction, a piezoelectric field, that is, a second internal electric field that affects the band structure is generated in the crystal growth direction. appear. The direction of this piezo electric field is determined by the crystal orientation, and the effect of the present invention can be obtained if the orientation is the same as the direction of the internal electric field by the pn junction.

また、ピエゾ電界は、活性層が上記のようなウルツ鉱型結晶構造である場合のみに限られることなく発生する。たとえば、活性層が閃亜鉛鉱型結晶構造を有する窒化物半導体結晶で構成される場合やGaAs系半導体で構成される場合であっても、その成長方向が<111>方向であって格子歪みを受けている様な場合には、その成長方向にピエゾ電界は発生する。このため、そのピエゾ電界の方向がpn接合による内部電界と同じ方向であれば、本発明の効果は得られる。   The piezoelectric field is generated without being limited only when the active layer has the wurtzite crystal structure as described above. For example, even when the active layer is composed of a nitride semiconductor crystal having a zinc blende type crystal structure or a GaAs semiconductor, the growth direction is the <111> direction and the lattice strain is reduced. In such a case, a piezo electric field is generated in the growth direction. For this reason, the effect of the present invention can be obtained if the direction of the piezoelectric field is the same as the direction of the internal electric field by the pn junction.

さらに、活性層が上記したような内部電界状態である限り、本発明の効果は得られるので、p型半導体層の構造および組成、ならびにn型半導体層の構造および組成は特に限定されない。したがって、p型半導体層およびn型半導体層の結晶方位は活性層と同じ結晶方位でなくてもよく、たとえば、上面が(000+1)面であっても良い。   Furthermore, as long as the active layer is in the internal electric field state as described above, the effects of the present invention can be obtained, and the structure and composition of the p-type semiconductor layer and the structure and composition of the n-type semiconductor layer are not particularly limited. Therefore, the crystal orientation of the p-type semiconductor layer and the n-type semiconductor layer may not be the same crystal orientation as that of the active layer. For example, the upper surface may be a (000 + 1) plane.

また、p型半導体層およびn型半導体層は、ウルツ鉱型結晶構造を有する窒化物半導体結晶により構成されていなくてもよく、たとえば、閃亜鉛鉱型の結晶構造を有した窒化物半導体、ウルツ鉱型の結晶構造を有した酸化物半導体などを用いることもできる。したがって、本発明の半導体レーザ素子は、窒化物半導体レーザ素子(半導体層が窒化物半導体層で構成されるレーザ素子)に限定されるものではない。   In addition, the p-type semiconductor layer and the n-type semiconductor layer may not be formed of a nitride semiconductor crystal having a wurtzite crystal structure, for example, a nitride semiconductor having a zincblende crystal structure, wurtzite An oxide semiconductor having an ore-type crystal structure can also be used. Therefore, the semiconductor laser device of the present invention is not limited to a nitride semiconductor laser device (a laser device in which the semiconductor layer is formed of a nitride semiconductor layer).

ただし、n型半導体層、活性層、およびp型半導体層は、同じ結晶構造で同じ結晶方位を有した同系統材料で構成することが好ましい。これにより、最も高品質な結晶を容易に作製することができるからである。このため、本発明の活性層が、その上面が(000−1)面であるウルツ鉱型結晶構造を有する窒化物半導体結晶で構成される場合は、n型半導体層およびp型半導体層も同じく上面が(000−1)面であるウルツ鉱型結晶構造を有する窒化物半導体結晶で構成されることが好ましい。なお、本発明において、同じ結晶方位を有するとは、各層(基板を含む)を構成する結晶の各上面における結晶方位が同じである場合にそれらの結晶方位が同じであると表現するものとする。   However, the n-type semiconductor layer, the active layer, and the p-type semiconductor layer are preferably made of the same material having the same crystal structure and the same crystal orientation. This is because the highest quality crystal can be easily produced. Therefore, when the active layer of the present invention is composed of a nitride semiconductor crystal having a wurtzite crystal structure whose upper surface is a (000-1) plane, the n-type semiconductor layer and the p-type semiconductor layer are also the same. It is preferable that the upper surface is made of a nitride semiconductor crystal having a wurtzite crystal structure having a (000-1) plane. In the present invention, having the same crystal orientation means that the crystal orientations are the same when the crystal orientations on the upper surfaces of the crystals constituting each layer (including the substrate) are the same. .

また、活性層が上記のような内部電界状態である限り本発明の効果は得られるので、基板に関しても特に限定されることはない。たとえば、基板をサファイアとし、そのサファイアの(0001)面上に上面が(000−1)面であるウルツ鉱型結晶構造を有する窒化物半導体層を形成することができる。ただし、基板も、その上に積層される半導体層と同じ結晶構造で同じ結晶方位を有した同系統材料で構成することが好ましい。これにより、最も高品質な半導体層を容易に作製できるからである。そして特に、基板と活性層との結晶方位を同じ結晶方位とすることが好ましい。これにより、最も高品質な活性層を容易に作製できるためである。   Moreover, since the effect of the present invention can be obtained as long as the active layer is in the internal electric field state as described above, the substrate is not particularly limited. For example, a nitride semiconductor layer having a wurtzite crystal structure having a (000-1) plane on the sapphire (0001) plane can be formed on the sapphire (0001) plane. However, the substrate is also preferably made of the same material having the same crystal structure and the same crystal orientation as the semiconductor layer stacked thereon. This is because the highest quality semiconductor layer can be easily manufactured. In particular, the crystal orientation of the substrate and the active layer is preferably the same crystal orientation. This is because the highest quality active layer can be easily produced.

つまり、活性層が上面を(000−1)面とするウルツ鉱型結晶構造を有する窒化物半導体結晶で構成される場合は、上面が(000−1)面である窒化物半導体基板を用いることが好ましく、特に比較的安価に入手できるGaN基板を用いることが特に好ましい。   That is, when the active layer is formed of a nitride semiconductor crystal having a wurtzite crystal structure with the upper surface being a (000-1) plane, a nitride semiconductor substrate having an upper surface having a (000-1) plane is used. It is particularly preferable to use a GaN substrate that is available at a relatively low cost.

<半導体レーザ素子の具体的構造>
本発明の半導体レーザ素子は、図1〜図3に示すように、基板10上に、半導体層としてたとえば複数の窒化物半導体層が形成される。すなわち、この半導体層としては、少なくとも、n型半導体層であるn型窒化物半導体層20、窒化物半導体結晶等からなる活性層30、およびp型半導体層であるp型窒化物半導体層40が含まれる。これらは、基板10側から、n型半導体層、活性層30およびp型半導体層の順に積層された構造を有している。
<Specific structure of semiconductor laser element>
In the semiconductor laser device of the present invention, for example, a plurality of nitride semiconductor layers are formed as semiconductor layers on a substrate 10 as shown in FIGS. That is, the semiconductor layer includes at least an n-type nitride semiconductor layer 20 which is an n-type semiconductor layer, an active layer 30 made of a nitride semiconductor crystal, and a p-type nitride semiconductor layer 40 which is a p-type semiconductor layer. included. These have a structure in which an n-type semiconductor layer, an active layer 30 and a p-type semiconductor layer are stacked in this order from the substrate 10 side.

また、半導体層(好ましくはp型窒化物半導体層40)は、一部が除去されていて、ストライプ状(細長状)のリッジストライプ部55が設けられている。   Further, a part of the semiconductor layer (preferably p-type nitride semiconductor layer 40) is removed, and a striped (elongated) ridge stripe portion 55 is provided.

このような本発明の半導体レーザ素子は、以上の半導体層を基板上に含む限り、他の任意の層を含むことができる。以下、各構成についてさらに詳述する。   Such a semiconductor laser device of the present invention can include any other layer as long as the above semiconductor layer is included on the substrate. Hereinafter, each configuration will be further described in detail.

<基板>
基板10は、前述の通り特に限定されるものではないが、窒化物半導体結晶で構成されることが好ましく、その窒化物半導体結晶はウルツ鉱型結晶構造を有することが好ましく、GaNであることが好ましい。より好ましくは、基板10は、ウルツ鉱型の結晶構造を有していて、上面が(000−1)面であるGaNで構成されることが好適である。
<Board>
The substrate 10 is not particularly limited as described above, but is preferably composed of a nitride semiconductor crystal, and the nitride semiconductor crystal preferably has a wurtzite crystal structure and is preferably GaN. preferable. More preferably, the substrate 10 has a wurtzite crystal structure, and is preferably composed of GaN whose upper surface is a (000-1) plane.

このような基板10としては、上記以外にも、たとえば結晶構造としてはウルツ鉱型や閃亜鉛型などが挙げられ、材料はサファイア、SiC、GaAs、Si、AlN、AlGaN、InGaNなどが挙げられる。   In addition to the above, examples of such a substrate 10 include a wurtzite type and a zincblende type as the crystal structure, and examples of the material include sapphire, SiC, GaAs, Si, AlN, AlGaN, and InGaN.

なお、前述の通り、活性層30としてpn接合による内部電界の方向と同じ方向のピエゾ電界を生じさせることが最も容易であることから、このような基板10としては上面が(000−1)面であるウルツ鉱型の結晶構造を有するGaNが最も好ましい。   As described above, since it is easiest to generate a piezo electric field in the same direction as the internal electric field due to the pn junction as the active layer 30, the upper surface of such a substrate 10 is the (000-1) plane. GaN having a wurtzite crystal structure is most preferred.

<n型半導体層>
n型半導体層としては、n型窒化物半導体層であることが好ましい。このようなn型窒化物半導体層20は、たとえば、n型バッファ層、n型コンタクト層、n型クラッド層、n型ガイド層などからなる。n型バッファ層とn型コンタクト層とは省略可能である。基板10としてGaN基板を用いた場合には、基板10上に直接、n型クラッド層を形成することもできる。この他にも、ホールブロック層を設けたり、導電性がn型でない層を一部に設けたり、特に限定なく種々の構造を用いることができる。また、n型窒化物半導体層20には、n型不純物として、Si、OなどのIV族元素またはVI族元素などのいずれか1つ以上が含まれる。中でも、Siが好ましい。不純物濃度は、5×1016cm-3〜1×1021cm-3程度の範囲とすることができる。好ましくは、1×1017cm-3〜5×1018cm-3程度である。
<N-type semiconductor layer>
The n-type semiconductor layer is preferably an n-type nitride semiconductor layer. Such an n-type nitride semiconductor layer 20 includes, for example, an n-type buffer layer, an n-type contact layer, an n-type cladding layer, an n-type guide layer, and the like. The n-type buffer layer and the n-type contact layer can be omitted. When a GaN substrate is used as the substrate 10, an n-type cladding layer can be formed directly on the substrate 10. In addition to this, various structures can be used without particular limitation, such as providing a hole block layer or providing a layer having a non-n-type conductivity. In addition, the n-type nitride semiconductor layer 20 includes any one or more of group IV elements such as Si and O or group VI elements as n-type impurities. Of these, Si is preferable. The impurity concentration can be in the range of about 5 × 10 16 cm −3 to 1 × 10 21 cm −3 . Preferably, it is about 1 × 10 17 cm −3 to 5 × 10 18 cm −3 .

そして、n型半導体層であるこのようなn型窒化物半導体層は、ウルツ鉱型結晶構造を有する窒化物半導体結晶により構成されることが好ましい。前述の通り、基板や活性層と同じ結晶構造で同じ結晶方位であることが好ましいからである。したがって、n型半導体層としては、特に上面が(000−1)面であるウルツ鉱型の結晶構造を有した窒化物半導体結晶により構成される窒化物半導体層が最も好適である。   Such an n-type nitride semiconductor layer which is an n-type semiconductor layer is preferably composed of a nitride semiconductor crystal having a wurtzite crystal structure. This is because, as described above, the same crystal structure and the same crystal orientation as those of the substrate and the active layer are preferable. Accordingly, the n-type semiconductor layer is most preferably a nitride semiconductor layer composed of a nitride semiconductor crystal having a wurtzite crystal structure whose upper surface is a (000-1) plane.

<p型半導体層>
p型半導体層としては、p型窒化物半導体層であることが好ましい。このようなp型窒化物半導体層40は、たとえばp型キャリアブロック層、p型クラッド層、p型ガイド層、p型コンタクト層などからなる。p型ガイド層とp型コンタクト層とは省略可能である。この他にも、活性層30とp型キャリアブロック層との間に中間層を設けたり、導電性がp型でない層を一部に設けたり、特に限定なく種々の構造を用いることができる。
<P-type semiconductor layer>
The p-type semiconductor layer is preferably a p-type nitride semiconductor layer. Such a p-type nitride semiconductor layer 40 includes, for example, a p-type carrier block layer, a p-type cladding layer, a p-type guide layer, a p-type contact layer, and the like. The p-type guide layer and the p-type contact layer can be omitted. In addition, various structures can be used without particular limitation, such as providing an intermediate layer between the active layer 30 and the p-type carrier block layer, or providing a part of the layer that is not p-type in conductivity.

また、p型窒化物半導体層40は、p型不純物として、Mg、Be、Zn、Cなどの元素をいずれか1つ以上含む。中でも、MgまたはCが好ましい。不純物濃度は、5×1016cm-3〜1×1021cm-3程度の範囲とすることができる。好ましくは、5×1018cm-3〜2×1020cm-3程度である。 The p-type nitride semiconductor layer 40 includes any one or more elements such as Mg, Be, Zn, and C as p-type impurities. Among these, Mg or C is preferable. The impurity concentration can be in the range of about 5 × 10 16 cm −3 to 1 × 10 21 cm −3 . Preferably, it is about 5 × 10 18 cm −3 to 2 × 10 20 cm −3 .

そして、p型半導体層であるこのようなp型窒化物半導体層は、ウルツ鉱型結晶構造を有する窒化物半導体結晶により構成されることが好ましい。前述の通り、基板や活性層と同じ結晶構造で同じ結晶方位であることが好ましいからである。したがって、p型半導体層としては、特に上面が(000−1)面であるウルツ鉱型の結晶構造を有した窒化物半導体結晶により構成される窒化物半導体層が最も好適である。   Such a p-type nitride semiconductor layer that is a p-type semiconductor layer is preferably composed of a nitride semiconductor crystal having a wurtzite crystal structure. This is because, as described above, the same crystal structure and the same crystal orientation as those of the substrate and the active layer are preferable. Therefore, the p-type semiconductor layer is most preferably a nitride semiconductor layer composed of a nitride semiconductor crystal having a wurtzite crystal structure whose upper surface is a (000-1) plane.

<活性層>
活性層30は、上述のように、n型半導体層とp型半導体層との間に設けられている。このような活性層30は、井戸層と障壁層とを有する量子井戸構造を有していることが好ましい。また、量子井戸構造としては、複数の井戸層と複数の障壁層とを有する多重量子井戸(MQW)構造とすることもできる。
<Active layer>
As described above, the active layer 30 is provided between the n-type semiconductor layer and the p-type semiconductor layer. Such an active layer 30 preferably has a quantum well structure having a well layer and a barrier layer. The quantum well structure may be a multiple quantum well (MQW) structure having a plurality of well layers and a plurality of barrier layers.

活性層の導電型は、特に限定されることはなく、不純物ドーピングを行なわなくてもよいし、p型不純物および/またはn型不純物を5×1016cm-3〜1×1021cm-3程度の範囲でドーピングしてもよい。 The conductivity type of the active layer is not particularly limited, and impurity doping may not be performed. A p-type impurity and / or an n-type impurity may be 5 × 10 16 cm −3 to 1 × 10 21 cm −3. You may dope in the range of about.

このような活性層は、前述の通り、第2内部電界の発生を考慮すると、ウルツ鉱型結晶構造を有する窒化物半導体結晶により構成されることが好ましく、圧縮歪みを受けたInGaNで構成することが特に好ましい。   As described above, such an active layer is preferably composed of a nitride semiconductor crystal having a wurtzite crystal structure in consideration of generation of the second internal electric field, and is composed of InGaN subjected to compressive strain. Is particularly preferred.

<窒化物半導体結晶の組成など>
n型半導体層、活性層およびp型半導体層をそれぞれ構成する窒化物半導体結晶としては、上記に特に例示したものの他、たとえば、GaN、AlGaN、InGaN、AlN、InN、AlInGaNなどを挙げることができる。さらに、このような窒化物半導体結晶としては、III族元素としてB(ホウ素)が一部に置換されたものを用いてもよいし、V族元素としてのN(窒素)の一部をP(リン)、As(砒素)で置換されたものを用いてもよい。どのような材料、組成、層厚のものを用いるかは、レーザの波長帯、光閉じ込め、作製上の都合等を鑑みて適宜選択することができる。
<Nitride semiconductor crystal composition, etc.>
Examples of the nitride semiconductor crystal constituting the n-type semiconductor layer, the active layer, and the p-type semiconductor layer can include GaN, AlGaN, InGaN, AlN, InN, AlInGaN, etc., in addition to those specifically exemplified above. . Furthermore, as such a nitride semiconductor crystal, one in which B (boron) is partially substituted as a group III element may be used, or a part of N (nitrogen) as a group V element may be P ( Phosphorus) or As (arsenic) may be used. The material, composition, and layer thickness to be used can be appropriately selected in consideration of the laser wavelength band, optical confinement, manufacturing convenience, and the like.

いずれの層も、MOCVD(Metal Organic Chemical Vapor Deposition;有機金属化学気相デポジション)法、MBE(Molecular Beam Epitaxy;分子線エピタキシャル)法およびスパッタ法などの気相成長法、超臨界流体中で結晶育成させる水熱合成法またはフラックス法などの液相成長法などを用いて作製することができ、これらの各成長法をそれぞれ単独であるいは2つ以上の成長法を適宜組み合わせるなど、特に限定なく種々の成長法を用いることができる。なお、基板にサファイアを用いる場合には、成長面の制御性に優れているので、MBE法を用いることが好ましい。   All layers are vapor-phase growth methods such as MOCVD (Metal Organic Chemical Vapor Deposition), MBE (Molecular Beam Epitaxy) and sputtering, and crystals in supercritical fluids. It can be produced using a hydrothermal synthesis method or a liquid phase growth method such as a flux method, etc., and each of these growth methods can be used alone or in combination with two or more growth methods as appropriate. The growth method can be used. When sapphire is used for the substrate, it is preferable to use the MBE method because it has excellent controllability of the growth surface.

また、n型半導体層とp型半導体層は、上記の窒化物半導体結晶に変えてZnOまたはGaAs系等の材料により構成することもできる。   Further, the n-type semiconductor layer and the p-type semiconductor layer can be made of a material such as ZnO or GaAs instead of the nitride semiconductor crystal.

<リッジ構造>
本発明の半導体レーザ素子では、好適な実施形態としてp型半導体層またはn型半導体層の少なくとも一部に、上記したストライプ状(細長状)のリッジストライプ部55が設けられていることが好ましい。このリッジストライプ部55は、電流狭窄機能と、ストライプ内外で屈折率差をつけて横方向の光閉じ込めを行なう導波路機能とを有する。
<Ridge structure>
In the semiconductor laser device of the present invention, as a preferred embodiment, the stripe-shaped (elongated) ridge stripe portion 55 is preferably provided on at least a part of the p-type semiconductor layer or the n-type semiconductor layer. The ridge stripe portion 55 has a current confinement function and a waveguide function that performs optical confinement in the lateral direction with a refractive index difference inside and outside the stripe.

リッジストライプ部55の幅(端面に平行な断面における横方向の長さ)は、1.0μm〜20.0μm程度である。光ディスクシステムの光源用途などでレーザ光をシングルモードにする必要がある場合には、リッジストライプ部55の幅は、1.0μm〜3.0μm程度であるのが好ましい。ディスプレイ用途などでマルチモードでもよい場合には、最大光出力を高めるために、リッジストライプ部55の幅は、2.0μm〜20.0μm程度となる。なお、リッジストライプ部55の断面形状(端面に平行な断面形状)が台形である場合は、リッジストライプ部55の幅とは上底の長さをいうものとする。   The width of the ridge stripe portion 55 (the length in the horizontal direction in the cross section parallel to the end face) is about 1.0 μm to 20.0 μm. When it is necessary to set the laser light to a single mode for use as a light source in an optical disc system, the width of the ridge stripe portion 55 is preferably about 1.0 μm to 3.0 μm. When a multimode may be used for a display application or the like, the width of the ridge stripe portion 55 is about 2.0 μm to 20.0 μm in order to increase the maximum light output. When the cross-sectional shape of the ridge stripe portion 55 (the cross-sectional shape parallel to the end face) is a trapezoid, the width of the ridge stripe portion 55 is the length of the upper base.

また、リッジストライプ部55の高さ(端面に平行な断面における縦方向の長さ)は、0.1μm〜2.0μm程度である。リッジストライプ部55の幅および高さは、横方向の光閉じ込めに大きく影響を及ぼすため、その点を考慮して設定することが好ましい。   The height of the ridge stripe portion 55 (the length in the longitudinal direction in the cross section parallel to the end face) is about 0.1 μm to 2.0 μm. Since the width and height of the ridge stripe portion 55 greatly affect the optical confinement in the lateral direction, it is preferable to set in consideration of this point.

<共振器および端面>
本発明の半導体レーザ素子は、図1に示すように、端面110と端面120とを共振器端面とする共振器を有している。このような端面110および端面120は、基板10の成長主面に対して垂直な面であることが好ましい。また、基板10がGaNで構成される場合であってその成長主面が{0001}面となる場合、端面110および端面120は、それぞれ{1−100}面または{11−20}面とすることができる。
<Resonator and end face>
As shown in FIG. 1, the semiconductor laser device of the present invention has a resonator having an end surface 110 and an end surface 120 as resonator end surfaces. Such end surface 110 and end surface 120 are preferably surfaces perpendicular to the growth main surface of the substrate 10. Further, when the substrate 10 is made of GaN and the main growth surface is a {0001} plane, the end face 110 and the end face 120 are a {1-100} plane or a {11-20} plane, respectively. be able to.

また、端面110および端面120を劈開により形成する場合は、劈開面の平坦性を考慮して{1−100}面とすることが特に好ましい。また、このような端面を形成する方法としては、劈開以外にもドライエッチングを用いてエッチドミラーの端面とする方法などを挙げることができる。   In addition, when the end face 110 and the end face 120 are formed by cleavage, it is particularly preferable to use a {1-100} plane in consideration of the flatness of the cleavage plane. Moreover, as a method for forming such an end face, there can be mentioned a method for forming an end face of an etched mirror using dry etching in addition to cleavage.

<絶縁膜>
p型半導体層の上面(すなわちp側電極側)には、絶縁膜60が形成されていることが好ましい。この絶縁膜60は、リッジストライプ部55の上面部分(すなわちp側電極と接する部分)の少なくとも一部においてp型半導体層を露出させるようにして形成する必要がある。
<Insulating film>
An insulating film 60 is preferably formed on the upper surface of the p-type semiconductor layer (that is, the p-side electrode side). The insulating film 60 needs to be formed so as to expose the p-type semiconductor layer in at least a part of the upper surface portion of the ridge stripe portion 55 (that is, the portion in contact with the p-side electrode).

また、絶縁膜60は、Si、Ti、Ta、Al、Zr、Nb、Hf、Znなどの酸化物、窒化物、酸窒化物などから構成することができる。このような絶縁膜60は、単層で形成してもよいし、2層以上の積層構造としてもよい。また、上記構成材料は、単結晶、多結晶、アモルファスまたはこれらの混在状態といった種々の形態で用いることができる。中でも、生産の容易さ、密着性、熱安定性を考慮すると、絶縁膜60は、Siの酸化物、Zrの酸化物、Alの窒化物、Siの窒化物、Siの酸化物とTiの酸化物との積層構造などにより構成することが好ましい。絶縁膜60の厚みは、50Å〜5000Å程度である。   The insulating film 60 can be composed of oxides such as Si, Ti, Ta, Al, Zr, Nb, Hf, and Zn, nitrides, oxynitrides, and the like. Such an insulating film 60 may be formed as a single layer or may have a laminated structure of two or more layers. The constituent materials can be used in various forms such as single crystal, polycrystal, amorphous, or a mixed state thereof. In particular, considering the ease of production, adhesion, and thermal stability, the insulating film 60 is composed of Si oxide, Zr oxide, Al nitride, Si nitride, Si oxide and Ti oxidation. It is preferable to constitute a laminated structure with an object. The thickness of the insulating film 60 is about 50 to 5000 mm.

<p側電極およびその分離>
上記絶縁膜60の上面(基板から遠くなる側)には、p側電極70が形成される。このp側電極70は、リッジストライプ部55の上面部分でp型半導体層に接触する。換言すれば、このp側電極70は、リッジストライプ部55の上面部分を除き、p型半導体層とは絶縁膜60を挟むことにより絶縁されていることが好ましい。
<P-side electrode and its separation>
A p-side electrode 70 is formed on the upper surface (the side far from the substrate) of the insulating film 60. The p-side electrode 70 is in contact with the p-type semiconductor layer at the upper surface portion of the ridge stripe portion 55. In other words, the p-side electrode 70 is preferably insulated from the p-type semiconductor layer by sandwiching the insulating film 60 except for the upper surface portion of the ridge stripe portion 55.

このようなp側電極70は、前述の通り、図1および図3に示されるように共振器の長手方向に対して交差する分割領域95によって電気的に2領域以上に分離されている。このような構造とすることにより、各領域(図1の場合は第1領域91と第2領域92が相当する)を独立して電気的に駆動することができる。   As described above, the p-side electrode 70 is electrically separated into two or more regions by the divided region 95 intersecting with the longitudinal direction of the resonator as shown in FIGS. With such a structure, each region (in the case of FIG. 1, the first region 91 and the second region 92 correspond) can be electrically driven independently.

図1に示した実施形態においては、p側電極71が形成された第1領域91とp側電極72が形成された第2領域92の2領域に分離されており、長手方向の長さが第2領域92の方が短くなっている。この場合、第1領域91のみに電流注入を行なうことで第1領域91が利得領域となり、第2領域92には電流を注入せず可飽和吸収領域とすることができる。しかし、これは一例であって、共振器90の長手方向の長さ(「共振器長」ともいう)に対して各領域の長さ(すなわち分離された各電極の長さ)をどのように割り当てるかは、所望される種々の特性を考慮して適宜設計することができる。   In the embodiment shown in FIG. 1, the first region 91 where the p-side electrode 71 is formed and the second region 92 where the p-side electrode 72 is formed are separated into two regions, and the length in the longitudinal direction is The second region 92 is shorter. In this case, by injecting current only into the first region 91, the first region 91 can be a gain region, and no current can be injected into the second region 92 to be a saturable absorption region. However, this is an example, and how the length of each region (that is, the length of each separated electrode) is determined with respect to the length of the resonator 90 in the longitudinal direction (also referred to as “resonator length”). The allocation can be appropriately designed in consideration of various desired characteristics.

たとえば、第2領域92を長くするほど共振器内のトータルでの光吸収量が増大し、閾値電流やスロープ効率が悪化し、閾値電流近傍での光出力の急激な立ち上がりが発生する光出力範囲が大きくなるなどのデメリットがある一方で、自励発振特性を示しやすくなる(すなわち自励発振しやすくなる)というメリットがある。この場合に限らず、閾値電流やスロープ効率などのレーザの基本特性と自励発振の起こりやすさは常にトレードオフの関係にある。この関係を打ち破るためには、可飽和吸収領域におけるキャリア寿命をより短くして、自励発振特性を示す範囲で可能な限り可飽和吸収領域を小さくするしかない。したがって、第2領域92は短い方が好ましく、少なくとも第1領域91よりも短くすることが好ましい。より好ましくは、この第2領域92は第1領域91の1/10程度の長さよりもさらに短くすることが好適である。2領域よりも多くの領域に分離されている場合でも同様の現象を考慮して適宜設計するとよい。   For example, as the second region 92 is lengthened, the total amount of light absorption in the resonator increases, the threshold current and slope efficiency deteriorate, and the light output range in which a sharp rise of the light output near the threshold current occurs. However, there is a merit that it becomes easy to show the self-excited oscillation characteristic (that is, self-excited oscillation becomes easy). Not only in this case, the basic characteristics of the laser such as the threshold current and the slope efficiency and the likelihood of self-oscillation are always in a trade-off relationship. The only way to break this relationship is to shorten the carrier lifetime in the saturable absorption region and make the saturable absorption region as small as possible within the range showing the self-excited oscillation characteristics. Accordingly, the second region 92 is preferably shorter, and is preferably at least shorter than the first region 91. More preferably, the second region 92 is further shorter than the length of about 1/10 of the first region 91. Even in the case of separation into more than two regions, it is preferable to design appropriately considering the same phenomenon.

なお、可飽和吸収領域とする領域(上記の場合第2領域92)のp側電極とn側電極とは、前述の通り、電気的に短絡されていることが好ましい。このような短絡は、たとえば対応するp側電極とn側電極とを直接ワイヤボンディングしたり、両電極間に実装用のステムの端子を介することにより行なうことができる。他にも、端面などに設けられた導電性の薄膜を介するなど、種々の手法を用いることができる。   In addition, as above-mentioned, it is preferable that the p side electrode and n side electrode of the area | region (in this case 2nd area | region 92) used as a saturable absorption area | region are electrically short-circuited. Such short-circuiting can be performed, for example, by directly wire-bonding the corresponding p-side electrode and n-side electrode, or via a mounting stem terminal between the two electrodes. In addition, various methods such as through a conductive thin film provided on an end face can be used.

また、可飽和吸収領域におけるp側電極とn側電極とは、上記のように電気的に短絡させずに、バイアス電圧を印加させることも可能である。この場合、pn接合に対して逆方向のバイアス電圧を印加させるとキャリア寿命がより短くなり、自励発振特性を向上させることができる。この場合においても本発明の半導体レーザ素子は、従来の半導体レーザ素子に比べて同等の自励発振特性を得るのに要するバイアス電圧を小さくできるという効果がある。また、半導体レーザ素子を用いるシステムの都合によって順方向のバイアス電圧しか印加できないような場合であっても、本発明の半導体レーザ素子は従来の窒化物半導体レーザ素子に比べて自励発振特性を示しやすいという効果を示す。可飽和吸収領域をレーザ光の検知に用いる場合においても光誘起電流が大きくなり検知精度が向上する効果があるので、本発明の半導体レーザ素子をそのような用途に好適に用いることができる。   In addition, a bias voltage can be applied to the p-side electrode and the n-side electrode in the saturable absorption region without being electrically short-circuited as described above. In this case, when a reverse bias voltage is applied to the pn junction, the carrier lifetime is shortened and the self-excited oscillation characteristics can be improved. Even in this case, the semiconductor laser device of the present invention has an effect that the bias voltage required to obtain the same self-excited oscillation characteristic as compared with the conventional semiconductor laser device can be reduced. Even when only a forward bias voltage can be applied due to the convenience of a system using a semiconductor laser device, the semiconductor laser device of the present invention exhibits self-oscillation characteristics as compared with a conventional nitride semiconductor laser device. The effect is easy. Even when the saturable absorption region is used for laser light detection, the photoinduced current is increased and the detection accuracy is improved. Therefore, the semiconductor laser device of the present invention can be suitably used for such applications.

このようなp側電極70は、たとえばPd(パラジウム)、Ni(ニッケル)、Pt(白金)、Au(金)、Mo(モリブデン)、Ir(イリジウム)、Rh(ロジウム)などの金属やこれらの金属の少なくとも1種を含む合金から構成することができる。また、このようなp側電極70としては、上記のような金属または合金を単層で形成してもよいし、2層以上の積層構造として形成してもよい。中でも、コンタクト抵抗を小さくでき、安定性も高いことから、Pd/Mo、Ni/Au、Ni/Au/Pt、Ni/Au/Pdの組み合わせ(積層の順序は左側の金属を半導体層側とする)が好ましい。p側電極70を積層構造に構成した場合の各層の厚みは、50Å〜5000Å程度とすることができる。一方、p側電極全体の厚みは、1000Å〜50000Åとすることが好ましい。   Such a p-side electrode 70 is made of, for example, metals such as Pd (palladium), Ni (nickel), Pt (platinum), Au (gold), Mo (molybdenum), Ir (iridium), Rh (rhodium), and the like. It can be comprised from the alloy containing at least 1 sort (s) of a metal. Moreover, as such a p-side electrode 70, the above metals or alloys may be formed as a single layer, or may be formed as a laminated structure of two or more layers. Among them, since the contact resistance can be reduced and the stability is high, a combination of Pd / Mo, Ni / Au, Ni / Au / Pt, and Ni / Au / Pd (the order of stacking is that the left metal is the semiconductor layer side) ) Is preferred. When the p-side electrode 70 is configured in a laminated structure, the thickness of each layer can be about 50 to 5000 mm. On the other hand, the thickness of the entire p-side electrode is preferably 1000 to 50000 mm.

なお、このようなp側電極70は、半導体層の積層順序により基板と接触するようにして形成することもできる。   Such a p-side electrode 70 can also be formed so as to be in contact with the substrate in the order of stacking the semiconductor layers.

<n側電極>
n側電極80は、基板10がGaN基板のような導電性基板である場合、図1および図2に示すように、基板10の裏面(半導体層が積層される面とは反対側の面)上に基板10と接触するようにして形成することができる。この場合、n側電極80は、基板10の裏面の全面に形成してもよいし、その一部に形成してもよい。駆動電圧の上昇を抑える観点からその全面に形成することが好ましい。
<N-side electrode>
When the substrate 10 is a conductive substrate such as a GaN substrate, the n-side electrode 80 is, as shown in FIGS. 1 and 2, the back surface of the substrate 10 (the surface opposite to the surface on which the semiconductor layers are stacked). It can be formed so as to be in contact with the substrate 10. In this case, the n-side electrode 80 may be formed on the entire back surface of the substrate 10 or a part thereof. From the viewpoint of suppressing an increase in driving voltage, it is preferably formed on the entire surface.

一方、基板10がサファイア基板のような絶縁性基板の場合には、エッチングによって他の半導体層を除去することによって露出したn型半導体層上に、n型半導体層と接触するようにしてn側電極を形成する必要がある。したがって、n側電極の生産の容易さを考慮すると、基板10としてはGaN基板を用いることが好ましい。   On the other hand, when the substrate 10 is an insulating substrate such as a sapphire substrate, the n-side semiconductor layer is contacted with the n-type semiconductor layer on the n-type semiconductor layer exposed by removing another semiconductor layer by etching. It is necessary to form an electrode. Therefore, considering the ease of production of the n-side electrode, it is preferable to use a GaN substrate as the substrate 10.

また、n側電極80は、たとえばHf、Al、Mo、Pt、Au、W(タングステン)、Ti(チタン)、Cr(クロム)などの金属やこれらの金属の少なくとも1種を含む合金から構成することができる。また、このようなn側電極80としては、上記のような金属または合金を単層で形成してもよいし、2層以上の積層構造として形成してもよい。中でも、コンタクト抵抗を小さくでき、安定性も高いことから、Hf/Al/Mo/Pt/Au、Ti/Pt/Auの組み合わせ(積層の順序は左側の金属を半導体層側とする)が好ましい。n側電極80を積層構造に構成した場合の各層の厚みは、50Å〜5000Å程度とすることができる。一方、n側電極全体の厚みは、1000Å〜50000Åとすることが好ましい。   The n-side electrode 80 is made of a metal such as Hf, Al, Mo, Pt, Au, W (tungsten), Ti (titanium), Cr (chromium), or an alloy containing at least one of these metals. be able to. Moreover, as such an n-side electrode 80, the above metals or alloys may be formed as a single layer, or may be formed as a laminated structure of two or more layers. Among these, a combination of Hf / Al / Mo / Pt / Au and Ti / Pt / Au is preferable because contact resistance can be reduced and stability is high (the left metal is the semiconductor layer side). When the n-side electrode 80 is configured in a laminated structure, the thickness of each layer may be about 50 to 5000 mm. On the other hand, the thickness of the entire n-side electrode is preferably 1000 to 50000 mm.

なお、このようなn側電極80は、半導体層の積層順序によりn型半導体層と接触するようにして形成することもできる。   Such an n-side electrode 80 can also be formed so as to be in contact with the n-type semiconductor layer according to the stacking order of the semiconductor layers.

<電極のパターンニング>
絶縁膜60、p側電極70およびn側電極80は、実装の段階での利便性などを考慮して、適宜、パターニングが施されていてもよい。絶縁膜60、p側電極70およびn側電極80は、それぞれの機能を有する限りにおいて、厚み、形状、パターンなどを適宜変更することができる。たとえば、p側電極70が、リッジストライプ部55の側面に、一部または全面回りこむ形状になっていてもよい。このように構成することにより、駆動電圧を低減することが可能となる。特にp側電極70は、第1領域91(p側電極71)と第2領域92(p側電極72)の各々に対してワイヤボンディングを行ないやすいようにリッジストライプ部55から離れた領域にワイヤボンディング用のパッド電極を有していることが好ましい。
<Electrode patterning>
The insulating film 60, the p-side electrode 70, and the n-side electrode 80 may be appropriately patterned in consideration of convenience at the mounting stage. As long as the insulating film 60, the p-side electrode 70, and the n-side electrode 80 have their respective functions, the thickness, shape, pattern, and the like can be appropriately changed. For example, the p-side electrode 70 may have a shape that partially or entirely surrounds the side surface of the ridge stripe portion 55. With this configuration, it is possible to reduce the drive voltage. In particular, the p-side electrode 70 has a wire in a region away from the ridge stripe portion 55 so that wire bonding can be easily performed to each of the first region 91 (p-side electrode 71) and the second region 92 (p-side electrode 72). It is preferable to have a pad electrode for bonding.

<コーティング膜>
端面110および端面120にはそれぞれ、COD(Catastrophic Optical Damage:瞬時光学損傷)レベルを向上させたり、所望のレーザ諸特性が得られるような反射率にするために、コーティング膜200およびコーティング膜300を形成することができる。通常の半導体レーザ素子と同様に一方の反射率を他方より低くして、その側を光出射側とし、反射率の高い側を光反射側とする。反射率は光出射側が10%〜70%程度、光反射側が70〜99%程度である。このように反射率が両側の端面で異なっていると共振器内部での光強度分布が非対称になるので、可飽和吸収領域を共振器内のどの位置に配置させるかによって、自励発振特性やレーザ基本特性が異なってくる。よって、実用上の仕様などにしたがって、適宜配置を考慮する必要がある。
<Coating film>
The end face 110 and the end face 120 are respectively provided with a coating film 200 and a coating film 300 in order to improve the COD (Catastrophic Optical Damage: instantaneous optical damage) level and reflectivity to obtain desired laser characteristics. Can be formed. As in a normal semiconductor laser element, one reflectance is set lower than the other, and that side is set as a light emitting side, and a side having a high reflectance is set as a light reflecting side. The reflectance is about 10% to 70% on the light emitting side and about 70 to 99% on the light reflecting side. If the reflectance differs between the two end faces in this way, the light intensity distribution inside the resonator becomes asymmetric, so depending on where in the resonator the saturable absorption region is placed, the self-excited oscillation characteristics and The basic laser characteristics are different. Therefore, it is necessary to appropriately consider the arrangement according to practical specifications.

コーティング膜200およびコーティング膜300は、Al、Si、Zr、Ta、Ga、Y、Nb、Hf、Zn、Tiなどの酸化物や、Al、Si、Ga、Bなどの窒化物または酸窒化物などにより構成することができ、単層であってもよいし2層以上に積層された多層であってもよい。このようなコーティング膜は、通常50〜1000nm程度の厚みを有することが好適である。   The coating film 200 and the coating film 300 include oxides such as Al, Si, Zr, Ta, Ga, Y, Nb, Hf, Zn, and Ti, nitrides or oxynitrides such as Al, Si, Ga, and B. And may be a single layer or a multilayer in which two or more layers are stacked. Such a coating film preferably has a thickness of usually about 50 to 1000 nm.

<共振器長およびチップ幅>
本発明の半導体レーザ素子の共振器長(長手方向の長さ)は、300μm〜3000μm程度の長さとすることができる。好ましくは、400μm〜1000μm程度である。また、本発明の半導体レーザ素子のチップ幅(共振器長を長手方向とした場合の横方向の長さ)は、100μm〜1000μm程度である。好ましくは、150μm〜400μm程度である。
<Cavity length and chip width>
The resonator length (length in the longitudinal direction) of the semiconductor laser device of the present invention can be set to a length of about 300 μm to 3000 μm. Preferably, it is about 400 μm to 1000 μm. The chip width of the semiconductor laser device of the present invention (the length in the lateral direction when the resonator length is the longitudinal direction) is about 100 μm to 1000 μm. Preferably, it is about 150 μm to 400 μm.

<製造方法>
本発明の半導体レーザ素子の製造方法について、半導体層として窒化物半導体層を形成する場合を例にとり、図1〜図3を参照して説明する。
<Manufacturing method>
A method for manufacturing a semiconductor laser device of the present invention will be described with reference to FIGS. 1 to 3 by taking as an example a case where a nitride semiconductor layer is formed as a semiconductor layer.

まず、MOCVD法などの結晶成長法を用いて、基板10上に、n型窒化物半導体層20、活性層30およびp型窒化物半導体層40を順次成長させる。MOCVD法以外に、MBE法やスパッタ法などの気相成長法、超臨界流体中で結晶育成させる水熱合成法やフラックス法などの液相成長法などを用いて形成することもできる。また、2つ以上の成長法を組み合わせることもできる。このように窒化物半導体層の形成方法としては、特に限定なく種々の成長法を用いることができる。なお、活性層において、第2内部電界を発生させるためには、臨界膜厚以下の層厚にする必要がある。臨界膜厚とは、それ以上の膜厚では結晶中にクラック、転位等が生じて歪みが緩和してしまう層厚のことである。臨界膜厚の値は、歪み量によって変わり、たとえば、InGaNがGaNに対して歪んでいれば、In組成が高いほど臨界膜厚は薄くなる。臨界膜厚以下であれば、活性層は歪みを維持できるので、ピエゾ電界よりなる第2内部電界を発生させることができる。臨界膜厚は、X線回折法などで予め知ることができる。   First, the n-type nitride semiconductor layer 20, the active layer 30, and the p-type nitride semiconductor layer 40 are sequentially grown on the substrate 10 using a crystal growth method such as MOCVD. In addition to the MOCVD method, a vapor phase growth method such as an MBE method or a sputtering method, a liquid phase growth method such as a hydrothermal synthesis method or a flux method for crystal growth in a supercritical fluid, or the like can also be used. Two or more growth methods can also be combined. As described above, the method for forming the nitride semiconductor layer is not particularly limited, and various growth methods can be used. In order to generate the second internal electric field in the active layer, it is necessary to set the layer thickness to a critical thickness or less. The critical film thickness is a layer thickness at which the strain is relaxed due to the occurrence of cracks, dislocations, etc. in the crystal at a film thickness larger than that. The value of the critical film thickness varies depending on the amount of strain. For example, if InGaN is distorted with respect to GaN, the critical film thickness decreases as the In composition increases. If the thickness is equal to or less than the critical thickness, the active layer can maintain the strain, so that a second internal electric field composed of a piezoelectric field can be generated. The critical film thickness can be known in advance by an X-ray diffraction method or the like.

次に、フォトリソグラフィ技術およびエッチング技術などを用いて、p型窒化物半導体層40の少なくとも一部に、ストライプ状(細長状)のリッジストライプ部55を形成する。そして、各種真空蒸着法、スパッタ法、CVD(Chemical Vapor Deposition;化学気相デポジション)法などを用いて、p型窒化物半導体層40上に、そのリッジストライプ部55の側面部およびそれに続く平面部を覆うように絶縁膜60を形成する。   Next, a striped (elongated) ridge stripe portion 55 is formed on at least a part of the p-type nitride semiconductor layer 40 by using a photolithography technique, an etching technique, or the like. Then, by using various vacuum deposition methods, sputtering methods, CVD (Chemical Vapor Deposition) methods, etc., on the p-type nitride semiconductor layer 40, the side surface portion of the ridge stripe portion 55 and the plane following it. An insulating film 60 is formed so as to cover the part.

続いて、各種真空蒸着法、スパッタ法、CVD法などを用いて、絶縁膜60上に、p型窒化物半導体層40に接触するp側電極70を形成する。この場合、特性を向上させるために、p側電極(金属膜)形成後に、100℃〜500℃程度の温度でアニール処理を行なってもよい。このようなアニール処理を行なうことによって、良好なオーミック電極を得ることができる。   Subsequently, the p-side electrode 70 that contacts the p-type nitride semiconductor layer 40 is formed on the insulating film 60 by using various vacuum deposition methods, sputtering methods, CVD methods, and the like. In this case, in order to improve the characteristics, annealing may be performed at a temperature of about 100 ° C. to 500 ° C. after the formation of the p-side electrode (metal film). By performing such an annealing process, a good ohmic electrode can be obtained.

一方、共振器の長手方向と交差する方向に電極が形成されない分割領域95を設けるために、p側電極70に対してマスキング処理などを施す。これ以外の方法として、電極を形成した後に、マスキング処理を行なわずにフォトリソグラフィ技術を利用してウェットエッチングなどにより電極を除去することで分割領域を設けることもできる。さらに、電極だけでなく分割領域に位置する窒化物半導体層を除去することもできる。   On the other hand, a masking process or the like is applied to the p-side electrode 70 in order to provide the divided region 95 where no electrode is formed in a direction intersecting the longitudinal direction of the resonator. As another method, the divided region can be provided by forming the electrode and then removing the electrode by wet etching or the like using a photolithography technique without performing a masking process. Furthermore, not only the electrode but also the nitride semiconductor layer located in the divided region can be removed.

その後、基板10を分割し易くするために、基板10の裏面(窒化物半導体層が形成される側とは反対側の面)を研削または研磨することにより、基板10を70μm〜300μm程度の厚みまで薄くする。   Then, in order to make it easy to divide the substrate 10, the back surface of the substrate 10 (the surface opposite to the side on which the nitride semiconductor layer is formed) is ground or polished, so that the substrate 10 has a thickness of about 70 μm to 300 μm. Until thin.

そして、各種真空蒸着法、スパッタ法、CVD法などを用いて、基板10の裏面上に、n側電極80を形成する。なお、n側電極80の形成前に、ドライエッチング、アッシング、逆スパッタなどによって基板10の裏面を清浄にすることにより、n側電極80と基板10との密着性を高めることもできる。また、p側電極70と同様に、特性を向上させるために、n側電極80(金属膜)形成後に、100℃〜500℃程度の温度でアニール処理を行なってもよい。このようなアニール処理を行なうことによって、p側電極70と同様、良好なオーミック電極を得ることができる。   Then, the n-side electrode 80 is formed on the back surface of the substrate 10 using various vacuum deposition methods, sputtering methods, CVD methods, and the like. In addition, before the n-side electrode 80 is formed, the adhesion between the n-side electrode 80 and the substrate 10 can be improved by cleaning the back surface of the substrate 10 by dry etching, ashing, reverse sputtering, or the like. Similarly to the p-side electrode 70, annealing may be performed at a temperature of about 100 ° C. to 500 ° C. after the n-side electrode 80 (metal film) is formed in order to improve the characteristics. By performing such an annealing treatment, a good ohmic electrode can be obtained as with the p-side electrode 70.

以上の工程(ウェハプロセス)により、ウェハが形成される。
次に、上記の工程で得られたウェハを、劈開によってバー状に分割(バー分割)する。具体的には、まず、ウェハの表面および裏面の少なくとも一方に、ダイヤモンドポイントなどによってスクライブラインを形成する。このとき、所望の電極パターンが得られる位置にスクライブラインを入れる必要がある。また、電極のパターニングとバー分割位置とを調節することによって、共振器端面付近にp側電極70が形成されていない構造とすることもできる。このような構造にすることによって、デバイス特性を向上させることができる場合もある。
A wafer is formed by the above process (wafer process).
Next, the wafer obtained in the above process is divided into bars (bar division) by cleavage. Specifically, first, a scribe line is formed by diamond points or the like on at least one of the front surface and the back surface of the wafer. At this time, it is necessary to insert a scribe line at a position where a desired electrode pattern can be obtained. Further, by adjusting the patterning of the electrodes and the bar dividing position, a structure in which the p-side electrode 70 is not formed in the vicinity of the resonator end face can be obtained. With such a structure, device characteristics may be improved.

上記のようにして形成されるスクライブラインは、劈開の補助線の役割を有する。また、これとは異なる方法として、スクライブラインによらず、ドライエッチングなどで予め凹部溝を設けておくことによっても同様の役割を得ることができる。スクライブラインは、少なくともウェハの端にあればよいが、ウェハの内側に破線状に設けることで、劈開の直線性を良好にすることもできる。そして、スクライブラインの形成後、ウェハに適宜力を与えることにより劈開を行なうことができる。劈開面は、基板10の成長主面(窒化物半導体層の成長面)に対して垂直な面であるのが好ましい。   The scribe line formed as described above serves as an auxiliary line for cleavage. Also, as a different method, the same role can be obtained by providing a recessed groove in advance by dry etching or the like without depending on the scribe line. The scribe line only needs to be at least at the edge of the wafer. However, by providing the scribe line inside the wafer in a broken line shape, the linearity of cleavage can be improved. Then, after the scribe line is formed, cleavage can be performed by applying an appropriate force to the wafer. The cleavage plane is preferably a plane perpendicular to the growth main surface of the substrate 10 (growth surface of the nitride semiconductor layer).

また、このとき、バー分割位置によって、半導体レーザ素子の共振器長が規定される。なお、上述したように、共振器長は、300μm〜3000μm程度の長さとすることができる。好ましくは、400μm〜1000μm程度である。   At this time, the resonator length of the semiconductor laser element is defined by the bar division position. As described above, the resonator length can be about 300 μm to 3000 μm. Preferably, it is about 400 μm to 1000 μm.

次に、図1に示したように、バー分割によって形成された端面110および端面120に対して、それぞれコーティング膜200およびコーティング膜300を形成する。コーティング膜200およびコーティング膜300の形成は、ECR(Electron Cyclotron Resonance)スパッタ法やマグネトロンスパッタ法などの各種スパッタ法を用いることができる。また、スパッタ法を2種以上を組み合わせてもよい。   Next, as shown in FIG. 1, a coating film 200 and a coating film 300 are formed on the end surface 110 and the end surface 120 formed by bar division, respectively. The coating film 200 and the coating film 300 can be formed by various sputtering methods such as ECR (Electron Cyclotron Resonance) sputtering method and magnetron sputtering method. Two or more sputtering methods may be combined.

また、コーティング膜の成膜前および成膜後の少なくと一方のタイミングで、アルゴン、酸素、窒素、水素またはこれらのガスの2種以上を含む混合ガスなどのガスを用いたプラズマ照射や、加熱処理などを行なってもよい。   In addition, plasma irradiation or heating using a gas such as argon, oxygen, nitrogen, hydrogen or a mixed gas containing two or more of these gases at least at one timing before and after the coating film is formed. Processing may be performed.

続いて、コーティング膜200およびコーティング膜300が形成されたバー状の素子(図示せず)を、チップ状に分割(チップ分割)する。このとき、チップ分割位置によって、チップ幅が規定される。チップ幅は、上述したように、100μm〜1000μm程度とすることができる。好ましくは、150μm〜400μm程度である。チップ分割の方法は、バー分割で用いた方法と同様、スクライブラインを形成するスクライブ法を利用するとよい。このチップ分割は、バー分割の方向に対して垂直方向の向きに行なうのが好ましい。このようにして、本発明の半導体レーザ素子が製造される。   Subsequently, the bar-shaped element (not shown) on which the coating film 200 and the coating film 300 are formed is divided into chips (chip division). At this time, the chip width is defined by the chip division position. As described above, the chip width can be about 100 μm to 1000 μm. Preferably, it is about 150 μm to 400 μm. The chip dividing method may be a scribing method for forming a scribe line, similar to the method used for bar division. This chip division is preferably performed in a direction perpendicular to the direction of bar division. In this way, the semiconductor laser device of the present invention is manufactured.

上記の製造方法により得られた本発明の半導体レーザ素子は、+(プラス)用の端子と−(マイナス)用の端子とを備えたステムに、はんだ、銀ペーストなどを用いて電気的に接続される。   The semiconductor laser device of the present invention obtained by the above manufacturing method is electrically connected to a stem having a + (plus) terminal and a-(minus) terminal using solder, silver paste, or the like. Is done.

半導体レーザ素子をジャンクションアップ方式で実装する場合には、n側電極80とステム本体とを電気的に接続し、利得領域である第1領域のp側電極と+側端子とをボンディングワイヤを介して接続する。可飽和吸収領域に相当する第2領域のp側電極は−側端子にボンディングワイヤを介して接続すると、同じく−側端子と接続するn側電極との間で電気的に短絡されることになる。また、第2領域のp側電極は、n側電極と接続されたステム本体と接続することでもn側電極と電気的に短絡することができる。   When the semiconductor laser device is mounted by the junction-up method, the n-side electrode 80 and the stem body are electrically connected, and the p-side electrode and the + -side terminal of the first region, which is the gain region, are connected via a bonding wire. Connect. When the p-side electrode in the second region corresponding to the saturable absorption region is connected to the negative terminal via a bonding wire, it is electrically short-circuited between the negative electrode connected to the negative terminal. . Further, the p-side electrode in the second region can be electrically short-circuited with the n-side electrode by connecting to the stem body connected to the n-side electrode.

また、半導体レーザ素子とステムとの間に放熱性向上のためのサブマウントを設けることもできる。この場合、サブマウントとn側電極80とを電気的に接続するとともに、サブマウントとステムの−側端子とをワイヤボンディングすればよい。可飽和吸収領域に相当する第2領域のp側電極をサブマウントとボンディングワイヤを介して接続すれば電気的な短絡ができるようになる。   Further, a submount for improving heat dissipation can be provided between the semiconductor laser element and the stem. In this case, the submount and the n-side electrode 80 are electrically connected, and the submount and the -side terminal of the stem may be wire-bonded. If the p-side electrode in the second region corresponding to the saturable absorption region is connected to the submount via a bonding wire, an electrical short circuit can be achieved.

ワイヤボンディング後、乾燥空気雰囲気中でキャップ封止を行なうことにより、キャンパッケージ型の半導体レーザ装置に組み立てられる。   After wire bonding, cap sealing is performed in a dry air atmosphere to assemble a can package type semiconductor laser device.

<用途>
本発明の半導体レーザ素子は、良好な自励発振特性を備え、容易に自励発振を行なうことができる。このため、可飽和吸収領域に逆バイアスを印加する必要がないので、BDの光源として用いる際に、システムの簡略化や小型化が可能となる。また、可飽和吸収領域を小さくしても自励発振が起こるので、閾値電流近傍での光出力の急激な立ち上がりを抑制することができる。
<Application>
The semiconductor laser device of the present invention has good self-oscillation characteristics and can easily perform self-oscillation. For this reason, since it is not necessary to apply a reverse bias to the saturable absorption region, the system can be simplified and miniaturized when used as a light source for a BD. In addition, since the self-excited oscillation occurs even if the saturable absorption region is reduced, it is possible to suppress a sudden rise in the optical output near the threshold current.

さらに、本発明の半導体レーザ素子は、このように優れた特性を有するため、これを光源(特に読み取り光源)として用いることにより光ディスク装置に極めて好適に使用することができる。また、画像表示装置においても極めて好適に使用することができる。このように、BDなどの光ディスク用途だけでなく、画像表示を行なうディスプレイ用途においても多波長モード発振状態になることで、スペックルノイズの低減効果があるため、本発明の半導体レーザ素子は、これらの用途において極めて好適に用いることができる。   Furthermore, since the semiconductor laser device of the present invention has such excellent characteristics, it can be used very suitably for an optical disc apparatus by using it as a light source (especially a reading light source). Moreover, it can be used very suitably also in an image display device. As described above, since the multi-wavelength mode oscillation state is brought about not only in the optical disc use such as BD but also in the display use for displaying an image, there is an effect of reducing speckle noise. It can be used very suitably in the application.

一方、本発明の半導体レーザ素子は、可飽和吸収領域を流れる光誘起電流をレーザ光出力検知に用いる半導体レーザ装置においても極めて好適に用いることができる。   On the other hand, the semiconductor laser device of the present invention can be used very favorably also in a semiconductor laser device that uses a light-induced current flowing in a saturable absorption region for laser light output detection.

以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。   EXAMPLES Hereinafter, although an Example is given and this invention is demonstrated in detail, this invention is not limited to these.

<実施例1>
本実施例の半導体レーザ素子を、その構造を模式的に示す図6および図7(ただしこれらの図において各層の厚みは本実施例の実際の厚みを反映していない場合もある)を参照して説明する。
<Example 1>
6 and 7 schematically showing the structure of the semiconductor laser device of this example (however, the thickness of each layer in these figures may not reflect the actual thickness of this example). I will explain.

まず、基板10としては、n型GaN基板を用いた。この基板10の成長主面の結晶方位は(000−1)面とした(図4参照)。   First, an n-type GaN substrate was used as the substrate 10. The crystal orientation of the main growth surface of the substrate 10 was the (000-1) plane (see FIG. 4).

また、n型半導体層としてのn型窒化物半導体層20は、n型GaN層21、n型クラッド層22およびn型ガイド層23を含むように構成した。p型半導体層としてのp型窒化物半導体層40は、キャリアブロック層41、p型ガイド層42、p型クラッド層43およびp型コンタクト層44を含むように構成した。   Further, the n-type nitride semiconductor layer 20 as the n-type semiconductor layer is configured to include an n-type GaN layer 21, an n-type cladding layer 22, and an n-type guide layer 23. The p-type nitride semiconductor layer 40 as the p-type semiconductor layer is configured to include a carrier block layer 41, a p-type guide layer 42, a p-type cladding layer 43 and a p-type contact layer 44.

具体的には、基板10上に、MOCVD法を用いて、0.2μm(200nm)の厚みを有するn型GaN層21、2.2μm(2200nm)の厚みを有するn型Al0.03Ga0.97Nからなるn型クラッド層22、0.17μm(170nm)の厚みを有するn型GaNからなるn型ガイド層23、活性層30、0.007μm(7nm)の厚みを有するp型Al0.15Ga0.85Nからなるキャリアブロック層41、0.10μm(100nm)の厚みを有するp型GaNからなるp型ガイド層42、0.55μm(550nm)の厚みを有するp型Al0.04Ga0.96Nからなるp型クラッド層43、0.1μm(100nm)の厚みを有するp型GaNからなるp型コンタクト層44を順次形成した。 Specifically, an n-type GaN layer 21 having a thickness of 0.2 μm (200 nm) and an n-type Al 0.03 Ga 0.97 N having a thickness of 2.2 μm (2200 nm) are formed on the substrate 10 by MOCVD. N-type cladding layer 22, n-type guide layer 23 made of n-type GaN having a thickness of 0.17 μm (170 nm), active layer 30, p-type Al 0.15 Ga 0.85 N having a thickness of 0.007 μm (7 nm). Carrier block layer 41, p-type guide layer 42 made of p-type GaN having a thickness of 0.10 μm (100 nm), p-type cladding layer made of p-type Al 0.04 Ga 0.96 N having a thickness of 0.55 μm (550 nm) 43, a p-type contact layer 44 made of p-type GaN having a thickness of 0.1 μm (100 nm) was sequentially formed.

活性層30は、図7に示すように、n型ガイド層23上に、15nmの厚みを有するIn0.02Ga0.98Nからなる第1障壁層31を形成した後、この第1障壁層31上に、7.5nmの厚みを有するIn0.09Ga0.91Nからなる2つの井戸層32と、この2つの井戸層32に挟まれていて6nmの厚みを有するIn0.03Ga0.97Nからなる第2障壁層33を形成した。そして、井戸層32上に、最も上層となる15nmの厚みを有する最終障壁層34(In0.02Ga0.98N層)を形成した。すなわち、本実施例では、活性層30を、2つの量子井戸層(井戸層32)を含む多重量子井戸構造に構成した。 As shown in FIG. 7, the active layer 30 is formed on the n-type guide layer 23 after forming a first barrier layer 31 made of In 0.02 Ga 0.98 N having a thickness of 15 nm on the first barrier layer 31. Two well layers 32 made of In 0.09 Ga 0.91 N having a thickness of 7.5 nm, and a second barrier layer 33 made of In 0.03 Ga 0.97 N having a thickness of 6 nm sandwiched between the two well layers 32 Formed. Then, the final barrier layer 34 (In 0.02 Ga 0.98 N layer) having a thickness of 15 nm as the uppermost layer was formed on the well layer 32. That is, in this embodiment, the active layer 30 is configured in a multiple quantum well structure including two quantum well layers (well layers 32).

これらの窒化物半導体層を構成する窒化物半導体結晶の成長原料としては、III族元素の原料として、トリメチルガリウム((CH33Ga:TMGa)、トリメチルインジウム((CH33In:TMIn)およびトリメチルアルミニウム((CH33Al:TMAl)を用い、V族元素の原料として、アンモニア(NH3)を用いた。導電性制御のための不純物であるドープ元素としては、n型がSiで原料はシラン(SiH4)を用い、p型がMgで原料はシクロペンタジエニルマグネシウム(CP2Mg)を用いた。ドーピング量は、n型GaN層21およびn型クラッド層22が4×1018cm-3、n型ガイド層23が1×1018cm-3、キャリアブロック層41が1×1019cm-3、p型ガイド層42、p型クラッド層43およびp型コンタクト層44がいずれも5×1018cm-3である。なお、活性層には、意図的なドーピングは行なわなかった。 As growth raw materials for the nitride semiconductor crystals constituting these nitride semiconductor layers, trimethylgallium ((CH 3 ) 3 Ga: TMGa), trimethylindium ((CH 3 ) 3 In: TMIn) are used as group III element raw materials. ) And trimethylaluminum ((CH 3 ) 3 Al: TMAl), and ammonia (NH 3 ) was used as a Group V element material. As a doping element which is an impurity for conductivity control, n-type is Si, a raw material is silane (SiH 4 ), p-type is Mg, and a raw material is cyclopentadienylmagnesium (CP 2 Mg). Doping amount is, n-type GaN layer 21 and the n-type cladding layer 22 is 4 × 10 18 cm -3, n-type guide layer 23 is 1 × 10 18 cm -3, the carrier blocking layer 41 is 1 × 10 19 cm -3 The p-type guide layer 42, the p-type cladding layer 43, and the p-type contact layer 44 are all 5 × 10 18 cm −3 . The active layer was not intentionally doped.

成長温度は、n型窒化物半導体層20が1025℃、活性層30が780℃、p型窒化物半導体層40が1075℃である。   The growth temperatures are 1025 ° C. for the n-type nitride semiconductor layer 20, 780 ° C. for the active layer 30, and 1075 ° C. for the p-type nitride semiconductor layer 40.

また、図6に示すリッジストライプ部55の形成は、フォトリソグラフィを利用したICP(Inductively Coupled Plasma)ドライエッチング法を用いて行なった。リッジストライプ部55の幅は、1.7μmとした。また、リッジストライプ部55は、[1−100]方向に延びるように形成した。   Further, the ridge stripe portion 55 shown in FIG. 6 was formed by using an ICP (Inductively Coupled Plasma) dry etching method using photolithography. The width of the ridge stripe portion 55 was 1.7 μm. The ridge stripe portion 55 was formed to extend in the [1-100] direction.

続いて、p型窒化物半導体層40上に、絶縁膜60を形成した。絶縁膜60は、SiO2/TiO2の2層構造(SiO2がp型窒化物半導体層40側)とした。層厚は、170nm/50nmである。成膜には、EB(Electron Beam)蒸着法を用いた。成膜後、フォトリソグラフィ技術などを用いて、所定のパターンの絶縁膜60を得た。 Subsequently, an insulating film 60 was formed on the p-type nitride semiconductor layer 40. The insulating film 60 has a two-layer structure of SiO 2 / TiO 2 (SiO 2 is on the p-type nitride semiconductor layer 40 side). The layer thickness is 170 nm / 50 nm. For film formation, EB (Electron Beam) vapor deposition was used. After the film formation, an insulating film 60 having a predetermined pattern was obtained using a photolithography technique or the like.

次に、Pd/Mo/Auの積層構造(Pdが絶縁膜60側)からなるp側電極70を、絶縁膜60上に形成した。p側電極70の層厚は、50nm/15nm/200nmである。成膜には、EB(Electron Beam)蒸着法を用いた。成膜後、フォトリソグラフィ技術などを用いて、所定のパターンのp側電極70を得た。   Next, a p-side electrode 70 having a stacked structure of Pd / Mo / Au (Pd is the insulating film 60 side) was formed on the insulating film 60. The layer thickness of the p-side electrode 70 is 50 nm / 15 nm / 200 nm. For film formation, EB (Electron Beam) vapor deposition was used. After the film formation, a p-side electrode 70 having a predetermined pattern was obtained using a photolithography technique or the like.

この際、領域分離のための分割領域が[11−20]方向に形成されるように、p側電極70が形成されない領域を周期的にパターニングした。分割領域の幅は10μmとした。また、1チップにつき領域が2つになり、各々の領域に対してワイヤボンディングが行なえるように図8のようなパターンのパッド電極とした。p側電極の積層構造のうち、Auがパッド電極を主に構成している。第1パッド電極は第1領域(p側電極71)に、第2パッド電極は第2領域(p側電極72)に、それぞれ電気的に接続されていて、その間のL字型の領域には電極が形成されておらず、この領域が分割領域95に相当する。なお、リッジストライプ部を点線で図中に示している。また、所定のバー分割位置にてバー分割を行なうと共振器長が600μmで、その中に570μm(第1領域)と20μm(第2領域)の2領域が設けられるようなパターンとなっている。また、この第2領域のp側電極72は、後述のワイヤボンディングにより、n側電極80と短絡され、該第2領域は短絡領域を形成することになる。   At this time, the region where the p-side electrode 70 was not formed was periodically patterned so that the divided regions for region separation were formed in the [11-20] direction. The width of the divided area was 10 μm. Further, the pad electrode has a pattern as shown in FIG. 8 so that there are two regions per chip and wire bonding can be performed for each region. Of the laminated structure of the p-side electrode, Au mainly constitutes the pad electrode. The first pad electrode is electrically connected to the first region (p-side electrode 71), the second pad electrode is electrically connected to the second region (p-side electrode 72), and the L-shaped region therebetween is No electrode is formed, and this region corresponds to the divided region 95. The ridge stripe portion is indicated by a dotted line in the figure. When the bar is divided at a predetermined bar dividing position, the resonator length is 600 μm, and two patterns of 570 μm (first region) and 20 μm (second region) are provided therein. . Further, the p-side electrode 72 in the second region is short-circuited to the n-side electrode 80 by wire bonding described later, and the second region forms a short-circuited region.

p側電極70の形成後に、研削機および研磨機を用いて基板10の厚み(ウェハ厚)を120μmとなるように研磨した。その後、n側電極80として、基板10の裏面上にHf/Al/Mo/Pt/Au(Hfが基板側)を、EB蒸着法を用いて形成した。層厚は、5nm/150nm/36nm/18nm/250nmである。そして、金属膜形成後(p側電極70およびn側電極80の形成後)に、500℃でアニール処理を行なうことによって良好なオーミック電極を得た。   After the formation of the p-side electrode 70, the substrate 10 was polished using a grinding machine and a polishing machine so that the thickness (wafer thickness) was 120 μm. Thereafter, as the n-side electrode 80, Hf / Al / Mo / Pt / Au (Hf is the substrate side) was formed on the back surface of the substrate 10 by using the EB vapor deposition method. The layer thickness is 5 nm / 150 nm / 36 nm / 18 nm / 250 nm. Then, after forming the metal film (after forming the p-side electrode 70 and the n-side electrode 80), a good ohmic electrode was obtained by performing an annealing process at 500 ° C.

その後、劈開により[11−20]方向と平行方向にウェハのバー分割を行なった。これにより、図1に示すような、対向する一対の共振器端面(端面110および端面120)を得た。端面110および端面120の結晶方位は{1−100}面である。また、バー分割は、共振器長が600μmとなるように行なった。   Thereafter, the wafer was divided into bars in the direction parallel to the [11-20] direction by cleavage. As a result, a pair of opposed resonator end faces (end face 110 and end face 120) as shown in FIG. 1 were obtained. The crystal orientations of the end face 110 and the end face 120 are {1-100} planes. The bar division was performed so that the resonator length was 600 μm.

続いて、ECRスパッタ法を用いて、共振器端面上にコーティング膜を形成した。端面110にはAlON/Al23/SiO2/Al23(AlONが端面110側)からなるコーティング膜200を形成した。層厚は20nm/110nm/68nm/60nmである。反射率は405nmにおいて30%であった。端面120にはAlON/Al23/(SiO2/TiO24(AlONが端面120側)からなるコーティング膜300を形成した(なお、「(SiO2/TiO24」は「SiO2/TiO2」を構成単位とする層を4層積層させたことを示す)。層厚は20nm/110nm/(68nm/44nm)4である。反射率は405nmにおいて95%であった。 Subsequently, a coating film was formed on the end face of the resonator by using ECR sputtering. A coating film 200 made of AlON / Al 2 O 3 / SiO 2 / Al 2 O 3 (AlON is on the end face 110 side) was formed on the end face 110. The layer thickness is 20 nm / 110 nm / 68 nm / 60 nm. The reflectance was 30% at 405 nm. A coating film 300 made of AlON / Al 2 O 3 / (SiO 2 / TiO 2 ) 4 (AlON is on the end face 120 side) is formed on the end face 120 (note that “(SiO 2 / TiO 2 ) 4 ” is “SiO 4 indicates that four layers having a structural unit of “ 2 / TiO 2 ” are stacked). The layer thickness is 20 nm / 110 nm / (68 nm / 44 nm) 4 . The reflectivity was 95% at 405 nm.

続いて、チップ幅が400μmとなるように、チップ分割を行なうことにより、本実施例の半導体レーザ素子である窒化物半導体レーザ素子を得た。   Subsequently, the nitride semiconductor laser element, which is the semiconductor laser element of this example, was obtained by dividing the chip so that the chip width was 400 μm.

そして、得られた窒化物半導体レーザ素子をキャンパッケージ型の半導体レーザ装置に実装した。この際、第1パッド電極(p側電極71)はステムの+端子とワイヤボンディングし、一方第2パッド電極(p側電極72)はn側電極と電気的に接続されたステムの−端子とワイヤボンディングすることで、第1領域91は利得領域となり、第2領域92はキャリア寿命の短い可飽和吸収領域となる。この結果、可飽和吸収領域は反射率の高い共振器端面(端面120)側に配置されることになる。   Then, the obtained nitride semiconductor laser element was mounted on a can package type semiconductor laser device. At this time, the first pad electrode (p-side electrode 71) is wire-bonded to the positive terminal of the stem, while the second pad electrode (p-side electrode 72) is connected to the negative terminal of the stem electrically connected to the n-side electrode. By wire bonding, the first region 91 becomes a gain region, and the second region 92 becomes a saturable absorption region having a short carrier lifetime. As a result, the saturable absorption region is arranged on the resonator end face (end face 120) side having a high reflectance.

本実施例の半導体レーザ素子について、バンド計算を行なった結果を図9に示す。本実施例においては、外部バイアス電圧は印加していない。また、本実施例の活性層はInGaNであるので、自発分極については前述のとおり無視した。また、各層はGaNの格子定数に揃うことで歪みを有しているものとした。すなわち、InGaNからなる活性層であれば必ず圧縮歪みを受けているものとした。   FIG. 9 shows the result of band calculation for the semiconductor laser device of this example. In this embodiment, no external bias voltage is applied. Further, since the active layer of this example is InGaN, spontaneous polarization was ignored as described above. In addition, each layer is assumed to have distortion by being aligned with the lattice constant of GaN. That is, the active layer made of InGaN is always subjected to compressive strain.

本実施例の活性層の結晶方位は基板から引き継いでおり、(000−1)面が上面である。このため、活性層の井戸層にはpn接合による第1内部電界と同じ方向に格子歪み(格子不整合による歪み)に起因したピエゾ電界(第2内部電界)が生じており、図9に示すように井戸層ではn型半導体層側が下がるようなバンド図になる。   The crystal orientation of the active layer of this example is inherited from the substrate, and the (000-1) plane is the upper surface. Therefore, a piezo electric field (second internal electric field) due to lattice distortion (strain due to lattice mismatch) is generated in the well layer of the active layer in the same direction as the first internal electric field due to the pn junction, which is shown in FIG. Thus, in the well layer, the band diagram is such that the n-type semiconductor layer side is lowered.

これに対し、比較例1として、p型半導体層、活性層、n型半導体層が、いずれも(000+1)面を上面とする点のみが本実施例の半導体レーザ素子と異なる点を除き、他は本実施例と全く同様にして半導体レーザ素子を作製し、この半導体レーザ素子についてもバンド計算を行なった。その結果を図10に示す。この比較例1においても、外部バイアス電圧は印加していない。   On the other hand, as Comparative Example 1, except that the p-type semiconductor layer, the active layer, and the n-type semiconductor layer are all different from the semiconductor laser element of this embodiment only in that the (000 + 1) plane is the upper surface. A semiconductor laser device was fabricated in exactly the same manner as in this example, and band calculation was performed for this semiconductor laser device. The result is shown in FIG. Also in Comparative Example 1, no external bias voltage is applied.

比較例1の半導体レーザ素子では、本実施例の半導体レーザ素子と大きさが同じで方向が反対方向のピエゾ電界が各半導体層の界面に生じる。したがって、比較例1の半導体レーザ素子の活性層の井戸層には、pn接合による第1内部電界と反対の方向にピエゾ電界(第2内部電界)が生じる。   In the semiconductor laser device of Comparative Example 1, a piezo electric field having the same size and the opposite direction as that of the semiconductor laser device of this example is generated at the interface of each semiconductor layer. Therefore, a piezo electric field (second internal electric field) is generated in the well layer of the active layer of the semiconductor laser device of Comparative Example 1 in the direction opposite to the first internal electric field due to the pn junction.

このため、図9および図10を比較すると明らかなように、本実施例の半導体レーザ素子では、その井戸層においてn型半導体層側が下がるようなバンドになっているのに対して、比較例1の半導体レーザ素子では、その井戸層においてn型半導体層側が上がるようなバンドとなっている。   For this reason, as apparent from comparison between FIGS. 9 and 10, the semiconductor laser device of this example has a band in which the n-type semiconductor layer side is lowered in the well layer, whereas the comparative example 1 In the semiconductor laser element, the band is such that the n-type semiconductor layer side rises in the well layer.

この比較例1のようなバンド図であると、光吸収によって活性層(井戸層)に生じたキャリアは井戸層から外へ掃き出されにくくなる。   In the band diagram as in Comparative Example 1, carriers generated in the active layer (well layer) by light absorption are not easily swept out of the well layer.

因みに、この比較例1の場合、逆バイアス電圧を印加すると、n型半導体層側が引き下げられるようなバンドの形となり、逆バイアス電圧の増加にしたがい次第にキャリアが掃き出されやすくなる。すなわち、比較例1では、逆バイアス電圧を5V印加して始めて自励発振が観測された。なお、自励発振の有無は光オシロスコープで行なうことができる。   Incidentally, in the case of the comparative example 1, when a reverse bias voltage is applied, a band shape is formed such that the n-type semiconductor layer side is pulled down, and carriers are easily swept out as the reverse bias voltage increases. That is, in Comparative Example 1, self-excited oscillation was observed only after applying a reverse bias voltage of 5V. The presence or absence of self-excited oscillation can be performed with an optical oscilloscope.

これに対して、本実施例では、逆バイアス電圧を印加しなくても、井戸層においてn型半導体層側が下がるバンドの形になっているので、光吸収によって活性層(井戸層)に生じたキャリアは速やかに井戸層外へ掃き出され、第1内部電界と第2内部電界の作用によって、電子はn型半導体層側、正孔はp型半導体層側へ速やかに拡散していく。   On the other hand, in this embodiment, even if no reverse bias voltage is applied, the well layer is in the form of a band in which the n-type semiconductor layer side is lowered, so that it occurs in the active layer (well layer) by light absorption. Carriers are quickly swept out of the well layer, and electrons are quickly diffused to the n-type semiconductor layer side and holes are diffused to the p-type semiconductor layer side by the action of the first internal electric field and the second internal electric field.

したがって、本実施例では活性層に発生したキャリアの寿命を短くすることができるのに対して、比較例1の活性層ではキャリヤ寿命を短くすることは期待できない。これにより、本実施例の半導体レーザ素子は、容易に自励発振特性を示す(自励発振しやすい)ものとなる。現に、本実施例の半導体レーザ素子では、逆バイアス電圧を印加することなく自励発振が確認できた。   Therefore, in this embodiment, the lifetime of carriers generated in the active layer can be shortened, whereas in the active layer of Comparative Example 1, it cannot be expected to shorten the carrier lifetime. As a result, the semiconductor laser device of this example easily exhibits self-excited oscillation characteristics (easily self-excited oscillation). In fact, in the semiconductor laser device of this example, self-oscillation was confirmed without applying a reverse bias voltage.

このように本実施例の半導体レーザ素子により優れた効果が示されるのは、本発明のような分離電極タイプ(p側電極およびn側電極の少なくとも一方が共振器の長手方向に対して交差する分割領域によって電気的に2領域以上に分離されたもの)の半導体レーザ素子において、活性層が、少なくともその一部において(本実施例では井戸層において)、n型半導体層とp型半導体層とのpn接合による第1内部電界の方向と同じ方向に、該第1内部電界とは異なる種の第2内部電界(本実施例では格子歪みに起因するピエゾ電界)が発生していることによるものである。   As described above, the semiconductor laser device according to the present example shows an excellent effect because the separation electrode type as in the present invention (at least one of the p-side electrode and the n-side electrode intersects the longitudinal direction of the resonator). In the semiconductor laser device (which is electrically separated into two or more regions by the divided regions), the active layer has at least a part thereof (in the well layer in this embodiment), an n-type semiconductor layer and a p-type semiconductor layer. This is because a second internal electric field different from the first internal electric field (piezoelectric field due to lattice distortion in this embodiment) is generated in the same direction as the direction of the first internal electric field due to the pn junction. It is.

なお、本発明においては、上記活性層のうち、障壁層においても、pn接合による第1内部電界の方向と同じ方向に、該第1内部電界とは異なる種の第2内部電界が発生していることが好ましい。しかし、障壁層には、井戸層と異なり、第1内部電界の方向とは反対方向の第2内部電界が生じることがある。図9では、ピエゾ電界(第2内部電界)は、井戸層において生じた方向とは反対方向に生じ(すなわち第1内部電界と反対の方向に生じ)、その結果、第2内部電界はpn接合による第1内部電界によって相殺されるため、第1内部電界が第2内部電界よりも大きい場合に限って井戸層と同方向の内部電界(第1内部電界と第2内部電界とが相殺された結果の内部電界)を障壁層が有することになる(本実施例である図9はこの場合を示している)。   In the present invention, a second internal electric field different from the first internal electric field is generated in the same direction as the direction of the first internal electric field due to the pn junction in the barrier layer among the active layers. Preferably it is. However, unlike the well layer, the barrier layer may generate a second internal electric field in a direction opposite to the direction of the first internal electric field. In FIG. 9, the piezo electric field (second internal electric field) is generated in a direction opposite to the direction generated in the well layer (that is, generated in the direction opposite to the first internal electric field). As a result, the second internal electric field is pn junction. Therefore, the internal electric field in the same direction as the well layer (the first internal electric field and the second internal electric field are canceled out) only when the first internal electric field is larger than the second internal electric field. The resulting internal electric field) will be in the barrier layer (FIG. 9 of this example shows this case).

したがって、本発明の効果は、活性層が量子井戸構造または多重量子井戸構造を有する場合、少なくとも井戸層においてn型半導体層とp型半導体層とのpn接合による第1内部電界の方向と同じ方向に、該第1内部電界とは異なる種の第2内部電界が発生していれば得られる。   Therefore, when the active layer has a quantum well structure or a multiple quantum well structure, the effect of the present invention is the same direction as the direction of the first internal electric field due to the pn junction between the n-type semiconductor layer and the p-type semiconductor layer at least in the well layer. In addition, if a second internal electric field different from the first internal electric field is generated, it can be obtained.

なお、上記の点を満たしている限り、本実施例の半導体レーザ素子の構造以外の構造として種々の変形を行なうことができる。たとえば、窒化物半導体層に代えて、半導体層(活性層)としてAlGaInP系またはAlGaAs系等の半導体層を、GaAs{111}基板上に作製すれば、格子不整合に起因するピエゾ電界が発生するので、本発明の効果を奏することができる。   As long as the above points are satisfied, various modifications other than the structure of the semiconductor laser device of this embodiment can be made. For example, if an AlGaInP-based or AlGaAs-based semiconductor layer is formed on a GaAs {111} substrate as a semiconductor layer (active layer) instead of a nitride semiconductor layer, a piezoelectric field due to lattice mismatch is generated. Therefore, the effect of the present invention can be achieved.

ただし、窒化物半導体層はバンドギャップが大きいというと特徴を有するため、pn接合による第1内部電界が他の半導体系に比べて大きい。そのため、窒化物半導体層は分離電極タイプの半導体レーザ素子において自励発振を得るのにより適しており、本発明の効果を顕著に示すことができる。   However, since the nitride semiconductor layer is characterized by a large band gap, the first internal electric field due to the pn junction is larger than that of other semiconductor systems. Therefore, the nitride semiconductor layer is more suitable for obtaining self-excited oscillation in the separation electrode type semiconductor laser element, and the effect of the present invention can be remarkably exhibited.

なお、本実施例では可飽和吸収領域である第2領域92のp側電極72とn側電極80とが短絡されているが、必ずしも短絡されている必要はない。この短絡は可飽和吸収領域のキャリア寿命をより短くするためのものであるので、短絡せずとも自励発振が得られるような場合は、あえて短絡を行なう必要はない。また、半導体層の成長条件によっては、p型半導体層やn型半導体層の一部が活性層の結晶方位と異なるものになる可能性もあるが、本発明の効果は、活性層について所望の結晶方位となっていれば得られる。なお、結晶成長の上面が(000+1)面であるか(000−1)面であるかは、CBED(convergent beam electron diffraction)法またはCAICISS(CoAxial Impact Collision Ion Scattering Spectroscopy)などの手法で確認することができる。   In the present embodiment, the p-side electrode 72 and the n-side electrode 80 of the second region 92 that is a saturable absorption region are short-circuited, but it is not always necessary to be short-circuited. Since this short circuit is intended to shorten the carrier lifetime in the saturable absorption region, it is not necessary to perform a short circuit when self-excited oscillation can be obtained without a short circuit. In addition, depending on the growth conditions of the semiconductor layer, a part of the p-type semiconductor layer or the n-type semiconductor layer may be different from the crystal orientation of the active layer. However, the effect of the present invention is desired for the active layer. It can be obtained if it has a crystal orientation. Whether the upper surface of crystal growth is the (000 + 1) plane or the (000-1) plane should be confirmed by a technique such as CBED (convergent beam electron diffraction) method or CAICISS (CoAxial Impact Collision Ion Scattering Spectroscopy). Can do.

本実施例の半導体レーザ素子は、可飽和吸収領域に逆バイアス電圧を印加することなく自励発振が得られるので、BDの光源(特に読み取り光源)として用いる際に、システムの簡略化や小型化が可能となる。また、可飽和吸収領域を小さくしても自励発振が起こるので、閾値電流近傍での光出力の急激な立ち上がりを抑制することができる。   Since the semiconductor laser device of this embodiment can achieve self-excited oscillation without applying a reverse bias voltage to the saturable absorption region, the system can be simplified and miniaturized when used as a BD light source (especially a reading light source). Is possible. In addition, since the self-excited oscillation occurs even if the saturable absorption region is reduced, it is possible to suppress a sudden rise in the optical output near the threshold current.

また、可飽和吸収領域を流れる光誘起電流をレーザ光出力検知に用いる半導体レーザ装置に本実施例の半導体レーザ素子を用いた際にも、光誘起電流が増大するので検知能力が向上する。   Also, when the semiconductor laser device of the present embodiment is used in a semiconductor laser device that uses a light-induced current flowing in a saturable absorption region for laser light output detection, the light-induced current increases, so that the detection capability is improved.

また、BD用途だけでなく、画像表示を行なうディスプレイ用途としても、多波長モード発振状態になることで、スペックルノイズの低減効果がある。   Further, not only for BD applications but also for display applications for displaying images, there is an effect of reducing speckle noise by entering a multi-wavelength mode oscillation state.

<実施例2>
本実施例の半導体レーザ素子は、窒化物半導体レーザ素子であって、基板10としてp型GaN基板を用い、かつ図11に示すように活性層30の上面が(000+1)面であって、活性層30の下側、すなわち[000−1]方向にp型窒化物半導体層40が位置し、[000+1]方向にn型窒化物半導体層20が位置している点、およびそれに伴いp側電極70とn側電極80との配置関係が上下逆転している点を除き、実施例1の半導体レーザ素子と同様の構造を有している。
<Example 2>
The semiconductor laser device of this example is a nitride semiconductor laser device, which uses a p-type GaN substrate as the substrate 10, and the upper surface of the active layer 30 is a (000 + 1) plane as shown in FIG. The p-type nitride semiconductor layer 40 is located in the lower side of the layer 30, that is, in the [000-1] direction, and the n-type nitride semiconductor layer 20 is located in the [000 + 1] direction. The semiconductor laser device has the same structure as that of the semiconductor laser device of Example 1 except that the positional relationship between the 70 and the n-side electrode 80 is reversed upside down.

本実施例の半導体レーザ素子においても、活性層の井戸層にはpn接合による第1内部電界の方向と同じ方向に、格子歪み(格子不整合による歪み)に起因したピエゾ電界(第2内部電界)が生じる。本実施例の半導体レーザ素子のバンド計算の結果を示すと、後述の図12と同様のものとなり、実施例1でバンド計算を実施した構造(図9)を基準として、半導体層の積層構成を上下反転させた場合についての計算結果となる。このように、本実施例の半導体レーザ素子のような半導体層の積層構成によっても本発明の効果が得られることが分かる。   Also in the semiconductor laser device of the present example, the well layer of the active layer has a piezoelectric field (second internal electric field) caused by lattice distortion (strain due to lattice mismatch) in the same direction as the direction of the first internal electric field due to the pn junction. ) Occurs. The results of the band calculation of the semiconductor laser device of this example are the same as those shown in FIG. 12 described later. Based on the structure (FIG. 9) in which the band calculation is performed in Example 1, the stacked structure of the semiconductor layers is shown. The calculation result is obtained when the image is turned upside down. Thus, it can be seen that the effects of the present invention can also be obtained by the laminated structure of the semiconductor layers such as the semiconductor laser element of this embodiment.

<実施例3>
本実施例は、半導体レーザ素子として窒化物半導体レーザ素子に関するものであり、その端面に平行な断面の模式的な断面図を図13(各層の厚みを正確には反映していない)に示す。
<Example 3>
This example relates to a nitride semiconductor laser element as a semiconductor laser element, and a schematic cross-sectional view of a cross section parallel to the end face is shown in FIG. 13 (the thickness of each layer is not accurately reflected).

まず、基板10として、上面を(000+1)面とするn型GaNを用いた。実施例2のようにp型GaNからなる基板を用いると、実施例1の半導体層の積層構成を上下反転させることで、所望の窒化物半導体レーザ素子を得ることができる。しかし、そのようなp型GaNからなる基板は入手が困難であるので、n型GaN基板を用いた。   First, n-type GaN having an upper surface of (000 + 1) plane was used as the substrate 10. When a substrate made of p-type GaN is used as in the second embodiment, a desired nitride semiconductor laser device can be obtained by inverting the stacked structure of the semiconductor layer in the first embodiment. However, since it is difficult to obtain a substrate made of such p-type GaN, an n-type GaN substrate was used.

図13に示すように、p型窒化物半導体層40は、p型クラッド層43、p型ガイド層42、キャリアブロック層41を含むように構成し、n型窒化物半導体層20は、n型ガイド層23、n型クラッド層22、n型GaN層21を含むように構成した。   As shown in FIG. 13, the p-type nitride semiconductor layer 40 includes a p-type cladding layer 43, a p-type guide layer 42, and a carrier block layer 41, and the n-type nitride semiconductor layer 20 has an n-type. The guide layer 23, the n-type cladding layer 22, and the n-type GaN layer 21 are included.

具体的には、基板10上に、MOCVD法を用いて、1.0μm(1000nm)の厚みを有するp型Al0.04Ga0.96Nからなるp型クラッド層43、0.10μm(100nm)の厚みを有するp型GaNからなるp型ガイド層42、0.007μm(7nm)の厚みを有するp型Al0.15Ga0.85Nからなるキャリアブロック層41、活性層30、0.17μm(170nm)の厚みを有するn型GaNからなるn型ガイド層23、0.55μm(550nm)の厚みを有するn型Al0.03Ga0.97Nからなるn型クラッド層22、0.1μm(100nm)の厚みを有するn型GaN層21を順次形成した。 Specifically, a p-type cladding layer 43 made of p-type Al 0.04 Ga 0.96 N having a thickness of 1.0 μm (1000 nm) is formed on the substrate 10 by MOCVD, and a thickness of 0.10 μm (100 nm) is set. The p-type guide layer 42 made of p-type GaN, the carrier block layer 41 made of p-type Al 0.15 Ga 0.85 N having a thickness of 0.007 μm (7 nm), the active layer 30, and the thickness of 0.17 μm (170 nm). n-type guide layer 23 made of n-type GaN, n-type cladding layer 22 made of n-type Al 0.03 Ga 0.97 N having a thickness of 0.55 μm (550 nm), n-type GaN layer having a thickness of 0.1 μm (100 nm) 21 were formed sequentially.

活性層30は、図14に示すように、キャリアブロック層41上に、15nmの厚みを有するIn0.02Ga0.98Nからなる第1障壁層31を形成した後、この第1障壁層31上に、7.5nmの厚みを有するIn0.09Ga0.91Nからなる2つの井戸層32と、この2つの井戸層32に挟まれていて6nmの厚みを有するIn0.03Ga0.97Nからなる第2障壁層33を形成した。そして、井戸層32上に、最も上層となる15nmの厚みを有する最終障壁層34(In0.02Ga0.98N層)を形成した。すなわち、本実施例では、実施例1と同様、活性層30を、2つの量子井戸層(井戸層32)を含む多重量子井戸構造に構成した。 As shown in FIG. 14, the active layer 30 is formed on the carrier blocking layer 41 after forming a first barrier layer 31 made of In 0.02 Ga 0.98 N having a thickness of 15 nm on the first barrier layer 31. Two well layers 32 made of In 0.09 Ga 0.91 N having a thickness of 7.5 nm and a second barrier layer 33 made of In 0.03 Ga 0.97 N having a thickness of 6 nm sandwiched between the two well layers 32 Formed. Then, the final barrier layer 34 (In 0.02 Ga 0.98 N layer) having a thickness of 15 nm as the uppermost layer was formed on the well layer 32. That is, in this example, as in Example 1, the active layer 30 was configured in a multiple quantum well structure including two quantum well layers (well layers 32).

これらの窒化物半導体層を構成する窒化物半導体結晶の成長原料としては、III族元素の原料として、トリメチルガリウム((CH33Ga:TMGa)、トリメチルインジウム((CH33In:TMIn)およびトリメチルアルミニウム((CH33Al:TMAl)を用いた。また、V族元素の原料として、アンモニア(NH3)を用いた。導電性制御のための不純物であるドープ元素としては、n型がSiで原料はシラン(SiH4)を用い、p型がMgで原料はシクロペンタジエニルマグネシウム(CP2Mg)を用いた。ドーピング量は、n型GaN層21、n型クラッド層22が4×1018cm-3、n型ガイド層23が1×1018cm-3、キャリアブロック層41が1×1019cm-3、p型クラッド層43、p型ガイド層42がいずれも5×1018cm-3である。 As growth raw materials for the nitride semiconductor crystals constituting these nitride semiconductor layers, trimethylgallium ((CH 3 ) 3 Ga: TMGa), trimethylindium ((CH 3 ) 3 In: TMIn) are used as group III element raw materials. ) And trimethylaluminum ((CH 3 ) 3 Al: TMAl) were used. In addition, ammonia (NH 3 ) was used as a group V element material. As a doping element which is an impurity for conductivity control, n-type is Si, a raw material is silane (SiH 4 ), p-type is Mg, and a raw material is cyclopentadienylmagnesium (CP 2 Mg). Doping amount is, n-type GaN layer 21, n-type cladding layer 22 is 4 × 10 18 cm -3, n-type guide layer 23 is 1 × 10 18 cm -3, the carrier blocking layer 41 is 1 × 10 19 cm -3 The p-type cladding layer 43 and the p-type guide layer 42 are all 5 × 10 18 cm −3 .

また、活性層には意図的なドーピングは行なわなかった。
成長温度は、p型窒化物半導体層40が1075℃、活性層30が780℃、n型窒化物半導体層20が1025℃である。
In addition, the active layer was not intentionally doped.
The growth temperatures are 1075 ° C. for the p-type nitride semiconductor layer 40, 780 ° C. for the active layer 30, and 1025 ° C. for the n-type nitride semiconductor layer 20.

また、図13に示すリッジストライプ部55の形成は、フォトリソグラフィを利用したICP(Inductively Coupled Plasma)ドライエッチング法を用いて行なった。実施例1と異なり、n型窒化物半導体層20の一部を除去してリッジストライプ部55を形成した。リッジストライプ部55の幅は、1.7μmとした。また、リッジストライプ部55は、[1−100]方向に延びるように形成した。   Also, the ridge stripe portion 55 shown in FIG. 13 was formed using an ICP (Inductively Coupled Plasma) dry etching method using photolithography. Unlike Example 1, a part of n-type nitride semiconductor layer 20 was removed to form ridge stripe portion 55. The width of the ridge stripe portion 55 was 1.7 μm. The ridge stripe portion 55 was formed to extend in the [1-100] direction.

また、絶縁膜60とn側電極80とを図13に示すとおり形成した。絶縁膜60は実施例1と同様の材料および構成とし、同様の方法で形成した。n側電極80は、実施例1と同じ材料および構成とし、実施例1のp側電極70に相当する位置に形成した。   Further, the insulating film 60 and the n-side electrode 80 were formed as shown in FIG. The insulating film 60 was made of the same material and structure as in Example 1 and formed in the same manner. The n-side electrode 80 was made of the same material and configuration as in Example 1, and formed at a position corresponding to the p-side electrode 70 in Example 1.

一方、p側電極70は実施例1と同じ方法で基板10の裏面に形成することはできないので、リッジストライプ部55が設けられていない領域において、p型クラッド層43が露出される深さまでICPドライエッチング法を用いて掘り込んで(各半導体層を除去し)、露出されたp型クラッド層43の上面に接触してp側電極70を形成した。p側電極70の材料と構成は、実施例1と同じである。   On the other hand, since the p-side electrode 70 cannot be formed on the back surface of the substrate 10 in the same manner as in the first embodiment, the ICP is formed to a depth at which the p-type cladding layer 43 is exposed in a region where the ridge stripe portion 55 is not provided. The p-side electrode 70 was formed by digging using a dry etching method (removing each semiconductor layer) and contacting the exposed upper surface of the p-type cladding layer 43. The material and configuration of the p-side electrode 70 are the same as those in the first embodiment.

続いて、n側電極80を、共振器の長手方向に対して交差する分割領域95によって電気的に2領域に分離した。ただし、n型窒化物半導体層20はp型窒化物半導体層40に比べて低抵抗であるので、n側電極80を分離するだけでは隣接する領域間を電気的に十分に分離することは困難であるので、分割領域95の位置にあるn型窒化物半導体層20をICPドライエッチング法を用いて活性層の上部辺りまで掘り込んだ(除去した)。この工程はリッジストライプ部55の形成と同時に行なった。   Subsequently, the n-side electrode 80 was electrically separated into two regions by a divided region 95 intersecting with the longitudinal direction of the resonator. However, since the n-type nitride semiconductor layer 20 has a lower resistance than the p-type nitride semiconductor layer 40, it is difficult to electrically separate adjacent regions sufficiently only by separating the n-side electrode 80. Therefore, the n-type nitride semiconductor layer 20 at the position of the divided region 95 is dug (removed) to the upper part of the active layer by using the ICP dry etching method. This step was performed simultaneously with the formation of the ridge stripe portion 55.

その後、実施例1と同じ方法で基板の薄化、端面の形成、コーティング膜の形成、チップ分割、実装などを行なうことにより、本実施例の窒化物半導体レーザ素子を得た。   After that, the nitride semiconductor laser device of this example was obtained by performing substrate thinning, end face formation, coating film formation, chip division, mounting, and the like by the same method as in Example 1.

本実施例の半導体レーザ素子についてバンド計算を行なうと、図12のようになり、実施例1と同様に井戸層からキャリアが掃き出されやすい構造になっているので、可飽和吸収領域のキャリア寿命を短くできる。そのため、本実施例の半導体レーザ素子は自励発振が起こりやすくなっており、逆バイアスを印加することなく自励発振が得られた。したがって、本実施例の半導体レーザ素子は、実施例1の半導体レーザ素子と同様に優れた効果を示すものであった。   When the band calculation is performed for the semiconductor laser device of this example, it is as shown in FIG. 12, and since the carrier is easily swept out from the well layer as in Example 1, the carrier lifetime of the saturable absorption region is as follows. Can be shortened. For this reason, the semiconductor laser device of this example is prone to self-oscillation, and self-oscillation was obtained without applying a reverse bias. Therefore, the semiconductor laser device of this example showed excellent effects as the semiconductor laser device of Example 1.

上記で説明した本発明の実施の形態の半導体レーザ素子は、上記した実施例に限定されるものではなく、上記した実施例以外の構成とすることもできる。   The semiconductor laser device according to the embodiment of the present invention described above is not limited to the above-described example, and may have a configuration other than the above-described example.

以上のように本発明の実施の形態および実施例について説明を行なったが、上述の各実施の形態および実施例の構成を適宜組み合わせることも当初から予定している。   Although the embodiments and examples of the present invention have been described as described above, it is also planned from the beginning to appropriately combine the configurations of the above-described embodiments and examples.

今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   It should be understood that the embodiments and examples disclosed herein are illustrative and non-restrictive in every respect. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

10 基板、20 n型窒化物半導体層、21 n型GaN層、22 n型クラッド層、23 n型ガイド層、30 活性層、31 第1障壁層、32 井戸層、33 第2障壁層、34 最終障壁層、40 p型窒化物半導体層、41 キャリアブロック層、42 p型ガイド層、43 p型クラッド層、44 p型コンタクト層、55 リッジストライプ部、60 絶縁膜、70,71,72 p側電極、80 n側電極、90 共振器、91 第1領域、92 第2領域、95 分割領域、100 窒化物半導体レーザ素子、110,120 端面、200,300 コーティング膜。   10 substrate, 20 n-type nitride semiconductor layer, 21 n-type GaN layer, 22 n-type cladding layer, 23 n-type guide layer, 30 active layer, 31 first barrier layer, 32 well layer, 33 second barrier layer, 34 Final barrier layer, 40 p-type nitride semiconductor layer, 41 carrier block layer, 42 p-type guide layer, 43 p-type cladding layer, 44 p-type contact layer, 55 ridge stripe portion, 60 insulating film, 70, 71, 72 p Side electrode, 80 n side electrode, 90 resonator, 91 first region, 92 second region, 95 divided region, 100 nitride semiconductor laser element, 110, 120 end face, 200, 300 coating film.

Claims (18)

基板上に少なくともn型半導体層と活性層とp型半導体層とが積層されており、
前記n型半導体層または前記基板に接触するn側電極と、前記p型半導体層または前記基板に接触するp側電極と、共振器とを備え、
前記p側電極および前記n側電極の少なくとも一方は、前記共振器の長手方向に対して交差する分割領域によって電気的に2領域以上に分離されており、
前記活性層は、その少なくとも一部において、前記n型半導体層と前記p型半導体層とのpn接合による第1内部電界の方向と同じ方向に、前記第1内部電界とは異なる種の第2内部電界が発生している、半導体レーザ素子。
At least an n-type semiconductor layer, an active layer, and a p-type semiconductor layer are stacked on the substrate,
An n-side electrode in contact with the n-type semiconductor layer or the substrate, a p-side electrode in contact with the p-type semiconductor layer or the substrate, and a resonator,
At least one of the p-side electrode and the n-side electrode is electrically separated into two or more regions by a divided region that intersects the longitudinal direction of the resonator,
At least a part of the active layer has a second kind of second electrode different from the first internal electric field in the same direction as the direction of the first internal electric field by the pn junction between the n-type semiconductor layer and the p-type semiconductor layer. A semiconductor laser element in which an internal electric field is generated.
前記活性層は、1または複数の井戸層と1または複数の障壁層とを有する量子井戸構造または多重量子井戸構造を有しており、その井戸層において、前記n型半導体層と前記p型半導体層とのpn接合による第1内部電界の方向と同じ方向に、前記第1内部電界とは異なる種の第2内部電界が発生している、請求項1に記載の半導体レーザ素子。   The active layer has a quantum well structure or a multiple quantum well structure having one or a plurality of well layers and one or a plurality of barrier layers, and the n-type semiconductor layer and the p-type semiconductor in the well layer. 2. The semiconductor laser device according to claim 1, wherein a second internal electric field different from the first internal electric field is generated in the same direction as the direction of the first internal electric field due to a pn junction with the layer. 前記第2内部電界は、格子歪みに起因するピエゾ電界である、請求項1または2に記載の半導体レーザ素子。   The semiconductor laser device according to claim 1, wherein the second internal electric field is a piezo electric field caused by lattice distortion. 前記活性層は、ウルツ鉱型結晶構造を有する窒化物半導体結晶により構成され、
前記n型半導体層は、前記活性層の[000+1]方向に位置し、
前記p型半導体層は、前記活性層の[000−1]方向に位置する、請求項1〜3のいずれかに記載の半導体レーザ素子。
The active layer is composed of a nitride semiconductor crystal having a wurtzite crystal structure,
The n-type semiconductor layer is located in the [000 + 1] direction of the active layer,
The semiconductor laser device according to claim 1, wherein the p-type semiconductor layer is located in a [000-1] direction of the active layer.
前記n型半導体層と前記p型半導体層とは、それぞれ窒化物半導体層である、請求項1〜4のいずれかに記載の半導体レーザ素子。   5. The semiconductor laser device according to claim 1, wherein each of the n-type semiconductor layer and the p-type semiconductor layer is a nitride semiconductor layer. 前記窒化物半導体層は、それぞれウルツ鉱型結晶構造を有する窒化物半導体結晶により構成される、請求項5に記載の半導体レーザ素子。   6. The semiconductor laser device according to claim 5, wherein each of the nitride semiconductor layers is composed of a nitride semiconductor crystal having a wurtzite crystal structure. 前記基板は、窒化物半導体結晶である、請求項1〜6のいずれかに記載の半導体レーザ素子。   The semiconductor laser device according to claim 1, wherein the substrate is a nitride semiconductor crystal. 前記窒化物半導体結晶は、ウルツ鉱型結晶構造を有する、請求項7に記載の半導体レーザ素子。   The semiconductor laser device according to claim 7, wherein the nitride semiconductor crystal has a wurtzite crystal structure. 前記窒化物半導体結晶は、GaNである、請求項7または8に記載の半導体レーザ素子。   The semiconductor laser device according to claim 7, wherein the nitride semiconductor crystal is GaN. 前記活性層は、圧縮歪みを受けたInGaNである、請求項1〜9のいずれかに記載の半導体レーザ素子。   The semiconductor laser device according to claim 1, wherein the active layer is InGaN subjected to compressive strain. 前記活性層は、その上面が(000−1)面であって、
前記p型半導体層は、前記活性層の[000−1]方向に位置する、請求項4〜10のいずれかに記載の半導体レーザ素子。
The active layer has an upper surface of (000-1) plane,
The semiconductor laser device according to claim 4, wherein the p-type semiconductor layer is located in a [000-1] direction of the active layer.
前記活性層は、その上面が(000+1)面であって、
前記p型半導体層は、前記活性層の[000−1]方向に位置する、請求項4〜10のいずれかに記載の半導体レーザ素子。
The active layer has an upper surface of (000 + 1) plane,
The semiconductor laser device according to claim 4, wherein the p-type semiconductor layer is located in a [000-1] direction of the active layer.
前記n型半導体層と前記p型半導体層とは、それぞれ活性層と同じ結晶方位を有している、請求項4〜12のいずれかに記載の半導体レーザ素子。   The semiconductor laser device according to claim 4, wherein the n-type semiconductor layer and the p-type semiconductor layer each have the same crystal orientation as that of the active layer. 前記基板は、活性層と同じ結晶方位を有している、請求項8〜13のいずれかに記載の半導体レーザ素子。   The semiconductor laser device according to claim 8, wherein the substrate has the same crystal orientation as that of the active layer. 前記半導体レーザ素子は、自励発振特性を備える、請求項1〜14のいずれかに記載の半導体レーザ素子。   The semiconductor laser device according to claim 1, wherein the semiconductor laser device has self-oscillation characteristics. 前記分割領域によって分離された少なくとも1領域の電極は、該電極の反対側の電極との間で短絡されることにより短絡領域を形成するとともに、該短絡された電極以外の少なくとも1領域の電極は、該電極の反対側の電極との間で短絡されていない非短絡領域を形成する、請求項1に記載の半導体レーザ素子。   At least one region of electrodes separated by the divided region is short-circuited with an electrode on the opposite side of the electrode to form a short-circuit region, and at least one region of electrodes other than the short-circuited electrode is 2. The semiconductor laser device according to claim 1, wherein a non-short-circuit region that is not short-circuited with an electrode opposite to the electrode is formed. 請求項1に記載の半導体レーザ素子を光源として用いた光ディスク装置。   An optical disk apparatus using the semiconductor laser element according to claim 1 as a light source. 請求項1に記載の半導体レーザ素子を用いた画像表示装置。   An image display device using the semiconductor laser element according to claim 1.
JP2009173146A 2009-07-24 2009-07-24 Semiconductor laser element Pending JP2011029381A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009173146A JP2011029381A (en) 2009-07-24 2009-07-24 Semiconductor laser element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009173146A JP2011029381A (en) 2009-07-24 2009-07-24 Semiconductor laser element

Publications (1)

Publication Number Publication Date
JP2011029381A true JP2011029381A (en) 2011-02-10

Family

ID=43637793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009173146A Pending JP2011029381A (en) 2009-07-24 2009-07-24 Semiconductor laser element

Country Status (1)

Country Link
JP (1) JP2011029381A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013522903A (en) * 2010-03-15 2013-06-13 ユーリ、ゲオールギエビッチ、シュレター Light emitting device with heterogeneous interface

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133437A (en) * 2002-09-17 2004-04-30 Nippon Telegr & Teleph Corp <Ntt> Semiconductor optical modulator and laser with optical modulator
JP2004186678A (en) * 2002-11-20 2004-07-02 Sharp Corp Nitride semiconductor light-emitting device
WO2006093134A1 (en) * 2005-03-01 2006-09-08 Matsushita Electric Industrial Co., Ltd. Light source device for display device, display device and method for adjusting image of display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133437A (en) * 2002-09-17 2004-04-30 Nippon Telegr & Teleph Corp <Ntt> Semiconductor optical modulator and laser with optical modulator
JP2004186678A (en) * 2002-11-20 2004-07-02 Sharp Corp Nitride semiconductor light-emitting device
WO2006093134A1 (en) * 2005-03-01 2006-09-08 Matsushita Electric Industrial Co., Ltd. Light source device for display device, display device and method for adjusting image of display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013522903A (en) * 2010-03-15 2013-06-13 ユーリ、ゲオールギエビッチ、シュレター Light emitting device with heterogeneous interface

Similar Documents

Publication Publication Date Title
US7279751B2 (en) Semiconductor laser device and manufacturing method thereof
JP4830315B2 (en) Semiconductor laser element
JP4446315B2 (en) Nitride semiconductor laser device manufacturing method
US20070274360A1 (en) Semiconductor laser element and semiconductor laser device
JP2007266574A (en) Semiconductor laser element, and manufacturing method of semiconductor laser element
JP4621791B2 (en) Nitride semiconductor laser device
US20090168827A1 (en) Nitride semiconductor laser chip and method of fabricating same
JP2012009650A (en) Nitride semiconductor laser element and method of manufacturing the same
US9368940B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2011228570A (en) Semiconductor laser and method for manufacturing the same
US8406264B2 (en) Nitride semiconductor laser element
KR101136239B1 (en) Method Of Fabricating Laser Diode
JP2011238749A (en) Nitride semiconductor laser element, and optical disk device and image display device using the same
JP2011228350A (en) Nitride semiconductor laser device and method of manufacturing the same, optical disk unit, and image display unit
JP2011023406A (en) Nitride semiconductor laser element
JP2011029381A (en) Semiconductor laser element
JP2011044648A (en) Nitride semiconductor laser device and method of manufacturing the same
JP5079613B2 (en) Nitride-based semiconductor laser device and manufacturing method thereof
JP2005175450A (en) Compound semiconductor device, manufacturing method therefor, and optical disk apparatus equipped with this compound semiconductor device
JPH11312841A (en) Nitride semiconductor laser element
JP3278108B2 (en) Method for manufacturing nitride semiconductor laser element
JP2011054834A (en) Nitride semiconductor laser element
JP4425948B2 (en) Nitride semiconductor laser
JP2010114202A (en) Semiconductor laser element
JP2010267735A (en) Nitride semiconductor laser element, optical disk device, and image display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108