JP2011027621A - Clocking circuit - Google Patents
Clocking circuit Download PDFInfo
- Publication number
- JP2011027621A JP2011027621A JP2009175366A JP2009175366A JP2011027621A JP 2011027621 A JP2011027621 A JP 2011027621A JP 2009175366 A JP2009175366 A JP 2009175366A JP 2009175366 A JP2009175366 A JP 2009175366A JP 2011027621 A JP2011027621 A JP 2011027621A
- Authority
- JP
- Japan
- Prior art keywords
- analog signal
- pulse
- signal
- voltage value
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、パルスレーダやレーザー距離計などに利用される時間測定回路に関するものであり、特に、TAC(Time to Amplitude Converter)方式とクロックカウント方式を併用した時間測定回路に関する。 The present invention relates to a time measurement circuit used for a pulse radar, a laser rangefinder, and the like, and more particularly to a time measurement circuit using both a TAC (Time to Amplitude Converter) method and a clock count method.
従来パルスレーダ等のレーダシステムでターゲットまでの距離計測を行う場合、第一の方式として、TAC方式が知られている。このTAC方式は、パルスレーダからターゲットに向けてパルスを照射するとともに、時間とともに振幅が増大するアナログ信号を発生させる。そして、ターゲットによって反射、もしくは散乱されたパルスが、レーダに帰還するまでの変化量を求めることにより、時間を計測する。 When measuring a distance to a target with a radar system such as a conventional pulse radar, the TAC method is known as the first method. This TAC system irradiates a pulse from a pulse radar toward a target, and generates an analog signal whose amplitude increases with time. Then, the time is measured by obtaining the amount of change until the pulse reflected or scattered by the target returns to the radar.
図5は、従来のTAC方式で用いられるアナログ電圧発生回路の例示図である。このアナログ電圧発生回路は、電流源111、容量112、スイッチ113、114、および出力端子115を備えている。スイッチ113は、電流源111と容量112との間に直列に接続されている。一方、スイッチ114は、容量112に並列に接続されている。
FIG. 5 is an exemplary diagram of an analog voltage generation circuit used in the conventional TAC method. This analog voltage generation circuit includes a
スイッチ113がオンし、スイッチ114がオフすると、電流源111から容量112に電荷が供給され、容量112の電極間電圧が増加する。ここで、電流源111を定電流源とすると、時間に対して一定の割合で電荷が供給されるため、出力端子115からは、時間に対して一定の割合で電圧が増加するランプ電圧が出力されることとなる。TAC方式では、出力電圧から経過時間を知ることができる。
When the
また、第二の方式として、クロックカウント方式が知られている。このクロックカウント方式は、パルスレーダからターゲットに向けてパルスを照射するとともに、クロック信号を発生させ、パルスがレーダによって帰還するまでの間、クロックをカウントすることにより時間計測を行う。 As a second method, a clock count method is known. In this clock count method, a pulse is emitted from a pulse radar toward a target, a clock signal is generated, and time is measured by counting the clock until the pulse is fed back by the radar.
また、第三の方式として、クロックの周期毎の時間をクロックカウント方式で計測し、クロック周期以下の時間をTAC方式で計測するものも知られている。このように、クロックカウント方式とTAC方式を併用することで、安価で精度の高い時間計測を行うことができる(例えば、特許文献1参照)。 As a third method, a method is also known in which the time for each clock cycle is measured by the clock count method, and the time shorter than the clock cycle is measured by the TAC method. Thus, by using the clock count method and the TAC method in combination, it is possible to perform time measurement with high accuracy at a low cost (see, for example, Patent Document 1).
しかしながら、従来技術には、以下のような課題がある。
図6は、TAC方式とクロックカウント方式を併用した従来の時間計測回路の構成図である。この時間計測回路は、アナログ信号発生部10、パルスカウンタ20、ピーク検出回路30,算定部40、信号処理部50、インバータ90、およびクロック発生回路100を備えている。また、端子として、入力端子1〜4、および出力端子5を備えている。
However, the prior art has the following problems.
FIG. 6 is a configuration diagram of a conventional time measuring circuit using both the TAC method and the clock count method. This time measurement circuit includes an analog
このような従来の時間計測回路では、クロック発生回路100から出力されるクロックパルスとインバータ90を用いて、アナログ信号発生部10内の容量16aと容量16bを交互に切り替え、クロック周期以下の時間をアナログ信号発生部10で測定する。また、クロックパルスをパルスカウンタ20でカウントすることによって、クロック周期毎の時間を測定する。そして、信号処理部50は、両者の測定結果に基づいて、ターゲットまでの距離を算出する。
In such a conventional time measuring circuit, using the clock pulse output from the
つまり、クロック信号は、アナログ信号発生部10を制御する役割と、パルスカウンタ20でカウントすることでクロック周期距離情報となる役割との2つの役割を持っている。従来の回路の場合、クロック信号を得る手段として、クロック発生部を別に設けるか(クロック発生回路100に相当)、または外部からクロックを与えるという手段がとられていた。この結果、回路規模が大きくなるという問題があった。
That is, the clock signal has two roles of controlling the analog
本発明は、前記のような課題を解決するためになされたものであり、TAC方式とクロックカウント方式を併用する時間計測回路において、クロック発生部を別途設ける必要のない、または外部からのクロックを不要とした時間計測回路を得ることを目的とする。 The present invention has been made to solve the above-described problems. In a time measurement circuit using both the TAC method and the clock count method, it is not necessary to separately provide a clock generation unit or an external clock is provided. The purpose is to obtain an unnecessary time measuring circuit.
本発明に係る時間計測回路は、入力信号の振幅の最大値を検出し、ピーク検出トリガを出力するピーク検出回路と、外部からの測定開始信号を起点として、時間経過に伴って、電圧値が所定のパターンで上昇するアナログ信号を生成し出力するアナログ信号発生部と、アナログ信号発生部から出力されるアナログ信号の電圧値をモニタし、所定電圧値を超えるごとにアナログ信号の電圧値をゼロリセットする動作を繰り返すことで、一定間隔のパルス信号を発生させるパルス発生部と、ピーク検出回路からピーク検出トリガが出力されたタイミングにおけるアナログ信号発生部から出力されるアナログ信号の電圧値と、パルス発生器から発生されたパルス信号の計数結果とに基づいて、測定開始信号を起点としてピーク検出トリガが出力されるまでの時間を算出する時間算出処理部とを備えたものである。 The time measuring circuit according to the present invention detects the maximum value of the amplitude of the input signal and outputs a peak detection trigger, and the voltage value with time elapses from the external measurement start signal. An analog signal generator that generates and outputs an analog signal that rises in a predetermined pattern, and monitors the voltage value of the analog signal output from the analog signal generator, and zeros the voltage value of the analog signal every time the predetermined voltage value is exceeded By repeating the reset operation, a pulse generator that generates pulse signals at regular intervals, the voltage value of the analog signal output from the analog signal generator at the timing when the peak detection trigger is output from the peak detection circuit, and the pulse Based on the counting result of the pulse signal generated from the generator, the peak detection trigger is output starting from the measurement start signal. It is obtained by a time calculation processing unit for calculating a time to.
本発明に係る時間計測回路によれば、電圧値が所定のパターンで上昇するアナログ信号をモニタし、所定電圧値を超えるごとにゼロリセットする動作を繰り返すことで、一定間隔のパルス信号を発生させる構成を有しており、これにより、TAC方式とクロックカウント方式を併用する時間計測回路において、クロック発生部を別途設ける必要のない、または外部からのクロックを不要とした時間計測回路を得ることができる。 According to the time measuring circuit of the present invention, an analog signal whose voltage value rises in a predetermined pattern is monitored, and a pulse signal at a constant interval is generated by repeating an operation of zero reset every time the predetermined voltage value is exceeded. Thus, in the time measuring circuit using both the TAC method and the clock counting method, it is possible to obtain a time measuring circuit that does not require a separate clock generator or does not require an external clock. it can.
以下、本発明の時間計測回路の好適な実施の形態につき図面を用いて説明する。 Hereinafter, preferred embodiments of a time measuring circuit of the present invention will be described with reference to the drawings.
実施の形態1.
図1は、本発明の実施の形態1における時間計測回路の構成図である。本実施の形態1の時間計測回路は、アナログ信号発生部10、パルスカウンタ20、ピーク検出回路30、算定部40、信号処理部50、比較器60、および参照電圧源70を備えて構成されている。また、端子として、入力端子1〜3、および出力端子5を備えている。
FIG. 1 is a configuration diagram of a time measuring circuit according to the first embodiment of the present invention. The time measurement circuit according to the first embodiment includes an analog
ここで、アナログ信号発生部10は、電流源11、スイッチ13〜15、および容量16を備えている。また、アナログ信号発生部10では、入力端子1から入力される測定開始信号により制御されるスイッチ13がオンとなり、かつスイッチ14、15、がオフのときのみ、電流源11から容量16へ電荷が供給され、電極間の電圧が上昇する。
Here, the
算定部40は、S/H(サンプル&ホールド)回路41とラッチ42からなる。そして、S/H回路41は、ピーク検出回路30が入力信号の最大値で出力するピーク検出トリガを受けて、その時刻のアナログ信号発生部10の出力電圧を保持する。また、ラッチ42は、パルスカウンタ20のカウント値を記憶する。信号処理部50は、S/H回路41の出力値およびラッチ42の出力値から距離を求め、出力端子5に出力する。
The
次に、図1に示す時間計測回路の動作を説明する。図2は、本発明の実施の形態1における時間計測回路の各部から出力される主要な信号波形のタイミングチャートである。ここでは、パルスレーダの時間計測回路として使用される状況を想定する。パルスレーダからパルスが送信されると同時に、入力端子1から入力される測定開始信号VgがLowからHighと変化し、あらかじめ決めた時間幅でHighを継続するものとする(図2(B)参照)。
Next, the operation of the time measuring circuit shown in FIG. 1 will be described. FIG. 2 is a timing chart of main signal waveforms output from each part of the time measuring circuit according to
また、測定開始信号が入力される前に、必ずリセット信号が入力端子2から入力され(図2(A)参照)、容量16の電極間の電圧を等しくするとともに、パルスカウンタ20のカウント値を0とするものとする。電流源11は、定電流源とし、アナログ信号発生部10の出力は、傾きaで時間に比例して電圧が高くなるランプ電圧(VL=at)とする(図2(C)参照)。また、参照電圧源70は、電圧値Vc(接地電圧<Vc<電源電圧)とし、比較器60は、ランプ電圧VLと参照電圧Vcとを比較して、以下に示す動作を行う(図2(D)参照)。
VL≦Vcの場合 → Lowを出力
VL>Vcの場合 → Highを出力
Further, before the measurement start signal is input, a reset signal is always input from the input terminal 2 (see FIG. 2A), the voltage between the electrodes of the
When V L ≤ V c → Outputs Low When V L > V c → Outputs High
入力端子2からリセット信号が入力され、一定期間スイッチ15がオンとなる結果として、容量16の電極間の電圧が等しくなり、比較器60は、Lowを出力するため、スイッチ14は、オフとなる。また、パルスカウンタのカウント値は、リセット信号の入力に伴って0となる(図2(E)参照)。
As a result of the reset signal being input from the
パルスレーダからパルスが送信されると同時に、測定開始信号がHighとなり、スイッチ13がオンとなるのと同時に、容量16の電極間の電圧が時間に対し一定の傾きaで上昇する(図2(B)、(C)参照)。時間Vc/a後、ランプ電圧VLは、参照電圧Vcと等しくなり、その直後、比較器60は、Highを出力する(図2(D)参照)。
At the same time as the pulse is transmitted from the pulse radar, the measurement start signal becomes High and the
この瞬間に、パルスカウンタの出力は1となり(図2(E)参照)、また、容量16の電極間電圧は同値となり、この結果、比較器60の出力はLowとなる(図2(D)参照)。このように、比較器60は、ランプ電圧VLが参照電圧Vcより大きくなった瞬間に、容量16の電極間電圧を等しくするという動作を繰り返し、一定間隔でパルスを出力することとなる(図2(D)参照)。一方、パルスカウンタ20は、比較器60がHighを出力した回数をカウントする(図2(E)参照)。
At this moment, the output of the pulse counter becomes 1 (see FIG. 2E), and the voltage between the electrodes of the
今、測定開始信号がHighとなった時間からT1(2Vc/a<T1<3Vc/a)過ぎた時刻に、ターゲットから反射されたパルスがパルスレーダに帰還し、入力端子3に入力されたとする(図2(F)参照)。この場合、ピーク検出回路30は、入力の最大値となるところでトリガを出力し、このトリガは、算定部40のS/H回路41とラッチ42に入力される。S/H回路41は、トリガの入力された時刻のアナログ信号発生部10の出力電圧を保持するので、S/H回路41の出力電圧V1は、a(T12−Vc/a)となる(図2(G)参照)。また、図2に示した例では、ラッチ42の出力は、2となる(図2(H)参照)。
Now, the measurement start signal time becomes High in T1 (2V c / a <T1 <3V c / a) only the time, the pulse reflected from the target is fed back to the pulse radar, is input to the input terminal 3 (See FIG. 2F). In this case, the
信号処理部50では、算定部40内のS/H回路41の出力電圧と、ラッチ42の出力値とから、以下の式を解くことにより、発射したパルスがレーダに帰還するまでの時間Tと、レーダからターゲットまでの距離Lを算出する。ここで、Cは光速である。
T=((ラッチ出力×(Vc/a))+S/H回路41の出力電圧)/a
L=(C×T)/2a
The
T = ((Latch output × (V c / a)) + S /
L = (C × T) / 2a
このように、アナログ信号発生部10内の容量を、比較器60を用いてリセットし、また、リセットした回数をカウントすることで、クロック信号と同様の機能をもつ信号を発生させることが可能となる。従来の回路では、別途クロック発生部を設ける必要や外部クロック信号を入力する必要があり、このようなクロック発生部は、振動子や発振器、分周器といった回路から構成されていた。これに対して、本発明によれば、アナログ信号発生部に比較器単体を追加することで、従来のものと同様の効果が得られるため、回路を小規模化することが可能となる。
In this way, it is possible to generate a signal having the same function as the clock signal by resetting the capacity in the analog
以上のように、実施の形態1によれば、電圧値が所定のパターンで上昇するアナログ信号をモニタし、所定電圧値を超えるごとにゼロリセットする動作を繰り返すことで、一定間隔のパルス信号を発生させることができ、クロック信号と同様の機能をもつ信号を発生させることが可能となる。この結果、クロック発生回路が不要となり、時間計測回路の小型化および低価格化を実現できる。 As described above, according to the first embodiment, an analog signal whose voltage value rises in a predetermined pattern is monitored, and by repeating the operation of resetting to zero every time the predetermined voltage value is exceeded, a pulse signal at a constant interval is obtained. It is possible to generate a signal having the same function as the clock signal. As a result, the clock generation circuit becomes unnecessary, and the time measurement circuit can be reduced in size and price.
実施の形態2.
図3は、本発明の実施の形態2における時間計測回路の構成図である。本実施の形態2の時間計測回路は、アナログ信号発生部10、パルスカウンタ20、ピーク検出回路30、算定部40、信号処理部50、2つの比較器60a、60b、参照電圧源70、演算部80、およびインバータ90を備えて構成されている。また、端子として、入力端子1〜3、および出力端子5を備えている。
FIG. 3 is a configuration diagram of a time measuring circuit according to the second embodiment of the present invention. The time measurement circuit of the second embodiment includes an analog
先の実施の形態1における図1の構成と比較すると、本実施の形態2における図3の構成は、演算部80およびインバータ90をさらに備えているとともに、比較器が2台で構成され、さらに、アナログ信号発生部10の内部構成が異なっている。そこで、このような異なる構成を中心に、以下に説明する。
Compared with the configuration of FIG. 1 in the first embodiment, the configuration of FIG. 3 in the second embodiment further includes an
本実施の形態2におけるアナログ信号発生部10は、電流源11、スイッチ12、13、14a、14b、15a、15b、および容量16a、16bを備えている。このように、本実施の形態2における時間測定回路は、アナログ信号発生部10内に2つの容量16a、16bを設けている。そして、2つの容量16a、16bは、スイッチ12を切り替えることにより、スイッチ13を介して電流源11と切り替え接続される。
The analog
また、アナログ信号発生部10では、入力端子1から入力される測定開始信号により制御されるスイッチ13がオンとなり、かつスイッチ14a、14b、15a、15bがオフのときのみ、スイッチ12の切替状態に応じて、電流源11から容量16aまたは容量16bのいずれかへ電荷が供給され、電極間の電圧が上昇する。
Further, in the
また、容量16a、16bの出力のそれぞれは、比較器60a、60bに接続されている。そして、比較器60a、60bの出力は、演算部80に接続されており、この演算部80からの出力により、容量16a、16bに蓄えられる電圧が制御されることとなる。ここで、演算部80は、2つの1ビットパルスカウンタ81a、81、および排他的論理和素子82で構成されている。
The outputs of the
図4は、本発明の実施の形態2における時間計測回路の各部から出力される主要な信号波形のタイミングチャートである。そこで、図4のタイミングチャートを参照しながら、本実施の形態2における図3の時間計測回路の動作について説明する。 FIG. 4 is a timing chart of main signal waveforms output from each part of the time measuring circuit according to the second embodiment of the present invention. Therefore, the operation of the time measuring circuit of FIG. 3 in the second embodiment will be described with reference to the timing chart of FIG.
パルスレーダからパルスが送信されると同時に、測定開始信号がHighとなり(図4(B)参照)、スイッチ13がオンとなるのと同時に、容量16aの電極間の電圧が時間に対し一定の傾きaで上昇する(図4(C)参照)。その後、容量16aの電極間の電圧がVcに達するとともに比較器60aは比較トリガを出力する(図4(D)参照)。
At the same time as the pulse is transmitted from the pulse radar, the measurement start signal becomes High (see FIG. 4B), and at the same time as the
その瞬間に、1ビットパルスカウンタ81aの出力はHighとなり(図4(E)参照)、排他的論理和素子82は1ビットパルスカウンタ81aの出力Highと1ビットパルスカウンタ81bの出力Lowから、Highを出力する。演算部80の出力がHighとなったため(図4(I)参照)、スイッチ14aはオンとなり、容量16aの電極間の電圧は等しくなると共に、スイッチ14bはオフとなり、容量16b間の電極間の電圧が時間に対して一定の傾きaで上昇する(図4(F)参照)。容量16bの電極間の電圧がVcに達するとともに比較器60bは比較トリガを出力する(図4(G)参照)。
At that moment, the output of the 1-
その瞬間に、1ビットパルスカウンタ81bの出力はHighとなり(図4(H)参照)、排他的論理和素子82の出力もLowとなる。演算部80の出力がLowとなったため(図4(I)参照)、スイッチ14bはオンとなり、容量16bの電極間の電圧は等しくなると共に、スイッチ14aはオフとなるため容量16a間の電極間の電圧が時間に対して一定の傾きaで上昇する(図4(C)参照)。このように、容量16a、16bが交互に充電と放電を繰り返すと共に、比較器60a、60bはそれぞれ接続された容量16aと16bの電圧をモニタし、あらかじめ設定された電圧Vcに達するとそれらの電極間の電圧をリセットする。
At that moment, the output of the 1-
演算部80は、比較器出力から容量を交互に切り替えるための制御信号を生成するという動作をおこなう(図4(I)参照)。なお、ターゲットから反射されたパルスがパルスレーダに帰還した後のピーク検出回路30と算定部40の動作と、その後の信号処理部50の処理は、図1と同様となる(図4(J)〜(M)参照)。
The
図3、図4に示す回路構成を用いることで、実際の回路において図1中の容量16の電極間電圧をリセットする際の放電時間の影響を排除することが可能となる。このため、リセット直後の測定精度の劣化を防ぐことが可能となり、かつ、別途クロック発生部を設ける必要や外部クロック信号を入力する必要なくなるため、回路を小規模化することが可能となる。
By using the circuit configuration shown in FIGS. 3 and 4, it is possible to eliminate the influence of the discharge time when resetting the interelectrode voltage of the
以上のように、実施の形態2によれば、電圧値が所定のパターンで上昇するアナログ信号をモニタし、所定電圧値を超えるごとにゼロリセットする動作を繰り返すことで、一定間隔のパルス信号を発生させることができる。この結果、先の実施の形態1と同様に、クロック発生回路が不要となり、時間計測回路の小型化および低価格化を実現できる。 As described above, according to the second embodiment, an analog signal whose voltage value rises in a predetermined pattern is monitored, and by repeating the operation of resetting to zero every time the predetermined voltage value is exceeded, a pulse signal at a constant interval is obtained. Can be generated. As a result, as in the first embodiment, the clock generation circuit is unnecessary, and the time measurement circuit can be reduced in size and price.
さらに、本実施の形態2では、2つの比較器と2つの容量を備えるとともに、それぞれの比較器出力から容量を交互に切り替えるための制御信号を生成する演算部を備えている。換言すると、実質的には、アナログ信号発生部、比較器、およびパルスカウンタからなる系統を2系統有していることとなり、各系統を交互に動作させることが可能となる。この結果、先の実施の形態1のように、1つの容量の電極間電圧をリセットする際の放電時間の影響を排除することができ、リセット直後の測定精度の劣化を防ぐことが可能となる。 Further, in the second embodiment, two comparators and two capacitors are provided, and an arithmetic unit that generates a control signal for alternately switching the capacitors from the respective comparator outputs is provided. In other words, there are substantially two systems including an analog signal generator, a comparator, and a pulse counter, and each system can be operated alternately. As a result, as in the first embodiment, it is possible to eliminate the influence of the discharge time when resetting the interelectrode voltage of one capacitor, and it is possible to prevent deterioration in measurement accuracy immediately after resetting. .
なお、上述した実施の形態では、本発明の時間計測回路をパルスレーダに組み込んで利用する場合について説明した。しかしながら、本発明の時間測定回路は、パルスレーダに限らず、他の測定装置などの任意の電子装置内に組み込んで利用することができる。 In the above-described embodiment, the case where the time measurement circuit of the present invention is incorporated in a pulse radar has been described. However, the time measuring circuit of the present invention is not limited to the pulse radar and can be used by being incorporated in an arbitrary electronic device such as another measuring device.
また、上述した実施の形態では、アナログ信号発生部として、電流源と容量を用いたランプ電圧回路の例に、時間経過とともに上昇するアナログ信号を出力する場合を説明した。しかしながら、時間経過とともに上昇するアナログ信号を出力するために、ランプ波形の代わりに、正弦波や三角波などを用いることも可能である。 In the above-described embodiment, the case where an analog signal that rises with time has been described as an example of a ramp voltage circuit using a current source and a capacitor as the analog signal generator. However, in order to output an analog signal that rises with time, a sine wave or a triangular wave can be used instead of the ramp waveform.
1〜3 入力端子、5 出力端子、10 アナログ信号発生部、11 電流源、12、13、14、14a、14b、15、15a、15b スイッチ、16、16a、16b 容量、20 パルスカウンタ、30 ピーク検出回路、40 算定部、41 サンプル&ホールド回路、42 ラッチ、50 信号処理部、60、60a、60b 比較器(パルス発生部)、70 参照電圧源、80 演算部、81a、81b 1ビットパルスカウンタ、82 排他的論理和素子、90 インバータ。 1 to 3 input terminals, 5 output terminals, 10 analog signal generator, 11 current source, 12, 13, 14, 14a, 14b, 15, 15a, 15b switch, 16, 16a, 16b capacity, 20 pulse counter, 30 peak Detection circuit, 40 calculation unit, 41 sample and hold circuit, 42 latch, 50 signal processing unit, 60, 60a, 60b comparator (pulse generation unit), 70 reference voltage source, 80 calculation unit, 81a, 81b 1-bit pulse counter , 82 Exclusive OR element, 90 Inverter.
Claims (3)
外部からの測定開始信号を起点として、時間経過に伴って、電圧値が所定のパターンで上昇するアナログ信号を生成し出力するアナログ信号発生部と、
前記アナログ信号発生部から出力される前記アナログ信号の電圧値をモニタし、所定電圧値を超えるごとに前記アナログ信号の電圧値をゼロリセットする動作を繰り返すことで、一定間隔のパルス信号を発生させるパルス発生部と、
前記ピーク検出回路から前記ピーク検出トリガが出力されたタイミングにおける前記アナログ信号発生部から出力される前記アナログ信号の電圧値と、前記パルス発生器から発生された前記パルス信号の計数結果とに基づいて、前記測定開始信号を起点として前記ピーク検出トリガが出力されるまでの時間を算出する時間算出処理部と
を備えたことを特徴とする時間計測回路。 A peak detection circuit that detects the maximum amplitude of the input signal and outputs a peak detection trigger;
An analog signal generator that generates and outputs an analog signal whose voltage value rises in a predetermined pattern as time elapses, starting from a measurement start signal from the outside,
By monitoring the voltage value of the analog signal output from the analog signal generator and repeating the operation of resetting the voltage value of the analog signal to zero every time a predetermined voltage value is exceeded, a pulse signal is generated at regular intervals. A pulse generator;
Based on the voltage value of the analog signal output from the analog signal generator at the timing when the peak detection trigger is output from the peak detection circuit, and the count result of the pulse signal generated from the pulse generator A time calculation processing unit for calculating a time until the peak detection trigger is output from the measurement start signal as a starting point.
前記ピーク検出器は、発射した前記パルスが前記ターゲットによって反射もしくは散乱されて帰還する信号を前記入力信号として読み込み、前記入力信号の振幅の最大値を検出し、ピーク検出トリガを出力し、
前記アナログ信号発生部は、前記パルスを前記ターゲットに対して発射したタイミングを前記測定開始信号とし、時間経過に伴って、電圧値が所定のパターンで上昇するアナログ信号を生成し出力し、
前記パルス発生部は、前記アナログ信号発生部から出力される前記アナログ信号の電圧値と、前記所定電圧値とを比較し、前記アナログ信号が前記所定電圧値よりも大きくなった場合にリセット信号を出力し、前記リセット信号により前記アナログ信号発生部で生成される前記アナログ信号の電圧値をゼロリセットさせる比較器で構成され、
前記時間算出処理部は、
前記パルスを前記ターゲットに対して発射したタイミングでカウンタをクリアし、前記比較器から出力される前記リセット信号の回数をカウントするパルスカウンタと、
前記ピーク検出回路から前記ピーク検出トリガが出力されたタイミングにおける前記アナログ信号発生部から出力される前記アナログ信号の電圧値と、前記パルスカウンタによるカウント値とに基づいて、発射した前記パルスが前記ターゲットによって反射もしくは散乱されて帰還するまでの時間を算出する信号処理部と
を有する
ことを特徴とする時間計測回路。 The time measurement circuit according to claim 1, wherein the time until the emitted pulse is reflected or scattered by the target and returned is measured and the distance to the target is measured.
The peak detector reads, as the input signal, a signal in which the emitted pulse is reflected or scattered by the target and returns, and detects a maximum value of the amplitude of the input signal, and outputs a peak detection trigger.
The analog signal generation unit uses the timing at which the pulse is emitted to the target as the measurement start signal, and generates and outputs an analog signal in which the voltage value rises in a predetermined pattern with time,
The pulse generator compares the voltage value of the analog signal output from the analog signal generator with the predetermined voltage value, and outputs a reset signal when the analog signal becomes larger than the predetermined voltage value. And a comparator configured to zero-reset the voltage value of the analog signal generated by the analog signal generator by the reset signal,
The time calculation processing unit
A pulse counter that clears the counter at the timing of firing the pulse to the target, and counts the number of reset signals output from the comparator;
Based on the voltage value of the analog signal output from the analog signal generation unit at the timing when the peak detection trigger is output from the peak detection circuit and the count value by the pulse counter, the emitted pulse is the target And a signal processing unit for calculating a time until it returns after being reflected or scattered by the time measurement circuit.
前記アナログ信号発生部、前記比較器、および前記パルスカウンタからなる系統を2系統有し、
それぞれの系統の比較器からの出力に基づいて、それぞれの系統のアナログ信号発生部を交互に動作させるように制御する演算部をさらに備え、
前記信号処理部は、前記2系統から交互に出力される信号に基づいて、発射した前記パルスが前記ターゲットによって反射もしくは散乱されて帰還するまでの時間を算出する
ことを特徴とする時間計測回路。 The time measuring circuit according to claim 2,
2 systems comprising the analog signal generator, the comparator, and the pulse counter,
Based on the output from the comparator of each system, further comprising an arithmetic unit that controls the analog signal generation unit of each system to operate alternately,
The signal processing unit calculates a time until the emitted pulse is reflected or scattered by the target and returns based on signals alternately output from the two systems.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009175366A JP5213808B2 (en) | 2009-07-28 | 2009-07-28 | Time measurement circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009175366A JP5213808B2 (en) | 2009-07-28 | 2009-07-28 | Time measurement circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011027621A true JP2011027621A (en) | 2011-02-10 |
JP5213808B2 JP5213808B2 (en) | 2013-06-19 |
Family
ID=43636534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009175366A Expired - Fee Related JP5213808B2 (en) | 2009-07-28 | 2009-07-28 | Time measurement circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5213808B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102497180A (en) * | 2011-11-28 | 2012-06-13 | 苏州生物医学工程技术研究所 | Emergency stop status releasing reset control circuit |
CN112147594A (en) * | 2020-09-27 | 2020-12-29 | 贵州航天电子科技有限公司 | Circuit and method for directional laser fuse signal processing |
WO2022030063A1 (en) * | 2020-08-06 | 2022-02-10 | 浜松ホトニクス株式会社 | Time measurement device, fluorescence lifetime measurement device, and time measurement method |
CN112147594B (en) * | 2020-09-27 | 2024-04-19 | 贵州航天电子科技有限公司 | Circuit and method for processing directional laser fuze signal |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5997077A (en) * | 1982-11-25 | 1984-06-04 | Horiba Ltd | Time-voltage converter |
JPH05297129A (en) * | 1992-04-21 | 1993-11-12 | Clarion Co Ltd | Distance measuring device |
JPH11166831A (en) * | 1997-12-04 | 1999-06-22 | Nikon Corp | Laser surveying system |
JP2000227483A (en) * | 1999-02-08 | 2000-08-15 | Koden Electronics Co Ltd | Time measuring circuit |
JP2008002811A (en) * | 2006-06-20 | 2008-01-10 | Daido Signal Co Ltd | Pulse radar system for measuring short distance |
-
2009
- 2009-07-28 JP JP2009175366A patent/JP5213808B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5997077A (en) * | 1982-11-25 | 1984-06-04 | Horiba Ltd | Time-voltage converter |
JPH05297129A (en) * | 1992-04-21 | 1993-11-12 | Clarion Co Ltd | Distance measuring device |
JPH11166831A (en) * | 1997-12-04 | 1999-06-22 | Nikon Corp | Laser surveying system |
JP2000227483A (en) * | 1999-02-08 | 2000-08-15 | Koden Electronics Co Ltd | Time measuring circuit |
JP2008002811A (en) * | 2006-06-20 | 2008-01-10 | Daido Signal Co Ltd | Pulse radar system for measuring short distance |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102497180A (en) * | 2011-11-28 | 2012-06-13 | 苏州生物医学工程技术研究所 | Emergency stop status releasing reset control circuit |
WO2022030063A1 (en) * | 2020-08-06 | 2022-02-10 | 浜松ホトニクス株式会社 | Time measurement device, fluorescence lifetime measurement device, and time measurement method |
CN112147594A (en) * | 2020-09-27 | 2020-12-29 | 贵州航天电子科技有限公司 | Circuit and method for directional laser fuse signal processing |
CN112147594B (en) * | 2020-09-27 | 2024-04-19 | 贵州航天电子科技有限公司 | Circuit and method for processing directional laser fuze signal |
Also Published As
Publication number | Publication date |
---|---|
JP5213808B2 (en) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6508773B2 (en) | Flame detection system | |
US10415829B2 (en) | Flame detecting system | |
JP2014112052A5 (en) | ||
US20150331019A1 (en) | Current measurement device | |
JP5213808B2 (en) | Time measurement circuit | |
JP6508771B2 (en) | Flame detection system | |
US20130182815A1 (en) | Method and arrangement for frequency determination | |
US6462553B1 (en) | Device and method for converting a charge-flow into a frequency signal | |
CN102138078B (en) | For measuring the device of at least one value of the voltage on electronic component | |
RU2603937C1 (en) | Microcontroller measuring converter for resistive and capacitive sensors with transmission of conversion result over radio channel | |
KR100632864B1 (en) | Method and IC for detecting variation of capacitance | |
KR101388125B1 (en) | Pulse width control signal generation circuit, power conversion control circuit, and power conversion control lsi | |
KR101850284B1 (en) | Flame sensing system and sensing method therefor | |
US9383726B2 (en) | Physical quantity measuring apparatus and physical quantity measuring method | |
CN105636316A (en) | Driver controller with internally calculated average output current | |
JP2014085171A5 (en) | ||
JPH0792280A (en) | Time measuring apparatus | |
RU2013118132A (en) | METHOD FOR PREVENTING FIRE FROM SPARK IN ELECTRIC NETWORK OR ELECTRICAL INSTALLATION AND DEVICE FOR ITS IMPLEMENTATION | |
JP6173106B2 (en) | Frequency detector | |
JP5660000B2 (en) | Frequency measuring device | |
JP4675673B2 (en) | Meter | |
JP2005106637A (en) | Timing-measuring device | |
RU2179322C1 (en) | Meter of residual voltage across reservoir capacitor in capacitive ignition systems | |
JP2000228300A (en) | Pulse beam current measuring device | |
US20150301628A1 (en) | Circuit of frequency counter and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5213808 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |