JP2011023418A - 半導体光検出素子及び半導体光検出素子の製造方法 - Google Patents

Abstract

【課題】光検出感度を向上することが可能な半導体光検出素子及び半導体光検出素子の製造方法を提供すること。
【解決手段】フォトダイオードアレイＰＤＡ１は、第１導電型の半導体からなり、互いに対向する第１主面１ａ及び第２主面１ｂを有すると共に第１主面１ａ側に第２導電型の複数の半導体領域３がアレイ状に形成されたシリコン基板１を備えている。シリコン基板１には、第２主面１ｂ側にシリコン基板１よりも高い不純物濃度を有する第１導電型のアキュムレーション層１０が形成されていると共に、第２主面１ｂにおける少なくとも第２導電型の複数の半導体領域３の間の領域に対向する第１の領域１ｂ_１に不規則な凹凸１１が形成されている。シリコン基板１の第２主面１ｂにおける第１の領域１ｂ_１は、光学的に露出している。
【選択図】図１０

Description

本発明は、半導体光検出素子及び半導体光検出素子の製造方法に関する。

近赤外の波長帯域に高い分光感度特性を有する半導体光検出素子として、化合物半導体を用いたフォトダイオードが知られている（例えば、特許文献１参照）。特許文献１に記載されたフォトダイオードでは、ＩｎＧａＡｓＮ、ＩｎＧａＡｓＮＳｂ、及びＩｎＧａＡｓＮＰのいずれかからなる第１受光層と、第１受光層の吸収端より長波長の吸収端を有し、量子井戸構造からなる第２受光層と、を備えている。また、特許文献１には、上記一つのフォトダイオードを基本単位（画素）として、複数の画素がアレイ状に配列されたフォトダイオードアレイも開示されている。

特開２００８−１５３３１１号公報

しかしながら、複数の画素がアレイ状に配列されたフォトダイオードアレイでは、画素間に入射した光は検出され難く、光検出感度は低くなる懼れがある。

本発明は、光検出感度を向上することが可能な半導体光検出素子及び半導体光検出素子の製造方法を提供することを目的とする。

本発明に係る半導体光検出素子は、第１導電型の半導体領域と第２導電型の半導体領域とで形成され且つアレイ状に配置された複数のｐｎ接合を有するシリコン基板を備え、シリコン基板には、該シリコン基板の一の主面側に第１導電型のアキュムレーション層が形成されていると共に、一の主面における少なくとも複数のｐｎ接合の間の領域に対向する第１の領域に不規則な凹凸が形成されており、シリコン基板の一の主面における第１の領域は、光学的に露出していることを特徴とする。

本発明に係る半導体光検出素子では、一の主面における少なくとも複数のｐｎ接合の間の領域に対向する第１の領域に不規則な凹凸が形成されている。このため、複数のｐｎ接合の間の領域に入射した光は、一の主面における少なくとも複数のｐｎ接合の間の領域に対向する第１の領域に形成されている不規則な凹凸にて、反射、散乱、又は拡散されて、シリコン基板で確実に吸収される。したがって、本発明では、複数のｐｎ接合の間の領域において検出感度が低下することはなく、光検出感度が向上する。

本発明に係る半導体光検出素子では、シリコン基板の一の主面側に第１導電型のアキュムレーション層が形成されている。このため、一の主面側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。また、アキュムレーション層は、シリコン基板の一の主面付近で光により発生したキャリアが該一の主面でトラップされるのを抑制する。このため、光により発生したキャリアは、ｐｎ接合へ効率的に移動し、半導体光検出素子の光検出感度を更に向上することができる。

好ましくは、シリコン基板には、一の主面における複数のｐｎ接合に対向する第２の領域に不規則な凹凸が更に形成されており、第２の領域に形成された不規則な凹凸の高低差は、第１の領域に形成された不規則な凹凸の高低差よりも小さい。

特許文献１に記載された化合物半導体を用いた半導体光検出素子は、未だ高価であり、製造工程も複雑なものとなってしまう。このため、安価で且つ製造が容易なシリコンを用いた半導体光検出素子であって、近赤外の波長帯域に十分な分光感度を有しているものの実用化が求められている。シリコンを用いた半導体光検出素子（例えば、シリコンフォトダイオード等）は、一般に、分光感度特性の長波長側での限界は１１００ｎｍ程度ではあるものの、１０００ｎｍ以上の波長帯域における分光感度特性は十分なものではなかった。

シリコン基板の一の主面における複数のｐｎ接合に対向する第２の領域に不規則な凹凸が形成されていると、半導体光検出素子に入射した光は当該第２の領域にて反射、散乱、又は拡散されて、シリコン基板内を長い距離進む。これにより、半導体光検出素子に入射した光は、その大部分が半導体光検出素子（シリコン基板）を透過することなく、シリコン基板で吸収されることとなる。したがって、半導体光検出素子に入射した光の走行距離が長くなり、光が吸収される距離も長くなるため、近赤外の波長帯域での分光感度特性が向上する。

第２の領域に形成された不規則な凹凸の高低差が、第１の領域に形成された不規則な凹凸の高低差よりも小さいので、第２の領域における光の反射、散乱、又は拡散の度合は、第１の領域における度合よりも低く抑えられることとなる。この結果、複数のｐｎ接合の間でのクロストークの発生を抑制することができる。

本発明に係る半導体光検出素子は、第１導電型の半導体からなり、互いに対向する第１主面及び第２主面を有すると共に第１主面側に第２導電型の複数の半導体領域がアレイ状に形成されたシリコン基板を備え、シリコン基板には、第２主面側にシリコン基板よりも高い不純物濃度を有する第１導電型のアキュムレーション層が形成されていると共に、第２主面における少なくとも第２導電型の複数の半導体領域の間の領域に対向する第１の領域に不規則な凹凸が形成されており、シリコン基板の第２主面における第１の領域は、光学的に露出していることを特徴とする。

本発明に係る半導体光検出素子では、第２主面における少なくとも第２導電型の複数の半導体領域の間の領域に対向する第１の領域に不規則な凹凸が形成されている。このため、第２導電型の複数の半導体領域の間の領域に入射した光は、第２主面における少なくとも第２導電型の複数の半導体領域の間の領域に対向する第１の領域に形成されている不規則な凹凸にて、反射、散乱、又は拡散されて、シリコン基板で確実に吸収される。したがって、本発明では、第２導電型の複数の半導体領域の間の領域において検出感度が低下することはなく、光検出感度が向上する。

本発明に係る半導体光検出素子では、シリコン基板の第２主面側に第１導電型のアキュムレーション層が形成されている。このため、第２主面側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。また、アキュムレーション層は、シリコン基板の第２主面付近で光により発生したキャリアが第２主面でトラップされるのを抑制する。このため、光により発生したキャリアは、第２導電型の半導体領域とシリコン基板とのｐｎ接合へ効率的に移動し、半導体光検出素子の光検出感度を更に向上することができる。

好ましくは、シリコン基板には、第２主面における第２導電型の複数の半導体領域に対向する第２の領域に不規則な凹凸が更に形成されており、第２の領域に形成された不規則な凹凸の高低差は、第１の領域に形成された不規則な凹凸の高低差よりも小さい。この場合、上述したように、半導体光検出素子に入射した光は当該第２の領域にて反射、散乱、又は拡散されて、シリコン基板内を長い距離進む。したがって、半導体光検出素子に入射した光の走行距離が長くなり、光が吸収される距離も長くなるため、近赤外の波長帯域での分光感度特性が向上する。また、第２の領域に形成された不規則な凹凸の高低差が第１の領域に形成された不規則な凹凸の高低差よりも小さいことにより、第２導電型の複数の半導体領域の間でのクロストークの発生を抑制することができる。

好ましくは、アキュムレーション層の厚みが、不規則な凹凸の高低差よりも大きい。この場合、上述したように、アキュムレーション層による作用効果を確保することができる。

本発明に係る半導体光検出素子の製造方法は、第１導電型の半導体領域と第２導電型の半導体領域とで形成され且つアレイ状に配置された複数のｐｎ接合を有するシリコン基板を準備する工程と、シリコン基板の一の主面側に、第１導電型のアキュムレーション層を形成する工程と、シリコン基板の一の主面における少なくとも複数のｐｎ接合の間の領域に対向する第１の領域に、パルスレーザ光を照射して、不規則な凹凸を形成する工程と、不規則な凹凸が形成されたシリコン基板を熱処理する工程と、を備えることを特徴とする。

本発明に係る半導体光検出素子の製造方法によれば、一の主面における少なくとも複数のｐｎ接合の間の領域に対向する第１の領域に不規則な凹凸が形成されている半導体光検出素子を得ることができる。この半導体光検出素子では、上述したように、複数のｐｎ接合の間の領域において検出感度が低下することはなく、光検出感度が向上する。また、シリコン基板の一の主面側に形成されるアキュムレーション層により、暗電流を低減できると共に、半導体光検出素子の光検出感度を更に向上することができる。

ところで、パルスレーザ光の照射により、シリコン基板に結晶欠陥などのダメージを及ぼす懼れがあるが、本発明では、不規則な凹凸を形成する工程の後に、シリコン基板を熱処理しているので、シリコン基板の結晶性が回復し、暗電流の増加等の不具合を防ぐことができる。

好ましくは、シリコン基板の一の主面における複数のｐｎ接合に対向する第２の領域に、パルスレーザ光を照射して、第１の領域に形成された不規則な凹凸の高低差よりも小さく且つ不規則な凹凸を形成する工程を更に備える。この場合、上記第１の領域だけでなく、第２の領域にも不規則な凹凸が形成されている半導体光検出素子を得ることができる。この半導体光検出素子では、上述したように、半導体光検出素子に入射した光は当該第２の領域にて反射、散乱、又は拡散されて、シリコン基板内を長い距離進む。したがって、半導体光検出素子に入射した光の走行距離が長くなり、光が吸収される距離も長くなるため、近赤外の波長帯域での分光感度特性が向上する。また、第２の領域に形成された不規則な凹凸の高低差が第１の領域に形成された不規則な凹凸の高低差よりも小さく形成されるため、第２導電型の複数の半導体領域の間でのクロストークの発生を抑制することができる。

本発明に係る半導体光検出素子の製造方法は、第１導電型の半導体からなり、互いに対向する第１主面及び第２主面を有すると共に第１主面側に第２導電型の複数の半導体領域がアレイ状に形成されたシリコン基板を準備する工程と、シリコン基板の第２主面側に、シリコン基板よりも高い不純物濃度を有する第１導電型のアキュムレーション層を形成する工程と、シリコン基板の第２主面における少なくとも第２導電型の複数の半導体領域の間の領域に対向する第１の領域に、パルスレーザ光を照射して、不規則な凹凸を形成する工程と、不規則な凹凸を形成する工程の後に、シリコン基板を熱処理する工程と、を備えることを特徴とする。

本発明に係る半導体光検出素子の製造方法によれば、第２主面における少なくとも第２導電型の複数の半導体領域の間の領域に対向する第１の領域に不規則な凹凸が形成されている半導体光検出素子を得ることができる。この半導体光検出素子では、上述したように、第２導電型の複数の半導体領域の間の領域において検出感度が低下することはなく、光検出感度が向上する。また、シリコン基板の第２主面側に形成されるアキュムレーション層により、暗電流を低減できると共に、半導体光検出素子の光検出感度を更に向上することができる。更に、本発明では、不規則な凹凸を形成する工程の後に、シリコン基板を熱処理しているので、シリコン基板の結晶性が回復し、暗電流の増加等の不具合を防ぐことができる。

好ましくは、シリコン基板の第２主面における第２導電型の複数の半導体領域に対向する第２の領域に、パルスレーザ光を照射して、第１の領域に形成された不規則な凹凸の高低差よりも小さく且つ不規則な凹凸を形成する工程を更に備える。この場合、上記第１の領域だけでなく、第２の領域にも不規則な凹凸が形成されている半導体光検出素子を得ることができる。この半導体光検出素子では、上述したように、半導体光検出素子に入射した光は当該第２の領域にて反射、散乱、又は拡散されて、シリコン基板内を長い距離進む。したがって、半導体光検出素子に入射した光の走行距離が長くなり、光が吸収される距離も長くなるため、近赤外の波長帯域での分光感度特性が向上する。また、第２の領域に形成された不規則な凹凸の高低差が第１の領域に形成された不規則な凹凸の高低差よりも小さく形成されるため、第２導電型の複数の半導体領域の間でのクロストークの発生を抑制することができる。

好ましくは、不規則な凹凸を形成する工程を、アキュムレーション層を形成する工程の後に行う。この場合、アキュムレーション層の高低差を略均一に形成することができる。また、不規則な凹凸を形成する工程で生じた結晶損傷の回復と再結晶化のための熱処理と、結晶内に導入された不純物の活性化と結晶性の回復のためにアキュムレーション層を形成する工程の後に行う熱処理と、を一度で行うことができる。

好ましくは、アキュムレーション層の厚みを、不規則な凹凸の高低差よりも大きくする。この場合、アキュムレーション層を形成する工程の後に、パルスレーザ光を照射して、不規則な上記凹凸を形成しても、アキュムレーション層が残ることとなり、上述したアキュムレーション層による作用効果を確保することができる。

好ましくは、不規則な凹凸を形成する工程では、パルスレーザ光としてピコ秒〜フェムト秒パルスレーザ光を照射する。この場合、不規則な凹凸を適切で且つ容易に形成することができる。

本発明によれば、光検出感度を向上することが可能な半導体光検出素子及び半導体光検出素子の製造方法を提供することができる。

第１実施形態に係るフォトダイオードアレイの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードアレイの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードアレイの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードアレイの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードアレイの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードアレイの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードアレイの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードアレイの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードアレイの製造方法により、第２主面の第１の領域に形成された不規則な凹凸を観察したＳＥＭ画像である。 第１実施形態に係るフォトダイオードアレイの製造方法を説明するための図である。 第１実施形態に係るフォトダイオードアレイの構成を示す図である。 第２実施形態に係るフォトダイオードアレイの製造方法を説明するための図である。 第２実施形態に係るフォトダイオードアレイの製造方法を説明するための図である。 第２実施形態に係るフォトダイオードアレイの構成を示す図である。 実施例１〜３における、不規則な凹凸を示す図である。 実施例１〜３及び比較例１における、波長に対する分光感度の変化を示す線図である。 第１実施形態に係るフォトダイオードアレイの変形例の構成を示す図である。 第１実施形態に係るフォトダイオードアレイの変形例の構成を示す図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

（第１実施形態）
まず、図１〜図１０を参照して、第１実施形態に係るフォトダイオードアレイＰＤＡ１の製造方法について説明する。図１〜図１０は、第１実施形態に係るフォトダイオードアレイの製造方法を説明するための図である。

まず、シリコン（Ｓｉ）結晶からなり、互いに対向する第１主面１ａ及び第２主面１ｂを有するｎ⁻型半導体基板１を準備する（図１参照）。ｎ⁻型半導体基板１の厚みは３００μｍ程度であり、比抵抗は１ｋΩ・ｃｍ程度である。本実施形態では、「高不純物濃度」とは例えば不純物濃度が１×１０^１７ｃｍ^−３程度以上のことであって、「＋」を導電型に付けて示し、「低不純物濃度」とは不純物濃度が１×１０^１５ｃｍ^−３程度以下であって「−」を導電型に付けて示すものとする。ｎ型不純物としてはアンチモン（Ｓｂ）や砒素（Ａｓ）などがあり、ｐ型不純物としては硼素（Ｂ）などがある。

次に、ｎ⁻型半導体基板１の第１主面１ａ側に、複数のｐ^＋型半導体領域３及び複数のｎ^＋型半導体領域５をアレイ状に形成する（図２参照）。各ｐ^＋型半導体領域３は、所定の領域が開口したマスクなどを用い、ｎ⁻型半導体基板１内において第１主面１ａ側からｐ型不純物を高濃度に拡散させることにより形成する。各ｎ^＋型半導体領域５は、ｐ^＋型半導体領域３が形成される領域の周辺領域が開口した別のマスクなどを用い、ｐ^＋型半導体領域３を囲むように、ｎ⁻型半導体基板１内において第１主面１ａ側からｎ型不純物をｎ⁻型半導体基板１よりも高濃度に拡散させることにより形成する。ｐ^＋型半導体領域３の厚みは、例えば０．５５μｍ程度であり、シート抵抗は、例えば４４Ω／ｓｑ．である。ｎ^＋型半導体領域５の厚みは、例えば１．５μｍ程度であり、シート抵抗は、例えば１２Ω／ｓｑ．である。

次に、ｎ⁻型半導体基板１の第１主面１ａ側に絶縁層７を形成する（図３参照）。絶縁層７は、ＳｉＯ_２からなり、ｎ⁻型半導体基板１を熱酸化することによって形成される。絶縁層７の厚みは、例えば０．１μｍ程度である。そして、各ｐ^＋型半導体領域３上の絶縁層７にコンタクトホールＨ１を形成し、各ｎ^＋型半導体領域５上の絶縁層７にコンタクトホールＨ２を形成する。絶縁層７の代わりに、ＳｉＮからなるアンチリフレクティブ（ＡＲ）層を形成してもよい。

次に、ｎ⁻型半導体基板１の第２主面１ｂ上及び絶縁層７上に、パッシベーション層９を形成する（図４参照）。パッシベーション層９は、ＳｉＮからなり、例えばプラズマＣＶＤ法により形成される。パッシベーション層９の厚みは、例えば０．１μｍである。そして、ｎ⁻型半導体基板１の厚みが所望の厚みとなるように、ｎ⁻型半導体基板１を第２主面１ｂ側から研摩する（図５参照）。これにより、ｎ⁻型半導体基板１の第２主面１ｂ上に形成されたパッシベーション層９は除去され、ｎ⁻型半導体基板１が露出することとなる。ここでは、研摩により露出した面も、第２主面１ｂとする。所望の厚みは、例えば２７０μｍ程度である。

次に、ｎ⁻型半導体基板１の第２主面１ｂ側に、アキュムレーション層１０を形成する（図６参照）。ここでは、ｎ⁻型半導体基板１内において第２主面１ｂ側からｎ型不純物をｎ⁻型半導体基板１よりも高い不純物濃度となるようにイオン注入又は拡散させることにより、アキュムレーション層１０を形成する。アキュムレーション層１０の厚みは、例えば５μｍ程度である。そして、ｎ⁻型半導体基板１を、熱処理して、アキュムレーション層１０を活性化させる。熱処理は、例えば、Ｎ_２ガスといった雰囲気下で、９００〜１０００℃程度の範囲で、０．５〜３時間程度にわたって行なう。このとき、ｎ⁻型半導体基板１の結晶性の回復も図られる。

次に、ｎ⁻型半導体基板１の第２主面１ｂにパルスレーザ光ＰＬを照射して、不規則な凹凸１１を形成する（図７参照）。ここでは、図８に示されるように、ｎ⁻型半導体基板１をチャンバＣ内に配置し、チャンバＣの外側に配置されたパルスレーザ発生装置ＰＬＤからパルスレーザ光ＰＬをｎ⁻型半導体基板１に照射する。チャンバＣはガス導入部Ｇ_ＩＮ及びガス排出部Ｇ_ＯＵＴを有しており、不活性ガス（例えば、窒素ガスやアルゴンガスなど）をガス導入部Ｇ_ＩＮから導入してガス排出部Ｇ_ＯＵＴから排出することにより、チャンバＣ内に不活性ガス流Ｇ_ｆが形成されている。パルスレーザ光ＰＬを照射した際に生じる塵などが不活性ガス流Ｇ_ｆによりチャンバＣ外に排出され、ｎ⁻型半導体基板１への加工屑や塵などの付着を防いでいる。

本実施形態では、パルスレーザ発生装置ＰＬＤとしてピコ秒〜フェムト秒パルスレーザ発生装置を用い、第２主面１ｂにおけるｐ^＋型半導体領域３の間の領域に対向する第１の領域１ｂ_１にピコ秒〜フェムト秒パルスレーザ光を照射している。第２主面１ｂの第１の領域１ｂ_１はピコ秒〜フェムト秒パルスレーザ光に荒らされ、図９に示されるように、不規則な凹凸１１が第２主面１ｂの全面に形成される。

不規則な凹凸１１は、第１主面１ａに直交する方向に対して交差する面を有している。凹凸１１の高低差（深さ）は、例えば１μｍ〜５μｍ程度であり、凹凸１１における凸部の間隔は１μｍ〜５μｍ程度である。ピコ秒〜フェムト秒パルスレーザ光のパルス時間幅は例えば５０ｆｓ〜２ｐｓ程度であり、強度は例えば４〜１６ＧＷ程度であり、パルスエネルギーは例えば２００〜８００μＪ／ｐｕｌｓｅ程度である。より一般的には、ピーク強度は、３×１０^１１〜２．５×１０^１３（Ｗ／ｃｍ^２）、フルエンスは、０．１〜１．３（Ｊ／ｃｍ^２）程度である。図９は、第２主面１ｂの第１の領域に形成された不規則な凹凸１１を観察したＳＥＭ画像である。

次に、ｎ⁻型半導体基板１を熱処理（アニール）する。ここでは、ｎ⁻型半導体基板１を、Ｎ_２ガスといった雰囲気下で、８００〜１０００℃程度の範囲で、０．５〜１時間程度にわたって加熱する。

次に、絶縁層７上に形成されたパッシベーション層９を除去した後、電極１３，１５を形成する（図１０参照）。電極１３は、コンタクトホールＨ１内に形成され、電極１５は、コンタクトホールＨ２内に形成される。電極１３，１５は、それぞれアルミニウム（Ａｌ）などからなり、厚みは例えば１μｍ程度である。これにより、フォトダイオードアレイＰＤＡ１が完成する。

フォトダイオードアレイＰＤＡ１は、図１０に示されるように、ｎ⁻型半導体基板１を備えている。ｎ⁻型半導体基板１の第１主面１ａ側には、複数のｐ^＋型半導体領域３が形成されており、ｎ⁻型半導体基板１と各ｐ^＋型半導体領域３との間にはｐｎ接合が形成されている。すなわち、ｎ⁻型半導体基板１は、第１導電型の半導体領域と第２導電型の半導体領域とで形成され且つアレイ状に配置された複数のｐｎ接合を有している。各ｎ^＋型半導体領域５は、ガードリング又はチャンネルストッパとして機能する。

電極１３は、コンタクトホールＨ１を通して、ｐ^＋型半導体領域３に電気的に接触且つ接続されている。電極１５は、コンタクトホールＨ２を通して、ｎ^＋型半導体領域５に電気的に接触且つ接続されている。

ｎ⁻型半導体基板１の第２主面１ｂは、隣り合うｐ^＋型半導体領域３（ｐｎ接合）の間の領域に対向する第１の領域１ｂ_１と、隣り合うｐ^＋型半導体領域３（ｐｎ接合）に対向する第２の領域１ｂ_２と、を含んでいる。本実施形態では、第２主面１ｂの第１の領域１ｂ_１に不規則な凹凸１１が形成されている。ｎ⁻型半導体基板１の第２主面１ｂ側には、アキュムレーション層１０が形成されており、第２主面１ｂ（第１の領域１ｂ_１）は光学的に露出している。第２主面１ｂ（第１の領域１ｂ_１）が光学的に露出しているとは、第２主面１ｂ（第１の領域１ｂ_１）が空気などの雰囲気ガスと接しているのみならず、第２主面１ｂ（第１の領域１ｂ_１）上に光学的に透明な膜が形成されている場合も含む。

フォトダイオードアレイＰＤＡ１では、第２主面１ｂの第１の領域１ｂ_１に不規則な凹凸１１が形成されているために、図１１に示されるように、フォトダイオードアレイＰＤＡ１のｐ^＋型半導体領域３の間の領域、いわゆる画素間に入射した光は凹凸１１にて反射、散乱、又は拡散されて、ｎ⁻型半導体基板１におけるｐ^＋型半導体領域３（ｐｎ接合）に対応する領域に進む。

通常、Ｓｉの屈折率ｎ＝３．５に対して、空気の屈折率ｎ＝１．０である。フォトダイオードでは、光入射面に垂直な方向から光が入射した場合、フォトダイオード（シリコン基板）内で吸収されなかった光は、光入射面の裏面にて反射する光成分とフォトダイオードを透過する光成分に分かれる。フォトダイオードを透過した光は、フォトダイオードの感度には寄与しない。光入射面の裏面にて反射した光成分は、フォトダイオード内で吸収されれば、光電流となり、吸収されなかった光成分は、光入射面において、光入射面の裏面に到達した光成分と同様に、反射又は透過する。

フォトダイオードアレイＰＤＡ１では、光入射面（第１主面１ａ）に垂直な方向から光Ｌが入射した場合、入射した光Ｌのうち、ｎ⁻型半導体基板１におけるｐ^＋型半導体領域３（ｐｎ接合）に対応する領域に入射した光は、当該領域で吸収される。

入射した光Ｌのうち、画素の間に入射した光は、第１の領域１ｂ_１に形成された不規則な凹凸１１に到達すると、凹凸１１からの出射方向に対して１６．６°以上の角度にて到達した光成分は、凹凸１１にて全反射される。凹凸１１は、不規則に形成されていることから、出射方向に対して様々な角度を有しており、全反射した光成分は様々な方向に拡散する。このため、全反射した光成分は、近くのｎ⁻型半導体基板１におけるｐ^＋型半導体領域３（ｐｎ接合）に対応する領域に進む。このため、画素間に入射した光も、ｎ⁻型半導体基板１で確実に吸収される。したがって、フォトダイオードアレイＰＤＡ１では、ｐ^＋型半導体領域３の間の領域において検出感度が低下することはなく、光検出感度が向上する。

フォトダイオードアレイＰＤＡ１では、ｎ⁻型半導体基板１の第２主面１ｂ側にアキュムレーション層１０が形成されている。これにより、第２主面１ｂ側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。また、アキュムレーション層１０は、第２主面１ｂ付近で光により発生したキャリアが当該第２主面１ｂでトラップされるのを抑制する。このため、光により発生したキャリアは、ｐｎ接合へ効率的に移動し、フォトダイオードアレイＰＤＡ１の光検出感度を更に向上することができる。

本実施形態では、不規則な凹凸１１を形成した後に、ｎ⁻型半導体基板１を熱処理している。これにより、不規則な凹凸１１を形成する工程で生じた結晶損傷の回復と再結晶化とが図られ、暗電流の増加等の不具合を防ぐことができる。

本実施形態では、アキュムレーション層１０を形成した後に、不規則な凹凸１１を形成している。これにより、アキュムレーション層１０の高低差を略均一に形成することができる。また、不規則な凹凸１１を形成する工程で生じた結晶損傷の回復と再結晶化のための熱処理と、イオン注入又は拡散により結晶内に導入された不純物の活性化と結晶性の回復のためにアキュムレーション層１０を形成する工程の後に行う熱処理と、を一度で行うことも可能である。

本実施形態では、アキュムレーション層１０の厚みを、不規則な凹凸１１の高低差よりも大きくしている。このため、アキュムレーション層１０を形成した後に、パルスレーザ光を照射して、不規則な凹凸１１を形成しても、アキュムレーション層１０が確実に残ることとなる。したがって、アキュムレーション層１０による作用効果を確保することができる。

本実施形態では、ピコ秒〜フェムト秒パルスレーザ光を照射して、不規則な凹凸１１を形成している。これにより、不規則な凹凸１１を適切で且つ容易に形成することができる。

本実施形態では、ｎ⁻型半導体基板１を熱処理した後に、電極１３，１５を形成している。これにより、電極１３，１５に比較的融点の低い金属を用いる場合でも、熱処理により電極１３，１５が溶融するようなことはなく、熱処理の影響を受けることなく電極１３，１５を適切に形成することができる。

本実施形態では、ｎ⁻型半導体基板１が第２主面１ｂ側より薄化されている。これにより、ｎ⁻型半導体基板１の第１主面１ａ及び第２主面１ｂ側をそれぞれ光入射面としたフォトダイオードアレイを得ることができる。すなわち、フォトダイオードアレイＰＤＡ１は、表面入射型フォトダイオードアレイだけでなく、裏面入射型フォトダイオードアレイとして用いることができる。

（第２実施形態）
次に、図１２及び図１３を参照して、第２実施形態に係るフォトダイオードアレイＰＤＡ２の製造方法について説明する。図１２及び図１３は、第２実施形態に係るフォトダイオードアレイの製造方法を説明するための図である。

第２実施形態の製造方法は、ｎ⁻型半導体基板１の第２主面１ｂ側にアキュムレーション層１０を形成し、ｎ⁻型半導体基板１を熱処理するまでは、第１実施形態の製造方法と同じであり、それまでの工程の説明を省略する。

ｎ⁻型半導体基板１を熱処理した後、ｎ⁻型半導体基板１の第２主面１ｂにパルスレーザ光ＰＬを照射して、不規則な凹凸１１を形成する（図１２参照）。ここでは、第２主面１ｂの第１の領域１ｂ_１だけでなく、第２の領域１ｂ_２にもパルスレーザ光を照射して、第２の領域１ｂ_２に不規則な凹凸２１を形成している。パルスレーザ光の照射は、上述したパルスレーザ発生装置ＰＬＤを用いることができる。本実施形態で準備するｎ⁻型半導体基板１の厚みは３００μｍ程度であり、このｎ⁻型半導体基板１をその厚みが２７０μｍ程度となるように第２主面１ｂ側から研摩している。

不規則な凹凸２１も、不規則な凹凸１１と同様に、第１主面１ａに直交する方向に対して交差する面を有している。凹凸２１の高低差（深さ）は、例えば０．５μｍ程度であり、凹凸１１の高低差（深さ）よりも小さい。凹凸２１における凸部の間隔は０．５μｍ程度である。不規則な凹凸２１を形成するためのピコ秒〜フェムト秒パルスレーザ光のパルス時間幅は例えば５０ｆｓ〜２ｐｓ程度であり、強度は例えば４〜１６ＧＷ程度であり、パルスエネルギーは例えば２００〜８００μＪ／ｐｕｌｓｅ程度である。より一般的には、ピーク強度は、３×１０^１１〜２．５×１０^１３（Ｗ／ｃｍ^２）、フルエンスは、０．１〜１．３（Ｊ／ｃｍ^２）程度である。

次に、ｎ⁻型半導体基板１を熱処理（アニール）する。ここでは、ｎ⁻型半導体基板１を、Ｎ_２ガスといった雰囲気下で、８００〜１０００℃程度の範囲で、０．５〜１時間程度にわたって加熱する。

次に、第１実施形態と同様に、ｎ⁻型半導体基板１を熱処理する。そして、絶縁層７上に形成されたパッシベーション層９を除去した後、電極１３，１５を形成する（図１３参照）。これにより、フォトダイオードアレイＰＤＡ２が完成する。

フォトダイオードアレイＰＤＡ２は、図１３に示されるように、フォトダイオードアレイＰＤＡ１と同様に、第１導電型の半導体領域（ｎ⁻型半導体基板１）と第２導電型の半導体領域（ｐ^＋型半導体領域３）とで形成され且つアレイ状に配置された複数のｐｎ接合を有するｎ⁻型半導体基板１を備えている。

ｎ⁻型半導体基板１の第２主面１ｂは、隣り合うｐ^＋型半導体領域３（ｐｎ接合）の間の領域に対向する第１の領域１ｂ_１と、隣り合うｐ^＋型半導体領域３（ｐｎ接合）に対向する第２の領域１ｂ_２と、を含んでいる。本実施形態では、ｎ⁻型半導体基板１の第２主面１ｂには、第１の領域１ｂ_１に不規則な凹凸１１が形成され、第２の領域１ｂ_２に不規則な凹凸２１が形成されている。ｎ⁻型半導体基板１の第２主面１ｂ側には、アキュムレーション層１０が形成されており、第２主面１ｂの第２の領域１ｂ_２も、第２主面１ｂの第１の領域１ｂ_１と同様に、光学的に露出している。

フォトダイオードアレイＰＤＡ２では、光入射面（第１主面１ａ）に垂直な方向から光Ｌが入射した場合、入射した光Ｌのうち、ｎ⁻型半導体基板１におけるｐ^＋型半導体領域３（ｐｎ接合）に対応する領域に入射した光は、第２主面１ｂの第２の領域１ｂ_２に形成された不規則な凹凸２１に到達すると、凹凸２１からの出射方向に対して１６．６°以上の角度にて到達した光成分は、凹凸２１にて全反射される（図１４参照）。凹凸２１は、不規則に形成されていることから、出射方向に対して様々な角度を有しており、全反射した光成分は様々な方向に拡散する。このため、全反射した光成分は、ｎ⁻型半導体基板１内部で吸収される光成分もあれば、第１主面１ａや側面に到達する光成分もある。

第１主面１ａや側面に到達する光成分は、凹凸２１での拡散により様々な方向に進むため、第１主面１ａや側面に到達した光成分が第１主面１ａや側面にて全反射する可能性は極めて高い。第１主面１ａや側面にて全反射した光成分は、異なる面での全反射を繰り返し、その走行距離が更に長くなる。このように、ｐ^＋型半導体領域３（ｐｎ接合）に対応する領域に入射した光Ｌは、ｎ⁻型半導体基板１の内部を長い距離進むうちに、ｎ⁻型半導体基板１で吸収され、光電流として検出されることとなる。

このように、フォトダイオードアレイＰＤＡ２に入射した光Ｌは、その大部分がフォトダイオードアレイＰＤＡ２を透過することなく、走行距離が長くされて、ｎ⁻型半導体基板１で吸収されることとなる。したがって、フォトダイオードアレイＰＤＡ２では、近赤外の波長帯域での分光感度特性が向上する。

第２主面１ｂの第２の領域１ｂ_２に規則的な凹凸を形成した場合、第１主面１ａや側面に到達する光成分は、凹凸にて拡散されているものの、一様な方向に進むため、第１主面１ａや側面に到達した光成分が第１主面１ａや側面にて全反射する可能性は低くなる。このため、第１主面１ａや側面、更には第２主面１ｂにて透過する光成分が増加し、フォトダイオードアレイに入射した光の走行距離は短くなってしまう。このため、近赤外の波長帯域での分光感度特性を向上することは困難となる。

フォトダイオードアレイＰＤＡ２に入射した光Ｌのうち、画素（ｐ^＋型半導体領域３）の間に入射した光は、第１の領域１ｂ_１に形成された不規則な凹凸１１に到達すると、上述したように、凹凸１１にて全反射され、近くのｎ⁻型半導体基板１におけるｐ^＋型半導体領域３（ｐｎ接合）に対応する領域に進む（図１４参照）。このため、画素間に入射した光も、ｎ⁻型半導体基板１で確実に吸収される。したがって、フォトダイオードアレイＰＤＡ１では、ｐ^＋型半導体領域３の間の領域において検出感度が低下することはなく、光検出感度が向上する。

フォトダイオードアレイＰＤＡ２でも、ｎ⁻型半導体基板１の第２主面１ｂ側にアキュムレーション層１０が形成されており、第２主面１ｂ側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。また、アキュムレーション層１０により、第２主面１ｂ付近で光により発生したキャリアが当該第２主面１ｂでトラップされるのが抑制される。このため、光により発生したキャリアが効率的にｐｎ接合へ移動し、フォトダイオードアレイＰＤＡ２の光検出感度を更に向上することができる。

本実施形態では、第２の領域１ｂ_２に形成された不規則な凹凸２１の高低差が第１の領域１ｂ_１に形成された不規則な凹凸１１の高低差よりも小さい。このため、第２の領域１ｂ_２における光の反射、散乱、又は拡散の度合は、第１の領域１ｂ_１における度合よりも低く抑えられ、第２の領域１ｂ_２における光の反射、散乱、又は拡散した光が隣接するｐ^＋型半導体領域３（ｐｎ接合）に対応する領域に進むのが抑制される。ｐ^＋型半導体領域３（ｐｎ接合）の間、すなわち画素間でのクロストークの発生を抑制することができる。

ここで、不規則な凹凸の高低差に応じて、近赤外の波長帯域での分光感度特性に差異が生じることを確認するための実験を行なった。

本実験では、不規則な凹凸１１，２１の高低差の点を除いて第２実施形態と同様の構成を備えたフォトダイオードアレイ（実施例１〜３と称する）と、ｎ⁻型半導体基板の第２主面に不規則な凹凸を形成していないフォトダイオードアレイ（比較例１と称する）と、を作製し、それぞれの分光感度特性を調べた。実施例１〜３と比較例１とは、パルスレーザ光の照射による不規則な凹凸の形成の点を除いて、同じ構成とされている。

実施例１〜３は、第１の領域１ｂ_１に形成された不規則な凹凸１１の高低差と、第２の領域１ｂ_２に形成された不規則な凹凸２１の高低差と、が同じに設定されている。すなわち、実施例１〜３では、ｎ⁻型半導体基板の第２主面全体にわたって略同じ高低差とされた不規則な凹凸が形成されている。実施例１では不規則な凹凸の高低差が５μｍ程度に設定され（図１５（ａ）参照）、実施例２では不規則な凹凸の高低差が１μｍ程度に設定され（図１５（ｂ）参照）、実施例３では不規則な凹凸の高低差が１μｍ未満に設定されている（図１５（ｃ）参照）。図１５は、第２主面に形成された不規則な凹凸を観察したＳＥＭ画像である。

実施例１〜３及び比較例１において、ｎ⁻型半導体基板のサイズは３ｍｍ×１．５ｍｍに設定し、各ｐ＋型半導体領域、すなわち各画素のサイズは０．２ｍｍ×０．２ｍｍに設定した。画素数は８に設定し、画素ピッチは３００μｍとに設定した。

結果を図１６に示す。図１６において、実施例１〜３の分光感度特性はＴ１〜Ｔ３で示され、比較例１の分光感度特性は特性Ｔ４で示されている。また、図１６において、縦軸は分光感度（ｍＡ／Ｗ）を示し、横軸は光の波長（ｎｍ）を示している。一点鎖線にて示されている特性は、量子効率（ＱＥ）が１００％となる分光感度特性を示し、破線にて示されている特性は、量子効率が５０％となる分光感度特性を示している。

図１６から分かるように、例えば１０６０ｎｍにおいて、比較例１では分光感度が０．２Ａ／Ｗ（ＱＥ＝２４％）である。これに対して、実施例１〜３では、それぞれ分光感度が０．６３Ａ／Ｗ（ＱＥ＝７４％）、０．６１Ａ／Ｗ（ＱＥ＝７２％）、０．５８Ａ／Ｗ（ＱＥ＝６８％）となっており、近赤外の波長帯域での分光感度が大幅に向上している。

そして、実施例１〜３では、不規則な凹凸の高低差が小さくなると、分光感度が低下している。これは、不規則な凹凸の高低差が小さくなることにより、不規則な凹凸が形成された面での光の反射、散乱、又は拡散の度合が低くなり、分光感度が低下したものと考えられる。したがって、第２の領域１ｂ_２に形成された不規則な凹凸２１の高低差が第１の領域１ｂ_１に形成された不規則な凹凸１１の高低差よりも小さい場合、第２の領域１ｂ_２における光の反射、散乱、又は拡散の度合が低くなり、画素間でのクロストークの発生を抑制することができると言える。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

第１及び第２実施形態では、ｎ⁻型半導体基板１全体を薄化しているが、これに限られることなく、図１７及び図１８に示されるように、ｎ⁻型半導体基板１における複数のｐ^＋型半導体領域３が形成された部分を当該部分の周辺部分を残して第２主面１ｂ側から薄化してもよい。部分的な薄化は、例えば水酸化カリウム溶液やＴＭＡＨ（水酸化テトラメチルアンモニウム溶液）などを用いたアルカリエッチングによる異方性エッチングにより行なわれる。

図１７に示されたフォトダイオードアレイＰＤＡ１_１及び図１８に示されたフォトダイオードアレイＰＤＡ２_１は、ｎ⁻型半導体基板１の周辺部分にも、不規則な凹凸１１が形成されている。これにより、ｎ⁻型半導体基板１の周辺部分の入射した光は、凹凸１１にて全反射され、近くのｎ⁻型半導体基板１におけるｐ^＋型半導体領域３（ｐｎ接合）に対応する領域に進む。このため、ｎ⁻型半導体基板１の周辺部分に入射した光も、ｎ⁻型半導体基板１におけるｐ^＋型半導体領域３（ｐｎ接合）に対応する領域で確実に吸収される。したがって、フォトダイオードアレイＰＤＡ１_１，ＰＤＡ２_１では、ｎ⁻型半導体基板１の周辺部分において検出感度が低下することはなく、光検出感度が向上する。

本実施形態では、電極１５をｎ⁻型半導体基板１の第１主面１ａ側に形成されたｎ^＋型半導体領域５に電気的に接触且つ接続しているが、これに限られない。例えば、電極１５をｎ⁻型半導体基板１の第２主面１ｂ側に形成されたアキュムレーション層１０に電気的に接触且つ接続してもよい。この場合、第２実施形態においては、ｎ⁻型半導体基板１の第２主面１ｂにおけるｐ^＋型半導体領域３に対向する領域外に、電極１５を形成することが好ましい。ｎ⁻型半導体基板１の第２主面１ｂにおけるｐ^＋型半導体領域３に対向する領域に電極１５を形成すると、不規則な凹凸２１が電極１５により塞がれ、近赤外の波長帯域における分光感度が低下するという事象が生じるためである。

本実施形態に係るフォトダイオードアレイＰＤＡ１，ＰＤＡ２，ＰＤＡ１_１，ＰＤＡ２_１におけるｐ型及びｎ型の各導電型を上述したものとは逆になるよう入れ替えてもよい。

本実施形態では、アキュムレーション層１０を形成した後に不規則な凹凸１１，２１を形成しているが、これに限られることなく、不規則な凹凸１１，２１を形成した後に、アキュムレーション層１０を形成してもよい。

本発明は、上記実施形態として例示したフォトダイオードに限られることなく、フォトダイオードアレイ、アバランシェフォトダイオード、アバランシェフォトダイオードアレイなどの、アレイ状に配置された複数のｐｎ接合を有するシリコン基板を備えた半導体光検出素子に適用することができる。

本発明は、フォトダイオードなどの半導体光検出素子に利用できる。

１…ｎ⁻型半導体基板、１ａ…第１主面、１ｂ…第２主面、１ｂ_１…第１の領域、１ｂ_２…第２の領域、３…ｐ^＋型半導体領域、５…ｎ^＋型半導体領域、１０…アキュムレーション層、１１，２１…不規則な凹凸、１３，１５…電極、ＰＤＡ１，ＰＤＡ１_１，ＰＤＡ２，ＰＤＡ２_１…フォトダイオードアレイ、ＰＬ…パルスレーザ光。

Claims (12)

1. 第１導電型の半導体領域と第２導電型の半導体領域とで形成され且つアレイ状に配置された複数のｐｎ接合を有するシリコン基板を備え、
   前記シリコン基板には、該シリコン基板の一の主面側に第１導電型のアキュムレーション層が形成されていると共に、前記一の主面における少なくとも前記複数のｐｎ接合の間の領域に対向する第１の領域に不規則な凹凸が形成されており、
   前記シリコン基板の前記一の主面における前記第１の領域は、光学的に露出していることを特徴とする半導体光検出素子。
2. 前記シリコン基板には、前記一の主面における前記複数のｐｎ接合に対向する第２の領域に不規則な凹凸が更に形成されており、
   前記第２の領域に形成された不規則な前記凹凸の高低差は、前記第１の領域に形成された不規則な前記凹凸の高低差よりも小さいことを特徴とする請求項１に記載の半導体光検出素子。
3. 第１導電型の半導体からなり、互いに対向する第１主面及び第２主面を有すると共に前記第１主面側に第２導電型の複数の半導体領域がアレイ状に形成されたシリコン基板を備え、
   前記シリコン基板には、前記第２主面側に前記シリコン基板よりも高い不純物濃度を有する第１導電型のアキュムレーション層が形成されていると共に、前記第２主面における少なくとも第２導電型の前記複数の半導体領域の間の領域に対向する第１の領域に不規則な凹凸が形成されており、
   前記シリコン基板の前記第２主面における前記第１の領域は、光学的に露出していることを特徴とする半導体光検出素子。
4. 前記シリコン基板には、前記第２主面における第２導電型の前記複数の半導体領域に対向する第２の領域に不規則な凹凸が更に形成されており、
   前記第２の領域に形成された不規則な前記凹凸の高低差は、前記第１の領域に形成された不規則な前記凹凸の高低差よりも小さいことを特徴とする請求項３に記載の半導体光検出素子。
5. 前記アキュムレーション層の厚みが、不規則な前記凹凸の高低差よりも大きいことを特徴とする請求項１〜４のいずれか一項に記載の半導体光検出素子。
6. 第１導電型の半導体領域と第２導電型の半導体領域とで形成され且つアレイ状に配置された複数のｐｎ接合を有するシリコン基板を準備する工程と、
   前記シリコン基板の一の主面側に、第１導電型のアキュムレーション層を形成する工程と、
   前記シリコン基板の前記一の主面における少なくとも前記複数のｐｎ接合の間の領域に対向する第１の領域に、パルスレーザ光を照射して、不規則な凹凸を形成する工程と、
   不規則な前記凹凸が形成された前記シリコン基板を熱処理する工程と、を備えることを特徴とする半導体光検出素子の製造方法。
7. 前記シリコン基板の前記一の主面における前記複数のｐｎ接合に対向する第２の領域に、パルスレーザ光を照射して、前記第１の領域に形成された不規則な前記凹凸の高低差よりも小さく且つ不規則な凹凸を形成する工程を更に備えることを特徴とする請求項６に記載の半導体光検出素子の製造方法。
8. 第１導電型の半導体からなり、互いに対向する第１主面及び第２主面を有すると共に前記第１主面側に第２導電型の複数の半導体領域がアレイ状に形成されたシリコン基板を準備する工程と、
   前記シリコン基板の前記第２主面側に、前記シリコン基板よりも高い不純物濃度を有する第１導電型のアキュムレーション層を形成する工程と、
   前記シリコン基板の前記第２主面における少なくとも第２導電型の前記複数の半導体領域の間の領域に対向する第１の領域に、パルスレーザ光を照射して、不規則な凹凸を形成する工程と、
   不規則な前記凹凸を形成する前記工程の後に、前記シリコン基板を熱処理する工程と、を備えることを特徴とする半導体光検出素子の製造方法。
9. 前記シリコン基板の前記第２主面における第２導電型の前記複数の半導体領域に対向する第２の領域に、パルスレーザ光を照射して、前記第１の領域に形成された不規則な前記凹凸の高低差よりも小さく且つ不規則な凹凸を形成する工程を更に備えることを特徴とする請求項８に記載の半導体光検出素子の製造方法。
10. 不規則な前記凹凸を形成する前記工程を、前記アキュムレーション層を形成する前記工程の後に行うことを特徴とする請求項６〜９のいずれか一項に記載の半導体光検出素子の製造方法。
11. 前記アキュムレーション層の厚みを、不規則な前記凹凸の高低差よりも大きくすることを特徴とする請求項１０に記載の半導体光検出素子の製造方法。
12. 不規則な前記凹凸を形成する前記工程では、パルスレーザ光としてピコ秒〜フェムト秒パルスレーザ光を照射することを特徴とする請求項６〜１１のいずれか一項に記載の半導体光検出素子の製造方法。