JP2011022364A - Display device and drive control method thereof - Google Patents

Display device and drive control method thereof Download PDF

Info

Publication number
JP2011022364A
JP2011022364A JP2009167378A JP2009167378A JP2011022364A JP 2011022364 A JP2011022364 A JP 2011022364A JP 2009167378 A JP2009167378 A JP 2009167378A JP 2009167378 A JP2009167378 A JP 2009167378A JP 2011022364 A JP2011022364 A JP 2011022364A
Authority
JP
Japan
Prior art keywords
light emitting
voltage
emitting element
transistor
driving transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009167378A
Other languages
Japanese (ja)
Inventor
Yasuhiro Seto
康宏 瀬戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2009167378A priority Critical patent/JP2011022364A/en
Publication of JP2011022364A publication Critical patent/JP2011022364A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To perform the aging operation of a light emitting element without causing the shift of a threshold voltage of a drive transistor. <P>SOLUTION: The display device includes an active matrix substrate where many pixel circuits are arrayed each of which is provided with a light emitting element 11a, an N type driving transistor 11b, a capacitive element 11c, a selection transistor 11d, and a source transistor 11e. The aging operation of the light emitting element 11a is performed by supplying a current to the light emitting element 11a via a reset voltage line 18 and the source terminal S of the driving transistor 11b. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、アクティブマトリクス方式で駆動される発光素子を備えた表示装置およびその表示装置の駆動制御方法に関するものである。   The present invention relates to a display device including a light emitting element driven by an active matrix method and a drive control method for the display device.

従来、有機EL発光素子などの発光素子を用いた表示装置が提案されており、テレビや携帯電話のディスプレイなど種々の分野での利用が提案されている。   Conventionally, display devices using light-emitting elements such as organic EL light-emitting elements have been proposed, and their use in various fields such as displays for televisions and mobile phones has been proposed.

一般に、有機EL発光素子は電流駆動型発光素子であるため、液晶ディスプレイとは異なり、その駆動回路として画素回路を選択する選択用トランジスタと表示画像に応じた電荷を保持する容量素子と有機EL発光素子を駆動する駆動用トランジスタが最低限必要である(たとえば、特許文献1および特許文献2参照)。   In general, an organic EL light emitting element is a current driven light emitting element, and unlike a liquid crystal display, a selection transistor for selecting a pixel circuit as a driving circuit, a capacitive element for holding a charge corresponding to a display image, and organic EL light emission A driving transistor for driving the element is at a minimum (see, for example, Patent Document 1 and Patent Document 2).

そして、従来、アクティブマトリクス方式の有機EL表示装置の画素回路には、低温ポリシリコンまたはアモルファスシリコンからなる薄膜トランジスタが用いられていた。   Conventionally, a thin film transistor made of low-temperature polysilicon or amorphous silicon has been used in a pixel circuit of an active matrix organic EL display device.

しかしながら、低温ポリシリコンの薄膜トランジスタは高移動度と閾値電圧安定性を得ることができるが、移動度の均一性に問題がある。また、アモルファスシリコンの薄膜トランジスタは移動度均一性を得ることができるが、移動度の低さと閾値電圧の経時変動の問題がある。また、近年、研究が盛んな無機酸化膜薄膜トランジスタにおいても閾値電圧の経時変動の問題がある。   However, a low-temperature polysilicon thin film transistor can obtain high mobility and threshold voltage stability, but has a problem in uniformity of mobility. Amorphous silicon thin film transistors can achieve mobility uniformity, but have problems of low mobility and threshold voltage variation over time. In addition, the inorganic oxide thin film transistor, which has been actively researched in recent years, also has a problem of variation with time of the threshold voltage.

上記のような移動度の不均一性および閾値電圧の不安定性は表示画像のムラとなって現れる。そこで、たとえば特許文献3に記載の有機EL表示装置においては、有機EL発光素子の寄生容量を駆動用トランジスタで自己充電し、駆動用トランジスタの閾値電圧Vthの変動を補正する方法が提案されている。特許文献3に記載の方法においては、駆動用トランジスタのゲート端子に固定電圧を印加し、駆動用トランジスタの駆動電流Idで有機EL発光素子の寄生容量を充電することで駆動用トランジスタのソース電位をVg(ゲート電圧)−Vth(閾値電圧)に固定した後、ゲート端子への印加電圧を駆動電圧Vodだけステップアップすることで閾値電圧を補正した電圧プログラムが行われる。   The non-uniformity of mobility and the instability of the threshold voltage as described above appear as unevenness in the display image. Therefore, for example, in the organic EL display device described in Patent Document 3, a method has been proposed in which the parasitic capacitance of the organic EL light-emitting element is self-charged by the driving transistor to correct the variation in the threshold voltage Vth of the driving transistor. . In the method described in Patent Document 3, a fixed voltage is applied to the gate terminal of the driving transistor, and the parasitic potential of the organic EL light-emitting element is charged with the driving current Id of the driving transistor, thereby reducing the source potential of the driving transistor. After fixing to Vg (gate voltage) −Vth (threshold voltage), a voltage program is performed in which the threshold voltage is corrected by stepping up the voltage applied to the gate terminal by the drive voltage Vod.

また、有機EL表示装置においては有機材料を用いた有機EL発光素子が用いられるが、この有機EL発光素子は経年劣化による発光量の低下が問題となる。この有機EL発光素子の経年劣化による発光輝度の低下特性は、有機EL発光素子への総電荷注入量に対して単純な比例関係とはならず、初期段階での発光輝度の低下が大きいことが特徴である。   Moreover, in an organic EL display device, an organic EL light emitting element using an organic material is used. However, this organic EL light emitting element has a problem of a decrease in light emission amount due to deterioration over time. The emission luminance reduction characteristic due to aging deterioration of the organic EL light emitting element does not have a simple proportional relationship with the total charge injection amount into the organic EL light emitting element, and the emission luminance is greatly reduced in the initial stage. It is a feature.

そこで、経年劣化による発光量の低下の影響を抑制するため、製品の出荷前に、初期劣化を効果的に実行することによって出荷後の発光特性を安定させるエージング動作を行うことが提案されている。たとえば、特許文献3においては、R、G、Bの有機EL発光素子のそれぞれの輝度劣化特性に合わせて駆動用トランジスタによって有機EL発光素子に駆動電流を流すことによってエージング動作を行う方法が提案されている。また、特許文献4においては、図12に示すように、点灯・消灯制御回路からパルス信号を出力し、スイッチングトランジスタSWTをパルス駆動することによって駆動用トランジスタTをパルス駆動し、発光素子Dにパルス駆動電流を流す方法が提案されている。   Therefore, in order to suppress the influence of a decrease in the amount of light emission due to aging deterioration, it is proposed to perform an aging operation that stabilizes the light emission characteristics after shipment by effectively performing initial deterioration before shipment of the product. . For example, Patent Document 3 proposes a method of performing an aging operation by causing a driving current to flow through an organic EL light emitting element using a driving transistor in accordance with the luminance degradation characteristics of each of R, G, and B organic EL light emitting elements. ing. In Patent Document 4, as shown in FIG. 12, a pulse signal is output from the lighting / extinguishing control circuit, the switching transistor SWT is pulse-driven to drive the driving transistor T, and the light-emitting element D is pulsed. A method of flowing a drive current has been proposed.

特開平8−234683号公報JP-A-8-234683 特開2003−173154号公報JP 2003-173154 A 特開2003−271095号公報JP 2003-271095 A 特開2003−323979号公報JP 2003-323979 A 特開2006−195030号公報JP 2006-195030 A

ここで、図13に、特許文献3に記載の画素回路の構成を示す。特許文献3に記載の画素回路は、発光部1とその寄生容量2とからなる発光素子と、発光素子に駆動電流を流す駆動用トランジスタ3と、駆動用トランジスタ3のゲート端子Gとソース端子Sとの間に接続される容量素子4と、駆動用トランジスタ3のゲート端子Gに接続される選択用トランジスタ5と、駆動用トランジスタ3のソース端子Sに接続されるソース接続スイッチ6とを備えている。   Here, FIG. 13 shows a configuration of a pixel circuit described in Patent Document 3. The pixel circuit described in Patent Document 3 includes a light emitting element including a light emitting unit 1 and a parasitic capacitance 2 thereof, a driving transistor 3 that allows a driving current to flow through the light emitting element, and a gate terminal G and a source terminal S of the driving transistor 3. , A selection transistor 5 connected to the gate terminal G of the driving transistor 3, and a source connection switch 6 connected to the source terminal S of the driving transistor 3. Yes.

そして、特許文献3に記載の画素回路における閾値電圧検出動作においては、具体的には、選択用トランジスタ5がオンされソース接続スイッチ6がオフされた状態で、駆動用トランジスタ3のゲート端子Gに固定電圧が印加され、この固定電圧の印加によって駆動用トランジスタ3に駆動電流が流れ、この駆動電流によって発光素子の寄生容量2が充電される。   In the threshold voltage detection operation in the pixel circuit described in Patent Document 3, specifically, the gate terminal G of the driving transistor 3 is turned on with the selection transistor 5 turned on and the source connection switch 6 turned off. A fixed voltage is applied, and a driving current flows through the driving transistor 3 by applying the fixed voltage, and the parasitic capacitance 2 of the light emitting element is charged by the driving current.

そして、寄生容量2の充電にともなって駆動用トランジスタ3のソース端子Sのソース電圧Vsが上昇する。駆動用トランジスタ3のゲート端子Gに供給されるVBは固定電圧であるため、ソース電圧Vsの上昇により駆動用トランジスタ3のゲート−ソース間電圧Vgsは低下し、Vgs=閾値電圧Vthになった時点で駆動用トランジスタ3の駆動電流Id=0となり、ソース電圧Vsの上昇は停止する。その結果、容量素子4に駆動用トランジスタ3の閾値電圧Vthが保持される。   As the parasitic capacitance 2 is charged, the source voltage Vs at the source terminal S of the driving transistor 3 increases. Since VB supplied to the gate terminal G of the driving transistor 3 is a fixed voltage, when the source voltage Vs increases, the gate-source voltage Vgs of the driving transistor 3 decreases, and Vgs = threshold voltage Vth. Thus, the driving current Id of the driving transistor 3 becomes 0, and the increase in the source voltage Vs stops. As a result, the threshold voltage Vth of the driving transistor 3 is held in the capacitive element 4.

ここで、上記のような閾値電圧検出動作中は発光素子を発光させないようにする必要があり、駆動用トランジスタ3のソース端子Sのソース電圧Vsは発光素子の発光閾値電圧以下に維持する必要がある。   Here, it is necessary to prevent the light emitting element from emitting light during the threshold voltage detection operation as described above, and the source voltage Vs of the source terminal S of the driving transistor 3 needs to be maintained below the light emission threshold voltage of the light emitting element. is there.

上述したように閾値電圧検出動作中は駆動用トランジスタ3のソース電圧VsはVgs=Vthとなるまで上昇する。すなわち、駆動用トランジスタ3のソース電圧Vsは駆動用トランジスタ3のVthの大きさに応じて変化することになる。   As described above, during the threshold voltage detection operation, the source voltage Vs of the driving transistor 3 rises until Vgs = Vth. That is, the source voltage Vs of the driving transistor 3 changes according to the magnitude of Vth of the driving transistor 3.

すなわち、閾値電圧検出動作を効果的に実行し、輝度均一性の優れた表示を実現するためには、経時変動を含めたVthの大きさに対応した駆動用トランジスタ3のソース電圧Vsを発光素子の発光閾値電圧以下に維持する必要がある。   That is, in order to effectively execute the threshold voltage detection operation and realize display with excellent luminance uniformity, the source voltage Vs of the driving transistor 3 corresponding to the magnitude of Vth including temporal variation is used as the light emitting element. It is necessary to maintain it below the light emission threshold voltage.

しかしながら、特許文献3および特許文献4に記載のエージング動作は、初期劣化に十分な大きさの駆動用トランジスタの駆動電流を発光素子に流すことによって行われるので、駆動用トランジスタのVthがシフトしてしまう。   However, since the aging operations described in Patent Document 3 and Patent Document 4 are performed by flowing a driving current of a driving transistor having a magnitude sufficient for initial degradation to the light emitting element, the Vth of the driving transistor is shifted. End up.

これは、エージング動作によって発光素子自体の経時劣化ばらつきを抑制したことによって、駆動用トランジスタのVthのシフトの許容範囲を狭めることになり、結果的には、表示輝度均一性能の持続期間を短縮することになる。   This suppresses the variation with time of the light emitting element by the aging operation, thereby narrowing the allowable range of the Vth shift of the driving transistor, and as a result, shortening the duration of the display luminance uniformity performance. It will be.

本発明は、上記の事情に鑑み、駆動用トランジスタの閾値電圧のシフトを発生させることなく、発光素子のエージング動作を行うことができる表示装置およびその表示装置の駆動制御方法を提供することを目的とする。   In view of the above circumstances, an object of the present invention is to provide a display device capable of performing an aging operation of a light emitting element without causing a shift in threshold voltage of a driving transistor, and a drive control method for the display device. And

本発明の表示装置の駆動制御方法は、発光素子、発光素子のアノード端子にソース端子が接続され、発光素子に駆動電流を流すN型の駆動用トランジスタ、駆動用トランジスタのゲート端子とソース端子との間に接続された容量素子、駆動用トランジスタのゲート端子と駆動用トランジスタのゲート端子に駆動電圧を供給する信号線との間に接続された選択用トランジスタ、および駆動用トランジスタのソース端子と駆動用トランジスタのソース端子にリセット電圧を供給するリセット電圧線との間に接続されたソース用トランジスタを有する画素回路が多数配列されたアクティブマトリクス基板を備えた表示装置の駆動制御方法において、リセット電圧線および駆動用トランジスタのソース端子を介して発光素子に電流を流すことによって発光素子のエージング動作を行うことを特徴とする。   According to the display device driving control method of the present invention, a light emitting element, an N-type driving transistor in which a source terminal is connected to an anode terminal of the light emitting element, and a driving current is supplied to the light emitting element, a gate terminal and a source terminal of the driving transistor, And a selection transistor connected between a gate terminal of the driving transistor and a signal line for supplying a driving voltage to the gate terminal of the driving transistor, and a source terminal of the driving transistor and driving In a drive control method for a display device including an active matrix substrate in which a plurality of pixel circuits each having a source transistor connected between a reset voltage line for supplying a reset voltage to a source terminal of the transistor for use is arranged, the reset voltage line And by passing a current through the light emitting element through the source terminal of the driving transistor. And performing an aging operation of the optical element.

また、本発明の表示装置の駆動制御方法においては、発光素子の寄生容量を駆動用トランジスタの駆動電流によって充電することによって駆動用トランジスタの閾値電圧検出動作を行うことができる。   In the display device drive control method of the present invention, the threshold voltage detection operation of the drive transistor can be performed by charging the parasitic capacitance of the light emitting element with the drive current of the drive transistor.

また、発光素子のエージング動作の間、選択用トランジスタとソース用トランジスタとをオンして信号線とリセット電圧線に同じ大きさのエージング動作用電圧を供給することができる。   In addition, during the aging operation of the light emitting element, the selection transistor and the source transistor can be turned on to supply the same aging operation voltage to the signal line and the reset voltage line.

本発明の表示装置は、発光素子、発光素子のアノード端子にソース端子が接続され、発光素子に駆動電流を流すN型の駆動用トランジスタ、駆動用トランジスタのゲート端子とソース端子との間に接続された容量素子、駆動用トランジスタのゲート端子と駆動用トランジスタのゲート端子に駆動電圧を供給する信号線との間に接続された選択用トランジスタ、および駆動用トランジスタのソース端子と駆動用トランジスタのソース端子にリセット電圧を供給するリセット電圧線との間に接続されたソース用トランジスタを有する画素回路が多数配列されたアクティブマトリクス基板を備えた表示装置において、リセット電圧線および駆動用トランジスタのソース端子を介して発光素子に電流を流すことによって発光素子のエージング動作を行うよう制御する制御部を備えたことを特徴とする。   In the display device of the present invention, a source terminal is connected to a light emitting element, an anode terminal of the light emitting element, and an N-type driving transistor that supplies a driving current to the light emitting element, and a gate terminal and a source terminal of the driving transistor are connected. And a selection transistor connected between a gate terminal of the driving transistor and a signal line for supplying a driving voltage to the gate terminal of the driving transistor, and a source terminal of the driving transistor and a source of the driving transistor In a display device including an active matrix substrate in which a large number of pixel circuits each having a source transistor connected between a reset voltage line for supplying a reset voltage to a terminal are arranged, the reset voltage line and the source terminal of the driving transistor are arranged The aging operation of the light emitting element is performed by passing a current through the light emitting element through Characterized by comprising a control unit for controlling so.

また、上記本発明の表示装置においては、制御部を、発光素子の寄生容量を駆動用トランジスタの駆動電流によって充電することによって駆動用トランジスタの閾値電圧検出動作を行うよう制御するものとすることができる。   In the display device of the present invention, the control unit may be controlled to perform the threshold voltage detection operation of the driving transistor by charging the parasitic capacitance of the light emitting element with the driving current of the driving transistor. it can.

また、制御部を、発光素子のエージング動作の間、選択用トランジスタとソース用トランジスタとをオンして信号線とリセット電圧線に同じ大きさのエージング動作用電圧を供給するよう制御するものとすることができる。   In addition, the control unit controls to turn on the selection transistor and the source transistor and supply the same aging operation voltage to the signal line and the reset voltage line during the aging operation of the light emitting element. be able to.

また、駆動用トランジスタとして、閾値電圧が負電圧の薄膜トランジスタを用い、制御部を、発光素子のエージング動作の間、駆動用トランジスタのドレイン端子に接続された電源電圧線に対してもエージング動作用電圧を供給するよう制御するものとすることができる。   In addition, a thin film transistor having a negative threshold voltage is used as the driving transistor, and the control unit controls the aging operation voltage with respect to the power supply voltage line connected to the drain terminal of the driving transistor during the aging operation of the light emitting element. Can be controlled to supply.

また、アクティブマトリクス基板を、多数の信号線および多数のリセット電圧線を備えたものとし、制御部を、多数のリセット電圧線のうちの一部のリセット電圧線を順次切り替えて該一部のリセット電圧線にエージング動作用電圧を順次供給するとともに、エージング用動作電圧が供給されていない画素回路に接続されたリセット電圧線および/または信号線に対し、画素回路の発光素子の発光閾値電圧よりも低い電圧を供給するよう制御するものとすることができる。   In addition, the active matrix substrate includes a large number of signal lines and a large number of reset voltage lines, and the control unit sequentially switches some of the reset voltage lines among the large number of reset voltage lines to reset the partial matrix. The voltage for aging operation is sequentially supplied to the voltage line, and the reset voltage line and / or the signal line connected to the pixel circuit to which the aging operation voltage is not supplied is more than the light emission threshold voltage of the light emitting element of the pixel circuit. It can be controlled to supply a low voltage.

ここで、上記「エージング動作」とは、予め発光素子に電流を流すことによって発光素子を初期劣化させる動作のことをいう。   Here, the “aging operation” refers to an operation of initially degrading the light emitting element by passing a current through the light emitting element in advance.

本発明の表示装置およびその駆動制御方法によれば、リセット電圧線および駆動用トランジスタのソース端子を介して発光素子に電流を流すことによって発光素子のエージング動作を行うようにしたので、駆動用トランジスタの閾値電圧のシフトを発生させることなくエージング動作を行うことができ、表示輝度均一性が長期間維持可能な表示装置を実現することができる。   According to the display device and the drive control method thereof of the present invention, the aging operation of the light emitting element is performed by flowing a current to the light emitting element through the reset voltage line and the source terminal of the driving transistor. An aging operation can be performed without causing a shift of the threshold voltage, and a display device that can maintain display luminance uniformity for a long period of time can be realized.

本発明の表示装置の第1の実施形態を適用した有機EL表示装置の概略構成図1 is a schematic configuration diagram of an organic EL display device to which a first embodiment of a display device of the present invention is applied. 本発明の表示装置の第1の実施形態を適用した有機EL表示装置の画素回路の構成を示す図The figure which shows the structure of the pixel circuit of the organic electroluminescence display to which 1st Embodiment of the display apparatus of this invention is applied. 本発明の第1の実施形態を適用した有機EL表示装置のエージング動作の作用を説明するための図The figure for demonstrating the effect | action of the aging operation | movement of the organic electroluminescence display to which the 1st Embodiment of this invention is applied. 本発明の表示装置の第1の実施形態を適用した有機EL表示装置の表示動作の作用を説明するためのタイミングチャートTiming chart for explaining the operation of the display operation of the organic EL display device to which the first embodiment of the display device of the present invention is applied 本発明の表示装置の第1の実施形態を適用した有機EL表示装置のリセット動作の作用を説明するための図The figure for demonstrating the effect | action of the reset operation | movement of the organic electroluminescence display to which 1st Embodiment of the display apparatus of this invention is applied. 本発明の表示装置の第1の実施形態を適用した有機EL表示装置の閾値電圧検出動作の作用を説明するための図The figure for demonstrating the effect | action of the threshold voltage detection operation | movement of the organic electroluminescent display apparatus to which 1st Embodiment of the display apparatus of this invention is applied. 本発明の表示装置の第1の実施形態を適用した有機EL表示装置のプログラム動作の作用を説明するための図The figure for demonstrating the effect | action of the program operation | movement of the organic electroluminescent display apparatus to which 1st Embodiment of the display apparatus of this invention is applied. 本発明の表示装置の第1の実施形態を適用した有機EL表示装置の発光動作の作用を説明するための図The figure for demonstrating the effect | action of the light emission operation | movement of the organic electroluminescent display apparatus to which 1st Embodiment of the display apparatus of this invention is applied. 本発明の表示装置の第2の実施形態を適用した有機EL表示装置の概略構成図Schematic configuration diagram of an organic EL display device to which a second embodiment of the display device of the present invention is applied オフ動作する閾値電圧が負電圧である無機酸化膜薄膜トランジスタのVGS−ID特性の一例を示す図The figure which shows an example of the VGS-ID characteristic of the inorganic oxide film thin-film transistor whose threshold voltage which carries out an off operation is a negative voltage オフ動作する閾値電圧が負電圧である無機酸化膜薄膜トランジスタを駆動用トランジスタとして用いた場合のエージング動作の作用を説明するための図The figure for demonstrating the effect | action of an aging operation | movement at the time of using the inorganic oxide film thin-film transistor whose threshold voltage which carries out an off operation is a negative voltage as a drive transistor 従来の有機EL表示装置におけるエージング動作を説明するための図A diagram for explaining an aging operation in a conventional organic EL display device 従来の有機EL表示装置の画素回路の一例を示す図The figure which shows an example of the pixel circuit of the conventional organic electroluminescence display

以下、図面を参照して本発明の表示装置の第1の実施形態を適用した有機EL表示装置について説明する。図1は、本発明の第1の実施形態を適用した有機EL表示装置の概略構成図である。   Hereinafter, an organic EL display device to which a first embodiment of a display device of the present invention is applied will be described with reference to the drawings. FIG. 1 is a schematic configuration diagram of an organic EL display device to which the first embodiment of the present invention is applied.

本発明の第1の実施形態の有機EL表示装置は、図1に示すように、有機EL発光素子を有する画素回路11が2次元状に多数配列されたアクティブマトリクス基板10と、各画素回路11にゲートスキャン信号およびソーススキャン信号を出力する走査駆動回路12と、画像データに応じた表示データに基づいて各画素回路11の駆動用トランジスタにプログラム電圧を出力するゲート駆動回路13と、エージング動作の間に後述するリセット電圧線にエージング動作用電圧およびリセット電圧を供給するリセット電圧駆動回路14と、画像データに応じた表示データと同期信号に基づくタイミング信号をゲート駆動回路13に出力するとともに、走査駆動回路12およびリセット電圧駆動回路14に同期信号に基づくタイミング信号を出力する制御部19とを備えている。   As shown in FIG. 1, the organic EL display device according to the first embodiment of the present invention includes an active matrix substrate 10 in which a large number of pixel circuits 11 each having an organic EL light emitting element are two-dimensionally arranged, and each pixel circuit 11. A scan drive circuit 12 for outputting a gate scan signal and a source scan signal to each other, a gate drive circuit 13 for outputting a program voltage to a drive transistor of each pixel circuit 11 based on display data corresponding to image data, and an aging operation A reset voltage drive circuit 14 for supplying an aging operation voltage and a reset voltage to a reset voltage line, which will be described later, and a timing signal based on display data and a synchronization signal corresponding to the image data are output to the gate drive circuit 13 and scanned. A timing signal based on the synchronization signal is output to the drive circuit 12 and the reset voltage drive circuit 14. And a control unit 19 for.

そして、アクティブマトリクス基板10は、ゲート駆動回路13から出力されたプログラム電圧を各画素回路列に供給する多数のデータ線15と、走査駆動回路12から出力されたゲートスキャン信号を各画素回路行に供給する多数のゲート走査線16と、走査駆動回路12から出力されたソーススキャン信号を各画素回路行に供給する多数のソース走査線17と、リセット電圧駆動回路14から出力されたエージング動作用電圧を各画素回路列に供給する多数のリセット電圧線18とを備えている。   The active matrix substrate 10 supplies a number of data lines 15 for supplying a program voltage output from the gate drive circuit 13 to each pixel circuit column and a gate scan signal output from the scan drive circuit 12 to each pixel circuit row. A large number of gate scan lines 16 to be supplied, a large number of source scan lines 17 for supplying source scan signals output from the scan drive circuit 12 to each pixel circuit row, and an aging operation voltage output from the reset voltage drive circuit 14 Are provided to each pixel circuit column.

そして、データ線15およびリセット電圧線18と、ゲート走査線16およびソース走査線17とは直交して格子状に設けられている。そして、これらの交差点近傍に画素回路11が設けられている。   The data line 15 and the reset voltage line 18, and the gate scanning line 16 and the source scanning line 17 are provided in a lattice shape so as to be orthogonal to each other. A pixel circuit 11 is provided in the vicinity of these intersections.

各画素回路11は、図2に示すように、有機EL発光素子11aと、有機EL発光素子11aのアノード端子にソース端子Sが接続され、有機EL発光素子11aに駆動電流を流す駆動用トランジスタ11bと、駆動用トランジスタ11bのゲート端子Gとソース端子Sとの間に接続された容量素子11cと、容量素子11cの一端および駆動用トランジスタ11bのゲート端子Gとデータ線15との間に接続されたゲート選択用トランジスタ11dと、容量素子11cの他端および駆動用トランジスタ11bのソース端子Sとリセット電圧線18との間に接続されたソース用トランジスタ11eとを備えている。   As shown in FIG. 2, each pixel circuit 11 includes an organic EL light emitting element 11a, a source terminal S connected to the anode terminal of the organic EL light emitting element 11a, and a driving transistor 11b that passes a driving current through the organic EL light emitting element 11a. And the capacitive element 11c connected between the gate terminal G and the source terminal S of the driving transistor 11b, and one end of the capacitive element 11c and between the gate terminal G of the driving transistor 11b and the data line 15. The gate selection transistor 11d and the other end of the capacitor 11c and the source transistor 11e connected between the source terminal S of the driving transistor 11b and the reset voltage line 18 are provided.

有機EL発光素子11aは、駆動用トランジスタ11bにより流された駆動電流により発光する発光部50と、発光部50の寄生容量51とを有している。そして、有機EL発光素子11aのカソード端子は共通電位(図2では接地電位)に接続されている。   The organic EL light emitting element 11 a includes a light emitting unit 50 that emits light by a driving current passed by the driving transistor 11 b and a parasitic capacitance 51 of the light emitting unit 50. The cathode terminal of the organic EL light emitting element 11a is connected to a common potential (ground potential in FIG. 2).

駆動用トランジスタ11b、ゲート選択用トランジスタ11dおよびソース用トランジスタ11eは、N型の薄膜トランジスタから構成されている。そして、駆動用トランジスタ11bの薄膜トランジスタの種類としては、アモルファスシリコンの薄膜トランジスタや無機酸化膜の薄膜トランジスタを用いることができる。無機酸化膜薄膜トランジスタとしては、たとえば、IGZO(InGaZnO)を材料とする無機酸化膜からなる薄膜トランジスタを利用することができるが、IGZOに限らず、その他IZO(InZnO)なども用いることができる。   The driving transistor 11b, the gate selection transistor 11d, and the source transistor 11e are N-type thin film transistors. As a kind of the thin film transistor of the driving transistor 11b, an amorphous silicon thin film transistor or an inorganic oxide thin film transistor can be used. As the inorganic oxide film thin film transistor, for example, a thin film transistor made of an inorganic oxide film made of IGZO (InGaZnO) can be used. However, not only IGZO but also IZO (InZnO) can be used.

走査駆動回路12は、制御部19から出力されたタイミング信号に基づいて、画素回路11のゲート選択用トランジスタ11dをON/OFFするためのゲートスキャン信号ScanGを各ゲート走査線16に順次出力するとともに、ソース用トランジスタ11eをON/OFFするためのソーススキャン信号ScanSを各ソース走査線17に順次出力するものである。   The scanning drive circuit 12 sequentially outputs a gate scan signal ScanG for turning on / off the gate selection transistor 11d of the pixel circuit 11 to each gate scanning line 16 based on the timing signal output from the control unit 19. The source scan signal ScanS for turning on / off the source transistor 11e is sequentially output to each source scan line 17.

ゲート駆動回路13は、入力された表示データに基づいて、各画素回路11に入力されるプログラム電圧を生成し、そのプログラム電圧を各データ線15に出力するものである。   The gate drive circuit 13 generates a program voltage input to each pixel circuit 11 based on the input display data, and outputs the program voltage to each data line 15.

リセット電圧駆動回路14は、後述するエージング動作用電圧VEとリセット電圧VAとを切り替えて出力するものであり、具体的には、後述する有機EL発光素子11aのエージング動作時に各リセット電圧線18にエージング動作用電圧VEを供給するとともに、後述するリセット動作時に各リセット電圧線18にリセット電圧VAを供給するものである。   The reset voltage drive circuit 14 switches and outputs an aging operation voltage VE and a reset voltage VA, which will be described later. Specifically, each reset voltage line 18 is supplied to each reset voltage line 18 during an aging operation of the organic EL light emitting element 11a which will be described later. An aging operation voltage VE is supplied, and a reset voltage VA is supplied to each reset voltage line 18 during a reset operation described later.

次に、第1の実施形態の有機EL表示装置の動作について詳細に説明する。   Next, the operation of the organic EL display device according to the first embodiment will be described in detail.

本実施形態の有機EL表示装置においては、表示データに基づく表示動作の前に、各画素回路11の有機EL発光素子11aのエージング動作を行う。本実施形態においては、全ての画素回路11の有機EL発光素子11aを同時にエージング動作させる場合について説明するが、これに限らず、一部の画素回路11のエージング動作を順次切り替えて行うようにしてもよい。その場合については後述する本発明の第2の実施形態において詳細に説明する。   In the organic EL display device of this embodiment, the aging operation of the organic EL light emitting element 11a of each pixel circuit 11 is performed before the display operation based on the display data. In the present embodiment, the case where the organic EL light emitting elements 11a of all the pixel circuits 11 are simultaneously aged will be described. However, the present invention is not limited to this, and the aging operations of some of the pixel circuits 11 are sequentially switched. Also good. Such a case will be described in detail in a second embodiment of the present invention described later.

エージング動作を行う際には、まず、走査駆動回路12から全てのゲート走査線16にゲート選択用トランジスタ11dをONするためのゲートスキャン信号が出力されるとともに、全てのソース走査線17にソース用トランジスタ11eをONするためのソーススキャン信号が出力される。   When performing an aging operation, first, a gate scan signal for turning on the gate selection transistors 11d is output from the scan drive circuit 12 to all the gate scan lines 16, and the source scan line 17 is supplied with a source signal. A source scan signal for turning on the transistor 11e is output.

そして、図3に示すように、走査駆動回路12から出力されたゲートスキャン信号に応じて全ての画素回路11のゲート選択用トランジスタ11dがONするとともに、ソーススキャン信号に応じて全ての画素回路11のソース用トランジスタ11eがONし、全ての画素回路11の駆動用トランジスタ11bのゲート端子Gとデータ線15とが接続されるとともに、駆動用トランジスタ11bのソース端子Sとリセット電圧線18とが接続される。   As shown in FIG. 3, the gate selection transistors 11d of all the pixel circuits 11 are turned on in accordance with the gate scan signal output from the scan driving circuit 12, and all the pixel circuits 11 are in response to the source scan signal. Source transistor 11e is turned on, the gate terminal G of the driving transistor 11b of all the pixel circuits 11 and the data line 15 are connected, and the source terminal S of the driving transistor 11b and the reset voltage line 18 are connected. Is done.

一方、リセット電圧駆動回路14から全てのリセット電圧線18にエージング動作用電圧VEが出力され、また、このときゲート駆動回路13からも上記エージング動作用電圧VEと同じ大きさのプログラム電圧Vdataが全てのデータ線15に出力される。   On the other hand, the aging operation voltage VE is output from the reset voltage driving circuit 14 to all the reset voltage lines 18, and at this time, all the program voltages Vdata having the same magnitude as the aging operation voltage VE are also output from the gate driving circuit 13. Are output to the data line 15.

そして、リセット電圧線18に供給されたエージング動作用電圧はソース用トランジスタ11eを介して有機EL発光素子11aに供給され、有機EL発光素子11aに駆動電流が流れてエージングのための発光動作が行われる。なお、このとき、上述したようにゲート駆動回路13からもエージング動作用電圧VEと同じ大きさのプログラム電圧Vdataが全てのデータ線15に出力されて、全ての駆動用トランジスタ11bのゲート端子Gにはエージング動作用電圧VEと同じ大きさのプログラム電圧Vdataが供給されている状態であるので、駆動用トランジスタ11bのゲート−ソース間電圧Vgsは0Vに固定される。したがって、駆動用トランジスタ11bに駆動電流が流れないので駆動用トランジスタ11bの閾値電圧Vthのシフトを防止することができる。   The voltage for aging operation supplied to the reset voltage line 18 is supplied to the organic EL light emitting element 11a via the source transistor 11e, and a driving current flows through the organic EL light emitting element 11a to perform a light emitting operation for aging. Is called. At this time, as described above, the program voltage Vdata having the same magnitude as the aging operation voltage VE is also output from the gate drive circuit 13 to all the data lines 15, and is supplied to the gate terminals G of all the drive transistors 11b. Since the program voltage Vdata having the same magnitude as the aging operation voltage VE is supplied, the gate-source voltage Vgs of the driving transistor 11b is fixed to 0V. Therefore, since no driving current flows through the driving transistor 11b, the threshold voltage Vth of the driving transistor 11b can be prevented from shifting.

そして、上記のようにして有機EL発光素子11aのエージング動作が行われた後、表示データに基づく表示動作が行われる。   Then, after the aging operation of the organic EL light emitting element 11a is performed as described above, the display operation based on the display data is performed.

次に、表示データに基づく表示動作について、図4に示すタイミングチャートおよび図5から図8を参照しながら説明する。なお、図4には、走査駆動回路12から出力されるゲートスキャン信号ScanGの電圧波形と、走査駆動回路12から出力されるソーススキャン信号ScanSの電圧波形と、駆動用トランジスタ11bのゲート電圧Vg、ソース電圧Vsおよびゲート−ソース間電圧Vgsの電圧波形とが示されている。   Next, the display operation based on the display data will be described with reference to the timing chart shown in FIG. 4 and FIGS. 4 shows the voltage waveform of the gate scan signal ScanG output from the scan drive circuit 12, the voltage waveform of the source scan signal ScanS output from the scan drive circuit 12, and the gate voltage Vg of the drive transistor 11b. The voltage waveforms of the source voltage Vs and the gate-source voltage Vgs are shown.

本実施形態の有機EL表示装置においては、アクティブマトリクス基板10の各ゲート走査線16に接続された画素回路行が順次選択され、1行単位でその選択期間内に所定の動作が行なわれる。ここでは、その選択された所定の画素回路行において選択期間内に行なわれる動作について説明する。   In the organic EL display device of this embodiment, pixel circuit rows connected to the gate scanning lines 16 of the active matrix substrate 10 are sequentially selected, and a predetermined operation is performed in the selection period in units of one row. Here, an operation performed in the selected period in the selected predetermined pixel circuit row will be described.

まず、画素回路行についてリセット動作が行われる(図4の時刻t1〜時刻t2、図5参照)。   First, a reset operation is performed on the pixel circuit row (time t1 to time t2 in FIG. 4, see FIG. 5).

具体的には、図4に示すように、走査駆動回路12からゲート走査線16にゲート選択用トランジスタ11dをオンするためのゲートスキャン信号ScanGが出力されるとともに、走査駆動回路12からソース走査線17にソース用トランジスタ11eをオンするためのソーススキャン信号ScanSが出力される。そして、図5に示すように、ゲートスキャン信号ScanGに応じてゲート選択用トランジスタ11dがオンされ、駆動用トランジスタ11bのゲート端子Gがデータ線15に接続される。また、ソーススキャン信号ScanSに応じてソース用トランジスタ11eがオンされ、駆動用トランジスタ11bのソース端子Sおよび容量素子11cの一端(駆動用トランジスタ11bのゲート端子とは反対側)と、リセット電圧線18とが接続される。   Specifically, as shown in FIG. 4, a gate scan signal ScanG for turning on the gate selection transistor 11 d is output from the scan drive circuit 12 to the gate scan line 16, and the source scan line is supplied from the scan drive circuit 12. 17, a source scan signal ScanS for turning on the source transistor 11e is output. Then, as shown in FIG. 5, the gate selection transistor 11d is turned on in response to the gate scan signal ScanG, and the gate terminal G of the driving transistor 11b is connected to the data line 15. Further, the source transistor 11e is turned on in response to the source scan signal ScanS, the source terminal S of the driving transistor 11b and one end of the capacitive element 11c (on the side opposite to the gate terminal of the driving transistor 11b), and the reset voltage line 18 And are connected.

そして、このときゲート駆動回路13から各データ線15に所定電圧VBが出力され、各画素回路11の駆動用トランジスタ11bのゲート端子Gに供給され、また、リセット電圧駆動回路14から各リセット電圧線18にリセット電圧VAが出力され、各画素回路11の駆動用トランジスタ11bのソース端子Sに供給される。なお、本実施形態においてはリセット電圧は0Vに設定している。   At this time, a predetermined voltage VB is output from the gate drive circuit 13 to each data line 15 and supplied to the gate terminal G of the drive transistor 11b of each pixel circuit 11, and from the reset voltage drive circuit 14 to each reset voltage line. The reset voltage VA is output to 18 and supplied to the source terminal S of the driving transistor 11 b of each pixel circuit 11. In the present embodiment, the reset voltage is set to 0V.

上記のような動作によって、駆動用トランジスタ11bのゲート電圧Vg=VB、ソース電圧Vs=VA=0となり、駆動用トランジスタ11bのゲート−ソース間電圧Vgs=VB−VAに設定され、容量素子11cおよび寄生容量51がリセットされる。   By the above operation, the gate voltage Vg = VB and the source voltage Vs = VA = 0 of the driving transistor 11b are set, and the gate-source voltage Vgs = VB-VA of the driving transistor 11b is set. The parasitic capacitance 51 is reset.

ここで、所定電圧VBは、駆動用トランジスタ11bの閾値電圧の最大値をVthmaxとすると、VB>VA+Vthmaxが条件であり、駆動用トランジスタ11bからリセット電圧線18には何らかの駆動電流Idが流れる状態である。   Here, given that the predetermined voltage VB is Vb> VA + Vthmax, where the maximum value of the threshold voltage of the driving transistor 11b is Vthmax, a certain driving current Id flows from the driving transistor 11b to the reset voltage line 18. is there.

また、リセット電圧VAは、有機EL発光素子11aの発光閾値電圧をVf0、駆動用トランジスタ11bの閾値電圧偏差+変動の最大値をΔVthとすると、VA<Vf0−ΔVthが条件となり、たとえば、本実施形態のようにVA=0Vに設定されるが、ΔVthが小さい場合には、より高い電圧を設定した方が有機EL発光素子11aの発光遷移時間を短縮でき、逆にΔVthが大きい場合には、より低い電圧(負電圧を含む)を設定する必要がある。   The reset voltage VA is VA <Vf0−ΔVth, where the light emission threshold voltage of the organic EL light emitting element 11a is Vf0 and the threshold voltage deviation of the driving transistor 11b + the maximum value of fluctuation is ΔVth. Although VA = 0V is set as in the embodiment, when ΔVth is small, the light emission transition time of the organic EL light emitting element 11a can be shortened by setting a higher voltage, and conversely, when ΔVth is large, It is necessary to set a lower voltage (including a negative voltage).

そして、次に、閾値電圧検出動作が行われる(図4の時刻t2〜時刻t3、図6参照)。   Next, a threshold voltage detection operation is performed (time t2 to time t3 in FIG. 4, see FIG. 6).

具体的には、図4に示すように、走査駆動回路12からソース走査線17にソース用トランジスタ11eをオフするためのソーススキャン信号ScanSが出力される。そして、図6に示すように、ソーススキャン信号ScanSに応じてソース用トランジスタ11eがオフされる。   Specifically, as shown in FIG. 4, a source scan signal ScanS for turning off the source transistor 11 e is output from the scan drive circuit 12 to the source scan line 17. Then, as shown in FIG. 6, the source transistor 11e is turned off in response to the source scan signal ScanS.

これにより、図6に示すように、駆動用トランジスタ11bのソース端子Sとリセット電圧線18とが遮断される。そして、このとき駆動用トランジスタ11bのゲート−ソース間電圧Vgsは、
Vgs=Vg−Vs=VB−VA>Vth
となっているため、駆動用トランジスタ11bからリセット電圧線18へ流れていた駆動電流Idは、有機EL発光素子11aの寄生容量51に流れ、寄生容量51が充電され、駆動用トランジスタ11bのソース端子Sのソース電圧Vsが上昇する。
As a result, as shown in FIG. 6, the source terminal S of the driving transistor 11b and the reset voltage line 18 are cut off. At this time, the gate-source voltage Vgs of the driving transistor 11b is
Vgs = Vg−Vs = VB−VA> Vth
Therefore, the driving current Id flowing from the driving transistor 11b to the reset voltage line 18 flows to the parasitic capacitance 51 of the organic EL light emitting element 11a, and the parasitic capacitance 51 is charged, and the source terminal of the driving transistor 11b The source voltage Vs of S increases.

駆動用トランジスタ11bのゲート端子Gに供給されるVBは固定電圧であるため、ソース電圧Vsの上昇によりVgsは低下し、Vgs=Vthになった時点で駆動電流Id=0となり、ソース電圧Vsの上昇は停止する。なお、このときの容量素子11cの両端電圧Vcs=Vgs=Vthとなっている。   Since VB supplied to the gate terminal G of the driving transistor 11b is a fixed voltage, Vgs decreases as the source voltage Vs increases, and when Vgs = Vth, the driving current Id = 0 and the source voltage Vs The ascent stops. Note that the voltage across the capacitor 11c at this time is Vcs = Vgs = Vth.

ここで、このとき駆動用トランジスタ11bのゲート電圧Vg=VB、ソース電圧Vs=VB−Vthであり、ソース電圧Vsは有機EL発光素子11aの発光閾値電圧以下とする必要があるため、
VB<Vf0+Vthmin
が条件となる。なお、Vf0は有機EL発光素子11aの発光閾値電圧、Vthminは駆動用トランジスタ11bの最小閾値電圧である。
Here, at this time, the gate voltage Vg of the driving transistor 11b is Vg = VB, the source voltage Vs = VB−Vth, and the source voltage Vs needs to be equal to or lower than the light emission threshold voltage of the organic EL light emitting element 11a.
VB <Vf0 + Vthmin
Is a condition. Vf0 is a light emission threshold voltage of the organic EL light emitting element 11a, and Vthmin is a minimum threshold voltage of the driving transistor 11b.

そして、次にプログラム動作が行われる(図4における時刻t3〜時刻t4、図7参照)。上記閾値電圧検出動作によって駆動用トランジスタ11bのソース電圧が十分に安定した時点でゲート駆動回路13は各データ線15に出力する電圧を所定電圧VBからプログラム電圧Vprg=VB+Vodにステップアップさせる。   Next, a program operation is performed (time t3 to time t4 in FIG. 4, see FIG. 7). When the source voltage of the driving transistor 11b is sufficiently stabilized by the threshold voltage detection operation, the gate driving circuit 13 steps up the voltage output to each data line 15 from the predetermined voltage VB to the program voltage Vprg = VB + Vod.

ここで、Vodは有機EL発光素子11aに所望の輝度に応じた駆動電流を流すための駆動用トランジスタ11bの駆動電圧であり、Vod=Vgs−Vthである。そして、駆動用トランジスタ11bのソース電圧Vsは容量素子11cの容量値Csと寄生容量51の容量値Cdの分圧となるので、
Vs=VB−Vth+Vod×Cs/(Cd+Cs)
となるが、Cd≫Csである場合には、
Vs≒VB−Vth
Vgs≒VB+Vod−(VB−Vth)=Vth+Vod
となり、ほぼ容量素子11cで検出したVthにVodを加算した値となる。
Here, Vod is a driving voltage of the driving transistor 11b for causing a driving current corresponding to a desired luminance to flow through the organic EL light emitting element 11a, and Vod = Vgs−Vth. Since the source voltage Vs of the driving transistor 11b is divided by the capacitance value Cs of the capacitive element 11c and the capacitance value Cd of the parasitic capacitance 51,
Vs = VB−Vth + Vod × Cs / (Cd + Cs)
However, if Cd >> Cs,
Vs≈VB-Vth
Vgs≈VB + Vod− (VB−Vth) = Vth + Vod
Thus, Vd is added to Vth detected by the capacitive element 11c.

そして、次に発光動作が行われる(図4における時刻t4以降、図8参照)。   Then, a light emission operation is performed next (see FIG. 8 after time t4 in FIG. 4).

具体的には、図4に示すように、走査駆動回路12からゲート走査線16にゲート選択用トランジスタ11dをオフするためのゲートスキャン信号ScanGが出力され、図8に示すように、ゲートスキャン信号に応じてゲート選択用トランジスタ11dがオフされる。これにより、駆動用トランジスタ11bのゲート端子Gとデータ線15との接続が遮断される。   Specifically, as shown in FIG. 4, a gate scan signal ScanG for turning off the gate selection transistor 11d is output from the scan drive circuit 12 to the gate scan line 16, and as shown in FIG. Accordingly, the gate selection transistor 11d is turned off. As a result, the connection between the gate terminal G of the driving transistor 11b and the data line 15 is cut off.

そして、図8に示すように、駆動用トランジスタ11bには、上述したプログラム動作における容量素子11cの両端電圧が保持されたままその駆動電圧に応じた駆動電流Idが流れ、この駆動電流Idによって有機EL発光素子11aの発光部50が発光する。なお、Vodの印加完了後、駆動用トランジスタ11bのソース電圧Vsが上昇する前にゲート選択用トランジスタ11dをオフする必要がある。   Then, as shown in FIG. 8, a driving current Id corresponding to the driving voltage flows through the driving transistor 11b while holding the voltage across the capacitive element 11c in the above-described programming operation. The light emitting unit 50 of the EL light emitting element 11a emits light. Note that after the application of Vod is completed, it is necessary to turn off the gate selection transistor 11d before the source voltage Vs of the driving transistor 11b increases.

次に、本発明の表示装置の第2の実施形態を適用した有機EL表示装置について説明する。   Next, an organic EL display device to which the second embodiment of the display device of the present invention is applied will be described.

上記第1の実施形態の有機EL表示装置においては、有機EL発光素子11aのエージング動作を全ての画素回路11について同時に行うようにしたが、第2の実施形態の有機EL表示装置は、一部の画素回路11を順次切り替えてエージング動作を行うことによって、最終的に全画素回路11のエージング動作を行うようにしたものである。このように一部の画素回路11のみエージング動作を行うようにすることによってエージング動作中の発熱を抑制することができる。   In the organic EL display device of the first embodiment, the aging operation of the organic EL light emitting element 11a is performed simultaneously for all the pixel circuits 11. However, the organic EL display device of the second embodiment is partially By sequentially switching the pixel circuits 11 and performing an aging operation, the aging operation of all the pixel circuits 11 is finally performed. In this way, heat generation during the aging operation can be suppressed by performing the aging operation only on a part of the pixel circuits 11.

具体的には、第2の実施形態の有機EL表示装置は、第1の実施形態の有機EL表示装置とはリセット電圧駆動回路20の構成とこれを駆動制御する制御部19の駆動制御方法が異なるものであり、その他の構成については第1の実施形態の有機EL表示装置と同様である。   Specifically, the organic EL display device of the second embodiment is different from the organic EL display device of the first embodiment in that the configuration of the reset voltage drive circuit 20 and the drive control method of the control unit 19 that drives and controls the reset voltage drive circuit 20 are the same. The other configurations are the same as those of the organic EL display device of the first embodiment.

第2の実施形態の有機EL表示装置のリセット電圧駆動回路20は、各リセット電圧線18を順次切り替えてエージング動作用電圧を出力するものである。   The reset voltage drive circuit 20 of the organic EL display device according to the second embodiment outputs the voltage for aging operation by sequentially switching the reset voltage lines 18.

そして、エージング動作用電圧が供給されているリセット電圧線18に接続された画素回路11の動作については、上記第1の実施形態の有機EL表示装置で説明したエージング動作と同様である。そして、このときエージング動作用電圧が供給されていないリセット電圧線18に対しては、たとえば、リセット電圧駆動回路20からリセット電圧VAを出力するようにすればよい。また、このときエージング動作が行われていない画素回路11に接続されたデータ線15に対しては、駆動用トランジスタ11bのゲート−ソース間電圧Vgsを0Vにするため、リセット電圧VAと同じ大きさのプログラム電圧Vprgをデータ線15に供給することが望ましい。なお、エージング動作が行われていない画素回路11に接続されたリセット電圧線18および/またはデータ線15に供給される電圧は、有機EL発光素子11aの発光閾値電圧Vf0よりも低い電圧に設定する必要がある。   The operation of the pixel circuit 11 connected to the reset voltage line 18 to which the aging operation voltage is supplied is the same as the aging operation described in the organic EL display device of the first embodiment. At this time, for example, the reset voltage VA may be output from the reset voltage drive circuit 20 to the reset voltage line 18 to which the aging operation voltage is not supplied. At this time, for the data line 15 connected to the pixel circuit 11 that has not been subjected to the aging operation, the gate-source voltage Vgs of the driving transistor 11b is set to 0 V, so that it has the same magnitude as the reset voltage VA. It is desirable to supply the program voltage Vprg to the data line 15. Note that the voltage supplied to the reset voltage line 18 and / or the data line 15 connected to the pixel circuit 11 that has not been subjected to the aging operation is set to a voltage lower than the light emission threshold voltage Vf0 of the organic EL light emitting element 11a. There is a need.

また、上記説明では、各リセット電圧線18に接続された画素回路列毎にエージング動作を行うようにしたが、画素回路列単位ではなく、複数の画素回路列からなる画素回路列群毎にエージング動作を行うようにしてもよく、たとえば、全ての画素回路列を2等分し、半分の画素回路列からなる画素回路列群毎にエージング動作を行うようにしてもよい。また、R、G、Bの画素回路列をそれぞれ切り替えてエージング動作を行い、それぞれの画素回路の有機EL発光素子の特性に応じたエージング動作用電圧をリセット電圧線18に供給するようにしてもよい。   In the above description, the aging operation is performed for each pixel circuit column connected to each reset voltage line 18; however, the aging operation is performed for each pixel circuit column group including a plurality of pixel circuit columns, not for each pixel circuit column. For example, all pixel circuit columns may be divided into two equal parts, and an aging operation may be performed for each pixel circuit column group including half pixel circuit columns. Further, the aging operation may be performed by switching the R, G, and B pixel circuit rows, and the aging operation voltage corresponding to the characteristics of the organic EL light emitting element of each pixel circuit may be supplied to the reset voltage line 18. Good.

また、上記第1および第2の実施形態の有機EL表示装置は、駆動用トランジスタ11bとして、そのゲート−ソース間電圧Vgsが0Vのときに駆動電流が流れないもの、すなわち閾値電圧Vthが0Vよりも大きいものを使用することが前提となっているが、これに限らず、駆動用トランジスタ11bとして、オフ動作する閾値電圧が負電圧である無機酸化膜薄膜トランジスタを用いるようにしてもよい。ここで、オフ動作する閾値電圧とはドレイン電流IDが急激に増加し始めるゲート−ソース間電圧のこといい、オフ動作する閾値電圧が負電圧であるとは、たとえば、図10に示すようなVGS−ID特性を有することをいう。なお、図10のVGS−ID特性における閾値電圧はVTHである。無機酸化膜薄膜トランジスタとしては、たとえば、IGZO(InGaZnO)を材料とする無機酸化膜からなる薄膜トランジスタを利用することができるが、IGZOに限らず、その他ZnOなどがある。IGZOの薄膜トランジスタは、In、Ga、Znの組成比によって閾値電圧を設定可能である。   In the organic EL display devices of the first and second embodiments, the driving transistor 11b does not flow when the gate-source voltage Vgs is 0V, that is, the threshold voltage Vth is less than 0V. However, the present invention is not limited to this, and an inorganic oxide thin film transistor having a negative threshold voltage for the off operation may be used as the driving transistor 11b. Here, the threshold voltage for the off operation refers to a gate-source voltage at which the drain current ID starts to increase rapidly. The threshold voltage for the off operation is a negative voltage, for example, VGS as shown in FIG. -Having ID characteristics. Note that the threshold voltage in the VGS-ID characteristic of FIG. 10 is VTH. As the inorganic oxide film thin film transistor, for example, a thin film transistor made of an inorganic oxide film made of IGZO (InGaZnO) can be used. However, the thin film transistor is not limited to IGZO, and other materials include ZnO. The threshold voltage of the IGZO thin film transistor can be set by the composition ratio of In, Ga, and Zn.

そして、駆動用トランジスタ11bとして、オフ動作する閾値電圧が負電圧である無機酸化膜薄膜トランジスタを用いた場合には、駆動用トランジスタ11bのゲート−ソース間電圧Vgs=0でも駆動電流が流れてしまうため、有機EL発光素子11aのエージング動作に誤差が生じたり、駆動用トランジスタ11bの閾値電圧のシフトを生じてしまう。そこで、この場合には、図11に示すように、駆動用トランジスタ11bのドレイン端子Dに接続される電源電圧Vddをエージング動作用電圧VEと同じ大きさにすることによって、駆動用トランジスタ11bのドレイン端子D、ゲート端子Gおよびソース端子Sの全ての端子の電位を同一に設定することによってエージング動作の誤差などを防止することができる。   When an inorganic oxide thin film transistor having a negative threshold voltage for the off operation is used as the driving transistor 11b, a driving current flows even when the gate-source voltage Vgs = 0 of the driving transistor 11b. In addition, an error occurs in the aging operation of the organic EL light emitting element 11a, or a threshold voltage shift of the driving transistor 11b occurs. Therefore, in this case, as shown in FIG. 11, the power supply voltage Vdd connected to the drain terminal D of the driving transistor 11b is set to the same level as the aging operation voltage VE, so that the drain of the driving transistor 11b By setting the potentials of all the terminals D, the gate terminal G, and the source terminal S to be the same, an error in the aging operation can be prevented.

なお、本発明のエージング動作の駆動制御方法では、駆動用トランジスタ11bの閾値電圧のシフトは防止することができるが、ソース用トランジスタ11eには閾値電圧のシフトが発生してしまうおそれがある。しかしながら、ソース用トランジスタ11eは、リセット動作時に有機EL発光素子11aの寄生容量51と容量素子11cを放電させるために設けられたものであり、電流値を制御する駆動用トランジスタ11bと異なり、たとえ閾値電圧がシフトしたとしても、ソーススキャン信号の振幅をそのシフト分を加味した大きさとしておくようにすれば閾値電圧のシフトの影響を排除することができ、表示画質への影響はない。   Although the threshold voltage shift of the driving transistor 11b can be prevented in the driving control method of the aging operation of the present invention, there is a possibility that the threshold voltage shift occurs in the source transistor 11e. However, the source transistor 11e is provided to discharge the parasitic capacitance 51 and the capacitance element 11c of the organic EL light emitting element 11a during the reset operation. Unlike the driving transistor 11b that controls the current value, Even if the voltage is shifted, the influence of the threshold voltage shift can be eliminated by setting the amplitude of the source scan signal in consideration of the shift, and the display image quality is not affected.

また、上記第1および第2の実施形態の有機EL表示装置においては、エージング動作時にエージング動作用電圧としてDC電圧を用いるようにしたが、これに限らず、パルス電圧を用いるようにしてもよい。   In the organic EL display devices of the first and second embodiments, the DC voltage is used as the aging operation voltage during the aging operation. However, the present invention is not limited to this, and a pulse voltage may be used. .

また、上記本発明の実施形態は、本発明の表示装置を有機EL表示装置に適用したものであるが、発光素子としては、有機EL発光素子に限らず、たとえば、無機EL素子などを用いるようにしてもよい。   In the embodiment of the present invention, the display device of the present invention is applied to an organic EL display device. However, the light emitting element is not limited to the organic EL light emitting element, and for example, an inorganic EL element is used. It may be.

また、本発明の表示装置は、様々な用途がある。たとえば、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話など)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビなどが挙げられる。   The display device of the present invention has various uses. For example, a portable information terminal (electronic notebook, mobile computer, mobile phone, etc.), a video camera, a digital camera, a personal computer, a television, etc. are mentioned.

10 アクティブマトリクス基板
11 画素回路
11a 有機EL発光素子
11b 駆動用トランジスタ
11c 容量素子
11d ゲート選択用トランジスタ
11e ソース用トランジスタ
12 走査駆動回路
13 ゲート駆動回路
14,20 リセット電圧駆動回路
15 データ線
16 ゲート走査線
17 ソース走査線
18 リセット電圧線
19 制御部
20 リセット電圧駆動回路
50 発光部
51 寄生容量
DESCRIPTION OF SYMBOLS 10 Active matrix substrate 11 Pixel circuit 11a Organic EL light emitting element 11b Driving transistor 11c Capacitance element 11d Gate selection transistor 11e Source transistor 12 Scan driving circuit 13 Gate driving circuit 14, 20 Reset voltage driving circuit 15 Data line 16 Gate scanning line 17 Source scan line 18 Reset voltage line 19 Control unit 20 Reset voltage drive circuit 50 Light emitting unit 51 Parasitic capacitance

Claims (8)

発光素子、該発光素子のアノード端子にソース端子が接続され、前記発光素子に駆動電流を流すN型の駆動用トランジスタ、該駆動用トランジスタのゲート端子とソース端子との間に接続された容量素子、前記駆動用トランジスタのゲート端子と該駆動用トランジスタのゲート端子に駆動電圧を供給する信号線との間に接続された選択用トランジスタ、および前記駆動用トランジスタのソース端子と該駆動用トランジスタのソース端子にリセット電圧を供給するリセット電圧線との間に接続されたソース用トランジスタを有する画素回路が多数配列されたアクティブマトリクス基板を備えた表示装置の駆動制御方法において、
前記リセット電圧線および前記駆動用トランジスタのソース端子を介して前記発光素子に電流を流すことによって前記発光素子のエージング動作を行うことを特徴とする表示装置の駆動制御方法。
A light emitting element, an N-type driving transistor having a source terminal connected to the anode terminal of the light emitting element and supplying a driving current to the light emitting element, and a capacitive element connected between the gate terminal and the source terminal of the driving transistor A selection transistor connected between a gate terminal of the driving transistor and a signal line for supplying a driving voltage to the gate terminal of the driving transistor, and a source terminal of the driving transistor and a source of the driving transistor In a drive control method of a display device including an active matrix substrate in which a plurality of pixel circuits each including a source transistor connected between a reset voltage line that supplies a reset voltage to a terminal are arranged,
A drive control method for a display device, wherein an aging operation of the light emitting element is performed by passing a current through the light emitting element through the reset voltage line and a source terminal of the driving transistor.
前記発光素子の寄生容量を前記駆動用トランジスタの駆動電流によって充電することによって前記駆動用トランジスタの閾値電圧検出動作を行うことを特徴とする請求項1記載の表示装置の駆動制御方法。   2. The display device drive control method according to claim 1, wherein a threshold voltage detection operation of the drive transistor is performed by charging a parasitic capacitance of the light emitting element with a drive current of the drive transistor. 前記発光素子のエージング動作の間、前記選択用トランジスタと前記ソース用トランジスタとをオンして前記信号線と前記リセット電圧線に同じ大きさのエージング動作用電圧を供給することを特徴とする請求項1または2記載の表示装置の駆動制御方法。   The aging operation voltage having the same magnitude is supplied to the signal line and the reset voltage line by turning on the selection transistor and the source transistor during the aging operation of the light emitting element. 3. A drive control method for a display device according to 1 or 2. 発光素子、該発光素子のアノード端子にソース端子が接続され、前記発光素子に駆動電流を流すN型の駆動用トランジスタ、該駆動用トランジスタのゲート端子とソース端子との間に接続された容量素子、前記駆動用トランジスタのゲート端子と該駆動用トランジスタのゲート端子に駆動電圧を供給する信号線との間に接続された選択用トランジスタ、および前記駆動用トランジスタのソース端子と該駆動用トランジスタのソース端子にリセット電圧を供給するリセット電圧線との間に接続されたソース用トランジスタを有する画素回路が多数配列されたアクティブマトリクス基板を備えた表示装置において、
前記リセット電圧線および前記駆動用トランジスタのソース端子を介して前記発光素子に電流を流すことによって前記発光素子のエージング動作を行うよう制御する制御部を備えたことを特徴とする表示装置。
A light emitting element, an N-type driving transistor having a source terminal connected to the anode terminal of the light emitting element and supplying a driving current to the light emitting element, and a capacitive element connected between the gate terminal and the source terminal of the driving transistor A selection transistor connected between a gate terminal of the driving transistor and a signal line for supplying a driving voltage to the gate terminal of the driving transistor, and a source terminal of the driving transistor and a source of the driving transistor In a display device including an active matrix substrate in which a large number of pixel circuits each including a source transistor connected between a reset voltage line that supplies a reset voltage to a terminal are arranged,
A display device comprising: a control unit that controls to perform an aging operation of the light emitting element by causing a current to flow through the light emitting element through the reset voltage line and a source terminal of the driving transistor.
前記制御部が、前記発光素子の寄生容量を前記駆動用トランジスタの駆動電流によって充電することによって前記駆動用トランジスタの閾値電圧検出動作を行うよう制御するものであることを特徴とする請求項4記載の表示装置。   5. The control unit controls the threshold voltage detection operation of the driving transistor by charging a parasitic capacitance of the light emitting element with a driving current of the driving transistor. Display device. 前記制御部が、前記発光素子のエージング動作の間、前記選択用トランジスタと前記ソース用トランジスタとをオンして前記信号線と前記リセット電圧線に同じ大きさのエージング動作用電圧を供給するよう制御するものであることを特徴とする請求項4または5記載の表示装置。   The controller controls to turn on the selection transistor and the source transistor to supply the same voltage for aging operation to the signal line and the reset voltage line during the aging operation of the light emitting element. The display device according to claim 4, wherein the display device is a device. 前記駆動用トランジスタが、閾値電圧が負電圧の薄膜トランジスタであり、
前記制御部が、前記発光素子のエージング動作の間、前記駆動用トランジスタのドレイン端子に接続された電源電圧線に対しても前記エージング動作用電圧を供給するよう制御するものであることを特徴とする請求項4から6いずれか1項記載の表示装置。
The driving transistor is a thin film transistor having a negative threshold voltage;
The control unit controls to supply the aging operation voltage to the power supply voltage line connected to the drain terminal of the driving transistor during the aging operation of the light emitting element. The display device according to any one of claims 4 to 6.
前記アクティブマトリクス基板が、多数の前記信号線および多数の前記リセット電圧線を備えたものであり、
前記制御部が、前記多数のリセット電圧線のうちの一部のリセット電圧線を順次切り替えて該一部のリセット電圧線に前記エージング動作用電圧を順次供給するとともに、前記エージング用動作電圧が供給されていない前記画素回路に接続された前記リセット電圧線および/または前記信号線に対し、前記画素回路の発光素子の発光閾値電圧よりも低い電圧を供給するよう制御するものであることを特徴とする請求項4から7いずれか1項記載の表示装置。
The active matrix substrate includes a large number of the signal lines and a large number of the reset voltage lines;
The control unit sequentially switches a part of the reset voltage lines among the plurality of reset voltage lines and sequentially supplies the aging operation voltage to the part of the reset voltage lines, and the aging operation voltage is supplied. It is controlled to supply a voltage lower than a light emission threshold voltage of a light emitting element of the pixel circuit to the reset voltage line and / or the signal line connected to the pixel circuit which is not performed. The display device according to any one of claims 4 to 7.
JP2009167378A 2009-07-16 2009-07-16 Display device and drive control method thereof Withdrawn JP2011022364A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009167378A JP2011022364A (en) 2009-07-16 2009-07-16 Display device and drive control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009167378A JP2011022364A (en) 2009-07-16 2009-07-16 Display device and drive control method thereof

Publications (1)

Publication Number Publication Date
JP2011022364A true JP2011022364A (en) 2011-02-03

Family

ID=43632494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009167378A Withdrawn JP2011022364A (en) 2009-07-16 2009-07-16 Display device and drive control method thereof

Country Status (1)

Country Link
JP (1) JP2011022364A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214043A (en) * 2012-03-09 2013-10-17 Canon Inc Display device, electronic apparatus using the same and driving method for display device
CN114373427A (en) * 2022-01-26 2022-04-19 深圳市华星光电半导体显示技术有限公司 OLED driving circuit, display panel, preparation method and display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214043A (en) * 2012-03-09 2013-10-17 Canon Inc Display device, electronic apparatus using the same and driving method for display device
CN114373427A (en) * 2022-01-26 2022-04-19 深圳市华星光电半导体显示技术有限公司 OLED driving circuit, display panel, preparation method and display device
CN114373427B (en) * 2022-01-26 2022-12-06 深圳市华星光电半导体显示技术有限公司 OLED driving circuit, display panel, preparation method and display device

Similar Documents

Publication Publication Date Title
US9852687B2 (en) Display device and driving method
US20190251905A1 (en) Pixel unit circuit, pixel circuit, driving method and display device
US8368678B2 (en) Pixel circuit, display apparatus, and pixel circuit drive control method
KR101596977B1 (en) Organic el display and controlling method thereof
US20170270860A1 (en) Pixel circuit and drive method thereof, and related device
US20190103055A1 (en) Pixel driving circuit and driving method thereof, display panel and display device
US9905166B2 (en) Pixel driving circuit, pixel driving method and display apparatus
KR20180004369A (en) Pixel and stage circuit and organic light emitting display device having the pixel and the stage circuit
US10170050B2 (en) Pixel circuit, driving method, organic electroluminescent display panel, and display device
US10748489B2 (en) Pixel driving circuit and driving method thereof, and display apparatus
JP2012516456A (en) Display device and drive control method thereof
JP2015025978A (en) Drive circuit, display device, and drive method
JP2009169239A (en) Self-luminous type display, and driving method therefor
JP5738270B2 (en) Display device
JP2015102793A (en) Display device and method for driving display device
JP2010066331A (en) Display apparatus
JP2009237068A (en) Display device and driving method thereof
JP5073544B2 (en) Display device
KR20110113333A (en) Organic light emitting diode display and driving method thereof
JP2011027958A (en) Display device and driving control method for the same
JP5789585B2 (en) Display device and electronic device
JP2010169732A (en) Display device and its drive control method
JP2016048300A (en) Method for driving display device and display device
JP2011022364A (en) Display device and drive control method thereof
JP2010286502A (en) Display device

Legal Events

Date Code Title Description
RD15 Notification of revocation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7435

Effective date: 20110519

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20121002