JP2011018760A

JP2011018760A - 半導体装置の製造方法

Info

Publication number: JP2011018760A
Application number: JP2009162086A
Authority: JP
Inventors: Shusei Takami; 秀誠高見; Tetsutaro Kuwahara; 鉄太朗桑原
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2009-07-08
Filing date: 2009-07-08
Publication date: 2011-01-27

Abstract

【課題】低コストかつ作業効率の高い半導体装置の製造方法を提供する。
【解決手段】シリコン基板１１０の上に回路パターンを形成し、回路パターンが形成されたシリコン基板１１０の上に層間絶縁膜１４０を形成する。層間絶縁膜１４０に対して第１の加速電圧でイオン注入を行い第１イオン層３１０を形成する。続いて第１の加速電圧より高い第２の加速電圧でイオン注入を行い第２イオン層３２０を形成する。その後、層間絶縁膜１４０を、第２イオン層３２０の波形上端部３２０Ｐｕが表出するまで研磨する。
【選択図】図４

Description

本発明は、半導体装置の製造方法に関し、特に層間絶縁膜にイオン注入をする半導体装置の製造方法に関する。

半導体集積回路の集積度の向上に伴い、回路の３次元的構造がますます複雑化している。そのため、回路パターン上の層間絶縁膜の高平坦度への要求も一層厳しくなってきている。

従来最も一般的に行われてきた平坦化方法は、層間絶縁膜を酸化シリコン膜で形成し、融点以上の熱処理を施し表面張力による流動で平坦化を行う方法（以下、リフローとする。）である。

以下、従来における、ウエハ９００の層間絶縁膜の平坦化方法について図７を参照して説明する。まず、ＬＯＣＯＳ（Local Oxidation of Silicon）法を使用して、シリコン基板１１０上に酸化絶縁膜１２０を形成する。続いてシリコン基板１１０の上にゲート絶縁膜１７０を形成し、多結晶シリコン膜を３００ｎｍ程度堆積し、この多結晶シリコン膜３００に、リンを拡散して低抵抗化した後に、前記多結晶シリコン膜３００をパターニングしてゲート電極１８０を形成する。続いて、酸化膜の堆積とそのエッチバックによりサイドウォール１６０を形成し、その後、ヒ素等のｎ型不純物をイオン注入して、ソース・ドレイン領域１５０を形成する。続いて、常圧化学気相成長法(Atmospheric Pressure Chemical Vapor Deposition；ＡＰＣＶＤ法）により、酸化膜１３０を１００ｎｍ程度堆積する。その後、酸化膜１３０の上に層間絶縁膜１４０を４００ｎｍ程度堆積する（図７（ａ））。

そして、層間絶縁膜１４０を成膜後は、リフローによる表面の平坦化が予定されるが、リフロー装置の準備等のために直ちに処理を行うことができない場合がある。そのためリフローを行う前に、窒素ガスが充填されたデシケータ中に保管される（図７（ｂ））。これは、大気中の水分が層間絶縁膜１４０に吸収されることを防止するためである。即ち、層間絶縁膜１４０が例えばＢＰＳＧ（Boron-Phosphrous Doped Silicate Glass）膜の場合、大気中の酸素がＢＰＳＧ膜中のＢ及びＰと反応してＢＰＯ_４等が生成し、このＢＰＯ_４等がＢＰＳＧ膜の表面に析出する。ＢＰＳＧ膜表面にこのような析出物が存在すると、ＢＰＳＧ膜表面に金属配線を形成した場合に金属配線の短絡が生じるという問題点がある。このような問題点は層間絶縁膜１４０としてＢＰＳＧを用いる場合のみならず、他の層間絶縁膜を用いる場合にも生じうる。そのため、リフロー処理前に時間を要する場合は、窒素雰囲気下で、一時保管される。

その後、２４時間以内にデシケータから取り出してリフローすることにより、層間絶縁膜１４０の表面を平坦化する（図７（ｃ））。

このような従来の層間絶縁膜の形成工程において、層間絶縁膜中の水分に起因するトランジスタ特性の変動を防止することを目的として、以下のような方法が提案されている。

特許文献１には、水分透過抑制層を形成し、前記水分透過抑制層の上に、ＴＥＯＳ−Ｏ_３系の反応ガスを用いてＣＶＤ法により層間絶縁膜１４０を形成する半導体装置の製造方法が記載されている。

特許文献２には、層間絶縁膜であるＳＯＧ（Spin On Glass）膜にアルゴンイオンを注入して、ＳＯＧ膜を改質する半導体装置の製造方法が記載されている。

特許文献３には、層間絶縁膜であるＢＰＳＧ膜にシリコンイオンを注入して、ＢＰＳＧ膜中の水分量を低下させる半導体装置の製造方法が記載されている。

特開平８− ５１１５６号公報特開平９−３１２２８６号公報特開平１０−２０９１４７号公報

上述した従来の半導体装置の製造方法においては、リフロー処理をする前に、製造途中の半導体装置を窒素雰囲気中に保管することで、窒素等の保管コストが発生していた。また、リフロー処理をする前に、リフロー装置の準備ができているかについて担当者と適宜連絡をとる必要があり、そのため半導体装置のスムーズな生産が困難であった。更には、リフロー装置が長期間故障した場合は、製造途中の半導体装置を窒素雰囲気中に保管しても、層間絶縁膜に水分がある程度浸透することは避けられず、製造途中の半導体装置を破棄することもあった。このような層間絶縁膜に水分が吸湿することによる層間絶縁膜表面の析出物の発生は、リフロー処理前のみならず、半導体装置の製造工程の他の段階でも生じうる。

このように、低コストかつ作業効率が高い半導体装置の製造方法は、未だ開発されておらず、その実現が望まれている。

本発明はかかる問題点に鑑みてなされたものであって、窒素雰囲気中にて保管するのではなく、大気中に製造工程途中の半導体装置を載置して製造コストを低下させ、かつ、リフロー処理の準備を簡略化することで作業効率を向上させた半導体装置の製造方法を提供することを目的とする。

本発明に係る半導体装置の製造方法は、シリコン基板の上に回路パターンを形成する第１工程と、前記回路パターン上を含めて前記シリコン基板の上に層間絶縁膜を形成する第２工程と、前記層間絶縁膜に対して第１の加速電圧でイオン注入を行い、深さ方向の濃度分布のピーク位置と前記シリコン基板との間の距離が前記シリコン基板の表面上の位置で変動する第１イオン層を形成する第３工程と、前記層間絶縁膜に対して前記第１の加速電圧よりも高い第２の加速電圧でイオン注入を行い、深さ方向の濃度分布のピーク位置と前記シリコン基板との間の距離が前記シリコン基板の表面上の位置で変動する第２イオン層を形成する第４工程と、前記第２イオン層の深さ方向の濃度分布のピーク位置の一部が出現するまで前記層間絶縁膜を平坦化研磨する第５工程とを有することを特徴とする。

また、前記第１イオン層及び前記第２イオン層の深さ方向の濃度分布のピーク位置は、夫々、同一位相の波形であり、前記第２イオン層の波形上端部は、前記第１イオン層の波形下端部よりも、前記層間絶縁膜の表面側に位置することが好ましい。

また、前記第３工程において、前記第１の加速電圧は２０ｋｅＶ以上１２０ｋｅＶ以下であると共に、ドーズ量は３×１０^１５ａｔｏｍｓ／ｃｍ^２以上１×１０^１７ａｔｏｍｓ／ｃｍ^２以下であり、前記第４工程において、前記第１の加速電圧は３０ｋｅＶ以上１８０ｋｅＶ以下であると共に、ドーズ量は３×１０^１５ａｔｏｍｓ／ｃｍ^２以上１×１０^１７ａｔｏｍｓ／ｃｍ^２以下であることが好ましい。

また、前記第２の加速電圧と前記第１の加速電圧との差は、１０ｋｅＶ以上６０ｋｅＶ以下であることが好ましい。

また、前記第４工程と前記第５工程との間に、層間絶縁膜を熱処理する工程を有することが好ましい。

本発明によれば、製造工程途中の半導体装置を大気中に載置しても、層間絶縁膜に大気中の水分が吸湿されにくく、そのため、リフロー処理をする前に製造途中の半導体装置を窒素雰囲気中に保管することは不要となり、保管工程を省略して製造コストを低下させることができる。しかも、リフロー処理の準備に長時間を要しても大気中に長時間放置することができ、作業効率を向上させることができる。

（ａ）,（ｂ）,（ｃ）は本発明の実施形態の半導体装置の製造方法を工程順に示す断面図であり、（ａ）はシリコン基板の上に回路パターンを形成する第１工程、（ｂ）は層間絶縁膜を成膜する第２工程、（ｃ）は層間絶縁膜に第１の加速電圧でアルゴンイオンを注入する第３工程を示すものである。イオン層を拡大して説明するものである。（ａ）,（ｂ）,（ｃ）は本発明の実施形態の半導体装置の製造方法を工程順に示す断面図であり、（ａ）は層間絶縁膜に第２の加速電圧でイオン注入する第４工程、（ｂ）は製造工程中の半導体装置を大気中に載置する工程、（ｃ）はリフロー処理する工程を示すものである。（ａ）,（ｂ）は本発明の実施形態の半導体装置の製造方法を工程順に示す断面図であり、（ａ）は層間絶縁膜の表面を化学機械研磨する第５工程、（ｂ）は層間絶縁膜にアルゴンイオンを１回注入した後に化学機械研磨をする工程を説明するものである。（ａ）,（ｂ）は参考例としてアルゴンイオンを２回注入した半導体装置の製造方法を示す断面図であり、（ａ）は２つのイオン層間の距離が離間している状態を示す断面図であり、（ｂ）は化学機械研磨した状態を示す断面図である。（ａ）はドーズ量１×１０^１５ａｔｏｍｓ／ｃｍ^２での異物析出結果であり、（ｂ）はドーズ量３×１０^１５ａｔｏｍｓ／ｃｍ^２での異物析出結果であり、（ｃ）はドーズ量５×１０^１５ａｔｏｍｓ／ｃｍ^２での異物析出結果である。（ａ）,（ｂ）,（ｃ）は従来の半導体装置の製造方法を工程順に示す断面図であり、（ａ）は層間絶縁膜を成膜する工程、（ｂ）は窒素雰囲気中で保管する工程、（ｃ）はリフロー処理工程を示すものである。

以下、添付の図面を参照して本発明の実施形態について具体的に説明する。図１（ａ）は、本実施形態の半導体装置の製造方法において、シリコン基板の上に回路パターンを形成する第１工程を示す断面図である。図１（ｂ）は、層間絶縁膜を成形する第２工程を示す断面図であり、図７（ａ）に示す従来の工程と同様である。図１（ｃ）は、層間絶縁膜に第１の加速電圧でイオン注入する第３工程を示す断面図である。図２は、イオン層を拡大して説明するものである。図３（ａ）は、層間絶縁膜に第２の加速電圧でイオン注入する第４工程を示す断面図である。図３（ｂ）は、製造工程中の半導体装置を大気中に載置する工程を示す断面図である。図３（ｃ）は、リフロー処理する工程を示す断面図である。図４（ａ）は、層間絶縁膜の表面を化学機械研磨する第５工程を示す断面図である。図４（ｂ）は、層間絶縁膜にアルゴンイオンを１回注入した後に化学機械研磨する工程を示す断面図である。

図１（ａ）に示すように、シリコン基板１１０上に酸化絶縁膜１２０を形成し、続いてシリコン基板１１０の上に回路パターンとしてのゲート絶縁膜１７０及びゲート電極１８０を形成する。続いてサイドウォール１６０を形成し、その後ソース・ドレイン領域１５０を形成する（第１工程）。

続いて図１（ｂ）に示すように、ＡＰＣＶＤ法により、酸化膜１３０を５０ｎｍ堆積し、その後、酸化膜１３０の上に層間絶縁膜１４０を２００ｎｍ堆積する（第２工程）。

層間絶縁膜１４０は、特に限定されるものではないが、例えばＢＰＳＧ（Boron-Phosphrous Doped Silicate Glass）膜である。層間絶縁膜１４０のＰ濃度及びＢ濃度は、例えばＰ濃度が８質量％であり、Ｂ濃度も８質量％である。なお、層間絶縁膜１４０としては、上記ＢＰＳＧ以外に、ＰＳＧ（Phosphou Silicate Glass）、ＢＳＧ(Boro Silicate Glass)、又はＡｓＳＧ(Arseno Silicate Glass)等も対象となる。

層間絶縁膜１４０は、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）−Ｏ_３系の反応ガスを用いてＡＰＣＶＤ法により成膜される。オゾン濃度は例えば９０〜１２０ｇ／リットルであり、これは反応ガスであるＴＥＯＳの４〜５倍である。

次に、図１（ｃ）に示すように、アルゴンイオンが層間絶縁膜１４０に第１の加速電圧で注入される（第３工程）。層間絶縁膜１４０に注入されるイオンとしては、水素イオン、シリコンイオン、ヒ素イオン、種々の不活性ガスイオン等が考えられるが、アルゴイオンを使用することが望ましい。

第１の加速電圧は、２０ｋｅＶ以上１２０ｋｅＶ以下が好ましい。第１の加速電圧が２０ｋｅＶよりも小さいと、層間絶縁膜１４０への浸透の程度が弱くなるため、ドーズ量を過剰に設定しなければならないからである。一方、第１の加速電圧が１２０ｋｅＶよりも大きいと、イオン注入による層間絶縁膜１４０に生じるダメージが看過できないからである。本実施形態では、第１の加速電圧は２０ｋｅＶである。

また、ドーズ量は３×１０^１５ａｔｏｍｓ／ｃｍ^２以上が好ましい。ドーズ量が３×１０^１５ａｔｏｍｓ／ｃｍ^２よりも小さいと層間絶縁膜１４０に注入させたとしても、大気中の水分の吸収を防止する効果が弱くなるおそれがある。なお、ドーズ量の上限は特に設定されるものではないが、コスト面を考慮すると、１×１０^１７ａｔｏｍｓ／ｃｍ^２を上限とすることが好ましい。本実施形態では、ドーズ量は３×１０^１５ａｔｏｍｓ／ｃｍ^２である。

層間絶縁膜１４０の上表面から注入されるアルゴンイオンは、所定距離進入した後停止して第１イオン層３１０を形成する。

第１イオン層３１０は、図２で拡大して示すように、深さ方向に所定の濃度分布を有する。注入されたイオンの深さ方向の濃度分布のピーク位置はＰにて示す。そして、図１（ｃ）では第１イオン層３１０は、注入されたイオンの深さ方向の濃度分布のピーク位置Ｐにて記載されている。

層間絶縁膜１４０の表面１４１は、シリコン基板１１０の表面上に形成した回路パターンの影響を受けて変動し、ある程度のなだらかな凹凸を有する略波形状となる。そして、注入されたアルゴンイオンの深さ方向の濃度分布のピーク位置Ｐとシリコン基板１１０との間の距離も、層間絶縁膜１４０のなだらかな凹凸を反映して変動して略波形状となる。層間絶縁膜１４０の表面１４１が平坦な場合は、ピーク位置Ｐとシリコン基板１１０との間の距離は平坦となる。

注入されるアルゴンイオンは、層間絶縁膜１４０の表層近傍に位置することが望ましい。即ち、第１イオン層３１０は、層間絶縁膜１４０の表面近くに形成することが望ましい。アルゴンイオンの場合、加速電圧が２０ｋｅＶ程度ならば、層間絶縁膜１４０の上表面から１０ｎｍ進入する。なお、図１（ｃ）では、第１イオン層３１０は層間絶縁膜１４０の半ば程度に記載されているが、これは理解の容易さのためである。

続いて、図３（ａ）に示すように、層間絶縁膜１４０に第２の加速電圧でアルゴンイオンを注入する（第４工程）。第４工程で注入するイオンは、第３工程で注入するイオンと同一でもよいし、異なるイオンでもよい。本実施形態では、第３工程で注入するイオンと同一のアルゴンイオンを注入する。

第４工程でイオン注入をするための第２の加速電圧は、第１の加速電圧より高い。そのため、第２イオン層３２０は第１イオン層３１０よりも深く形成される。図３（ａ）では第２イオン層３２０も、注入されたイオンの深さ方向の濃度分布のピーク位置Ｐにて記載されている。

第２イオン層３２０は、第１イオン層３１０と同一位相の波形である。即ち、第２イオン層３２０の波形上端部３２０Ｐｕと、第１イオン層３１０の波形上端部３１０Ｐｕとは、シリコン基板１１０に対して鉛直の直線Ｌ１上に位置する。また、第２イオン層３２０の波形下端部３２０Ｐｄと、第１イオン層３１０の波形下端部３１０Ｐｄとは、シリコン基板１１０に対して鉛直の直線Ｌ２上に位置する。

また、第２イオン層３２０の波形上端部３２０Ｐｕは、第１イオン層３１０の波形下端部３１０Ｐｄよりも、層間絶縁膜１４０の表面側に位置することが好ましい。この理由については後述する。

第１イオン層３１０の層間絶縁膜１４０の表面からの深さＤ１は、特に限定されるものではないが、層間絶縁膜１４０の厚みが２００ｎｍの場合、例えば１０ｎｍ〜６０ｎｍとすることができる。また、第２イオン層３２０の層間絶縁膜１４０表面からの深さＤ２は、特に限定されるものではないが、層間絶縁膜１４０の厚みが２００ｎｍの場合、例えば１５ｎｍ〜９０ｎｍとすることができる。なお、第１イオン層３１０の深さＤ１とは、図２に示すように、層間絶縁膜１４０の表面１４１から第１イオン層３１０の深さ方向の濃度分布のピーク位置Ｐまでの距離である。また、第２イオン層３２０の深さＤ２も、同様に、層間絶縁膜１４０の表面１４１から第２イオン層３２０の深さ方向の濃度分布のピーク位置Ｐまでの距離である。

第２の加速電圧は、３０ｋｅＶ以上１８０ｋｅＶ以下が好ましい。本実施形態では、第２の加速電圧は４０ｋｅＶである。第２イオン層３２０を形成時のドーズ量は３×１０^１５ａｔｏｍｓ／ｃｍ^２以上が好ましい。ドーズ量の上限は特に設定されないが、コスト面を考慮すると、１×１０^１７ａｔｏｍｓ／ｃｍ^２を上限とすることが好ましい。本実施形態では、第４工程におけるドーズ量は３×１０^１５ａｔｏｍｓ／ｃｍ^２である。

第２の加速電圧と第１の加速電圧との差は、第１イオン層３１０形成時及び第２イオン層３２０形成時のドーズ量を同一とする場合、例えば１０ｋｅＶ以上６０ｋｅＶ以下とすることが好ましい。

なお、異なる深さのイオン層を形成する手法としては、加速エネルギーを調整する手法以外にも、イオン注入の角度傾斜を調整することもできる。さらに、加速エネルギー及びイオン注入の角度傾斜の双方を調整することもできる。

その後は、層間絶縁膜１４０の表面を平坦化するためにリフロー処理が予定されるが、仮にリフロー装置の準備ができていなかったとしても、本実施形態では図３（ｂ）に示すように、製造工程途中の半導体装置を大気中に載置することができる。

続いて、図３（ｃ）に示すように、リフロー処理がなされて層間絶縁膜１４０の表面がより平坦化される。リフロー処理の条件は、例えば常圧で９００℃〜１１００℃程度で３０分間熱処理を行う。９００℃よりもリフロー温度が低いと層間絶縁膜１４０の平坦化の程度が満足できないおそれがあるからであり、一方、１１００℃よりもリフロー温度が高いとリフロー工程時に膜表面にＢ及びＰが析出するおそれがあるからである。なお、リフロー処理は、注入したアルゴンイオンを活性化させる意義もある。

リフロー処理を行うことにより層間絶縁膜１４０の表面は、リフロー処理前に比較して平坦化されている。もっとも、さらに平坦化するために、図４（ａ）に示すように研磨処理を行う（第５工程）。研磨処理は、化学機械研磨（chemical mechanical polishing：ＣＭＰ）処理を行う。研磨粒子は例えばコロイダルシリカである。ＣＭＰ用研磨液は、例えばアルキルアミドアミン型界面活性剤、アルキルジメチルベンジルアンモニウム型界面活性剤等を使用できる。

ＣＭＰは、第２イオン層３２０の深さ方向の濃度分布のピーク位置の一部が出現するまで層間絶縁膜を１４０平坦化研磨する。即ち、ＣＭＰは、第２イオン層３２０の波形上端部３２０Ｐｕが層間絶縁膜１４０の表面に表出するまで研磨される。ＣＭＰ処理を行うことにより、層間絶縁膜１４０は薄くかつ更に平坦化され、半導体装置の微細化の要請に資する。

その後は、層間絶縁膜１４０の上に多結晶シリコン膜等のカバー膜が形成されて半導体装置が完成される。

上述の製造方法によれば、層間絶縁膜１４０中に第１イオン層３１０及び第２の深さのイオン層３２０が形成されており、これらのイオン層が、大気中の水分が層間絶縁膜１４０に吸湿されることを防止する。そのため、リフロー処理を行う前において、仮にリフロー装置の準備ができていなかったとしても、図３（ｂ）に示すように製造工程途中の半導体装置を大気中に載置することができ、窒素ガス雰囲気中の保管等を省略して製造コストを低下させることができる。

更に、上述の製造方法によれば、第２イオン層３２０の深さ方向の濃度分布のピーク位置の一部が出現するまで層間絶縁膜を１４０平坦化研磨するから、層間絶縁膜１４０を薄く且つ一層平坦化し、更に研磨工程後においても、層間絶縁膜１４０に水分が吸収されにくい。即ち、矢印Ａ１、Ａ２、Ａ５、及びＡ６で示される水分は、第１イオン層３１０にて吸収が防止され、矢印Ａ３及びＡ４で示される水分は、第２イオン層３２０にて吸収が防止される。これにより、矢印Ａ１〜Ａ６のいずれで示される水分であっても、層間絶縁膜１４０の表面付近で吸収が防止される。

仮に図４（ｂ）で示すように、イオン層３００が一層である場合は、矢印Ａ１、Ａ２、Ａ５、及びＡ６で示される水分が層間絶縁膜１４０の表面付近より少量浸透する可能性がある。このように、本実施形態の製造方法によれば、研磨工程後においても、製造工程途中の半導体装置を大気中に載置しても、層間絶縁膜１４０の表面に析出物が発生しにくい。

仮に図５（ａ）で示すように、第２イオン層３２０の波形上端部３２０Ｐｕを、第１イオン層３１０の波形下端部３１０Ｐｄよりも、回路パターン側に位置させるように、第２イオン層３２０を形成すると、その後の研磨工程で、第２イオン層３２０の波形上端部３２０Ｐｕを層間絶縁膜１４０の表面に表出するまで研磨した場合、図５（ｂ）に示すように、第１イオン層３１０は全て研磨により消失する。そのため、図３（ａ）で示したように、第２イオン層３２０の波形上端部Ｐｕを、第１イオン層３１０の波形下端部Ｐｄよりも、層間絶縁膜１４０の表面側に位置させるように第２イオン層３２０を形成することが好ましい。

なお、上述の実施形態では、まず第３工程を行って層間絶縁膜１４０へ浅くアルゴンイオンを注入して第１イオン層３１０を形成し、次に第４工程を行って層間絶縁膜１４０へ深くアルゴンイオンを注入して第２イオン層３２０を形成したが、このような実施形態に限定されることはなく、第２イオン層３２０を形成し、次に第１イオン層３１０を形成することも可能である。

まず、イオン層を１層形成する場合の異物析出状態を調べた。積層装置内の異なる３位置にウエハを積載し、各ウエハのシリコン基板１１０上に酸化絶縁膜１２０を形成し、続いてゲート絶縁膜１７０を形成した。そして多結晶シリコンを２００ｎｍ堆積してリン拡散を行って低抵抗化した後にパターニングしてゲート電極１８０を形成した。続いて、酸化膜の堆積とそのエッチバックによりサイドウォール１６０を形成し、その後、ヒ素等のｎ型不純物をイオン注入して、ソース・ドレイン領域１５０を形成した。続いてＡＰＣＶＤ法により、酸化膜１３０を１００ｎｍ程度堆積した。その後、酸化膜１３０の上に、ＴＥＯＳ−Ｏ_３系の反応ガスを用いてＡＰＣＶＤ法により、ＢＰＳＧ膜である層間絶縁膜１４０を２００ｎｍ程度堆積した。Ｐ濃度は５質量％であり、Ｂ濃度は５質量％であった。オゾン濃度は１００ｇ／リットルであった。続いて、加速電圧３０ｋｅＶでアルゴンイオンを層間絶縁膜１４０に注入して第１のイオン層３１０を形成した。イオン注入において、ドーズ量は、実験例１が１×１０^１５ａｔｏｍｓ／ｃｍ^２であり、実験例２が３×１０^１５ａｔｏｍｓ／ｃｍ^２であり、実験例３が５×１０^１５ａｔｏｍｓ／ｃｍ^２であった。

その後、６日間（１４４時間）の間、放置して異物測定器で吸湿された水分子の個数を測定した。測定は、積層装置内の前記３個のウエハの夫々にて行った。異物測定器は、KLA-Tencor Corporation社製のsurfscan（登録商標）ＳＰ１を用いた。結果を表１に示す。表１のポジション欄の位置１、位置２、位置３は前述の積層装置内の３位置に積層されたウエハを示す。このように、積層装置の３位置で測定したのは、積層処理位置の相異により検出現象に違いがないかを確認するためである。実験例１では、４８時間経過後以降、層間絶縁膜１４０から析出する異物の個数が増大していた。これはＢ及びＰは吸湿しやすい性質を有し、Ｂ及びＰが吸湿することで結晶化して細かい粒状異物となって層間絶縁膜１４０から析出するためである。一方、実験例２及び実験例３では、４８時間経過後においても層間絶縁膜１４０に吸湿される異物は検出されなかった（異物個数２０個以下であった）。

次に、イオン層を２層形成する場合の異物析出状態を調べた。第１のイオン層３１０を形成するまでは、上述の場合と共通であり、その後、加速電圧６０ｋｅＶでアルゴンイオンを層間絶縁膜１４０に注入して第２のイオン層３２０を形成した。第１及び第２のイオン注入において、ドーズ量は、ともに、実験例４が１×１０^１５ａｔｏｍｓ／ｃｍ^２であり、実験例５が３×１０^１５ａｔｏｍｓ／ｃｍ^２であり、実験例６が５×１０^１５ａｔｏｍｓ／ｃｍ^２であった。

その後、６日間（１４４時間）の間、放置して異物測定器で吸湿された水分子の個数を測定した。異物測定器は、KLA-Tencor Corporation社製のsurfscan（登録商標）ＳＰ１を用いた。測定箇所は層間絶縁膜１４０の再上層部分（表面部分）であった。実験例４の結果を図６（ａ）に示し、実験例５の結果を図６（ｂ）に示し、実験例６の結果を図６（ｃ）に示す。実験例４では、７２時間経過後以降、層間絶縁膜１４０から析出する異物の個数が増大していた。一方、実験例５及び実験例６では、１４４時間経過後においても層間絶縁膜１４０に吸湿される異物の個数は検出されなかった（異物個数２０個以下であった）。

１１０：シリコン基板，１２０：酸化絶縁膜，１３０：酸化膜，１４０：層間絶縁膜，１５０：ソース・ドレイン領域，１６０：サイドウォール，１７０：ゲート絶縁膜，１８０：ゲート電極，３１０：第１イオン層，３２０：第２イオン層，９００：ウエハ

Claims

シリコン基板の上に回路パターンを形成する第１工程と、前記回路パターン上を含めて前記シリコン基板の上に層間絶縁膜を形成する第２工程と、前記層間絶縁膜に対して第１の加速電圧でイオン注入を行い、深さ方向の濃度分布のピーク位置と前記シリコン基板との間の距離が前記シリコン基板の表面上の位置で変動する第１イオン層を形成する第３工程と、前記層間絶縁膜に対して前記第１の加速電圧よりも高い第２の加速電圧でイオン注入を行い、深さ方向の濃度分布のピーク位置と前記シリコン基板との間の距離が前記シリコン基板の表面上の位置で変動する第２イオン層を形成する第４工程と、前記第２イオン層の深さ方向の濃度分布のピーク位置の一部が出現するまで前記層間絶縁膜を平坦化研磨する第５工程とを有することを特徴とする半導体装置の製造方法。
前記第１イオン層及び前記第２イオン層の深さ方向の濃度分布のピーク位置は、夫々、同一位相の波形であり、前記第２イオン層の波形上端部は、前記第１イオン層の波形下端部よりも、前記層間絶縁膜の表面側に位置することを特徴とする請求項１記載の半導体装置の製造方法。
前記第３工程において、前記第１の加速電圧は２０ｋｅＶ以上１２０ｋｅＶ以下であると共に、ドーズ量は３×１０^１５ａｔｏｍｓ／ｃｍ^２以上１×１０^１７ａｔｏｍｓ／ｃｍ^２以下であり、前記第４工程において、前記第１の加速電圧は３０ｋｅＶ以上１８０ｋｅＶ以下であると共に、ドーズ量は３×１０^１５ａｔｏｍｓ／ｃｍ^２以上１×１０^１７ａｔｏｍｓ／ｃｍ^２以下であることを特徴とする請求項１又は２記載の半導体装置の製造方法。
前記第２の加速電圧と前記第１の加速電圧との差は、１０ｋｅＶ以上６０ｋｅＶ以下であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
前記第４工程と前記第５工程との間に、層間絶縁膜を熱処理する工程を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。