JP2011002484A

JP2011002484A - Method for manufacturing active matrix substrate, electrooptical device, and electronic equipment

Info

Publication number: JP2011002484A
Application number: JP2009143012A
Authority: JP
Inventors: Soichi Moriya; 壮一守谷
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2009-06-16
Filing date: 2009-06-16
Publication date: 2011-01-06

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing an active matrix substrate at a low cost and in high definition, and to provide an electrooptical device and electronic equipment.SOLUTION: The method for manufacturing the active matrix substrate includes: a substrate 15; a plurality of pixel electrodes 80; a thin film transistor provided between the plurality of the pixel electrodes 80 and the substrate 15; and a data line 40 and a gate line 20 electrically connected to the thin film transistor. The method performs patterning of a semiconductor layer 50 of the thin film transistor by regarding the pixel electrodes 80 as a mask.

Description

本発明は、アクティブマトリックス基板の製造方法、電気光学装置、及び電子機器に関するものである。 The present invention relates to a method for manufacturing an active matrix substrate, an electro-optical device, and an electronic apparatus.

現在、薄膜トランジスターを構成する各層をパターニングする手法としては、全面に各層を形成後、レジストを使用したフォトリソ法が広く用いられている。また、薄膜トランジスターの一つである有機トランジスターに用いられる有機半導体のパターニング工程では、シリコン半導体で用いられるようなレジストを用いたフォトリソ法、あるいはメタルマスクを用いるマスク蒸着法、あるいは、インクジェット法、スクリーン印刷法、グラビア印刷法、オフセット印刷法、マイクロコンタクト印刷法に代表される印刷法が用いられている。このような有機トランジスターの製造方法が、例えば特許文献１に記載されている。さらに、溶液化可能な半導体である有機半導体や酸化物半導体、液体シリコンを用いて、薄膜トランジスターを構成する各層を、印刷法によってパターニングすることも行われている。 Currently, as a method for patterning each layer constituting a thin film transistor, a photolithography method using a resist is widely used after each layer is formed on the entire surface. In the patterning process of organic semiconductors used in organic transistors, which are one of thin film transistors, photolithographic methods using resists used in silicon semiconductors, mask vapor deposition methods using metal masks, ink jet methods, screens Printing methods represented by printing methods, gravure printing methods, offset printing methods, and microcontact printing methods are used. A manufacturing method of such an organic transistor is described in Patent Document 1, for example. Furthermore, each layer constituting the thin film transistor is patterned by a printing method using an organic semiconductor, an oxide semiconductor, or liquid silicon that is a solutionable semiconductor.

特開２００４−２１８８７２号公報JP 2004-218872 A

しかしながら、各層をフォトリソ法を用いてパターニングを行うと、多数枚のマスクが必要となりコストがかさむという問題点を有していた。また、有機半導体や酸化物半導体に関しては印刷法によりパターニング可能であるが、マスクの削減ができる一方、フォトリソ法と比較して高精細化が困難であるという問題点を有していた。従って、薄膜トランジスターの製造工程において、フォトリソ法の回数を減らしてマスクコストを削減するとともに、有機半導体や酸化物半導体を印刷法を用いてパターニングしても高精細化が可能なアクティブマトリックス基板の製造方法が望まれていた。 However, if each layer is patterned using a photolithographic method, a large number of masks are required, which increases the cost. In addition, the organic semiconductor and the oxide semiconductor can be patterned by a printing method, but the mask can be reduced, but there is a problem that high definition is difficult as compared with the photolithography method. Therefore, in the thin film transistor manufacturing process, the mask cost is reduced by reducing the number of photolithographic processes, and an active matrix substrate that can achieve high definition even if organic semiconductors or oxide semiconductors are patterned using a printing method. A method was desired.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。 SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

［適用例１］基板上に、ゲート線と、データ線と、該ゲート線と該データ線との交差に対応して設けられた島状の画素電極と、該画素電極の下層に設けられた絶縁層と、該画素電極に対応して該絶縁層の下層に設けられた薄膜トランジスターと、を備え、前記絶縁層に設けられたビアホールを介して、前記画素電極と前記薄膜トランジスターのドレイン領域とが電気的に接続されているアクティブマトリックス基板の製造方法であって、前記薄膜トランジスターを構成する半導体層を前記基板上に形成する第１の工程と、前記絶縁層を前記半導体層の上層に形成する第２の工程と、島状の前記画素電極を前記絶縁層の上層に形成する第３の工程と、前記画素電極をマスクとして、前記半導体層をパターニングする第４の工程と、を備えたことを特徴とする。 Application Example 1 Provided on a substrate on a gate line, a data line, an island-like pixel electrode provided corresponding to the intersection of the gate line and the data line, and a lower layer of the pixel electrode An insulating layer, and a thin film transistor provided in a lower layer of the insulating layer corresponding to the pixel electrode, and the pixel electrode and a drain region of the thin film transistor through a via hole provided in the insulating layer. Is a method of manufacturing an active matrix substrate electrically connected to each other, wherein a first step of forming a semiconductor layer constituting the thin film transistor on the substrate, and forming the insulating layer on an upper layer of the semiconductor layer A second step of forming the island-shaped pixel electrode on the insulating layer, and a fourth step of patterning the semiconductor layer using the pixel electrode as a mask. thing And features.

この方法によれば、画素電極をマスクとして薄膜トランジスターの半導体層のパターニングが可能になるので、フォトリソ工程を低減しマスクを減らすことができる。 According to this method, since the semiconductor layer of the thin film transistor can be patterned using the pixel electrode as a mask, the photolithography process can be reduced and the mask can be reduced.

［適用例２］上記アクティブマトリックス基板の製造方法であって、前記第３の工程において、前記画素電極に開口部を形成し、前記第４の工程において、前記半導体層をパターニングすると同時に、前記開口部と重なる領域に前記ビアホールを形成することを特徴とする。 Application Example 2 In the manufacturing method of the active matrix substrate, in the third step, an opening is formed in the pixel electrode, and in the fourth step, the semiconductor layer is patterned and the opening is simultaneously formed. The via hole is formed in a region overlapping with the portion.

この方法によれば、ビアホールの形成と半導体層のパターニングとを同時に行う構成となるので、フォトリソ工程を低減しマスクを減らすことができる。 According to this method, since the formation of the via hole and the patterning of the semiconductor layer are performed simultaneously, the photolithography process can be reduced and the number of masks can be reduced.

［適用例３］上記アクティブマトリックス基板の製造方法であって、前記薄膜トランジスターは、ソース電極、ドレイン電極、およびゲート電極が前記半導体層と前記基板との間に配置されたボトムゲートボトムコンタクト構造であることを特徴とする。 Application Example 3 In the method of manufacturing the active matrix substrate, the thin film transistor has a bottom gate bottom contact structure in which a source electrode, a drain electrode, and a gate electrode are disposed between the semiconductor layer and the substrate. It is characterized by being.

この方法によれば、例えば画素電極とドレイン電極とを接続するため、半導体層がビアホールの形成において除去される構成となるので、半導体層を予めパターニングする必要が無く、高スループットで生産性の高い、スパッタ法、蒸着法、バーコート法、スピンコート法を用いて形成することが可能になる。さらに、半導体層を、画素電極をマスクとしてエッチングするので、高精細なアクティブマトリックス基板を作製することが可能である。 According to this method, for example, since the pixel electrode and the drain electrode are connected, the semiconductor layer is removed in the formation of the via hole. Therefore, there is no need to pattern the semiconductor layer in advance, and high throughput and high productivity are achieved. It can be formed by sputtering, vapor deposition, bar coating, or spin coating. Further, since the semiconductor layer is etched using the pixel electrode as a mask, a high-definition active matrix substrate can be manufactured.

［適用例４］上記アクティブマトリックス基板の製造方法であって、前記薄膜トランジスターは、ソース電極とドレイン電極が前記半導体層と前記基板との間に配置され、前記半導体層がゲート電極と前記基板との間に配置されたトップゲートボトムコンタクト構造であり、前記半導体層を形成する工程では、前記半導体層は前記データ線と沿う方向に互いに隣り合う２つの画素電極の間を跨って形成され、前記半導体層をパターニングする工程では、前記画素電極間に設けられた前記半導体層を除去することを特徴とする。 Application Example 4 In the method of manufacturing the active matrix substrate, the thin film transistor includes a source electrode and a drain electrode disposed between the semiconductor layer and the substrate, and the semiconductor layer including a gate electrode and the substrate. In the step of forming the semiconductor layer, the semiconductor layer is formed across two pixel electrodes adjacent to each other in a direction along the data line, In the step of patterning the semiconductor layer, the semiconductor layer provided between the pixel electrodes is removed.

この方法によれば、半導体層を、画素電極をマスクとしてエッチングするので、有機半導体や酸化物半導体層にフォトリソ法を用いることなく印刷法を用いても、半導体層が高精細にパターニングされたアクティブ基板を作製することが可能である。 According to this method, the semiconductor layer is etched using the pixel electrode as a mask. Therefore, the active pattern is obtained by patterning the semiconductor layer with high precision even if the organic semiconductor or oxide semiconductor layer is printed without using the photolithography method. It is possible to produce a substrate.

［適用例５］上記アクティブマトリックス基板の製造方法であって、前記半導体層が有機半導体であることを特徴とする。 Application Example 5 In the method of manufacturing the active matrix substrate, the semiconductor layer is an organic semiconductor.

有機半導体層は、半導体層にダメージを与えることなく印刷法を用いて基板上に半導体層を形成することができるとともに、画素電極をマスクとして高精細にパターニングされた半導体層を有するアクティブマトリックス基板を作製することが可能である。 An organic semiconductor layer can be formed on a substrate using a printing method without damaging the semiconductor layer, and an active matrix substrate having a semiconductor layer patterned with high precision using a pixel electrode as a mask. It is possible to produce.

［適用例６］上記アクティブマトリックス基板の製造方法であって、前記半導体層が酸化物半導体であることを特徴とする。 Application Example 6 In the method of manufacturing the active matrix substrate, the semiconductor layer is an oxide semiconductor.

酸化物半導体層は、半導体層にダメージを与えることなく印刷法を用いて基板上に半導体層を形成することができるとともに、画素電極をマスクとして高精細にパターニングされた半導体層を有するアクティブマトリックス基板を作製することが可能である。 An oxide semiconductor layer can be formed on a substrate by using a printing method without damaging the semiconductor layer, and an active matrix substrate having a semiconductor layer patterned with high precision using a pixel electrode as a mask Can be produced.

［適用例７］ゲート線と、データ線と、該ゲート線と該データ線との交差に対応して設けられた島状の画素電極と、該画素電極の下層に設けられた絶縁層と、該画素電極に対応して該絶縁層の下層に設けられた薄膜トランジスターと、が設けられ、該絶縁層に設けられたビアホールを介して、該画素電極と該薄膜トランジスターのドレイン領域とが電気的に接続されているアクティブマトリックス基板と、前記アクティブマトリックス基板と対向して配置された対向基板と、前記アクティブマトリックス基板と前記対向基板とに挟持された電気光学変換材料と、を備えた電気光学装置であって、前記アクティブマトリックス基板は、上記アクティブマトリックス基板の製造方法によって製造された基板であることを特徴とする。 Application Example 7 A gate line, a data line, an island-like pixel electrode provided corresponding to the intersection of the gate line and the data line, an insulating layer provided below the pixel electrode, A thin film transistor provided in a lower layer of the insulating layer corresponding to the pixel electrode, and the pixel electrode and the drain region of the thin film transistor are electrically connected to each other through a via hole provided in the insulating layer. An active matrix substrate connected to the active matrix substrate, a counter substrate disposed opposite to the active matrix substrate, and an electro-optical conversion material sandwiched between the active matrix substrate and the counter substrate. The active matrix substrate is a substrate manufactured by the method for manufacturing an active matrix substrate.

本適用例の電気光学装置によれば、アクティブマトリックス基板の製造において、フォトリソ工程を低減しマスクを減らすことが可能になり、低コスト化が可能になる。また、薄膜トランジスターを構成する半導体層について、印刷法を用いて形成されるとともに高精細にパターニングされることから、例えば光学的に画像表示を行う画素の密度を高くして、高精細な画像表示を行うことが可能な電気光学装置を低コストで実現することができる。 According to the electro-optical device of this application example, in the production of the active matrix substrate, it is possible to reduce the photolithography process and reduce the mask, thereby reducing the cost. In addition, since the semiconductor layer constituting the thin film transistor is formed using a printing method and patterned with high definition, for example, the density of pixels that perform optical image display is increased to provide high definition image display. An electro-optical device capable of performing the above can be realized at low cost.

［適用例８］上記電気光学装置を備えたことを特徴とする電子機器。 Application Example 8 Electronic equipment comprising the electro-optical device.

本適用例の電子機器によれば、高精細な画像表示を行う低コストの電気光学装置を備えたので、高精細な画像表示を行うことが可能な電子機器を低コストで実現することが可能となる。 According to the electronic apparatus of this application example, since the low-cost electro-optical device that performs high-definition image display is provided, an electronic apparatus that can perform high-definition image display can be realized at low cost. It becomes.

本発明の実施形態に係るアクティブマトリックス基板の平面図。1 is a plan view of an active matrix substrate according to an embodiment of the present invention. 本発明の実施形態に係るアクティブマトリックス基板の断面図。1 is a cross-sectional view of an active matrix substrate according to an embodiment of the present invention. 電気光学装置の一実施形態となる電気泳動表示装置の概略構成図。1 is a schematic configuration diagram of an electrophoretic display device according to an embodiment of an electro-optical device. 電子機器の一実施形態を示す概略構成図。The schematic block diagram which shows one Embodiment of an electronic device. 電子機器の他の実施形態を示す概略構成図。The schematic block diagram which shows other embodiment of an electronic device. 第１変形例に係るアクティブマトリックス基板の平面図。The top view of the active matrix board | substrate which concerns on a 1st modification. 第１変形例に係るアクティブマトリックス基板の断面図。Sectional drawing of the active matrix board | substrate which concerns on a 1st modification. 第２変形例に係るアクティブマトリックス基板の平面図。The top view of the active matrix board | substrate which concerns on a 2nd modification.

以下、本発明の実施形態を図面を用いて詳しく説明する。なお、以下に示す実施形態は、本発明の一態様を示すものであり、本発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The embodiment described below shows one aspect of the present invention, does not limit the present invention, and can be arbitrarily changed within the scope of the technical idea of the present invention. Moreover, in each figure shown below, in order to make each layer and each member the size which can be recognized on drawing, the scale is varied for each layer and each member.

［アクティブマトリックス基板］
図１は、電気光学装置に用いられるアクティブマトリックス基板に対して、本発明を適用した一実施形態を示すアクティブマトリックス基板１０の平面図であり、図２は図１のデータ線４０に沿うＢ−Ｂ線における断面図である。なお、本実施形態のアクティブマトリックス基板１０は、例えば電気光学装置としての電気泳動表示装置等に好適に用いられる。 [Active matrix substrate]
FIG. 1 is a plan view of an active matrix substrate 10 showing an embodiment in which the present invention is applied to an active matrix substrate used in an electro-optical device, and FIG. 2 is a plan view along a data line 40 in FIG. It is sectional drawing in a B line. Note that the active matrix substrate 10 of the present embodiment is suitably used for an electrophoretic display device as an electro-optical device, for example.

図１に示すように、アクティブマトリックス基板１０は、基板１５上に種々の機能層が形成された構造を有している。具体的に、基板１５上には、互いに交差する方向に延びる複数のゲート線２０と複数のデータ線４０とが形成されている。ゲート線２０とデータ線４０との交点に対応して、画素電極８０と、各画素電極８０に対応して設けられたスイッチング素子としての有機薄膜トランジスター１０ａ（図２参照）とが形成されている。ここで、画素電極８０の配置領域は、互いに隣り合う２本のゲート線２０と、互いに隣り合う２本のデータ線４０とによって平面視で囲まれた領域の少なくとも一部を含む領域であればよく、画素電極８０が平面視でゲート線２０又はデータ線４０と重なることを妨げない。図１では、画素電極８０は、一部がゲート線２０と重なるように配置されている。 As shown in FIG. 1, the active matrix substrate 10 has a structure in which various functional layers are formed on a substrate 15. Specifically, on the substrate 15, a plurality of gate lines 20 and a plurality of data lines 40 extending in directions intersecting each other are formed. Corresponding to the intersection of the gate line 20 and the data line 40, a pixel electrode 80 and an organic thin film transistor 10a (see FIG. 2) as a switching element provided corresponding to each pixel electrode 80 are formed. . Here, the arrangement area of the pixel electrode 80 is an area including at least a part of an area surrounded by two gate lines 20 adjacent to each other and two data lines 40 adjacent to each other in plan view. The pixel electrode 80 does not interfere with the gate line 20 or the data line 40 in plan view. In FIG. 1, the pixel electrode 80 is disposed so as to partially overlap the gate line 20.

有機薄膜トランジスター１０ａは、図２に示すように、基板１５上に形成されたゲート線２０と、ゲート線２０上に形成されたゲート絶縁層３０と、ゲート絶縁層３０上に形成されたデータ線４０と、同じくゲート絶縁層３０上に形成されたドレイン電極４５と、データ線４０とドレイン電極４５上に形成された半導体層５０と、から構成され、所謂ボトムゲートボトムコンタクト構造を有している。従って、ゲート線２０がゲート電極として、またデータ線４０がソース電極として機能するように電気的に接続されて構成されている。そして、有機薄膜トランジスター１０ａ上に層間絶縁層６０が形成され、この層間絶縁層６０上には、ドレイン電極４５にビアホール７０を介して接続された画素電極８０が形成されている。ビアホール７０は、画素電極８０に設けられた開口部８１と重なるように設けられている。つまり、ビアホール７０は画素電極８０内（すなわち平面視で見て画素電極８０の形成領域内）に設けられている。 As shown in FIG. 2, the organic thin film transistor 10 a includes a gate line 20 formed on the substrate 15, a gate insulating layer 30 formed on the gate line 20, and a data line formed on the gate insulating layer 30. 40, and a drain electrode 45 formed on the gate insulating layer 30 and a semiconductor layer 50 formed on the data line 40 and the drain electrode 45, and has a so-called bottom gate bottom contact structure. . Therefore, the gate line 20 is electrically connected so as to function as a gate electrode, and the data line 40 is configured to function as a source electrode. An interlayer insulating layer 60 is formed on the organic thin film transistor 10 a, and a pixel electrode 80 connected to the drain electrode 45 through the via hole 70 is formed on the interlayer insulating layer 60. The via hole 70 is provided so as to overlap with the opening 81 provided in the pixel electrode 80. That is, the via hole 70 is provided in the pixel electrode 80 (that is, in the formation region of the pixel electrode 80 in a plan view).

さて、本実施形態では、図１に示したように、画素電極８０と半導体層５０とが平面視でほぼ同じ大きさ・形状を呈する。この理由を含め、次に、図２を参照にして、アクティブマトリックス基板１０を製造する工程を説明する。なお工程の説明の中でアクティブマトリックス基板１０の各構成要素についても説明する。 In the present embodiment, as shown in FIG. 1, the pixel electrode 80 and the semiconductor layer 50 have substantially the same size and shape in plan view. Including this reason, the process of manufacturing the active matrix substrate 10 will now be described with reference to FIG. In the description of the process, each component of the active matrix substrate 10 will also be described.

［アクティブマトリックス基板の製造方法］
まず、基板１５上に、ゲート線２０を形成する。基板１５の材料は、ガラス基板や例えばポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルホン（ＰＥＳ）、ポリカーボネート（ＰＣ）、芳香族ポリエステル（液晶ポリマー）、ポリイミド（ＰＩ）等で構成されるプラスティック基板（樹脂基板）の他、可撓性のあるものであれば、ガラス基板、シリコン基板、金属基板、ガリウム砒素基板等を採用することができる。 [Method for manufacturing active matrix substrate]
First, the gate line 20 is formed on the substrate 15. The material of the substrate 15 is composed of a glass substrate or, for example, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), polycarbonate (PC), aromatic polyester (liquid crystal polymer), polyimide (PI), etc. In addition to the plastic substrate (resin substrate), a glass substrate, a silicon substrate, a metal substrate, a gallium arsenide substrate, or the like can be used as long as it is flexible.

また、ゲート線２０を構成する材料は、公知の電極材料であれば、種類は特に限定されるものではない。具体的には、Ｃｒ、Ａｌ、Ｔａ、Ｍｏ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｄ、Ｉｎ、Ｎｉ、Ｎｄ、Ｃｏ等やそれらの金属を用いた合金、公知のあらゆる金属材料、及びその合金、及びその金属酸化物等を採用することができる。またＰＥＤＯＴやカーボンペーストに代表される導電性有機材料を用いてもよい。製法としては、スパッタ、あるいは蒸着後、フォトリソ法を用いてパターニングする。あるいはリフト法でレジストを用いてパターン形成してから成膜し、その後レジストを除去するリフトオフ法を用いても良い。さらに、インクジェット法、スクリーン印刷法、マイクロコンタクト印刷法に代表される印刷法で形成してもよい。 Moreover, if the material which comprises the gate line 20 is a well-known electrode material, a kind will not be specifically limited. Specifically, Cr, Al, Ta, Mo, Nd, Cu, Ag, Au, Pd, In, Ni, Nd, Co, etc., alloys using these metals, all known metal materials, and alloys thereof, And the metal oxide etc. are employable. Moreover, you may use the electroconductive organic material represented by PEDOT and carbon paste. As a manufacturing method, patterning is performed using a photolithography method after sputtering or vapor deposition. Alternatively, a lift-off method may be used in which a film is formed after a pattern is formed using a resist by a lift method, and then the resist is removed. Furthermore, you may form by the printing method represented by the inkjet method, the screen printing method, and the microcontact printing method.

次に、ゲート絶縁層３０を形成する。ゲート絶縁層３０としては、公知の絶縁体材料であれば、種類は特に限定されるものではない。二酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、五酸化二タンタル等の酸化物をＣＶＤ法、スパッタ法、蒸着法を用いて形成する。ここでは、有機材料を用いても良く、ポリビニルフェノール、ポリイミド、ポリメチルメタクリレート、ポリスチレン、ポリビニルアルコール、ポリビニルアセテート、あるいはポリイソブチレンに代表されるポリオレフィン系ポリマー、あるいはこれらの共重合体等が挙げられる。形成方法としては、例えば、スピンコート法等の液相プロセスを用いて形成することができる。 Next, the gate insulating layer 30 is formed. The type of the gate insulating layer 30 is not particularly limited as long as it is a known insulator material. An oxide such as silicon dioxide, silicon nitride, silicon oxynitride, or tantalum pentoxide is formed by a CVD method, a sputtering method, or an evaporation method. Here, an organic material may be used, and examples thereof include a polyolefin-based polymer represented by polyvinylphenol, polyimide, polymethyl methacrylate, polystyrene, polyvinyl alcohol, polyvinyl acetate, or polyisobutylene, or a copolymer thereof. As a forming method, for example, it can be formed using a liquid phase process such as a spin coating method.

次に、データ線４０、およびドレイン電極４５を形成する。データ線４０及びドレイン電極４５を構成する金属導電層としては、ゲート線２０と同様に公知の導電性金属材料を用いることができる。例えばＣｒ、Ａｌ、Ｔａ、Ｍｏ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｐｄ、Ｉｎ、Ｎｉ、Ｎｄ、Ｃｏ等やそれらの金属を用いた合金、公知のあらゆる金属材料、及びその合金、及びその金属酸化物等を採用することができる。また、本実施形態で用いる後述の有機半導体との組み合わせでは、該有機半導体層がｐ型半導体であるため、電極材料の仕事関数が大きいものが、正孔（キャリア）を有機半導体に注入するためには適している。 Next, the data line 40 and the drain electrode 45 are formed. As the metal conductive layer constituting the data line 40 and the drain electrode 45, a known conductive metal material can be used similarly to the gate line 20. For example, Cr, Al, Ta, Mo, Nd, Cu, Ag, Au, Pd, In, Ni, Nd, Co, etc., alloys using those metals, all known metal materials, alloys thereof, and metal oxidation thereof A thing etc. can be employ | adopted. Moreover, in the combination with the below-mentioned organic semiconductor used by this embodiment, since this organic-semiconductor layer is a p-type semiconductor, what has a large work function of electrode material inject | pours a hole (carrier) into an organic semiconductor. Suitable for.

データ線４０及びドレイン電極４５の具体的な形成方法としては、公知のスパッタ法、蒸着法、メッキ法を用いて成膜し、フォトリソグラフィ法を用いてパターニングすることができる。また、形成材料をスクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット法、マイクロコンタクトプリンティング法のような印刷法等の液相プロセスにて形成することもできる。メッキ法或いは印刷法を用いることで、真空装置を用いずに安価に製造することが可能である。 As a specific method for forming the data line 40 and the drain electrode 45, a film can be formed using a known sputtering method, vapor deposition method, or plating method, and patterned using a photolithography method. Alternatively, the forming material can be formed by a liquid phase process such as a screen printing method, a flexographic printing method, an offset printing method, an ink jet method, or a printing method such as a microcontact printing method. By using a plating method or a printing method, it is possible to manufacture at low cost without using a vacuum apparatus.

次に、半導体層５０を基板１５の全面に形成する。インクジェット法やスクリーン印刷法に代表される印刷法やスピンコート法、あるいはバーコート法、スプレー法等の液相法によって形成できる。あるいは、蒸着法、スパッタ法、ＣＶＤ法等で形成してもよい。 Next, the semiconductor layer 50 is formed on the entire surface of the substrate 15. It can be formed by a liquid phase method such as a printing method typified by an inkjet method or a screen printing method, a spin coating method, a bar coating method, or a spraying method. Alternatively, it may be formed by vapor deposition, sputtering, CVD, or the like.

半導体層５０の材料としては、シリコン半導体でも良い。または、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−Ｎ−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリヘキシルチオフェン、ポリ（ｐ−フェニレンビニレン）、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。また、ＩｎＧａＺｎＯ₄、ＺｎＯ、ＴｉＯ₂、Ａｌ−Ｚｎ−ＳｎＯ₂などの酸化物半導体をスパッタ法やスピンコート法、あるいはバーコート法やインクジェット法のような塗布法を用いて全面に形成しても良い。 The material of the semiconductor layer 50 may be a silicon semiconductor. Or, for example, naphthalene, anthracene, tetracene, pentacene, hexacene, phthalocyanine, perylene, hydrazone, triphenylmethane, diphenylmethane, stilbene, arylvinyl, pyrazoline, triphenylamine, triarylamine, oligothiophene, phthalocyanine or derivatives thereof Low molecular organic semiconductor materials such as poly-N-vinylcarbazole, polyvinylpyrene, polyvinylanthracene, polythiophene, polyhexylthiophene, poly (p-phenylenevinylene), polytinylenevinylene, polyarylamine, pyreneformaldehyde resin, Ethylcarbazole formaldehyde resin, fluorene-bithiophene copolymer, fluorene-arylamine copolymer or derivatives thereof Organic semiconductor material of a polymer and the like, can be used singly or in combination of two or more of them. Alternatively, an oxide semiconductor such as InGaZnO ₄ , ZnO, TiO ₂ , or Al—Zn—SnO ₂ may be formed over the entire surface by a sputtering method, a spin coating method, or a coating method such as a bar coating method or an inkjet method. good.

次に、半導体層５０上に層間絶縁層６０を全面に形成する。層間絶縁層６０の材料としては、絶縁性ポリマーが好適である。もとより層間絶縁層６０の材料としてゲート絶縁層３０で挙げたような無機酸化物を用いてもよい。ただし、一般的には、無機酸化物の成膜には、プラズマあるいは熱のような高エネルギーが必要である。従って、無機酸化物を有機半導体上に形成すると、無機酸化物形成時の熱、あるいはプラズマのダメージにより有機半導体の劣化が懸念される。従って、絶縁性ポリマーが層間絶縁層６０の材料として好ましい。 Next, an interlayer insulating layer 60 is formed on the entire surface of the semiconductor layer 50. As a material of the interlayer insulating layer 60, an insulating polymer is suitable. Of course, the inorganic oxides mentioned for the gate insulating layer 30 may be used as the material of the interlayer insulating layer 60. However, generally, high energy such as plasma or heat is required for forming an inorganic oxide film. Therefore, when an inorganic oxide is formed on an organic semiconductor, there is a concern about deterioration of the organic semiconductor due to heat during the formation of the inorganic oxide or plasma damage. Therefore, an insulating polymer is preferable as a material for the interlayer insulating layer 60.

絶縁性ポリマーとしては、ポリビニルフェノール又は、フェノール樹脂（別名ノボラック樹脂）を使用する。その他にもポリビニルフェノール、ポリメチルメタアクリレートを始めとするアクリル系樹脂、ポリカーボネート、ポリスチレン、ポレオレフィン、ポリビニルアルコール、ポリイミド、フッ素系樹脂、ポリパラキシリレン等を使うことができる。 As the insulating polymer, polyvinylphenol or phenol resin (also known as novolac resin) is used. In addition, acrylic resins such as polyvinylphenol and polymethyl methacrylate, polycarbonate, polystyrene, polyolefin, polyvinyl alcohol, polyimide, fluorine resin, polyparaxylylene, and the like can be used.

ここで、溶液の塗布によって層間絶縁層６０を形成する場合、層間絶縁層６０の溶媒が、有機半導体の場合には、基板１５を膨潤させたり、溶解させたりしないことが必要である。半導体層５０自体が溶媒に可溶である場合は特に注意が必要である。例えば、有機半導体が芳香環を含む共役性分子、又は、共役性高分子であるため芳香系炭化水素には溶けやすい。従って、有機半導体を用いた場合には、層間絶縁層６０の塗布には芳香系炭化水素以外の炭化水素、或いは、蒸着やＣＶＤ法を使うことが望ましい。 Here, when the interlayer insulating layer 60 is formed by application of a solution, when the solvent of the interlayer insulating layer 60 is an organic semiconductor, it is necessary that the substrate 15 is not swollen or dissolved. Special attention is required when the semiconductor layer 50 itself is soluble in a solvent. For example, since the organic semiconductor is a conjugated molecule containing an aromatic ring or a conjugated polymer, it is easily dissolved in an aromatic hydrocarbon. Therefore, when an organic semiconductor is used, it is desirable to use hydrocarbons other than aromatic hydrocarbons, vapor deposition, or CVD methods for applying the interlayer insulating layer 60.

次に層間絶縁層６０上に島状の画素電極８０を形成する。画素電極８０として、前述のゲート線２０、データ線４０、およびドレイン電極４５と同様の金属材料を用いることができる。後述するように画素電極８０をマスクとして半導体層５０をパターニングする。従って、画素電極８０よりも基板１５側となる下層の材料に対して、エッチング種、およびエッチングレートを異ならせる必要があるため、画素電極８０は金属が好適である。これらの金属材料を、フォトリソ法を用いたエッチング法、あるいはリフトオフ法により形成する。また、マスクを用いたマスク蒸着法により形成してもよい。さらに、インクジェット法、スクリーン印刷法、マイクロコンタクトプリント法に代表される印刷法を用いて形成してもよい。画素電極８０は、平面視でドレイン電極４５と重なる位置に開口部８１を有するように形成する。 Next, island-shaped pixel electrodes 80 are formed on the interlayer insulating layer 60. As the pixel electrode 80, the same metal material as that of the gate line 20, the data line 40, and the drain electrode 45 described above can be used. As will be described later, the semiconductor layer 50 is patterned using the pixel electrode 80 as a mask. Therefore, the etching electrode and the etching rate need to be different from those of the lower layer material on the substrate 15 side of the pixel electrode 80, and therefore the pixel electrode 80 is preferably a metal. These metal materials are formed by an etching method using a photolithography method or a lift-off method. Moreover, you may form by the mask vapor deposition method using a mask. Furthermore, you may form using the printing method represented by the inkjet method, the screen printing method, and the micro contact printing method. The pixel electrode 80 is formed to have an opening 81 at a position overlapping the drain electrode 45 in plan view.

次に、層間絶縁層６０の上に設けた画素電極８０とドレイン電極４５とを導通可能とするビアホール７０を形成する。このとき、本実施形態のアクティブマトリックス基板１０では、ビアホール７０を形成すると同時に半導体層５０のパターニングを行う。プラズマ装置等を用いて、画素電極８０をマスクとしてドライエッチング法を用いても良い。あるいは同様に画素電極８０をマスクとしてウェットエッチング法を用いてパターニングしても良い。これらのエッチングの際には、画素電極８０に形成された上記開口部８１と重なる位置に設けられた半導体層５０及び層間絶縁層６０が除去されて、ビアホール７０が形成される。また、画素電極８０と重なる領域を除く領域に配置された半導体層５０及び層間絶縁層６０が除去される。この結果、半導体層５０は、画素電極８０と平面視でほぼ同じ大きさ・形状を呈するのである。 Next, a via hole 70 that allows the pixel electrode 80 and the drain electrode 45 provided on the interlayer insulating layer 60 to conduct is formed. At this time, in the active matrix substrate 10 of this embodiment, the via hole 70 is formed and the semiconductor layer 50 is patterned at the same time. A dry etching method may be used by using a plasma apparatus or the like with the pixel electrode 80 as a mask. Alternatively, patterning may be similarly performed using the wet etching method with the pixel electrode 80 as a mask. During these etchings, the semiconductor layer 50 and the interlayer insulating layer 60 provided at the position overlapping the opening 81 formed in the pixel electrode 80 are removed, and the via hole 70 is formed. Further, the semiconductor layer 50 and the interlayer insulating layer 60 disposed in the region excluding the region overlapping with the pixel electrode 80 are removed. As a result, the semiconductor layer 50 has substantially the same size and shape as the pixel electrode 80 in plan view.

次にビアホール７０内に導通部９０を形成して、画素電極８０と有機薄膜トランジスター１０ａのドレイン領域とをドレイン電極４５を介して電気的に導通させる。導通部９０としては、前述のゲート線２０、データ線４０、およびドレイン電極４５と同様の金属材料を用いることができる。さらにＰＥＤＯＴやカーボンペーストの様な導電性有機材料を使用してもよい。これらの材料を、インクジェット法、スクリーン印刷法、マイクロコンタクトプリント法に代表される印刷法を用いて形成する。また、マスクを用いたマスク蒸着法により形成してもよい。さらに、フォトリソ法を用いたエッチング法、あるいはリフトオフ法により導通部９０を形成してもよい。 Next, a conductive portion 90 is formed in the via hole 70 to electrically connect the pixel electrode 80 and the drain region of the organic thin film transistor 10 a through the drain electrode 45. As the conductive portion 90, the same metal material as that of the gate line 20, the data line 40, and the drain electrode 45 described above can be used. Further, a conductive organic material such as PEDOT or carbon paste may be used. These materials are formed using a printing method typified by an inkjet method, a screen printing method, or a microcontact printing method. Moreover, you may form by the mask vapor deposition method using a mask. Further, the conductive portion 90 may be formed by an etching method using a photolithography method or a lift-off method.

この方法によれば、開口部８１を有する画素電極８０をマスクとして用いて、開口部８１と重なる領域の半導体層５０と層間絶縁層６０を除去してビアホール７０を形成するのと同時に、半導体層５０のパターニングが可能になるので、フォトリソ工程を低減しマスクを減らすことができる。また、この方法によれば、例えば画素電極８０とドレイン電極４５とを接続するため、半導体層５０がビアホール７０の形成において除去される構成となるので、半導体層５０を予めパターニングしておく必要が無い。従って、半導体層５０を、高スループットで生産性の高い、スパッタ法、蒸着法、バーコート法、スピンコート法を用いて形成することが可能になる。さらに、半導体層５０を、画素電極８０をマスクとしてエッチングするので、高精細なアクティブマトリックス基板１０を作製することが可能である。 According to this method, using the pixel electrode 80 having the opening 81 as a mask, the semiconductor layer 50 and the interlayer insulating layer 60 in the region overlapping the opening 81 are removed to form the via hole 70 at the same time. 50 patterning becomes possible, so the photolithography process can be reduced and the number of masks can be reduced. Further, according to this method, for example, since the pixel electrode 80 and the drain electrode 45 are connected, the semiconductor layer 50 is removed in the formation of the via hole 70. Therefore, it is necessary to pattern the semiconductor layer 50 in advance. No. Therefore, the semiconductor layer 50 can be formed using a sputtering method, a vapor deposition method, a bar coating method, or a spin coating method with high throughput and high productivity. Furthermore, since the semiconductor layer 50 is etched using the pixel electrode 80 as a mask, the high-definition active matrix substrate 10 can be manufactured.

また、この方法によれば、半導体層５０が有機半導体層であっても、半導体層５０にダメージを与えることなく、半導体層５０の形成に印刷法を用いてかつ高精細なアクティブマトリックス基板１０を作製することが可能である。あるいは、半導体層５０が酸化物半導体層であっても、半導体層５０にダメージを与えることなく、半導体層５０の形成に印刷法を用いてかつ高精細なアクティブマトリックス基板１０を作製することが可能である。 Further, according to this method, even if the semiconductor layer 50 is an organic semiconductor layer, the high-definition active matrix substrate 10 is formed by using the printing method for forming the semiconductor layer 50 without damaging the semiconductor layer 50. It is possible to produce. Alternatively, even if the semiconductor layer 50 is an oxide semiconductor layer, the high-definition active matrix substrate 10 can be manufactured using the printing method for forming the semiconductor layer 50 without damaging the semiconductor layer 50. It is.

［電気光学装置］
次に、本発明の態様を電気光学装置としてもよい。図３は、本発明を適用した電気光学装置の一実施形態である電気泳動表示装置を示す断面図である。本実施形態の電気泳動表示装置１０００は、上述したアクティブマトリックス基板１０（回路基板）と電気泳動表示部１００とを備えたものである。 [Electro-optical device]
Next, an aspect of the present invention may be an electro-optical device. FIG. 3 is a cross-sectional view showing an electrophoretic display device which is an embodiment of an electro-optical device to which the present invention is applied. The electrophoretic display device 1000 according to the present embodiment includes the active matrix substrate 10 (circuit substrate) and the electrophoretic display unit 100 described above.

図３に示したように、電気泳動表示部１００は、アクティブマトリックス基板１０に対向するように設けられた対向基板１１０と、アクティブマトリックス基板１０と対向基板１１０との間に設けられた電気泳動層１２０とから構成されている。対向基板１１０には対向電極１３０が設けられている。この電気泳動層１２０は、対向電極１３０と画素電極８０とに印加される電圧によって光学的な変化を生ずる電気光学変換材料に相当する。 As shown in FIG. 3, the electrophoretic display unit 100 includes a counter substrate 110 provided to face the active matrix substrate 10, and an electrophoretic layer provided between the active matrix substrate 10 and the counter substrate 110. 120. A counter electrode 130 is provided on the counter substrate 110. The electrophoretic layer 120 corresponds to an electro-optic conversion material that optically changes depending on the voltage applied to the counter electrode 130 and the pixel electrode 80.

電気泳動層１２０は、マイクロカプセル１２０ａを複数備えた構成となっている。マイクロカプセル１２０ａは樹脂皮膜によって形成されており、マイクロカプセル１２０ａの大きさは１画素の大きさと同程度とされ、表示領域全域を覆うように複数配置されている。また、マイクロカプセル１２０ａは、実際には隣接するマイクロカプセル１２０ａ同士が密着するため、表示領域はマイクロカプセル１２０ａによって隙間なく、覆われている。マイクロカプセル１２０ａには、分散媒１２１、電気泳動粒子１２２等を有する電気泳動分散液１２３が封入されている。 The electrophoretic layer 120 includes a plurality of microcapsules 120a. The microcapsule 120a is formed of a resin film, and the size of the microcapsule 120a is approximately the same as the size of one pixel, and a plurality of microcapsules 120a are arranged so as to cover the entire display area. In addition, since the microcapsules 120a are actually in close contact with each other, the display area is covered with the microcapsules 120a without any gaps. An electrophoretic dispersion 123 having a dispersion medium 121, electrophoretic particles 122, and the like is enclosed in the microcapsule 120a.

次に、分散媒１２１、電気泳動粒子１２２を有する電気泳動分散液１２３について説明する。電気泳動分散液１２３は、染料によって染色された分散媒１２１中に電気泳動粒子１２２を分散させた構成となっている。電気泳動粒子１２２は、無機酸化物又は無機水酸化物からなる直径０．０１μｍ〜１０μｍ程度の略球状の微粒子であり、上記分散媒１２１と異なる色相（白色及び黒色を含む）を有している。このように酸化物又は水酸化物からなる電気泳動粒子１２２には固有の表面等電点が存在し、分散媒１２１の水素イオン指数ｐＨによってその表面電荷密度（帯電量）が変化するようになる。 Next, the electrophoretic dispersion 123 having the dispersion medium 121 and the electrophoretic particles 122 will be described. The electrophoretic dispersion 123 has a configuration in which electrophoretic particles 122 are dispersed in a dispersion medium 121 dyed with a dye. The electrophoretic particle 122 is a substantially spherical fine particle having a diameter of about 0.01 μm to 10 μm made of an inorganic oxide or an inorganic hydroxide, and has a hue (including white and black) different from that of the dispersion medium 121. . As described above, the electrophoretic particles 122 made of oxide or hydroxide have a unique surface isoelectric point, and the surface charge density (charge amount) changes depending on the hydrogen ion exponent pH of the dispersion medium 121. .

ここで、表面等電点とは、水溶液中における両性電解質の電荷の代数和がゼロとなる状態を水素イオン指数ｐＨによって示したものである。例えば、分散媒１２１のｐＨが電気泳動粒子１２２の表面等電点に等しい場合には、粒子の実効電荷はゼロとなり、粒子は外部電界に対して無反応な状態となる。また、分散媒１２１のｐＨが粒子の表面等電点よりも低い場合には、粒子の表面は反応式（１）によりプラスの電荷を帯びる。逆に、分散媒１２１のｐＨが粒子の表面等電点よりも高い場合には、粒子の表面は反応式（２）によりマイナスの電荷を帯びる。
ｐＨ低：Ｍ−ＯＨ＋Ｈ＋（過剰）＋ＯＨ−→Ｍ−ＯＨ２＋＋ＯＨ− ・・・（１）
ｐＨ高：Ｍ−ＯＨ＋Ｈ＋＋ＯＨ−（過剰）→Ｍ−ＯＨ―＋Ｈ＋・・・（２） Here, the surface isoelectric point indicates a state in which the algebraic sum of the charge of the amphoteric electrolyte in the aqueous solution is zero by the hydrogen ion exponent pH. For example, when the pH of the dispersion medium 121 is equal to the surface isoelectric point of the electrophoretic particle 122, the effective charge of the particle is zero, and the particle is in an unreactive state with respect to the external electric field. Further, when the pH of the dispersion medium 121 is lower than the surface isoelectric point of the particles, the surface of the particles is positively charged according to the reaction formula (1). Conversely, when the pH of the dispersion medium 121 is higher than the surface isoelectric point of the particles, the surface of the particles is negatively charged according to the reaction formula (2).
Low pH: M-OH + H + (excess) + OH− → M-OH2 +++ OH− (1)
High pH: M−OH + H ++ OH− (excess) → M−OH− + H + (2)

なお、分散媒１２１のｐＨと粒子の表面等電点との差を大きくしていった場合、反応式（１）又は（２）に従って粒子の帯電量は増加していくが、この差が所定値以上となると略飽和し、ｐＨをそれ以上変化させても帯電量は変化しない。この差の値は、粒子の種類、大きさ、形状等によって異なるものの、概ね１以上であればどのような粒子においても帯電量は略飽和すると考えられる。 When the difference between the pH of the dispersion medium 121 and the surface isoelectric point of the particles is increased, the charge amount of the particles increases according to the reaction formula (1) or (2). When it exceeds the value, it is substantially saturated, and the charge amount does not change even if the pH is changed further. Although the value of this difference varies depending on the type, size, shape, etc. of the particles, the charge amount is considered to be substantially saturated for any particle as long as it is approximately 1 or more.

電気泳動粒子１２２としては、例えば、二酸化チタン、酸化亜鉛、酸化マグネシウム、ベンガラ、酸化アルミニウム、黒色低次酸化チタン、酸化クロム、ベーマイト、ＦｅＯＯＨ、二酸化珪素、水酸化マグネシウム、水酸化ニッケル、酸化ジルコニウム、酸化銅等が用いられている。 Examples of the electrophoretic particles 122 include titanium dioxide, zinc oxide, magnesium oxide, bengara, aluminum oxide, black low-order titanium oxide, chromium oxide, boehmite, FeOOH, silicon dioxide, magnesium hydroxide, nickel hydroxide, zirconium oxide, Copper oxide or the like is used.

また、このような電気泳動粒子１２２は、単独の微粒子としてだけでなく、各種表面改質を施した状態でも用いることが可能である。このような表面改質の方法としては、例えば、粒子表面をアクリル樹脂、エポキシ樹脂、ポリエステル樹脂、ポリウレタン樹脂等のポリマーでコーティング処理する方法や、シラン系、チタネート系、アルミニウム系、弗素系等のカップリング剤でカップリング処理する方法や、アクリル系モノマー、スチレンモノマー、エポキシ系モノマー、イソシアネート系モノマー等とグラフト重合処理する方法等があり、これらの処理を単独又は二種類以上組み合わせて行うことができる。 Such electrophoretic particles 122 can be used not only as individual fine particles but also in a state where various surface modifications are performed. Examples of such surface modification methods include a method of coating the particle surface with a polymer such as an acrylic resin, an epoxy resin, a polyester resin, and a polyurethane resin, and a silane-based, titanate-based, aluminum-based, fluorine-based, etc. There are a coupling treatment method with a coupling agent, a graft polymerization treatment method with an acrylic monomer, a styrene monomer, an epoxy monomer, an isocyanate monomer, etc., and these treatments may be performed alone or in combination of two or more. it can.

分散媒１２１には、炭化水素、ハロゲン化炭化水素、エーテル等の非水系有機溶媒が用いられており、スピリトブラック、オイルイエロー、オイルブルー、オイルグリーン、バリファーストブルー、マクロレックスブルー、オイルブラウン、スーダンブラック、ファーストオレンジ等の染料によって染色されて、電気泳動粒子１２２と異なる色相を呈している。 Non-aqueous organic solvents such as hydrocarbons, halogenated hydrocarbons and ethers are used for the dispersion medium 121. Spirit black, oil yellow, oil blue, oil green, Bali first blue, macrolex blue, oil brown, It is dyed with a dye such as Sudan Black or Fast Orange and has a hue different from that of the electrophoretic particles 122.

電気泳動装置１０００は、分散媒１２１において、プラスの電荷を帯びた電気泳動粒子１２２とマイナスの電荷を帯びた電気泳動粒子１２２とを混在させ、それらを互いに異なる色の粒子とすることによって、画素電極８０と対向電極１３０との間に印加された電圧によって、画素電極８０毎に表示色を変化させて画像を表示する。従って、電気泳動装置１０００は、画素電極８０の密度つまり画素密度に応じた高精細な画像を表示するのである。 In the dispersion medium 121, the electrophoretic device 1000 mixes the electrophoretic particles 122 having a positive charge and the electrophoretic particles 122 having a negative charge, and makes them particles of different colors, thereby forming a pixel. An image is displayed by changing the display color for each pixel electrode 80 by the voltage applied between the electrode 80 and the counter electrode 130. Therefore, the electrophoresis apparatus 1000 displays a high-definition image corresponding to the density of the pixel electrodes 80, that is, the pixel density.

以上本実施形態の電気光学装置によれば、構成要素であるアクティブマトリックス基板の製造において、フォトリソ工程を低減しマスクを減らすことが可能になり、低コスト化が可能になる。また、薄膜トランジスターを構成する半導体層について、印刷法を用いて形成されるとともに高精細にパターニングされる。従って、画素の密度を高くして、高精細な画像表示を行うことが可能な電気光学装置を低コストで実現することができる。なお、電気光学装置として、電気泳動表示装置以外にも、液晶表示装置、有機ＬＥＤ表示装置にも本発明を適用可能である。 As described above, according to the electro-optical device of the present embodiment, it is possible to reduce the photolithographic process and the number of masks in the production of the active matrix substrate that is a component, thereby reducing the cost. In addition, a semiconductor layer included in the thin film transistor is formed using a printing method and patterned with high definition. Accordingly, it is possible to realize an electro-optical device that can increase the pixel density and display a high-definition image at low cost. The present invention can be applied to a liquid crystal display device and an organic LED display device in addition to the electrophoretic display device as the electro-optical device.

［電子機器］
また、本発明の態様を、上述した電気光学装置としての電気泳動表示装置１０００を表示部として備えた様々な電子機器とすることもできる。以下、上述の電気泳動表示装置１０００を備えた電子機器の一実施形態について図４及び図５を参照して説明する。 [Electronics]
In addition, the aspect of the present invention can be various electronic apparatuses including the electrophoretic display device 1000 as the electro-optical device described above as a display unit. Hereinafter, an embodiment of an electronic apparatus including the above-described electrophoretic display device 1000 will be described with reference to FIGS. 4 and 5.

まず、電子機器の実施形態がフレキシブルな電子ペーパーである場合について説明する。図４は本実施形態の電子ペーパー１４００の構成を示す斜視図である。電子ペーパー１４００は、上述した電気泳動表示装置１０００を表示部１４０１として備える。電子ペーパー１４００は、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１４０２を備えて構成されている。 First, the case where the electronic device is a flexible electronic paper will be described. FIG. 4 is a perspective view showing the configuration of the electronic paper 1400 of the present embodiment. An electronic paper 1400 includes the above-described electrophoretic display device 1000 as a display unit 1401. The electronic paper 1400 includes a main body 1402 made of a rewritable sheet having the same texture and flexibility as conventional paper.

また、図５は、電子機器の実施形態が電子ノートである場合について、その構成を示す斜視図である。本実施形態の電子ノート１５００は、図４で示した電子ペーパー１４００が複数枚束ねられ、カバー１５０１に挟まれているものである。カバー１５０１は、例えば外部の装置から送られる表示データを入力する不図示の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容を変更したり更新したりできる。 FIG. 5 is a perspective view showing the configuration of the electronic device according to the embodiment of the electronic device. An electronic notebook 1500 according to the present embodiment is obtained by bundling a plurality of electronic papers 1400 shown in FIG. The cover 1501 includes display data input means (not shown) that inputs display data sent from an external device, for example. Thereby, according to the display data, the display content can be changed or updated while the electronic paper is bundled.

また、電子機器として、上述した実施形態に加えて、他の形態例として、液晶テレビ、ビューファインダー型やモニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等が挙げられる。本発明に係る電気光学装置は、こうした電子機器の表示部としても好適に用いることができる。もとより、こうした電子機器の表示部として用いられる電気光学装置は、液晶表示装置、有機ＬＥＤ表示装置も採用可能である。 As electronic devices, in addition to the above-described embodiments, as other embodiments, liquid crystal televisions, viewfinder type and monitor direct-view type video tape recorders, car navigation devices, pagers, electronic notebooks, calculators, word processors, workstations , A video phone, a POS terminal, and a device equipped with a touch panel. The electro-optical device according to the present invention can also be suitably used as a display unit of such an electronic apparatus. Of course, a liquid crystal display device and an organic LED display device can also be adopted as an electro-optical device used as a display unit of such an electronic device.

以上、本発明について実施形態を用いて説明したが、本発明はこうした実施形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることは勿論である。以下、変形例を挙げて説明する。 As described above, the present invention has been described using the embodiments. However, the present invention is not limited to these embodiments, and may be implemented in various forms without departing from the spirit of the present invention. is there. Hereinafter, a modification will be described.

（第１変形例）
上記実施形態では、アクティブマトリックス基板１０において、有機薄膜トランジスター１０ａの構造がボトムゲートボトムコンタクト構造を有することとしたが、これに限るものでないことは勿論である。有機薄膜トランジスター１０ａの構造がトップゲート構造を有することとしてもよい。本変形例を、図６、図７を用いて説明する。図６は、本変形例を電気光学装置に用いられるアクティブマトリックス基板１０に適用した一実施形態を示す平面図であり、図７は、図６に示したデータ線４０に沿うＣ−Ｃ線における断面図である。 (First modification)
In the above embodiment, in the active matrix substrate 10, the organic thin film transistor 10a has a bottom gate bottom contact structure. However, the present invention is not limited to this. The structure of the organic thin film transistor 10a may have a top gate structure. This modification will be described with reference to FIGS. FIG. 6 is a plan view showing an embodiment in which this modification is applied to an active matrix substrate 10 used in an electro-optical device. FIG. 7 is a cross-sectional view taken along a line CC along the data line 40 shown in FIG. It is sectional drawing.

本変形例のアクティブマトリックス基板１０は、各構成要素の積層順が上記実施形態と異なる。すなわち、図６および図７に示すように、データ線４０およびドレイン電極４５、半導体層５０、ゲート絶縁層３０、ゲート線２０の順で積層するトップゲート構造を有する。なお、トップゲート構造では、ゲート絶縁層３０を介して半導体層５０上にゲート線２０が存在するので、ゲート線２０がマスクとして働き、ゲート線２０直下の半導体層５０は除去されない。そのため、半導体層形成時において、ゲート線２０が設けられる領域のうち半導体層５０が不要な領域には、半導体層５０が設けられていないことが必要である。半導体層５０をこのようなパターンで形成する方法としては、インクジェット法、スクリーン印刷法、マイクロコンタクト印刷法に代表される印刷法が好適である。 The active matrix substrate 10 of this modification is different from the above embodiment in the stacking order of each component. That is, as shown in FIGS. 6 and 7, the data line 40 and the drain electrode 45, the semiconductor layer 50, the gate insulating layer 30, and the gate line 20 are stacked in this order. In the top gate structure, since the gate line 20 exists on the semiconductor layer 50 via the gate insulating layer 30, the gate line 20 functions as a mask, and the semiconductor layer 50 immediately below the gate line 20 is not removed. Therefore, at the time of forming the semiconductor layer, it is necessary that the semiconductor layer 50 is not provided in a region where the semiconductor layer 50 is unnecessary among regions where the gate line 20 is provided. As a method of forming the semiconductor layer 50 with such a pattern, a printing method represented by an ink jet method, a screen printing method, or a microcontact printing method is suitable.

より具体的には、データ線４０に沿う方向に互いに隣り合う２つの画素電極８０の間の領域を跨ぐように、半導体層５０を形成する。このとき、ゲート線２０に沿う方向に互いに隣り合う２つの画素電極８０の間の領域のうち、少なくともゲート線２０と重なる領域には、半導体層５０を形成しない。その後、ゲート絶縁層３０を基板１５の全面に形成し、ゲート線２０をゲート絶縁層３０の上に形成し、さらに層間絶縁層６０を基板１５の全面に形成する。次に、平面視でドレイン電極４５と重なる位置に開口を有する島状の画素電極８０を形成する。 More specifically, the semiconductor layer 50 is formed so as to straddle the region between the two pixel electrodes 80 adjacent to each other in the direction along the data line 40. At this time, the semiconductor layer 50 is not formed in a region overlapping at least the gate line 20 among the regions between the two pixel electrodes 80 adjacent to each other in the direction along the gate line 20. Thereafter, the gate insulating layer 30 is formed on the entire surface of the substrate 15, the gate line 20 is formed on the gate insulating layer 30, and the interlayer insulating layer 60 is further formed on the entire surface of the substrate 15. Next, an island-shaped pixel electrode 80 having an opening at a position overlapping the drain electrode 45 in plan view is formed.

ちなみに、本変形例では、図６に示したように、印刷法の一つであるインクジェット法を用いて、ゲート線２０と平面的に重なる位置を中心に、ゲート線２０が延在する方向に沿って複数箇所（図６では各画素に３箇所ずつ）、半導体層５０の材料を吐出する。このとき、吐出された半導体層５０の材料が、ゲート線２０の延在方向において連続せず、画素電極８０のそれぞれに対応して分離するように（例えば、画素電極８０の平面領域内に収まるように）吐出することによって、半導体層５０をゲート線２０の延在方向においてパターニングしている。 Incidentally, in this modified example, as shown in FIG. 6, the ink jet method, which is one of the printing methods, is used to center the position overlapping the gate line 20 in the direction in which the gate line 20 extends. The material of the semiconductor layer 50 is discharged along a plurality of locations (three locations for each pixel in FIG. 6). At this time, the discharged material of the semiconductor layer 50 is not continuous in the extending direction of the gate line 20 and is separated corresponding to each of the pixel electrodes 80 (for example, within the planar region of the pixel electrode 80). The semiconductor layer 50 is patterned in the extending direction of the gate line 20 by discharging.

なお、本変形例において、吐出された半導体層５０の材料は、データ線４０の延在方向（図面上下方向）において、平面的に画素電極８０の領域外に食み出す場合がある。そこで、データ線４０の延在方向において画素電極８０の領域外に食み出した半導体層５０の材料を、画素電極８０をマスクとしてエッチング処理を行うことによって除去する。こうすることによって、半導体層５０をデータ線４０の延在方向において、画素電極８０のパターン精度すなわち高精細でパターニングすることができる。 In this modification, the discharged material of the semiconductor layer 50 may protrude out of the region of the pixel electrode 80 in a planar manner in the extending direction of the data line 40 (the vertical direction in the drawing). Therefore, the material of the semiconductor layer 50 that protrudes out of the region of the pixel electrode 80 in the extending direction of the data line 40 is removed by performing an etching process using the pixel electrode 80 as a mask. By doing so, the semiconductor layer 50 can be patterned with the pattern accuracy of the pixel electrode 80, that is, with high definition, in the extending direction of the data line 40.

上述したように、本変形例によれば、トップゲート構造においても、画素電極８０をマスクとして層間絶縁層６０とゲート絶縁層３０と半導体層５０とをパターニングすることができるため、有機半導体や酸化物半導体層のパターニングに、高コストで半導体層へのダメージの懸念のあるフォトリソ法を用いることなく、低コストな印刷法を用いて、高精細なアクティブ基板を作製することが可能である。 As described above, according to this modification, even in the top gate structure, the interlayer insulating layer 60, the gate insulating layer 30, and the semiconductor layer 50 can be patterned using the pixel electrode 80 as a mask. A high-definition active substrate can be manufactured by using a low-cost printing method without using a photolithographic method, which is costly and may cause damage to the semiconductor layer, for patterning the physical semiconductor layer.

（第２変形例）
上記実施形態および第１変形例では、画素電極の形状を凡そ正方形とし、データ線４０の延在方向とゲート線２０の延在方向とに、おおよそ同じピッチで配列されることとして説明しているが、配列ピッチは必ずしもこれに限るものでないことは勿論である。本変形例を、図８を用いて説明する。図８は、上記第１変形例における図６に相当するアクティブマトリックス基板１０の平面図である。 (Second modification)
In the above-described embodiment and the first modification, the pixel electrode has a substantially square shape and is described as being arranged at approximately the same pitch in the extending direction of the data line 40 and the extending direction of the gate line 20. However, it goes without saying that the arrangement pitch is not necessarily limited to this. This modification will be described with reference to FIG. FIG. 8 is a plan view of the active matrix substrate 10 corresponding to FIG. 6 in the first modification.

例えばカラー表示ではサブピクセルが用いられるが、縦方向と横方向とでは求められる解像度が異なる。そこで、本変形例は、各サブピクセルに設けられる画素電極８０の配列ピッチを、ゲート線２０に沿う方向よりも、データ線４０に沿う方向を細かくした。具体的には、図８に示したように、半導体層５０の材料を、印刷法の一つであるインクジェット法を用いて、例えば、ゲート線２０と平面的に重なる位置を中心とし、ゲート線２０が延在する方向（図面左右方向）において、平面的に画素電極８０の領域内に収まるように吐出する。このとき、吐出された半導体層５０の材料は、データ線４０の延在方向において、平面的に画素電極８０（あるいはドレイン電極４５）の領域外に食み出し、隣の画素電極８０の領域まで到達する場合がある。そこで、データ線４０の延在方向（図面上下方向）において画素電極８０の領域外に食み出し、画素電極８０間に存在する半導体層５０の材料を、画素電極８０をマスクとしてエッチング処理を行うことによって除去する。こうすることによって、半導体層５０をデータ線４０の延在方向において、画素電極８０のパターン精度すなわち高精細でパターニングすることができる。なお、本変形例の製造方法は第１変形例と同様であるため、説明は省略する。 For example, subpixels are used in color display, but the required resolution differs between the vertical direction and the horizontal direction. Therefore, in this modification, the arrangement pitch of the pixel electrodes 80 provided in each sub-pixel is made finer in the direction along the data line 40 than in the direction along the gate line 20. Specifically, as shown in FIG. 8, the material of the semiconductor layer 50 is formed using the inkjet method, which is one of the printing methods, for example, with the gate line 20 as a center and the gate line 20 as a center. In the direction in which 20 extends (the left-right direction in the drawing), the discharge is performed so as to fit within the area of the pixel electrode 80 in a plane. At this time, the discharged material of the semiconductor layer 50, in the extending direction of the data line 40, protrudes out of the area of the pixel electrode 80 (or the drain electrode 45) in a plane, and reaches the area of the adjacent pixel electrode 80. May reach. Therefore, an etching process is performed on the material of the semiconductor layer 50 that protrudes outside the region of the pixel electrode 80 in the extending direction of the data line 40 (vertical direction in the drawing) and exists between the pixel electrodes 80 using the pixel electrode 80 as a mask. To remove. By doing so, the semiconductor layer 50 can be patterned with the pattern accuracy of the pixel electrode 80, that is, with high definition, in the extending direction of the data line 40. In addition, since the manufacturing method of this modification is the same as that of the 1st modification, description is abbreviate | omitted.

従って、本変形例のように、画素電極８０をフォトリソ法で形成し、半導体層５０を印刷法で形成した場合、一般的にフォトリソ法の方が高解像度でパターニングが可能であるため、図８に示したように低解像度方向をゲート線２０の延在方向、高解像度方向をデータ線４０の延在方向とすることで、サブピクセルをより高精細化することが可能である。 Therefore, when the pixel electrode 80 is formed by the photolithography method and the semiconductor layer 50 is formed by the printing method as in this modification, the photolithography method can generally be patterned with higher resolution. As shown in FIG. 5, the sub-pixel can be made to have higher definition by setting the low resolution direction as the extending direction of the gate line 20 and the high resolution direction as the extending direction of the data line 40.

つまり、本変形例では、半導体層５０を形成する際のデータ線４０の延在方向についての解像度が不十分な状態であっても、又は半導体層５０がデータ線４０の延在方向について複数の画素電極８０の形成領域にわたって繋がった状態であっても、半導体層５０を、画素電極８０の解像度に準じた高解像度に容易にパターニングすることができる。このように、本変形例によれば、カラー表示等で必要なサブピクセル構造をより低コストで高精細化することが可能になる。 That is, in this modification, even when the resolution in the extending direction of the data line 40 when forming the semiconductor layer 50 is insufficient, the semiconductor layer 50 has a plurality of extending directions in the data line 40. Even in a state of being connected over the formation region of the pixel electrode 80, the semiconductor layer 50 can be easily patterned to a high resolution according to the resolution of the pixel electrode 80. As described above, according to this modification, it is possible to increase the definition of the subpixel structure necessary for color display or the like at a lower cost.

以上、添付図面を参照しながら本発明に係る好適な実施形態および変形例について説明したが、本発明は係る例に限定されないことは言うまでもなく、上記各実施形態および変形例を組み合わせても良い。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。 As mentioned above, although preferred embodiment and modification which concern on this invention were described referring an accompanying drawing, it cannot be overemphasized that this invention is not limited to the example which concerns, You may combine said each embodiment and modification. It is obvious for those skilled in the art that various changes or modifications can be conceived within the scope of the technical idea described in the claims. It is understood that it belongs to.

１５…基板、２０…ゲート線、３０…ゲート絶縁層、４０…データ線、４５…ドレイン電極、５０…半導体層、６０…層間絶縁層、７０…ビアホール、８０…画素電極、８１…開口部、９０…導通部、１００…電気泳動表示部、１１０…対向基板、１２０…電気泳動層、１２０a…マイクロカプセル、１２１…分散媒、１２２…電気泳動粒子、１２３…電気泳動分散液、１３０…対向電極。 DESCRIPTION OF SYMBOLS 15 ... Substrate, 20 ... Gate line, 30 ... Gate insulating layer, 40 ... Data line, 45 ... Drain electrode, 50 ... Semiconductor layer, 60 ... Interlayer insulating layer, 70 ... Via hole, 80 ... Pixel electrode, 81 ... Opening, DESCRIPTION OF SYMBOLS 90 ... Conduction part, 100 ... Electrophoresis display part, 110 ... Counter substrate, 120 ... Electrophoresis layer, 120a ... Microcapsule, 121 ... Dispersion medium, 122 ... Electrophoretic particle, 123 ... Electrophoretic dispersion liquid, 130 ... Counter electrode .

Claims

On the substrate, a gate line, a data line, an island-shaped pixel electrode provided corresponding to the intersection of the gate line and the data line, an insulating layer provided below the pixel electrode, A thin film transistor provided under the insulating layer corresponding to the pixel electrode,
A method of manufacturing an active matrix substrate in which the pixel electrode and the drain region of the thin film transistor are electrically connected through a via hole provided in the insulating layer,
Forming a semiconductor layer constituting the thin film transistor on the substrate;
A second step of forming the insulating layer on the semiconductor layer;
A third step of forming the island-shaped pixel electrode on the insulating layer;
A fourth step of patterning the semiconductor layer using the pixel electrode as a mask;
A method of manufacturing an active matrix substrate, comprising:

A method of manufacturing an active matrix substrate according to claim 1,
In the third step, an opening is formed in the pixel electrode;
In the fourth step, the via hole is formed in a region overlapping with the opening at the same time as the patterning of the semiconductor layer.

A method of manufacturing an active matrix substrate according to claim 2,
The method of manufacturing an active matrix substrate, wherein the thin film transistor has a bottom gate bottom contact structure in which a source electrode, a drain electrode, and a gate electrode are disposed between the semiconductor layer and the substrate.

A method of manufacturing an active matrix substrate according to claim 2,
The thin film transistor has a top gate bottom contact structure in which a source electrode and a drain electrode are disposed between the semiconductor layer and the substrate, and the semiconductor layer is disposed between a gate electrode and the substrate,
In the step of forming the semiconductor layer, the semiconductor layer is formed across two pixel electrodes adjacent to each other in a direction along the data line,
The method of manufacturing an active matrix substrate, wherein in the step of patterning the semiconductor layer, the semiconductor layer provided between the pixel electrodes is removed.

A method for manufacturing an active matrix substrate according to any one of claims 1 to 4,
A method for manufacturing an active matrix substrate, wherein the semiconductor layer is an organic semiconductor.

A method for manufacturing an active matrix substrate according to any one of claims 1 to 4,
A method of manufacturing an active matrix substrate, wherein the semiconductor layer is an oxide semiconductor.

Corresponding to a gate line, a data line, an island-shaped pixel electrode provided corresponding to the intersection of the gate line and the data line, an insulating layer provided below the pixel electrode, and the pixel electrode A thin film transistor provided under the insulating layer, and the pixel electrode and the drain region of the thin film transistor are electrically connected through a via hole provided in the insulating layer. An active matrix substrate;
A counter substrate disposed opposite to the active matrix substrate;
An electro-optic conversion material sandwiched between the active matrix substrate and the counter substrate;
An electro-optical device comprising:
The electro-optical device, wherein the active matrix substrate is a substrate manufactured by the method for manufacturing an active matrix substrate according to any one of claims 1 to 6.

An electronic apparatus comprising the electro-optical device according to claim 7.