JP2011000981A - Atc transmitter - Google Patents

Atc transmitter Download PDF

Info

Publication number
JP2011000981A
JP2011000981A JP2009146147A JP2009146147A JP2011000981A JP 2011000981 A JP2011000981 A JP 2011000981A JP 2009146147 A JP2009146147 A JP 2009146147A JP 2009146147 A JP2009146147 A JP 2009146147A JP 2011000981 A JP2011000981 A JP 2011000981A
Authority
JP
Japan
Prior art keywords
atc
signal
comparator
cpu
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009146147A
Other languages
Japanese (ja)
Other versions
JP5161158B2 (en
Inventor
Hisahiro Ikeda
尚弘 池田
Kentaro Inada
健太朗 稲田
Takeshi Takehara
剛 竹原
Eiji Mizutani
英司 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009146147A priority Critical patent/JP5161158B2/en
Publication of JP2011000981A publication Critical patent/JP2011000981A/en
Application granted granted Critical
Publication of JP5161158B2 publication Critical patent/JP5161158B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Train Traffic Observation, Control, And Security (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an ATC transmitter, which improves operation frequency of a CPU while securing safety.SOLUTION: The ATC transmitter includes at least two sets of CPU and memory; a comparator 13 which compares an arithmetic result of each CPU; a D/A 14 which converts signals computed by CPUs 11A and 11B; and a power amplifier 19. The transmitter is connected to a host device in which the safety of the operation result is secured by a network. In a process in which each CPU which receives an ATC aspect telegram computed by the host device generates an ATC signal according to the aspect, setting data of carrier wave frequency and signal wave frequency for ATC signal and ATC signal wave data discretely formed by modulation processing of carrier wave and signal wave are mutually compared by the comparator 13. When the both are matched as a result of comparison, the ATC signal is output to a track circuit through the D/A and a power amplifier, and when the both are mismatched, output of the ATC signal is stopped.

Description

本発明は、鉄道制御保安システムのATC(Automatic Train Control)送信器に関する。   The present invention relates to an ATC (Automatic Train Control) transmitter of a railway control security system.

鉄道用保安装置であるATCシステムは、軌道回路(レール)やループコイルを用いて列車検知を行い、列車に当該区間(軌道)における制限速度情報や停止目標軌道位置(ATC信号)を送信して列車の脱線・衝突などを防止し安全運行を保証するシステムである。   The ATC system, which is a railway security device, detects a train using a track circuit (rail) and a loop coil, and transmits the speed limit information and stop target track position (ATC signal) in the section (track) to the train. This system guarantees safe operation by preventing train derailments and collisions.

従って、高い安全性を要求されるシステムであり、システムを構成するハードウェア故障時のフェールセーフ動作・高安全動作可能なシステムとしなければならない。現在のATCシステムには、信号がアナログ情報であるアナログATCシステム、信号がディジタル情報であるディジタルATCシステムの二つの構成がある。ここで両システムの代表的な構成例を示す。   Therefore, the system is required to have high safety, and must be a system capable of fail-safe operation / highly safe operation when a hardware constituting the system fails. The current ATC system has two configurations: an analog ATC system whose signal is analog information and a digital ATC system whose signal is digital information. Here, a typical configuration example of both systems is shown.

図2は、近年実用化されてきたディジタルATCシステムの代表的な構成例である。21はATC論理部、22はATC送信器、23は保安器、24はレール(軌道回路)、25は車上受信制御部、26はATC−LANである。ATC論理部21は、二重系又は三重系で構成された制御装置であり、ここで処理・送受信される全ての情報の安全性・正当性が保証されている。列車に対する停止目標軌道回路等を含んだ制御情報であるディジタルATC電文はここで生成され、所定の制御データ(送信先軌道回路情報、制御の連続性・最新性を示す通番又はタイムスタンプ情報、伝送エラーの有無を判別するための巡回冗長符号情報)と一体となってATC−LAN26に出力される。   FIG. 2 shows a typical configuration example of a digital ATC system that has been put into practical use in recent years. 21 is an ATC logic unit, 22 is an ATC transmitter, 23 is a protector, 24 is a rail (track circuit), 25 is an on-vehicle reception control unit, and 26 is an ATC-LAN. The ATC logic unit 21 is a control device configured in a duplex system or a triple system, and the safety and validity of all information processed and transmitted / received therein are guaranteed. A digital ATC telegram, which is control information including the stop target track circuit etc. for the train, is generated here, and predetermined control data (destination track circuit information, serial number or time stamp information indicating continuity / newness of control, transmission) (Cyclic redundancy code information for determining the presence or absence of an error) is output to the ATC-LAN 26 together.

ATC送信器22はATC−LANから自身に向けて送信されたATC電文を受信し、所定の変調方法により電文をアナログ波形に変換し、保安器23を介してレール24に出力する。一方、車上受信制御部25は二重系又は三重系で構成された制御装置であり、ここで処理・送受信される全ての情報の安全性・正当性が保証されている。   The ATC transmitter 22 receives the ATC telegram transmitted from the ATC-LAN to itself, converts the telegram to an analog waveform by a predetermined modulation method, and outputs the analog waveform to the rail 24 via the protector 23. On the other hand, the on-vehicle reception control unit 25 is a control device configured by a duplex system or a triple system, and the safety and validity of all information processed and transmitted / received here is guaranteed.

そして、車上受信制御部は、レールに流れるATC信号を図示していない受電器を介して電磁誘導的に受信し、所定の変調方式に基づいてATC号を復調し、得られたATC電文データの所定の制御データ(送信先軌道回路情報、制御の連続性・最新性を示す通番又はタイムスタンプ情報、伝送エラーの有無を判別するための巡回冗長符号情報)をチェックして正当性を判断し、判断結果に問題なければ当該ATC電文を列車制御に採用する。   The on-vehicle reception control unit receives the ATC signal flowing through the rail in an electromagnetic induction manner via a power receiver (not shown), demodulates the ATC number based on a predetermined modulation method, and obtains the obtained ATC message data. Check the predetermined control data (destination track circuit information, serial number or time stamp information indicating continuity / newness of control, cyclic redundant code information for determining whether there is a transmission error), and determine the validity. If there is no problem in the determination result, the ATC telegram is adopted for train control.

上記に説明したように、ディジタルATCシステムでは、ATC論理部と車上受信制御部とが各々の処理する情報の安全性・正当性が保証された装置であることによって、ATC電文の送受信及び電文内容の正当性チェックを行っているため、ATC電文の伝送路であるATC−LAN、ATC送信器、保安器には安全性を必要としない汎用装置を適用することが可能となる。   As described above, in the digital ATC system, the ATC logic unit and the on-board reception control unit guarantee the safety and validity of the information processed by the ATC logic unit and the on-board reception control unit, thereby transmitting and receiving ATC messages and messages. Since the validity of the content is checked, a general-purpose device that does not require safety can be applied to the ATC-LAN, ATC transmitter, and protector, which are ATC message transmission paths.

次に、アナログATCシステムについても図2を用いて説明する。
ディジタルATCシステムでの説明と同様にATC論理部21で処理・送受信される全ての情報は安全性・正当性が保証されている。列車に対する制限速度等を含んだ制御情報であるアナログATC電文はここで生成され、所定の制御データ(送信先軌道回路情報、制御の連続性・最新性を示す通番又はタイムスタンプ情報、伝送エラーの有無を判別するための巡回冗長符号情報)と一体となってATC−LANに出力される。
Next, the analog ATC system will be described with reference to FIG.
Similar to the description of the digital ATC system, all information processed / transmitted / received by the ATC logic unit 21 is guaranteed to be safe and valid. Analog ATC telegrams, which are control information including speed limits for trains, are generated here, and predetermined control data (destination track circuit information, serial number or time stamp information indicating continuity / update of control, transmission error, etc.) (Cyclic redundancy code information for determining presence / absence) is output to the ATC-LAN together.

ATC送信器22はATC−LANから自身に向けて送信されたATC電文を受信し、所定の制御データ(送信先軌道回路情報、制御の連続性・最新性を示す通番又はタイムスタンプ情報、伝送エラーの有無を判別するための巡回冗長符号情報)をチェックして正当性を判断し、所定の変調方法により電文で指示された周波数のアナログ波形を生成し、保安器23を介してレール24に出力する。   The ATC transmitter 22 receives the ATC message transmitted from the ATC-LAN to itself, and receives predetermined control data (destination track circuit information, serial number or time stamp information indicating continuity / update of control, transmission error) The cyclic redundancy code information for determining the presence or absence of the signal is checked to determine its validity, and an analog waveform of the frequency indicated by the telegram is generated by a predetermined modulation method and output to the rail 24 via the protector 23 To do.

一方、車上受信制御部25で処理・送受信される全ての情報の安全性・正当性が保証されており、車上受信制御部は、レールに流れるATC信号を図示していない受電器を介して電磁誘導的に受信し、所定の変調方式に基づいてATC信号を復調し、得られたATC信号の周波数をチェックして正当性を判断し、判断結果に問題なければ当該ATC信号を列車制御に採用する。   On the other hand, the safety and legitimacy of all information processed / transmitted / received by the on-vehicle reception control unit 25 are guaranteed, and the on-vehicle reception control unit transmits the ATC signal flowing on the rail via a power receiver (not shown). The ATC signal is demodulated based on a predetermined modulation method, the frequency of the obtained ATC signal is checked to determine the validity, and if there is no problem in the determination result, the ATC signal is train-controlled. To adopt.

上記に説明したように、アナログATCシステムでは所定の方式で変調された後のATC信号にはアナログ情報(周波数情報)しか含まれておらず情報量が少ないため、車上受信制御部では受信したATC信号の安全性・正当性、つまり受信した軌道回路の正当性、制御の連続性、制御の最新性・妥当性を判断することができない。従って、変調前のATC電文を把握できる最後の機器としてATC送信器が電文の安全性・正当性を判断し、かつ誤りなく変調し、安全性が保証されたATC信号を生成する必要がある。   As described above, in the analog ATC system, the ATC signal after being modulated by a predetermined method contains only analog information (frequency information) and the amount of information is small. It is impossible to determine the safety / validity of the ATC signal, that is, the validity of the received track circuit, the continuity of the control, and the latest / validity of the control. Therefore, it is necessary that the ATC transmitter as the last device capable of grasping the ATC message before the modulation determines the safety / validity of the message, modulates without error, and generates an ATC signal in which safety is guaranteed.

ATC信号の安全性・正当性を確保するためには、(1)ATC信号の現示生成プロセスの安全性を保証する、具体的には現示生成を行うハードウェアを多重系とし各系の演算経過・結果を比較し一致したデータを使用する、(2)現示生成され出力されたATC信号の伝送経路にセンサーを設け、センサー出力信号を復調して所定の周波数で変調されているか否かをチェックする、という考え方がとられてきた。   In order to ensure the safety and validity of the ATC signal, (1) to guarantee the safety of the ATC signal display generation process, specifically, the hardware for performing the display generation is a multiplex system. (2) Whether a sensor is provided in the transmission path of the ATC signal that has been generated and output, and the sensor output signal is demodulated and modulated at a predetermined frequency. The idea of checking this has been taken.

前記(1)の具体的な実現手段として、図3に示す特許文献1に記載のバス照合型処理装置が知られており、この後段に変調処理部・D/A部・アナログ回路部・増幅部を設けている。   As a concrete means for realizing the above (1), a bus verification type processing device described in Patent Document 1 shown in FIG. 3 is known, followed by a modulation processing unit, D / A unit, analog circuit unit, amplification. Is provided.

前記(2)の具体的実現手段として、図4に示す特許文献2に記載の軌道回路用送信器の故障検出装置が知られており、送信器10の出力伝送路に電圧検出回路21と電流検出回路22と、各々の回路出力部に信号を検波・復調するためのフィルタ23a・23bと整流部24a・24bを備える構成が開示されている。   As a specific means for realizing the above (2), a failure detection device for a track circuit transmitter described in Patent Document 2 shown in FIG. 4 is known, and a voltage detection circuit 21 and a current are connected to an output transmission path of the transmitter 10. A configuration including a detection circuit 22, filters 23a and 23b and rectifiers 24a and 24b for detecting and demodulating signals at each circuit output unit is disclosed.

特開平7−302207号公報JP-A-7-302207 特開平3−61166号公報Japanese Patent Laid-Open No. 3-611166

このように、従来のアナログATCシステムでは、ATC送信器をバス照合型の二重系CPU装置とし、また、信号出力に電圧・電流の検出回路を設け、そこから得られる信号から検波・復調して得られた周波数の妥当性をチェックする手段がとられていた。この結果、下記の問題点が発生する。
(1)バス照合型CPU装置において、各系のCPUの入出力データが常に比較器で比較されているので、比較器の性能に依存してCPU動作周波数を高めることが出来ない。
(2)電圧・電流検出回路の出力信号の検波・復調部において、もともと、数Hz間隔の小さな周波数の信号を弁別する必要があるため、フィルタの群遅延が大きくなり、異常を検知するまでの時間が大きくなってしまい、その間に車上制御器が誤った情報に基づいて動作してしまう恐れがある。
In this way, in the conventional analog ATC system, the ATC transmitter is a bus verification type dual CPU device, and a voltage / current detection circuit is provided in the signal output, and the signal obtained therefrom is detected and demodulated. A measure was taken to check the validity of the obtained frequency. As a result, the following problems occur.
(1) In the bus verification type CPU device, since the input / output data of the CPUs of each system is always compared by the comparator, the CPU operating frequency cannot be increased depending on the performance of the comparator.
(2) In the detection / demodulation part of the output signal of the voltage / current detection circuit, it is necessary to distinguish signals with a small frequency at intervals of several Hz from the beginning. There is a possibility that the on-board controller may operate based on incorrect information during the time period.

一方、アナログATCシステムでは、搬送波周波数を信号波周波数で変調された信号を用いている。このとき、搬送波周波数は対象路線の上り線・下り線に固有の値が割当てられており、信号波周波数も現示に必要な個数だけ特定の周波数が離散的に割当てられている。   On the other hand, in an analog ATC system, a signal obtained by modulating a carrier frequency with a signal wave frequency is used. At this time, the carrier frequency is assigned a unique value to the uplink / downlink of the target route, and the signal wave frequency is discretely assigned as many specific frequencies as are necessary for the display.

そして、車上装置においては、受信したATC信号から搬送波周波数と信号波周波数とを復調・検波し、各周波数が対象路線に割当てられていない値であった場合には、当該区間は無信号と判断して列車停止制御を行い、安全側動作となる。逆に、ATC送信器の何らかの故障により、信号波周波数が当該区間には本来現示されるべきでない他の値となった場合には、車上装置で正常復調・検波が行われ、誤った列車制御が実施されるので危険側動作となる。   In the on-board device, the carrier frequency and the signal wave frequency are demodulated and detected from the received ATC signal, and when each frequency is a value not assigned to the target route, the section is regarded as no signal. Judgment is performed and train stop control is performed, and a safe operation is performed. On the other hand, if the signal wave frequency becomes another value that should not be displayed in the section due to some failure of the ATC transmitter, normal demodulation / detection is performed by the on-board device, and the wrong train Since the control is performed, a dangerous operation is performed.

つまり、ATC送信器としては当該現示の信号周波数のATC信号を誤りなく生成すれば良く、どの現示にも一致しない周波数の信号を生成することは安全側動作となるので、ATCシステムでは許容される動作となる。そして、上記のように現示すべき信号周波数を誤るのは、D/A以降のアナログ回路や変調処理の故障ではなく、CPU及びメモリ等のディジタル回路においてATC信号の周波数を指示する特定部分の故障が発生した場合である。   That is, the ATC transmitter only needs to generate an ATC signal of the current signal frequency without error, and generating a signal of a frequency that does not match any of the current signals is a safe operation. It becomes the operation which is done. And, it is not the failure of analog circuits and modulation processing after D / A that the signal frequency to be shown as described above is wrong, but the failure of a specific part that indicates the frequency of the ATC signal in the digital circuits such as CPU and memory. This is the case.

以上の背景に基づき、本発明は、安全性を確保しつつCPUの動作周波数を向上させるATC送信器を提供することが目的である。   Based on the above background, an object of the present invention is to provide an ATC transmitter that improves the operating frequency of a CPU while ensuring safety.

本発明のATC送信器は、ネットワークを介して演算結果の安全性が保証された上位装置からATC現示電文を受信するATC送信器であって、前記ATC現示電文から現示に従ってATC信号を生成するCPU及びメモリを少なくとも2組備え、前記CPUが演算した信号をアナログ信号に変換するD/Aと、前記D/Aからの信号を増幅するパワーアンプと、前記各組のCPUにて演算された、前記ATC信号の搬送波周波数及び信号波周波数の設定データと、搬送波と信号波との変調処理により離散的に生成されたATC信号波データを比較する比較器と、を備え、比較一致している場合には、前記D/A及び前記パワーアンプを介して軌道回路にATC信号を出力し、比較不一致の場合には、ATC信号の出力を停止することを特徴とする。   An ATC transmitter according to the present invention is an ATC transmitter that receives an ATC presenting message from a higher-order device that guarantees the safety of a calculation result via a network, and transmits an ATC signal according to the present from the ATC presenting message. At least two sets of CPU and memory to be generated, D / A for converting the signal calculated by the CPU into an analog signal, a power amplifier for amplifying the signal from the D / A, and calculation by each set of CPUs A comparator that compares the carrier frequency of the ATC signal and the setting data of the signal wave frequency with the ATC signal wave data discretely generated by the modulation processing of the carrier wave and the signal wave. The ATC signal is output to the track circuit via the D / A and the power amplifier, and the output of the ATC signal is stopped when the comparison does not match. To.

さらに、前記上位装置から受信したATC現示電文に対して前記ATC送信器内の前記各CPUが正当性チェックを行い、このチェック結果を前記比較器で比較し、比較一致している場合には前記D/A及び前記パワーアンプを介して軌道回路に前記ATC信号を出力し、比較不一致の場合にはATC信号出力を停止することを特徴とする。   Further, each CPU in the ATC transmitter performs a validity check on the ATC indication message received from the host device, and the check result is compared by the comparator. The ATC signal is output to the track circuit through the D / A and the power amplifier, and the output of the ATC signal is stopped when the comparison does not match.

さらに、前記比較器には定期的に故意の不一致データがテストパターンとして入力され、比較器自身が正常の場合には、比較一致信号出力が’H’と’L’とを繰り返す交番信号となっていることを特徴とする。   Further, intentional mismatch data is periodically input to the comparator as a test pattern, and when the comparator itself is normal, the comparison match signal output is an alternating signal that repeats 'H' and 'L'. It is characterized by.

本発明によるATC送信器は、安全性を確保しつつCPUの動作周波数の向上も図れる。   The ATC transmitter according to the present invention can improve the operating frequency of the CPU while ensuring safety.

図1は本発明によるATC送信器である。FIG. 1 shows an ATC transmitter according to the present invention. 図2は従来のATCシステム構成図である。FIG. 2 is a configuration diagram of a conventional ATC system. 図3は従来のATCシステムにおけるATC送信器構成図である。FIG. 3 is a configuration diagram of an ATC transmitter in a conventional ATC system. 図4は従来の他のATCシステムにおけるATC送信器構成図である。FIG. 4 is a configuration diagram of an ATC transmitter in another conventional ATC system.

以下、図面を参照して、具体的な実施例について説明する。
図1は、アナログATCシステムにおいて本発明を適用したATC送信器の構成図である。図1において、11A・11BはCPU、12A・12Bはメモリ、13は比較器、14はD/A、15A・15BはA/D、16は通信コントローラ、19はPA、20はリレーを示している。
Hereinafter, specific embodiments will be described with reference to the drawings.
FIG. 1 is a configuration diagram of an ATC transmitter to which the present invention is applied in an analog ATC system. In FIG. 1, 11A and 11B are CPUs, 12A and 12B are memories, 13 is a comparator, 14 is D / A, 15A and 15B are A / D, 16 is a communication controller, 19 is PA, and 20 is a relay. Yes.

CPU11Aとメモリ12AはA系バス17Aに、CPU11Bとメモリ12BはB系バス17Bに接続されており、A系/B系のバスは比較器13に接続されている。また比較器13はバスブリッジの機能も兼用しており、出力としてA系バスとB系バスとが共通バス18に接続されている。D/A14、A/D15AはA系バス17Aに、A/D15BはB系バス17Bに接続されている。通信コントローラ16は共通バス18に接続されている。   The CPU 11A and the memory 12A are connected to the A system bus 17A, the CPU 11B and the memory 12B are connected to the B system bus 17B, and the A system / B system bus is connected to the comparator 13. The comparator 13 also functions as a bus bridge, and the A bus and the B bus are connected to the common bus 18 as outputs. D / A 14 and A / D 15A are connected to the A system bus 17A, and A / D 15B is connected to the B system bus 17B. The communication controller 16 is connected to the common bus 18.

通信コントローラ16は図示されていないATC−LANと接続されており、ATC送信器の上位装置であるATC論理部が作成・送信したATC電文は、ここから受信する。   The communication controller 16 is connected to an ATC-LAN (not shown), and receives an ATC message created and transmitted by an ATC logic unit that is a higher-level device of the ATC transmitter.

受信したATC電文データは、比較器13を介して、CPU及11A・11B及びメモリ12A・12Bに取り込まれる。CPU11A・11Bは、取り込んだATC電文データから、所定の制御データ(送信先軌道回路情報、制御の連続性・最新性を示す通番又はタイムスタンプ情報、伝送エラーの有無を判別するための巡回冗長符号情報)を取り出し、その正当性をチェックする。そして、チェック結果を比較器13に書込む。さらに、ATC電文データの現示情報から搬送波周波数と信号波周波数情報を取り出し、比較器13に書込む。   The received ATC message data is taken into the CPU, 11A / 11B, and memories 12A / 12B via the comparator 13. The CPU 11A / 11B uses predetermined control data (transmission destination track circuit information, serial number or time stamp information indicating continuity / newness of control, cyclic redundancy code for determining presence / absence of transmission error from the captured ATC message data. Information) and check its validity. Then, the check result is written in the comparator 13. Further, the carrier frequency and signal wave frequency information are extracted from the present information of the ATC message data and written to the comparator 13.

次に、所定の変調方式に従い変調処理を実施する。このとき、CPU11A・11Bは、搬送波周波数情報と信号波周波数情報とに基づき、所定のアルゴリズムにより次に出力すべきATC信号波の瞬時値を計算し、計算結果を比較器13に書込む。その後、適切なフィルタ処理を行い最終処理結果のデータを得て、このデータも比較器13に書込む。そして、CPU11AのみがD/A14に最終処理結果のデータを書き込み、ATC信号を出力する。   Next, modulation processing is performed according to a predetermined modulation method. At this time, the CPUs 11A and 11B calculate the instantaneous value of the ATC signal wave to be output next by a predetermined algorithm based on the carrier frequency information and the signal wave frequency information, and write the calculation result to the comparator 13. Thereafter, appropriate filter processing is performed to obtain final processing result data, and this data is also written to the comparator 13. Then, only the CPU 11A writes the data of the final processing result to the D / A 14, and outputs an ATC signal.

D/A14から出力されたATC信号はパワーアンプ19にて電力増幅されたのち、保安器を介して軌道回路に出力される。また、パワーアンプ19の出力電圧・出力電流のセンサーから各フィードバック信号をA/D15A・15Bから取り込み、パワーアンプ19の出力信号のレベルや周波数の監視、及び出力制御を行う。   The ATC signal output from the D / A 14 is amplified by the power amplifier 19 and then output to the track circuit via the protector. Further, each feedback signal is taken in from the A / D 15A / 15B from the output voltage / output current sensor of the power amplifier 19, and the level and frequency of the output signal of the power amplifier 19 are monitored and output control is performed.

一方、比較器13の内部には、故意の不一致データを生成する機構が実装されており、一定の周期で前記不一致データを比較器に対して出力する。比較器が正常であればその出力は、不一致データ入力時には「不一致」、その他のデータ入力時には「一致」を示すことに成り、例えば、「不一致」を論理値’H’、「一致」を論理値’L’とすれば、’H’’L’を繰り返す交番信号が出力されることになる。   On the other hand, a mechanism for generating intentional mismatch data is mounted inside the comparator 13, and the mismatch data is output to the comparator at a constant period. If the comparator is normal, the output indicates “mismatch” when mismatch data is input, and “match” when other data is input. For example, “mismatch” indicates logical value “H” and “match” indicates logic. When the value is “L”, an alternating signal that repeats “H” L ”is output.

リレー部20は、前記交番信号を整流した信号によりリレーが駆動されており、交番信号が停止、すなわち’H’に固定又は’L’に固定すれば、リレー20が落下する。   The relay unit 20 is driven by a signal obtained by rectifying the alternating signal. When the alternating signal is stopped, that is, fixed to 'H' or fixed to 'L', the relay 20 falls.

前記の説明において、CPU11A・11Bが比較器13に書込んだデータは、いずれも比較器13によって比較されており比較不一致の場合には、比較器の出力信号が’L’に固定することになり、リレー20が落下しパワーアンプ19の出力が軌道回路と遮断されてATC信号の出力が停止する。従って誤った現示となるようなATC信号は出力されず安全な列車制御が可能となる。   In the above description, the data written to the comparator 13 by the CPUs 11A and 11B are all compared by the comparator 13, and if the comparison does not match, the output signal of the comparator is fixed to 'L'. Thus, the relay 20 is dropped, the output of the power amplifier 19 is cut off from the track circuit, and the output of the ATC signal is stopped. Therefore, an ATC signal that gives an incorrect indication is not output, and safe train control is possible.

本発明の実施例は、上記に留まらない。例えば、TD信号(列車検知信号)の送受信器とATC送信器を兼用することも可能である。バス照合型となっていないため、CPUの処理能力・動作周波数を上げることが可能であり、1個のCPUで複数の信号処理を実施することが可能であることから実現できるものであり、安全性向上のためにTD受信用のA/DをA系バス、B系バスに各々接続して二重系構成としても、A/Dの読み出し動作を各系で独立に実施できるので、バス照合型よりも処理時間を短縮することが可能である。   Embodiments of the present invention are not limited to the above. For example, a TD signal (train detection signal) transmitter / receiver can also be used as an ATC transmitter. Since it is not a bus verification type, it is possible to increase the processing capacity and operating frequency of the CPU, and it is possible to implement a plurality of signal processing with a single CPU, which is safe. Even if the A / D for TD reception is connected to the A system bus and the B system bus to improve the performance, the A / D read operation can be performed independently in each system, so the bus verification It is possible to shorten the processing time than the mold.

本実施例によるATC送信器は、バス照合型の構造とせずにATC信号の搬送波周波数および信号波周波数の設定データと、搬送波と信号波との変調処理により離散的に生成されたATC信号波データを前記比較器により比較し、比較一致している場合には前記D/A及びパワーアンプを介して軌道回路にATC信号を出力し、比較不一致の場合にはATC信号出力を停止することで、安全性を確保しつつCPUの動作周波数及びATC送信器の性能向上が図れる。さらに比較器に対して定期的に故意の不一致データが入力されることで、比較器自身の健全性が診断されているので安全性が向上する。   The ATC transmitter according to the present embodiment does not have a bus collation type structure, the ATC signal carrier wave and signal wave frequency setting data, and ATC signal wave data generated discretely by the modulation processing of the carrier wave and the signal wave. By the comparator, when the comparison is coincident, the ATC signal is output to the track circuit via the D / A and the power amplifier, and when the comparison is not coincident, the ATC signal output is stopped, The CPU operating frequency and ATC transmitter performance can be improved while ensuring safety. Furthermore, since intentional discrepancy data is periodically input to the comparator, the health of the comparator itself is diagnosed, thereby improving safety.

本発明のATC送信器は、主に鉄道制御用保安システム(ATCシステム)に適用する。   The ATC transmitter of the present invention is mainly applied to a railway control security system (ATC system).

11A CPU
11B CPU
12A メモリ
12B メモリ
13 比較器
14 D/A
15A A/D
15B A/D
16 通信コントローラ
19 パワーアンプ
11A CPU
11B CPU
12A memory 12B memory 13 comparator 14 D / A
15A A / D
15B A / D
16 Communication controller 19 Power amplifier

Claims (3)

ネットワークを介して演算結果の安全性が保証された上位装置からATC現示電文を受信するATC送信器であって、
前記ATC現示電文から現示に従ってATC信号を生成するCPU及びメモリを少なくとも2組備え、
前記CPUが演算した信号をアナログ信号に変換するD/Aと、
前記D/Aからの信号を増幅するパワーアンプと、
前記各組のCPUにて演算された、前記ATC信号の搬送波周波数及び信号波周波数の設定データと、搬送波と信号波との変調処理により離散的に生成されたATC信号波データを比較する比較器と、を備え、
比較一致している場合には、前記D/A及び前記パワーアンプを介して軌道回路にATC信号を出力し、比較不一致の場合には、ATC信号の出力を停止することを特徴とするATC送信器。
An ATC transmitter that receives an ATC indication message from a host device that guarantees the safety of operation results via a network,
At least two sets of CPU and memory for generating an ATC signal according to the indication from the ATC indication telegram,
D / A for converting the signal calculated by the CPU into an analog signal;
A power amplifier for amplifying a signal from the D / A;
A comparator that compares the carrier frequency and signal wave frequency setting data of the ATC signal calculated by each set of CPUs with ATC signal wave data discretely generated by modulation processing of the carrier wave and the signal wave. And comprising
An ATC transmission that outputs an ATC signal to the track circuit via the D / A and the power amplifier when the comparison coincides, and stops outputting the ATC signal when the comparison does not coincide. vessel.
請求項1に記載のATC送信器において、
前記各組のCPUは、前記上位装置から受信したATC現示電文に対して正当性チェックを行い、前記比較器は、前記正当性のチェック結果を比較し、
比較一致している場合には、前記D/A及び前記パワーアンプを介して軌道回路に前記ATC信号を出力し、
比較不一致の場合には、ATC信号出力を停止することを特徴とするATC送信器。
The ATC transmitter according to claim 1.
Each set of CPUs performs a validity check on the ATC indication message received from the host device, and the comparator compares the validity check results,
If the comparison coincides, the ATC signal is output to the track circuit via the D / A and the power amplifier,
An ATC transmitter characterized by stopping output of an ATC signal in case of comparison mismatch.
請求項1に記載のATC送信器において、
前記比較器には、定期的に故意の不一致データがテストパターンとして入力され、
前記比較器が正常の場合には、比較一致信号出力が交番信号となり、
前記比較器が故障又はCPUの演算結果が不一致となっている場合には、比較一致信号出力が一定信号となることを特徴とするATC送信器。
The ATC transmitter according to claim 1.
In the comparator, intentional discrepancy data is periodically input as a test pattern,
When the comparator is normal, the comparison match signal output is an alternating signal,
An ATC transmitter characterized in that the comparison coincidence signal output is a constant signal when the comparator is faulty or the calculation results of the CPU are inconsistent.
JP2009146147A 2009-06-19 2009-06-19 ATC transmitter Expired - Fee Related JP5161158B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009146147A JP5161158B2 (en) 2009-06-19 2009-06-19 ATC transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009146147A JP5161158B2 (en) 2009-06-19 2009-06-19 ATC transmitter

Publications (2)

Publication Number Publication Date
JP2011000981A true JP2011000981A (en) 2011-01-06
JP5161158B2 JP5161158B2 (en) 2013-03-13

Family

ID=43559318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009146147A Expired - Fee Related JP5161158B2 (en) 2009-06-19 2009-06-19 ATC transmitter

Country Status (1)

Country Link
JP (1) JP5161158B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017038288A1 (en) * 2015-08-28 2017-03-09 株式会社日立製作所 Signal security system
CN114228786A (en) * 2021-12-29 2022-03-25 中铁第四勘察设计院集团有限公司 Plate-type ballastless track, plate joint dislocation monitoring system and health monitoring method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302207A (en) * 1994-05-06 1995-11-14 Hitachi Ltd Device and method for bus collation type processing
JPH09286333A (en) * 1996-04-22 1997-11-04 Kyosan Electric Mfg Co Ltd Aspect data inputting device for atc device
JP2009086938A (en) * 2007-09-28 2009-04-23 Hitachi Ltd High-security control device
JP2009126198A (en) * 2007-11-20 2009-06-11 Daido Signal Co Ltd Transmitting rack mounting device of railway signal safety facility

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302207A (en) * 1994-05-06 1995-11-14 Hitachi Ltd Device and method for bus collation type processing
JPH09286333A (en) * 1996-04-22 1997-11-04 Kyosan Electric Mfg Co Ltd Aspect data inputting device for atc device
JP2009086938A (en) * 2007-09-28 2009-04-23 Hitachi Ltd High-security control device
JP2009126198A (en) * 2007-11-20 2009-06-11 Daido Signal Co Ltd Transmitting rack mounting device of railway signal safety facility

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017038288A1 (en) * 2015-08-28 2017-03-09 株式会社日立製作所 Signal security system
CN114228786A (en) * 2021-12-29 2022-03-25 中铁第四勘察设计院集团有限公司 Plate-type ballastless track, plate joint dislocation monitoring system and health monitoring method thereof
CN114228786B (en) * 2021-12-29 2024-03-26 中铁第四勘察设计院集团有限公司 Plate-type ballastless track and plate seam dislocation monitoring system and health monitoring method thereof

Also Published As

Publication number Publication date
JP5161158B2 (en) 2013-03-13

Similar Documents

Publication Publication Date Title
US6604031B2 (en) Train detection system and a train detection method
US10093329B2 (en) Track circuit mechanical joint integrity checker
US20110309204A1 (en) Device for detecting the occupied state and the free state of a track section as well as method for operating such a device
AU2015224435B2 (en) Device for confirming the integrity of a coupling of a rail vehicle and associated rail vehicle
CN108599896B (en) CRC (Cyclic redundancy check) system and method based on redundant coding system
JPWO2011096568A1 (en) On-vehicle transponder device and soundness confirmation method thereof
JP5161158B2 (en) ATC transmitter
EP2680148B1 (en) Information processing system, output control device, and data generating device
JP4666513B2 (en) Train information transmission device
JP3834827B2 (en) Railway information transmission system
JP5694806B2 (en) Control device, train control device, and train control system
JP5769976B2 (en) ATS-P ground unit with failure detection function
JP3792944B2 (en) No power ground
JP5214544B2 (en) Break detector added to train detector for three-wire track circuit using digital telegram
JP5416475B2 (en) Ground device and train control device
US10527660B2 (en) Method, controller and system for detecting a leakage of a track signal on at least one railway track
KR20150026179A (en) Onboard detection system for high-speed railway track circuit and method thereof
AU2015100292A4 (en) A device and a method for monitoring the operability of a signal connection
KR101793310B1 (en) Apparatus for detecting tag reader failure of railway vehicle
JP4013802B2 (en) Train presence detection system, train presence detection method, train detection signal transmitter, and train detection signal receiver
JP6021426B2 (en) Ground unit use stop method and ground unit use stop cover
US20230339525A1 (en) System and method for controlling a train travelling along a railway line
JP5711622B2 (en) ATS-P ground unit with failure detection function
JP2016163137A (en) On-vehicle communication device
JP2014072569A (en) Telegraphic message control communication device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121213

R150 Certificate of patent or registration of utility model

Ref document number: 5161158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees