JP2010501895A5

JP2010501895A5 -

Info

Publication number: JP2010501895A5
Application number: JP2009525568A
Authority: JP
Filing date: 2007-08-16
Publication date: 2012-01-19
Anticipated expiration: 2027-08-16

Claims

第１のモードにある場合には、レジスタ入力データを出力信号によって選択的に提供し、第２のモードにある場合には、メモリデータを前記出力信号によって選択的に提供するように構成されたモード回路であって、前記レジスタ入力データと前記メモリデータは、前記出力信号から分離しているモード回路と、
前記モード回路の前記出力信号を前記レジスタ入力データと前記メモリデータとの間で交換可能に暗号化／復号化するように構成された暗号化回路であって、前記第１のモードは、前記暗号化回路が前記メモリデータを暗号化／復号化するのを防ぐ暗号化回路と、
を含む装置。
（ｉ）前記第１のモードにある場合には、前記レジスタ入力データを暗号化データ信号によって提供し、（ｉｉ）前記第２のモードにある場合にはメモリ制御信号を提供するように構成されたホストプロセッサをさらに含む、請求項１に記載の装置。
前記モード回路に結合され、前記第２のモードにある場合には、暗号化／復号化されたデータを記憶するように構成されたメモリをさらに含む、請求項１に記載の装置。
前記モード回路が、前記レジスタ入力データを記憶するように構成された１つまたは複数の入力データレジスタを含む、請求項１に記載の装置。
前記モード回路が、
メモリ制御信号に応じて前記メモリデータを提供するように構成されたメモリエンジンをさらに含む、請求項４に記載の装置。
前記モード回路が、
（ｉ）前記第１のモードにある場合には、前記１つまたは複数の入力データレジスタから前記レジスタ入力データを提供し、（ｉｉ）前記第２のモードにある場合には、前記メモリエンジンから前記メモリデータを提供するように構成されたマルチプレクサをさらに含む、請求項５に記載の装置。
前記暗号化回路が、
前記レジスタ入力データおよび前記メモリデータを暗号化／復号化するように構成された高度暗号化標準コアユニットをさらに含む、請求項６に記載の装置。
前記暗号化回路が、
暗号化／復号化されたレジスタ入力データを記憶するように構成された１つまたは複数の出力レジスタをさらに含む、請求項７に記載の装置。
前記高度暗号化標準コアユニットが、暗号化／復号化されたメモリデータを前記メモリエンジンに提供する、請求項７に記載の装置。
前記メモリエンジンが、前記暗号化／復号化されたメモリデータをメモリに提供する、請求項９に記載の装置。
前記暗号化回路が、連鎖を実行している間に、前記レジスタ入力データと前記メモリデータとの間で交換可能に暗号化／復号化するように構成された、請求項１に記載の装置。
前記暗号化回路が、高度暗号化標準（ＡＥＳ）に従って、前記レジスタ入力データおよび前記メモリデータに対して暗号化／復号化を実行するように構成された、請求項１に記載の装置。
前記暗号化回路が、前記第２のモードにある場合には、パケット化および非パケット化データブロックを暗号化／復号化する、請求項１に記載の装置。
前記パケット化データブロックが、ペイロードセクションおよびヘッダセクションを含み、前記暗号化回路が、前記ペイロードセクションに対して暗号化／復号化動作を実行し、前記ヘッダセクションが、前記暗号化／復号化動作中に変更のないままである、請求項１３に記載の装置。
１つまたは複数の入力レジスタを有し、前記１つまたは複数の入力レジスタからレジスタ入力データを提供するように構成された第１の回路と、
それぞれ高度暗号化標準（ＡＥＳ）に従って、第１のモードにある場合には前記レジスタ入力データを、第２のモードにある場合にはメモリデータを暗号化／復号化するように構成された第２の回路であって、前記第１のモードは、前記第２の回路が前記メモリデータを暗号化／復号化するのを防ぐ第２の回路と、
（ｉ）前記第１の回路に結合され、前記暗号化／復号化されたデータを記憶および提供するように構成され、（ｉｉ）前記第２のモードにある場合にのみ、前記暗号化／復号化されたデータを記憶するように構成されたメモリと、
を含む装置。
（ａ）第１のモードにある場合には、レジスタ入力データを出力信号によって選択的に提供し、第２のモードにある場合には、メモリデータを前記出力信号によって選択的に提供するステップと、
（ｂ）前記レジスタ入力データと前記メモリデータとの間で交換可能に暗号化／復号化するステップであって、前記第１のモードは、前記メモリデータを暗号化／復号化するのを防ぐステップと、
（ｃ）前記第２のモードにある場合にのみ、メモリ内のデータを暗号化／復号化するステップと、
を含む二重モード暗号化／復号化動作を実行する方法。
前記第２のモードにある場合には、暗号化／復号化されたデータをメモリに格納するステップをさらに含む、請求項１６に記載の方法。
前記レジスタ入力データを１つまたは複数の入力データレジスタに格納するステップをさらに含む、請求項１６に記載の方法。
高度暗号化標準に従って、前記レジスタ入力データおよび前記メモリデータに対して暗号化／復号化動作を実行するステップをさらに含む、請求項１６に記載の方法。