JP2010283980A - Power supply unit - Google Patents
Power supply unit Download PDFInfo
- Publication number
- JP2010283980A JP2010283980A JP2009134862A JP2009134862A JP2010283980A JP 2010283980 A JP2010283980 A JP 2010283980A JP 2009134862 A JP2009134862 A JP 2009134862A JP 2009134862 A JP2009134862 A JP 2009134862A JP 2010283980 A JP2010283980 A JP 2010283980A
- Authority
- JP
- Japan
- Prior art keywords
- edge
- power supply
- time
- binary signal
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
Abstract
Description
本発明は、交流電源からの交流電圧を整流して負荷へ直流電圧を供給する電源装置に関する。 The present invention relates to a power supply apparatus that rectifies an AC voltage from an AC power supply and supplies a DC voltage to a load.
電源電圧の歪みや2値信号のチャタリングによってゼロクロス点がずれるとPAM波形の出力タイミングを補正して所定のPAM波形を確実に生成する方法が考案されている(例えば、特許文献1参照)。図7に示すように、2値信号の立ち下がり位置が左側にずれた場合、カウントのスタート位置を△tだけ補正することで立ち下がり位置のずれが吸収されて、ゼロクロス点Pから通常時と同様のタイミングでPAM波形のパルス信号を出力させることができる。 A method has been devised that corrects the output timing of a PAM waveform and reliably generates a predetermined PAM waveform when the zero cross point is shifted due to power supply voltage distortion or binary signal chattering (for example, see Patent Document 1). As shown in FIG. 7, when the falling position of the binary signal is shifted to the left side, the shift of the falling position is absorbed by correcting the start position of the count by Δt. A pulse signal having a PAM waveform can be output at the same timing.
一方、2値信号の立ち上がり時刻と立ち下がり時刻を用いて電源電圧のゼロクロス時刻を算出する方法も提案されている(例えば、特許文献2参照)。図8から明らかなように、電源電圧波形の立ち上がり時刻ton(2)と立ち下がり時刻toff(2)の中間時刻tpは電源電圧のピーク時刻となる。したがって、ピーク時刻tpから90度(tac/4)遅れの時刻が立ち下がりのゼロクロス時刻であり、ピーク時刻tpから270度(3・tac/4)遅れの時刻が立ち上がりのゼロクロス時刻となる。 On the other hand, a method of calculating the zero crossing time of the power supply voltage using the rising time and falling time of the binary signal has also been proposed (for example, see Patent Document 2). As is apparent from FIG. 8, the intermediate time tp between the rise time ton (2) and the fall time toff (2) of the power supply voltage waveform is the peak time of the power supply voltage. Therefore, a time that is 90 degrees (tac / 4) behind the peak time tp is the falling zero-cross time, and a time that is 270 degrees (3 · tac / 4) behind the peak time tp is the rising zero-cross time.
しかしながら、上記従来の電源装置は比較的良好な特性を有するが、図7に示すような2値信号の立ち下がり信号のずれ量に応じて補正する方式は電源電圧の歪みや2値信号のチャタリングに対して有効であったが、図2に示すような周期毎に電源電圧が歪む場合は常に2値信号がずれる形になるので、ゼロクロス点を正確に検出するのは困難であった。一方、図2に示すような2値信号の立ち上がり時刻と立ち下がり時刻からゼロクロス時刻を算出する方式は、ゼロクロス時刻を正確に得ることはできていたが、電源電圧の歪みや2値信号のチャタリングに対しては、不十分であるという課題を有していた。 However, although the above-described conventional power supply apparatus has relatively good characteristics, a method for correcting the signal according to the amount of deviation of the falling signal of the binary signal as shown in FIG. 7 is a distortion of the power supply voltage or chattering of the binary signal. However, when the power supply voltage is distorted at each cycle as shown in FIG. 2, the binary signal always shifts, so that it is difficult to accurately detect the zero cross point. On the other hand, the method of calculating the zero-cross time from the rise time and the fall time of the binary signal as shown in FIG. 2 was able to obtain the zero-cross time accurately, but the distortion of the power supply voltage and the chattering of the binary signal However, the problem was insufficient.
本発明の電源装置は、前記のような従来の課題を解決するもので、電源電圧の歪みやチャタリングによって図2に示すような2値信号になっても交流電源のゼロクロス点を正確に検出することができる電源装置を提供することを目的とする。 The power supply apparatus of the present invention solves the conventional problems as described above, and accurately detects the zero cross point of the AC power supply even when the binary signal as shown in FIG. 2 is generated due to distortion or chattering of the power supply voltage. It is an object of the present invention to provide a power supply device that can be used.
上記課題を解決するために本発明の電源装置は、交流電源をリアクタを介して短絡する短絡手段と、交流電源の交流電圧と所定の基準電圧との大小関係に対応した2値信号を出力する手段と、2値信号に基づいて短絡手段を駆動する制御手段を有する電源装置において、2値信号の立ち上がりエッジまたは立ち下がりエッジのどちらか片方向のエッジのみを待つ入力部と、2値信号のパルス幅に応じて検出された時刻とエッジ方向を記憶するか否か、かつ入力部が待つエッジの方向を切り替えるか否かを判断する判断部と、判断部に基づいて2値信号の立ち上がりエッジまたは立ち下がりエッジの時刻とエッジ方向を記憶する記憶部と、記憶部に最も直近に記憶された立ち上がりエッジと立ち下がりエッジに対
応する各時刻の中点と交流電源の周期を用いて次のゼロクロス点を算出する算出部を備えたものである。
In order to solve the above problems, the power supply apparatus of the present invention outputs a binary signal corresponding to the magnitude relationship between the AC voltage of the AC power supply and a predetermined reference voltage, and a short-circuit means for short-circuiting the AC power supply through the reactor. And a power supply apparatus having a control means for driving the short-circuit means based on the binary signal, an input unit that waits for only one of the rising edge and the falling edge of the binary signal, and the binary signal A determination unit that determines whether or not to store the time and edge direction detected according to the pulse width and whether or not to switch the direction of the edge that the input unit waits; and the rising edge of the binary signal based on the determination unit Or the storage unit that stores the time and the edge direction of the falling edge, and the midpoint of each time corresponding to the rising edge and the falling edge stored in the storage unit and the AC power supply Using cycle is obtained with a calculation unit for calculating a next zero-crossing point.
これによって、2値信号の立ち上がりエッジまたは立ち下がりエッジが検出されるごとに、検出されたエッジと逆方向のエッジで、かつ最も直近に記憶された時刻からの時間から検出された時刻とエッジの方向を記憶するか否か判断することで、図2に示すような2値信号になっても交流電源のゼロクロス点を正確に検出することができるので、高力率を維持することができる。 As a result, every time a rising edge or falling edge of a binary signal is detected, an edge in the opposite direction to the detected edge and the time and edge detected from the most recently stored time are detected. By determining whether or not to store the direction, it is possible to accurately detect the zero cross point of the AC power supply even if the binary signal as shown in FIG. 2 is obtained, so that a high power factor can be maintained.
本発明の電源装置は、電源電圧の歪みや2値信号のチャタリングによって2値信号の検出位置がずれても交流電源のゼロクロス点を正確に検出することができるので、高力率を維持することができる。 The power supply apparatus of the present invention can accurately detect the zero cross point of the AC power supply even if the detection position of the binary signal is shifted due to distortion of the power supply voltage or chattering of the binary signal, so that a high power factor can be maintained. Can do.
第1の発明は、交流電源をリアクタを介して短絡する短絡手段と、交流電源の交流電圧と所定の基準電圧との大小関係に対応した2値信号を出力する手段と、2値信号に基づいて短絡手段を駆動する制御手段を有する電源装置において、2値信号の立ち上がりエッジまたは立ち下がりエッジのどちらか片方向のエッジのみを待つ入力部と、2値信号のパルス幅に応じて検出された時刻とエッジ方向を記憶するか否か、かつ入力部が待つエッジの方向を切り替えるか否かを判断する判断部と、判断部に基づいて2値信号の立ち上がりエッジまたは立ち下がりエッジの時刻とエッジ方向を記憶する記憶部と、記憶部に最も直近に記憶された立ち上がりエッジと立ち下がりエッジに対応する各時刻の中点と交流電源の周期を用いて次のゼロクロス点を算出する算出部を備えることにより、2値信号の立ち上がりエッジまたは立ち下がりエッジが検出されるごとに、検出されたエッジと逆方向のエッジで、かつ最も直近に記憶された時刻からの時間から検出された時刻とエッジの方向を記憶するか否か判断することで、図2に示すような2値信号になっても交流電源のゼロクロス点を正確に検出することができるので、高力率を維持することができる。 The first invention is based on a short circuit means for short-circuiting an AC power supply through a reactor, a means for outputting a binary signal corresponding to the magnitude relationship between the AC voltage of the AC power supply and a predetermined reference voltage, and the binary signal. In the power supply apparatus having the control means for driving the short-circuit means, the input section waiting for only one of the rising edge and the falling edge of the binary signal and the pulse width of the binary signal is detected. A determination unit that determines whether to store the time and edge direction and whether to switch the direction of the edge that the input unit waits; and the time and edge of the rising edge or falling edge of the binary signal based on the determination unit The storage unit that stores the direction, and the next zero cross point using the midpoint of each time corresponding to the rising and falling edges most recently stored in the storage unit and the cycle of the AC power supply By providing a calculation unit to calculate, every time a rising edge or falling edge of a binary signal is detected, the detected edge is the edge opposite to the detected edge and the time from the most recently stored time. By determining whether or not to memorize the time and the direction of the edge, it is possible to accurately detect the zero-cross point of the AC power supply even if the binary signal as shown in FIG. Can be maintained.
第2の発明は、特に第1発明の判断部は、2値信号の立ち上がりエッジまたは立ち下がりエッジが検出されるごとに、検出されたエッジと逆方向のエッジで、かつ最も直近に記憶された時刻からの時間が、第1の所定の値より小さい場合は、入力部を検出されたエッジと逆方向のエッジを待つ状態に切り替えるものであり、第1の所定の値より大きく、かつ2値信号の立ち上がりエッジまたは立ち下がりエッジごとにそれぞれあらかじめ設定された第2の所定の値より小さい場合は、入力部を検出されたエッジと同一方向のエッジを待つ状態に保つものであり、第2の所定の値より大きい場合は、検出された時刻とエッジ方向を記憶部に記憶した後に、入力部を検出されたエッジと逆方向のエッジを待つ状態に切り替えるようにした電源装置であり、第1の所定の値と第2の所定の値の2つのしきい値を設けて検出された時刻とエッジ方向を記憶するか否か判断することで、交流電源のゼロクロス点を正確に検出することが実現できる。 In the second invention, in particular, each time the rising edge or the falling edge of the binary signal is detected, the determination unit of the first invention is stored in the edge opposite to the detected edge and most recently. When the time from the time is smaller than the first predetermined value, the input unit is switched to a state waiting for an edge in the direction opposite to the detected edge, which is larger than the first predetermined value and binary. When the signal is smaller than a second predetermined value set in advance for each rising edge or falling edge of the signal, the input unit is kept waiting for an edge in the same direction as the detected edge. When larger than a predetermined value, after the detected time and edge direction are stored in the storage unit, the input unit is switched to a state waiting for an edge opposite to the detected edge. Yes, it is possible to accurately determine the zero crossing point of the AC power supply by determining whether or not to store the detected time and edge direction by providing two threshold values of the first predetermined value and the second predetermined value. It can be realized.
第3の発明は、特に第1から第2の発明の交流電源の周期を算出部の演算に用いた立ち上がりエッジまたは立ち下がりエッジの検出周期を算出することによって得られるようにした電源装置であり、算出部の演算に用いたエッジの検出周期を交流電源の周期とすることで、交流電源のゼロクロス点をより精度よく検出することができる。 The third aspect of the invention is a power supply apparatus that is obtained by calculating the detection cycle of the rising edge or the falling edge, in particular using the period of the AC power supply according to the first to second aspects of the invention for the calculation unit. By setting the edge detection cycle used for the calculation of the calculation unit as the cycle of the AC power supply, the zero cross point of the AC power supply can be detected with higher accuracy.
第4の発明は、特に第1から第3の発明の交流電源の周期を算出部の演算に用いた立ち上がりエッジまたは立ち下がりエッジと1周期前のゼロクロス点の算出に用いた立ち上がりエッジまたは立ち下がりエッジの時刻差とすることによって得られるようにした電源装置であり、最も直近に記憶された立ち上がりエッジまたは立ち下がりと1周期前に記憶された立ち上がりエッジまたは立ち下がりの時刻差を交流電源の周期とすることで、交流電源の周期が変動してもゼロクロス点を正確に検出することができる。 The fourth aspect of the invention relates to a rising edge or a falling edge that uses the AC power supply cycle of the first to third aspects of the invention for calculation, and a rising edge or a falling edge that is used to calculate the zero-cross point one cycle before. A power supply device that is obtained by setting a time difference between edges, and the AC power supply cycle is the time difference between the most recently stored rising edge or falling edge and the rising edge or falling edge stored one cycle ago. By doing so, the zero cross point can be accurately detected even if the cycle of the AC power supply fluctuates.
第5の発明は、特に第1から第4の発明の算出部の演算に用いた立ち上がりエッジまたは立ち下がりエッジの検出周期があらかじめ設定された上限値以上、または下限値未満の場合は、判断部は異常と判断し、短絡手段を停止するようにした電源装置であり、検出周期によって判断部が異常と判断することで、仮に交流電源の周期が想定外の値になった場合には短絡手段を停止できるので、システムの安全性が向上する。 According to a fifth aspect of the present invention, in particular, when the detection cycle of the rising edge or the falling edge used for the calculation of the calculation units of the first to fourth aspects is equal to or greater than a preset upper limit value or less than a lower limit value, the determination unit Is a power supply device that is determined to be abnormal and the short-circuiting means is stopped. If the determination unit determines that the abnormality is abnormal according to the detection period, the short-circuiting means is assumed if the AC power supply cycle becomes an unexpected value. System safety can be improved.
第6の発明は、特に第1から第5の発明の算出部は、1周期前に算出されたゼロクロス点から交流電源の周期の概略3/4に相当する時間だけ加算した時刻に、次のゼロクロス点を算出するようにした電源装置であり、交流電源のピーク時刻付近で次のゼロクロス点を算出することで、正規の2値信号のエッジに近すぎて誤った時刻を用いて演算してしまう可能性が低くなるので、最も周波数変動に対応できる。 In the sixth aspect of the invention, in particular, the calculation unit of the first to fifth aspects of the invention adds the following time from the zero cross point calculated one cycle before the time corresponding to approximately 3/4 of the cycle of the AC power supply. It is a power supply device that calculates the zero-cross point. By calculating the next zero-cross point near the peak time of the AC power supply, it is calculated using an incorrect time that is too close to the edge of the regular binary signal. Therefore, it is possible to cope with frequency fluctuations most.
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、この実施の形態によって本発明が限定されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the present invention is not limited to the embodiments.
(実施の形態1)
図1は、本発明にかかる第1の実施の形態の電源装置を示す構成図である。図1において、交流電源1の出力端からリアクタ2を経由して4個のダイオード4a、4b、4c、4dからなるブリッジ回路に入力される。ブリッジ整流回路の出力には平滑コンデンサ5、負荷6が接続されている。また、交流電源1の出力端からリアクタ2を介して交流電源1を短絡する短絡手段3が接続されることで、電源装置の力率を改善するようになっている。
(Embodiment 1)
FIG. 1 is a configuration diagram showing a power supply device according to a first embodiment of the present invention. In FIG. 1, an AC power source 1 is input to a bridge circuit including four diodes 4 a, 4 b, 4 c, and 4 d via a reactor 2. A smoothing capacitor 5 and a load 6 are connected to the output of the bridge rectifier circuit. Further, the power factor of the power supply device is improved by connecting the short-circuit means 3 for short-circuiting the AC power supply 1 from the output end of the AC power supply 1 via the reactor 2.
また、交流電源1の両端には交流電源1の電源電圧の位相を2値信号で出力し、この2値信号を入力部8に供給する2値信号出力手段7が接続されている。 Further, a binary signal output means 7 is connected to both ends of the AC power supply 1 for outputting the phase of the power supply voltage of the AC power supply 1 as a binary signal and supplying the binary signal to the input unit 8.
この2値信号出力手段7は、図2に示すように、電源電圧に応じてON−OFF信号を出力するように構成されており、例えば、電源電圧がある基準値以上になるとON信号を出力し、基準値以下になるとOFFになるものである。例えば、フォトカプラ等で組まれる構成があり、本実施の形態1の所定の基準電圧は極めて0Vに近い値、または0Vも含まれる。また、図2には交流電源1の正サイクルに2値信号が出力される波形を示しているが、負サイクルに2値信号が出力される波形でも本実施の形態1を利用できる。 As shown in FIG. 2, this binary signal output means 7 is configured to output an ON-OFF signal according to the power supply voltage. For example, when the power supply voltage exceeds a certain reference value, the ON signal is output. However, it becomes OFF when the value is below the reference value. For example, there is a configuration assembled with a photocoupler or the like, and the predetermined reference voltage in the first embodiment includes a value very close to 0V or 0V. Further, FIG. 2 shows a waveform in which a binary signal is output in the positive cycle of the AC power supply 1, but the first embodiment can also be used in a waveform in which a binary signal is output in the negative cycle.
次に、図2に示すように、2値信号のチャタリングが生じると、2値信号が通常時よりも短い周期でON−OFFを繰り返す。このまま2値信号をゼロクロス点の算出に用いると、交流電源1の本来のゼロクロス点とは異なった点を算出してしまう。そのため、2値信号の立ち上がりエッジまたは立ち下がりエッジが検出されるごとに、検出されたエッジ
と逆方向のエッジで、かつ最も直近に記憶された時刻からの時間によって、検出されたエッジの時刻を記憶するか否か判断を行ない、最も直近に記憶された時刻のみをゼロクロス点の算出に用いるようにする。
Next, as shown in FIG. 2, when the chattering of the binary signal occurs, the binary signal is repeatedly turned on and off at a cycle shorter than normal. If the binary signal is used for calculation of the zero cross point as it is, a point different from the original zero cross point of the AC power source 1 is calculated. Therefore, every time a rising edge or falling edge of a binary signal is detected, the edge of the detected edge is determined by the time from the most recently stored time at the edge opposite to the detected edge. It is determined whether or not to store, and only the most recently stored time is used for the calculation of the zero cross point.
なお、仮に交流電源1の入力に不具合があり周期的に2値信号がずれる場合として、図3に示すような正規のパルスtz3からある程度の間隔tz2離れたところに細いパルスtz1(例えば、1μs程度)が発生する場合が一般的であり、本発明は、図3に示すような2値信号の場合に交流電源1のゼロクロス点を正確に検出するのに有効である。 Assuming that there is a problem in the input of the AC power supply 1 and the binary signal periodically shifts, a thin pulse tz1 (for example, about 1 μs) at a certain distance tz2 from the regular pulse tz3 as shown in FIG. ) Occurs in general, and the present invention is effective in accurately detecting the zero cross point of the AC power supply 1 in the case of a binary signal as shown in FIG.
次に、図4に示すフローチャートを用いて判断部9の動作を説明する。まず、2値信号の立ち上がりエッジまたは立ち下がりエッジが検出されるごとに、検出されたエッジと逆方向のエッジで、かつ最も直近に記憶された時刻からの時間が、ステップ(あ)で第2の所定の値より大きかったら正規のパルス幅に達成していると判断して、ステップ(う)、ステップ(え)に進んで検出された時刻とエッジ方向が記憶部10に記憶され、入力部8を検出されたエッジと逆方向のエッジを待つ状態に切り替える。一方、ステップ(あ)で第2の所定の値より小さかったらステップ(い)に進み、さらに第1の所定の値より小さい場合はステップ(え)で入力部8を検出されたエッジと逆方向のエッジを待つ状態に切り替える。なお、ステップ(い)で第1の所定の値より大きい場合は特に何も処理されず終了フラグに進む。 Next, operation | movement of the judgment part 9 is demonstrated using the flowchart shown in FIG. First, every time a rising edge or falling edge of a binary signal is detected, the time from the most recently stored time at the edge opposite to the detected edge is the second in step (a). If it is larger than the predetermined value, it is determined that the normal pulse width has been achieved, and the time and edge direction detected by proceeding to step (e) and step (e) are stored in the storage unit 10, and the input unit 8 is switched to a state of waiting for an edge opposite to the detected edge. On the other hand, if it is smaller than the second predetermined value in step (a), the process proceeds to step (yes). If it is smaller than the first predetermined value, the input unit 8 is detected in the direction opposite to the edge detected in step (e). Switch to the state of waiting for the edge. Note that if it is greater than the first predetermined value in step (i), nothing is processed and the process proceeds to the end flag.
次に図3に示す2値信号の場合にどの時刻で入力部8がどちらのエッジを待ち、かつ記憶部10に時刻を記憶するかを順に説明する。なお、図3の第1の所定の値はtz1より大きく、かつtz2より小さくなるように、第2の所定の値はtz2より大きくなるように設定されているものとする。 Next, in the case of the binary signal shown in FIG. 3, which time the input unit 8 waits for and which edge the time is stored in the storage unit 10 will be described in order. It is assumed that the second predetermined value is set to be larger than tz2 so that the first predetermined value in FIG. 3 is larger than tz1 and smaller than tz2.
まず、時刻(1)の時点で立ち上がりエッジ時刻T1が記憶部10に記憶され、入力部8を立ち上がりエッジ待ちから立ち下がりエッジ待ちに切り替えている。 First, the rising edge time T1 is stored in the storage unit 10 at time (1), and the input unit 8 is switched from waiting for a rising edge to waiting for a falling edge.
次に、時刻(2)の時点で最も直近の立ち上がりエッジ時刻T1までの時間は第1の所定の値より小さくなるので、時刻(2)の立ち下がりエッジ時刻は記憶部10に記憶されず、入力部8を立ち下がりエッジ待ちから立ち上がりエッジ待ちに切り替える。 Next, since the time until the latest rising edge time T1 at time (2) is smaller than the first predetermined value, the falling edge time at time (2) is not stored in the storage unit 10, The input unit 8 is switched from waiting for the falling edge to waiting for the rising edge.
次に、時刻(3)の時点で最も直近の立ち下がりエッジは、時刻(2)の時刻は記憶されていないので、時刻(1)より手前の立ち下がりエッジとなり、時刻(3)の時点で最も直近の立ち下がりエッジ時刻までの時間はtz3より大きくなる。つまり第2の所定の値より大きくなるので、時刻(3)の立ち上がりエッジの時刻T3は記憶部10に記憶され、入力部8を立ち上がりエッジ待ちから立ち下がりエッジ待ちに切り替える。 Next, the most recent falling edge at time (3) is the last falling edge from time (1) because the time at time (2) is not stored, and at time (3). The time until the latest falling edge time is greater than tz3. That is, since it becomes larger than the second predetermined value, the time T3 of the rising edge at time (3) is stored in the storage unit 10, and the input unit 8 is switched from waiting for the rising edge to waiting for the falling edge.
次に、時刻(4)の時点で最も直近の立ち上がりエッジ時刻T3までの時間は第2の所定の値より大きくなり、時刻(4)の立ち上がりエッジ時刻T4は記憶部10に記憶され、入力部8を立ち下がりエッジ待ちから立ち上がりエッジ待ちに切り替える。 Next, the time until the latest rising edge time T3 at time (4) becomes larger than the second predetermined value, and the rising edge time T4 at time (4) is stored in the storage unit 10 and is input to the input unit. 8 is switched from waiting for the falling edge to waiting for the rising edge.
次に、時刻(5)の時点で最も直近の立ち下がりエッジ時刻T4までの時間は第2の所定の値より小さいが、第1の所定の値よりは大きくなり、時刻(5)の立ち上がりエッジ時刻は記憶部10に記憶されず、入力部8は現状の立ち上がりエッジ待ちに保たれる。続いて、時刻(6)の時点で立ち下がりエッジが出力されても時刻(5)の時点で立ち上がりエッジ待ちなので、時刻(6)では何も処理されず、引き続き立ち上がりエッジを待ち続ける。 Next, the time until the latest falling edge time T4 at time (5) is smaller than the second predetermined value, but is larger than the first predetermined value, and the rising edge at time (5). The time is not stored in the storage unit 10, and the input unit 8 is kept waiting for the current rising edge. Subsequently, even if a falling edge is output at time (6), the rising edge is waited at time (5), so no processing is performed at time (6) and the rising edge is continuously waited.
以上のように処理することで、A点からC点の間で記憶部10に記憶された時刻は、立
ち上がりエッジ時刻T1、立ち上がりエッジ時刻T3、立ち下がりエッジ時刻T4の3つとなる。
By processing as described above, the time stored in the storage unit 10 from the point A to the point C becomes the rising edge time T1, the rising edge time T3, and the falling edge time T4.
次に、算出部11の動作を説明する。算出部11は図3のB点からC点の間で記憶部10に記憶された時刻からゼロクロス点Cを算出するものであり、次のゼロクロス点Cの直近の立ち上がりエッジ時刻T3と立ち下がりエッジ時刻T4の中間時刻tpは電源電圧のピーク時刻となる。したがって、ピーク時刻tpから270度(3・tac/4)遅れの時刻が立ち上がりのゼロクロス点Cとなる。ここでのtacは交流電源1の周期であり、例えば50Hz電源の場合は20ms、60Hz電源の場合は16.667msのような所定の値である。また、図3では立ち上がりのゼロクロス点を算出していたが、ピーク時刻tpから450度(5・tac/4)遅れの時刻となる立ち下がりのゼロクロス点、さらには2周期目以降のゼロクロス点も同様に算出することもできる。 Next, the operation of the calculation unit 11 will be described. The calculation unit 11 calculates the zero cross point C from the time stored in the storage unit 10 between the points B and C in FIG. 3, and the next rising edge time T3 and the falling edge of the next zero cross point C The intermediate time tp of time T4 is the peak time of the power supply voltage. Therefore, a time that is delayed by 270 degrees (3 · tac / 4) from the peak time tp becomes the rising zero-cross point C. Here, tac is the period of the AC power supply 1, and is a predetermined value such as 20 ms for a 50 Hz power supply and 16.667 ms for a 60 Hz power supply. In FIG. 3, the rising zero-cross point is calculated, but the falling zero-cross point that is 450 degrees (5 · tac / 4) later than the peak time tp, and the zero-cross points after the second period are also included. It can also be calculated similarly.
今回は、立ち上がりエッジ時刻T1と立ち上がりエッジ時刻T3の両方を記憶しているが、算出部11では次のゼロクロス点Cの直近の立ち上がりエッジ時刻T3がゼロクロス点Cの算出に用いられるので、時刻(3)の時点で立ち上がりエッジ時刻T1に立ち下がりエッジ時刻T3の情報を上書きしても良い。 This time, both the rising edge time T1 and the rising edge time T3 are stored, but the calculation unit 11 uses the latest rising edge time T3 of the next zero cross point C to calculate the zero cross point C. At the time of 3), the information of the falling edge time T3 may be overwritten on the rising edge time T1.
また、算出部11で次のゼロクロス点Cを算出する時刻は次のゼロクロス点Cより手前で行なえばよいが、正規の2値信号のエッジに近すぎると誤った時刻を用いて演算してしまう可能性がある。例えば、図5に示すように1周期前のゼロクロス点Aから約3/4tacだけ加算した時刻(点P)、つまり交流電源1のピーク時刻付近で算出することで、誤った時刻を用いて演算してしまう可能性は低くなるので、最も周波数変動に対応できる。 Further, the time when the calculation unit 11 calculates the next zero-cross point C may be performed before the next zero-cross point C, but if it is too close to the edge of the regular binary signal, the calculation is performed using an incorrect time. there is a possibility. For example, as shown in FIG. 5, the calculation is performed using an incorrect time by calculating a time (point P) obtained by adding about 3/4 tac from the zero cross point A one cycle before, that is, near the peak time of the AC power supply 1. Therefore, it is possible to cope with frequency fluctuations most.
(実施の形態2)
図6は、本発明にかかる第2の実施の形態の電源装置を示す波形図である。交流電源1の周期を立ち下がりエッジtbとtcの検出周期tac(n)として、ゼロクロス点Cの算出を行なうようにする。例えば50Hz電源の場合は20ms、60Hz電源の場合は16.667msのような所定の値をあらかじめ設定した場合、仮に交流電源1の周期が変動した時に、ピーク時刻tpから算出したゼロクロス点も変動してしまう。しかし、立ち下がりエッジtbとtcの検出周期tac(n)を用いることで、周期が変動すれば当然立ち下がりエッジ時刻も変動するので、周期の変動に対応できる。
(Embodiment 2)
FIG. 6 is a waveform diagram showing the power supply device according to the second embodiment of the present invention. The zero cross point C is calculated with the period of the AC power supply 1 as the detection period tac (n) of the falling edges tb and tc. For example, if a predetermined value such as 20 ms for a 50 Hz power supply or 16.667 ms for a 60 Hz power supply is set in advance, the zero crossing point calculated from the peak time tp will fluctuate if the period of the AC power supply 1 fluctuates. End up. However, by using the detection cycle tac (n) of the falling edges tb and tc, if the cycle changes, the falling edge time naturally changes, so that it is possible to cope with the cycle change.
さらに、立ち下がりエッジtbとtcの検出周期tac(n)、検出周期tac(n−1)、さらにそれ以前の検出周期とを平均した周期をゼロクロス点Cの算出に用いる。そうすることで、周期のばらつきにも対応できるので、交流電源1のゼロクロス点をより精度よく算出することができる。 Furthermore, a period obtained by averaging the detection periods tac (n) of the falling edges tb and tc, the detection period tac (n−1), and the previous detection period is used for calculating the zero cross point C. By doing so, it is possible to cope with variations in the period, and therefore the zero cross point of the AC power supply 1 can be calculated with higher accuracy.
さらに、立ち下がりエッジtbとtcの検出周期tac(n)があらかじめ設定した上限値以上、または下限値未満になった場合、判断部9は入力部8がどちらのエッジ方向を待ち、かつ記憶部10に時刻を記憶するかどうか判断するのではなく、異常信号を記憶部10、算出部11を経由して制御手段12に、または直接制御手段12に優先的に出力し、短絡手段3を停止する。仮に交流電源の周期が想定外の値になった場合、そのまま追従して動作を続けるのではなく、判断部9が異常と判断して短絡手段3を停止することで、システムの安全性が向上する。 Further, when the detection cycle tac (n) of the falling edges tb and tc is equal to or greater than the preset upper limit value or less than the lower limit value, the determination unit 9 causes the input unit 8 to wait for which edge direction and the storage unit Rather than determining whether or not to store the time in 10, the abnormal signal is preferentially output to the control unit 12 via the storage unit 10 and the calculation unit 11 or directly to the control unit 12, and the short-circuit unit 3 is stopped. To do. If the cycle of the AC power supply becomes an unexpected value, the operation is not continued and the operation is continued, but the determination unit 9 determines that there is an abnormality and stops the short-circuit means 3 to improve the safety of the system. To do.
図6では、立ち下がりエッジ間の検出周期で説明したが、立ち上がりエッジ間の検出周期を用いても、実施の形態2に適用することはできる。 In FIG. 6, the detection cycle between falling edges has been described. However, the detection cycle between rising edges can also be used in the second embodiment.
以上のように、本発明にかかる電源装置は、電源電圧の歪みや2値信号のチャタリングによって2値信号の検出位置がずれても交流電源のゼロクロス点を正確に検出することができるので、空気調和器や冷蔵庫をはじめ、洗濯機などの電化製品の電源装置、さらに交流電源の入力電圧の位相を検出する検出装置として適用できる。 As described above, the power supply apparatus according to the present invention can accurately detect the zero-cross point of the AC power supply even if the detection position of the binary signal is shifted due to distortion of the power supply voltage or chattering of the binary signal. The present invention can be applied as a power supply device for appliances such as a harmony machine and refrigerator, and a washing machine, and a detection device for detecting the phase of the input voltage of an AC power supply.
1 交流電源
2 リアクタ
3 短絡手段
4a、4b、4c、4d ダイオード
5a、5b 電解コンデンサ
6 負荷
7 2値信号出力手段
8 入力部
9 判断部
10 記憶部
11 算出部
12 制御手段
DESCRIPTION OF SYMBOLS 1 AC power supply 2 Reactor 3 Short circuit means 4a, 4b, 4c, 4d Diode 5a, 5b Electrolytic capacitor 6 Load 7 Binary signal output means 8 Input part 9 Judgment part 10 Storage part 11 Calculation part 12 Control part
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009134862A JP2010283980A (en) | 2009-06-04 | 2009-06-04 | Power supply unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009134862A JP2010283980A (en) | 2009-06-04 | 2009-06-04 | Power supply unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010283980A true JP2010283980A (en) | 2010-12-16 |
Family
ID=43540212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009134862A Pending JP2010283980A (en) | 2009-06-04 | 2009-06-04 | Power supply unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010283980A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019084743A1 (en) * | 2017-10-31 | 2019-05-09 | 骆武宁 | Communication control power source |
WO2019084744A1 (en) * | 2017-10-31 | 2019-05-09 | 骆武宁 | Method for generating low-frequency power carrier control signal |
CN112165752A (en) * | 2020-09-08 | 2021-01-01 | 杭州涂鸦信息技术有限公司 | Method and system for adjusting abnormal zero signals of single-fire dimming double-control switch |
CN118275763A (en) * | 2024-06-04 | 2024-07-02 | 珠海一微半导体股份有限公司 | Alternating current signal zero crossing point counting acquisition method and counting acquisition system |
-
2009
- 2009-06-04 JP JP2009134862A patent/JP2010283980A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019084743A1 (en) * | 2017-10-31 | 2019-05-09 | 骆武宁 | Communication control power source |
WO2019084744A1 (en) * | 2017-10-31 | 2019-05-09 | 骆武宁 | Method for generating low-frequency power carrier control signal |
CN111656663A (en) * | 2017-10-31 | 2020-09-11 | 骆武宁 | Method for generating low-frequency power carrier control signal |
CN111684699A (en) * | 2017-10-31 | 2020-09-18 | 骆武宁 | Communication control power supply |
CN111656663B (en) * | 2017-10-31 | 2022-06-14 | 骆武宁 | Method for generating low-frequency power carrier control signal |
US11528055B2 (en) | 2017-10-31 | 2022-12-13 | Wuning LUO | Method for generating low-frequency power carrier control signal |
CN111684699B (en) * | 2017-10-31 | 2024-05-10 | 骆武宁 | Communication control power supply |
CN112165752A (en) * | 2020-09-08 | 2021-01-01 | 杭州涂鸦信息技术有限公司 | Method and system for adjusting abnormal zero signals of single-fire dimming double-control switch |
CN112165752B (en) * | 2020-09-08 | 2023-04-07 | 杭州涂鸦信息技术有限公司 | Method and system for adjusting abnormal zero signals of single-fire dimming double-control switch |
CN118275763A (en) * | 2024-06-04 | 2024-07-02 | 珠海一微半导体股份有限公司 | Alternating current signal zero crossing point counting acquisition method and counting acquisition system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140354207A1 (en) | Pwm output apparatus and motor driving apparatus | |
JP5449441B2 (en) | Synchronous machine controller | |
JP5579570B2 (en) | Power supply for welding | |
JP2010283980A (en) | Power supply unit | |
JP2013005548A (en) | Electric power supply device | |
JP5972505B1 (en) | Inverter device | |
JP2010119159A (en) | Dc power supply unit and air conditioner equipped with it | |
JP2012222911A (en) | Power factor improvement device | |
US8451631B2 (en) | Control apparatus of power converter circuit | |
KR102132036B1 (en) | Power supply deivce and power supply deivce for arc machining | |
JP2008259395A (en) | Dc power supply device | |
JP6173003B2 (en) | Power converter | |
JP2010283981A (en) | Power supply unit | |
JP5618850B2 (en) | Welding power supply and welding machine | |
KR100706205B1 (en) | Relay driving device for power supply and control method thereof | |
JP5996310B2 (en) | Power supply apparatus for welding and control method for power supply apparatus for welding | |
JP2008029107A (en) | Sine wave rms value detector and sine wave power supply device using the same | |
JP3748560B2 (en) | Inverter control device | |
JP2012019620A (en) | Power supply unit | |
JP5429791B2 (en) | Welding power supply | |
JP2011205725A (en) | Power supply unit | |
JP6468046B2 (en) | Parallel operation method and parallel operation apparatus for PWM power converter | |
KR102372846B1 (en) | Control circuit of power factor correction converter operating in critical conduction mode and power factor correction converter comprising thtereof | |
JP2006262661A (en) | Dc power supply unit | |
JP2006158155A (en) | Power converter |