JP5429791B2 - Welding power supply - Google Patents

Welding power supply Download PDF

Info

Publication number
JP5429791B2
JP5429791B2 JP2009120458A JP2009120458A JP5429791B2 JP 5429791 B2 JP5429791 B2 JP 5429791B2 JP 2009120458 A JP2009120458 A JP 2009120458A JP 2009120458 A JP2009120458 A JP 2009120458A JP 5429791 B2 JP5429791 B2 JP 5429791B2
Authority
JP
Japan
Prior art keywords
voltage
auxiliary
circuit
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009120458A
Other languages
Japanese (ja)
Other versions
JP2010269314A (en
Inventor
陽彦 真鍋
弘恒 田島
勇 蒲生
哲弥 衛藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Original Assignee
Daihen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp filed Critical Daihen Corp
Priority to JP2009120458A priority Critical patent/JP5429791B2/en
Publication of JP2010269314A publication Critical patent/JP2010269314A/en
Application granted granted Critical
Publication of JP5429791B2 publication Critical patent/JP5429791B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、出力電圧を所望の値に保つようフィードバック制御する溶接電源装置に関するものである。   The present invention relates to a welding power source apparatus that performs feedback control to maintain an output voltage at a desired value.

溶接電源の出力電圧を所定値に保持するために、変圧器の2次側に補助巻線を設け、この補助電圧を用いてフィードバック制御を行ない出力電圧を所定値に保持していた。しかし、変圧器には漏れインダクタンスが存在するために、インバータ回路を形成する各スイッチング素子が遮断するときに変圧器の2次側にフライバック電圧(逆起電圧)が発生する。さらに、変圧器の1次巻線と2次巻線との浮遊容量、各スイッチング素子間の浮遊容量及び配線間の浮遊容量が存在するために、各スイッチング素子を遮断するときに寄生振動が発生する。このフライバック電圧及び寄生振動を含んだ補助電圧を用いてフィードバック制御を行なうと、溶接電源の出力電圧は所定値より低めに制御されてしまう。この対策として、従来では各スイッチング素子が導通した時間に同期して補助電圧を検出し、この補助電圧を用いてフィードバック制御を行っていた。以下、従来の溶接電源のフィードバック制御について説明する。   In order to maintain the output voltage of the welding power source at a predetermined value, an auxiliary winding is provided on the secondary side of the transformer, and feedback control is performed using this auxiliary voltage to maintain the output voltage at a predetermined value. However, since a leakage inductance exists in the transformer, a flyback voltage (counterelectromotive voltage) is generated on the secondary side of the transformer when each switching element forming the inverter circuit is cut off. In addition, there is a stray capacitance between the primary and secondary windings of the transformer, stray capacitance between the switching elements, and stray capacitance between the wirings. To do. When feedback control is performed using the auxiliary voltage including the flyback voltage and the parasitic vibration, the output voltage of the welding power source is controlled to be lower than a predetermined value. As a countermeasure, conventionally, an auxiliary voltage is detected in synchronization with the time when each switching element is turned on, and feedback control is performed using the auxiliary voltage. Hereinafter, conventional feedback control of a welding power source will be described.

図8は、従来技術の溶接電源装置の電気接続図である。同図において、直流電源回路は、三相交流商用電源ACの出力を整流し直流電圧に変換する1次整流回路DR1と、直流電圧に変換した電圧を平滑する平滑コンデンサーC1とから形成されている。   FIG. 8 is an electrical connection diagram of a conventional welding power source apparatus. In the figure, the DC power supply circuit is formed by a primary rectifier circuit DR1 that rectifies the output of a three-phase AC commercial power supply AC and converts it into a DC voltage, and a smoothing capacitor C1 that smoothes the voltage converted into a DC voltage. .

図8に示すブリッジ接続されたインバータ回路は、第1スイッチング素子TR1乃至第4スイッチング素子TR4によって形成され、相対向する辺を形成する第1スイッチング素子TR1及び第4スイッチング素子TR4と、第2スイッチング素子TR2及び第3スイッチング素子TR3とがそれぞれ対をなし、これらの対をなす第1スイッチング素子TR1及び第4スイッチング素子TR4又は第2スイッチング素子TR2及び第3スイッチング素子TR3が交互に導通と遮断を繰り返して直流電圧を高周波交流電圧に変換する。   The bridge-connected inverter circuit shown in FIG. 8 is formed by the first switching element TR1 to the fourth switching element TR4, the first switching element TR1 and the fourth switching element TR4 that form opposite sides, and the second switching element. The element TR2 and the third switching element TR3 form a pair, and the first switching element TR1 and the fourth switching element TR4 or the second switching element TR2 and the third switching element TR3 forming these pairs alternately turn on and off. Repeatedly converts DC voltage to high frequency AC voltage.

変圧器INTは、1次巻線、1次側の高周波交流電圧をアーク加工に適した電圧に変換して出力する2次巻線と、高周波交流電圧をフィードバック制御に適した電圧に変換して出力する補助巻線とで形成されている。出力変換回路は、2次整流回路DR2及び直流リアクトルDCLで形成され、2次整流回路DR2は、変圧器INTの2次巻線の2次出力を整流しアーク加工に適した直流電圧に変換し、直流リアクトルDCLは整流された直流電圧を平滑して負荷に供給する。   The transformer INT converts the primary winding, the secondary winding that converts the high-frequency AC voltage on the primary side into a voltage suitable for arc machining, and converts the high-frequency AC voltage into a voltage suitable for feedback control. It is formed with the auxiliary winding which outputs. The output conversion circuit is formed by a secondary rectifier circuit DR2 and a DC reactor DCL. The secondary rectifier circuit DR2 rectifies the secondary output of the secondary winding of the transformer INT and converts it into a DC voltage suitable for arc machining. The DC reactor DCL smoothes the rectified DC voltage and supplies it to the load.

図8に示す補助整流回路DR3は変圧器INTの補助巻線の出力を整流し、補助スイッチング素子SWは第1の出力制御信号Sc1及び第2の出力制御信号Sc2がHighレベルのとき導通し、補助整流回路DR3によって整流された補助整流電圧を補助電圧平均化回路VRCに供給する。補助電圧平均化回路VRCは、図示省略の抵抗器及びコンデンサー等でローパスフィルタを形成し、補助整流電圧を平均値化してフィードバック制御信号Vrcとして出力する。   The auxiliary rectifier circuit DR3 shown in FIG. 8 rectifies the output of the auxiliary winding of the transformer INT, and the auxiliary switching element SW becomes conductive when the first output control signal Sc1 and the second output control signal Sc2 are at a high level, The auxiliary rectified voltage rectified by the auxiliary rectifier circuit DR3 is supplied to the auxiliary voltage averaging circuit VRC. The auxiliary voltage averaging circuit VRC forms a low-pass filter with a resistor and a capacitor (not shown), averages the auxiliary rectified voltage, and outputs it as a feedback control signal Vrc.

誤差増幅回路ERは、出力電圧設定回路VRによって設定した所定の出力電圧設定信号Vrの値とフィードバック制御信号Vrcの値とを誤差増幅し誤差増幅信号Erとして出力する。主制御回路SCは、パルス周波数が一定でパルス幅を変調するパルス幅変調制御を行ない、誤差増幅信号Erの値に応じてパルス幅変調制御を行ない互いに半周期ずれた信号で第1の出力制御信号Sc1及び第2の出力制御信号Sc2を出力する。   The error amplification circuit ER amplifies the error between the value of the predetermined output voltage setting signal Vr set by the output voltage setting circuit VR and the value of the feedback control signal Vrc, and outputs the result as an error amplification signal Er. The main control circuit SC performs pulse width modulation control for modulating the pulse width with a constant pulse frequency, performs pulse width modulation control in accordance with the value of the error amplification signal Er, and performs first output control with signals shifted from each other by a half cycle. The signal Sc1 and the second output control signal Sc2 are output.

図9は、図8に示す従来技術の溶接電源装置の動作を説明する波形タイミング図であり、同図(A)の波形は第1の出力制御信号Sc1を示し、同図(B)の波形は第2の出力制御信号Sc2を示す。同図(C)の波形は第1の出力制御信号Sc1と第2の出力制御信号Sc2とのオア論理を行ったオア信号Orを示し、同図(D)の波形は補助スイッチ出力信号Swを示し、同図(E)の波形はフィードバック制御信号Vrcを示し、同図(F)の波形は変圧器の2次巻線の2次電圧波形N2を示し、同図(G)の波形は変圧器の補助巻線の補助電圧波形N3を示す。   FIG. 9 is a waveform timing chart for explaining the operation of the conventional welding power source apparatus shown in FIG. 8. The waveform in FIG. 9A shows the first output control signal Sc1, and the waveform in FIG. Indicates the second output control signal Sc2. The waveform in FIG. 5C shows an OR signal Or obtained by performing OR logic of the first output control signal Sc1 and the second output control signal Sc2, and the waveform in FIG. 4D shows the auxiliary switch output signal Sw. (E) shows the feedback control signal Vrc, (F) shows the secondary voltage waveform N2 of the secondary winding of the transformer, and (G) shows the waveform of the transformer. The auxiliary voltage waveform N3 of the auxiliary winding of the device is shown.

次に、図9の波形タイミング図を用いて従来技術の動作について説明する。
図8に示す主制御回路SCから第1の出力制御信号Sc1がインバータ駆動回路SDに入力されると、インバータ駆動回路SDは第1スイッチング駆動信号Tr1及び第4スイッチング駆動信号Tr4を出力して相対向する辺を形成する第1スイッチング素子TR1及び第4スイッチング素子TR4を導通する。このとき、図8に示す変圧器INTの1次巻線N1に電圧が印加されると、変圧器INTの2次側の2次巻線に図9(F)に示す2次電圧波形N2が発生すると同時に、補助巻線にも図9(G)に示す補助電圧波形N3が発生する。このとき、補助電圧波形N3には各スイッチング素子が遮断するときフライバック電圧が発生する。
Next, the operation of the prior art will be described using the waveform timing chart of FIG.
When the first output control signal Sc1 is input from the main control circuit SC shown in FIG. 8 to the inverter drive circuit SD, the inverter drive circuit SD outputs the first switching drive signal Tr1 and the fourth switching drive signal Tr4 to perform relative operations. The first switching element TR1 and the fourth switching element TR4 that form the facing sides are conducted. At this time, when a voltage is applied to the primary winding N1 of the transformer INT shown in FIG. 8, the secondary voltage waveform N2 shown in FIG. 9F is applied to the secondary winding of the transformer INT. Simultaneously, the auxiliary voltage waveform N3 shown in FIG. 9G is generated in the auxiliary winding. At this time, a flyback voltage is generated in the auxiliary voltage waveform N3 when each switching element is cut off.

図8に示すオア回路ORは、図9(A)に示す第1の出力制御信号Sc1がHighレベルになると、図9(C)に示すオア信号OrもHighレベルになり補助スイッチング素子SWを導通させる。このとき、フライバック電圧が補助スイッチング素子SWによって除去され、図9(D)に示す補助スイッチング信号Swを補助電圧平均化回路VRCに供給する。補助電圧平均化回路VRCは、補助スイッチング出力信号Swを平均値化して図9(E)に示すフィードバック制御信号としてを出力する。   In the OR circuit OR shown in FIG. 8, when the first output control signal Sc1 shown in FIG. 9A becomes High level, the OR signal Or shown in FIG. 9C also becomes High level and the auxiliary switching element SW is turned on. Let At this time, the flyback voltage is removed by the auxiliary switching element SW, and the auxiliary switching signal Sw shown in FIG. 9D is supplied to the auxiliary voltage averaging circuit VRC. The auxiliary voltage averaging circuit VRC averages the auxiliary switching output signal Sw and outputs it as a feedback control signal shown in FIG.

誤差増幅回路ERは、出力電圧設定信号Vrの値とフィードバック制御信号Vrcの値とを誤差増幅し誤差増幅信号Erとして出力する。主制御回路SCは、パルス周波数が一定でパルス幅を変調するパルス幅変調制御を行ない、誤差増幅信号Erの値に応じて第1の出力制御信号Sc1を出力制御する。   The error amplification circuit ER performs error amplification on the value of the output voltage setting signal Vr and the value of the feedback control signal Vrc and outputs the result as an error amplification signal Er. The main control circuit SC performs pulse width modulation control for modulating the pulse width with a constant pulse frequency, and controls the output of the first output control signal Sc1 in accordance with the value of the error amplification signal Er.

図8に示す第1の出力制御信号Sc1がLowレベルになると、インバータ駆動回路SDは第1のスイッチング素子TR1及び第4のスイッチング素子TR4を遮断すると共に図9(C)に示すオア信号OrもLowレベルになり、補助スイッチング素子SWが遮断し補助電圧平均化回路VRCに補助スイッチング出力信号Swの供給を停止する。   When the first output control signal Sc1 shown in FIG. 8 becomes the Low level, the inverter drive circuit SD cuts off the first switching element TR1 and the fourth switching element TR4, and the OR signal Or shown in FIG. The auxiliary switching element SW is cut off and the supply of the auxiliary switching output signal Sw to the auxiliary voltage averaging circuit VRC is stopped.

続いて、第2の出力制御信号Sc2がインバータ駆動回路SDに入力されると、インバータ駆動回路SDは相対向する辺を形成する第2スイッチング素子TR2及び第3のスイッチング素子TR4を導通する。このとき、オア回路ORは、図9(B)に示す第2の出力制御信号Sc2がHighレベルになると、図9(C)に示すオア信号OrもHighレベルになり補助スイッチング素子SWが導通する。このとき、フライバック電圧が除去され、図9(D)に示す整流された補助スイッチング信号Swを補助電圧平均化回路VRCに供給する。補助電圧平均化回路VRCは、補助スイッチング出力信号Swを平均値化して図9(E)に示すフィードバック制御信号としてを出力する。   Subsequently, when the second output control signal Sc2 is input to the inverter drive circuit SD, the inverter drive circuit SD conducts the second switching element TR2 and the third switching element TR4 that form opposite sides. At this time, in the OR circuit OR, when the second output control signal Sc2 shown in FIG. 9B becomes High level, the OR signal Or shown in FIG. 9C also becomes High level, and the auxiliary switching element SW becomes conductive. . At this time, the flyback voltage is removed, and the rectified auxiliary switching signal Sw shown in FIG. 9D is supplied to the auxiliary voltage averaging circuit VRC. The auxiliary voltage averaging circuit VRC averages the auxiliary switching output signal Sw and outputs it as a feedback control signal shown in FIG.

誤差増幅回路ERは、出力電圧設定信号Vrの値とフィードバック制御信号Vrcの値とを誤差増幅し誤差増幅信号Erとして出力する。主制御回路SCは、誤差増幅信号Erの値に応じて第2の出力制御信号Sc2を出力制御する。   The error amplification circuit ER performs error amplification on the value of the output voltage setting signal Vr and the value of the feedback control signal Vrc and outputs the result as an error amplification signal Er. The main control circuit SC controls the output of the second output control signal Sc2 in accordance with the value of the error amplification signal Er.

上述より、補助スイッチング素子SWは、第1の出力制御信号Sc1及び第2の出力制御信号Sc2がHighレベルのとき、補助整流電圧を補助電圧平均化回路VRCに供給し、補助電圧平均化回路VRCは供給される補助整流電圧を平均値化しフィードバック信号として出力する。このとき各スイッチング素子が遮断するときに発生するフライバック電圧や振動電圧のような不要成分をフィードバック信号から除去させることで、出力電圧の精度を向上させていた。(例えば、特許文献1)   As described above, the auxiliary switching element SW supplies the auxiliary rectified voltage to the auxiliary voltage averaging circuit VRC when the first output control signal Sc1 and the second output control signal Sc2 are at the high level, and the auxiliary voltage averaging circuit VRC. Averages the supplied auxiliary rectified voltage and outputs it as a feedback signal. At this time, the accuracy of the output voltage is improved by removing unnecessary components such as a flyback voltage and an oscillating voltage generated when each switching element is cut off from the feedback signal. (For example, Patent Document 1)

特開平9−150265号公報Japanese Patent Laid-Open No. 9-15265

変圧器の補助巻線から出力される補助電圧を第1の出力制御信号及び第2の出力制御信号がHighレベルのときに検出すると、インバータ回路を形成する各スイッチング素子が遮断するときに発生するフライバック電圧や振動電圧のような誤差要因となる成分を除去した補助電圧が検出でき、この補助電圧を用いてフィードバック制御を行なって溶接電源の出力電圧の精度を向上させていた。   If the auxiliary voltage output from the auxiliary winding of the transformer is detected when the first output control signal and the second output control signal are at the high level, the auxiliary voltage is generated when each switching element forming the inverter circuit is cut off. An auxiliary voltage from which a component causing an error such as a flyback voltage and an oscillating voltage is removed can be detected, and feedback control is performed using the auxiliary voltage to improve the accuracy of the output voltage of the welding power source.

しかし、変圧器には漏れインダクタンスが存在するために、インバータ回路を形成する各スイッチング素子を導通して変圧器の1次側に1次電圧を印加しても、漏れインダクタンスにより変圧器の2次側にエネルギーの伝達が遅れるエネルギー伝達遅延時間が発生する。このエネルギー伝達遅延時間内では変圧器の2次側の出力電圧が略零となり、変圧器の1次電流値が大きくなるとエネルギー伝達遅延時間は長くなる。
また、変圧器の補助巻線は2次巻線と比較して小さなエネルギーで励磁するので変圧器の1次側に1次電圧が印加されると素早く補助電圧が発生する。よって、変圧器の2次巻線の出力電圧発生時点は、補助巻線の補助電圧発生時点よりエネルギー伝達遅延時間分遅れてしまう。この補助電圧を用いて溶接電源の出力電圧のフィードバック制御を行なうと、小電流領域では変圧器の2次巻線の出力電圧発生時点と補助巻線の補助電圧発生時点との差が小さいため溶接電源の出力電圧が所望の値に制御されるが、大電流領域では変圧器の2次巻線の出力電圧発生時点と補助巻線の補助電圧発生時点との差が大きくなり、この差により溶接電源の出力電圧が所望の値に対して低めになるという大きな問題を発生する。
However, since the transformer has a leakage inductance, even if each switching element forming the inverter circuit is made conductive and the primary voltage is applied to the primary side of the transformer, the secondary of the transformer is caused by the leakage inductance. An energy transmission delay time occurs in which the energy transmission is delayed. Within this energy transfer delay time, the output voltage on the secondary side of the transformer becomes substantially zero, and the energy transfer delay time becomes longer as the primary current value of the transformer increases.
Also, since the auxiliary winding of the transformer is excited with less energy than the secondary winding, the auxiliary voltage is quickly generated when the primary voltage is applied to the primary side of the transformer. Therefore, the output voltage generation time of the secondary winding of the transformer is delayed by the energy transmission delay time from the auxiliary voltage generation time of the auxiliary winding. When feedback control of the output voltage of the welding power source is performed using this auxiliary voltage, the difference between the output voltage generation time of the secondary winding of the transformer and the auxiliary voltage generation time of the auxiliary winding is small in the small current region. The output voltage of the power supply is controlled to a desired value, but in the large current range, the difference between the output voltage generation time of the secondary winding of the transformer and the auxiliary voltage generation time of the auxiliary winding becomes large. This causes a serious problem that the output voltage of the power supply becomes lower than a desired value.

例えば、出力電流が25Aにときエネルギー伝達遅延時間0.05μsであるが、出力電流が400Aになると0.8μsまで長くなってしまう。昨今、溶接電源に使用されるインバータ回路は高速化が要求され、10μs(100KHz)の周期で使用される場合も多々ある。このとき、インバータ回路の最大オンdutyを4.5μsとしエネルギー伝達遅延時間が0.8μsのとき、出力電圧は所望の値に対して約15%も低くなってしまう。   For example, although the energy transfer delay time is 0.05 μs when the output current is 25 A, it becomes long to 0.8 μs when the output current is 400 A. Recently, an inverter circuit used for a welding power source is required to have a high speed, and is often used at a cycle of 10 μs (100 KHz). At this time, when the maximum on-duty of the inverter circuit is 4.5 μs and the energy transfer delay time is 0.8 μs, the output voltage is about 15% lower than the desired value.

そこで、本発明では、変圧器の補助巻線の補助電圧を用いて出力電圧をフィードバック制御したとき、出力電流に影響されず安定した出力電圧が得られる溶接電源装置を提供することを目的とする。   Therefore, an object of the present invention is to provide a welding power source apparatus that can obtain a stable output voltage without being affected by the output current when the output voltage is feedback controlled using the auxiliary voltage of the auxiliary winding of the transformer. .

上述した課題を解決するために、第1の発明は、直流電源回路からの直流電圧を高周波交流電圧に変換するインバータ回路と、1次巻線、2次巻線及び補助巻線を有し前記高周波交流電圧を負荷に適した電圧に変換する変圧器と、前記変圧器の2次巻線から出力される2次電圧を整流する2次整流回路と、前記2次整流回路から出力される2次整流電圧を平滑して負荷に供給する直流リアクトルと、前記変圧器の予め定めた漏れインダクタンス値と前記インバータ回路が導通しているときの前記変圧器の1次電流値及び1次電圧値に基づいてエネルギー伝達遅延時間を算出し、前記変圧器の補助巻線から出力される補助電圧を前記インバータ回路が導通した時点から前記エネルギー伝達遅延時間が経過したとき前記補助電圧の検出を開始し前記インバータ回路が遮断すると前記補助電圧の検出を停止させる補助演算制御回路と、前記検出した補助電圧を整流する補助電圧整流回路と、前記整流された前記補助電圧を平均値化してフィードバック制御信号として出力する補助電圧平均化回路と、前記フィードバック制御信号の値と予め定めた出力設定値との誤差に応じて前記インバータ回路の導通時間を制御する主制御回路と、を備えたことを特徴とする溶接電源装置である。 In order to solve the above-described problem, the first invention includes an inverter circuit that converts a DC voltage from a DC power supply circuit into a high-frequency AC voltage, a primary winding, a secondary winding, and an auxiliary winding. A transformer for converting a high-frequency AC voltage into a voltage suitable for a load, a secondary rectifier circuit for rectifying a secondary voltage output from a secondary winding of the transformer, and a second output from the secondary rectifier circuit A DC reactor that smoothes the secondary rectified voltage and supplies it to the load; a predetermined leakage inductance value of the transformer; and a primary current value and a primary voltage value of the transformer when the inverter circuit is conductive. Based on the calculation of the energy transfer delay time, the auxiliary voltage output from the auxiliary winding of the transformer starts detecting the auxiliary voltage when the energy transfer delay time elapses from the time when the inverter circuit is turned on. An auxiliary arithmetic control circuit that stops detection of the auxiliary voltage when the inverter circuit is cut off, an auxiliary voltage rectifier circuit that rectifies the detected auxiliary voltage, and averages the rectified auxiliary voltage and outputs it as a feedback control signal And an auxiliary voltage averaging circuit that performs a welding operation, and a main control circuit that controls a conduction time of the inverter circuit in accordance with an error between a value of the feedback control signal and a predetermined output setting value. It is a power supply device.

第1及び第2の発明は、変圧器の補助巻線から出力される補助電圧をインバータ回路が導通した時点から予め定めたエネルギー伝達遅延時間が経過すると補助電圧の検出を開始する。これによって、変圧器の2次巻線の出力電圧発生時点と補助巻線の補助電圧発生時点との差が小さくなり、この補助電圧を用いて溶接電源の出力電圧をフィードバック制御すると出力電圧の低下が抑制できるので、良好な溶接を得ることができる。   In the first and second inventions, detection of the auxiliary voltage is started when a predetermined energy transmission delay time elapses from the time when the inverter circuit conducts the auxiliary voltage output from the auxiliary winding of the transformer. As a result, the difference between the output voltage generation time of the secondary winding of the transformer and the auxiliary voltage generation time of the auxiliary winding is reduced, and if the output voltage of the welding power source is feedback controlled using this auxiliary voltage, the output voltage decreases. Therefore, good welding can be obtained.

本発明の実施の形態1に係る溶接電源装置の電気接続図である。It is an electrical connection figure of the welding power supply device concerning Embodiment 1 of the present invention. 図1に示す補助制御回路TCの詳細図である。FIG. 2 is a detailed view of an auxiliary control circuit TC shown in FIG. 実施の形態1の動作を説明する波形タイミング図である。FIG. 3 is a waveform timing chart for explaining the operation of the first embodiment. 実施の形態2に係る溶接電源装置の電気接続図である。FIG. 6 is an electrical connection diagram of a welding power source apparatus according to Embodiment 2. 図4に示す補助演算制御回路TPの詳細図である。FIG. 5 is a detailed diagram of an auxiliary calculation control circuit TP shown in FIG. 4. 実施の形態2の動作を説明する波形タイミング図である。FIG. 10 is a waveform timing chart for explaining the operation of the second embodiment. 実施の形態3に係る溶接電源装置の電気接続図である。FIG. 6 is an electrical connection diagram of a welding power source apparatus according to Embodiment 3. 従来技術の溶接電源装置の電気接続図である。It is an electrical connection figure of the welding power supply device of a prior art. 従来技術の溶接電源装置の動作を説明する波形タイミング図である。It is a waveform timing diagram explaining operation | movement of the welding power supply device of a prior art.

図1は、本発明の実施の形態1に係る溶接電源装置の電気接続図である。
同図において、図9に示す従来技術の溶接電源装置の電気接続図と同一符号の構成物は、同一動作を行なうので説明は省略し符号の相違する構成物についてのみ説明する。
FIG. 1 is an electrical connection diagram of a welding power source apparatus according to Embodiment 1 of the present invention.
In the figure, components having the same reference numerals as those in the electrical connection diagram of the conventional welding power source apparatus shown in FIG. 9 perform the same operations, and therefore, description thereof will be omitted and only components having different reference numerals will be described.

実施の形態1のフィードバック制御回路は、図1に示す補助スイッチング素子SW、補助整流回路DR3、補助電圧平均化回路VRC及び補助制御回路TCによって形成される。そして、補助スイッチング素子SWは、下記に示す補助制御信号Tcに応じて導通し補助巻線からの補助電圧を補助整流回路DR3に供給する。補助整流回路DR3は補助電圧を整流し補助整流電圧として出力する。続いて、補助電圧平均化回路VRCは補助整流電圧を平均値化してフィードバック制御信号Vrcとして出力する。   The feedback control circuit of the first embodiment is formed by the auxiliary switching element SW, the auxiliary rectifier circuit DR3, the auxiliary voltage averaging circuit VRC, and the auxiliary control circuit TC shown in FIG. The auxiliary switching element SW is turned on in response to the auxiliary control signal Tc shown below and supplies the auxiliary voltage from the auxiliary winding to the auxiliary rectifier circuit DR3. The auxiliary rectifier circuit DR3 rectifies the auxiliary voltage and outputs it as an auxiliary rectified voltage. Subsequently, the auxiliary voltage averaging circuit VRC averages the auxiliary rectified voltage and outputs it as a feedback control signal Vrc.

図2は、補助制御回路TCの詳細図を示し、オア論理回路OR、スイッチ遅延時限回路TB、反転回路IN及びアンド論理回路ANDによって形成され、まず、オア論理回路ORは第1の出力制御信号Sc1と第2の出力制御信号Sc2とのオア論理を行ってオア論理信号Orとして出力する。   FIG. 2 is a detailed diagram of the auxiliary control circuit TC, which is formed by an OR logic circuit OR, a switch delay time circuit TB, an inverting circuit IN, and an AND logic circuit AND. First, the OR logic circuit OR is a first output control signal. The OR logic of Sc1 and the second output control signal Sc2 is performed and output as an OR logic signal Or.

スイッチ遅延時限回路TBは、実験結果より、出力電流が25Aにときエネルギー伝達遅延時間0.05μsであるが、出力電流が400Aになると0.8μsまで長くなる。この結果に基づいて、例えば、エネルギー伝達遅延時間を0.6μsに設定し、オア論理信号OrがHighレベルになると、0.6μsの時間を有するスイッチ遅延時限信号Tbが出力する。そして、アンド論理回路ANDは、オア論理信号Orとスイッチ遅延時限信号Tbを反転した反転信号とのアンド論理を行って補助制御信号Tcとして出力する。   From the experimental results, the switch delay time circuit TB has an energy transfer delay time of 0.05 μs when the output current is 25 A, but increases to 0.8 μs when the output current is 400 A. Based on this result, for example, when the energy transfer delay time is set to 0.6 μs and the OR logic signal Or becomes the high level, the switch delay time signal Tb having a time of 0.6 μs is output. The AND logic circuit AND performs AND logic on the OR logic signal Or and the inverted signal obtained by inverting the switch delay time signal Tb, and outputs the result as the auxiliary control signal Tc.

図3は、実施の形態1の溶接電源装置の動作を説明する波形タイミング図であり、
同図(A)の波形は第1の出力制御信号Sc1を示し、同図(B)の波形は第2の出力制御信号Sc2を示す。同図(C)の波形は第1の出力制御信号Sc1と第2の出力制御信号Sc2とのオア論理を行ったオア論理号Orを示し、同図(D)の波形は補助整流電圧信号Dr3を示す。同図(E)の波形はフィードバック制御信号Vrcを示し、同図(F)の波形はスイッチ遅延時限信号Tbの波形を示す。同図(G)の波形は補助制御信号Tcを示し、同図(H)の波形は変圧器の2次巻線の2次電圧波形N2を示し、同図(I)の波形は変圧器の補助巻線の補助電圧波形N3を示し、同図(J)の波形は補助スイッチング素子の出力波形Vaを示す。以下、同図を参照して説明する。
FIG. 3 is a waveform timing chart for explaining the operation of the welding power supply device of the first embodiment.
The waveform in FIG. 5A shows the first output control signal Sc1, and the waveform in FIG. 4B shows the second output control signal Sc2. The waveform of FIG. 6C shows an OR logic signal Or obtained by performing an OR logic of the first output control signal Sc1 and the second output control signal Sc2, and the waveform of FIG. 4D shows the auxiliary rectified voltage signal Dr3. Indicates. The waveform of (E) in the figure shows the feedback control signal Vrc, and the waveform of (F) in the figure shows the waveform of the switch delay time signal Tb. The waveform in FIG. 10G shows the auxiliary control signal Tc, the waveform in FIG. 11H shows the secondary voltage waveform N2 of the secondary winding of the transformer, and the waveform in FIG. The auxiliary voltage waveform N3 of the auxiliary winding is shown, and the waveform (J) in the figure shows the output waveform Va of the auxiliary switching element. Hereinafter, a description will be given with reference to FIG.

図3に示す時刻t=t1において、図3(A)に示す第1の出力制御信号Sc1がHighレベルになると、インバータ回路を形成する第1スイッチング素子TR1及び第4スイッチング素子TR4が導通し、主変圧器INTの1次側に図示省略の高周波交流電圧が印加される。   At time t = t1 shown in FIG. 3, when the first output control signal Sc1 shown in FIG. 3A becomes a high level, the first switching element TR1 and the fourth switching element TR4 forming the inverter circuit are turned on, A high-frequency AC voltage (not shown) is applied to the primary side of the main transformer INT.

時刻t=t1において、図2に示すオア論理回路ORは、第1の出力制御信号Sc1と第2の出力制御信号Sc2とのオア論理を行ない、図3(C)に示すオア論理信号OrをHighレベルにする。スイッチ遅延時限回路TBは、同図(C)に示すオア論理信号OrがHighレベルになると、予め定めた時間T1のパルス幅有するスイッチ遅延時限信号Tbを出力する。   At time t = t1, the OR logic circuit OR shown in FIG. 2 performs the OR logic of the first output control signal Sc1 and the second output control signal Sc2, and outputs the OR logic signal Or shown in FIG. Set to High level. The switch delay time circuit TB outputs a switch delay time signal Tb having a pulse width of a predetermined time T1 when the OR logic signal Or shown in FIG.

図2に示すアンド論理回路ANDは、オア論理信号Orとスイッチ遅延時限信号Tbの反転信号とのアンド論理を行って図3(G)に示す補助制御信号Tcとして出力する。   The AND logic circuit AND shown in FIG. 2 performs AND logic on the OR logic signal Or and the inverted signal of the switch delay time signal Tb, and outputs the result as the auxiliary control signal Tc shown in FIG.

図1に示す補助スイッチング素子SWは、時刻t=t2において、補助制御信号TcがHighレベルになると導通し、図3(I)に示す補助巻線の補助電圧波形N3を補助整流回路DR3に供給する。このときスイッチ遅延時限信号Tbの間(時刻t=t1〜t2)、補助整流回路DR3に供給される電圧は略零になり、変圧器の2次巻線の出力電圧発生時点と同図(J)に示す補助スイッチング素子SWの出力波形Vaの発生時点との差が非常に小さくなり、更に、フライバック電圧も削除された補助スイッチング素子SWの出力波形Vaが補助整流回路DR3に供給される。   The auxiliary switching element SW shown in FIG. 1 becomes conductive when the auxiliary control signal Tc becomes High level at time t = t2, and supplies the auxiliary voltage waveform N3 of the auxiliary winding shown in FIG. 3 (I) to the auxiliary rectifier circuit DR3. To do. At this time, during the switch delay time signal Tb (time t = t1 to t2), the voltage supplied to the auxiliary rectifier circuit DR3 becomes substantially zero, the same as the time when the output voltage of the secondary winding of the transformer is generated (J The output waveform Va of the auxiliary switching element SW from which the output waveform Va of the auxiliary switching element SW shown in (3) is very small and the flyback voltage is also deleted is supplied to the auxiliary rectifier circuit DR3.

補助整流回路DR3は、図3(J)に示す補助スイッチング素子SWの出力波形Vaを整流して同図(D)に示す補助整流電圧信号Dr3を出力する。図1に示す補助電圧平均化回路VRCは補助整流電圧信号Dr3を平均値化し、同図(E)に示すフィードバック制御信号Vrcとして誤差増幅回路ERに供給する。   The auxiliary rectifier circuit DR3 rectifies the output waveform Va of the auxiliary switching element SW shown in FIG. 3J and outputs an auxiliary rectified voltage signal Dr3 shown in FIG. The auxiliary voltage averaging circuit VRC shown in FIG. 1 averages the auxiliary rectified voltage signal Dr3 and supplies it to the error amplifier circuit ER as the feedback control signal Vrc shown in FIG.

図3に示す時刻t=t3において、図3(A)に示す第1の出力制御信号Sc1がLowレベルになると、インバータ回路を形成する第1スイッチング素子TR1及び第4スイッチング素子TR4が遮断し、主変圧器INTの1次側に高周波交流電圧の供給が停止する。   At time t = t3 shown in FIG. 3, when the first output control signal Sc1 shown in FIG. 3A becomes a low level, the first switching element TR1 and the fourth switching element TR4 forming the inverter circuit are cut off, The supply of the high-frequency AC voltage to the primary side of the main transformer INT is stopped.

時刻t=t3において、図2に示すオア論理回路ORは、第1の出力制御信号Sc1と第2の出力制御信号Sc2とのオア論理を行ない、図3(C)に示すオア論理信号OrをLowレベルにする。スイッチ遅延時限回路TBは、同図(C)に示すオア論理信号OrがLowレベルになると動作を停止する。   At time t = t3, the OR logic circuit OR shown in FIG. 2 performs an OR logic on the first output control signal Sc1 and the second output control signal Sc2, and outputs an OR logic signal Or shown in FIG. Set to Low level. The switch delay time circuit TB stops its operation when the OR logic signal Or shown in FIG.

図2に示すアンド論理回路ANDは、オア論理信号Orとスイッチ遅延時限信号Tbの反転信号とのアンド論理を行ない図3(G)に示す補助制御信号TcがLowレベルになる。そして、補助スイッチング素子SWは、補助制御信号TcがLowレベルになると遮断し図3(I)に示す補助電圧波形N3を補助整流回路DR3に供給するのを停止する。   The AND logic circuit AND shown in FIG. 2 performs an AND logic of the OR logic signal Or and the inverted signal of the switch delay time signal Tb, and the auxiliary control signal Tc shown in FIG. Then, the auxiliary switching element SW is cut off when the auxiliary control signal Tc becomes Low level, and stops supplying the auxiliary voltage waveform N3 shown in FIG. 3I to the auxiliary rectifier circuit DR3.

図3に示す時刻t=t4において、図3(B)に示す第2の出力制御信号Sc2がHighレベルになると、インバータ回路を形成する第2スイッチング素子TR2及び第3スイッチング素子TR3が導通し、主変圧器INTの1次側に高周波交流電圧が印加される
At time t = t4 shown in FIG. 3, when the second output control signal Sc2 shown in FIG. 3B becomes a high level, the second switching element TR2 and the third switching element TR3 forming the inverter circuit are turned on, A high frequency alternating voltage is applied to the primary side of the main transformer INT.

時刻t=t4において、図2に示すオア論理回路ORは、第1の出力制御信号Sc1と第2の出力制御信号Sc2とのオア論理を行ない、図3(C)に示すオア論理信号OrをHighレベルにする。スイッチ遅延時限回路TBは、同図(C)に示すオア論理信号OrがHighレベルになると、再び予め定めた時間T1のパルス幅有するスイッチ遅延時限信号Tbを出力する。   At time t = t4, the OR logic circuit OR shown in FIG. 2 performs an OR logic between the first output control signal Sc1 and the second output control signal Sc2, and outputs an OR logic signal Or shown in FIG. Set to High level. The switch delay time circuit TB outputs the switch delay time signal Tb having a pulse width of a predetermined time T1 again when the OR logic signal Or shown in FIG.

図2に示すアンド論理回路ANDは、オア論理信号Orとスイッチ遅延時限信号Tbの反転信号とのアンド論理を行って図3(G)に示す補助制御信号Tcとして出力する。   The AND logic circuit AND shown in FIG. 2 performs AND logic on the OR logic signal Or and the inverted signal of the switch delay time signal Tb, and outputs the result as the auxiliary control signal Tc shown in FIG.

図1に示す補助スイッチング素子SWは、時刻t=t5において、補助制御信号TcがHighレベルになると導通し、図3(I)に示す補助巻線の補助電圧波形N3を補助整流回路DR3に供給する。このときスイッチ遅延時限信号Tbの間(時刻t=t4〜t5)、補助整流回路DR3に供給される電圧は略零になり、変圧器の2次巻線の出力電圧発生時点と同図(J)に示す補助スイッチング素子SWの出力波形Vaの発生時点との差が非常に小さくなり、更に、フライバック電圧も削除された補助スイッチング素子SWの出力波形Vaが補助整流回路DR3に供給される。   The auxiliary switching element SW shown in FIG. 1 conducts when the auxiliary control signal Tc becomes High level at time t = t5, and supplies the auxiliary voltage waveform N3 of the auxiliary winding shown in FIG. 3 (I) to the auxiliary rectifier circuit DR3. To do. At this time, during the switch delay time signal Tb (time t = t4 to t5), the voltage supplied to the auxiliary rectifier circuit DR3 becomes substantially zero, and the time when the output voltage of the secondary winding of the transformer is generated (J The output waveform Va of the auxiliary switching element SW from which the output waveform Va of the auxiliary switching element SW shown in (3) is very small and the flyback voltage is also deleted is supplied to the auxiliary rectifier circuit DR3.

補助整流回路DR3は、図3(J)に示す補助スイッチング素子SWの出力波形Vaを整流して同図(D)に示す補助整流電圧信号Dr3を出力する。図1に示す補助電圧平均化回路VRCは補助整流電圧信号Dr3を平均値化し、同図(E)に示すフィードバック制御信号Vrcとして誤差増幅回路ERに供給する。   The auxiliary rectifier circuit DR3 rectifies the output waveform Va of the auxiliary switching element SW shown in FIG. 3J and outputs an auxiliary rectified voltage signal Dr3 shown in FIG. The auxiliary voltage averaging circuit VRC shown in FIG. 1 averages the auxiliary rectified voltage signal Dr3 and supplies it to the error amplifier circuit ER as the feedback control signal Vrc shown in FIG.

図3に示す時刻t=t6において、図3(A)に示す第2の出力制御信号Sc2がLowレベルになると、インバータ回路を形成する第2スイッチング素子TR2及び第3スイッチング素子TR3が遮断し、主変圧器INTの1次側に高周波交流電圧の供給が停止する。   At time t = t6 shown in FIG. 3, when the second output control signal Sc2 shown in FIG. 3A becomes a low level, the second switching element TR2 and the third switching element TR3 forming the inverter circuit are cut off, The supply of the high-frequency AC voltage to the primary side of the main transformer INT is stopped.

時刻t=t6において、図2に示すオア論理回路ORは、第1の出力制御信号Sc1と第2の出力制御信号Sc2とのオア論理を行ない、図3(C)に示すオア論理信号OrをLowレベルにする。スイッチ遅延時限回路TBは、同図(C)に示すオア論理信号OrがLowレベルになると動作を停止する。   At time t = t6, the OR logic circuit OR shown in FIG. 2 performs an OR logic on the first output control signal Sc1 and the second output control signal Sc2, and outputs an OR logic signal Or shown in FIG. Set to Low level. The switch delay time circuit TB stops its operation when the OR logic signal Or shown in FIG.

図2に示すアンド論理回路ANDは、オア論理信号Orとスイッチ遅延時限信号Tbの反転信号とのアンド論理を行ない図3(G)に示す補助制御信号TcがLowレベルになる。そして、補助スイッチング素子SWは、補助制御信号TcがLowレベルになると遮断し図3(I)に示す補助電圧波形N3を補助整流回路DR3に供給するのを停止する。そして、以後は上記と同一動作を行なう。   The AND logic circuit AND shown in FIG. 2 performs an AND logic of the OR logic signal Or and the inverted signal of the switch delay time signal Tb, and the auxiliary control signal Tc shown in FIG. Then, the auxiliary switching element SW is cut off when the auxiliary control signal Tc becomes Low level, and stops supplying the auxiliary voltage waveform N3 shown in FIG. 3I to the auxiliary rectifier circuit DR3. Thereafter, the same operation as described above is performed.

上述より、図3(H)に示す変圧器の2次巻線の2次電圧波形N2の発生時点と、図3(J)に示す補助スイッチング素子の出力波形Vaの発生時点との差が小さくなるので、この発生時点との差が小さくなった補助電圧を用いてフィードバック制御を行なうと、溶接電圧の低下を可也抑制できる。   From the above, the difference between the generation time point of the secondary voltage waveform N2 of the secondary winding of the transformer shown in FIG. 3H and the generation time point of the output waveform Va of the auxiliary switching element shown in FIG. Therefore, if the feedback control is performed using the auxiliary voltage whose difference from the time of occurrence is small, a decrease in the welding voltage can be suppressed.

図4は、実施形態2に係る溶接電源装置の電気接続図である。同図において、図1、図2及び図9に示す溶接電源装置の電気接続図と同一符号の構成物は、同一動作を行なうので説明は省略し、符号の相違する構成物についてのみ説明する。   FIG. 4 is an electrical connection diagram of the welding power source apparatus according to the second embodiment. In the same figure, components having the same reference numerals as those in the electrical connection diagrams of the welding power source apparatus shown in FIGS. 1, 2 and 9 perform the same operations, and thus description thereof will be omitted.

図4に示す入力電流検出回路IDは、変圧器INTの1次電流を検出し1次電流検出信号Idとして出力し、入力電圧検出回路VIは、変圧器INTの1次電圧を検出し1次電圧検出信号Idとして出力する。   The input current detection circuit ID shown in FIG. 4 detects the primary current of the transformer INT and outputs it as a primary current detection signal Id, and the input voltage detection circuit VI detects the primary voltage of the transformer INT and detects the primary current. Output as voltage detection signal Id.

フィードバック制御回路は、図4に示す補助スイッチング素子SW、補助整流回路DR3、補助電圧平均化回路VRC及び補助演算制御回路TPよって形成される。そして、補助スイッチング素子SWは下記に示す補助演算制御信号Tpに応じて導通し、補助巻線からの補助電圧を補助整流回路DR3に供給する。補助整流回路DR3は補助電圧を整流し補助整流電圧として出力する。続いて、補助電圧平均化回路VRCは補助整流電圧を平均値化してフィードバック制御信号Vrcとして出力する。   The feedback control circuit is formed by the auxiliary switching element SW, the auxiliary rectifier circuit DR3, the auxiliary voltage averaging circuit VRC, and the auxiliary arithmetic control circuit TP shown in FIG. The auxiliary switching element SW is turned on in response to the auxiliary calculation control signal Tp shown below, and supplies the auxiliary voltage from the auxiliary winding to the auxiliary rectifier circuit DR3. The auxiliary rectifier circuit DR3 rectifies the auxiliary voltage and outputs it as an auxiliary rectified voltage. Subsequently, the auxiliary voltage averaging circuit VRC averages the auxiliary rectified voltage and outputs it as a feedback control signal Vrc.

図5は、補助演算制御回路TPの詳細図を示し、オア論理回路OR、スイッチ遅延演算時限回路TO、反転回路IN及びアンド論理回路ANDによって形成され、まず、オア論理回路ORは第1の出力制御信号Sc1と第2の出力制御信号Sc2とのオア論理を行ってオア論理信号Orとして出力する。   FIG. 5 is a detailed diagram of the auxiliary operation control circuit TP, which is formed by an OR logic circuit OR, a switch delay operation time limit circuit TO, an inverting circuit IN, and an AND logic circuit AND. First, the OR logic circuit OR has a first output. The OR logic of the control signal Sc1 and the second output control signal Sc2 is performed and output as an OR logic signal Or.

スイッチ遅延演算時限回路TOは、オア論理信号OrがHighレベルになると演算を開始し、予めさだめた変圧器INTの漏れインダクタンス値をLsとし、検出した変圧器INTの1次電流値IN1及び1次電圧値VN1に基づいて変圧器INTのエネルギー伝達遅延時間T2を
T2=(IN1×Ls)/VN1
のエネルギー伝達遅延近似式より求めて、スイッチ遅延演算時限信号Toとして出力する。アンド論理回路ANDは、オア論理信号Orとスイッチ遅延演算時限信号Toを反転した反転信号とのアンド論理を行って補助演算制御信号Tpとして出力する。
The switch delay calculation time limit circuit TO starts calculation when the OR logic signal Or becomes High level, sets the leakage inductance value of the transformer INT that has been preliminarily stored as Ls, and detects the primary current value IN1 and the primary current of the detected transformer INT. Based on the voltage value VN1, the energy transfer delay time T2 of the transformer INT is calculated.
T2 = (IN1 × Ls) / VN1
And is output as a switch delay calculation time limit signal To. The AND logic circuit AND performs AND logic on the OR logic signal Or and the inverted signal obtained by inverting the switch delay operation time limit signal To and outputs the result as the auxiliary operation control signal Tp.

図6は、実施形態2の溶接電源装置の動作を説明する波形タイミング図であり、
同図(A)の波形は第1の出力制御信号Sc1を示し、同図(B)の波形は第2の出力制御信号Sc2を示す。同図(C)の波形は第1の出力制御信号Sc1と第2の出力制御信号Sc2とのオア論理を行ったオア論理号Orを示し、同図(D)の波形は1次電流検出信号を示す。同図(D)の波形は1次電流検出信号Idを示し、同図(E)の波形は1次電圧検出信号Vdを示し、同図(F)の波形はフィードバック制御信号Vrcを示し、同図(E)の波形はスイッチ遅延演算時限信号Toの波形を示す。同図(G)の波形は補助演算制御信号Tpを示し、同図(I)の波形は変圧器の2次巻線の2次電圧波形N2を示し、同図(J)の波形は変圧器の補助巻線の補助電圧波形N3を示し、同図(K)の波形は補助スイッチング素子の出力波形Vaを示す。以下、同図を参照して説明する。
FIG. 6 is a waveform timing chart for explaining the operation of the welding power supply device of the second embodiment.
The waveform in FIG. 5A shows the first output control signal Sc1, and the waveform in FIG. 4B shows the second output control signal Sc2. The waveform of FIG. 6C shows an OR logic Or obtained by performing OR logic of the first output control signal Sc1 and the second output control signal Sc2, and the waveform of FIG. 4D shows the primary current detection signal. Indicates. The waveform in FIG. 4D shows the primary current detection signal Id, the waveform in FIG. 1E shows the primary voltage detection signal Vd, the waveform in FIG. 1F shows the feedback control signal Vrc, The waveform of FIG. (E) shows the waveform of the switch delay calculation time limit signal To. The waveform in FIG. 10G shows the auxiliary calculation control signal Tp, the waveform in FIG. 10I shows the secondary voltage waveform N2 of the secondary winding of the transformer, and the waveform in FIG. The auxiliary voltage waveform N3 of the auxiliary winding is shown, and the waveform of FIG. 4K shows the output waveform Va of the auxiliary switching element. Hereinafter, a description will be given with reference to FIG.

図3に示す時刻t=t1において、図6(A)に示す第1の出力制御信号Sc1がHighレベルになると、インバータ回路を形成する第1スイッチング素子TR1及び第4スイッチング素子TR4が導通し、主変圧器INTの1次側に図示省略の高周波交流電圧が印加される。   At time t = t1 shown in FIG. 3, when the first output control signal Sc1 shown in FIG. 6A is at a high level, the first switching element TR1 and the fourth switching element TR4 forming the inverter circuit are turned on, A high-frequency AC voltage (not shown) is applied to the primary side of the main transformer INT.

スイッチ遅延演算時限回路TOは、オア論理信号OrがHighレベルになると演算を開始し、予めさだめた変圧器INTの漏れインダクタンス値をLsとし、検出した変圧器INTの1次電流値IN1及び1次電圧値VN1に基づいて変圧器INTのエネルギー伝達遅延時間T2を
T2=(IN1×Ls)/VN1
のエネルギー伝達遅延近似式より求めて、図6(G)に示すパルス幅T2を有するスイッチ遅延演算時限信号Toとして出力する。そして、アンド論理回路ANDは、オア論理信号Orとスイッチ遅延演算時限信号Toを反転した反転信号とのアンド論理を行って図6(H)に示す補助演算制御信号Tpとして出力する。
The switch delay calculation time limit circuit TO starts calculation when the OR logic signal Or becomes High level, sets the leakage inductance value of the transformer INT that has been preliminarily stored as Ls, and detects the primary current value IN1 and the primary current of the detected transformer INT. Based on the voltage value VN1, the energy transfer delay time T2 of the transformer INT is calculated.
T2 = (IN1 × Ls) / VN1
Is obtained as a switch delay calculation time limit signal To having a pulse width T2 shown in FIG. 6 (G). Then, the AND logic circuit AND performs AND logic on the OR logic signal Or and the inverted signal obtained by inverting the switch delay calculation time limit signal To and outputs the result as the auxiliary calculation control signal Tp shown in FIG.

図1に示す補助スイッチング素子SWは、時刻t=t2において、補助演算制御信号TpがHighレベルになると導通し、図6(J)に示す補助巻線の補助電圧波形N3を補助整流回路DR3に供給する。このときスイッチ遅延演算時限信号Toの間(時刻t=t1〜t2)、補助整流回路DR3に供給される電圧は略零になり、変圧器の2次巻線の出力電圧発生時点と同図(k)に示す補助スイッチング素子SWの出力波形Vaの発生時点との差が略零になると共にフライバック電圧も削除された補助スイッチング素子SWの出力波形Vaが補助整流回路DR3に供給される。   The auxiliary switching element SW shown in FIG. 1 becomes conductive when the auxiliary calculation control signal Tp becomes High level at time t = t2, and the auxiliary voltage waveform N3 of the auxiliary winding shown in FIG. 6 (J) is supplied to the auxiliary rectifier circuit DR3. Supply. At this time, during the switch delay calculation time limit signal To (time t = t1 to t2), the voltage supplied to the auxiliary rectifier circuit DR3 becomes substantially zero, which is the same as the time when the output voltage of the secondary winding of the transformer is generated ( The output waveform Va of the auxiliary switching element SW in which the difference from the generation time point of the output waveform Va of the auxiliary switching element SW shown in k) becomes substantially zero and the flyback voltage is deleted is supplied to the auxiliary rectifier circuit DR3.

補助整流回路DR3は、図3(K)に示す補助スイッチング素子SWの出力波形Vaを整流して補助電圧平均化回路VRCに供給する。補助電圧平均化回路VRCは補助整流電圧信号を平均値化し、同図(F)に示すフィードバック制御信号Vrcとして誤差増幅回路ERに供給する。   The auxiliary rectifier circuit DR3 rectifies the output waveform Va of the auxiliary switching element SW shown in FIG. 3K and supplies it to the auxiliary voltage averaging circuit VRC. The auxiliary voltage averaging circuit VRC averages the auxiliary rectified voltage signal and supplies it to the error amplifier circuit ER as the feedback control signal Vrc shown in FIG.

図3に示す時刻t=t3において、図6(A)に示す第1の出力制御信号Sc1がLowレベルになると、インバータ回路を形成する第1スイッチング素子TR1及び第4スイッチング素子TR4が遮断し、主変圧器INTの1次側に高周波交流電圧の供給が停止する。   At time t = t3 shown in FIG. 3, when the first output control signal Sc1 shown in FIG. 6A becomes a low level, the first switching element TR1 and the fourth switching element TR4 forming the inverter circuit are cut off, The supply of the high-frequency AC voltage to the primary side of the main transformer INT is stopped.

時刻t=t3において、図5に示すオア論理回路ORは、第1の出力制御信号Sc1と第2の出力制御信号Sc2とのオア論理を行ない、図3(C)に示すオア論理信号OrをLowレベルにする。スイッチ遅延演算時限回路TOは、同図(C)に示すオア論理信号OrがLowレベルになると動作を停止する。そして、時刻t=t4以後は上記と同一動作を行なう。   At time t = t3, the OR logic circuit OR shown in FIG. 5 performs the OR logic of the first output control signal Sc1 and the second output control signal Sc2, and outputs the OR logic signal Or shown in FIG. Set to Low level. The switch delay calculation time limit circuit TO stops its operation when the OR logic signal Or shown in FIG. Then, after time t = t4, the same operation as described above is performed.

上記より、図6(I)に示す変圧器の2次巻線の2次電圧波形N2の発生時点と、図6(K)に示す補助スイッチング素子の出力波形Vaの発生時点との差が略零になり、この補正された補助巻線の補助電圧を用いてフィードバック制御を行なうと、溶接電圧の低下小電流領域から大電流領域の広い範囲で抑制でき、出力電圧を所望の値に精度の良く保つことができる。   From the above, the difference between the generation time point of the secondary voltage waveform N2 of the secondary winding of the transformer shown in FIG. 6 (I) and the generation time point of the output waveform Va of the auxiliary switching element shown in FIG. When the feedback control is performed using the corrected auxiliary voltage of the auxiliary winding, the welding voltage can be reduced over a wide range from a small current region to a large current region, and the output voltage can be accurately adjusted to a desired value. Can keep well.

上述の実施形態2では、エネルギー伝達遅延時間T2を検出した変圧器INTの1次電流値IN1及び1次電圧値VN1に基づいて T2=(IN1×Ls)/VN1 のエネルギー伝達遅延近似式より求めているが、1次電流値又は1次電圧値のどちらか一方を予め定めた値にしてエネルギー伝達遅延時間を求めてもよい。   In the above-described second embodiment, the energy transfer delay time T2 is detected from the primary current value IN1 and the primary voltage value VN1 of the transformer INT, which is obtained from the energy transfer delay approximation formula of T2 = (IN1 × Ls) / VN1. However, the energy transfer delay time may be obtained by setting either the primary current value or the primary voltage value to a predetermined value.

図7は、実施形態3に係る溶接電源装置の電気接続図である。同図において、図4、図5及び図9に示す溶接電源装置の電気接続図と同一符号の構成物は、同一動作を行なうので説明は省略し、符号の相違する構成物についてのみ説明する。   FIG. 7 is an electrical connection diagram of the welding power source apparatus according to the third embodiment. In the figure, components having the same reference numerals as those in the electrical connection diagrams of the welding power source apparatus shown in FIGS. 4, 5, and 9 perform the same operations, and thus description thereof will be omitted, and only components having different reference numerals will be described.

図7に示す出力電流検出回路ODは、出力電流を検出し出力電流検出信号Odとして出力する。   The output current detection circuit OD shown in FIG. 7 detects the output current and outputs it as an output current detection signal Od.

1次電流・電圧換算回路OIは、出力電流検出信号Odの値から変圧器INTの巻線比に応じて1次電流IN1を換算すると共に補助電圧平均化信号Vrcの値から変圧器INTの巻線比に応じて1次電圧VN1も換算する。   The primary current / voltage conversion circuit OI converts the primary current IN1 from the value of the output current detection signal Od according to the winding ratio of the transformer INT, and turns the winding of the transformer INT from the value of the auxiliary voltage averaging signal Vrc. The primary voltage VN1 is also converted according to the line ratio.

スイッチ遅延演算時限回路TOは、オア論理信号OrがHighレベルになると演算を開始し、予めさだめた変圧器INTの漏れインダクタンス値をLsとし、検出した変圧器INTの1次電流値IN1及び1次電圧値VN1に基づいて変圧器INTのエネルギー伝達遅延時間T2を
T2=(IN1×Ls)/VN1
のエネルギー伝達遅延近似式より求めて、スイッチ遅延演算時限信号Toとして出力する。
アンド論理回路ANDは、オア論理信号Orとスイッチ遅延演算時限信号Toを反転した反転信号とのアンド論理を行って補助演算制御信号Tpとして出力する。
そして、以後は実施の形態2と同一動作を行なうので動作説明は省略する。
The switch delay calculation time limit circuit TO starts calculation when the OR logic signal Or becomes High level, sets the leakage inductance value of the transformer INT that has been preliminarily stored as Ls, and detects the primary current value IN1 and the primary current of the detected transformer INT. Based on the voltage value VN1, the energy transfer delay time T2 of the transformer INT is calculated.
T2 = (IN1 × Ls) / VN1
And is output as a switch delay calculation time limit signal To.
The AND logic circuit AND performs AND logic on the OR logic signal Or and the inverted signal obtained by inverting the switch delay operation time limit signal To and outputs the result as the auxiliary operation control signal Tp.
Thereafter, since the same operation as that of the second embodiment is performed, the description of the operation is omitted.

AND アンド論理回路
C1 平滑コンデンサー
DCL 直流リアクトル
DR1 1次整流回路
DR2 2次整流回路
DR3 補助整流回路
ER 誤差増幅回路
Er 誤差増幅信号
ID 入力電流検出回路
Id 入力電流検出信号
IN 反転回路
INT 主変圧器
M 被加工物
OD 出力電流検出回路
Od 出力電流検出信号
OI 1次電流・電圧換算回路
OR オア論理回路
Or オア論理信号
SC 主制御回路
Sc1 第1の出力制御信号
Sc2 第2の出力制御信号
SD インバータ駆動回路
SW 補助スイッチング素子
Sw 補助スイッチ出力信号
TC 補助制御回路
Tc 補助制御信号
TB スイッチ遅延時限回路
Tb スイッチ遅延時限信号
TO スイッチ遅延演算時限回路
To スイッチ遅延演算時限信号、
TP 補助演算制御回路
Tp 補助演算制御信号
TH トーチ
TS 起動スイッチ
Ts 起動信号
TR1 第1スイッチング素子
TR2 第2スイッチング素子
TR3 第3スイッチング素子
TR4 第4スイッチング素子
Tr1 第1スイッチング素子駆動信号
Tr2 第2スイッチング素子駆動信号
Tr3 第3スイッチング素子駆動信号
Tr4 第4スイッチング素子駆動信号
VR 出力電圧設定回路
Vr 出力電圧設定信号
VRC 補助電圧平均化回路
Vrc フィードバック制御信号

AND AND logic circuit C1 smoothing capacitor DCL DC reactor DR1 primary rectifier circuit DR2 secondary rectifier circuit DR3 auxiliary rectifier circuit ER error amplifier circuit Er error amplifier signal ID input current detection circuit Id input current detection signal IN inverter circuit INT main transformer M Workpiece OD Output current detection circuit Od Output current detection signal OI Primary current / voltage conversion circuit OR OR logic circuit Or OR logic signal SC main control circuit Sc1 first output control signal Sc2 second output control signal SD inverter drive Circuit SW Auxiliary switching element Sw Auxiliary switch output signal TC Auxiliary control circuit Tc Auxiliary control signal TB Switch delay time circuit Tb Switch delay time signal TO Switch delay operation time circuit To Switch delay operation time signal
TP Auxiliary calculation control circuit Tp Auxiliary calculation control signal TH Torch TS Start switch Ts Start signal TR1 First switching element TR2 Second switching element TR3 Third switching element TR4 Fourth switching element Tr1 First switching element drive signal Tr2 Second switching element Drive signal Tr3 Third switching element drive signal Tr4 Fourth switching element drive signal VR Output voltage setting circuit Vr Output voltage setting signal VRC Auxiliary voltage averaging circuit Vrc Feedback control signal

Claims (1)

直流電源回路からの直流電圧を高周波交流電圧に変換するインバータ回路と、1次巻線、2次巻線及び補助巻線を有し前記高周波交流電圧を負荷に適した電圧に変換する変圧器と、前記変圧器の2次巻線から出力される2次電圧を整流する2次整流回路と、前記2次整流回路から出力される2次整流電圧を平滑して負荷に供給する直流リアクトルと、前記変圧器の予め定めた漏れインダクタンス値と前記インバータ回路が導通しているときの前記変圧器の1次電流値及び1次電圧値に基づいてエネルギー伝達遅延時間を算出し、前記変圧器の補助巻線から出力される補助電圧を前記インバータ回路が導通した時点から前記エネルギー伝達遅延時間が経過したとき前記補助電圧の検出を開始し前記インバータ回路が遮断すると前記補助電圧の検出を停止させる補助演算制御回路と、前記検出した補助電圧を整流する補助電圧整流回路と、前記整流された前記補助電圧を平均値化してフィードバック制御信号として出力する補助電圧平均化回路と、前記フィードバック制御信号の値と予め定めた出力設定値との誤差に応じて前記インバータ回路の導通時間を制御する主制御回路と、を備えたことを特徴とする溶接電源装置。 An inverter circuit for converting a DC voltage from a DC power supply circuit into a high-frequency AC voltage, a transformer having a primary winding, a secondary winding, and an auxiliary winding and converting the high-frequency AC voltage into a voltage suitable for a load; A secondary rectifier circuit that rectifies the secondary voltage output from the secondary winding of the transformer, and a DC reactor that smoothes the secondary rectified voltage output from the secondary rectifier circuit and supplies it to the load, An energy transfer delay time is calculated based on a predetermined leakage inductance value of the transformer and a primary current value and a primary voltage value of the transformer when the inverter circuit is conducting, and The auxiliary voltage output from the winding starts detecting the auxiliary voltage when the energy transmission delay time elapses from the time when the inverter circuit is turned on, and detects the auxiliary voltage when the inverter circuit is cut off. An auxiliary arithmetic control circuit to stop, the auxiliary voltage rectifier circuit for rectifying the detected auxiliary voltage, the auxiliary voltage averaging circuit for outputting the rectified auxiliary voltage and the average value as a feedback control signal, the feedback A welding power supply apparatus comprising: a main control circuit that controls a conduction time of the inverter circuit in accordance with an error between a value of the control signal and a predetermined output setting value.
JP2009120458A 2009-05-19 2009-05-19 Welding power supply Active JP5429791B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009120458A JP5429791B2 (en) 2009-05-19 2009-05-19 Welding power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009120458A JP5429791B2 (en) 2009-05-19 2009-05-19 Welding power supply

Publications (2)

Publication Number Publication Date
JP2010269314A JP2010269314A (en) 2010-12-02
JP5429791B2 true JP5429791B2 (en) 2014-02-26

Family

ID=43417780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009120458A Active JP5429791B2 (en) 2009-05-19 2009-05-19 Welding power supply

Country Status (1)

Country Link
JP (1) JP5429791B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102126067A (en) * 2011-03-28 2011-07-20 无锡市南方电器制造有限公司 Arc initiating device of TIG and plasma cutter
JP5807667B2 (en) * 2013-11-19 2015-11-10 トヨタ自動車株式会社 Power conversion apparatus and power correction method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61216859A (en) * 1985-03-20 1986-09-26 Hitachi Seiko Ltd Power source for arc welding
JP3588178B2 (en) * 1995-11-24 2004-11-10 株式会社ダイヘン Power supply for welding
JP4234691B2 (en) * 2005-03-29 2009-03-04 株式会社東芝 Switching power supply

Also Published As

Publication number Publication date
JP2010269314A (en) 2010-12-02

Similar Documents

Publication Publication Date Title
JP5690654B2 (en) DC power supply
JP5110189B2 (en) Inverter control device
JP2008048485A (en) Dc/ac converter and its overcurrent protedction method
EP2595299A2 (en) Arc machining power supply for operation with 200 or 400 V input
JP2009100557A (en) Power supply system and switching method therefor
JP5000224B2 (en) Power supply for welding
JP6161998B2 (en) Power supply device and power supply device for arc machining
JP5429791B2 (en) Welding power supply
JP2006280120A (en) Inverter power supply unit
JP5033596B2 (en) Power supply device and power supply device for arc machining
JP2007228663A (en) Power supply device
JP2006050760A (en) Switching power supply circuit and control method therefor
JP5169679B2 (en) Resonant power converter
JP2008048484A (en) Driving method of dc/ac converter
JP2010284709A (en) Power source device
JP2014220876A (en) Electronic transformer
JP3629226B2 (en) Switching power supply
JP5968615B2 (en) Power supply device and power supply device for arc machining
JP4805076B2 (en) Arc machining power supply
JP2008092786A (en) Electric power converter
JP2011041387A (en) Dc-dc conversion circuit
JP2012095449A (en) Switching power supply
JP5039458B2 (en) Power supply device and power supply device for arc machining
JP6084436B2 (en) Arc machining power supply
JP5165454B2 (en) Power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5429791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250