JP2010283082A - Solid-state imaging apparatus, electronic equipment, and method of manufacturing solid-state imaging apparatus - Google Patents

Solid-state imaging apparatus, electronic equipment, and method of manufacturing solid-state imaging apparatus Download PDF

Info

Publication number
JP2010283082A
JP2010283082A JP2009134329A JP2009134329A JP2010283082A JP 2010283082 A JP2010283082 A JP 2010283082A JP 2009134329 A JP2009134329 A JP 2009134329A JP 2009134329 A JP2009134329 A JP 2009134329A JP 2010283082 A JP2010283082 A JP 2010283082A
Authority
JP
Japan
Prior art keywords
lens
solid
state imaging
imaging device
microlens
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009134329A
Other languages
Japanese (ja)
Inventor
John Rennie
ジョン レニー
Susumu Inoue
晋 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009134329A priority Critical patent/JP2010283082A/en
Publication of JP2010283082A publication Critical patent/JP2010283082A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To increase the storage amount of signal charges by increasing the light reception amount of light of a photodiode. <P>SOLUTION: The photodiode is formed in a semiconductor substrate, and a pn junction includes a part extending in a direction inclined to the depth direction of the semiconductor substrate and a part extending to below at least one of a plurality of pixel transistors formed on the semiconductor substrate. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は固体撮像装置、電子機器および固体撮像装置の製造方法に関する。   The present invention relates to a solid-state imaging device, an electronic apparatus, and a method for manufacturing the solid-state imaging device.

デジタルビデオカメラ、デジタルスチルカメラなどの電子機器は、固体撮像装置を含む。例えば、固体撮像装置として、CMOS(Complementary Metal Oxicide Semiconductor)型イメージセンサを含む。また、固体撮像装置として、CCD(Charge Coupled Device)型イメージセンサを含む。   Electronic devices such as digital video cameras and digital still cameras include solid-state imaging devices. For example, a CMOS (Complementary Metal Oxide Semiconductor) type image sensor is included as a solid-state imaging device. The solid-state imaging device includes a CCD (Charge Coupled Device) type image sensor.

固体撮像装置においては、複数の画素が形成されている撮像領域が、半導体基板の面に設けられている。この撮像領域においては、光電変換素子が、その複数の画素に対応するように、複数、形成されている。光電変換素子は、被写体像による光を受光し、その受光した光を光電変換することによって信号電荷を生成する。例えば、フォトダイオードが、この光電変換素子として形成されている。   In a solid-state imaging device, an imaging region in which a plurality of pixels are formed is provided on the surface of a semiconductor substrate. In this imaging region, a plurality of photoelectric conversion elements are formed so as to correspond to the plurality of pixels. The photoelectric conversion element receives light from the subject image, and generates signal charges by photoelectrically converting the received light. For example, a photodiode is formed as this photoelectric conversion element.

このフォトダイオードでは、pn接合部において、光を受光し光電変換することによって、信号電荷を生成し、その信号電荷を蓄積する。   In this photodiode, light is received and photoelectrically converted at the pn junction to generate signal charges and store the signal charges.

上記の固体撮像装置は、たとえば、フォトダイオードの上方にカラーフィルタと凸型のオンチップレンズが形成されている。入射光は、オンチップレンズを透過して集光され、カラーフィルタで特定の波長帯に分光されてフォトダイオードへ入射する。たとえば、カラーフィルタは、3原色(RGB)のフィルタ層を含み、赤・青・緑のそれぞれの光に分光する。そして、フォトダイオードのpn接合部において、光を受光し、光電変換することによって、信号電荷を生成する。   In the solid-state imaging device, for example, a color filter and a convex on-chip lens are formed above a photodiode. Incident light passes through an on-chip lens and is collected, and is split into a specific wavelength band by a color filter and enters a photodiode. For example, the color filter includes filter layers of three primary colors (RGB) and separates light into red, blue, and green light. Then, at the pn junction of the photodiode, light is received and subjected to photoelectric conversion to generate signal charges.

また、上記の固体撮像装置においては、半導体基板とカラーフィルタとの間に凸型の層内レンズを設けることが提案されている。層内レンズでは、オンチップレンズで集光させた光を再度フォトダイオードへ集光させている。これは、様々な入射角で入射する入射光に対し、電荷転送電極や配線などの障害物や、隣接するフォトダイオードを分離する素子分離領域を避けて、入射光をフォトダイオード中央付近へ効率よく導くためである。これにより、光電変換の効率を上げることができる(例えば、特許文献1参照)。   In the solid-state imaging device, it has been proposed to provide a convex inner lens between the semiconductor substrate and the color filter. In the in-layer lens, the light condensed by the on-chip lens is condensed again on the photodiode. For incident light incident at various incident angles, it avoids obstructions such as charge transfer electrodes and wiring, and element isolation regions that separate adjacent photodiodes, and efficiently transmits incident light near the center of the photodiode. It is for guiding. Thereby, the efficiency of photoelectric conversion can be raised (for example, refer patent document 1).

また、受光感度を高めるために、電荷転送電極や配線層などの障害物が形成されていない裏面から光を受光する裏面照射型の固体撮像装置が提案されている(例えば、特許文献2参照)。   In order to increase the light receiving sensitivity, a backside illumination type solid-state imaging device that receives light from the backside on which no obstacles such as charge transfer electrodes and wiring layers are formed has been proposed (see, for example, Patent Document 2). .

上記の裏面照射型の固体撮像装置では、マイクロレンズからフォトダイオードの間に配線層などの障害物が無いため、平坦化膜の膜厚が薄く、マイクロレンズとフォトダイオードとの間の距離が近い。従って、入射光をフォトダイオードの中央付近の位置に効率よく集光させるためには、裏面から入射された光を大きく曲げる必要がある。そのため、オンチップレンズを、より大きく膨らませた形状で形成している。   In the above-described back-illuminated solid-state imaging device, since there is no obstacle such as a wiring layer between the microlens and the photodiode, the planarization film is thin and the distance between the microlens and the photodiode is short. . Therefore, in order to efficiently collect the incident light at a position near the center of the photodiode, it is necessary to bend the light incident from the back surface. Therefore, the on-chip lens is formed in a shape that is more greatly expanded.

また、カラーフィルタの重ね合わせ部分などに入ることにより分光が不完全な光が入射した場合、配線層などの障害物がないためそのままフォトダイオードに入射し、混色などの原因となる場合がある。そのためオンチップレンズ境界の無効領域は、極力小さく抑えるようなレンズ形状としている。   In addition, when light with incomplete spectrum is incident due to entering the overlapping portion of the color filter or the like, there is no obstacle such as a wiring layer, so that it enters the photodiode as it is, which may cause color mixing. For this reason, the ineffective region at the boundary of the on-chip lens has a lens shape that is suppressed as much as possible.

特開2007−189021号公報JP 2007-189021 A 特開2003−31785号公報JP 2003-31785 A

しかしながら、オンチップレンズの形状を改良して入射光を曲げるのにも限界があり、半球以上に加工することは、困難である。
そのため、入射光をフォトダイオードの中央付近に効率よく集光させることが難しい場合がある。
However, there is a limit to bending the incident light by improving the shape of the on-chip lens, and it is difficult to process the hemisphere or more.
Therefore, it may be difficult to efficiently collect incident light near the center of the photodiode.

また、入射光を大きく曲げすぎると、隣接画素へ直接入射したり、シリコン基板中へ入ってから光電変換するまでに直進する距離(吸収深さ)の影響によって隣接画素内や素子分離領域で光電変換するなど、混色の原因となる場合がある。   In addition, if the incident light is bent too much, it is directly incident on the adjacent pixel, or it is photoelectrically generated in the adjacent pixel or in the element isolation region due to the influence of the distance (absorption depth) that goes straight from the time when it enters the silicon substrate to photoelectric conversion. It may cause color mixing such as conversion.

よって、撮像画像の画像品質が低下する場合がある。   Therefore, the image quality of the captured image may be deteriorated.

したがって、本発明は、撮像画像の画像品質を向上可能である固体撮像装置、電子機器、および、その製造方法を提供する。   Therefore, the present invention provides a solid-state imaging device, an electronic device, and a manufacturing method thereof that can improve the image quality of a captured image.

本発明の固体撮像装置は、入射光を受光面で受光する光電変換部が基板の撮像面に設けられている画素と、前記光電変換部の上方に設けられており、前記入射光を前記受光面へ集光するマイクロレンズとを具備し、前記画素は、前記撮像面に複数が配列されており、前記マイクロレンズは、前記複数の画素のそれぞれに対応して複数が配列されている第1マイクロレンズと、前記第1マイクロレンズの上方にて前記複数の画素のそれぞれに対応して複数が配列されており、前記第1マイクロレンズと異なる屈折率の材料で形成されている第2マイクロレンズとを有し、前記第1マイクロレンズおよび前記第2マイクロレンズは、当該複数の第1マイクロレンズにて隣接して並ぶ第1マイクロレンズの間の境界部分が、前記撮像面の上方において隣接して並ぶ第2マイクロレンズの間の境界部分以外の部分に設けられている。   In the solid-state imaging device according to the present invention, a photoelectric conversion unit that receives incident light at a light receiving surface is provided above a pixel provided on an imaging surface of a substrate, and the photoelectric conversion unit, and the incident light is received by the light receiving unit. A plurality of microlenses arranged on the imaging surface, and a plurality of microlenses are arranged corresponding to each of the plurality of pixels. A plurality of microlenses and a second microlens arranged above the first microlens and corresponding to each of the plurality of pixels and made of a material having a refractive index different from that of the first microlens. In the first microlens and the second microlens, a boundary portion between the first microlenses arranged adjacent to each other in the plurality of first microlenses is located above the imaging surface. It is provided in a portion other than the boundary portion between the second micro lens arranged adjacently.

本発明においては、複数の光電変換部の上方にて、複数の画素のそれぞれに対応して、第1マイクロレンズが設けられている。そして、第1マイクロレンズの上方にて、複数の画素それぞれに対応して、第1マイクロレンズと異なる屈折率の材料で形成されている第2マイクロレンズが設けられている。そして、隣接して並ぶ第1マイクロレンズの間の境界部分が、撮像面の上方において隣接して並ぶ第2マイクロレンズの間の境界部分以外の部分に設けられている。これにより、固体撮像装置において、入射した光をフォトダイオードの中央付近に集光させることができる。   In the present invention, a first microlens is provided above each of the plurality of photoelectric conversion units, corresponding to each of the plurality of pixels. A second microlens formed of a material having a refractive index different from that of the first microlens is provided above the first microlens so as to correspond to each of the plurality of pixels. And the boundary part between the 1st microlenses arranged adjacently is provided in parts other than the boundary part between the 2nd microlenses arranged adjacently above the image pick-up surface. Thereby, in the solid-state imaging device, incident light can be condensed near the center of the photodiode.

本発明の電子機器は、光を集光するレンズと、前記レンズにより集光された光を光電変換することによって、信号電荷を生成して、ローデータを出力する固体撮像装置とを有し、前記固体撮像装置は、入射光を受光面で受光する光電変換部が基板の撮像面に設けられている画素と、前記光電変換部の上方に設けられており、前記入射光を前記受光面へ集光するレンズとを具備し、前記画素は、前記撮像面に複数が配列されており、前記レンズは、前記複数の画素のそれぞれに対応して複数が配列されている第1マイクロレンズと、前記第1マイクロレンズの上方にて前記複数の画素のそれぞれに対応して複数が配列されており、前記第1マイクロレンズと異なる屈折率の材料で形成されている第2マイクロレンズとを有し、前記第1マイクロレンズおよび前記第2マイクロレンズは、当該複数の第1マイクロレンズにて隣接して並ぶ第1マイクロレンズの間の境界部分が、前記撮像面の上方において隣接して並ぶ第2マイクロレンズの間の境界部分以外の部分に設けられている。   The electronic apparatus of the present invention includes a lens that collects light, and a solid-state imaging device that generates signal charges by photoelectrically converting the light collected by the lens and outputs raw data. In the solid-state imaging device, a photoelectric conversion unit that receives incident light on a light receiving surface is provided above a pixel provided on the imaging surface of a substrate and the photoelectric conversion unit, and the incident light is transmitted to the light receiving surface. A first condensing lens, and a plurality of the pixels are arranged on the imaging surface, and a plurality of the lenses are arranged corresponding to each of the plurality of pixels; A plurality of pixels arranged in correspondence with each of the plurality of pixels above the first microlens, and a second microlens formed of a material having a refractive index different from that of the first microlens. The first micro And a second microlens between the second microlenses where the boundary portion between the first microlenses arranged adjacent to each other in the plurality of first microlenses is adjacent to the upper side of the imaging surface. It is provided in parts other than the boundary part.

本発明の固体撮像装置の製造方法は、基板の撮像面に複数が配列されている複数の画素のそれぞれに対応して、複数が配列されるように第1マイクロレンズを形成する第1マイクロレンズ形成工程と、前記第1マイクロレンズの上方に前記複数の画素のそれぞれに対応して、複数が配列されるように、前記複数の第1マイクロレンズと異なる屈折率の材料で第2マイクロレンズを形成する第2マイクロレンズ形成工程とを有し、前記第2マイクロレンズ形成工程においては、前記第2マイクロレンズが当該複数の第2マイクロレンズにて隣接して並ぶ第2マイクロレンズの間の境界部分が、前記撮像面の上方において隣接して並ぶ第1マイクロレンズのレンズ間の境界部分以外の部分に設けられている。   In the method for manufacturing a solid-state imaging device according to the present invention, the first microlens forms the first microlens so as to be arranged in correspondence with each of the plurality of pixels arranged on the imaging surface of the substrate. Forming a second microlens with a material having a refractive index different from that of the plurality of first microlenses, so that a plurality of the plurality of pixels are arranged corresponding to each of the plurality of pixels above the first microlens. A second microlens forming step to form a boundary between the second microlenses in which the second microlens is arranged adjacent to each other in the plurality of second microlenses. The portion is provided in a portion other than the boundary portion between the lenses of the first microlenses arranged adjacent to each other above the imaging surface.

本発明においては、入射した光をフォトダイオードの中央付近に集光させることができる固体撮像装置を製造することができる。   In the present invention, it is possible to manufacture a solid-state imaging device capable of collecting incident light near the center of the photodiode.

本発明によれば、撮像画像の画像品質を向上可能である固体撮像装置、電子機器、および、その製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the solid-state imaging device which can improve the image quality of a captured image, an electronic device, and its manufacturing method can be provided.

図1は、本発明の一実施形態に係るカメラの構成を示す構成図である。FIG. 1 is a configuration diagram showing a configuration of a camera according to an embodiment of the present invention. 図2は、本発明の実施形態1に係る固体撮像装置の全体構成の概略を示す平面図である。FIG. 2 is a plan view illustrating the outline of the overall configuration of the solid-state imaging device according to Embodiment 1 of the present invention. 図3は、本発明の実施形態1に係る撮像領域において設けられた画素の要部を示す回路図である。FIG. 3 is a circuit diagram illustrating a main part of a pixel provided in the imaging region according to the first embodiment of the present invention. 図4は、本発明の実施形態1に係る図2に示した撮像領域PAにおける中心の画素Pcに位置する固体撮像装置の断面を示している。FIG. 4 shows a cross section of the solid-state imaging device located at the central pixel Pc in the imaging area PA shown in FIG. 2 according to Embodiment 1 of the present invention. 図5は、本発明の実施形態1に係る図2に示した撮像領域PAにおける周辺の画素Palに位置する固体撮像装置の断面を示している。FIG. 5 shows a cross section of the solid-state imaging device located at the peripheral pixel Pal in the imaging area PA shown in FIG. 2 according to Embodiment 1 of the present invention. 図6は、本発明の実施形態1に係る図2に示した撮像領域PAにおける周辺の画素Parに位置する固体撮像装置の断面を示している。FIG. 6 shows a cross section of the solid-state imaging device located at the peripheral pixel Par in the imaging area PA shown in FIG. 2 according to Embodiment 1 of the present invention. 図7は、本発明の一実施形態に係る固体撮像装置における第1のオンチップレンズと第2のオンチップレンズとの配置関係を示す上面図である。FIG. 7 is a top view showing an arrangement relationship between the first on-chip lens and the second on-chip lens in the solid-state imaging device according to the embodiment of the present invention. 図8は、本発明の実施形態1に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。FIG. 8 is a cross-sectional view showing a main part provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 1 of the present invention. 図9は、本発明の実施形態1に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。FIG. 9 is a cross-sectional view showing a main part provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 1 of the present invention. 図10は、本発明の実施形態1に係る第1のオンチップレンズ61の屈折率が、第2のオンチップレンズ62の屈折率より高い場合の主光線H1の光路を示す図である。FIG. 10 is a diagram illustrating an optical path of the principal ray H1 when the refractive index of the first on-chip lens 61 according to Embodiment 1 of the present invention is higher than the refractive index of the second on-chip lens 62. 図11は、本発明の実施形態2に係る固体撮像装置の断面を示す図である。FIG. 11 is a diagram showing a cross section of the solid-state imaging device according to Embodiment 2 of the present invention. 図12は、本発明の実施形態2に係る固体撮像装置の断面を示す図である。FIG. 12 is a diagram illustrating a cross section of the solid-state imaging device according to Embodiment 2 of the present invention. 図13は、本発明の実施形態2に係る固体撮像装置の断面を示す図である。FIG. 13 is a diagram illustrating a cross section of the solid-state imaging device according to the second embodiment of the present invention. 図14は、本発明の一実施形態に係る固体撮像装置において、図2に示した撮像領域PAの中心の画素Pcにおける第1のオンチップレンズと第2のオンチップレンズとの配置関係を示す上面図である。FIG. 14 shows an arrangement relationship between the first on-chip lens and the second on-chip lens in the pixel Pc at the center of the imaging area PA shown in FIG. 2 in the solid-state imaging device according to the embodiment of the present invention. It is a top view. 図15は、本発明の一実施形態に係る固体撮像装置において、図2に示した撮像領域PAの周辺の画素Palにおける第1のオンチップレンズと第2のオンチップレンズとの配置関係を示す上面図である。FIG. 15 shows the positional relationship between the first on-chip lens and the second on-chip lens in the pixel Pal around the imaging area PA shown in FIG. 2 in the solid-state imaging device according to the embodiment of the present invention. It is a top view. 図16は、本発明の実施形態2に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。FIG. 16 is a cross-sectional view illustrating the main part provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 2 of the present invention. 図17は、本発明の実施形態2に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。FIG. 17 is a cross-sectional view showing the main part provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 2 of the present invention. 図18は、本発明の実施形態3に係る固体撮像装置の断面を示す図である。FIG. 18 is a diagram illustrating a cross section of a solid-state imaging device according to Embodiment 3 of the present invention. 図19は、本発明の実施形態3に係る固体撮像装置の断面を示す図である。FIG. 19 is a diagram illustrating a cross section of a solid-state imaging device according to Embodiment 3 of the present invention. 図20は、本発明の実施形態3に係る固体撮像装置の断面を示す図である。FIG. 20 is a diagram illustrating a cross-section of a solid-state imaging device according to Embodiment 3 of the present invention. 図21は、本発明の実施形態3に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。FIG. 21 is a cross-sectional view showing the main part provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 3 of the present invention. 図22は、本発明の実施形態3に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。FIG. 22 is a cross-sectional view showing the main part provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 3 of the present invention. 図23は、本発明の実施形態3に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。FIG. 23 is a cross-sectional view showing a main part provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 3 of the present invention. 図24は、本発明の実施形態3に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。FIG. 24 is a cross-sectional view illustrating a main part provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 3 of the present invention. 図25は、本発明の実施形態4に係る固体撮像装置の断面を示す図である。FIG. 25 is a diagram illustrating a cross section of a solid-state imaging device according to Embodiment 4 of the present invention. 図26は、本発明の実施形態4に係る固体撮像装置の断面を示す図である。FIG. 26 is a diagram showing a cross section of the solid-state imaging device according to Embodiment 4 of the present invention. 図27は、本発明の実施形態4に係る固体撮像装置の断面を示す図である。FIG. 27 is a diagram illustrating a cross section of a solid-state imaging device according to Embodiment 4 of the present invention. 図28は、本発明の実施形態4に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。FIG. 28 is a cross-sectional view showing the main part provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 4 of the present invention. 図29は、本発明の実施形態4に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。FIG. 29 is a cross-sectional view illustrating a main part provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 4 of the present invention. 図30は、本発明の実施形態4に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。FIG. 30 is a cross-sectional view illustrating a main part provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 4 of the present invention. 図31は、本発明の実施形態5に係る固体撮像装置の断面を示す図である。FIG. 31 is a diagram illustrating a cross section of a solid-state imaging device according to Embodiment 5 of the present invention. 図32は、本発明の実施形態5に係る固体撮像装置の断面を示す図である。FIG. 32 is a diagram illustrating a cross section of a solid-state imaging device according to Embodiment 5 of the present invention. 図33は、本発明の実施形態5に係る固体撮像装置の断面を示す図である。FIG. 33 is a diagram illustrating a cross section of a solid-state imaging device according to Embodiment 5 of the present invention. 図34は、本発明の実施形態5に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。FIG. 34 is a cross-sectional view showing a main part provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 5 of the present invention. 図35は、本発明の実施形態5に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。FIG. 35 is a cross-sectional view showing the main part provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 5 of the present invention. 図36は、本発明の実施形態6に係る固体撮像装置の断面を示す図である。FIG. 36 is a diagram illustrating a cross section of a solid-state imaging device according to Embodiment 6 of the present invention. 図37は、本発明の実施形態6に係る固体撮像装置の断面を示す図である。FIG. 37 is a diagram showing a cross section of a solid-state imaging device according to Embodiment 6 of the present invention. 図38は、本発明の実施形態6に係る固体撮像装置の断面を示す図である。FIG. 38 is a diagram illustrating a cross section of a solid-state imaging device according to Embodiment 6 of the present invention. 図39は、本発明の実施形態6に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。FIG. 39 is a cross-sectional view showing the main part provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 6 of the present invention. 図40は、本発明の実施形態6に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。FIG. 40 is a cross-sectional view illustrating a main part provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 6 of the present invention. 図41は、本発明の一実施形態の変形例に係る固体撮像装置の断面を示す図である。FIG. 41 is a diagram illustrating a cross section of a solid-state imaging device according to a modification of the embodiment of the present invention. 図42は、本発明の一実施形態の変形例に係る固体撮像装置の断面を示す図である。FIG. 42 is a diagram illustrating a cross section of a solid-state imaging device according to a modification of the embodiment of the present invention. 図43は、本発明の一実施形態の変形例に係る固体撮像装置の断面を示す図である。FIG. 43 is a diagram illustrating a cross section of a solid-state imaging device according to a modification of the embodiment of the present invention. 図44は、本発明の一実施形態の変形例に係る固体撮像装置の断面を示す図である。FIG. 44 is a diagram illustrating a cross section of a solid-state imaging device according to a modification of the embodiment of the present invention. 図45は、本発明の一実施形態の変形例に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。FIG. 45 is a cross-sectional view illustrating a main part provided in each step of a method for manufacturing a solid-state imaging device according to a modification of the embodiment of the present invention.

以下に、本発明の実施形態について、図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

なお、説明は、下記の順序で行う。
1.実施形態1(2層のオンチップレンズの場合)
2.実施形態2(瞳補正された2層のオンチップレンズの場合)
3.実施形態3(1層のオンチップレンズと2層の層内レンズの場合)
4.実施形態4(瞳補正された1層のオンチップレンズと2層の層内レンズの場合)
5.実施形態5(2層のオンチップレンズと2層の層内レンズの場合)
6.実施形態6(瞳補正された2層のオンチップレンズと2層の層内レンズの場合)
The description will be given in the following order.
1. Embodiment 1 (in the case of a two-layer on-chip lens)
2. Embodiment 2 (in the case of a two-layer on-chip lens with pupil correction)
3. Embodiment 3 (in the case of a one-layer on-chip lens and a two-layer inner lens)
4). Embodiment 4 (in the case of a pupil-corrected one-layer on-chip lens and two-layer inner lens)
5). Embodiment 5 (in the case of a two-layer on-chip lens and a two-layer inner lens)
6). Embodiment 6 (in the case of a pupil-corrected two-layer on-chip lens and a two-layer inner lens)

<1.実施形態1>
[装置構成]
<1. Embodiment 1>
[Device configuration]

(1)カメラの全体構成
図1は、本発明の一実施形態に係るカメラの構成を示す構成図である。
(1) Overall Configuration of Camera FIG. 1 is a configuration diagram showing a configuration of a camera according to an embodiment of the present invention.

図1に示すように、カメラ200は、固体撮像装置1と、光学系202と、駆動回路203と、信号処理回路204とを有する。各部について、順次、説明する。   As shown in FIG. 1, the camera 200 includes a solid-state imaging device 1, an optical system 202, a drive circuit 203, and a signal processing circuit 204. Each part will be described sequentially.

固体撮像装置1は、光学系202を介して入射する入射光(被写体像)を撮像面で受光し光電変換することによって、信号電荷を生成後、ローデータを出力する。ここでは、固体撮像装置1は、駆動回路203から出力される制御信号に基づいて駆動する。固体撮像装置1の詳細な構成については、後述する。   The solid-state imaging device 1 receives incident light (subject image) incident through the optical system 202 on the imaging surface and photoelectrically converts it to generate signal charges and then output raw data. Here, the solid-state imaging device 1 is driven based on a control signal output from the drive circuit 203. A detailed configuration of the solid-state imaging device 1 will be described later.

光学系202は、結像レンズ(図示なし)や絞り(図示なし)を含み、被写体像による入射光を、固体撮像装置1の撮像面PSへ集光するように配置されている。   The optical system 202 includes an imaging lens (not shown) and a diaphragm (not shown), and is disposed so as to collect incident light from the subject image onto the imaging surface PS of the solid-state imaging device 1.

具体的には、図1に示すように、光学系202では、固体撮像装置1の撮像面PSの中心部分に対しては、撮像面PSに垂直な角度で主光線H1が出射される。一方で、撮像面PSの周辺部分に対しては、撮像面PSに垂直な方向に対して傾斜した角度で主光線H2が出射される。このように、光学系202においては、出射瞳距離が有限であるので、中心から周囲へ遠ざかるに従って、主光線H2が傾斜して、固体撮像装置1の撮像面PSへ出射される。   Specifically, as shown in FIG. 1, in the optical system 202, the principal ray H <b> 1 is emitted at an angle perpendicular to the imaging surface PS with respect to the central portion of the imaging surface PS of the solid-state imaging device 1. On the other hand, the principal ray H2 is emitted to the peripheral portion of the imaging surface PS at an angle inclined with respect to the direction perpendicular to the imaging surface PS. Thus, in the optical system 202, since the exit pupil distance is finite, the principal ray H2 is inclined and emitted to the imaging surface PS of the solid-state imaging device 1 as it moves away from the center.

駆動回路203は、各種の制御信号を固体撮像装置1と信号処理回路204とに出力し、固体撮像装置1と信号処理回路204との動作を制御する。   The drive circuit 203 outputs various control signals to the solid-state imaging device 1 and the signal processing circuit 204, and controls operations of the solid-state imaging device 1 and the signal processing circuit 204.

信号処理回路204は、固体撮像装置1から出力されたローデータについて信号処理を実施することによって、被写体像についてデジタル画像を生成するように構成されている。   The signal processing circuit 204 is configured to generate a digital image for the subject image by performing signal processing on the raw data output from the solid-state imaging device 1.

(2)固体撮像装置の要部構成
固体撮像装置1の全体構成について説明する。
(2) Main Configuration of Solid-State Imaging Device The overall configuration of the solid-state imaging device 1 will be described.

図2は、本発明の実施形態1に係る固体撮像装置の全体構成の概略を示す平面図である。   FIG. 2 is a plan view illustrating the outline of the overall configuration of the solid-state imaging device according to Embodiment 1 of the present invention.

本実施形態の固体撮像装置1は、CMOS型イメージセンサであり、図2に示すように、基板101を含む。この基板101は、図2に示すように、基板101の面においては、撮像領域PAと、周辺領域SAとが設けられている。この基板101は、例えばシリコンからなる半導体基板である。   The solid-state imaging device 1 of the present embodiment is a CMOS image sensor, and includes a substrate 101 as shown in FIG. As shown in FIG. 2, the substrate 101 is provided with an imaging region PA and a peripheral region SA on the surface of the substrate 101. The substrate 101 is a semiconductor substrate made of, for example, silicon.

(2−1)撮像領域
撮像領域PAについて説明する。
(2-1) Imaging Area The imaging area PA will be described.

撮像領域PAは、図2に示すように、矩形形状であり、複数の画素Pがx方向とy方向とのそれぞれに、配置されている。つまり、画素Pがマトリクス状に並んでいる。   As illustrated in FIG. 2, the imaging area PA has a rectangular shape, and a plurality of pixels P are arranged in each of the x direction and the y direction. That is, the pixels P are arranged in a matrix.

この撮像領域PAは、図1に示した撮像面PSに相当する。このため、上述したように、撮像領域PAにて中心部分に配置された画素Pにおいては、撮像領域PAの面に対して垂直な角度で主光線(図1のH1)が入射する。一方で、撮像領域PAにて周辺部分に配置された画素Pにおいては、撮像領域PAの面に対して垂直な方向に対して傾斜した角度で主光線(図1のH2)が入射する。   This imaging area PA corresponds to the imaging surface PS shown in FIG. For this reason, as described above, the principal ray (H1 in FIG. 1) is incident on the pixel P arranged at the central portion in the imaging area PA at an angle perpendicular to the surface of the imaging area PA. On the other hand, the principal ray (H2 in FIG. 1) is incident on the pixels P arranged in the peripheral portion in the imaging area PA at an angle inclined with respect to a direction perpendicular to the surface of the imaging area PA.

図3は、本発明の実施形態1に係る撮像領域において設けられた画素の要部を示す回路図である。   FIG. 3 is a circuit diagram illustrating a main part of a pixel provided in the imaging region according to the first embodiment of the present invention.

撮像領域PAに設けられた画素Pは、図3に示すように、フォトダイオード21と、転送トランジスタ22と、増幅トランジスタ23と、アドレストランジスタ24と、リセットトランジスタ25とを含む。   As shown in FIG. 3, the pixel P provided in the imaging area PA includes a photodiode 21, a transfer transistor 22, an amplification transistor 23, an address transistor 24, and a reset transistor 25.

画素Pにおいて、フォトダイオード21は、図3に示すように、アノードが接地されている。そして、フォトダイオード21は、図3に示すように、カソードが、転送トランジスタ22に接続されている。   In the pixel P, the anode of the photodiode 21 is grounded as shown in FIG. The cathode of the photodiode 21 is connected to the transfer transistor 22 as shown in FIG.

画素Pにおいて、転送トランジスタ22は、図3に示すように、フォトダイオード21とフローティングディフュージョンFDとの間において介在するように設けられている。また、転送トランジスタ22は、ゲート電極が、転送線26に接続されている。そして、転送トランジスタ22においては、転送線26からゲート電極に転送パルスが与えられることで、フォトダイオード21にて生成された信号電荷を、フローティングディフュージョンFDに転送する。   In the pixel P, as shown in FIG. 3, the transfer transistor 22 is provided so as to be interposed between the photodiode 21 and the floating diffusion FD. The transfer transistor 22 has a gate electrode connected to the transfer line 26. In the transfer transistor 22, the transfer pulse is applied from the transfer line 26 to the gate electrode, whereby the signal charge generated by the photodiode 21 is transferred to the floating diffusion FD.

画素Pにおいて、増幅トランジスタ23は、図3に示すように、ゲート電極がフローティングディフュージョンFDに接続されている。また、増幅トランジスタ23は、アドレストランジスタ24を介して垂直信号線27に接続され、撮像領域PA以外に設けられている定電流源Iとソースフォロアを構成している。そして、アドレストランジスタ24がオン状態になったとき、増幅トランジスタ23は、フローティングディフュージョンFDの電位を増幅して、その電位に応じた電圧が垂直信号線27へ出力される。   In the pixel P, the amplification transistor 23 has a gate electrode connected to the floating diffusion FD as shown in FIG. The amplification transistor 23 is connected to the vertical signal line 27 via the address transistor 24, and constitutes a constant current source I and a source follower provided outside the imaging area PA. When the address transistor 24 is turned on, the amplification transistor 23 amplifies the potential of the floating diffusion FD, and a voltage corresponding to the potential is output to the vertical signal line 27.

画素Pにおいて、アドレストランジスタ24は、図3に示すように、アドレス信号が供給されるアドレス線28にゲート電極が接続されている。アドレストランジスタ24は、アドレス信号がゲート電極に供給されてオン状態になり、上記のように増幅トランジスタ23によって増幅された電圧が、垂直信号線27から出力される。そして、その電圧は、垂直信号線27を介して、後述するカラム回路14のS/H・CDS回路に出力される。   In the pixel P, the address transistor 24 has a gate electrode connected to an address line 28 to which an address signal is supplied, as shown in FIG. The address transistor 24 is turned on when the address signal is supplied to the gate electrode, and the voltage amplified by the amplification transistor 23 as described above is output from the vertical signal line 27. Then, the voltage is output to the S / H / CDS circuit of the column circuit 14 to be described later via the vertical signal line 27.

画素Pにおいて、リセットトランジスタ25は、図3に示すように、リセット信号が供給されるリセット線29にゲート電極が接続され、また、電源VddとフローティングディフュージョンFDとの間において介在している。そして、リセットトランジスタ25は、リセット線29からリセット信号がゲート電極に供給された際に、フローティングディフュージョンFDの電位を、電源Vddの電位に、リセットする。   In the pixel P, as shown in FIG. 3, the reset transistor 25 has a gate electrode connected to a reset line 29 to which a reset signal is supplied, and is interposed between the power supply Vdd and the floating diffusion FD. The reset transistor 25 resets the potential of the floating diffusion FD to the potential of the power supply Vdd when a reset signal is supplied from the reset line 29 to the gate electrode.

この画素Pを駆動する動作は、転送トランジスタ22と、アドレストランジスタ24と、リセットトランジスタ25との各ゲート電極が、行単位で接続されているので、その行単位にて並ぶ複数の画素Pのそれぞれについて同時に行われる。   In the operation of driving the pixel P, since the gate electrodes of the transfer transistor 22, the address transistor 24, and the reset transistor 25 are connected in units of rows, each of the plurality of pixels P arranged in units of the rows. Done at the same time.

(2−2)周辺領域
周辺領域SAについて説明する。
(2-2) Peripheral Area The peripheral area SA will be described.

周辺領域SAは、図2に示すように、撮像領域PAの周囲に位置している。そして、この周辺領域SAにおいては、画素Pにおいて生成された信号電荷を処理する周辺回路が設けられている。   The peripheral area SA is located around the imaging area PA as shown in FIG. In the peripheral area SA, a peripheral circuit for processing the signal charge generated in the pixel P is provided.

具体的には、図2に示すように、この周辺回路としては、垂直選択回路13と、カラム回路14と、水平選択回路15と、水平信号線16と、出力回路17と、タイミング制御回路18とが、設けられている。   Specifically, as shown in FIG. 2, the peripheral circuits include a vertical selection circuit 13, a column circuit 14, a horizontal selection circuit 15, a horizontal signal line 16, an output circuit 17, and a timing control circuit 18. Are provided.

垂直選択回路13は、例えば、シフトレジスタ(図示なし)を含み、画素Pを行単位で選択駆動する。   The vertical selection circuit 13 includes, for example, a shift register (not shown), and selectively drives the pixels P in units of rows.

カラム回路14は、例えば、S/H(サンプルホールド)回路(図示なし)およびCDS(Correlated Double Sampling;相関二重サンプリング)回路(図示なし)を含む。そして、カラム回路14は、列単位で画素Pから読み出した信号について信号処理を実施する。   The column circuit 14 includes, for example, an S / H (sample hold) circuit (not shown) and a CDS (Correlated Double Sampling) circuit (not shown). The column circuit 14 performs signal processing on signals read from the pixels P in units of columns.

水平選択回路15は、例えば、シフトレジスタ(図示なし)を含み、カラム回路14によって各画素Pから読み出した信号を、順次、選択して出力する。そして、水平選択回路15の選択駆動によって、順次、画素Pから読み出した信号を、水平信号線16を介して出力回路17に出力する。   The horizontal selection circuit 15 includes, for example, a shift register (not shown), and sequentially selects and outputs signals read from the respective pixels P by the column circuit 14. Then, the signals read from the pixels P are sequentially output to the output circuit 17 via the horizontal signal line 16 by the selection drive of the horizontal selection circuit 15.

出力回路17は、例えば、デジタルアンプを含み、水平選択回路15によって出力された信号について、増幅処理などの信号処理が実施後、外部へ出力する。   The output circuit 17 includes a digital amplifier, for example, and outputs the signal output by the horizontal selection circuit 15 to the outside after performing signal processing such as amplification processing.

タイミング制御回路18は、各種のタイミング信号を生成し、垂直選択回路13、カラム回路14、水平選択回路15に出力することで、各部について駆動制御を行う。   The timing control circuit 18 generates various timing signals and outputs them to the vertical selection circuit 13, the column circuit 14, and the horizontal selection circuit 15, thereby performing drive control for each unit.

(3)固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置1の詳細内容について説明する。
(3) Detailed Configuration of Solid-State Imaging Device Detailed contents of the solid-state imaging device 1 according to the present embodiment will be described.

図4から図6は、本発明の実施形態1に係る固体撮像装置の断面を示す図である。
ここで、図4は、本発明の実施形態1に係る図2に示した撮像領域PAにおける中心の画素Pcに位置する固体撮像装置の断面を示している。図5は、本発明の実施形態1に係る図2に示した撮像領域PAにおける周辺の画素Palに位置する固体撮像装置の断面を示している。図6は、本発明の実施形態1に係る図2に示した撮像領域PAにおける周辺の画素Parに位置する固体撮像装置の断面を示している。また、図4から図6において、図示の都合上、主光線を太線で示している。
4 to 6 are views showing a cross section of the solid-state imaging device according to Embodiment 1 of the present invention.
Here, FIG. 4 shows a cross section of the solid-state imaging device located at the central pixel Pc in the imaging area PA shown in FIG. 2 according to Embodiment 1 of the present invention. FIG. 5 shows a cross section of the solid-state imaging device located at the peripheral pixel Pal in the imaging area PA shown in FIG. 2 according to Embodiment 1 of the present invention. FIG. 6 shows a cross section of the solid-state imaging device located at the peripheral pixel Par in the imaging area PA shown in FIG. 2 according to Embodiment 1 of the present invention. Also, in FIGS. 4 to 6, the chief ray is indicated by a bold line for convenience of illustration.

本実施形態の固体撮像装置1は、例えば、基板101の裏面側から入射する光を受光して撮像を実施するように構成されている。   For example, the solid-state imaging device 1 of the present embodiment is configured to receive light incident from the back side of the substrate 101 and perform imaging.

なお、撮像領域PAにおいては、図3に示したように画素Pが構成されているが、フォトダイオード21を除き、画素Pを構成する他の各部材については、図示を省略している。   In the imaging area PA, the pixel P is configured as illustrated in FIG. 3, but the illustration of the other members configuring the pixel P except for the photodiode 21 is omitted.

具体的には、固体撮像装置1は、図4から図6に示すように、基板101に、フォトダイオード21、カラーフィルタ40、オンチップレンズ60とが、画素Pに対応して設けられている。そして、オンチップレンズ60は、第1のオンチップレンズ61と第2のオンチップレンズ62とによって構成されている。
また、基板101とカラーフィルタ40との間には、シリコン酸化膜30が設けられている。そして、カラーフィルタ40上には、平坦化膜50が設けられている。
Specifically, as shown in FIGS. 4 to 6, in the solid-state imaging device 1, the photodiode 21, the color filter 40, and the on-chip lens 60 are provided on the substrate 101 corresponding to the pixels P. . The on-chip lens 60 includes a first on-chip lens 61 and a second on-chip lens 62.
A silicon oxide film 30 is provided between the substrate 101 and the color filter 40. A planarizing film 50 is provided on the color filter 40.

各部について順次説明する。   Each part will be described sequentially.

フォトダイオード21は、図4から図6に示すように、基板101の面に形成されており、光を受光し、光電変換することにより信号電荷を生成する。フォトダイオード21は、図2において示した複数の画素Pのそれぞれに対応するように、複数が、基板101の面に配置されている。   As shown in FIGS. 4 to 6, the photodiode 21 is formed on the surface of the substrate 101, receives light, and generates signal charges by performing photoelectric conversion. A plurality of photodiodes 21 are arranged on the surface of the substrate 101 so as to correspond to each of the plurality of pixels P shown in FIG.

また、図4から図6に図示されていないが、基板101の正面側には、トランジスタ、配線層が形成されている。   Although not shown in FIGS. 4 to 6, transistors and wiring layers are formed on the front side of the substrate 101.

そして、基板101において、裏面側には、シリコン酸化膜30、カラーフィルタ40、平坦化膜50、オンチップレンズ60が、順次、配置されている。   In the substrate 101, the silicon oxide film 30, the color filter 40, the planarization film 50, and the on-chip lens 60 are sequentially arranged on the back side.

本実施形態では、図4から図6に示すように、基板101の裏面側において、画素Pにおけるフォトダイオード21に対応するようにカラーフィルタ40、オンチップレンズ60が設けられている。そして、撮像領域PAにおける画素Pの位置に関わらず、カラーフィルタ40およびオンチップレンズ60は、画素Pに対して同じ位置に配置される。   In the present embodiment, as shown in FIGS. 4 to 6, the color filter 40 and the on-chip lens 60 are provided on the back side of the substrate 101 so as to correspond to the photodiode 21 in the pixel P. The color filter 40 and the on-chip lens 60 are arranged at the same position with respect to the pixel P regardless of the position of the pixel P in the imaging area PA.

シリコン酸化膜30は、図4から図6に示すように、基板101におけるフォトダイオード21が形成されている側に設けられている。   As shown in FIGS. 4 to 6, the silicon oxide film 30 is provided on the substrate 101 on the side where the photodiode 21 is formed.

カラーフィルタ40は、図4から図6に示すように、シリコン酸化膜30上に形成されている。カラーフィルタ40は、被写体増による光を着色して、基板101の面に出射するように構成されている。図示を省略しているが、カラーフィルタ40は、例えば、赤色(R)のレッドフィルタ、緑色(G)のグリーンフィルタ、青色(B)のブルーフィルタの3色からなり、いずれかのカラーフィルタ40が、各画素Pに設けられている。例えば、カラーフィルタ40は、レッドフィルタとグリーンフィルタとが交互に配列された列と、ブルーフィルタとグリーンフィルタとが交互に配列された列とが、行方向に同色が隣接しないように、列方向に1列毎に交互に配置されている。すなわち、レッドフィルタ、グリーンフィルタおよびブルーフィルタが市松模様状に配置されている。   The color filter 40 is formed on the silicon oxide film 30 as shown in FIGS. The color filter 40 is configured to color light emitted from the subject and emit it to the surface of the substrate 101. Although not shown, the color filter 40 is composed of, for example, three colors of a red (R) red filter, a green (G) green filter, and a blue (B) blue filter. Is provided in each pixel P. For example, the color filter 40 has a column direction so that a column in which red filters and green filters are alternately arranged and a column in which blue filters and green filters are alternately arranged are not adjacent to each other in the row direction. Are alternately arranged for each column. That is, the red filter, the green filter, and the blue filter are arranged in a checkered pattern.

平坦化膜50は、図4から図6に示すように、カラーフィルタ40上にて光透過性材料を用いて設けられている。   As shown in FIGS. 4 to 6, the planarizing film 50 is provided on the color filter 40 using a light transmissive material.

(3−1)レンズの構成
オンチップレンズ60は、図4から図6に示すように、平坦化膜50を介してカラーフィルタ40上に設けられている。
(3-1) Lens Configuration The on-chip lens 60 is provided on the color filter 40 via the planarizing film 50 as shown in FIGS.

本実施形態では、オンチップレンズ60は、図4から図6に示すように、第1のオンチップレンズ61と第2のオンチップレンズ62の2層からなる。   In the present embodiment, the on-chip lens 60 includes two layers, a first on-chip lens 61 and a second on-chip lens 62, as shown in FIGS.

具体的には、オンチップレンズ60において、第1のオンチップレンズ61は、図4から図6に示すように、第2のオンチップレンズ62よりフォトダイオード21に近い位置に設けられている。   Specifically, in the on-chip lens 60, the first on-chip lens 61 is provided at a position closer to the photodiode 21 than the second on-chip lens 62, as shown in FIGS.

また、オンチップレンズ60において、第2のオンチップレンズ62は、図4から図6に示すように、第1のオンチップレンズ61の上方、すなわち第1のオンチップレンズ61よりフォトダイオード21から遠い位置に積層されている。すなわち、第2のオンチップレンズ62は、第1のオンチップレンズ61よりも光の入射側に形成されている。   Further, in the on-chip lens 60, the second on-chip lens 62 is located above the first on-chip lens 61, that is, from the photodiode 21 than the first on-chip lens 61, as shown in FIGS. Laminated at a distant position. That is, the second on-chip lens 62 is formed closer to the light incident side than the first on-chip lens 61.

そして、オンチップレンズ60は光が透過する光透過性材料で構成されており、第1のオンチップレンズ61と第2のオンチップレンズ62は、屈折率の異なる材料により構成されている。   The on-chip lens 60 is made of a light transmissive material that transmits light, and the first on-chip lens 61 and the second on-chip lens 62 are made of materials having different refractive indexes.

本実施形態において、例えば、第1のオンチップレンズ61は、第2のオンチップレンズ62よりも屈折率が低い材料で構成されている。すなわち、光の入射側に形成されているオンチップレンズの方が、そのオンチップレンズの下方に形成されているオンチップレンズよりも屈折率が高い材料で構成されている。また、第2のオンチップレンズ62は、第2のオンチップレンズ62の周辺領域よりも屈折率が高い材料で構成されている。   In the present embodiment, for example, the first on-chip lens 61 is made of a material having a refractive index lower than that of the second on-chip lens 62. That is, the on-chip lens formed on the light incident side is made of a material having a higher refractive index than the on-chip lens formed below the on-chip lens. The second on-chip lens 62 is made of a material having a higher refractive index than the peripheral region of the second on-chip lens 62.

具体的には、第1のオンチップレンズ61は、屈折率が、1.5から1.6程度であるスチレン系樹脂などから構成されている。また、第2のオンチップレンズ62は、添加物を加えるか金属酸化物微粒子などを分散させるなどして、その屈折率を第1のオンチップレンズ61より高く調整されたスチレン系樹脂を主成分として構成されている。   Specifically, the first on-chip lens 61 is made of a styrene resin having a refractive index of about 1.5 to 1.6. The second on-chip lens 62 is mainly composed of a styrene resin whose refractive index is adjusted to be higher than that of the first on-chip lens 61 by adding an additive or dispersing metal oxide fine particles. It is configured as.

また、上記と異なり、第1のオンチップレンズ61は、第2のオンチップレンズ62よりも屈折率の高い材料で構成されていても良い。   Further, unlike the above, the first on-chip lens 61 may be made of a material having a refractive index higher than that of the second on-chip lens 62.

(3−2)レンズの配置
図7は、本発明の一実施形態に係る固体撮像装置における第1のオンチップレンズと第2のオンチップレンズとの配置関係を示す上面図である。図7(a)は、画素Pに対して第1のオンチップレンズが配置される位置を示す上面図である。図7(b)は、画素Pに対して第2のオンチップレンズが配置される位置を示す上面図である。図7(c)は、画素Pに対して第1および第2のオンチップレンズが配置される位置を示す上面図である。
(3-2) Lens Arrangement FIG. 7 is a top view showing the arrangement relationship between the first on-chip lens and the second on-chip lens in the solid-state imaging device according to the embodiment of the present invention. FIG. 7A is a top view showing a position where the first on-chip lens is arranged with respect to the pixel P. FIG. FIG. 7B is a top view showing a position where the second on-chip lens is disposed with respect to the pixel P. FIG. FIG. 7C is a top view illustrating positions where the first and second on-chip lenses are disposed with respect to the pixel P. FIG.

図7(a)において、図示の都合上、画素Pを太線で示し、第1のオンチップレンズ61を細線で示している。また、図7(b)において、画素Pを太線で示し、第2のオンチップレンズ62を細線で示している。また、図7(c)において、図示の都合上、画素Pを太線で示し、第1のオンチップレンズ61を破線で示し、第2のオンチップレンズ62を細線で示している。   In FIG. 7A, for convenience of illustration, the pixel P is indicated by a thick line, and the first on-chip lens 61 is indicated by a thin line. In FIG. 7B, the pixel P is indicated by a thick line, and the second on-chip lens 62 is indicated by a thin line. In FIG. 7C, for convenience of illustration, the pixel P is indicated by a thick line, the first on-chip lens 61 is indicated by a broken line, and the second on-chip lens 62 is indicated by a thin line.

図7(a)に示すように、第1のオンチップレンズ61は、複数がマトリックス状に並んでいる。複数の第1のオンチップレンズ61は、幅がD1であり、ピッチがP1となるように配列されている。そして、第1のオンチップレンズ61は、それぞれの中心が、4つの画素Pを組み合わせたときの中心点と一致するように形成されている。   As shown in FIG. 7A, a plurality of first on-chip lenses 61 are arranged in a matrix. The plurality of first on-chip lenses 61 are arranged so that the width is D1 and the pitch is P1. The first on-chip lens 61 is formed so that the respective centers coincide with the center point when the four pixels P are combined.

また、図7(b)に示すように、第2のオンチップレンズ62は、複数がマトリックス状に並んでいる。複数の第2のオンチップレンズ62は、幅がD2であり、ピッチがP2となるように配列されている。そして、複数の第2のオンチップレンズ62のそれぞれは、レンズ中心が、対応する各画素Pの中心と一致するように形成されている。   Further, as shown in FIG. 7B, a plurality of second on-chip lenses 62 are arranged in a matrix. The plurality of second on-chip lenses 62 are arranged so that the width is D2 and the pitch is P2. Each of the plurality of second on-chip lenses 62 is formed such that the lens center coincides with the center of each corresponding pixel P.

本実施形態では、図7(c)に示すように、第1のオンチップレンズ61の幅D1と第2のオンチップレンズ62の幅D2は、同一の幅(D1=D2)である。また、第1のオンチップレンズのピッチP1と第2のオンチップレンズのピッチP2は、同一のピッチ(P1=P2)である。
そして、本実施形態では、第1のオンチップレンズ61は、レンズ中心が、第2のオンチップレンズ62レンズ中心から、x方向にピッチP1の半分(P1/2)だけシフトするように設けられている。
また、第1のオンチップレンズ61は、y方向においても、それぞれのレンズ中心が、第2のオンチップレンズ62のレンズ中心からピッチP1の半分(P1/2)だけシフトするように設けられている。
In the present embodiment, as shown in FIG. 7C, the width D1 of the first on-chip lens 61 and the width D2 of the second on-chip lens 62 are the same width (D1 = D2). Further, the pitch P1 of the first on-chip lens and the pitch P2 of the second on-chip lens are the same pitch (P1 = P2).
In the present embodiment, the first on-chip lens 61 is provided such that the lens center is shifted from the lens center of the second on-chip lens 62 by half the pitch P1 (P1 / 2) in the x direction. ing.
The first on-chip lens 61 is also provided so that the center of each lens is shifted from the lens center of the second on-chip lens 62 by half the pitch P1 (P1 / 2) also in the y direction. Yes.

上記に示す第1のオンチップレンズ61と第2のオンチップレンズ62の位置関係は、撮像領域PAにおける画素Pの位置に関わらず、同一である。すなわち、撮像領域PAの中心における画素Pcおよび周辺における画素Paのどちらの画素Pにおいても、上記に示す位置関係で第1のオンチップレンズ61と第2のオンチップレンズ62が配置されている。   The positional relationship between the first on-chip lens 61 and the second on-chip lens 62 described above is the same regardless of the position of the pixel P in the imaging area PA. That is, the first on-chip lens 61 and the second on-chip lens 62 are arranged in the positional relationship described above in both the pixel Pc at the center of the imaging area PA and the pixel P at the periphery.

また、第2のオンチップレンズ62において、各レンズの間の距離(無効領域)が、小さくなるように配置されているのが好ましい。すなわち、レンズのピッチP2がレンズの幅D2に近いほど好ましい。   In the second on-chip lens 62, it is preferable that the distance (invalid region) between the lenses is arranged to be small. That is, it is preferable that the lens pitch P2 is closer to the lens width D2.

[動作]
固体撮像装置1は、図4から図6に示すように、基板101に形成されたトランジスタ(図示なし)などの障害物と反対側の面から光が入射し、フォトダイオード21の受光面で光を受光する。
[Operation]
As shown in FIGS. 4 to 6, in the solid-state imaging device 1, light is incident from a surface opposite to an obstacle such as a transistor (not shown) formed on the substrate 101, and light is incident on the light receiving surface of the photodiode 21. Is received.

(1)撮像領域PAの中心画素
図4に示すように、撮像領域PAの中心における画素Pcにおいては(図2参照)、光学系202(図1参照)から主光線H1が、第2のオンチップレンズ62へ入射する。第2のオンチップレンズ62は、第2のオンチップレンズ62の周囲よりも屈折率が高い。このため、主光線H1は、第2のオンチップレンズ62とその周囲との境界面で屈折して、画素Pの中心部に集光する。すなわち、図4に示すように、主光線H1は、第2のオンチップレンズ62と周辺領域との境界面で内側に屈折する。
(1) Center Pixel of Imaging Area PA As shown in FIG. 4, in the pixel Pc at the center of the imaging area PA (see FIG. 2), the chief ray H1 from the optical system 202 (see FIG. 1) is second on. The light enters the chip lens 62. The second on-chip lens 62 has a higher refractive index than the periphery of the second on-chip lens 62. For this reason, the chief ray H1 is refracted at the boundary surface between the second on-chip lens 62 and its periphery, and is condensed at the center of the pixel P. That is, as shown in FIG. 4, the chief ray H1 is refracted inward at the boundary surface between the second on-chip lens 62 and the peripheral region.

次に、第2のオンチップレンズ62とその周囲との境界面で屈折した主光線H1は、第1のオンチップレンズ61へ入射する。第1のオンチップレンズ61の屈折率は、第2のオンチップレンズ62の屈折率より低い。このため、主光線H1は、第1のオンチップレンズ61と第2のオンチップレンズ62との境界面で屈折し、さらに画素Pの中心部に集光する。すなわち、図4に示すように、主光線H1は、第1のオンチップレンズ61と第2と周辺領域との境界面で内側に屈折する。   Next, the principal ray H <b> 1 refracted at the boundary surface between the second on-chip lens 62 and its surroundings enters the first on-chip lens 61. The refractive index of the first on-chip lens 61 is lower than the refractive index of the second on-chip lens 62. For this reason, the chief ray H1 is refracted at the boundary surface between the first on-chip lens 61 and the second on-chip lens 62, and further condensed at the center of the pixel P. That is, as shown in FIG. 4, the principal ray H1 is refracted inward at the boundary surface between the first on-chip lens 61 and the second and peripheral regions.

これにより、撮像領域PAの中心における画素Pcにおいて、主光線H1は、フォトダイオード21の中心に集光されるようになる。その結果、隣接する画素Pとの混色を防止することができる。   As a result, the principal ray H1 is focused on the center of the photodiode 21 in the pixel Pc at the center of the imaging area PA. As a result, color mixing with adjacent pixels P can be prevented.

(2)撮像領域PAの周辺画素
図5に示すように、撮像領域PAにおける周辺の画素Palにおいては(図2参照)、光学系202(図1参照)から、主光線H2lが、第2のオンチップレンズ62へ入射する。ここでは、主光線H2lは、z軸に対して斜め方向から第2のオンチップレンズ62へ入射する。上述したように、第2のオンチップレンズ62は第2のオンチップレンズ62の周囲よりも屈折率が高いので、主光線H2lは、第2のオンチップレンズ62とその周囲との境界面で、画素Pの中心側に屈折する。すなわち、図5に示すように、主光線H2lは、第2のオンチップレンズ62と周辺領域との境界面で、z軸と平行となる方向へ屈折し、画素Pの中心側に集光する。
(2) Peripheral Pixels in Imaging Area PA As shown in FIG. 5, in the peripheral pixels Pal in the imaging area PA (see FIG. 2), the chief ray H2l from the optical system 202 (see FIG. 1) The light enters the on-chip lens 62. Here, the principal ray H2l is incident on the second on-chip lens 62 from an oblique direction with respect to the z-axis. As described above, since the second on-chip lens 62 has a higher refractive index than the periphery of the second on-chip lens 62, the chief ray H2l is at the boundary surface between the second on-chip lens 62 and its periphery. Refracts toward the center of the pixel P. That is, as shown in FIG. 5, the principal ray H2l is refracted in a direction parallel to the z axis at the boundary surface between the second on-chip lens 62 and the peripheral region, and is condensed on the center side of the pixel P. .

次に、第2のオンチップレンズ62とその周囲との境界面で屈折した主光線H2lは、第1のオンチップレンズ61へ入射する。上述したように、第1のオンチップレンズ61の屈折率が、第2のオンチップレンズ62の屈折率より低いため、主光線H2lは、第1のオンチップレンズ61と第2のオンチップレンズ62との境界面で屈折して、さらに画素Pの中心側に屈折する。すなわち、図4に示すように、主光線H2lは、第1のオンチップレンズ61と第2のオンチップレンズ62との境界面で、さらにz軸と平行となる方向へ屈折し、画素Pの中心側に集光する。   Next, the principal ray H <b> 2 l refracted at the boundary surface between the second on-chip lens 62 and its periphery enters the first on-chip lens 61. As described above, since the refractive index of the first on-chip lens 61 is lower than the refractive index of the second on-chip lens 62, the chief ray H2l is generated by the first on-chip lens 61 and the second on-chip lens. The light is refracted at the interface with 62 and further refracted toward the center of the pixel P. That is, as shown in FIG. 4, the principal ray H2l is refracted in the direction parallel to the z-axis at the boundary surface between the first on-chip lens 61 and the second on-chip lens 62, and the pixel P Concentrate on the center side.

これにより、撮像領域PAの周辺における画素Palにおいて、主光線H2lは、フォトダイオード21の中心側に集光されるようになる。その結果、固体撮像装置1の感度が向上し、隣接する画素Pとの混色を防止することができる。   As a result, the principal ray H2l is focused on the center side of the photodiode 21 in the pixel Pal around the imaging area PA. As a result, the sensitivity of the solid-state imaging device 1 is improved, and color mixing with adjacent pixels P can be prevented.

図6は、図2に示した撮像領域PAにおける周辺の画素Parに位置する固体撮像装置の断面を示している。図6に示すように、主光線H2rは、図5に示すのと同様に、フォトダイオード21の中心側に集光される。   FIG. 6 shows a cross section of the solid-state imaging device located at the peripheral pixel Par in the imaging area PA shown in FIG. As shown in FIG. 6, the chief ray H2r is condensed on the center side of the photodiode 21 in the same manner as shown in FIG.

[製造方法]
以下より、上記の固体撮像装置1を製造する製造方法について説明する。
[Production method]
Below, the manufacturing method which manufactures said solid-state imaging device 1 is demonstrated.

図8および図9は、本発明の実施形態1に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。   8 and 9 are cross-sectional views showing the main parts provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 1 of the present invention.

(1)カラーフィルタの形成
まず、図8(a)に示すように、フォトダイオード21の上方にカラーフィルタ40を形成する。
(1) Formation of Color Filter First, as shown in FIG. 8A, the color filter 40 is formed above the photodiode 21.

ここでは、カラーフィルタ40を形成するのに先立って、図8(a)に示すように、基板101へ、不純物をイオン注入することによって、基板101にフォトダイオード21を形成する。そして、図8(a)では図示を省略しているが、基板101に、図3に示す転送トランジスタ22、増幅トランジスタ23、アドレストランジスタ24、リセットトランジスタ25を形成する。次に、例えば、Al、Cuなどの導電性材料を用いて、上記に示すトランジスタ等の素子同士を接続するための配線を形成する。   Here, prior to forming the color filter 40, as shown in FIG. 8A, the photodiode 21 is formed on the substrate 101 by ion-implanting impurities into the substrate 101. Although not shown in FIG. 8A, the transfer transistor 22, the amplification transistor 23, the address transistor 24, and the reset transistor 25 shown in FIG. Next, for example, a wiring for connecting elements such as the transistors described above is formed using a conductive material such as Al or Cu.

その後、基板101のうち、配線が形成されている正面側に支持基板を貼り付け、基板101の正面側と反対の裏面側の基板101を除去する。これにより、基板101の表面にフォトダイオード21を露出させる。   Thereafter, a support substrate is attached to the front side of the substrate 101 where the wiring is formed, and the substrate 101 on the back side opposite to the front side of the substrate 101 is removed. As a result, the photodiode 21 is exposed on the surface of the substrate 101.

次に、図8(a)に示すように、表面にフォトダイオード21が露出した側の基板101上にシリコン酸化膜30を形成する。例えば、シリコン酸化膜30は、CVD法により300nmの膜厚で基板101上に形成される。   Next, as shown in FIG. 8A, a silicon oxide film 30 is formed on the substrate 101 on the surface where the photodiode 21 is exposed. For example, the silicon oxide film 30 is formed on the substrate 101 with a film thickness of 300 nm by a CVD method.

次に、図8(a)に示すように、シリコン酸化膜30上にカラーフィルタ40を形成する。   Next, as shown in FIG. 8A, the color filter 40 is formed on the silicon oxide film 30.

ここでは、シリコン酸化膜30をアクリル系の透明樹脂膜などの有機材料により親水化処理を行った後、シリコン酸化膜30上にカラーフィルタ40を形成する。
例えば、カラーフィルタ40は、着色顔料とフォトレジスト樹脂とを含む塗布液を、スピンコート法などのコーティング法によって塗布して塗膜を形成する。その後、リソグラフィ技術によって、その塗膜をパターン加工して形成される。
Here, the silicon oxide film 30 is hydrophilized with an organic material such as an acrylic transparent resin film, and then the color filter 40 is formed on the silicon oxide film 30.
For example, the color filter 40 forms a coating film by applying a coating solution containing a color pigment and a photoresist resin by a coating method such as a spin coating method. Thereafter, the coating film is formed by patterning using a lithography technique.

(2)第1のフォトレジストの形成
次に、図8(b)に示すように、第1のオンチップレンズ61を形成するための第1のフォトレジスト61Pを形成する。
(2) Formation of First Photoresist Next, as shown in FIG. 8B, a first photoresist 61P for forming the first on-chip lens 61 is formed.

まず、カラーフィルタ40上に平坦化膜50を形成する。   First, the planarizing film 50 is formed on the color filter 40.

その後、カラーフィルタ40上に平坦化膜50を介して、全面に第1のフォトレジスト61Pを塗布する。
例えば、第1のフォトレジスト61Pは、ネガ型のフォトレジストであり、500nm〜5000nmの厚さで塗布される。
Thereafter, a first photoresist 61P is applied to the entire surface of the color filter 40 via the planarizing film 50.
For example, the first photoresist 61P is a negative photoresist and is applied with a thickness of 500 nm to 5000 nm.

(3)第1のマスクの形成
次に、図8(c)に示すように、第1のフォトレジスト61P上に第1のマスク71を形成する。
(3) Formation of First Mask Next, as shown in FIG. 8C, a first mask 71 is formed on the first photoresist 61P.

ここでは、画素Pの境界部を中心として、列方向、行方向ともに各画素Pのピッチと同一のピッチで開口部が形成されている第1のマスク71を、第1のフォトレジスト61P上に形成する。すなわち、図8(c)に示すように、第1のマスク71に形成された開口部の中心が、画素Pの境界部と一致するように、第1のマスク71が形成される。   Here, the first mask 71 having openings formed at the same pitch as the pitch of each pixel P in both the column direction and the row direction with the boundary portion of the pixel P as the center is formed on the first photoresist 61P. Form. That is, as shown in FIG. 8C, the first mask 71 is formed so that the center of the opening formed in the first mask 71 coincides with the boundary portion of the pixel P.

開口部の形状は、第1のオンチップレンズ61の形状に合わせて形成される。開口部は、例えば、円形、楕円形、方形、または異方形状に形成される。   The shape of the opening is formed in accordance with the shape of the first on-chip lens 61. The opening is formed in, for example, a circle, an ellipse, a rectangle, or an anisotropic shape.

本実施形態において、第1のマスク71は、開口部のピッチが第1のオンチップレンズ61のピッチP1となるように形成される。本実施形態において、このピッチP1は、画素Pのピッチと同一である。   In the present embodiment, the first mask 71 is formed so that the pitch of the openings is the pitch P1 of the first on-chip lens 61. In the present embodiment, the pitch P1 is the same as the pitch of the pixels P.

(4)第1のオンチップレンズの形成
次に、図9(d)に示すように、第1のフォトレジスト61Pを加工することにより、第1のオンチップレンズ61を形成する。
(4) Formation of First On-Chip Lens Next, as shown in FIG. 9D, the first on-chip lens 61 is formed by processing the first photoresist 61P.

まず、第1のマスク71を介して、上方から光を照射して、第1のフォトレジスト61Pを露光する。その後、第1のフォトレジスト61Pの未露光部が除去されるように現像処理を行う。   First, light is irradiated from above through the first mask 71 to expose the first photoresist 61P. Thereafter, development processing is performed so that the unexposed portion of the first photoresist 61P is removed.

次に、例えば、現像した第1のフォトレジスト61Pを熱処理によってリフローして、第1のオンチップレンズ61を成形する。その後、成形した第1のオンチップレンズ61に、例えば、大気雰囲気、常圧条件で、100℃〜150℃の温度で30秒〜300秒程度の熱処理を施して、第1のオンチップレンズ61を固める。これにより、各レンズの中心が画素Pの境界部と一致した第1のオンチップレンズ61が形成される。   Next, for example, the developed first photoresist 61P is reflowed by heat treatment to mold the first on-chip lens 61. After that, the molded first on-chip lens 61 is subjected to a heat treatment at a temperature of 100 ° C. to 150 ° C. for about 30 seconds to 300 seconds, for example, in an air atmosphere and normal pressure condition. Harden. Thereby, the first on-chip lens 61 in which the center of each lens coincides with the boundary portion of the pixel P is formed.

(5)第2のフォトレジストの形成
次に、図9(e)に示すように、第2のオンチップレンズ62を形成するための第2のフォトレジスト62Pを形成する。
(5) Formation of Second Photoresist Next, as shown in FIG. 9E, a second photoresist 62P for forming the second on-chip lens 62 is formed.

ここでは、第1のオンチップレンズ61の凸凹を埋めるように、第1のオンチップレンズ61上全面に、第2のフォトレジスト62Pを塗布する。
例えば、第2のフォトレジスト62Pは、ネガ型のフォトレジストであり、500nm〜5000nmの厚さで塗布される。
Here, the second photoresist 62P is applied to the entire surface of the first on-chip lens 61 so as to fill the unevenness of the first on-chip lens 61.
For example, the second photoresist 62P is a negative photoresist and is applied with a thickness of 500 nm to 5000 nm.

(6)第2のマスクの形成
次に、図9(f)に示すように、第2のフォトレジスト62P上に第2のマスク72を形成する。
(6) Formation of Second Mask Next, as shown in FIG. 9F, a second mask 72 is formed on the second photoresist 62P.

ここでは、第2のフォトレジスト62P上に、画素Pの中心部を中心として、列方向、行方向ともに各画素Pのピッチと同一のピッチで開口部が形成されている第2のマスク72を形成する。すなわち、図9(f)に示すように、第2のマスク72に形成された開口部の中心が、画素Pの中心と一致するように、第2のマスク72が形成される。   Here, on the second photoresist 62P, the second mask 72 in which openings are formed at the same pitch as the pitch of each pixel P in the column direction and the row direction with the center of the pixel P as the center. Form. That is, as shown in FIG. 9F, the second mask 72 is formed so that the center of the opening formed in the second mask 72 coincides with the center of the pixel P.

開口部の形状は、第2のオンチップレンズ62の形状に合わせて形成される。開口部は、例えば、円形、楕円形、方形、または異方形状に形成される。   The shape of the opening is formed in accordance with the shape of the second on-chip lens 62. The opening is formed in, for example, a circle, an ellipse, a rectangle, or an anisotropic shape.

本実施形態において、第2のマスク72は、開口部のピッチが第2のオンチップレンズ62のピッチP2となるように形成される。本実施形態において、このピッチP2は、画素Pのピッチと同一である。   In the present embodiment, the second mask 72 is formed so that the pitch of the openings becomes the pitch P2 of the second on-chip lens 62. In the present embodiment, the pitch P2 is the same as the pitch of the pixels P.

(7)第2のオンチップレンズの形成
次に、第2のフォトレジスト62Pを加工することにより、第2のオンチップレンズ62を形成する。
(7) Formation of Second On-Chip Lens Next, the second on-chip lens 62 is formed by processing the second photoresist 62P.

まず、第2のマスク72を介して、上方から光を照射して、第2のフォトレジスト62Pを露光する。その後、第2のフォトレジスト62Pの未露光部が除去されるように現像処理を行う。   First, light is irradiated from above through the second mask 72 to expose the second photoresist 62P. Thereafter, development processing is performed so that the unexposed portion of the second photoresist 62P is removed.

次に、例えば、現像した第2のフォトレジスト62Pを熱処理によってリフローして、第2のオンチップレンズ62を成形する。その後、成形した第2のオンチップレンズ62に、例えば、大気雰囲気、常圧条件で、100度〜150℃の温度で30秒〜300秒程度の熱処理を施して、第2のオンチップレンズ62を固める。これにより、各レンズの中心が画素Pの中心部と一致した第2のオンチップレンズ62が形成される。また、図4から図6に示すように、光が入射する上面が凸型、下面も中央が凸型の形状、すなわちイチョウの葉のような形状となる第2のオンチップレンズ62が形成され、図4から図6に示す固体撮像装置1を完成させる。   Next, for example, the developed second photoresist 62P is reflowed by heat treatment to mold the second on-chip lens 62. Thereafter, the molded second on-chip lens 62 is subjected to a heat treatment at a temperature of 100 ° C. to 150 ° C. for about 30 seconds to 300 seconds under, for example, an atmospheric condition and a normal pressure condition. Harden. Thereby, the second on-chip lens 62 in which the center of each lens coincides with the central portion of the pixel P is formed. Further, as shown in FIGS. 4 to 6, a second on-chip lens 62 having a convex shape on the upper surface on which light is incident and a convex shape on the lower surface in the center, that is, a shape like a ginkgo leaf is formed. The solid-state imaging device 1 shown in FIGS. 4 to 6 is completed.

[変形例]
図10は、本発明の実施形態1に係る第1のオンチップレンズ61の屈折率が、第2のオンチップレンズ62の屈折率より高い場合の主光線H1の光路を示す図である。
[Modification]
FIG. 10 is a diagram illustrating an optical path of the principal ray H1 when the refractive index of the first on-chip lens 61 according to Embodiment 1 of the present invention is higher than the refractive index of the second on-chip lens 62.

図10に示すように、第2のオンチップレンズ62へ入射した主光線H1は、図4と同様に、第2のオンチップレンズ62と周辺領域との境界面で屈折し、画素Pの中心部に集光する。   As shown in FIG. 10, the principal ray H1 incident on the second on-chip lens 62 is refracted at the boundary surface between the second on-chip lens 62 and the peripheral region, and the center of the pixel P is the same as in FIG. Focus on the part.

次に、第2のオンチップレンズ62と周辺領域との境界面で屈折した主光線H1は、第1のオンチップレンズ61へ入射する。そして、第1のオンチップレンズ61の屈折率は、第2のオンチップレンズ62の屈折率より高いため、主光線H1は、第1のオンチップレンズ61と第2のオンチップレンズ62との境界面で外側に屈折する。すなわち、図10に示すように、第2のオンチップレンズ62と周辺領域との境界面で集光された主光線H1は、第1のオンチップレンズ61と第2と周辺領域との境界面でz軸と平行に近くなるように屈折する。   Next, the principal ray H <b> 1 refracted at the boundary surface between the second on-chip lens 62 and the peripheral region is incident on the first on-chip lens 61. Since the refractive index of the first on-chip lens 61 is higher than the refractive index of the second on-chip lens 62, the principal ray H <b> 1 is generated between the first on-chip lens 61 and the second on-chip lens 62. Refracts outward at the interface. That is, as shown in FIG. 10, the principal ray H1 collected at the boundary surface between the second on-chip lens 62 and the peripheral region is the boundary surface between the first on-chip lens 61 and the second and peripheral region. Refracts so as to be close to parallel to the z-axis.

これにより、オンチップレンズ表面や界面での反射を低減することができる。そのため、入射光の反射損失による感度低下を抑制することができるという効果を奏する。また、反射光に起因するフレアやゴーストを抑えられることができるという効果を奏する。   Thereby, reflection on the surface or interface of the on-chip lens can be reduced. As a result, an effect is obtained that a reduction in sensitivity due to a reflection loss of incident light can be suppressed. In addition, the flare and ghost caused by the reflected light can be suppressed.

[まとめ]
以上のように、本実施形態において、オンチップレンズ60は、第1のオンチップレンズ61と、第1のオンチップレンズ61より屈折率の高い材料かなる第2のオンチップレンズ62から構成されている。そして、第2のオンチップレンズ62は、それぞれのレンズの中心が、画素Pの中心と一致するように設けられている。そして、第1のオンチップレンズ61は、それぞれのレンズの中心が、第2のオンチップレンズ62におけるそれぞれのレンズの中心からx方向にレンズのピッチP1の半分(D1/2)だけずれるように設けられている。
以上のような構成により、撮像領域PAにおける中心の画素Pcにおいて、入射する主光線H1を画素Pの中心側に集光させることができる。また、撮像領域PAにおける周辺の画素Paにおいて、第2のオンチップレンズ62に斜め方向から入射してくる主光線H2を画素Pの中心側に集光させることができる。その結果、焦点距離が短い場合でも、固体撮像装置1の感度を向上させることができ、また混色を防止することができるという効果を奏する。
[Summary]
As described above, in the present embodiment, the on-chip lens 60 includes the first on-chip lens 61 and the second on-chip lens 62 made of a material having a refractive index higher than that of the first on-chip lens 61. ing. The second on-chip lens 62 is provided so that the center of each lens coincides with the center of the pixel P. The first on-chip lens 61 is arranged such that the center of each lens is shifted from the center of each lens in the second on-chip lens 62 in the x direction by a half (D1 / 2) of the lens pitch P1. Is provided.
With the configuration as described above, the incident principal ray H1 can be focused on the center side of the pixel P in the center pixel Pc in the imaging area PA. In addition, in the peripheral pixels Pa in the imaging area PA, the principal ray H2 incident on the second on-chip lens 62 from an oblique direction can be condensed on the center side of the pixel P. As a result, even when the focal length is short, the sensitivity of the solid-state imaging device 1 can be improved, and color mixing can be prevented.

また、本実施形態の変形例において示したように、第1のオンチップレンズ61の屈折率を第2のオンチップレンズ62の屈折率より高くすることによって、集光させた主光線をz軸と平行に近い光とすることができる。その結果、境界面での光の反射を防止することができる。また、焦点を合わせる必要がないため、焦点を合わせる工程を省略することができるという効果を奏する。   Further, as shown in the modification of the present embodiment, by making the refractive index of the first on-chip lens 61 higher than the refractive index of the second on-chip lens 62, the condensed principal ray is converted into the z-axis. The light can be nearly parallel to the light. As a result, reflection of light at the boundary surface can be prevented. Moreover, since it is not necessary to adjust the focus, the step of adjusting the focus can be omitted.

なお、本実施形態においては、基板101の裏面側から光を受光する場合について説明したが、これに限定されない。トランジスタ等が形成された正面側から光を受光する場合
でも、上記と同様な効果を奏することができる。
In the present embodiment, the case where light is received from the back side of the substrate 101 has been described, but the present invention is not limited to this. Even when light is received from the front side on which the transistor or the like is formed, the same effect as described above can be obtained.

<2.実施形態2>
[装置構成]
図11から図13は、本発明の実施形態2に係る固体撮像装置の断面を示す図である。
<2. Embodiment 2>
[Device configuration]
11 to 13 are views showing a cross section of the solid-state imaging device according to the second embodiment of the present invention.

本実施形態において、図11から図13に示すように、固体撮像装置1bは、第1のオンチップレンズ61bと第2のオンチップレンズ62bの配置が実施形態1と異なる。この点を除き、本実施形態は、実施形態1と同様である。したがって、重複する部分については、記載を省略する。   In the present embodiment, as shown in FIGS. 11 to 13, the solid-state imaging device 1b is different from the first embodiment in the arrangement of the first on-chip lens 61b and the second on-chip lens 62b. Except for this point, the present embodiment is the same as the first embodiment. Therefore, description is abbreviate | omitted about the overlapping part.

(1)固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置1bの詳細内容について説明する。
(1) Detailed Configuration of Solid-State Imaging Device The detailed content of the solid-state imaging device 1b according to the present embodiment will be described.

図11は、図2において示した撮像領域PAにおける中心の画素Pcに位置する固体撮像装置1bの断面を示している。図12は、図2に示した撮像領域PAにおける周辺の画素Palに位置する固体撮像装置の断面を示している。図13は、図2に示した撮像領域PAにおける周辺の画素Parに位置する固体撮像装置の断面を示している。また、図11から図13において、図示の都合上、主光線を太線で示している。   FIG. 11 shows a cross section of the solid-state imaging device 1b located at the center pixel Pc in the imaging area PA shown in FIG. FIG. 12 shows a cross section of the solid-state imaging device located at the peripheral pixel Pal in the imaging area PA shown in FIG. FIG. 13 shows a cross section of the solid-state imaging device located at the peripheral pixel Par in the imaging area PA shown in FIG. Further, in FIGS. 11 to 13, the chief ray is indicated by a bold line for the convenience of illustration.

本実施形態の固体撮像装置1bは、例えば、基板101bの裏面側から入射する光を受光して撮像を実施するように構成されている。   For example, the solid-state imaging device 1b of the present embodiment is configured to receive light incident from the back side of the substrate 101b and perform imaging.

なお、撮像領域PAにおいては、図3に示したように画素Pが構成されているが、フォトダイオード21を除き、画素Pを構成する他の各部材については、図示を省略している。   In the imaging area PA, the pixel P is configured as illustrated in FIG. 3, but the illustration of the other members configuring the pixel P except for the photodiode 21 is omitted.

(1−1)レンズの構成
オンチップレンズ60bは、実施形態1と同様に、平坦化膜50bを介してカラーフィルタ40b上に設けられている。そして、オンチップレンズ60bは、図11から図13に示すように、第1のオンチップレンズ61bと第2のオンチップレンズ62bの2層からなる。
(1-1) Lens Configuration The on-chip lens 60b is provided on the color filter 40b via the planarizing film 50b, as in the first embodiment. The on-chip lens 60b includes two layers of a first on-chip lens 61b and a second on-chip lens 62b, as shown in FIGS.

(1−2)レンズの配置
図14は、本発明の一実施形態に係る固体撮像装置において、図2に示した撮像領域PAの中心の画素Pcにおける第1のオンチップレンズと第2のオンチップレンズとの配置関係を示す上面図である。図15は、本発明の一実施形態に係る固体撮像装置において、図2に示した撮像領域PAの周辺の画素Palにおける第1のオンチップレンズと第2のオンチップレンズとの配置関係を示す上面図である。また、図14(a)および図15(a)は、画素Pに対して第1のオンチップレンズが配置される位置を示す上面図である。図14(b)および図15(b)は、画素Pに対して第2のオンチップレンズが配置される位置を示す上面図である。図14(c)および図15(c)は、画素Pに対して第1および第2のオンチップレンズが配置される位置を示す上面図である。
(1-2) Lens Arrangement FIG. 14 shows a first on-chip lens and a second on-chip in the pixel Pc at the center of the imaging area PA shown in FIG. 2 in the solid-state imaging device according to the embodiment of the present invention. It is a top view which shows the arrangement | positioning relationship with a chip lens. FIG. 15 shows the positional relationship between the first on-chip lens and the second on-chip lens in the pixel Pal around the imaging area PA shown in FIG. 2 in the solid-state imaging device according to the embodiment of the present invention. It is a top view. FIGS. 14A and 15A are top views showing positions where the first on-chip lens is disposed with respect to the pixel P. FIG. FIGS. 14B and 15B are top views showing positions where the second on-chip lens is disposed with respect to the pixel P. FIG. FIG. 14C and FIG. 15C are top views showing positions where the first and second on-chip lenses are disposed with respect to the pixel P. FIG.

図14(a)および図15(a)において、図示の都合上、画素Pを太線で示し、第1のオンチップレンズ61bを細線で示している。また、図14(b)および図15(b)において、画素Pを太線で示し、第2のオンチップレンズ62bを細線で示している。また、図14(c)および図15(c)において、図示の都合上、画素Pを太線で示し、第1のオンチップレンズ61bを破線で示し、第2のオンチップレンズ62bを細線で示している。   In FIG. 14A and FIG. 15A, for convenience of illustration, the pixel P is indicated by a thick line, and the first on-chip lens 61b is indicated by a thin line. In FIG. 14B and FIG. 15B, the pixel P is indicated by a thick line, and the second on-chip lens 62b is indicated by a thin line. In FIG. 14C and FIG. 15C, for convenience of illustration, the pixel P is indicated by a thick line, the first on-chip lens 61b is indicated by a broken line, and the second on-chip lens 62b is indicated by a thin line. ing.

(1−2−1)撮像領域PAの中心画素 (1-2-1) Center pixel of imaging area PA

図14に示すように、画素Pcに対する第1のオンチップレンズ61bおよび第2のオンチップレンズ62bの配置は、実施形態1と同様である。   As shown in FIG. 14, the arrangement of the first on-chip lens 61b and the second on-chip lens 62b with respect to the pixel Pc is the same as in the first embodiment.

(1−2−2)撮像領域PAの周辺画素 (1-2-2) Pixels around the imaging area PA

図15(a)に示すように、第1のオンチップレンズ61bは、複数がマトリックス状に並んでいる。複数の第1のオンチップレンズ61bは、幅がD1であり、ピッチがP1となるように配列されている。そして、撮像領域PAの周辺における画素Paに対する第1のオンチップレンズ61bの配置は、撮像領域PAの中心における画素Pcにおける第1のオンチップレンズ61bの配置とは異なる。   As shown in FIG. 15A, a plurality of first on-chip lenses 61b are arranged in a matrix. The plurality of first on-chip lenses 61b are arranged so that the width is D1 and the pitch is P1. The arrangement of the first on-chip lens 61b with respect to the pixel Pa in the periphery of the imaging area PA is different from the arrangement of the first on-chip lens 61b in the pixel Pc at the center of the imaging area PA.

具体的には、第1のオンチップレンズ61bは、それぞれの中心が、4つの画素Pを組み合わせたときの中心点よりも、撮像領域PAの中心側へシフトするように配列されている。このため、第1のオンチップレンズ61bは、ピッチがP1であり、一定間隔で配列されているため、撮像領域PAの中心から離れるに伴い、それぞれのレンズ中心は、4つの画素Pを組み合わせたときの中心点からのシフト量が大きくなる。   Specifically, the first on-chip lenses 61b are arranged so that the respective centers shift to the center side of the imaging area PA from the center point when the four pixels P are combined. Therefore, since the first on-chip lens 61b has a pitch P1 and is arranged at a constant interval, each lens center combines four pixels P as it moves away from the center of the imaging area PA. The amount of shift from the center point increases.

また、図15(b)に示すように、第2のオンチップレンズ62は、複数がマトリックス状に並んでいる。複数の第1のオンチップレンズ61bは、幅がD2であり、ピッチがP2となるように配列されている。そして、画素Paに対する第2のオンチップレンズ62bの配置は、撮像領域PAの中心における画素Pcにおける第2のオンチップレンズ62bの配置とは異なる。   Further, as shown in FIG. 15B, a plurality of second on-chip lenses 62 are arranged in a matrix. The plurality of first on-chip lenses 61b are arranged so that the width is D2 and the pitch is P2. The arrangement of the second on-chip lens 62b with respect to the pixel Pa is different from the arrangement of the second on-chip lens 62b in the pixel Pc at the center of the imaging area PA.

具体的には、第2のオンチップレンズ62bは、それぞれの中心が、対応する各画素Pの中心よりも、撮像領域PAの中心側へシフトするように配列されている。このため、第2のオンチップレンズ62bは、ピッチがP2であり、一定間隔で配列されているため、撮像領域PAの中心から離れるに伴い、それぞれのレンズ中心は、各画素Pの中心からのシフト量が大きくなる。   Specifically, the second on-chip lenses 62b are arranged so that their centers shift to the center side of the imaging area PA from the center of each corresponding pixel P. For this reason, since the second on-chip lenses 62b have a pitch P2 and are arranged at a constant interval, the center of each lens moves away from the center of each pixel P as it moves away from the center of the imaging area PA. The shift amount increases.

本実施形態では、図15(c)に示すように、第1のオンチップレンズ61bと第2のオンチップレンズ62bの位置関係は、実施形態1と同様である。すなわち、第1のオンチップレンズ61bと、対応する第2のオンチップレンズ62bは、同じシフト量で撮像領域PAの中心側へシフトしている。   In the present embodiment, as shown in FIG. 15C, the positional relationship between the first on-chip lens 61b and the second on-chip lens 62b is the same as in the first embodiment. That is, the first on-chip lens 61b and the corresponding second on-chip lens 62b are shifted toward the center of the imaging area PA by the same shift amount.

また、撮像領域PAにおける中心から離れに伴い、シフト量が大きくなるようにオンチップレンズ60bを形成していれば、上記に限定されない。すなわち、オンチップレンズ60bのピッチが一定でなく、撮像領域PAの中心から離れるに伴いピッチが狭くなっていてもよい。   Further, the present invention is not limited to the above as long as the on-chip lens 60b is formed so that the shift amount increases with distance from the center in the imaging area PA. In other words, the pitch of the on-chip lens 60b is not constant, and the pitch may be narrowed away from the center of the imaging area PA.

[動作]
固体撮像装置1bは、図11から図13に示すように、基板101bに形成されたトランジスタ(図示なし)などの障害物と反対側の面から光が入射し、フォトダイオード21bの受光面で光を受光する。
[Operation]
As shown in FIGS. 11 to 13, the solid-state imaging device 1b receives light from a surface opposite to an obstacle such as a transistor (not shown) formed on the substrate 101b, and receives light from the light receiving surface of the photodiode 21b. Is received.

(1)撮像領域PAの中心画素
図11に示すように、撮像領域PAの中心における画素Pcにおいては(図2参照)、光学系202(図1参照)から主光線H1が、第2のオンチップレンズ62bへ入射する。そして、主光線H1は、実施形態1と同様な光路を通り、画素Pcの中心部に集光する。
(1) Center Pixel of Imaging Area PA As shown in FIG. 11, in the pixel Pc at the center of the imaging area PA (see FIG. 2), the chief ray H1 from the optical system 202 (see FIG. 1) is second on. The light enters the chip lens 62b. Then, the principal ray H1 passes through the same optical path as that of the first embodiment, and is condensed at the center of the pixel Pc.

これにより、撮像領域PAの中心における画素Pcにおいて、主光線H1は、フォトダイオード21の中心に集光されるようになる。その結果、隣接する画素Pとの混色を防止することができる。   As a result, the principal ray H1 is focused on the center of the photodiode 21 in the pixel Pc at the center of the imaging area PA. As a result, color mixing with adjacent pixels P can be prevented.

(2)撮像領域PAの周辺画素
図12に示すように、撮像領域PAの周辺における画素Palにおいては(図2参照)、光学系202(図1参照)から、主光線H2lが、第2のオンチップレンズ62bへ入射する。ここでは、主光線H2lは、z軸に対して右斜め方向から第2のオンチップレンズ62bへ入射する。そして、主光線H2は、実施形態1における主光線H2と同様な光路を通りフォトダイオード21bへ到達する。
(2) Peripheral Pixel of Imaging Area PA As shown in FIG. 12, in the pixel Pal in the periphery of the imaging area PA (see FIG. 2), the chief ray H2l from the optical system 202 (see FIG. 1) The light enters the on-chip lens 62b. Here, the principal ray H2l is incident on the second on-chip lens 62b from the right oblique direction with respect to the z-axis. The chief ray H2 passes through the same optical path as the chief ray H2 in the first embodiment and reaches the photodiode 21b.

オンチップレンズ60bは、画素Pに対して撮像領域PAの中心側へシフトしている。そのため、主光線H2lは、実施形態1よりもさらにフォトダイオード21bの中心側に集光されるようになる。その結果、実施形態1よりもさらに、固体撮像装置1bの感度が向上し、隣接する画素Pとの混色を防止することができる。   The on-chip lens 60b is shifted to the center side of the imaging area PA with respect to the pixel P. For this reason, the chief ray H2l is further condensed on the center side of the photodiode 21b than in the first embodiment. As a result, the sensitivity of the solid-state imaging device 1b is further improved than in the first embodiment, and color mixing with adjacent pixels P can be prevented.

また、図13に示すように、主光線H2rも図12に示す場合と同様に、実施形態1よりもさらにフォトダイオード21bの中心側に集光される。   Further, as shown in FIG. 13, the chief ray H2r is also condensed on the center side of the photodiode 21b as compared with the first embodiment, similarly to the case shown in FIG.

[製造方法]
以下より、上記の固体撮像装置1bを製造する製造方法について説明する。
[Production method]
Below, the manufacturing method which manufactures said solid-state imaging device 1b is demonstrated.

図16および図17は、本発明の実施形態2に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。撮像領域PAの中心においては、実施形態1と各工程が同一であるため、図16および図17は、撮像領域PAの周辺における画素Palに位置する固体撮像装置1bを製造する工程を記載する。   16 and 17 are cross-sectional views showing the main parts provided in each step of the method for manufacturing the solid-state imaging device according to Embodiment 2 of the present invention. Since each process is the same as that of the first embodiment at the center of the imaging area PA, FIGS. 16 and 17 describe a process of manufacturing the solid-state imaging device 1b located at the pixel Pal around the imaging area PA.

(1)第1のマスクの形成
第1のマスク71bを形成する工程の前までは、実施形態1と同様であるので記載を省略する。
(1) Formation of first mask The steps up to the step of forming the first mask 71b are the same as those in the first embodiment, and thus the description thereof is omitted.

図16(a)に示すように、第1のフォトレジスト61Pb上に第1のマスク71bを形成する。   As shown in FIG. 16A, a first mask 71b is formed on the first photoresist 61Pb.

ここでは、画素Pの境界部から列方向、行方向ともに撮像領域PAの中心側へシフトした位置に開口部の中心が位置し、各画素Pのピッチと同一のピッチで開口部が形成されている第1のマスク71bを、第1のフォトレジスト61Pb上に形成する。   Here, the center of the opening is located at a position shifted from the boundary of the pixel P to the center side of the imaging area PA in both the column direction and the row direction, and the opening is formed at the same pitch as the pitch of each pixel P. A first mask 71b is formed on the first photoresist 61Pb.

開口部の形状は、第1のオンチップレンズ61bの形状に合わせて形成される。開口部は、例えば、円形、楕円形、方形、または異方形状に形成される。   The shape of the opening is formed in accordance with the shape of the first on-chip lens 61b. The opening is formed in, for example, a circle, an ellipse, a rectangle, or an anisotropic shape.

本実施形態において、第1のマスク71bは、開口部のピッチが第1のオンチップレンズ61のピッチP1となるように形成される。本実施形態において、このピッチP1は、画素Pのピッチと同一である。   In the present embodiment, the first mask 71 b is formed so that the pitch of the openings becomes the pitch P <b> 1 of the first on-chip lens 61. In the present embodiment, the pitch P1 is the same as the pitch of the pixels P.

(2)第1のオンチップレンズの形成
次に、図16(b)に示すように、第1のフォトレジスト61Pbを加工することにより、第1のオンチップレンズ61bを形成する。
第1のオンチップレンズ61bは、実施形態1における第1のオンチップレンズ61を形成する工程と同様に形成する。
(2) Formation of First On-Chip Lens Next, as shown in FIG. 16B, the first on-chip lens 61b is formed by processing the first photoresist 61Pb.
The first on-chip lens 61b is formed in the same manner as the step of forming the first on-chip lens 61 in the first embodiment.

(3)第2のフォトレジストの形成
次に、図16(c)に示すように、第2のオンチップレンズ62bを形成するための第2のフォトレジスト62Pbを形成する。
第2のフォトレジスト62Pbは、実施形態1における第2のフォトレジスト62Pを形成する工程と同様に形成する。
(3) Formation of Second Photoresist Next, as shown in FIG. 16C, a second photoresist 62Pb for forming the second on-chip lens 62b is formed.
The second photoresist 62Pb is formed in the same manner as the step of forming the second photoresist 62P in the first embodiment.

(4)第2のマスクの形成
次に、図17(d)に示すように、第2のフォトレジスト62Pb上に第2のマスク72bを形成する。
(4) Formation of Second Mask Next, as shown in FIG. 17D, a second mask 72b is formed on the second photoresist 62Pb.

ここでは、第2のフォトレジスト62Pb上に、第1のオンチップレンズ61bのシフト量だけ、画素Pの中心部から列方向、行方向ともにシフトした位置に開口部の中心が位置している第2のマスク72bを形成する。前記開口部のピッチは、各画素Pのピッチと同一のピッチで形成される。   Here, the center of the opening is located on the second photoresist 62Pb at a position shifted in the column direction and the row direction from the center of the pixel P by the shift amount of the first on-chip lens 61b. Two masks 72b are formed. The pitch of the openings is formed at the same pitch as the pitch of each pixel P.

開口部の形状は、第2のオンチップレンズ62bの形状に合わせて形成される。開口部は、例えば、円形、楕円形、方形、または異方形状に形成される。   The shape of the opening is formed in accordance with the shape of the second on-chip lens 62b. The opening is formed in, for example, a circle, an ellipse, a rectangle, or an anisotropic shape.

本実施形態において、第2のマスク72bは、開口部のピッチが第2のオンチップレンズ62bのピッチP2bとなるように形成される。本実施形態において、このピッチP2bは、画素Pのピッチと同一である。   In the present embodiment, the second mask 72b is formed so that the pitch of the openings becomes the pitch P2b of the second on-chip lens 62b. In the present embodiment, the pitch P2b is the same as the pitch of the pixels P.

(5)第2のオンチップレンズの形成
次に、第2のフォトレジスト62Pbを加工することにより、第2のオンチップレンズ62bを形成する。第2のオンチップレンズ62bは、実施形態1における第2のオンチップレンズ62を形成する工程と同様に形成する。
これにより、撮像領域PAの中心側へシフトしたオンチップレンズ60bが形成される。また、図11から図13に示すように、光が入射する上面が凸型、下面も中央が凸型の形状、すなわちイチョウの葉のような形状となる第2のオンチップレンズ62bが形成され、図11から図13に示す固体撮像装置1bを完成させる。
(5) Formation of Second On-Chip Lens Next, the second on-chip lens 62b is formed by processing the second photoresist 62Pb. The second on-chip lens 62b is formed in the same manner as the step of forming the second on-chip lens 62 in the first embodiment.
Thereby, the on-chip lens 60b shifted to the center side of the imaging area PA is formed. Further, as shown in FIGS. 11 to 13, a second on-chip lens 62b having a convex shape on the upper surface on which light is incident and a convex shape on the lower surface, that is, a shape like a ginkgo leaf is formed. The solid-state imaging device 1b shown in FIGS. 11 to 13 is completed.

[まとめ]
以上のように、本実施形態において、撮像領域PAの周辺の画素Paに位置するオンチップレンズ60bが、撮像領域PAの中心における画素Pcに対するオンチップレンズ60bの位置よりも、撮像領域PAの中心側へシフトするように配置されている。
以上のような構成により、撮像領域PAの周辺における画素Paにおいて、入射する主光線H2をフォトダイオード21bの中心側に集光させることができる。その結果、焦点距離が短い場合でも、実施形態1よりもさらに固体撮像装置1bの感度を向上させることができ、また混色を防止することができるという効果を奏する。
[Summary]
As described above, in the present embodiment, the on-chip lens 60b positioned in the pixel Pa around the imaging area PA is located at the center of the imaging area PA rather than the position of the on-chip lens 60b with respect to the pixel Pc at the center of the imaging area PA. It is arranged to shift to the side.
With the configuration as described above, the incident principal ray H2 can be condensed on the center side of the photodiode 21b in the pixels Pa around the imaging area PA. As a result, even when the focal length is short, the sensitivity of the solid-state imaging device 1b can be further improved as compared with the first embodiment, and color mixing can be prevented.

<3.実施形態3>
[装置構成]
図18から図20は、本発明の実施形態3に係る固体撮像装置の断面を示す図である。
<3. Embodiment 3>
[Device configuration]
18 to 20 are views showing a cross section of the solid-state imaging device according to Embodiment 3 of the present invention.

図18から図20に示すように、本実施形態において、固体撮像装置1cは、オンチップレンズ60cの配置および層内レンズ80cを有することが実施形態1と異なる。この点を除き、本実施形態は、実施形態1と同様である。したがって、重複する部分については、記載を省略する。   As shown in FIGS. 18 to 20, in the present embodiment, the solid-state imaging device 1 c is different from the first embodiment in that it has an on-chip lens 60 c and an in-layer lens 80 c. Except for this point, the present embodiment is the same as the first embodiment. Therefore, description is abbreviate | omitted about the overlapping part.

(1)固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置1cの詳細内容について説明する。
(1) Detailed Configuration of Solid-State Imaging Device The detailed content of the solid-state imaging device 1c according to the present embodiment will be described.

図18は、図2において示した撮像領域PAにおける中心の画素Pcに位置する固体撮像装置1cの断面を示している。図19は、図2に示した撮像領域PAにおける周辺の画素Palに位置する固体撮像装置1cの断面を示している。図20は、図2に示した撮像領域PAにおける周辺の画素Parに位置する固体撮像装置1cの断面を示している。また、図18から図20において、図示の都合上、主光線を太線で示している。   FIG. 18 shows a cross section of the solid-state imaging device 1c located at the center pixel Pc in the imaging area PA shown in FIG. FIG. 19 shows a cross section of the solid-state imaging device 1c located at the peripheral pixel Pal in the imaging area PA shown in FIG. FIG. 20 shows a cross section of the solid-state imaging device 1c located at the peripheral pixel Par in the imaging area PA shown in FIG. Also, in FIGS. 18 to 20, the chief ray is indicated by a bold line for the convenience of illustration.

本実施形態の固体撮像装置1cは、例えば、基板101の裏面側から入射する光を受光して撮像を実施するように構成されている。   For example, the solid-state imaging device 1c of the present embodiment is configured to receive light incident from the back side of the substrate 101 and perform imaging.

なお、撮像領域PAにおいては、図3に示したように画素Pが構成されているが、フォトダイオード21を除き、画素Pを構成する他の各部材については、図示を省略している。   In the imaging area PA, the pixel P is configured as illustrated in FIG. 3, but the illustration of the other members configuring the pixel P except for the photodiode 21 is omitted.

(1−1)レンズの構成
(1−1−1)層内レンズ
層内レンズ80cは、図18から図20に示すように、基板101cと平坦化膜90cとの間に設けられている。そして、層内レンズ80cは、図18から図20に示すように、第1の層内レンズ81cと第2の層内レンズ82cの2層からなる。
(1-1) Lens Configuration (1-1-1) Intralayer Lens The intralayer lens 80c is provided between the substrate 101c and the planarizing film 90c, as shown in FIGS. Then, as shown in FIGS. 18 to 20, the inner lens 80c includes two layers, a first inner lens 81c and a second inner lens 82c.

具体的には、層内レンズ80cにおいて、第1の層内レンズ81cは、図18から図20に示すように、第2の層内レンズ82cよりフォトダイオード21cに近い位置に設けられている。   Specifically, in the in-layer lens 80c, the first in-layer lens 81c is provided at a position closer to the photodiode 21c than the second in-layer lens 82c, as shown in FIGS.

また、層内レンズ80cにおいて、第2の層内レンズ82cは、図18から図20に示すように、第1の層内レンズ81cの上方、すなわち第1の層内レンズ81cよりフォトダイオード21cから遠い位置に積層されている。すなわち、第2の層内レンズ82cは、第1の層内レンズ81cよりも光の入射側に形成されている。   In the intralayer lens 80c, as shown in FIGS. 18 to 20, the second intralayer lens 82c is located above the first intralayer lens 81c, that is, from the photodiode 21c than the first intralayer lens 81c. Laminated at a distant position. That is, the second in-layer lens 82c is formed closer to the light incident side than the first in-layer lens 81c.

そして、層内レンズ80cは光が透過する光透過性材料で構成されており、第1の層内レンズ81cと第2の層内レンズ82cは、屈折率の異なる材料により構成されている。   The inner lens 80c is made of a light-transmitting material that allows light to pass therethrough, and the first inner lens 81c and the second inner lens 82c are made of materials having different refractive indexes.

本実施形態において、例えば、第1の層内レンズ81cは、第2の層内レンズ82cよりも屈折率が低い材料で構成されている。すなわち、光の入射側に形成されている層内レンズの方が、その層内レンズの下方に形成されている層内レンズよりも屈折率の高い材料で構成されている。また、第2の層内レンズ82cは、第2の層内レンズ82cの周辺の平坦化膜90cよりも屈折率が高い材料で構成されている。   In the present embodiment, for example, the first inner lens 81c is made of a material having a lower refractive index than the second inner lens 82c. That is, the inner lens formed on the light incident side is made of a material having a higher refractive index than the inner lens formed below the inner lens. The second inner lens 82c is made of a material having a higher refractive index than the planarizing film 90c around the second inner lens 82c.

具体的には、第1の層内レンズ81cは、例えば、有機化合物などから構成されており、屈折率が、1.46である。また、第2の層内レンズ82cは、例えば、屈折率が2.0であるシリコン窒化物、または屈折率が1.6から1.95であるシリコン酸窒化物から構成されている。また、例えば、平坦化膜90cは、屈折率が1.55である材料から構成されている。   Specifically, the first in-layer lens 81c is made of, for example, an organic compound and has a refractive index of 1.46. The second inner lens 82c is made of, for example, silicon nitride having a refractive index of 2.0 or silicon oxynitride having a refractive index of 1.6 to 1.95. For example, the planarization film 90c is made of a material having a refractive index of 1.55.

また、上記と異なり、第1の層内レンズ81cは、第2の層内レンズ82cよりも屈折率の高い材料で構成されていても良い。   Further, unlike the above, the first in-layer lens 81c may be made of a material having a refractive index higher than that of the second in-layer lens 82c.

(1−1−2)オンチップレンズ
オンチップレンズ60cは、図18から図20に示すように、平坦化膜50cを介してカラーフィルタ40c上に設けられている。本実施形態において、オンチップレンズ60cは、図18から図20に示すように、1層で構成される。
(1-1-2) On-Chip Lens As shown in FIGS. 18 to 20, the on-chip lens 60c is provided on the color filter 40c via the planarization film 50c. In the present embodiment, the on-chip lens 60c is composed of one layer as shown in FIGS.

また、オンチップレンズ60cは、実施形態1における第2のオンチップレンズ62と同様の材料により構成されている。
(1-2)レンズの配置
The on-chip lens 60c is made of the same material as the second on-chip lens 62 in the first embodiment.
(1-2) Lens arrangement

図7は、本発明の一実施形態に係る固体撮像装置におけるオンチップレンズと層内レンズとの配置関係を示す上面図である。図7(a)は、画素Pに対して第1の層内レンズが配置される位置を示す上面図である。図7(b)は、画素Pに対して第2の層内レンズ、およびオンチップレンズが配置される位置を示す上面図である。図7(c)は、画素Pに対してオンチップレンズと層内レンズが配置される位置を示す上面図である。   FIG. 7 is a top view showing the positional relationship between the on-chip lens and the in-layer lens in the solid-state imaging device according to the embodiment of the present invention. FIG. 7A is a top view showing a position where the first intra-layer lens is disposed with respect to the pixel P. FIG. FIG. 7B is a top view illustrating positions where the second intra-layer lens and the on-chip lens are disposed with respect to the pixel P. FIG. 7C is a top view showing a position where the on-chip lens and the in-layer lens are arranged with respect to the pixel P. FIG.

図7(a)において、図示の都合上、画素Pを太線で示し、第1の層内レンズ81cを細線で示している。また、図7(b)において、画素Pを太線で示し、第2の層内レンズ82cおよびオンチップレンズ60cを細線で示している。また、図7(c)において、図示の都合上、画素Pを太線で示し、第1の層内レンズ81を破線で示し、第2の層内レンズ82cを細線で示している。
(1−2−1)層内レンズ
In FIG. 7A, for convenience of illustration, the pixel P is indicated by a thick line, and the first intra-layer lens 81c is indicated by a thin line. In FIG. 7B, the pixel P is indicated by a thick line, and the second intra-layer lens 82c and the on-chip lens 60c are indicated by thin lines. In FIG. 7C, for convenience of illustration, the pixel P is indicated by a thick line, the first intra-layer lens 81 is indicated by a broken line, and the second intra-layer lens 82c is indicated by a thin line.
(1-2-1) In-layer lens

本実施形態において、層内レンズ80cは、画素Pに対して、実施形態1におけるオンチップレンズ60の配置と同様に配置される。   In the present embodiment, the in-layer lens 80c is arranged with respect to the pixel P in the same manner as the arrangement of the on-chip lens 60 in the first embodiment.

すなわち、第1の層内レンズ81cは、画素Pに対して、実施形態1における第1のオンチップレンズ61の配置と同様に配置される。また、第2の層内レンズ82cは、画素Pに対して、実施形態1における第2のオンチップレンズ62の配置と同様に配置される。   That is, the first in-layer lens 81c is arranged with respect to the pixel P in the same manner as the arrangement of the first on-chip lens 61 in the first embodiment. In addition, the second intra-layer lens 82 c is arranged with respect to the pixel P in the same manner as the arrangement of the second on-chip lens 62 in the first embodiment.

上記に示す第1の層内レンズ81cと第2の層内レンズ82cの位置関係は、撮像領域PAにおける画素Pの位置に関わらず、同一である。すなわち、撮像領域PAの中心部および周辺部のどちらの画素Pにおいても、上記に示す位置関係で第1の層内レンズ81cと第2の層内レンズ82cが配置されている。   The positional relationship between the first in-layer lens 81c and the second in-layer lens 82c described above is the same regardless of the position of the pixel P in the imaging area PA. That is, the first in-layer lens 81c and the second in-layer lens 82c are arranged in the above-described positional relationship in both the pixel P in the central portion and the peripheral portion of the imaging area PA.

(1−2−2)オンチップレンズ
本実施形態において、オンチップレンズ60cは、画素Pに対して実施形態1おける第2のオンチップレンズ62の配置と同様に配置される。
(1-2-2) On-Chip Lens In the present embodiment, the on-chip lens 60 c is arranged with respect to the pixel P in the same manner as the arrangement of the second on-chip lens 62 in the first embodiment.

[動作]
固体撮像装置1cは、図18から図20に示すように、基板101cに形成されたトランジスタ(図示なし)などの障害物と反対側の面から光が入射し、フォトダイオード21cの受光面で光を受光する。
[Operation]
As shown in FIGS. 18 to 20, in the solid-state imaging device 1c, light is incident from a surface opposite to an obstacle such as a transistor (not shown) formed on the substrate 101c, and light is incident on the light receiving surface of the photodiode 21c. Is received.

(1)撮像領域PAの中心画素
図18に示すように、撮像領域PAの中心における画素Pにおいては(図2参照)、光学系202(図1参照)から主光線H1が、オンチップレンズ60cへ入射する。オンチップレンズ60cは、オンチップレンズ60cの周囲よりも屈折率が高い。このため、主光線H1は、オンチップレンズ60cとその周辺との境界面で屈折して、画素Pの中心側に集光する。すなわち、図18に示すように、主光線H1は、オンチップレンズ60cと周辺領域との境界面で内側に屈折する。
(1) Center Pixel of Imaging Area PA As shown in FIG. 18, in the pixel P at the center of the imaging area PA (see FIG. 2), the chief ray H1 is transmitted from the optical system 202 (see FIG. 1) to the on-chip lens 60c. Incident to The on-chip lens 60c has a higher refractive index than the periphery of the on-chip lens 60c. For this reason, the principal ray H1 is refracted at the boundary surface between the on-chip lens 60c and its periphery, and is condensed on the center side of the pixel P. That is, as shown in FIG. 18, the chief ray H1 is refracted inward at the boundary surface between the on-chip lens 60c and the peripheral region.

次に、オンチップレンズ60cとその周辺との境界面で屈折した主光線H1は、カラーフィルタを通過して、第2の層内レンズ82cへ入射する。第2の層内レンズ82cの屈折率は、第2の層内レンズ82cの周囲における平坦化膜90cよりも高い。このため、主光線H1は、オンチップレンズ60cと平坦化膜90cとの境界面で屈折して、さらに画素Pの中心側に集光する。   Next, the principal ray H1 refracted at the boundary surface between the on-chip lens 60c and its periphery passes through the color filter and enters the second in-layer lens 82c. The refractive index of the second inner lens 82c is higher than that of the planarizing film 90c around the second inner lens 82c. For this reason, the principal ray H1 is refracted at the boundary surface between the on-chip lens 60c and the flattening film 90c and further condensed on the center side of the pixel P.

次に、第2の層内レンズ82cと平坦化膜90cとの境界面で屈折した主光線H1は、第1の層内レンズ81cへ入射する。第1の層内レンズ81cの屈折率は、第2の層内レンズ82cの屈折率より低い。このため、主光線H1は、第1の層内レンズ81cと第2の層内レンズ82cとの境界面で屈折して、さらに画素Pの中心側に集光する。すなわち、図18に示すように、主光線H1は、第1の層内レンズ81cと第2の層内レンズ82cとの境界面で内側に屈折する。   Next, the principal ray H1 refracted at the boundary surface between the second in-layer lens 82c and the planarization film 90c is incident on the first in-layer lens 81c. The refractive index of the first inner lens 81c is lower than the refractive index of the second inner lens 82c. For this reason, the chief ray H1 is refracted at the boundary surface between the first in-layer lens 81c and the second in-layer lens 82c, and further condensed on the center side of the pixel P. That is, as shown in FIG. 18, the principal ray H1 is refracted inward at the boundary surface between the first in-layer lens 81c and the second in-layer lens 82c.

これにより、撮像領域PAの中心における画素Pcにおいて、主光線H1は、フォトダイオード21cの中心に集光されるようになる。その結果、隣接する画素Pとの混色を防止することができる。   Thereby, in the pixel Pc at the center of the imaging area PA, the chief ray H1 is condensed at the center of the photodiode 21c. As a result, color mixing with adjacent pixels P can be prevented.

(2)撮像領域PAの周辺画素
図19に示すように、撮像領域PAにおける周辺の画素Palにおいては(図2参照)、光学系202(図1参照)から主光線H2は、オンチップレンズ60cへ入射する。ここでは、主光線H2は、z軸に対して斜め方向からオンチップレンズ60cへ入射する。上述したように、オンチップレンズ60cはオンチップレンズ60cの周囲よりも屈折率が高い。このため、主光線H2は、オンチップレンズ60cとその周囲との境界面で、画素Pの中心側に屈折する。すなわち、図19に示すように、主光線H2lは、オンチップレンズ60cとその周囲との境界面で、z軸と平行となる方向へ屈折して、画素Pの中心側に集光する。
(2) Peripheral Pixels in Imaging Area PA As shown in FIG. 19, in the peripheral pixels Pal in the imaging area PA (see FIG. 2), the chief ray H2 from the optical system 202 (see FIG. 1) is transmitted from the on-chip lens 60c. Incident to Here, the principal ray H2 enters the on-chip lens 60c from an oblique direction with respect to the z axis. As described above, the on-chip lens 60c has a higher refractive index than the periphery of the on-chip lens 60c. For this reason, the chief ray H2 is refracted toward the center of the pixel P at the boundary surface between the on-chip lens 60c and its periphery. That is, as shown in FIG. 19, the principal ray H2l is refracted in a direction parallel to the z axis at the boundary surface between the on-chip lens 60c and its periphery, and is condensed on the center side of the pixel P.

次に、オンチップレンズ60cとその周囲との境界面で屈折した主光線H2lは、カラーフィルタを通過して、第2の層内レンズ82cへ入射する。上述したように、第2の層内レンズ82cの屈折率が、第2の層内レンズ82cの周囲における平坦化膜90cよりも高い。このため、主光線H2lは、オンチップレンズ60cと平坦化膜90cとの境界面で屈折し、画素Pの中心側に集光する。   Next, the principal ray H2l refracted at the boundary surface between the on-chip lens 60c and its surroundings passes through the color filter and enters the second in-layer lens 82c. As described above, the refractive index of the second inner lens 82c is higher than that of the planarizing film 90c around the second inner lens 82c. For this reason, the principal ray H2l is refracted at the boundary surface between the on-chip lens 60c and the planarization film 90c and is condensed on the center side of the pixel P.

次に、第2の層内レンズ82cと平坦化膜90cとの境界面で屈折した主光線H2は、第1の層内レンズ81cへ入射する。上述したように、第1の層内レンズ81cの屈折率は、第2の層内レンズ82cの屈折率より低いため、主光線H2は、第1の層内レンズ81cと第2の層内レンズ82cとの境界面で、z軸と平行となる方向へ屈折し、画素Pの中心側に集光する。   Next, the principal ray H2 refracted at the boundary surface between the second in-layer lens 82c and the planarizing film 90c is incident on the first in-layer lens 81c. As described above, since the refractive index of the first intra-layer lens 81c is lower than the refractive index of the second intra-layer lens 82c, the chief ray H2 is reflected by the first intra-layer lens 81c and the second intra-layer lens. The light is refracted in a direction parallel to the z-axis at the boundary surface with 82c and condensed on the center side of the pixel P.

これにより、撮像領域PAの周辺における画素Pにおいて、主光線H2は、実施形態1よりもさらにフォトダイオード21cの中心側に集光されるようになる。その結果、固体撮像装置1の感度が向上し、隣接する画素Pとの混色を防止することができる。   Thereby, in the pixel P in the periphery of the imaging area PA, the chief ray H2 is condensed further on the center side of the photodiode 21c than in the first embodiment. As a result, the sensitivity of the solid-state imaging device 1 is improved, and color mixing with adjacent pixels P can be prevented.

図20は、図2に示した撮像領域PAにおける周辺の画素Parに位置する固体撮像装置の断面を示している。図20に示すように、主光線H2は、図19に示すのと同様に、フォトダイオード21cの中心側に集光される。   FIG. 20 shows a cross section of the solid-state imaging device located at the peripheral pixel Par in the imaging area PA shown in FIG. As shown in FIG. 20, the chief ray H2 is condensed on the center side of the photodiode 21c, as shown in FIG.

[製造方法]
以下より、上記の固体撮像装置1cを製造する製造方法について説明する。
[Production method]
Below, the manufacturing method which manufactures said solid-state imaging device 1c is demonstrated.

図21から図24は、本発明の実施形態3に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。   FIG. 21 to FIG. 24 are cross-sectional views showing the main part provided in each step of the method for manufacturing the solid-state imaging device according to Embodiment 3 of the present invention.

(1)第1のフォトレジストの形成
基板101にシリコン酸化膜30cを形成するまでの工程は、実施形態1と同様であるので記載を省略する。
(1) Formation of First Photoresist The steps until the silicon oxide film 30c is formed on the substrate 101 are the same as those in the first embodiment, and thus description thereof is omitted.

図21(a)に示すように、シリコン酸化膜30c上に、第1の層内レンズ81cを形成するための第1のフォトレジスト61Pcを形成する。   As shown in FIG. 21A, a first photoresist 61Pc for forming the first inner lens 81c is formed on the silicon oxide film 30c.

シリコン酸化膜30cの全面に第1のフォトレジスト81Pcを塗布する。
例えば、第1のフォトレジスト81Pcは、ネガ型のフォトレジストであり、500nm〜5000nmの厚さで塗布される。
A first photoresist 81Pc is applied to the entire surface of the silicon oxide film 30c.
For example, the first photoresist 81Pc is a negative photoresist and is applied with a thickness of 500 nm to 5000 nm.

(2)第1のマスクの形成
次に、図21(b)に示すように、第1のフォトレジスト81Pc上に第1のマスク71cを形成する。
(2) Formation of First Mask Next, as shown in FIG. 21B, a first mask 71c is formed on the first photoresist 81Pc.

ここでは、画素Pの境界部を中心として、列方向、行方向ともに各画素Pのピッチと同一のピッチで開口部が形成されている第1のマスク71cを、第1のフォトレジスト61Pc上に形成する。すなわち、図21(b)に示すように、第1のマスク71cに形成された開口部の中心が、画素Pの境界部と一致するように、第1のマスク71cが形成される。   Here, a first mask 71c in which openings are formed at the same pitch as the pitch of each pixel P in both the column direction and the row direction centering on the boundary portion of the pixel P is formed on the first photoresist 61Pc. Form. That is, as shown in FIG. 21B, the first mask 71c is formed so that the center of the opening formed in the first mask 71c coincides with the boundary portion of the pixel P.

開口部の形状は、第1の層内レンズ81cの形状に合わせて形成される。開口部は、例えば、円形、楕円形、方形、または異方形状に形成される。   The shape of the opening is formed in accordance with the shape of the first in-layer lens 81c. The opening is formed in, for example, a circle, an ellipse, a rectangle, or an anisotropic shape.

本実施形態において、第1のマスク71cは、開口部のピッチが第1の層内レンズ81cのピッチP1となるように形成される。本実施形態において、このピッチP1は、画素Pのピッチと同一である。
(3)第1の層内レンズの形成
次に、図21(c)に示すように、第1のフォトレジスト81Pcを加工することにより、第1の層内レンズ81cを形成する。
In the present embodiment, the first mask 71c is formed such that the pitch of the openings becomes the pitch P1 of the first in-layer lens 81c. In the present embodiment, the pitch P1 is the same as the pitch of the pixels P.
(3) Formation of First Intralayer Lens Next, as shown in FIG. 21C, the first intralayer lens 81c is formed by processing the first photoresist 81Pc.

まず、第1のマスク71cを介して、上方から光を照射して、第1のフォトレジスト81Pcを露光する。その後、第1のフォトレジスト81Pcの未露光部が除去されるように現像処理を行う。   First, light is irradiated from above through the first mask 71c to expose the first photoresist 81Pc. Thereafter, development processing is performed so that the unexposed portion of the first photoresist 81Pc is removed.

次に、例えば、現像した第1のフォトレジスト81Pcを熱処理によってリフローして、第1の層内レンズ81cを成形する。その後、成形した第1の層内レンズ81cに、例えば、大気雰囲気、常圧条件で、100度〜150℃の温度で30秒〜300秒程度の熱処理を施して、第1の層内レンズ81cを固める。これにより、各レンズの中心が画素Pの境界部と一致した第1の層内レンズ81cが形成される。   Next, for example, the developed first photoresist 81Pc is reflowed by heat treatment to mold the first in-layer lens 81c. Thereafter, the molded first in-layer lens 81c is subjected to a heat treatment at a temperature of 100 ° C. to 150 ° C. for about 30 seconds to 300 seconds under, for example, an atmospheric condition and a normal pressure condition, and the first in-layer lens 81c. Harden. As a result, a first in-layer lens 81c in which the center of each lens coincides with the boundary portion of the pixel P is formed.

(4)第2のフォトレジストの形成
次に、図22(d)に示すように、第2の層内レンズ82cを形成するための第2のフォトレジスト82Pcを形成する。
(4) Formation of Second Photoresist Next, as shown in FIG. 22D, a second photoresist 82Pc for forming the second in-layer lens 82c is formed.

ここでは、第1の層内レンズ81cの凸凹を埋めるように、第1の層内レンズ81c上全面に、第2のフォトレジスト82Pcを塗布する。
例えば、第2のフォトレジスト82Pcは、ネガ型のフォトレジストであり、500nm〜5000nmの厚さで塗布される。
Here, the second photoresist 82Pc is applied to the entire surface of the first inner lens 81c so as to fill the unevenness of the first inner lens 81c.
For example, the second photoresist 82Pc is a negative photoresist and is applied with a thickness of 500 nm to 5000 nm.

(5)第2のマスクの形成
次に、図22(e)に示すように、第2のフォトレジスト82Pc上に第2のマスク72cを形成する。
(5) Formation of Second Mask Next, as shown in FIG. 22E, a second mask 72c is formed on the second photoresist 82Pc.

ここでは、第2のフォトレジスト82Pc上に、画素Pの中心部を中心として、列方向、行方向ともに各画素Pのピッチと同一のピッチで開口部が形成されている第2のマスク72cを形成する。すなわち、図22(e)に示すように、第2のマスク72cに形成された開口部の中心が、画素Pの中心と一致するように、第2のマスク72cが形成される。   Here, on the second photoresist 82Pc, the second mask 72c in which openings are formed at the same pitch as the pitch of each pixel P in the column direction and the row direction with the center of the pixel P as the center. Form. That is, as shown in FIG. 22E, the second mask 72c is formed so that the center of the opening formed in the second mask 72c coincides with the center of the pixel P.

開口部の形状は、第2の層内レンズ82cの形状に合わせて形成される。開口部は、例えば、円形、楕円形、方形、または異方形状に形成される。   The shape of the opening is formed in accordance with the shape of the second in-layer lens 82c. The opening is formed in, for example, a circle, an ellipse, a rectangle, or an anisotropic shape.

本実施形態において、第2のマスク72はc、開口部のピッチが第2の層内レンズ82cのピッチP2となるように形成される。本実施形態において、このピッチP2は、画素Pのピッチと同一である。   In the present embodiment, the second mask 72 is formed so that the pitch of the openings c is the pitch P2 of the second inner lens 82c. In the present embodiment, the pitch P2 is the same as the pitch of the pixels P.

(6)第2の層内レンズの形成
次に、図22(f)に示すように、第2のフォトレジスト82Pcを加工することにより、第2の層内レンズ82cを形成する。
(6) Formation of Second Inner Lens Next, as shown in FIG. 22F, the second photoresist 82Pc is processed to form the second inner lens 82c.

まず、第2のマスク72cを介して、上方から光を照射して、第2のフォトレジスト82Pcを露光する。その後、第2のフォトレジスト82Pcの未露光部が除去されるように現像処理を行う。   First, light is irradiated from above through the second mask 72c to expose the second photoresist 82Pc. Thereafter, development processing is performed so that the unexposed portion of the second photoresist 82Pc is removed.

次に、例えば、現像した第2のフォトレジスト82Pcを熱処理によってリフローして、第2の層内レンズ82cを成形する。その後、成形した第2の層内レンズ82cに、例えば、大気雰囲気、常圧条件で、100度〜150℃の温度で30秒〜300秒程度の熱処理を施して、第2の層内レンズ82cを固める。これにより、各レンズの中心が画素Pの中心部と一致した第2の層内レンズ82cが形成される。また、図18から図20に示すように、光が入射する上面が凸型であり、光が射出する下面も中央が凸型の形状となる第2の層内レンズ82cが形成される。
(7)カラーフィルタの形成
次に、図23(g)に示すように、第2の層内レンズ82cの上方にカラーフィルタ40を形成する。
Next, for example, the developed second photoresist 82Pc is reflowed by heat treatment to mold the second in-layer lens 82c. Thereafter, the molded second in-layer lens 82c is subjected to a heat treatment at a temperature of 100 ° C. to 150 ° C. for about 30 seconds to 300 seconds under, for example, an atmospheric condition and atmospheric pressure, to thereby form the second in-layer lens 82c. Harden. As a result, a second in-layer lens 82c in which the center of each lens coincides with the central portion of the pixel P is formed. Further, as shown in FIGS. 18 to 20, a second intra-layer lens 82c having a convex shape on the upper surface on which light is incident and a convex shape on the lower surface on which the light is emitted is formed.
(7) Formation of Color Filter Next, as shown in FIG. 23G, the color filter 40 is formed above the second in-layer lens 82c.

ここでは、カラーフィルタ40を形成するのに先立って、図23(g)に示すように、第2の層内レンズ82c上に平坦化膜90cを形成する。   Here, prior to forming the color filter 40, as shown in FIG. 23G, the planarizing film 90c is formed on the second inner lens 82c.

次に、図23(g)に示すように、平坦化膜90c上にカラーフィルタ40cを形成する。カラーフィルタ40cは、実施形態1におけるカラーフィルタ40を形成する工程と同様に形成する。   Next, as shown in FIG. 23G, a color filter 40c is formed on the planarizing film 90c. The color filter 40c is formed in the same manner as the step of forming the color filter 40 in the first embodiment.

(8)第3のフォトレジストの形成
次に、図23(h)に示すように、オンチップレンズ60cを形成するための第3のフォトレジスト60Pcを形成する。
(8) Formation of Third Photoresist Next, as shown in FIG. 23 (h), a third photoresist 60Pc for forming the on-chip lens 60c is formed.

まず、カラーフィルタ40c上に平坦化膜50cを形成する。   First, the planarizing film 50c is formed on the color filter 40c.

その後、カラーフィルタ40上に平坦化膜50を介して、全面に第3のフォトレジスト60Pcを塗布する。
例えば、第3のフォトレジスト60Pcは、ネガ型のフォトレジストであり、500nm〜5000nmの厚さで塗布される。
Thereafter, a third photoresist 60Pc is applied to the entire surface of the color filter 40 via the planarizing film 50.
For example, the third photoresist 60Pc is a negative photoresist and is applied with a thickness of 500 nm to 5000 nm.

(9)第3のマスクの形成
次に、図24(i)に示すように、第3のフォトレジスト60Pc上に第3のマスク73cを形成する。
(9) Formation of Third Mask Next, as shown in FIG. 24I, a third mask 73c is formed on the third photoresist 60Pc.

ここでは、第3のフォトレジスト62Pc上に、画素Pの中心部を中心として、列方向、行方向ともに各画素Pのピッチと同一のピッチで開口部が形成されている第3のマスク73cを形成する。すなわち、図24(i)に示すように、第3のマスク73cに形成された開口部の中心が、画素Pの中心と一致するように、第3のマスク73cが形成される。   Here, on the third photoresist 62Pc, the third mask 73c having openings formed at the same pitch as the pitch of each pixel P in the column direction and the row direction with the center portion of the pixel P as the center. Form. That is, as shown in FIG. 24I, the third mask 73c is formed so that the center of the opening formed in the third mask 73c coincides with the center of the pixel P.

開口部の形状は、オンチップレンズ60cの形状に合わせて形成される。開口部は、例えば、円形、楕円形、方形、または異方形状に形成される。   The shape of the opening is formed in accordance with the shape of the on-chip lens 60c. The opening is formed in, for example, a circle, an ellipse, a rectangle, or an anisotropic shape.

本実施形態において、第3のマスク73cは、開口部のピッチがオンチップレンズ60cのピッチP3となるように形成される。本実施形態において、このピッチP3は、画素Pのピッチと同一である。   In the present embodiment, the third mask 73c is formed so that the pitch of the openings becomes the pitch P3 of the on-chip lens 60c. In the present embodiment, the pitch P3 is the same as the pitch of the pixels P.

(10)オンチップレンズの形成
次に、第3のフォトレジスト60Pcを加工することにより、オンチップレンズ60cを形成する。
(10) Formation of On-Chip Lens Next, the on-chip lens 60c is formed by processing the third photoresist 60Pc.

まず、第3のマスク73cを介して、上方から光を照射して、第3のフォトレジスト60Pcを露光する。その後、第3のフォトレジスト62Pcの未露光部が除去されるように現像処理を行う。   First, light is irradiated from above through the third mask 73c to expose the third photoresist 60Pc. Thereafter, development processing is performed so that the unexposed portion of the third photoresist 62Pc is removed.

次に、例えば、現像した第3のフォトレジスト60Pcを熱処理によってリフローして、オンチップレンズ60cを成形する。その後、成形したオンチップレンズ60cに、例えば、大気雰囲気、常圧条件で、100℃〜150℃の温度で30秒〜300秒程度の熱処理を施して、オンチップレンズ60cを固める。これにより、各レンズの中心が画素Pの中心部と一致したオンチップレンズ60cが形成される。また、図18から図20に示すように、光が入射する上面が凸型、下面も中央が凸型の形状、すなわちイチョウの葉のような形状となる第2のオンチップレンズ62が形成され、図18から図20に示す固体撮像装置1を完成させる。   Next, for example, the developed third photoresist 60Pc is reflowed by heat treatment to mold the on-chip lens 60c. Thereafter, the molded on-chip lens 60c is heat-treated at a temperature of 100 ° C. to 150 ° C. for about 30 seconds to 300 seconds, for example, in an air atmosphere and normal pressure conditions, thereby solidifying the on-chip lens 60c. Thereby, the on-chip lens 60c in which the center of each lens coincides with the center of the pixel P is formed. Further, as shown in FIGS. 18 to 20, a second on-chip lens 62 having a convex shape on the upper surface on which light is incident and a convex shape on the lower surface also in the center, that is, a shape like a ginkgo leaf is formed. The solid-state imaging device 1 shown in FIGS. 18 to 20 is completed.

[まとめ]
以上のように、本実施形態において、固体撮像装置1cは、1層からなるオンチップレンズ60c、第1の層内レンズ81cおよび第1の層内レンズ81cより屈折率の高い材料かなる第2の層内レンズ82cから構成されている。
以上のような構成により、撮像領域PAにおける中心の画素Pcにおいて、入射する主光線H1を画素Pの中心側に集光させることができる。また、撮像領域PAにおける周辺の画素Paにおいて、第2のオンチップレンズ62に斜め方向から入射してくる主光線H2を画素Pの中心側に集光させることができる。その結果、焦点距離が短い場合でも、実施形態1よりもさらに固体撮像装置1の感度を向上させることができ、また混色を防止することができるという効果を奏する。
[Summary]
As described above, in the present embodiment, the solid-state imaging device 1c includes the second layer made of a material having a higher refractive index than the on-chip lens 60c formed of one layer, the first inner lens 81c, and the first inner lens 81c. In-layer lens 82c.
With the configuration as described above, the incident principal ray H1 can be focused on the center side of the pixel P in the center pixel Pc in the imaging area PA. In addition, in the peripheral pixels Pa in the imaging area PA, the principal ray H2 incident on the second on-chip lens 62 from an oblique direction can be condensed on the center side of the pixel P. As a result, even when the focal length is short, the sensitivity of the solid-state imaging device 1 can be further improved as compared with the first embodiment, and color mixing can be prevented.

<4.実施形態4>
[装置構成]
図25から図27は、本発明の実施形態4に係る固体撮像装置の断面を示す図である。
図25は、図2において示した撮像領域PAにおける中心の画素Pcに位置する固体撮像装置1bの断面を示している。図26は、図2に示した撮像領域PAにおける周辺の画素Palに位置する固体撮像装置の断面を示している。図27は、図2に示した撮像領域PAにおける周辺の画素Parに位置する固体撮像装置の断面を示している。また、図25から図27において、図示の都合上、主光線を太線で示している。
<4. Embodiment 4>
[Device configuration]
25 to 27 are views showing a cross section of the solid-state imaging device according to Embodiment 4 of the present invention.
FIG. 25 shows a cross section of the solid-state imaging device 1b located at the central pixel Pc in the imaging area PA shown in FIG. FIG. 26 shows a cross section of the solid-state imaging device located at the peripheral pixel Pal in the imaging area PA shown in FIG. FIG. 27 shows a cross section of the solid-state imaging device located at the peripheral pixel Par in the imaging area PA shown in FIG. In FIGS. 25 to 27, the principal ray is indicated by a bold line for the sake of illustration.

図25から図27に示すように、本実施形態において、固体撮像装置1dは、オンチップレンズ60dと層内レンズ80dの配置が実施形態3と異なる。この点を除き、本実施形態は、実施形態3と同様である。したがって、重複する部分については、記載を省略する。   As shown in FIGS. 25 to 27, in the present embodiment, the solid-state imaging device 1d is different from the third embodiment in the arrangement of the on-chip lens 60d and the in-layer lens 80d. Except for this point, the present embodiment is the same as the third embodiment. Therefore, description is abbreviate | omitted about the overlapping part.

(1)固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置1dの詳細内容について説明する。
(1) Detailed Configuration of Solid-State Imaging Device The detailed content of the solid-state imaging device 1d according to the present embodiment will be described.

(1−1)レンズの構成
本実施形態において、オンチップレンズ60dおよび層内レンズ80dの構成は、実施形態3と同様であるので記載を省略する。
(1-1) Lens Configuration In the present embodiment, the configurations of the on-chip lens 60d and the in-layer lens 80d are the same as those in the third embodiment, and a description thereof will be omitted.

(1−2)レンズの配置
図14は、本発明の一実施形態に係る固体撮像装置において、撮像領域PAの中心部分の画素Pにおけるオンチップレンズと層内レンズとの配置関係を示す上面図である。図15は、本発明の一実施形態に係る固体撮像装置において、撮像領域PAの周辺部分の画素Pにおけるオンチップレンズと層内レンズとの配置関係を示す上面図である。また、図14(a)および図15(a)は、画素Pに対して第1の層内レンズが配置される位置を示す上面図である。図14(b)および図15(b)は、画素Pに対してオンチップレンズ、および第2の層内レンズが配置される位置を示す上面図である。図14(c)および図15(c)は、画素Pに対してオンチップレンズおよび層内レンズが配置される位置を示す上面図である。
(1-2) Lens Arrangement FIG. 14 is a top view showing the arrangement relationship between the on-chip lens and the intralayer lens in the pixel P at the center of the imaging area PA in the solid-state imaging device according to the embodiment of the present invention. It is. FIG. 15 is a top view showing an arrangement relationship between the on-chip lens and the intralayer lens in the pixel P in the peripheral portion of the imaging area PA in the solid-state imaging device according to the embodiment of the present invention. FIGS. 14A and 15A are top views showing positions where the first intra-layer lens is disposed with respect to the pixel P. FIG. FIG. 14B and FIG. 15B are top views showing positions where the on-chip lens and the second intra-layer lens are arranged with respect to the pixel P. 14C and 15C are top views showing positions where the on-chip lens and the in-layer lens are arranged with respect to the pixel P. FIG.

図14(a)および図15(a)において、図示の都合上、画素Pを太線で示し、第1の層内レンズ81dを細線で示している。また、図14(b)および図15(b)において、画素Pを太線で示し、第2の層内レンズ82dおよびオンチップレンズ60dを細線で示している。また、図14(c)および図15(c)において、図示の都合上、画素Pを太線で示し、第1のオンチップレンズ61を破線で示し、第2のオンチップレンズ62を細線で示している。   In FIG. 14A and FIG. 15A, for convenience of illustration, the pixel P is indicated by a thick line, and the first intra-layer lens 81d is indicated by a thin line. In FIG. 14B and FIG. 15B, the pixel P is indicated by a thick line, and the second in-layer lens 82d and the on-chip lens 60d are indicated by thin lines. In FIG. 14C and FIG. 15C, for convenience of illustration, the pixel P is indicated by a thick line, the first on-chip lens 61 is indicated by a broken line, and the second on-chip lens 62 is indicated by a thin line. ing.

(1−2−1)撮像領域PAの中心画素
(1−2−1−1)層内レンズ
本実施形態において、第1の層内レンズ81dおよび第2の層内レンズ82dは、画素Pに対して、実施形態3における第1の層内レンズ81cおよび第2の層内レンズ82cそれぞれの配置関係と同様に配置される。
(1-2-1) Center Pixel of Imaging Area PA (1-2-1-1) Intralayer Lens In the present embodiment, the first intralayer lens 81d and the second intralayer lens 82d are connected to the pixel P. On the other hand, the first inner lens 81c and the second inner lens 82c are arranged in the same manner as in the third embodiment.

(1−2−1−2)オンチップレンズ
本実施形態において、オンチップレンズ60dは、画素Pに対して、実施形態3におけるオンチップレンズ60cの配置と同様に配置される。
(1-2-1-2) On-Chip Lens In the present embodiment, the on-chip lens 60d is arranged with respect to the pixel P in the same manner as the arrangement of the on-chip lens 60c in the third embodiment.

(1−2−2)撮像領域PAの周辺画素
(1−2−2−1)層内レンズ
本実施形態において、層内レンズ80dは、画素Pに対して、実施形態2におけるオンチップレンズ60bの配置と同様に配置される。
(1-2-2) Peripheral Pixels in Imaging Area PA (1-2-2-1) Intralayer Lens In the present embodiment, the intralayer lens 80d is the on-chip lens 60b in the second embodiment with respect to the pixel P. It is arranged in the same manner as the arrangement of

すなわち、第1の層内レンズ81dは、図15(a)に示すように、画素Pに対して、実施形態2における第1のオンチップレンズ61bの配置と同様に配置される。   That is, as shown in FIG. 15A, the first in-layer lens 81d is arranged with respect to the pixel P in the same manner as the arrangement of the first on-chip lens 61b in the second embodiment.

また、第2の層内レンズ82dは、図15(b)に示すように、画素Pに対して、実施形態2における第2のオンチップレンズ62bの配置と同様に配置される。   Further, as shown in FIG. 15B, the second intra-layer lens 82d is arranged with respect to the pixel P in the same manner as the arrangement of the second on-chip lens 62b in the second embodiment.

本実施形態では、図15(c)に示すように、第1の層内レンズ81dと第2の層内レンズ82dの位置関係は、実施形態3と同様である。すなわち、第1の層内レンズ81dと、対応する第2の層内レンズ82dは、同じシフト量で撮像領域PAの中心側へシフトしている。   In this embodiment, as shown in FIG. 15C, the positional relationship between the first in-layer lens 81d and the second in-layer lens 82d is the same as that in the third embodiment. That is, the first inner lens 81d and the corresponding second inner lens 82d are shifted toward the center of the imaging area PA by the same shift amount.

また、撮像領域PAにおける中心から離れるに伴い、シフト量が大きくなるように層内レンズ80dを形成していれば、上記に限定されない。すなわち、層内レンズ80dのピッチが一定でなく、撮像領域PAの中心から離れるに伴いピッチが狭くなっていてもよい。   Further, the present invention is not limited to the above as long as the in-layer lens 80d is formed so that the shift amount increases as the distance from the center in the imaging area PA increases. That is, the pitch of the in-layer lenses 80d is not constant, and the pitch may become narrower as the distance from the center of the imaging area PA increases.

(1−2−2−2)オンチップレンズ
本実施形態において、オンチップレンズ60dは、画素Pに対して、実施形態2おける第2のオンチップレンズ62bの配置関係と同様に配置される。
(1-2-2-2) On-Chip Lens In the present embodiment, the on-chip lens 60d is arranged with respect to the pixel P in the same manner as the arrangement relationship of the second on-chip lens 62b in the second embodiment.

したがって、オンチップレンズ60dは、それぞれのレンズの中心が、第2の層内レンズ82dにおけるそれぞれのレンズの中心と一致するように配置される。   Therefore, the on-chip lens 60d is disposed such that the center of each lens coincides with the center of each lens in the second in-layer lens 82d.

[動作]
固体撮像装置1dは、図25から図27に示すように、基板101dに形成されたトランジスタ(図示なし)などの障害物と反対側の面から光が入射し、フォトダイオード21dの受光面で光を受光する。
[Operation]
As shown in FIGS. 25 to 27, in the solid-state imaging device 1d, light enters from a surface opposite to an obstacle such as a transistor (not shown) formed on the substrate 101d, and light is incident on the light receiving surface of the photodiode 21d. Is received.

(1)撮像領域PAの中心画素
図25に示すように、撮像領域PAの中心における画素Pcにおいては(図2参照)、光学系202(図1参照)から主光線H1が、オンチップレンズ60dへ入射する。入射した主光線H1は、実施形態3と同様な光路を通り、画素Pの中心部に集光する。
(1) Center Pixel of Imaging Area PA As shown in FIG. 25, in the pixel Pc at the center of the imaging area PA (see FIG. 2), the chief ray H1 is transmitted from the optical system 202 (see FIG. 1) to the on-chip lens 60d. Incident to The incident principal ray H1 passes through the same optical path as in the third embodiment, and is collected at the center of the pixel P.

これにより、撮像領域PAの中心における画素Pにおいて、主光線H1は、フォトダイオード21dの中心に集光されるようになる。その結果、隣接する画素Pとの混色を防止することができる。   Thereby, in the pixel P at the center of the imaging area PA, the principal ray H1 is condensed at the center of the photodiode 21d. As a result, color mixing with adjacent pixels P can be prevented.

(2)撮像領域PAの周辺画素
図26に示すように、撮像領域PAの周辺における画素Palにおいては(図2参照)、光学系202(図1参照)から主光線H2lが、オンチップレンズ60dへ入射する。ここでは、主光線H2lは、z軸に対して斜め方向からオンチップレンズ60dへ入射する。そして、主光線H2lは、実施形態3における主光線H2lと同様な光路を通りフォトダイオード21dへ到達する。
(2) Peripheral Pixels in Imaging Area PA As shown in FIG. 26, in the pixel Pal in the periphery of the imaging area PA (see FIG. 2), the chief ray H2l is transmitted from the optical system 202 (see FIG. 1) to the on-chip lens 60d. Incident to Here, the principal ray H2l enters the on-chip lens 60d from an oblique direction with respect to the z-axis. The chief ray H2l passes through the same optical path as the chief ray H2l in the third embodiment and reaches the photodiode 21d.

オンチップレンズ60dおよび層内レンズ80dは、画素Pに対して撮像領域PAの中心側へシフトしている。そのため、主光線H2lは、実施形態3よりもさらにフォトダイオード21dの中心側に集光される。その結果、固体撮像装置1dの感度が向上し、隣接する画素Pとの混色を防止することができる。   The on-chip lens 60d and the in-layer lens 80d are shifted to the center side of the imaging area PA with respect to the pixel P. Therefore, the chief ray H2l is further condensed on the center side of the photodiode 21d than in the third embodiment. As a result, the sensitivity of the solid-state imaging device 1d is improved, and color mixing with adjacent pixels P can be prevented.

また、図27に示すように、主光線H2rも図26に示す場合と同様に、実施形態3よりもさらにフォトダイオード21dの中心側に集光される。   Further, as shown in FIG. 27, the principal ray H2r is also condensed on the center side of the photodiode 21d as compared with the third embodiment, as in the case shown in FIG.

[製造方法]
以下より、上記の固体撮像装置1dを製造する製造方法について説明する。
[Production method]
Below, the manufacturing method which manufactures said solid-state imaging device 1d is demonstrated.

図28から図30は、本発明の実施形態4に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。撮像領域PAの中心においては、実施形態3と各工程が同一であるため、図28から図30は、撮像領域PAの周辺における画素Palに位置する固体撮像装置1dを製造する工程を記載する。   FIG. 28 to FIG. 30 are cross-sectional views showing the main part provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 4 of the present invention. Since each process is the same as that in the third embodiment at the center of the imaging area PA, FIGS. 28 to 30 describe a process of manufacturing the solid-state imaging device 1d located at the pixel Pal in the periphery of the imaging area PA.

(1)第1のマスクの形成
第1のマスク71dを形成する工程の前までは、実施形態3と同様であるので記載を省略する。
図28(a)に示すように、第1のフォトレジスト81Pd上に第1のマスク71dを形成する。
(1) Formation of first mask The steps up to the step of forming the first mask 71d are the same as those in the third embodiment, and thus the description thereof is omitted.
As shown in FIG. 28A, a first mask 71d is formed on the first photoresist 81Pd.

ここでは、画素Pの境界部から、列方向、行方向ともに撮像領域PAの中心側へシフトして位置に開口部の中心が位置し、各画素Pのピッチと同一のピッチで開口部が形成されている第1のマスク71dを、第1のフォトレジスト81Pd上に形成する。   Here, the center of the opening is located at the position shifted from the boundary portion of the pixel P to the center side of the imaging area PA in both the column direction and the row direction, and the opening is formed at the same pitch as the pitch of each pixel P. The first mask 71d that has been formed is formed on the first photoresist 81Pd.

開口部の形状は、第1の層内レンズ81dの形状に合わせて形成される。開口部は、例えば、円形、楕円形、方形、または異方形状に形成される。   The shape of the opening is formed in accordance with the shape of the first in-layer lens 81d. The opening is formed in, for example, a circle, an ellipse, a rectangle, or an anisotropic shape.

本実施形態において、第1のマスク71dは、開口部のピッチが第1の層内レンズ81dのピッチP1となるように形成される。本実施形態において、このピッチP1は、画素Pのピッチと同一である。
(2)第1の層内レンズの形成
次に、図28(b)に示すように、第1のフォトレジスト81Pdを加工することにより、第1の層内レンズ81dを形成する。
第1の層内レンズ81dは、実施形態3における第1の層内レンズ81cを製造する工程と同様に形成する。
In the present embodiment, the first mask 71d is formed so that the pitch of the openings becomes the pitch P1 of the first intralayer lens 81d. In the present embodiment, the pitch P1 is the same as the pitch of the pixels P.
(2) Formation of First Intralayer Lens Next, as shown in FIG. 28B, the first intralayer lens 81d is formed by processing the first photoresist 81Pd.
The first in-layer lens 81d is formed in the same manner as the process for manufacturing the first in-layer lens 81c in the third embodiment.

(3)第2のフォトレジストの形成
次に、図28(c)に示すように、第2の層内レンズ82dを形成するための第2のフォトレジスト82Pdを形成する。
第2のフォトレジスト82Pdは、実施形態3における第2のフォトレジスト82Pcを製造する工程と同様に形成する。
(3) Formation of Second Photoresist Next, as shown in FIG. 28C, a second photoresist 82Pd for forming the second in-layer lens 82d is formed.
The second photoresist 82Pd is formed in the same manner as the step of manufacturing the second photoresist 82Pc in the third embodiment.

(4)第2のマスクの形成
次に、図29(d)に示すように、第2のフォトレジスト82Pd上に第2のマスク72dを形成する。
(4) Formation of Second Mask Next, as shown in FIG. 29D, a second mask 72d is formed on the second photoresist 82Pd.

ここでは、第2のフォトレジスト82Pd上に、画素Pの中心部から列方向、行方向ともに第1の層内レンズ81dのシフト量と同じだけシフトした位置に開口部の中心が位置している第2のマスク72dを形成する。前記開口部のピッチは、各画素Pのピッチと同一のピッチで形成される。   Here, the center of the opening is located on the second photoresist 82Pd at a position shifted from the center of the pixel P by the same amount as the shift amount of the first inner lens 81d in both the column direction and the row direction. A second mask 72d is formed. The pitch of the openings is formed at the same pitch as the pitch of each pixel P.

開口部の形状は、第2の層内レンズ82dの形状に合わせて形成される。開口部は、例えば、円形、楕円形、方形、または異方形状に形成される。   The shape of the opening is formed in accordance with the shape of the second in-layer lens 82d. The opening is formed in, for example, a circle, an ellipse, a rectangle, or an anisotropic shape.

本実施形態において、第2のマスク72dは、開口部のピッチが第2の層内レンズ82dのピッチP2となるように形成される。本実施形態において、このピッチP2は、画素Pのピッチと同一である。   In the present embodiment, the second mask 72d is formed so that the pitch of the openings becomes the pitch P2 of the second in-layer lens 82d. In the present embodiment, the pitch P2 is the same as the pitch of the pixels P.

(5)第2の層内レンズの形成
次に、図29(e)に示すように、第2のフォトレジスト82Pdを加工することにより、第2の層内レンズ82dを形成する。
第2の層内レンズ82dは、実施形態3における第2の層内レンズ82cを製造する工程と同様に形成する。
(6)カラーフィルタの形成
次に、図29(f)に示すように、第2の層内レンズ82cの上方にカラーフィルタ40を形成する。
カラーフィルタ40dを形成する工程は、実施形態3と同様であるので記載を省略する。
(5) Formation of Second Intralayer Lens Next, as shown in FIG. 29 (e), the second photoresist 82Pd is processed to form the second intralayer lens 82d.
The second inner lens 82d is formed in the same manner as the step of manufacturing the second inner lens 82c in the third embodiment.
(6) Formation of Color Filter Next, as shown in FIG. 29 (f), the color filter 40 is formed above the second inner lens 82c.
Since the process of forming the color filter 40d is the same as that of the third embodiment, the description thereof is omitted.

(7)第3のフォトレジストの形成
次に、図29(g)に示すように、オンチップレンズ60dを形成するための第3のフォトレジスト60Pdを形成する。
第3のフォトレジスト60Pdは、実施形態3における第3のフォトレジスト60Pcを製造する工程と同様に形成する。
(7) Formation of Third Photoresist Next, as shown in FIG. 29G, a third photoresist 60Pd for forming the on-chip lens 60d is formed.
The third photoresist 60Pd is formed in the same manner as the step of manufacturing the third photoresist 60Pc in the third embodiment.

(8)第3のマスクの形成
次に、図30(h)に示すように、第3のフォトレジスト60Pd上に第3のマスク73dを形成する。
(8) Formation of Third Mask Next, as shown in FIG. 30H, a third mask 73d is formed on the third photoresist 60Pd.

ここでは、第3のフォトレジスト60Pd上に、画素Pの中心部から列方向、行方向ともに第2の層内レンズ82dのシフト量と同じだけシフトした位置に開口部の中心が位置している第3のマスク73dを形成する。前記開口部のピッチは、各画素Pのピッチと同一のピッチで形成される。   Here, the center of the opening is located on the third photoresist 60Pd at a position shifted from the center of the pixel P by the same amount as the shift amount of the second inner lens 82d in both the column direction and the row direction. A third mask 73d is formed. The pitch of the openings is formed at the same pitch as the pitch of each pixel P.

開口部の形状は、オンチップレンズ60dの形状に合わせて形成される。開口部は、例えば、円形、楕円形、方形、または異方形状に形成される。   The shape of the opening is formed in accordance with the shape of the on-chip lens 60d. The opening is formed in, for example, a circle, an ellipse, a rectangle, or an anisotropic shape.

本実施形態において、第3のマスク73dは、開口部のピッチがオンチップレンズ60dのピッチP3となるように形成される。本実施形態において、このピッチP3は、画素Pのピッチと同一である。   In the present embodiment, the third mask 73d is formed so that the pitch of the openings becomes the pitch P3 of the on-chip lens 60d. In the present embodiment, the pitch P3 is the same as the pitch of the pixels P.

(9)オンチップレンズの形成
次に、第3のフォトレジスト60Pdを加工することにより、オンチップレンズ60dを形成する。
オンチップレンズ60dを形成する工程は、実施形態3におけるオンチップレンズ60cを製造する工程と同様に形成する。
これにより、各レンズの中心が画素Pの中心部と一致したオンチップレンズ60dが形成される。また、図25から図27に示すように、光が入射する上面が凸型、下面も中央が凸型の形状、すなわちイチョウの葉のような形状となる第2の層内レンズ82dが形成され、図18から図20に示す固体撮像装置1を完成させる。
(9) Formation of On-Chip Lens Next, the third photoresist 60Pd is processed to form the on-chip lens 60d.
The step of forming the on-chip lens 60d is formed in the same manner as the step of manufacturing the on-chip lens 60c in the third embodiment.
Thereby, the on-chip lens 60d in which the center of each lens coincides with the central portion of the pixel P is formed. Further, as shown in FIGS. 25 to 27, a second intra-layer lens 82d having a convex shape on the upper surface on which light is incident and a convex surface on the lower surface, that is, a shape like a ginkgo leaf is formed. The solid-state imaging device 1 shown in FIGS. 18 to 20 is completed.

[まとめ]
以上のように、撮像領域PAの周辺における画素Paに位置するオンチップレンズ60dおよび層内レンズ80dが、中心における画素Pcに対するオンチップレンズ60dおよび層内レンズ80dよりも、撮像領域PAの中心側へシフトしている。
以上のような構成により、撮像領域PAの周辺における画素Paにおいて、入射する主光線H2をフォトダイオード21dの中心側に集光させることができる。その結果、焦点距離が短い場合でも、実施形態3よりもさらに固体撮像装置1の感度を向上させることができ、また混色を防止することができるという効果を奏する。
[Summary]
As described above, the on-chip lens 60d and the in-layer lens 80d positioned at the pixel Pa in the periphery of the imaging area PA are located closer to the center of the imaging area PA than the on-chip lens 60d and the in-layer lens 80d with respect to the pixel Pc at the center. Has shifted to.
With the configuration as described above, the incident principal ray H2 can be condensed on the center side of the photodiode 21d in the pixel Pa around the imaging area PA. As a result, even when the focal length is short, the sensitivity of the solid-state imaging device 1 can be further improved as compared to the third embodiment, and color mixing can be prevented.

<5.実施形態5>
[装置構成]
図31から図33は、本発明の実施形態5に係る固体撮像装置の断面を示す図である。
<5. Embodiment 5>
[Device configuration]
31 to 33 are views showing a cross section of a solid-state imaging device according to Embodiment 5 of the present invention.

図31から図33に示すように、本実施形態において、固体撮像装置1eは、オンチップレンズ60eが実施形態3と異なる。この点を除き、本実施形態は、実施形態3と同様である。したがって、重複する部分については、記載を省略する。   As shown in FIGS. 31 to 33, in the present embodiment, the solid-state imaging device 1e is different from the third embodiment in an on-chip lens 60e. Except for this point, the present embodiment is the same as the third embodiment. Therefore, description is abbreviate | omitted about the overlapping part.

(1)固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置1eの詳細内容について説明する。
(1) Detailed Configuration of Solid-State Imaging Device The detailed contents of the solid-state imaging device 1e according to the present embodiment will be described.

(1−1)レンズの構成
図31は、図2において示した撮像領域PAにおける中心の画素Pcに位置する固体撮像装置1eの断面を示している。図32は、図2に示した撮像領域PAにおける周辺の画素Palに位置する固体撮像装置1eの断面を示している。図33は、図2に示した撮像領域PAにおける周辺の画素Parに位置する固体撮像装置1eの断面を示している。また、図31から図33において、図示の都合上、主光線を太線で示している。
(1-1) Lens Configuration FIG. 31 shows a cross section of the solid-state imaging device 1e located at the central pixel Pc in the imaging area PA shown in FIG. FIG. 32 shows a cross section of the solid-state imaging device 1e located at the peripheral pixel Pal in the imaging area PA shown in FIG. FIG. 33 shows a cross section of the solid-state imaging device 1e located at the peripheral pixel Par in the imaging area PA shown in FIG. In addition, in FIGS. 31 to 33, for the convenience of illustration, the chief ray is indicated by a bold line.

本実施形態の固体撮像装置1eは、例えば、基板101の裏面側から入射する光を受光して撮像を実施するように構成されている。   The solid-state imaging device 1e according to the present embodiment is configured to receive light incident from the back side of the substrate 101 and perform imaging, for example.

なお、撮像領域PAにおいては、図3に示したように画素Pが構成されているが、フォトダイオード21eを除き、画素Pを構成する他の各部材については、図示を省略している。   In the imaging area PA, the pixel P is configured as shown in FIG. 3, but the illustration of the other members constituting the pixel P is omitted except for the photodiode 21e.

本実施形態において、オンチップレンズ60eは、図31から図33に示すように、実施形態1と同様に、第1のオンチップレンズ61eと第2のオンチップレンズ62eの2層で構成される。
(1-2)レンズの配置
In this embodiment, as shown in FIGS. 31 to 33, the on-chip lens 60e is composed of two layers, a first on-chip lens 61e and a second on-chip lens 62e, as in the first embodiment. .
(1-2) Lens arrangement

図7は、本発明の一実施形態に係る固体撮像装置におけるオンチップレンズと層内レンズとの配置関係を示す上面図である。図7(a)は、画素Pに対して第1のオンチップレンズおよび第1の層内レンズが配置される位置を示す上面図である。図7(b)は、画素Pに対して第2のオンチップレンズおよび第2の層内レンズが配置される位置を示す上面図である。図7(c)は、画素Pに対してオンチップレンズおよび層内レンズが配置される位置を示す上面図である。   FIG. 7 is a top view showing the positional relationship between the on-chip lens and the in-layer lens in the solid-state imaging device according to the embodiment of the present invention. FIG. 7A is a top view showing positions where the first on-chip lens and the first intra-layer lens are arranged with respect to the pixel P. FIG. FIG. 7B is a top view illustrating positions where the second on-chip lens and the second intra-layer lens are disposed with respect to the pixel P. FIG. FIG. 7C is a top view showing positions where the on-chip lens and the intralayer lens are arranged with respect to the pixel P. FIG.

(1−2−1)層内レンズ (1-2-1) In-layer lens

本実施形態において、図7に示すように、第1の層内レンズ81eおよび第2の層内レンズ82eは、画素Pに対して、実施形態3における第1の層内レンズ81cおよび第2の層内レンズ82cそれぞれの配置と同様に配置される。   In the present embodiment, as shown in FIG. 7, the first inner lens 81e and the second inner lens 82e are connected to the pixel P by the first inner lens 81c and the second inner lens 81c in the third embodiment. They are arranged in the same manner as the arrangement of the in-layer lenses 82c.

(1−2−2)オンチップレンズ
本実施形態において、オンチップレンズ60eは、画素Pに対して、実施形態1おけるオンチップレンズ60の配置と同様に配置される。
(1-2-2) On-Chip Lens In the present embodiment, the on-chip lens 60e is arranged with respect to the pixel P in the same manner as the arrangement of the on-chip lens 60 in the first embodiment.

したがって、図7に示すように、第1のオンチップレンズ61eは、各レンズの中心が、第1の層内レンズ81eにおける各レンズの中心と一致するように配置されている。また、第2のオンチップレンズ62eは、各レンズの中心が、第2の層内レンズ82eにおける各レンズの中心と一致するように配置されている。   Therefore, as shown in FIG. 7, the first on-chip lens 61e is arranged such that the center of each lens coincides with the center of each lens in the first in-layer lens 81e. The second on-chip lens 62e is arranged so that the center of each lens coincides with the center of each lens in the second in-layer lens 82e.

[動作]
固体撮像装置1cは、図31から図33に示すように、基板101eに形成されたトランジスタ(図示なし)などの障害物と反対側の面から光が入射し、フォトダイオード21eの受光面で光を受光する。
[Operation]
As shown in FIGS. 31 to 33, in the solid-state imaging device 1c, light is incident from a surface opposite to an obstacle such as a transistor (not shown) formed on the substrate 101e, and light is incident on the light receiving surface of the photodiode 21e. Is received.

(1)撮像領域PAの中心画素
図31に示すように、撮像領域PAの中心における画素Pcにおいては(図2参照)、光学系202(図1参照)から主光線H1が、第2のオンチップレンズ62eへ入射する。そして、主光線H1は、実施形態1と同様な光路を通り、第2の層内レンズ82eに到達する。
(1) Center Pixel of Imaging Area PA As shown in FIG. 31, in the pixel Pc at the center of the imaging area PA (see FIG. 2), the chief ray H1 from the optical system 202 (see FIG. 1) is second on. The light enters the chip lens 62e. The chief ray H1 passes through the same optical path as in the first embodiment and reaches the second in-layer lens 82e.

次に、第2の層内レンズ82eに到達した主光線H1は、第2の層内レンズ82eへ入射する。第2の層内レンズ82cの屈折率が、第2の層内レンズ82eの周辺における平坦化膜90eよりも高い。このため、主光線H1は、オンチップレンズ60eと平坦化膜90eとの境界面で屈折し、さらに画素Pの中心側に集光する。   Next, the principal ray H1 that has reached the second in-layer lens 82e is incident on the second in-layer lens 82e. The refractive index of the second inner lens 82c is higher than that of the planarizing film 90e around the second inner lens 82e. For this reason, the chief ray H1 is refracted at the boundary surface between the on-chip lens 60e and the planarizing film 90e, and further condensed on the center side of the pixel P.

次に、第2の層内レンズ82eと平坦化膜90eとの境界面で屈折した主光線H1は、第1の層内レンズ81eへ入射する。第1の層内レンズ81eの屈折率は、第2の層内レンズ82eの屈折率より低い。このため、主光線H1は、第1の層内レンズ81eと第2の層内レンズ82eとの境界面で屈折し、さらに画素Pの中心側に集光する。すなわち、図31に示すように、主光線H1は、第1の層内レンズ81eと第2の層内レンズ82eとの境界面で内側に屈折する。   Next, the principal ray H1 refracted at the boundary surface between the second in-layer lens 82e and the planarizing film 90e is incident on the first in-layer lens 81e. The refractive index of the first inner lens 81e is lower than the refractive index of the second inner lens 82e. For this reason, the chief ray H1 is refracted at the boundary surface between the first in-layer lens 81e and the second in-layer lens 82e, and further condensed on the center side of the pixel P. That is, as shown in FIG. 31, the principal ray H1 is refracted inward at the boundary surface between the first in-layer lens 81e and the second in-layer lens 82e.

これにより、撮像領域PAの中心における画素Pcにおいて、主光線H1は、フォトダイオード21eの中心に集光されるようになる。その結果、隣接する画素Pとの混色を防止することができる。   Thereby, in the pixel Pc in the center of the imaging area PA, the chief ray H1 is focused on the center of the photodiode 21e. As a result, color mixing with adjacent pixels P can be prevented.

(2)撮像領域PAの周辺画素
図32に示すように、撮像領域PAにおける周辺の画素Palにおいては(図2参照)、光学系202(図1参照)から主光線H2lが、第2のオンチップレンズ62eへ入射する。ここでは、主光線H2lは、z軸に対して斜め方向から第2のオンチップレンズ62eへ入射する。そして、主光線H2lは、実施形態1における主光線H2lと同様な光路を通りフォトダイオード21eへ到達する。
(2) Peripheral Pixel of Imaging Area PA As shown in FIG. 32, in the peripheral pixel Pal in the imaging area PA (see FIG. 2), the chief ray H2l is second on from the optical system 202 (see FIG. 1). The light enters the chip lens 62e. Here, the principal ray H2l is incident on the second on-chip lens 62e from an oblique direction with respect to the z-axis. The chief ray H2l passes through the same optical path as the chief ray H2l in the first embodiment and reaches the photodiode 21e.

次に、到達した主光線H1は、第2の層内レンズ82eへ入射する。上述したように、第2の層内レンズ82eの屈折率が、第2の層内レンズ82eの周辺における平坦化膜90cよりも高いので、主光線H2lは、オンチップレンズ60eと平坦化膜90eとの境界面で屈折して、さらに画素Pの中心側に集光する。   Next, the reached principal ray H1 is incident on the second in-layer lens 82e. As described above, since the refractive index of the second in-layer lens 82e is higher than that of the flattening film 90c around the second in-layer lens 82e, the chief ray H2l is emitted from the on-chip lens 60e and the flattening film 90e. Is refracted at the boundary surface of the pixel P, and is further condensed on the center side of the pixel P.

次に、第2の層内レンズ82eと平坦化膜90eとの境界面で屈折した主光線H2は、第1の層内レンズ81eへ入射する。上述したように、第1の層内レンズ81eの屈折率は、第2の層内レンズ82eの屈折率より低いので、主光線H2は、第1の層内レンズ81eと第2の層内レンズ82eとの境界面で、z軸と平行となる方向へ屈折し、画素Pの中心側に集光する。   Next, the principal ray H2 refracted at the boundary surface between the second in-layer lens 82e and the planarizing film 90e is incident on the first in-layer lens 81e. As described above, since the refractive index of the first in-layer lens 81e is lower than the refractive index of the second in-layer lens 82e, the principal ray H2 is emitted from the first in-layer lens 81e and the second in-layer lens. The light is refracted in a direction parallel to the z-axis at the boundary surface with 82e and condensed on the center side of the pixel P.

これにより、撮像領域PAの周辺における画素Pにおいて、主光線H2は、実施形態1よりもさらにフォトダイオード21eの中心側に集光されるようになる。その結果、実施形態1よりもさらに固体撮像装置1の感度が向上し、隣接する画素Pとの混色を防止することができる。   Thereby, in the pixel P in the periphery of the imaging area PA, the chief ray H2 is further condensed on the center side of the photodiode 21e than in the first embodiment. As a result, the sensitivity of the solid-state imaging device 1 is further improved as compared with the first embodiment, and color mixing with adjacent pixels P can be prevented.

図33は、図2に示した撮像領域PAにおける周辺の画素Parに位置する固体撮像装置の断面を示している。図33に示すように、主光線H2は、図32に示すのと同様に、フォトダイオード21eの中心側に集光される。   FIG. 33 shows a cross section of the solid-state imaging device located at the peripheral pixel Par in the imaging area PA shown in FIG. As shown in FIG. 33, the chief ray H2 is focused on the center side of the photodiode 21e in the same manner as shown in FIG.

[製造方法]
以下より、上記の固体撮像装置1eを製造する製造方法について説明する。
[Production method]
Below, the manufacturing method which manufactures said solid-state imaging device 1e is demonstrated.

図34および図35は、本発明の実施形態5に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。   34 and 35 are cross-sectional views showing the main parts provided in the respective steps of the method for manufacturing the solid-state imaging device according to Embodiment 5 of the present invention.

(1)第3のマスクの形成
第3のマスク73eを形成する工程の前までは、実施形態3と同様であるので記載を省略する。
図34(a)に示すように、第3のフォトレジスト61Pe上に第3のマスク73eを形成する。
第3のマスク73eは、実施形態1における第1のマスク71を形成する工程と同様に形成する。
(1) Formation of third mask The steps up to the step of forming the third mask 73e are the same as those in the third embodiment, and thus description thereof is omitted.
As shown in FIG. 34A, a third mask 73e is formed on the third photoresist 61Pe.
The third mask 73e is formed in the same manner as the step of forming the first mask 71 in the first embodiment.

(2)第1のオンチップレンズの形成
次に、図34(b)に示すように、第3のフォトレジスト61Peを加工することにより、第1のオンチップレンズ61eを形成する。
第1のオンチップレンズ61eは、実施形態1における第1のオンチップレンズ61を形成する工程と同様に形成する。
(2) Formation of First On-Chip Lens Next, as shown in FIG. 34B, the third photoresist 61Pe is processed to form the first on-chip lens 61e.
The first on-chip lens 61e is formed in the same manner as the step of forming the first on-chip lens 61 in the first embodiment.

(3)第4のフォトレジストの形成
次に、図34(c)に示すように、第2のオンチップレンズ62eを形成するための第4のフォトレジスト62Peを形成する。
第4のフォトレジスト62Peは、実施形態1における第2のフォトレジスト62Pを形成する工程と同様に形成する。
(3) Formation of Fourth Photoresist Next, as shown in FIG. 34C, a fourth photoresist 62Pe for forming the second on-chip lens 62e is formed.
The fourth photoresist 62Pe is formed in the same manner as the step of forming the second photoresist 62P in the first embodiment.

(4)第4のマスクの形成
次に、図35(d)に示すように、第4のフォトレジスト62Pe上に第4のマスク74eを形成する。
第4のマスク74eは、実施形態1における第2のマスク72を形成する工程と同様に形成する。
(4) Formation of Fourth Mask Next, as shown in FIG. 35D, a fourth mask 74e is formed on the fourth photoresist 62Pe.
The fourth mask 74e is formed in the same manner as the step of forming the second mask 72 in the first embodiment.

(5)第2のオンチップレンズの形成
次に、第4のフォトレジスト62Peを加工することにより、第2のオンチップレンズ62eを形成する。
第2のオンチップレンズ62eは、実施形態1における第2のオンチップレンズ62を形成する工程と同様に形成する。これにより、図31から図33に示すように、光が入射する上面が凸型、下面も中央が凸型の形状、すなわちイチョウの葉のような形状となる第2のオンチップレンズ62eおよび第2の層内レンズ82eが形成され、固体撮像装置1eを完成させる。
(5) Formation of Second On-Chip Lens Next, the second on-chip lens 62e is formed by processing the fourth photoresist 62Pe.
The second on-chip lens 62e is formed in the same manner as the step of forming the second on-chip lens 62 in the first embodiment. As a result, as shown in FIGS. 31 to 33, the second on-chip lens 62e and the second on-chip lens 62e having a convex shape on the upper surface on which light is incident and a convex shape on the lower surface, that is, a shape like a ginkgo leaf, Two intra-layer lenses 82e are formed to complete the solid-state imaging device 1e.

[まとめ]
以上のように、本実施形態において、固体撮像装置1eは、屈折率の異なる2層からなるオンチップレンズ60eと、屈折率のことなる2層からなる層内レンズ80eから構成されている。
以上のような構成により、撮像領域PAにおける中心の画素Pcにおいて、入射する主光線H1を画素Pの中心側に集光させることができる。また、撮像領域PAにおける周辺の画素Paにおいて、第2のオンチップレンズ62に斜め方向から入射してくる主光線H2を画素Pの中心側に集光させることができる。その結果、焦点距離が短い場合でも、実施形態1よりもさらに固体撮像装置1の感度を向上させることができ、また混色を防止することができるという効果を奏する。
[Summary]
As described above, in the present embodiment, the solid-state imaging device 1e includes the on-chip lens 60e composed of two layers having different refractive indexes and the intralayer lens 80e composed of two layers having different refractive indexes.
With the configuration as described above, the incident principal ray H1 can be focused on the center side of the pixel P in the center pixel Pc in the imaging area PA. In addition, in the peripheral pixels Pa in the imaging area PA, the principal ray H2 incident on the second on-chip lens 62 from an oblique direction can be condensed on the center side of the pixel P. As a result, even when the focal length is short, the sensitivity of the solid-state imaging device 1 can be further improved as compared with the first embodiment, and color mixing can be prevented.

<6.実施形態6>
[装置構成]
図36から図38は、本発明の実施形態6に係る固体撮像装置の断面を示す図である。
図36は、図2において示した撮像領域PAにおける中心の画素Pcに位置する固体撮像装置の断面を示している。図37は、図2に示した撮像領域PAにおける周辺の画素Palに位置する固体撮像装置の断面を示している。図38は、図2に示した撮像領域PAにおける周辺の画素Parに位置する固体撮像装置の断面を示している。また、図36から図38において、図示の都合上、主光線を太線で示している。
<6. Embodiment 6>
[Device configuration]
36 to 38 are views showing a cross section of the solid-state imaging device according to Embodiment 6 of the present invention.
FIG. 36 shows a cross section of the solid-state imaging device located at the center pixel Pc in the imaging area PA shown in FIG. FIG. 37 shows a cross section of the solid-state imaging device located at the peripheral pixel Pal in the imaging area PA shown in FIG. FIG. 38 shows a cross section of the solid-state imaging device located at the peripheral pixel Par in the imaging area PA shown in FIG. Also, in FIGS. 36 to 38, the principal ray is indicated by a thick line for convenience of illustration.

図36から図38に示すように、本実施形態において、固体撮像装置1dは、オンチップレンズ60eと層内レンズ80eの配置位置が実施形態5と異なる。この点を除き、本実施形態は、実施形態5と同様である。したがって、重複する部分については、記載を省略する。   As shown in FIGS. 36 to 38, in the present embodiment, the solid-state imaging device 1d differs from the fifth embodiment in the arrangement positions of the on-chip lens 60e and the in-layer lens 80e. Except for this point, the present embodiment is the same as the fifth embodiment. Therefore, description is abbreviate | omitted about the overlapping part.

(1)固体撮像装置の詳細構成
本実施形態にかかる固体撮像装置1fの詳細内容について説明する。
(1) Detailed Configuration of Solid-State Imaging Device The detailed contents of the solid-state imaging device 1f according to the present embodiment will be described.

(1−1)レンズの構成
本実施形態において、層内レンズ80fおよびオンチップレンズ60fの構成は、実施形態5と同様であるので記載を省略する。
(1-1) Lens Configuration In the present embodiment, the configurations of the in-layer lens 80f and the on-chip lens 60f are the same as those in the fifth embodiment, and thus description thereof is omitted.

(1−2)レンズの配置
図14は、本発明の一実施形態に係る固体撮像装置において、撮像領域PAの中心部分の画素Pにおけるオンチップレンズと層内レンズとの配置関係を示す上面図である。図15は、本発明の一実施形態に係る固体撮像装置において、撮像領域PAの周辺部分の画素Pにおけるオンチップレンズと層内レンズとの配置関係を示す上面図である。また、図14(a)および図15(a)は、画素Pに対して第1のオンチップレンズおよび第1の層内レンズが配置される位置を示す上面図である。図14(b)および図15(b)は、画素Pに対して第2のオンチップレンズおよび第2の層内レンズが配置される位置を示す上面図である。図14(c)および図15(c)は、画素Pに対してオンチップレンズおよび層内レンズが配置される位置を示す上面図である。
(1-2) Lens Arrangement FIG. 14 is a top view showing the arrangement relationship between the on-chip lens and the intralayer lens in the pixel P at the center of the imaging area PA in the solid-state imaging device according to the embodiment of the present invention. It is. FIG. 15 is a top view showing an arrangement relationship between the on-chip lens and the intralayer lens in the pixel P in the peripheral portion of the imaging area PA in the solid-state imaging device according to the embodiment of the present invention. FIGS. 14A and 15A are top views showing positions where the first on-chip lens and the first in-layer lens are arranged with respect to the pixel P. FIG. FIG. 14B and FIG. 15B are top views showing positions where the second on-chip lens and the second in-layer lens are arranged with respect to the pixel P. 14C and 15C are top views showing positions where the on-chip lens and the in-layer lens are arranged with respect to the pixel P. FIG.

(1−2−1)撮像領域PAの中心画素
本実施形態において、図14に示すように、第1の層内レンズ81fおよび第2の層内レンズ82fは、画素Pに対して、実施形態5における第1の層内レンズ81eおよび第2の層内レンズ82eそれぞれの配置関係と同様に配置される。
(1-2-1) Center Pixel of Imaging Area PA In the present embodiment, as shown in FIG. 14, the first in-layer lens 81 f and the second in-layer lens 82 f 5 are arranged in the same manner as the arrangement relationship of the first in-layer lens 81e and the second in-layer lens 82e.

また、本実施形態において、図14に示すように、第1のオンチップレンズ61fおよび第2のオンチップレンズ62fは、画素Pに対して、実施形態5における第1のオンチップレンズ61eおよび第2のオンチップレンズ62eそれぞれの配置と同様に配置される。   In the present embodiment, as shown in FIG. 14, the first on-chip lens 61 f and the second on-chip lens 62 f are the same as the first on-chip lens 61 e and the first on-chip lens 61 e in the fifth embodiment with respect to the pixel P. The two on-chip lenses 62e are arranged in the same manner as the respective ones.

(1−2−2)撮像領域PAの周辺画素
本実施形態において、図15に示すように、第1の層内レンズ81fおよび第2の層内レンズ82fは、画素Pに対して、実施形態4における第1の層内レンズ81dおよび第2の層内レンズ82dそれぞれの配置と同様に配置される。
(1-2-2) Peripheral Pixels in Imaging Area PA In the present embodiment, as shown in FIG. 15, the first intra-layer lens 81 f and the second intra-layer lens 82 f are different from the pixel P in the embodiment. 4 are arranged in the same manner as the arrangement of the first in-layer lens 81d and the second in-layer lens 82d.

また、本実施形態において、図15に示すように、第1のオンチップレンズ61fおよび第2のオンチップレンズ62fは、画素Pに対して、実施形態2における第1のオンチップレンズ61bおよび第2のオンチップレンズ62bの配置関係と同様に配置される。   In the present embodiment, as shown in FIG. 15, the first on-chip lens 61f and the second on-chip lens 62f are the same as the first on-chip lens 61b and the second on-chip lens 61f in the second embodiment. The two on-chip lenses 62b are arranged in the same manner as the arrangement relationship.

したがって、第1のオンチップレンズ61fは、各レンズの中心が、第1の層内レンズ81fにおける各レンズの中心と一致するように配置されている。また、第2のオンチップレンズ62fは、各レンズの中心が、第2の層内レンズ82fにおける各レンズの中心と一致するように配置されている。   Therefore, the first on-chip lens 61f is arranged such that the center of each lens coincides with the center of each lens in the first in-layer lens 81f. The second on-chip lens 62f is arranged so that the center of each lens coincides with the center of each lens in the second in-layer lens 82f.

[動作]
固体撮像装置1fは、図36から図38に示すように、基板101dに形成されたトランジスタ(図示なし)などの障害物と反対側の面から光が入射し、フォトダイオード21bの受光面で光を受光する。
[Operation]
As shown in FIGS. 36 to 38, in the solid-state imaging device 1f, light enters from a surface opposite to an obstacle such as a transistor (not shown) formed on the substrate 101d, and light is incident on the light receiving surface of the photodiode 21b. Is received.

(1)撮像領域PAの中心画素
図36に示すように、撮像領域PAの中心における画素Pcにおいては(図2参照)、光学系202(図1参照)から、主光線H1が、第2のオンチップレンズ62fへ入射する。そして、主光線H1は、実施形態5と同様な光路を通り、画素Pcの中心部に集光する。
(1) Center Pixel of Imaging Area PA As shown in FIG. 36, in the pixel Pc at the center of the imaging area PA (see FIG. 2), the chief ray H1 from the optical system 202 (see FIG. 1) The light enters the on-chip lens 62f. Then, the principal ray H1 passes through the same optical path as that of the fifth embodiment, and is condensed at the center of the pixel Pc.

これにより、撮像領域PAの中心における画素Pcにおいて、主光線H1は、フォトダイオード21fの中心に集光されるようになる。その結果、隣接する画素Pとの混色を防止することができる。   Thereby, in the pixel Pc at the center of the imaging area PA, the chief ray H1 is condensed at the center of the photodiode 21f. As a result, color mixing with adjacent pixels P can be prevented.

(2)撮像領域PAの周辺画素
図37に示すように、撮像領域PAの周辺における画素Palにおいては(図2参照)、主光線H2が、固体撮像装置1fの右上方から第2のオンチップレンズ62fへ入射する。そして、主光線H2lは、実施形態5における主光線H2lと同様な光路を通りフォトダイオード21fへ到達する。
(2) Peripheral Pixel of Imaging Area PA As shown in FIG. 37, in the pixel Pal around the imaging area PA (see FIG. 2), the chief ray H2 is second on-chip from the upper right of the solid-state imaging device 1f. The light enters the lens 62f. Then, the principal ray H2l passes through the same optical path as that of the principal ray H2l in the fifth embodiment and reaches the photodiode 21f.

オンチップレンズ60fおよび層内レンズ80fは、画素Pに対して撮像領域PAの中心側へシフトして配置されている。そのため、主光線H2lは、実施形態5よりもさらにフォトダイオード21fの中心に集光される。その結果、固体撮像装置1fの感度が向上し、隣接する画素Pとの混色を防止することができる。   The on-chip lens 60f and the in-layer lens 80f are arranged so as to be shifted with respect to the pixel P toward the center of the imaging area PA. Therefore, the chief ray H2l is further collected at the center of the photodiode 21f than in the fifth embodiment. As a result, the sensitivity of the solid-state imaging device 1f is improved, and color mixing with adjacent pixels P can be prevented.

また、図38に示すように、主光線H2rも図37に示す場合と同様に、実施形態5よりもさらにフォトダイオード21fの中心に集光される。   As shown in FIG. 38, the chief ray H2r is also condensed at the center of the photodiode 21f as compared with the fifth embodiment, similarly to the case shown in FIG.

[製造方法]
以下より、上記の固体撮像装置1dを製造する製造方法について説明する。
[Production method]
Below, the manufacturing method which manufactures said solid-state imaging device 1d is demonstrated.

図39および図40は、本発明の実施形態4に係る固体撮像装置を製造する方法の各工程にて設けられた要部を示す断面図である。撮像領域PAの中心においては、実施形態5と各工程が同一であるため、図39および図40は、撮像領域PAの周辺における画素Palに位置する固体撮像装置1dを製造する工程を記載する。   39 and 40 are cross-sectional views showing the main parts provided in each step of the method of manufacturing the solid-state imaging device according to Embodiment 4 of the present invention. Since each process is the same as that in the fifth embodiment at the center of the imaging area PA, FIGS. 39 and 40 describe a process of manufacturing the solid-state imaging device 1d located at the pixel Pal in the periphery of the imaging area PA.

(1)第3のマスクの形成
第3のマスク73fを形成する工程の前までは、実施形態4と同様であるので記載を省略する。
図39(a)に示すように、第3のフォトレジスト61Pf上に第3のマスク73fを形成する。
(1) Formation of third mask The steps up to the step of forming the third mask 73f are the same as those in the fourth embodiment, and thus the description thereof is omitted.
As shown in FIG. 39A, a third mask 73f is formed on the third photoresist 61Pf.

第3のマスク73fは、実施形態2における第1のマスク71bを形成する工程と同様に形成する。   The third mask 73f is formed in the same manner as the step of forming the first mask 71b in the second embodiment.

(2)第1のオンチップレンズの形成
次に、図39(b)に示すように、第3のフォトレジスト61Pfを加工することにより、第1のオンチップレンズ61fを形成する。
第1のオンチップレンズ61fは、実施形態2における第1のオンチップレンズ61bを形成する工程と同様に形成する。
(2) Formation of First On-Chip Lens Next, as shown in FIG. 39B, the third photoresist 61Pf is processed to form the first on-chip lens 61f.
The first on-chip lens 61f is formed in the same manner as the step of forming the first on-chip lens 61b in the second embodiment.

(3)第4のフォトレジストの形成
次に、図39(c)に示すように、第2のオンチップレンズ62fを形成するための第4のフォトレジスト62Pfを形成する。
第4のフォトレジスト62Pfは、実施形態2における第2のフォトレジスト62Pbを形成する工程と同様に形成する。
(3) Formation of Fourth Photoresist Next, as shown in FIG. 39C, a fourth photoresist 62Pf for forming the second on-chip lens 62f is formed.
The fourth photoresist 62Pf is formed in the same manner as the step of forming the second photoresist 62Pb in the second embodiment.

(4)第4のマスクの形成
次に、図40(d)に示すように、第4のフォトレジスト62Pf上に第4のマスク74fを形成する。
第4のマスク74fは、実施形態2における第2のマスク72bを形成する工程と同様に形成する。
(4) Formation of Fourth Mask Next, as shown in FIG. 40D, a fourth mask 74f is formed on the fourth photoresist 62Pf.
The fourth mask 74f is formed in the same manner as the step of forming the second mask 72b in the second embodiment.

(5)第2のオンチップレンズの形成
次に、第4のフォトレジスト62Pfを加工することにより、第2のオンチップレンズ62fを形成する。
第2のオンチップレンズ62fは、実施形態2における第2のオンチップレンズ62bを形成する工程と同様に形成する。これにより、図36から図38に示すように、光が入射する上面が凸型、下面も中央が凸型の形状、すなわちイチョウの葉のような形状となる第2のオンチップレンズ62fおよび第2の層内レンズ82fが形成され、固体撮像装置1を完成させる。
(5) Formation of Second On-Chip Lens Next, the fourth on-chip lens 62f is formed by processing the fourth photoresist 62Pf.
The second on-chip lens 62f is formed in the same manner as the step of forming the second on-chip lens 62b in the second embodiment. As a result, as shown in FIGS. 36 to 38, the second on-chip lens 62f and the second on-chip lens 62f having a convex shape on the upper surface on which light is incident and a convex shape on the lower surface, that is, a shape like a ginkgo leaf, A second intra-layer lens 82f is formed to complete the solid-state imaging device 1.

[まとめ]
以上のように、撮像領域PAの周辺における画素Paに位置するオンチップレンズ60fおよび層内レンズ80fが、中心における画素Pcに対するオンチップレンズ60fおよび層内レンズ80fよりも、撮像領域PAの中心側へシフトしている。
以上のような構成により、撮像領域PAの周辺における画素Paにおいて、入射する主光線H2をフォトダイオード21fの中心側に集光させることができる。その結果、焦点距離が短い場合でも、実施形態5よりもさらに固体撮像装置1の感度を向上させることができ、また混色を防止することができるという効果を奏する。
[Summary]
As described above, the on-chip lens 60f and the in-layer lens 80f positioned at the pixel Pa in the periphery of the imaging area PA are closer to the center of the imaging area PA than the on-chip lens 60f and the in-layer lens 80f with respect to the pixel Pc at the center. Has shifted to.
With the configuration as described above, the incident principal ray H2 can be focused on the center side of the photodiode 21f in the pixel Pa around the imaging area PA. As a result, even when the focal length is short, the sensitivity of the solid-state imaging device 1 can be further improved as compared to the fifth embodiment, and color mixing can be prevented.

なお、本発明の実施に際しては、上記した実施の形態に限定されるものではなく、種々の変形形態を採用することができる。   In implementing the present invention, the present invention is not limited to the above-described embodiment, and various modifications can be employed.

図41から図44は、本発明の一実施形態の変形例に係る固体撮像装置の断面を示す図である。   41 to 44 are views showing a cross section of a solid-state imaging device according to a modification of the embodiment of the present invention.

図41に示すように、第1の層内レンズ81とシリコン酸化膜30との間に、例えば、屈折率が1.6から1.9であるシリコン酸窒化膜100が設けられていてもよい。   As shown in FIG. 41, for example, a silicon oxynitride film 100 having a refractive index of 1.6 to 1.9 may be provided between the first inner lens 81 and the silicon oxide film 30. .

また、図42に示すように、シリコン酸化膜30とシリコン酸窒化膜100との間に、例えばパッシベーション膜110が設けられていてもよい。   Further, as shown in FIG. 42, for example, a passivation film 110 may be provided between the silicon oxide film 30 and the silicon oxynitride film 100.

また、図43に示すように、隣接する画素Pの中心であって、シリコン酸窒化膜100およびパッシベーション膜110の内部に、例えば、タングステンからなるシャドーマスク120が設けられていてもよい。   As shown in FIG. 43, a shadow mask 120 made of tungsten, for example, may be provided in the center of the adjacent pixel P and inside the silicon oxynitride film 100 and the passivation film 110.

また、図44に示すように、隣接する画素Pの中心であって、パッシベーション膜110とシリコン酸化膜30との間に、例えば、タングステンからなるシャドーマスク120が設けられていてもよい。また、シリコン酸化膜30と基板101との間に酸化ハフニウム(HfO)膜130が設けられていてもよい。   As shown in FIG. 44, a shadow mask 120 made of tungsten, for example, may be provided between the passivation film 110 and the silicon oxide film 30 at the center of the adjacent pixel P. Further, a hafnium oxide (HfO) film 130 may be provided between the silicon oxide film 30 and the substrate 101.

本実施形態において、ネガ型のフォトレジストを用いたが、ポジ型のフォトレジストを用いても良い。ポジ型のフォトレジストは、例えば、添加物を加えるか金属酸化物微粒子などを分散させるなどして、その屈折率を第1のオンチップレンズ61より高く調整されたスチレン系樹脂またはノボラックス樹脂を主成分として構成されている。   In this embodiment, a negative type photoresist is used, but a positive type photoresist may be used. The positive photoresist is made of, for example, a styrenic resin or novolax resin whose refractive index is adjusted to be higher than that of the first on-chip lens 61 by adding an additive or dispersing metal oxide fine particles. It is configured as the main component.

また、実施形態1における第2のオンチップレンズ62を形成する工程において、開口部を有する第2のマスク72を介して、ネガ型の第2のフォトレジスト62Pを露光し、その後、未露光部が除去されるように現像処理を行う。そして、現像した第2のフォトレジスト62Pを熱処理によってリフローして、第2のオンチップレンズ62を形成しているが、これには限定されない。例えば、図45(a)に示すように、第2のフォトレジスト62P上に、開口を有する第2のマスク72を形成する。その後、図45(b)に示すように、第2のマスク72を熱処理によりリフローすることにより、凸型レンズ形状とする。その後、RIEなどのエッチング処理を施し、第2のフォトレジスト62Pに凸型レンズ形状を転写することにより、第2のオンチップレンズ62を形成してもよい。また、他のマイクロレンズも同様な方法により形成してもよい。   In the step of forming the second on-chip lens 62 in the first embodiment, the negative second photoresist 62P is exposed through the second mask 72 having an opening, and then the unexposed portion. Development processing is performed so as to be removed. Then, the developed second photoresist 62P is reflowed by heat treatment to form the second on-chip lens 62, but is not limited thereto. For example, as shown in FIG. 45A, a second mask 72 having an opening is formed on the second photoresist 62P. Thereafter, as shown in FIG. 45B, the second mask 72 is reflowed by heat treatment to form a convex lens shape. Thereafter, the second on-chip lens 62 may be formed by performing an etching process such as RIE and transferring the convex lens shape to the second photoresist 62P. Other microlenses may be formed by a similar method.

また、本実施形態においては、オンチップレンズ60は、第1のオンチップレンズ61と第2のオンチップレンズ62とから構成されているが、これに限定されない。オンチップレンズ60は、2層以上からなるオンチップレンズで構成されていればよい。例えば、オンチップレンズ60は、3層、4層のオンチップレンズから構成されていてもよい。   Further, in the present embodiment, the on-chip lens 60 includes the first on-chip lens 61 and the second on-chip lens 62, but is not limited thereto. The on-chip lens 60 should just be comprised with the on-chip lens which consists of two or more layers. For example, the on-chip lens 60 may be composed of three-layer and four-layer on-chip lenses.

また、本実施形態において、第2のオンチップレンズ62は、第1のオンチップレンズ61よりも屈折率が高い材料で構成されているが、第1のオンチップレンズ61の方が屈折率が高くても良い。   In the present embodiment, the second on-chip lens 62 is made of a material having a higher refractive index than the first on-chip lens 61, but the first on-chip lens 61 has a refractive index. It can be high.

また、本実施形態において、第2の層内レンズ82は、第1の層内レンズ81よりも屈折率が高い材料で構成されているが、第1の層内レンズ81の方が屈折率が高くても良い。   In the present embodiment, the second intralayer lens 82 is made of a material having a refractive index higher than that of the first intralayer lens 81, but the first intralayer lens 81 has a refractive index. It can be high.

また、本実施形態において、CMOSイメージセンサに適用する場合について説明したが、これに限定されない。たとえば、CCDイメージセンサについて、適用可能である。   In the present embodiment, the case of applying to a CMOS image sensor has been described. However, the present invention is not limited to this. For example, it can be applied to a CCD image sensor.

なお、上記の実施形態において、フォトダイオード21、21b、21c、21d、21e、21fは、本発明の光電変換部に相当する。また、上記の実施形態において、第1のオンチップレンズ61、61b、第1の層内レンズ81c、81d、81e、81fは、本発明の第1マイクロレンズに相当する。また、上記の実施形態において、第2のオンチップレンズ62、62b、第2の層内レンズ82c、82d、82e、82fは、本発明の第2マイクロレンズに相当する。また、上記の実施形態において、光学系は、本発明のレンズに相当する。また、上記の実施形態において、固体撮像装置1、1b、1c、1d、1e、1fは、本発明の固体撮像装置に相当する。   In the above embodiment, the photodiodes 21, 21b, 21c, 21d, 21e, and 21f correspond to the photoelectric conversion unit of the present invention. In the above embodiment, the first on-chip lenses 61 and 61b and the first in-layer lenses 81c, 81d, 81e, and 81f correspond to the first microlens of the present invention. In the above embodiment, the second on-chip lenses 62 and 62b and the second in-layer lenses 82c, 82d, 82e, and 82f correspond to the second microlens of the present invention. In the above embodiment, the optical system corresponds to the lens of the present invention. In the above embodiment, the solid-state imaging devices 1, 1b, 1c, 1d, 1e, and 1f correspond to the solid-state imaging device of the present invention.

1、1b、1c、1d、1e、1f:固体撮像装置 13:垂直選択回路 14:カラム回路 15:水平選択回路 16水平信号線 17:出力回路 18:タイミング制御回路 21、21b、21c、21d、21e、21f:フォトダイオード 22:転送トランジスタ 23:増幅トランジスタ 24:アドレストランジスタ 25:リセットトランジスタ 26:転送線 27:垂直信号線 28:アドレス線 29:リセット線 30、30b、30c、30d、30e、30f:シリコン酸化膜 40、40b、40c、40d,40e、40f:カラーフィルタ 50、50b、50c、50d、50e、50f、90c、90d、90e、90f:平坦化膜 60、60b、60c、60d、60e、60f:オンチップレンズ 61、61b、61e、61f:第1のオンチップレンズ 62、62b、62e、62f:第2のオンチップレンズ 61P、61Pb、81Pc、81Pd、81Pe、81Pf:第1のフォトレジスト 62P、62Pb、82Pc、82Pd、82Pe、82Pf:第2のフォトレジスト 60Pc、60Pd,61Pe、61Pf:第3のフォトレジスト 62Pe、62Pf:第4のフォトレジスト 71、71b、71c、71d、71e、71f:第1のマスク 72、72b、72c、72d、72e、72f:第2のマスク 73c、73d、73e、73f:第3のマスク 74e、74f:第4のマスク 80c、80d、80e、80f:層内レンズ 81c、81d、81e、81f:第1の層内レンズ 82c、82d、82e、82f:第2の層内レンズ 101、101b、101c、101d、101e、101f:半導体基板 200:カメラ 202:光学系 203:駆動回路 204:信号処理回路 P、Pc、Pa、Pal,Par:画素 PA:撮像領域 SA:周辺領域
1, 1b, 1c, 1d, 1e, 1f: Solid-state imaging device 13: Vertical selection circuit 14: Column circuit 15: Horizontal selection circuit 16 Horizontal signal line 17: Output circuit 18: Timing control circuit 21, 21b, 21c, 21d, 21e, 21f: Photodiode 22: Transfer transistor 23: Amplification transistor 24: Address transistor 25: Reset transistor 26: Transfer line 27: Vertical signal line 28: Address line 29: Reset line 30, 30b, 30c, 30d, 30e, 30f : Silicon oxide films 40, 40b, 40c, 40d, 40e, 40f: Color filters 50, 50b, 50c, 50d, 50e, 50f, 90c, 90d, 90e, 90f: Planarization films 60, 60b, 60c, 60d, 60e , 60f: On-chip lenses 61, 61b, 6 e, 61f: First on-chip lens 62, 62b, 62e, 62f: Second on-chip lens 61P, 61Pb, 81Pc, 81Pd, 81Pe, 81Pf: First photoresist 62P, 62Pb, 82Pc, 82Pd, 82Pe , 82Pf: second photoresist 60Pc, 60Pd, 61Pe, 61Pf: third photoresist 62Pe, 62Pf: fourth photoresist 71, 71b, 71c, 71d, 71e, 71f: first mask 72, 72b, 72c, 72d, 72e, 72f: second mask 73c, 73d, 73e, 73f: third mask 74e, 74f: fourth mask 80c, 80d, 80e, 80f: inner lenses 81c, 81d, 81e, 81f : First in-layer lens 82c, 82d, 82e, 82f: second In-layer lenses 101, 101b, 101c, 101d, 101e, 101f: Semiconductor substrate 200: Camera 202: Optical system 203: Drive circuit 204: Signal processing circuit P, Pc, Pa, Pal, Par: Pixel PA: Imaging area SA: Surrounding area

Claims (15)

入射光を受光面で受光する光電変換部が基板の撮像面に設けられている画素と、
前記光電変換部の上方に設けられており、前記入射光を前記受光面へ集光するマイクロレンズと
を具備し、
前記画素は、前記撮像面に複数が配列されており、
前記マイクロレンズは、
前記複数の画素のそれぞれに対応して複数が配列されている第1マイクロレンズと、
前記第1マイクロレンズの上方にて前記複数の画素のそれぞれに対応して複数が配列されており、前記第1マイクロレンズと異なる屈折率の材料で形成されている第2マイクロレンズと
を有し、
前記第1マイクロレンズおよび前記第2マイクロレンズは、当該複数の第1マイクロレンズにて隣接して並ぶ第1マイクロレンズの間の境界部分が、前記撮像面の上方において隣接して並ぶ第2マイクロレンズの間の境界部分以外の部分に設けられている、
固体撮像装置。
A pixel in which a photoelectric conversion unit that receives incident light on a light receiving surface is provided on an imaging surface of a substrate;
A microlens provided above the photoelectric conversion unit, and condensing the incident light onto the light receiving surface;
A plurality of the pixels are arranged on the imaging surface,
The microlens is
A plurality of first microlenses arranged corresponding to each of the plurality of pixels;
A plurality of microarrays arranged in correspondence with each of the plurality of pixels above the first microlens, and a second microlens formed of a material having a refractive index different from that of the first microlens. ,
In the first microlens and the second microlens, a boundary portion between the first microlenses arranged adjacent to each other in the plurality of first microlenses is adjacent to the second microlens arranged above the imaging surface. It is provided in a part other than the boundary part between the lenses,
Solid-state imaging device.
前記第1マイクロレンズおよび前記第2マイクロレンズは、当該複数の第1マイクロレンズにて隣接して並ぶ第1マイクロレンズの間の境界部分が、前記撮像面の上方において当該第2マイクロレンズのレンズ中心に対応するように設けられている、
請求項1に記載の固体撮像装置。
In the first microlens and the second microlens, a boundary portion between the first microlenses arranged adjacent to each other in the plurality of first microlenses is above the imaging surface, and the lens of the second microlens. Provided to correspond to the center,
The solid-state imaging device according to claim 1.
前記複数の第2マイクロレンズは、前記撮像面において、レンズ中心が前記受光面の中心に一致するように設けられており、
前記複数の第1マイクロレンズは、隣接して並ぶ当該第1マイクロレンズの間の境界部分が、前記受光面の中心に一致するように設けられている、
請求項2に記載の固体撮像装置。
The plurality of second microlenses are provided on the imaging surface such that the lens center coincides with the center of the light receiving surface,
The plurality of first microlenses are provided such that a boundary portion between the first microlenses arranged adjacent to each other coincides with the center of the light receiving surface.
The solid-state imaging device according to claim 2.
前記複数の画素と前記複数の第1マイクロレンズと第2マイクロレンズとのそれぞれは、前記撮像面の中心から周辺に渡って、互いに等しいピッチで配列されている、
請求項3に記載の固体撮像装置。
Each of the plurality of pixels, the plurality of first microlenses, and the second microlenses are arranged at equal pitches from the center to the periphery of the imaging surface.
The solid-state imaging device according to claim 3.
前記複数の第2マイクロレンズは、前記撮像面にて配置された位置が当該撮像面の中心から周辺へ離れるに伴って、当該第2マイクロレンズのレンズ中心が、前記受光面の中心から前記撮像面の中心側へシフトするように設けられており、
前記複数の第1マイクロレンズは、前記撮像面にて配置された位置が当該撮像面の中心から周辺へ離れるに伴って、当該複数の第1マイクロレンズにおいて隣接して並ぶ第1マイクロレンズの間の境界部分が、前記受光面の中心から前記撮像面の中心側へシフトするように設けられている、
請求項3に記載の固体撮像装置。
As the plurality of second microlenses move away from the center of the imaging surface from the center of the imaging surface, the lens center of the second microlens is imaged from the center of the light receiving surface. It is provided to shift to the center side of the surface,
The plurality of first microlenses are arranged between adjacent first microlenses arranged adjacent to each other in the plurality of first microlenses as the positions of the plurality of first microlenses move away from the center of the imaging surface to the periphery. Is provided so as to shift from the center of the light receiving surface to the center of the imaging surface.
The solid-state imaging device according to claim 3.
前記光電変換部と前記第1マイクロレンズと前記第2マイクロレンズとのそれぞれは、前記撮像面において第1方向と前記第1方向に対して垂直な第2方向とのそれぞれに、複数が並んで配列されている、
請求項1から5のいずれかに記載の固体撮像装置。
A plurality of the photoelectric conversion units, the first microlenses, and the second microlenses are arranged in each of a first direction and a second direction perpendicular to the first direction on the imaging surface. Arranged,
The solid-state imaging device according to claim 1.
前記第2マイクロレンズは、前記第1マイクロレンズよりも高い屈折率を有する、
請求項6に記載の固体撮像装置。
The second microlens has a higher refractive index than the first microlens.
The solid-state imaging device according to claim 6.
前記複数の光電変換部の上方にカラーフィルタを有し、
前記複数の第1マイクロレンズおよび前記複数の第2マイクロレンズが、前記カラーフィルタの上方に位置している、
請求項7に記載の固体撮像装置。
Having a color filter above the plurality of photoelectric conversion units;
The plurality of first microlenses and the plurality of second microlenses are located above the color filter,
The solid-state imaging device according to claim 7.
前記複数の光電変換部の上方にカラーフィルタを有し、
前記複数の第1マイクロレンズおよび前記複数の第2マイクロレンズが、前記基板と前記カラーフィルタとの間に位置している、
請求項7に記載の固体撮像装置。
Having a color filter above the plurality of photoelectric conversion units;
The plurality of first microlenses and the plurality of second microlenses are located between the substrate and the color filter,
The solid-state imaging device according to claim 7.
前記カラーフィルタの上方にて前記複数の光電変換部のそれぞれに対応して設けられている複数の第3マイクロレンズを有する、
請求項9に記載の固体撮像装置。
A plurality of third microlenses provided corresponding to each of the plurality of photoelectric conversion units above the color filter;
The solid-state imaging device according to claim 9.
前記第3マイクロレンズの上方にて前記複数の光電変換部のそれぞれに対応して設けられている複数の第4マイクロレンズと
を有し、
前記複数の第3マイクロレンズのそれぞれの中心は、前記複数の第4マイクロレンズのそれぞれの中心からずれて配置されている、
請求項10に記載の固体撮像装置。
A plurality of fourth microlenses provided corresponding to each of the plurality of photoelectric conversion units above the third microlens;
The centers of the plurality of third microlenses are arranged to be shifted from the centers of the plurality of fourth microlenses,
The solid-state imaging device according to claim 10.
前記第4マイクロレンズは、前記第3マイクロレンズよりも高い屈折率を有する、
請求項11に記載の固体撮像装置。
The fourth microlens has a higher refractive index than the third microlens;
The solid-state imaging device according to claim 11.
前記基板の上方に複数の配線を有し、
前記光電変換部は、前記基板において前記複数の配線が形成されている面に対して反対側の裏面から光を受光する、
請求項12に記載の固体撮像装置。
A plurality of wires above the substrate;
The photoelectric conversion unit receives light from the back surface opposite to the surface on which the plurality of wirings are formed on the substrate.
The solid-state imaging device according to claim 12.
光を集光するレンズと、
前記レンズにより集光された光を光電変換することによって、信号電荷を生成して、ローデータを出力する固体撮像装置と
を有し、
前記固体撮像装置は、
入射光を受光面で受光する光電変換部が基板の撮像面に設けられている画素と、
前記光電変換部の上方に設けられており、前記入射光を前記受光面へ集光するレンズと
を具備し、
前記画素は、前記撮像面に複数が配列されており
前記レンズは、
前記複数の画素のそれぞれに対応して複数が配列されている第1マイクロレンズと、
前記第1マイクロレンズの上方にて前記複数の画素のそれぞれに対応して複数が配列されており、前記第1マイクロレンズと異なる屈折率の材料で形成されている第2マイクロレンズと
を有し、
前記第1マイクロレンズおよび前記第2マイクロレンズは、当該複数の第1マイクロレンズにて隣接して並ぶ第1マイクロレンズの間の境界部分が、前記撮像面の上方において隣接して並ぶ第2マイクロレンズの間の境界部分以外の部分に設けられている、
電子機器。
A lens that collects the light;
A solid-state imaging device that generates signal charges by photoelectrically converting the light collected by the lens and outputs raw data;
The solid-state imaging device
A pixel in which a photoelectric conversion unit that receives incident light on a light receiving surface is provided on an imaging surface of a substrate;
Provided above the photoelectric conversion unit, and comprising a lens for condensing the incident light onto the light receiving surface,
A plurality of the pixels are arranged on the imaging surface, and the lens is
A plurality of first microlenses arranged corresponding to each of the plurality of pixels;
A plurality of microarrays arranged in correspondence with each of the plurality of pixels above the first microlens, and a second microlens formed of a material having a refractive index different from that of the first microlens. ,
In the first microlens and the second microlens, a boundary portion between the first microlenses arranged adjacent to each other in the plurality of first microlenses is adjacent to the second microlens arranged above the imaging surface. It is provided in a part other than the boundary part between the lenses,
Electronics.
基板の撮像面に複数が配列されている複数の画素のそれぞれに対応して、複数が配列されるように第1マイクロレンズを形成する第1マイクロレンズ形成工程と、
前記第1マイクロレンズの上方に前記複数の画素のそれぞれに対応して、複数が配列されるように、前記複数の第1マイクロレンズと異なる屈折率の材料で第2マイクロレンズを形成する第2マイクロレンズ形成工程と
を有し、
前記第2マイクロレンズ形成工程においては、前記第2マイクロレンズが当該複数の第2マイクロレンズにて隣接して並ぶ第2マイクロレンズの間の境界部分が、前記撮像面の上方において隣接して並ぶ第1マイクロレンズのレンズ間の境界部分以外の部分に設けられている、
固体撮像装置の製造方法。
A first microlens forming step of forming the first microlens so that a plurality of pixels are arranged in correspondence with each of a plurality of pixels arranged on the imaging surface of the substrate;
A second microlens is formed of a material having a refractive index different from that of the plurality of first microlenses so that a plurality of pixels are arranged corresponding to each of the plurality of pixels above the first microlens A microlens formation process,
In the second microlens forming step, a boundary portion between the second microlenses arranged adjacent to each other in the plurality of second microlenses is arranged adjacently above the imaging surface. Provided in a portion other than the boundary portion between the lenses of the first microlens,
Manufacturing method of solid-state imaging device.
JP2009134329A 2009-06-03 2009-06-03 Solid-state imaging apparatus, electronic equipment, and method of manufacturing solid-state imaging apparatus Pending JP2010283082A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009134329A JP2010283082A (en) 2009-06-03 2009-06-03 Solid-state imaging apparatus, electronic equipment, and method of manufacturing solid-state imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009134329A JP2010283082A (en) 2009-06-03 2009-06-03 Solid-state imaging apparatus, electronic equipment, and method of manufacturing solid-state imaging apparatus

Publications (1)

Publication Number Publication Date
JP2010283082A true JP2010283082A (en) 2010-12-16

Family

ID=43539590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009134329A Pending JP2010283082A (en) 2009-06-03 2009-06-03 Solid-state imaging apparatus, electronic equipment, and method of manufacturing solid-state imaging apparatus

Country Status (1)

Country Link
JP (1) JP2010283082A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017094362A1 (en) * 2015-12-03 2018-09-20 ソニー株式会社 Solid-state imaging device and imaging apparatus
KR20200062075A (en) * 2017-09-28 2020-06-03 소니 세미컨덕터 솔루션즈 가부시키가이샤 Imaging element and imaging device
US20220028912A1 (en) * 2018-12-26 2022-01-27 Sony Semiconductor Solutions Corporation Imaging element and imaging apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017094362A1 (en) * 2015-12-03 2018-09-20 ソニー株式会社 Solid-state imaging device and imaging apparatus
US11799046B2 (en) 2015-12-03 2023-10-24 Sony Semiconductor Solutions Corporation Solid-state imaging element and imaging device with avalanche photodiode
KR20200062075A (en) * 2017-09-28 2020-06-03 소니 세미컨덕터 솔루션즈 가부시키가이샤 Imaging element and imaging device
KR102663338B1 (en) * 2017-09-28 2024-05-07 소니 세미컨덕터 솔루션즈 가부시키가이샤 Imaging elements and imaging devices
US20220028912A1 (en) * 2018-12-26 2022-01-27 Sony Semiconductor Solutions Corporation Imaging element and imaging apparatus

Similar Documents

Publication Publication Date Title
JP5556122B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus
JP5644177B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
JP5428400B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
JP2021028981A (en) Solid state imaging device, manufacturing method of the same, and electronic apparatus
KR101683297B1 (en) Solid-state imaging device, solid-state imaging device manufacturing method, elelctronic device, and lens array
JP4743296B2 (en) Solid-state imaging device, manufacturing method thereof, and camera
JP4987917B2 (en) Method for manufacturing solid-state imaging device
US11605666B2 (en) Solid-state imaging device, manufacturing method of the same, and electronic apparatus having filters of different thicknesses
KR100720457B1 (en) Image Sensor and Method for Manufacturing the Same
WO2015190321A1 (en) Solid state imaging apparatus, method for manufacturing same, and electronic device
US8339488B2 (en) Solid-state image pickup device having laminated color filters, manufacturing method thereof, and electronic apparatus incorporating same
TW201436186A (en) Solid-state image-pickup device, method for producing same, and electronic equipment
JP2011054911A (en) Solid-state imaging device and method of manufacturing the same, and electronic apparatus
WO2019171787A1 (en) Imaging element and method for producing imaging element
JP2006140483A (en) Cmos image sensor and method for fabricating the same
JP5990867B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
JP2010093490A (en) Image pickup apparatus
JP2010283082A (en) Solid-state imaging apparatus, electronic equipment, and method of manufacturing solid-state imaging apparatus
JP4957564B2 (en) Solid-state imaging device and imaging apparatus using the same
WO2015186512A1 (en) Solid-state image pickup device, manufacturing method therefor, and electronic apparatus
JP2009152414A (en) Patterning method for resist film, and manufacturing method of solid-state imaging device
JP6028768B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus
JP2007194500A (en) Solid-state imaging element, and manufacturing method therefor
JP2012160807A (en) Imaging apparatus, electronic apparatus, and imaging method