JP2010283070A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2010283070A JP2010283070A JP2009134145A JP2009134145A JP2010283070A JP 2010283070 A JP2010283070 A JP 2010283070A JP 2009134145 A JP2009134145 A JP 2009134145A JP 2009134145 A JP2009134145 A JP 2009134145A JP 2010283070 A JP2010283070 A JP 2010283070A
- Authority
- JP
- Japan
- Prior art keywords
- organic resin
- resin layer
- substrate
- back surface
- marking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Laser Beam Processing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
本発明は、配線基板(インタポーザ)を使用しないウエハレベルCSP(Chip Size/Scale Package)等の半導体装置において、半導体基板の裏面にマーキングを施すための製造方法に関する。 The present invention relates to a manufacturing method for marking a back surface of a semiconductor substrate in a semiconductor device such as a wafer level CSP (Chip Size / Scale Package) that does not use a wiring substrate (interposer).
一般的に「ウエハレベルCSP」と呼ばれる製法(例えば非特許文献1,2,3参照)では、シリコンウエハ上に絶縁層、再配線層、封止樹脂層等を形成し、はんだバンプを形成する。そして最終工程においてウエハを所定のチップ寸法に切断(個片化)することでパッケージ構造を具備した半導体チップを得ることが可能になる。ウエハレベルCSPの製造方法における特徴は、パッケージを構成する材料をすべてウエハの形状において加工することにある。すなわち、絶縁層、再配線層、封止樹脂層、はんだバンプ等は、すべてウエハをハンドリングすることで形成される(例えば特許文献1,2参照)。
In a manufacturing method generally called “wafer level CSP” (for example, see Non-Patent
また、半導体装置の小型化や低背化のためにウエハの裏面研削が行われている。このときウエハ裏面に加工歪み(破砕層)が発生し、図7に示すウエハ1の反りや抗折強度の低下を招くことがある。なお、図7の二点鎖線Pはウエハ裏面1bに接する平面を示す。
この問題に対し、特許文献3には、ウエハ裏面に樹脂層を形成し、ウエハの表面と裏面との応力の釣り合いを取ることで裏面研削後のウエハの反りを低減し、個片化の際の欠けや割れを抑制する方法が記載されている。しかしながら、特許文献3に記載の方法は、個片化後の半導体チップにおいても樹脂層が残留するため、樹脂層を有したままのチップの実装が可能となるような実装工程を選択する必要がある。
Also, wafer backside grinding is performed to reduce the size and height of semiconductor devices. At this time, a processing strain (fracture layer) is generated on the back surface of the wafer, which may cause warpage of the
In response to this problem, Patent Document 3 discloses that a resin layer is formed on the back surface of the wafer, and the warpage of the wafer after back surface grinding is reduced by balancing the stress between the front surface and the back surface of the wafer. A method for suppressing chipping and cracking is described. However, in the method described in Patent Document 3, since the resin layer remains even in the semiconductor chip after being singulated, it is necessary to select a mounting process that enables mounting of the chip while having the resin layer. is there.
従来、シリコン基板の裏面には、レーザーによって、ロット番号や品名等のマーキングが行われている。しかし、図8に示すように、ウエハ裏面1bに直接レーザー光Lを照射してマーキングを施した場合、レーザー光Lが照射された部分の周囲等に、マーキングとなる凹部4の形成に際して発生したウエハ1を構成する材料の破片等が付着してなる突起物等10が発生する。個片化後にウエハ裏面に貼ったテープからチップを取り出す際に、この突起物等10が剥がれてデバイスや装置を汚染してしまう。
一方、ウエハの裏面に予め樹脂を塗膜し、樹脂にマーキングを行う方法も行われているが、樹脂に形成したマーキングは認識しにくい上、基板が厚くなってしまう。
Conventionally, a lot number, a product name, and the like are marked on the back surface of a silicon substrate by a laser. However, as shown in FIG. 8, when marking was performed by directly irradiating the
On the other hand, a method of coating a resin on the back surface of the wafer in advance and marking the resin is also performed, but the marking formed on the resin is difficult to recognize and the substrate becomes thick.
本発明は、上記事情に鑑みてなされたものであり、レーザー等を用いたマーキングの際に基板裏面において突起物等の発生を抑制することが可能な半導体装置の製造方法を提供することを課題とする。 The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a method for manufacturing a semiconductor device capable of suppressing the occurrence of protrusions on the back surface of a substrate during marking using a laser or the like. And
前記課題を解決するため、本発明は、半導体基板の一方の面に回路が形成され、かつ他方の面にマーキングが施された半導体装置の製造方法であって、半導体基板の他方の面に有機樹脂層を形成する工程と、前記有機樹脂層の上からレーザーを照射して、前記有機樹脂層の所定の位置の有機樹脂を除去するとともに、前記有機樹脂層を貫通した前記レーザーを前記半導体基板の他方の面に照射して、前記半導体基板の他方の面において前記有機樹脂が除去された位置に凹部を形成することにより、マーキングを施す工程と、前記有機樹脂層を除去する工程とを備えることを特徴とする半導体装置の製造方法を提供する。 In order to solve the above-described problems, the present invention provides a method for manufacturing a semiconductor device in which a circuit is formed on one surface of a semiconductor substrate and a marking is applied to the other surface, the organic substrate being formed on the other surface of the semiconductor substrate. Forming a resin layer; irradiating a laser from above the organic resin layer to remove an organic resin at a predetermined position of the organic resin layer; and passing the laser penetrating the organic resin layer to the semiconductor substrate Irradiating the other surface of the semiconductor substrate, forming a recess at a position where the organic resin is removed on the other surface of the semiconductor substrate, and providing a step of marking and a step of removing the organic resin layer A method for manufacturing a semiconductor device is provided.
前記有機樹脂層の形成は、スピンコート法、スプレーコート法、またはラミネート法で形成することができる。
前記半導体基板はウエハ状であることが好ましい。
前記半導体基板は、Si、Ge、SiGe、SiC、SiSn、GaN、GaP、GaAs、InP、AlGaAs、PbS、ZnSeから選択される半導体からなることが好ましい。
The organic resin layer can be formed by spin coating, spray coating, or laminating.
The semiconductor substrate is preferably in the form of a wafer.
The semiconductor substrate is preferably made of a semiconductor selected from Si, Ge, SiGe, SiC, SiSn, GaN, GaP, GaAs, InP, AlGaAs, PbS, and ZnSe.
本発明によれば、レーザー等を用いたマーキングの際に凹部の形成に際して発生した材料の破片等の基板裏面への付着を抑制でき、さらに破片等が有機樹脂層に付着したとしても、有機樹脂層を剥離する際に、破片等を半導体装置から除去することができる。これにより、基板裏面に直接マーキングを行うことができるとともに、基板裏面において破片の付着等による突起物等の発生を抑制することが可能になる。 According to the present invention, when marking using a laser or the like, it is possible to suppress adhesion of the material generated when forming the recess to the back surface of the substrate, and even if the fragments are attached to the organic resin layer, the organic resin When the layer is peeled, debris and the like can be removed from the semiconductor device. Thereby, it is possible to perform marking directly on the back surface of the substrate, and it is possible to suppress the occurrence of protrusions and the like due to adhesion of debris on the back surface of the substrate.
以下、本発明を実施するための形態に基づき、図面を参照して本発明を説明する。
図1(a)〜(g)は、第1形態例による製造方法の各工程を順に示す模式的断面図である。図2(a)は、図1(d)に対応する裏面図であり、図2(b)は、図1(f)に対応する裏面図であり、図2(c)は、図1(g)に対応する裏面図である。図3(a)〜(c)は、樹脂層の上からレーザーマーキングを行う方法の各工程を順に示す模式的断面図である。
Hereinafter, based on the form for implementing this invention, this invention is demonstrated with reference to drawings.
FIGS. 1A to 1G are schematic cross-sectional views sequentially showing each step of the manufacturing method according to the first embodiment. 2 (a) is a back view corresponding to FIG. 1 (d), FIG. 2 (b) is a back view corresponding to FIG. 1 (f), and FIG. It is a back view corresponding to g). FIGS. 3A to 3C are schematic cross-sectional views sequentially showing each step of the method of performing laser marking from the top of the resin layer.
本形態例においては、図1(a)に示すように、一方の面1aに集積回路(IC)等の回路や素子が形成されたウエハ11を半導体基板として用いる。半導体基板11としては、特に限定されないが、例えば、Si、Ge、SiGe、SiC、SiSn、GaN、GaP、GaAs、InP、AlGaAs、PbS、ZnSeからなる群から選択される各種の半導体からなるものが挙げられる。
次に、半導体装置の薄型化のため、回路・素子形成工程(前工程)が終了した後にウエハ11の裏面1c(研削前の裏面)側を研削する裏面研削(バックグラインド)工程を行い、所望の厚さまで研削する。これにより、図1(b)に示すように、裏面1b(研削後の裏面)が研削された半導体基板1が得られる。なお、図1において、研削前の半導体基板11と研削後の半導体基板1は、符号を区別した。
In this embodiment, as shown in FIG. 1A, a
Next, in order to reduce the thickness of the semiconductor device, a back grinding process for grinding the
次に、半導体基板1の他方の面1bである裏面1b上に有機樹脂層2を形成する。有機樹脂層2の形成に用いられる有機樹脂としては、特に限定されるものではないが、液状又はフィルム状などの各種樹脂(例えば、ポリイミド(PI)、ポリベンゾオキサゾール(PBO)、アクリル樹脂、エポキシ樹脂、ウレタン樹脂等)が挙げられる。有機樹脂層2の形成には、スピンコート法、スプレーコート法、ラミネート法等を利用することができる。有機樹脂層2は、必要に応じて、乾燥もしくは硬化させることができる。
この有機樹脂層2は、マーキングのために一時的に設けられるものであり、マーキングを行った後には基板1から除去される。したがって、有機樹脂層2の厚さが厚い場合でも、製品となる半導体装置を厚くするおそれはない。
Next, the
The
マーキングを施す際に、基板1の反りは小さい方が望ましいため、研削した基板裏面1bに形成する有機樹脂層2の材質や厚さを調整することで樹脂の引張り応力を調整して表面1aと裏面1bとの応力の釣り合いを取ることで、裏面研削後の基板1の反りを低減することができる。必要とする有機樹脂層2の厚さは、樹脂層形成前の基板1の反り量と基板1の厚さに基づいて求めることができる。
Since it is desirable that the warpage of the
次に、図3(a)に示すように、有機樹脂層2の上からレーザーLを照射して所定の位置の有機樹脂を除去し、図3(b)に示すように、半導体基板1の他方の面(基板裏面)1bにおいて、有機樹脂が除去された位置(樹脂除去部)3に凹部4を形成する。樹脂除去部3は、図1(d)および図2(a)に示すように、線が閉じた図形3a、線が閉じていない図形3bのいずれでも良い。なお、図2(a)の二点鎖線はスクライブライン7であり、樹脂除去部3はスクライブライン7に囲まれた内側(チップの部分)に形成される。
Next, as shown in FIG. 3A, a laser L is irradiated from above the
本形態例によれば、マーキングが施される基板裏面1bの上に有機樹脂層2が設けられているため、凹部の形成に際して発生した材料の破片等の基板裏面1bへの付着を抑制でき、さらに破片等が有機樹脂層2に付着したとしても、有機樹脂層2を剥離する際に、破片等を半導体装置から除去することができる。これにより、基板裏面1bに直接マーキングを行うことができるとともに、基板裏面1bにおいて破片の付着等による突起物等の発生を抑制することができる。
さらに有機樹脂層2により基板1の反りが低減されているので、基板裏面1bに文字や記号等を表すマーキングを正確に施すことができる。
レーザーマーキングに用いられるレーザーとしては、炭酸ガスレーザー、YVO4レーザー、YAGレーザー等が挙げられる。
According to this embodiment, since the
Furthermore, since the warpage of the
Examples of the laser used for laser marking include a carbon dioxide laser, a YVO 4 laser, and a YAG laser.
レーザーの種類は、特に限定されるものではないが、その照射によって有機樹脂層2及び半導体基板1の両方の材質を除去することが可能なもの、例えばYVO4レーザーやYAGレーザー等が好ましい。
これにより、図3(b)に示すように、有機樹脂層2に樹脂除去部3を形成する際、レーザーLが有機樹脂層2を貫通するのと同時に半導体基板1の他方の面1bに照射(詳しくは照射開始)される。つまり、樹脂除去部3の形成と同時に、マーキングの凹部4を形成することができる。マーキングの凹部4は、図2(b)に示すように、線が閉じた図形4a、線が閉じていない図形4bのいずれでも良い。なお、図2(b)の二点鎖線はスクライブライン7であり、マーキングの凹部4はスクライブライン7に囲まれた内側(チップの部分)に形成される。
The type of laser is not particularly limited, but a laser capable of removing both the
As a result, as shown in FIG. 3B, when forming the resin removal portion 3 in the
半導体基板1の一方の面1aに形成される回路は、IC等、半導体基板1に作り込まれた回路のみでも良いが、本形態例の場合、図1(e)に示すように、半導体基板1の表面1aに半導体パッケージ加工を行う。半導体パッケージ加工は、例えばウエハレベルCSP等の手法により、絶縁層、再配線層、封止樹脂層等を含む積層体5と、該積層体5の外側に露出されるバンプ6を形成する。再配線層は、ICの電極と導通され、該電極をバンプ6等の端子と接続する機能のほか、インダクタ、キャパシタ等の種々の回路素子を含むことも可能である。
The circuit formed on one
半導体パッケージ加工に際し、半導体基板1の表面1aには、酸化物や窒化物等の絶縁体からなるパッシベーション膜を設けても良い。この場合、パッシベーション膜はICの電極と整合する位置に開口部を有し、この開口部を通じて再配線と電極とを導通させることができる。
バンプ6は、電解はんだめっき法、はんだボール搭載法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法などによって形成することができる。はんだは、共晶タイプ、あるいは鉛フリータイプのはんだを利用することが好ましい。
When processing the semiconductor package, a passivation film made of an insulator such as an oxide or nitride may be provided on the
The
次に、図1(f)、図2(b)および図3(c)に示すように、マーキングの凹部4(4a,4b)が形成された後で、有機樹脂層2を除去する。有機樹脂層2の除去方法は特に限定されないが、剥離によって除去する場合、溶剤等を必要とせず、簡便であるので、好ましい。有機樹脂層2の除去を個片化前に行うと、ウエハ全体を一括して処理することができ、生産性が向上するので、好ましい。
図1(f)に示す半導体装置は、裏面研削された薄型基板の裏面にウエハレベルでマーキングが施された半導体装置である。この半導体装置は、図1(g)および図2(c)に示すように、スクライブライン7に沿ってダイシングにより個片化することで、半導体チップ8を製造するために用いることができる。
Next, as shown in FIGS. 1 (f), 2 (b), and 3 (c), the
The semiconductor device shown in FIG. 1 (f) is a semiconductor device in which marking is performed at the wafer level on the back surface of a thin substrate that has been ground back. This semiconductor device can be used to manufacture a
なお、半導体パッケージ加工は、図1に示すようにマーキングの後に行う必要はなく、ウエハを個片化する前であれば、任意の順序で実施することができる。例えば、図4に示すように、裏面研削の前に行うこともできる。図4は、(a)研削前のIC基板を用意した後、(b)半導体パッケージ加工、(c)裏面研削、(d)樹脂層の形成、(e)レーザーマーキング、(f)樹脂層の剥離、(g)個片化の順序で各工程を実施する改変例であり、各工程は、図1に示す形態例と同様であるので、重複する説明は省略する。 The semiconductor package processing does not need to be performed after marking as shown in FIG. 1, and can be performed in an arbitrary order as long as it is before the wafer is separated. For example, as shown in FIG. 4, it can also be performed before the back surface grinding. FIG. 4 shows (a) after preparing an IC substrate before grinding, (b) semiconductor package processing, (c) back surface grinding, (d) resin layer formation, (e) laser marking, (f) resin layer This is a modified example in which each step is performed in the order of peeling and (g) singulation, and each step is the same as the embodiment shown in FIG.
以上説明したように、本形態例の半導体装置の製造方法によれば、マーキングが施される基板裏面1bの上に有機樹脂層2が設けられているため、凹部の形成に際して発生した材料の破片等の基板裏面1bへの付着を抑制でき、さらに破片等が有機樹脂層2に付着したとしても、有機樹脂層2を剥離する際に、破片等を半導体装置から除去することができる。これにより、基板裏面1bに直接マーキングを行うことができるとともに、基板裏面1bにおいて破片の付着等による突起物等の発生を抑制することができる。
さらに有機樹脂層2により基板1の反りが低減されているので、基板裏面1bに文字や記号等を表すマーキングを正確に施すことができる。
As described above, according to the method for manufacturing a semiconductor device of this embodiment, the
Furthermore, since the warpage of the
以上、本発明を好適な実施の形態に基づいて説明してきたが、本発明は上述の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の改変が可能である。
本発明においては、後述する第2形態例のように、マーキングを、レーザーの代わりに、エッチングによって施すこともできる。また、樹脂除去部を、レーザーの代わりに、フォトリソグラフィーやスタンプ等の技術を用いて形成することができる。フォトリソグラフィーを用いる場合、有機樹脂層2は感光性樹脂から形成される。
As mentioned above, although this invention has been demonstrated based on suitable embodiment, this invention is not limited to the above-mentioned example, Various modifications are possible in the range which does not deviate from the summary of this invention.
In the present invention, as in the second embodiment described later, the marking can be applied by etching instead of the laser. Further, the resin removal portion can be formed using a technique such as photolithography or stamp instead of the laser. When photolithography is used, the
図5(a)〜(g)は、本形態例による製造方法の各工程を順に示す模式的断面図である。図6(a)は、図5(d)に対応する裏面図であり、図6(b)は、図5(e)に対応する裏面図であり、図6(c)は、図5(g)に対応する裏面図である。 5A to 5G are schematic cross-sectional views sequentially showing each step of the manufacturing method according to this embodiment. 6 (a) is a back view corresponding to FIG. 5 (d), FIG. 6 (b) is a back view corresponding to FIG. 5 (e), and FIG. 6 (c) is shown in FIG. It is a back view corresponding to g).
本形態例においては、図5(a)に示すように、研削前のIC基板11を用意した後、図5(b)に示すように半導体パッケージ加工をし、図5(c)に示すように裏面研削をするまでは、図4に示す例と同様である。本形態例においては、図5(d)に示すように、裏面研削後の基板1の裏面1bに有機樹脂層2を形成する際、フォトリソグラフィーやスタンプ等の技術を用いて、マーキングの形状に合わせて樹脂が除去されてなる樹脂除去部3a,3bを形成する。樹脂除去部は、図6(a)に示すように、線が閉じた図形3a、線が閉じていない図形3bのいずれでも良い。また、本形態例の場合、スクライブラインに沿う樹脂除去部3cも形成されている。
In this embodiment, as shown in FIG. 5A, after preparing the
次に、図5(e)に示すように、樹脂除去部3a,3bにより開口された有機樹脂層2を通じて、エッチングにより基板材料の一部を除去して凹部4a,4bを形成することにより、基板1の裏面1bへマーキングを施す。また、本形態例の場合、スクライブラインに沿う樹脂除去部3cを通じたエッチングにより、基板1の裏面1bには、スクライブラインに沿う凹部4cも形成されている。このような凹部4cを形成することにより、個片化工程においてダイシングをより容易に行うことができる。
本形態例によれば、マーキングが施される基板裏面1bの上に有機樹脂層2が設けられているため、凹部の形成に際して発生した材料の破片等の基板裏面1bへの付着を抑制でき、さらに破片等が有機樹脂層2に付着したとしても、有機樹脂層2を剥離する際に、破片等を半導体装置から除去することができる。これにより、基板裏面1bに直接マーキングを行うことができるとともに、基板裏面1bにおいて破片の付着等による突起物等の発生を抑制することができる。
Next, as shown in FIG. 5 (e), through the
According to this embodiment, since the
エッチングの具体的手法は、基板材料によって適宜選択することができる。ドライプロセス(ドライエッチング)の場合、プラズマエッチングや反応性イオンエッチング(RIE)等を利用することができる。また、ウエットエッチングの場合、例えば基板材料がSiの場合はフッ硝酸(硝酸とフッ化水素HFとの混合物)を用いることができる。
ウエットエッチングの場合、破片等がエッチング液に分散すれば基板に付着しにくくなり、さらに水等による洗浄によっても付着力の弱い破片等は除去可能であるため、好ましい。有機樹脂層2に付着した破片等は、有機樹脂層2を剥離する際に、破片等を半導体装置から除去することができる。
A specific method of etching can be appropriately selected depending on the substrate material. In the case of a dry process (dry etching), plasma etching, reactive ion etching (RIE), or the like can be used. In the case of wet etching, for example, when the substrate material is Si, hydrofluoric acid (a mixture of nitric acid and hydrogen fluoride HF) can be used.
In the case of wet etching, it is preferable that debris and the like are dispersed in the etching solution, so that they are less likely to adhere to the substrate, and further, debris and the like having weak adhesion can be removed by washing with water or the like. The debris and the like attached to the
マーキングの凹部4a,4bを形成した後、図5(f)に示すように有機樹脂層2を剥離除去することによって、裏面研削された薄型基板の裏面にウエハレベルでマーキングが施された半導体装置が完成する。この半導体装置は、図5(g)および図6(c)に示すように、ダイシングにより個片化することで、半導体チップ8を製造するために用いることができる。
After forming the
第2形態例の半導体装置の製造方法によれば、マーキングが施される基板裏面1bの上に有機樹脂層2が設けられているため、凹部の形成に際して発生した材料の破片等の基板裏面1bへの付着を抑制でき、さらに破片等が有機樹脂層2に付着したとしても、有機樹脂層2を剥離する際に、破片等を半導体装置から除去することができる。これにより、基板裏面1bに直接マーキングを行うことができるとともに、基板裏面1bにおいて破片の付着等による突起物等の発生を抑制することができる。
さらに有機樹脂層2により基板1の反りが低減されているので、基板裏面1bに文字や記号等を表すマーキングを正確に施すことができる。
基板1の裏面1bにスクライブラインに沿う凹部4cを形成することにより、個片化工程においてダイシングをより容易に行うことができる。
According to the semiconductor device manufacturing method of the second embodiment, since the
Furthermore, since the warpage of the
By forming the
本発明は、配線基板(インタポーザ)を使用しないウエハレベルCSP(Chip Size/Scale Package)等の半導体パッケージの製造に利用することができる。 The present invention can be used for manufacturing a semiconductor package such as a wafer level CSP (Chip Size / Scale Package) without using a wiring board (interposer).
L…レーザー光、1…半導体基板(ウエハ)、1a…一方の面(表面)、1b…他方の面(研削後の裏面)、2…有機樹脂層、3,3a,3b,3c…樹脂除去部、4,4a,4b,4c…マーキングの凹部、8…半導体チップ、10…突起物。
L ... Laser beam, 1 ... Semiconductor substrate (wafer), 1a ... One surface (front surface), 1b ... Other surface (back surface after grinding), 2 ... Organic resin layer, 3,3a, 3b, 3c ...
Claims (4)
半導体基板の他方の面に有機樹脂層を形成する工程と、
前記有機樹脂層の上からレーザーを照射して、前記有機樹脂層の所定の位置の有機樹脂を除去するとともに、前記有機樹脂層を貫通した前記レーザーを前記半導体基板の他方の面に照射して、前記半導体基板の他方の面において前記有機樹脂が除去された位置に凹部を形成することにより、マーキングを施す工程と、
前記有機樹脂層を除去する工程とを備えることを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device in which a circuit is formed on one surface of a semiconductor substrate and marking is applied to the other surface,
Forming an organic resin layer on the other surface of the semiconductor substrate;
Irradiating a laser from above the organic resin layer to remove the organic resin at a predetermined position of the organic resin layer, and irradiating the other surface of the semiconductor substrate with the laser penetrating the organic resin layer A step of marking by forming a recess at a position where the organic resin is removed on the other surface of the semiconductor substrate;
And a step of removing the organic resin layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009134145A JP2010283070A (en) | 2009-06-03 | 2009-06-03 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009134145A JP2010283070A (en) | 2009-06-03 | 2009-06-03 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010283070A true JP2010283070A (en) | 2010-12-16 |
Family
ID=43539583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009134145A Pending JP2010283070A (en) | 2009-06-03 | 2009-06-03 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010283070A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9799608B2 (en) | 2015-03-11 | 2017-10-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
-
2009
- 2009-06-03 JP JP2009134145A patent/JP2010283070A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9799608B2 (en) | 2015-03-11 | 2017-10-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9741619B2 (en) | Methods for singulating semiconductor wafer | |
US11913121B2 (en) | Fabrication method of substrate having electrical interconnection structures | |
US8129259B2 (en) | Manufacturing method of preparing a substrate with forming and removing the check patterns in scribing regions before dicing to form semiconductor device | |
US10522406B2 (en) | IR assisted fan-out wafer level packaging using silicon handler | |
EP3610501B1 (en) | Method of die to wafer bonding of dissimilar thickness die | |
KR20150104467A (en) | Manufacturing method of semiconductor device and semiconductor device thereof | |
US8642390B2 (en) | Tape residue-free bump area after wafer back grinding | |
US10083868B2 (en) | Semiconductor die singulation methods | |
US10224243B2 (en) | Method of fabricating electronic package | |
US11069652B2 (en) | Method of manufacturing semiconductor structure | |
TWI677035B (en) | Semiconductor package and method for forming thereof | |
US10403544B2 (en) | Semiconductor die singulation methods | |
US20200135601A1 (en) | Package structure and manufacturing method thereof | |
US10128207B2 (en) | Semiconductor packages with pillar and bump structures | |
CN107958891B (en) | Chip package | |
US10510591B1 (en) | Package-on-package structure and method of manufacturing package | |
JP2010283070A (en) | Method of manufacturing semiconductor device | |
US20160141217A1 (en) | Electronic package and fabrication method thereof | |
JP2005191485A (en) | Semiconductor device | |
JP2011181858A (en) | Semiconductor device and method for manufacturing the same | |
JP2007109762A (en) | Manufacturing method of semiconductor device | |
JP2006005219A (en) | Semiconductor device manufacturing method and semiconductor wafer |