JP2010271451A

JP2010271451A - 画像表示装置

Info

Publication number: JP2010271451A
Application number: JP2009121757A
Authority: JP
Inventors: Kohei Tamano; 幸平玉野
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-05-20
Filing date: 2009-05-20
Publication date: 2010-12-02

Abstract

【課題】本発明は、サンプリングクロックの位相を自動的に高速かつ最適に調整することが可能な画像表示装置を提供することを目的とする。
【解決手段】本発明による画像表示装置は、ｃｋ０の１周期内で複数の所定の位相のいずれかに可変に制御してｃｋｎを生成し出力するクロック位相制御部５と、デジタル映像信号から、映像水平開始位置および映像水平終了位置を検出する映像水平開始終了位置検出部７と、クロック位相制御部５に対して各所定の位相に順次に制御するようにｎを出力し、かつ、映像水平開始終了位置検出部７に対してｃｋｎごとに検出の期間を出力する検出タイミング生成部９と、ｃｋｎごとに検出した映像水平開始位置および映像水平終了位置を取得して処理を行うＣＰＵ１０とを備え、ＣＰＵ１０は、映像水平終了位置と映像水平開始位置との差分と、外部入力映像信号の水平解像度との比較に基づき最適位相を決定することを特徴とする。
【選択図】図１

Description

本発明は、アナログ映像信号をデジタル映像信号に変換して表示する画像表示装置に関し、特に、映像信号をサンプリングするクロックの位相を最適に調整する画像表示装置に関する。本発明は、例えば、液晶モニタやプロジェクタなどデジタル画像を表示可能なフラットディスプレイ装置への適用に好適な技術である。

従来の画像表示装置では、パーソナルコンピュータ（以下、パソコンとする）やワークステーションなどからアナログ映像信号が入力されてデジタル映像信号に変換するときに、１画素ごとにアナログ映像信号をサンプリングするように、水平同期信号（ＨＳＹＮＣ）および分周比（Ｎ）からサンプリングクロックが生成される。サンプリングクロックを最適な位相に調整しなければ、表示画像にゆらぎやちらつきが発生する。また、位相の調整は、サンプリングクロックの位相を数点または数十点変化させて行うため調整に要する時間が長くなり、最適な表示画像を表示するまでに非常に時間がかかっていた。

また、近年、パソコンなどから入力されるアナログ映像信号の解像度の種類が増加してきており、同一の垂直解像度であっても水平解像度が異なる映像信号が存在する。例えば、映像信号の垂直解像度が７６８ラインのとき、それに対応する水平解像度は１０２４、１２８０、１３６０、１３６６の４種類が存在する。画像表示装置は、これらの解像度から、どの解像度が最適であるのかを見つけ出すために、候補となる水平解像度ごとにサンプリングクロックの位相を最適となるように調整した後に、隣接する画素間の信号レベルの差分データを絶対値化して累積加算した値が最大となる水平解像度に決定する。このように、複数の水平解像度の候補が存在する場合には候補数分の時間だけ決定に時間を要するため、入力切替時間や自動位相調整実行時の時間の増加となり、使用者にとっては非常に煩わしくなるという問題がある。

上記の問題の改善策として、従来では、表示画像の領域を水平方向の表示ラインからなる複数の画像領域に分割して画像領域ごとにサンプリングクロックの位相を設定した後に、画像領域ごとに表示ラインにおいて隣接する画素間の信号レベルの差分データを絶対値化して累積加算した値が最大となる画像領域に設定した位相を最適位相と判断して位相調整の高速化を図ったものがある（例えば、特許文献１および特許文献２参照）。また、上記の方法に加えて、位相調整を１次調整によって粗く調整した後に、２次調整によって調整範囲を絞って微調整することによって位相調整を高速化したものもある（例えば、特許文献３参照）。さらに、垂直同期信号の周期ごとにサンプリングクロックの位相を変化させ、各位相において映像信号の水平開始位置および垂直開始位置の情報を取得し、取得した情報から最適位相を決定する方法がある（例えば、特許文献４参照）。

特許第３５８６１１６号公報特許第４１８２１２４号公報特許第４００３６４７号公報特開２００２−２３７２５号公報

従来の表示画像の領域を水平に分割して行う位相調整方法では、隣接する画素間の信号レベルの差分データに基づいて表示中の画面の依存性が著しく高いため、実使用において位相を最適に調整することが非常に困難となる。

本発明は、これらの問題を解決するためになされたものであり、サンプリングクロックの位相を自動的に高速かつ最適に調整することが可能な画像表示装置を提供することを目的とする。

上記の課題を解決するために、本発明による画像表示装置は、外部から入力された水平同期信号に基づいて第１のクロックを生成して出力するクロック発生部と、第１のクロックを入力し、当該第１のクロックの１周期内で複数の所定の位相のいずれかに可変に制御して第２のクロックを生成し、出力するクロック位相制御部と、第２のクロックに基づいて、外部から入力したアナログ映像信号である外部入力映像信号をデジタル映像信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器から出力されたデジタル映像信号から、映像水平開始位置および映像水平終了位置を検出する検出部と、クロック位相制御部に対して各所定の位相に順次に制御するように位相情報を出力し、かつ、検出部に対して第２のクロックごとに検出の期間を出力する検出タイミング生成部と、第２のクロックごとに検出した映像水平開始位置および映像水平終了位置を取得して処理を行う制御部とを備え、制御部は、映像水平終了位置と映像水平開始位置との差分と、外部入力映像信号の水平解像度との比較に基づき最適位相を決定することを特徴とする。

本発明によると、第１のクロックを入力し、当該第１のクロックの１周期内で複数の所定の位相のいずれかに可変に制御して第２のクロックを生成し、出力するクロック位相制御部と、Ａ／Ｄ変換器から出力されたデジタル映像信号から、映像水平開始位置および映像水平終了位置を検出する検出部と、クロック位相制御部に対して各所定の位相に順次に制御するように位相情報を出力し、かつ、検出部に対して第２のクロックごとに検出の期間を出力する検出タイミング生成部と、第２のクロックごとに検出した映像水平開始位置および映像水平終了位置を取得して処理を行う制御部とを備え、制御部は、映像水平終了位置と映像水平開始位置との差分と、外部入力映像信号の水平解像度との比較に基づき最適位相を決定するため、サンプリングクロックの位相を自動的に高速かつ最適に調整することが可能となる。

本発明の実施形態１による画像表示装置のブロック図である。本発明の実施形態２による画像表示装置のブロック図である。本発明の実施形態２による画像表示装置のブロック図である。本発明の実施形態１による位相調整に要する時間を示す図である。本発明の実施形態１による検出タイミング生成部にて生成される信号の説明図である。本発明の実施形態１による映像水平開始終了位置検出部の動作の説明図である。本発明の実施形態１によるクロック位相を変化させた場合における表示画像の変化の例を示す図である。本発明の実施形態１による最適なクロック位相を求める方法を示す図である。本発明の実施形態１による入力画像が位相調整に適さないことを判別する方法の例を示す図である。前提技術による最適位相の検出方法を示す図である。前提技術による他の最適位相の調整方法を示す図である。

本発明の実施形態について、図面を用いて以下に説明する。

まず初めに、本発明の前提となる技術について説明する。

図１０は、前提技術による最適位相の検出方法を示す図である。図１０に示すように、表示画像の領域を水平方向に１０個に分割し、各領域に対してクロック位相を１〜１０に変化させる（図中左側に記載）場合において、領域ごとに隣接する画素間の信号レベルの差分データを絶対値化して累積加算した最大値の領域に設定された位相を最適位相とする方法がある。しかし、累積加算した最大値が領域ごとに大きく差異があると（図中右側に記載）、累積加算した値の最大値がクロックの最適位相になるとは限らない。例えば、図１０において、最適位相がクロック位相３の場合、この領域はどの位相でも累積加算値が０となるため、本来最適位相であるはずのクロック位相３が最適位相として選択されないという問題がある。また、上記の最適位相の算出を精度良く行うためには時間がかかるという問題もある。

図１１は、前提技術による他の最適位相の調整方法を示す図である。図１１に示すように、垂直同期信号の周期ごとにサンプリングクロックの位相を変化させ、各位相において映像信号の水平開始位置および垂直開始位置の情報を取得し、取得した情報から最適位相を算出している。しかし、１つの位相に対して測定するために１フレームが必要となり、クロック位相の設定および測定結果を読み出すために、さらに各１フレームが最低限必要となる。従って、ｎ個に設定されたクロック位相から最適位相を算出する場合には、（２×ｎ＋１）フレームが最低限必要であるため、非常に算出時間がかかるという問題がある。

本発明は、上記の問題を解決するためのものであり、以下に詳細に説明する。

〈実施形態１〉
図１は、本発明の実施形態１による画像表示装置のブロック図である。図１に示すように、本実施形態１による画像表示装置は、外部から入力された水平同期信号に基づいてクロックｃｋ０（第１のクロック）を生成して出力するクロック発生部６と、クロックｃｋ０を入力し、当該クロックｃｋ０の１周期内で複数の所定の位相のいずれかに可変に制御してクロックｃｋｎ（第２のクロック）を生成し、出力するクロック位相制御部５と、クロックｃｋｎに基づいて、外部から入力したアナログ映像信号である外部入力映像信号をデジタル映像信号に変換するＡ／Ｄ変換器１と、Ａ／Ｄ変換器１から出力されたデジタル映像信号から、映像水平開始位置および映像水平終了位置を検出する映像水平開始終了位置検出部７（検出部）と、クロック位相制御部５に対して各所定の位相に順次に制御するように位相情報ｎを出力し、かつ、映像水平開始終了位置検出部７に対してクロックｃｋｎごとに検出の期間を出力する検出タイミング生成部９と、クロックｃｋｎごとに検出した映像水平開始位置および映像水平終了位置を取得して処理を行うＣＰＵ１０（制御部）とを備えており、ＣＰＵ１０は、映像水平終了位置と映像水平開始位置との差分と、アナログ映像信号（外部入力映像信号）の水平解像度との比較に基づき最適位相を決定することを特徴としている。

また、Ａ／Ｄ変換器１から出力されたデジタル映像信号は、映像信号処理回路２にて所定の処理を施され、映像信号表示部４に出力して表示する。なお、映像信号表示部４は、液晶プロジェクタ、液晶パネルディスプレイ、プラズマディスプレイなどに代表される格子状の表示素子を利用した表示部とする。

Ａ／Ｄ変換器１では、コンピュータなどの外部の信号源からアナログ映像信号を入力し、クロック位相制御部５から入力されたクロックｃｋｎに基づいてサンプリングすることによってデジタル映像信号に変換する。Ａ／Ｄ変換器１から出力されたデジタル映像信号は、映像信号処理回路２および映像水平開始終了位置検出部７に出力される。

映像信号処理回路２では、Ａ／Ｄ変換器１から入力されたデジタル映像信号に対してスケーリングや画質補正などの処理を行った後に、映像信号表示部４に出力する。

クロック発生部６では、コンピュータなどの外部の信号源から入力される水平同期信号（ＨＳＹＮＣ）と、ＣＰＵ１０にて設定して入力される分周比（Ｎ）とに基づいてＰＬＬによってクロックｃｋ０を生成した後にクロック位相制御部５に出力する。

クロック位相制御部５では、クロック発生部６から入力したクロックｃｋ０を元として、検出タイミング生成部９からの位相情報ｎまたはＣＰＵ１０から入力した位相情報Ｆｉｎ＿ｎに基づいて、クロックｃｋ０の１クロック（１周期）内で位相を制御したクロックｃｋｎをＡ／Ｄ変換器１に出力する。

検出タイミング生成部９では、コンピュータなどの外部の信号源から入力される水平同期信号（ＨＳＹＮＣ）および垂直同期信号（ＶＳＹＮＣ）を元として、ＣＰＵ１０から入力されるクロック位相調整開始情報および映像水平開始終了位置の検出タイミング情報を含むＡＤＪ＿ＩＮＦＯ（以下、単にＡＤＪ＿ＩＮＦＯとする）に基づいて、クロック位相制御部５に位相情報ｎを出力するとともに、映像水平開始終了位置検出部７に対して位相情報ｎに基づくクロックｃｋｎごとに映像水平開始位置および映像水平終了位置を検出する期間を示す検出期間情報ａｃｔｎを出力する。

映像水平開始終了位置検出部７では、Ａ／Ｄ変換器１からデジタル映像信号が入力され、検出タイミング生成部９から入力された検出期間情報ａｃｔｎに基づいて、ＣＰＵ１０にて設定して入力された閾値Ｖｔｈを超える値のうちの最小値の情報を水平映像開始位置情報ＨＳｎとし、また、閾値Ｖｔｈを超える値のうちの最大値の情報を水平映像終了位置情報ＨＥｎとして、位相情報ｎに基づくクロックｃｋｎごとに保持する。

ＣＰＵ１０では、コンピュータなどの外部の信号源から入力される水平同期信号（ＨＳＹＮＣ）および垂直同期信号（ＶＳＹＮＣ）から、入力された映像信号の水平周波数および垂直ライン数の情報を取得する。そして、クロック位相調整が必要である場合には、ＡＤＪ＿ＩＮＦＯを検出タイミング生成部９に入力するとともに、位相情報ｎに基づくクロックｃｋｎごとに映像水平開始終了位置検出部７にて検出された映像水平開始位置情報ＨＳｎおよび映像水平終了位置情報ＨＥｎを取得し、取得した情報から、入力された映像信号の水平解像度と一致するクロック位相を最適な位相であると判断し、最適値Ｆｉｎ＿ｎとしてクロック位相制御部５に出力される。

図４は、本発明の実施形態１による位相調整に要する時間を示す図である。図４に示すように、１フレーム目でＣＰＵ１０は検出タイミング生成部９に対してＡＤＪ＿ＩＮＦＯを出力し、次フレーム（２フレーム目）で位相情報ｎに基づく全てのクロックｃｋｎにおける映像水平開始位置情報（ＨＳ１、ＨＳ２、・・・、ＨＳｎ）および映像水平終了位置情報（ＨＥ１、ＨＥ２、・・・、ＨＥｎ）を映像水平開始終了位置検出部７から取得する。そして、次フレーム（３フレーム目）で取得した上記情報から最適位相を算出する。このように、最適位相の算出に必要な全ての処理が３フレームで完了する。

図５は、本発明の実施形態１による検出タイミング生成部９にて生成される信号の説明図である。ＣＰＵ１０から検出タイミング生成部９に入力されたＡＤＪ＿ＩＮＦＯには、クロック位相調整開始ライン情報（Ｈ＿ＳＴＡＲＴ）、クロック位相設定後のＷＡＩＴ情報（Ｈ＿ＷＡＩＴ）、位相情報ｎに基づくクロックｃｋｎごとに映像水平開始終了位置を計測する期間（表示画像の垂直方向のライン数）を指定するライン数情報（Ｈ＿ＬＩＮＥ）が含まれている。図５に示すように、検出タイミング生成部９では、クロック位相調整開始ライン情報（Ｈ＿ＳＴＡＲＴ）が入力されるとクロック位相を１に設定し、クロック位相の設定後に位相が安定するまでの時間（Ｈ＿ＷＡＩＴ分）だけ待機し、その後、ライン数情報（Ｈ＿ＬＩＮＥ）に基づいて映像水平開始終了位置を計測する期間を示す信号ａｃｔ１を生成する。以降、所定のクロック位相分（ｎ回）だけ繰り返して実行する。

図６は、本発明の実施形態１による映像水平開始終了位置検出部７の動作の説明図である。図６に示すように、映像水平開始終了位置検出部７に入力されるａｃｔｎごとに、Ａ／Ｄ変換器１から入力されるデジタル映像信号に対して、ＣＰＵ１０にて設定されて入力される閾値Ｖｔｈを超える値のうちの最小値を映像水平開始位置情報ＨＳ、最大値を映像水平終了位置情報ＨＥとして検出し、クロック位相ｎではＨＳｎ、ＨＥｎとして表している。上記の検出は、検出タイミング生成部９から入力される信号ａｃｔｎに基づいて所定期間行われる。

図７は、本発明の実施形態１によるクロック位相を１クロック分（３６０度）変化させた場合における表示画像の変化の例を示す図である。図７に示すように、表示画像の各領域におけるクロック位相を１クロック分（３６０度）変化させると表示画像が１画素分ずれるが、位相の調整が最適でない場合は、図７のクロック位相４および５のときの表示画像のように左右の端部がグレー（図中の砂地部分）に表示され、これらの領域における映像水平終了位置と映像水平開始位置との差分は本来の水平解像度（入力された映像信号の水平解像度）よりも１画素分大きい値となる。従って、映像水平終了位置と映像水平開始位置との差分の値が入力された映像信号の水平解像度と一致する領域にて用いられたクロック位相が最適な位相の候補となる。

図８は、本発明の実施形態１による最適なクロック位相を求める方法を示す図である。図８は図７をさらに詳細に示したものである。図８に示すように、入力信号の解像度が１０２４×７６８、クロック位相が８種類（ｎ＝８）である場合を例として、各位相ｎにおける映像水平開始位置ＨＳｎおよび映像水平終了位置ＨＥｎを示している。映像水平開始終了位置検出部７にて検出された映像水平終了位置ＨＥｎおよび映像水平開始位置ＨＳｎはＣＰＵ１０に出力される。そして、ＣＰＵ１０では、映像水平終了位置ＨＥｎと映像水平開始位置ＨＳｎとの差分を算出した結果をＨＲｎとし、ＨＲｎと入力信号の水平解像度である１０２４とが一致するか否かを判断し（図中の○×）、一致する位相１、２、３、６、７、８のうちのセンター（中央）に位置する位相１または８を最適位相として決定する。このように、ＣＰＵ１０は、映像水平終了位置と映像水平開始位置との差分が、外部入力映像信号の水平解像度と一致するときの位相を最適位相と判断している。また、上記の処理は、映像表示期間中に定期的に最適位相であるか否かを確認するときに行ってもよい。

なお、ＣＰＵ１０は、映像水平終了位置と映像水平開始位置との差分が、外部入力映像信号の水平解像度と一致しないときの位相に対して１８０度ずらした位相を最適位相としてもよい。また、各画像エリア（各位相ｎ）において検出された映像水平開始位置ＨＳｎおよび映像水平終了位置ＨＥｎの値は、各画像エリアにて検出された複数の値の平均値、または、検出された値のうち最も多い値としてもよい。

上記のように、映像水平開始位置および映像水平終了位置から最適位相を求める方法では、表示画面の両端部に所定の閾値Ｖｔｈ以上の映像が存在すればよい。一般的には、ブルーバックや白バックなどがプレゼンテーションに多く用いられているため、クロック位相の調整時に映像信号表示部４に表示している画像の影響を受けにくく、表示画像にゆらぎやちらつきが発生しない最適なクロック位相に調整できるという効果がある。

一方、表示画面の両端部において映像レベルの影響を受ける場合、例えば、表示画面の左端または右端が黒レベルまたは所定の閾値未満の映像信号である場合は、位相調整が正しく行うことができなくなる。

図９は、本発明の実施形態１による入力画像が位相調整に適さないことを判別する方法の例を示す図である。図９に示すように、入力信号の解像度が１０２４×７６８、クロック位相が８種類（ｎ＝８）である場合を例としている。画像エリア１、２、３では、映像水平終了位置ＨＥｎと映像水平開始位置ＨＳｎとの差分であるＨＲｎが水平解像度の１０２４または水平解像度＋１の１０２５とは異なっている。これは、表示画面の左端または右端の映像が黒であるなど閾値Ｖｔｈ以下の信号となる場合であることから、映像水平開始位置ＨＳｎおよび映像水平終了位置ＨＥｎが正しく計測されていないことが判る。このような場合は、クロックの位相調整には不適切な入力画像であると判断して位相調整を行わず、所定時間の後に、再度クロックの位相調整を行い、適切な画像であると判断すると位相調整結果を有効にする。このように、ＣＰＵ１０は、映像水平終了位置と映像水平開始位置との差分が、外部入力映像信号の水平解像度または当該水平解像度＋１に対して所定の数以上一致しないときは位相調整を行わず、所定の時間後、再度位相調整を行う。また、上記の処理を映像表示期間中に定期的に行ってもよい。

以上のことから、１フレーム分でクロック位相を所定数変化させ、全ての位相調整処理を３フレームという短時間で行うため、使用者は快適に入力切替や自動位相調整を実施できるという効果がある。また、表示画像の影響で誤ってクロック位相が調整されることなく適切なクロック位相で映像を表示することができる。このように、サンプリングクロックの位相を自動的に高速かつ最適に調整することが可能となる。

〈実施形態２〉
図２は、本発明の実施形態２による画像表示装置のブロック図である。図２では、映像信号処理回路２にフレームメモリ３を付加していることを特徴としている。その他の構成および動作は実施形態１と同様であるため、ここでは説明を省略する。

図２に示すように、映像信号表示部４に映像を表示している間に、位相がずれているか否かをＣＰＵ１０が定期的に位相調整を行う。位相調整の際に、フレームメモリ３を１フレームの間書き込み停止状態とし、その間にクロック位相を変化させて映像水平開始位置および映像水平終了位置を計測する。すなわち、Ａ／Ｄ変換器１から出力されたデジタル映像信号を１フレーム分保持するフレームメモリ３をさらに備え、次フレーム表示時に当該次フレームに代えてフレームメモリ３にて保持したフレームを表示させ、当該フレーム表示期間中に位相調整を行う。

以上のことから、使用者に対して１フレームのみスチル状態となるが、違和感を与えることなく位相調整を定期的に自動で行うことができるため、クロック位相は常に最適な状態を保つことが可能となる。

図３は、図２に示す画像表示装置に対して画質検出部８を新たに備えることを特徴としている。その他の構成および動作は図２と同様であるため、ここでは説明を省略する。

図３に示すように、Ａ／Ｄ変換器１からのデジタル映像信号が画質検出部８に入力される。画質検出部８では、１フレームにおいて、隣接する画素間の信号レベルの差分データを絶対値化して累積加算した値をＰＩＣＴとして算出する。すなわち、画質検出部８は、Ａ／Ｄ変換器１から出力されたデジタル映像信号の１フレームに対して、隣接する画素間の信号レベルの差分データを絶対値化して累積加算することによってＰＩＣＴ（画質検出値）を算出する。

パソコンなど外部から入力されたアナログ映像信号のフォーマットが変わって、垂直有効ライン数から複数の水平解像度の候補が存在する場合において、候補となる水平解像度ごとにクロック位相を最適化し、最適化したクロック位相によって１フレームにおいて隣接する画素間の信号レベルの差分データを絶対値化して累積加算した値をＰＩＣＴとして算出し、算出したＰＩＣＴに基づいて各候補におけるＰＩＣＴの値が最大となる解像度をＡ／Ｄ変換器１から出力する映像信号の最適な水平解像度として決定する。

以上のことから、複数の水平解像度の候補が存在する場合であっても決定するまでの時間を短縮することができ、入力切替や自動位相調整時間を短縮することが可能となる。

１Ａ／Ｄ変換器、２映像信号処理回路、３フレームメモリ、４映像信号表示部、５クロック位相制御部、６クロック発生部、７映像水平開始終了位置検出部、８画質検出部、９検出タイミング生成部、１０ＣＰＵ。

Claims

外部から入力された水平同期信号に基づいて第１のクロックを生成して出力するクロック発生部と、
前記第１のクロックを入力し、当該第１のクロックの１周期内で複数の所定の位相のいずれかに可変に制御して第２のクロックを生成し、出力するクロック位相制御部と、
前記第２のクロックに基づいて、外部から入力したアナログ映像信号である外部入力映像信号をデジタル映像信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器から出力された前記デジタル映像信号から、映像水平開始位置および映像水平終了位置を検出する検出部と、
前記クロック位相制御部に対して各前記所定の位相に順次に制御するように位相情報を出力し、かつ、前記検出部に対して前記第２のクロックごとに前記検出の期間を出力する検出タイミング生成部と、
前記第２のクロックごとに検出した前記映像水平開始位置および前記映像水平終了位置を取得して処理を行う制御部と、
を備え、
前記制御部は、前記映像水平終了位置と前記映像水平開始位置との差分と、前記外部入力映像信号の水平解像度との比較に基づき最適位相を決定することを特徴とする、画像表示装置。
前記制御部は、前記映像水平終了位置と前記映像水平開始位置との差分が、前記外部入力映像信号の水平解像度と一致するときの位相を最適位相とすることを特徴とする、請求項１に記載の画像表示装置。
前記制御部は、前記映像水平終了位置と前記映像水平開始位置との差分が、前記外部入力映像信号の水平解像度と一致しないときの位相に対して１８０度ずらした位相を最適位相とすることを特徴とする、請求項１に記載の画像表示装置。
前記制御部は、前記映像水平終了位置と前記映像水平開始位置との差分が、前記外部入力映像信号の水平解像度または当該水平解像度＋１に対して所定の数以上一致しないときは位相調整を行わず、所定の時間後、再度位相調整を行うことを特徴とする、請求項１に記載の画像表示装置。
前記Ａ／Ｄ変換器から出力された前記デジタル映像信号を１フレーム分保持するフレームメモリをさらに備え、
次フレーム表示時に当該次フレームに代えて前記フレームメモリにて保持したフレームを表示させ、当該フレーム表示期間中に位相調整を行うことを特徴とする、請求項１に記載の画像表示装置。
映像表示期間中に定期的に最適位相であるか否かを確認することを特徴とする、請求項１ないし５のいずれかに記載の画像表示装置。
前記Ａ／Ｄ変換器から出力された前記デジタル映像信号の１フレームに対して、隣接する画素間の信号レベルの差分データを絶対値化して累積加算することによって画質検出値を算出する画質検出部をさらに備え、
前記外部入力映像信号のフォーマットが変わって複数の水平解像度の候補が存在する場合において、前記候補ごとに最適位相を求めた後に当該最適位相を用いて前記画質検出値を算出し、算出した前記画質検出値に基づいて前記候補の中から最適な水平解像度を決定することを特徴とする、請求項５に記載の画像表示装置。