JP2010262671A - 情報処理装置に新たな装置を組み込む方法、及び情報処理装置 - Google Patents
情報処理装置に新たな装置を組み込む方法、及び情報処理装置 Download PDFInfo
- Publication number
- JP2010262671A JP2010262671A JP2010161609A JP2010161609A JP2010262671A JP 2010262671 A JP2010262671 A JP 2010262671A JP 2010161609 A JP2010161609 A JP 2010161609A JP 2010161609 A JP2010161609 A JP 2010161609A JP 2010262671 A JP2010262671 A JP 2010262671A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- control system
- incorporating
- information processing
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【解決手段】 情報処理装置の制御系統を複数の制御系統に分割し、複数の制御系統のうちの一の制御系統は前記新たな装置に直接アクセスし当該新たな装置を管理するための処理を実行し、他の制御系統は当該新たな装置に直接アクセスせず前記新たな装置に直接アクセスしその管理のための処理を実行する一の制御系統を管理する構成とした。
【選択図】 図7
Description
その結果、OS132のダウンによるシステム全体の機能停止発生の危険性を効果的に回避した上で、ハードウェアの追加作業を行うことが可能となる。
(付記1)
情報処理装置に新たに装置を組み込むための方法であって、
当該情報処理装置の制御系統を複数の制御系統に分割し、
当該分割された複数の制御系統のうちの一の制御系統は前記新たな装置に直接アクセスし当該新たな装置を管理するための処理を実行し、
前記分割された複数の制御系統のうちの他の制御系統は、前記新たな装置に直接アクセスしその管理のための処理を実行する一の制御系統を管理する各段階よりなる方法。
(付記2)
前記分割された複数の制御系統の各々には別個のCPUが割り当てられ、
前記一の制御系統に割り当てられた一のCPUは前記新たな装置にアクセスし当該新たな装置を管理するための処理を実行し、
前記分割された複数の制御系統のうちの他の制御系統に割り当てられた他のCPUは、前記新たな装置に直接アクセスしその管理のための処理を実行する前記一のCPUを管理する構成とされてなる付記1に記載の方法。
(付記3)
前記他の制御系統はOSによって制御され、前記一の制御系統はOSによる制御から外される構成とされてなる付記1または2に記載の方法。
(付記4)
前記新たな装置を管理するための処理は、当該新たな装置の診断、初期化及びその構成情報の作成よりなる付記1乃至3のうちのいずれかに記載の方法。
(付記5)
前記新たな装置を管理するための処理は、OSの機能による監視の下でファームウェアの機能により実行されてなる付記1乃至4のうちのいずれかに記載の方法。
(付記6)
前記他のCPUはOSによる制御の下で前記一のCPUに対し前記新たな装置を管理するための処理の実行を指示し、
前記一のCPUは前記他のCPUの指示に従い、前記ファームウェアによる制御の下で前記新たな装置に直接アクセスして前記新たな装置を管理するための処理を行う構成とされてなる付記5に記載の方法。
(付記7)
前記新たな装置は自らCPUを持たない構成とされてなる付記1乃至6のうちのいずれかに記載の方法。
(付記8)
第一の処理手段と第二の処理手段とを備える情報処理装置において、
前記第一の処理手段及び前記第二の処理手段の少なくとも一方を制御する第一の制御手段と、
前記第一の処理手段及び前記第二の処理手段の少なくとも一方を制御する第二の制御手段と、
前記第一の処理手段および前記第二の処理手段を、前記第一の制御手段の制御下あるいは前記第二の制御手段の制御下のいずれかに切り替える切替手段と、を備え、
前記情報処理装置にハードウェアが追加されるときに、前記第一の制御手段による制御下に前記第一の処理手段を、前記第二の制御手段による制御下に前記第二の処理手段をおくように切り替えることを特徴とする、情報処理装置。
(付記9)
前記第1の処理手段及び第2の処理手段はそれぞれ別個のCPUよりなり、
前記第1の制御手段による制御下におかれた前記第1の処理手段は、前記追加するハードウェアにアクセスし当該ハードウェアを管理するための処理を実行し、
前記第2の制御手段による制御下におかれた前記第2の処理手段は、前記追加するハードウェアに直接アクセスしその管理のための処理を実行する前記第1の処理手段を管理する構成とされてなる付記8に記載の情報処理装置。
(付記10)
前記第2の制御手段はOSよりなり、前記第1の制御手段はファームウェアよりなる付記8または9に記載の情報処理装置。
(付記11)
前記追加するハードウェアを管理するための処理は、当該ハードウェアの診断、初期化及びその構成情報の作成の各処理よりなる付記8乃至10のうちのいずれかに記載の情報処理装置。
(付記12)
前記追加するハードウェアを管理するための処理は、OSの機能による監視下でファームウェアの機能により実行されてなる付記8乃至11のうちのいずれかに記載の情報処理装置。
(付記13)
前記第2の処理手段はOSによる制御の下で前記第1の処理手段に対し前記追加するハードウェアを管理するための処理の実行を指示し、
前記第1の処理手段は前記第2の処理手段の指示に従い、前記ファームウェアによる制御の下で前記追加するハードウェアに直接アクセスして当該ハードウェアを管理するための処理を行う構成とされてなる付記12に記載の情報処理装置。
(付記14)
前記追加するハードウェアは自らCPUを持たない構成とされてなる付記8乃至13のうちのいずれかに記載の情報処理装置。
(付記15)
情報処理装置に新たに装置を組み込む処理をコンピュータに実行させるための命令よりなるプログラムであって、
当該情報処理装置の制御系統を複数の制御系統に分割し、
当該分割された複数の制御系統のうちの一の制御系統に前記新たな装置に直接アクセスさせ当該新たな装置を管理するための処理を実行させ、
前記分割された複数の制御系統のうちの他の制御系統に、前記新たな装置に直接アクセスしその管理のための処理を実行する一の制御系統を管理させる各段階をコンピュータに実行させるための命令よりなるプログラム。
(付記16)
前記分割された複数の制御系統の各々には別個のCPUを割り当て、
前記一の制御系統に割り当てられた一のCPUに前記新たな装置にアクセスさせ当該新たな装置を管理するための処理を実行させ、
前記分割された複数の制御系統のうちの他の制御系統に割り当てられた他のCPUに、前記新たな装置に直接アクセスしその管理のための処理を実行する前記一のCPUを管理させるための命令よりなる付記15に記載のプログラム。
(付記17)
前記他の制御系統をOSによる制御下に置き、前記一の制御系統をOSによる制御から外すための命令よりなる付記15または16に記載のプログラム。
(付記18)
前記新たな装置を管理するための処理は、OSの機能による監視下でファームウェアの機能により実行されてなる付記15乃至17のうちのいずれかに記載のプログラム。
(付記19)
前記他のCPUをOSによる制御下に置き前記一のCPUに対し前記新たな装置を管理するための処理の実行を指示させ、
前記一のCPUを前記他のCPUの指示に従わせ、前記ファームウェアによる制御下で前記新たな装置に直接アクセスさせて前記新たな装置を管理するための処理を行わせるための命令よりなる付記18に記載のプルグラム。
(付記20)
付記15乃至19のうちのいずれかに記載のプログラムを格納したコンピュータ読取可能記録媒体。
110 CPU(A)
120 CPU(B)
130、230 メモリ
140、240 入出力部
132 OS
133 ファームウェア
135 デバイス構成情報
200 システムボード
Claims (6)
- 複数のCPUを有し、互いに異なるプログラムによって制御され、互いに異なるCPUが割り当てられる、互いに独立した複数の制御系統が設定される情報処理装置に新たな装置を組み込む方法であって、
前記新たな装置が前記情報処理装置に組み込まれた場合、
前記情報処理装置の制御系統のうち、第一の制御系統に割り当てられた複数のCPUのうちいずれかのCPUを、第二の制御系統に移動させ、
前記第一の制御系統に割り当てられたCPUから、前記第二の制御系統に移動したCPUに対して、前記新たな装置組み込みのための処理を実行する指示を発し、
前記指示を受けたCPUが前記新たな装置をアクセスして、前記新たな装置組み込みのための処理を実行することを特徴とする、新たな装置を組み込む方法。 - 前記第二の制御系統に割り当てられたCPUによる、前記新たな装置組み込みのための処理が正常に終了した場合、前記第一の制御系統に割り当てられたCPUが、前記第二の制御系統に割り当てられたCPUに対して前記第一の制御系統に戻るよう指示を発することを特徴とする、請求項1に記載の新たな装置を組み込む方法。
- 前記第一の制御系統は、前記情報処理装置のオペレーティングシステムによって制御され、
前記第二の制御系統は、前記オペレーティングシステムとは異なるプログラムによって制御されることを特徴とする、請求項1に記載の新たな装置を組み込む方法。 - 前記新たな装置組み込みのための処理は、前記新たに組み込む装置の診断、前記新たに組み込む装置の初期化、あるいは前記新たに組み込む装置のデバイス構成情報の構築の少なくとも一つを含むことを特徴とする、請求項1に記載の新たな装置を組み込む方法。
- 前記新たな装置組み込みのための処理は、前記第一の制御系統を制御する情報処理装置のオペレーティングシステムの監視下で、前記第二の制御系統を制御するファームウェアにより制御されることを特徴とする、請求項1に記載の新たな装置を組み込む方法。
- 第一のCPUと、
第二のCPUと、
少なくとも前記第一のCPUを制御する第一の制御手段と、
前記第一のCPU及び前記第二のCPUのうちの少なくとも一方を制御する第二の制御手段と、
前記第一のCPUを、前記第二の制御手段の制御下から前記第一の制御手段の制御下に切り替える切替手段と、を備え、
前記情報処理装置にハードウェアが追加されるときに、
前記切替手段は、前記第一のCPUを前記第二の制御手段の制御下から前記第一の制御手段の制御下に切り替え、
前記第二のCPUは、前記第一のCPUに対して前記追加されるハードウェアを組み込む処理を実行する指示を行い、
前記第一のCPUは、前記指示に応じて前記追加されるハードウェアにアクセスし、当該ハードウェア組み込みのための処理を実行する、情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010161609A JP5299371B2 (ja) | 2010-07-16 | 2010-07-16 | 情報処理装置に新たな装置を組み込む方法、及び情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010161609A JP5299371B2 (ja) | 2010-07-16 | 2010-07-16 | 情報処理装置に新たな装置を組み込む方法、及び情報処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005301768A Division JP4571056B2 (ja) | 2005-10-17 | 2005-10-17 | 情報処理装置に新たに装置を組み込むための方法、情報処理装置及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010262671A true JP2010262671A (ja) | 2010-11-18 |
JP5299371B2 JP5299371B2 (ja) | 2013-09-25 |
Family
ID=43360625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010161609A Expired - Fee Related JP5299371B2 (ja) | 2010-07-16 | 2010-07-16 | 情報処理装置に新たな装置を組み込む方法、及び情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5299371B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000267950A (ja) * | 1999-03-18 | 2000-09-29 | Nec Corp | デバイス試験診断システム及びそのデバイス試験診断方法並びにその制御プログラムを記録した記録媒体 |
JP2002014909A (ja) * | 2000-04-29 | 2002-01-18 | Hewlett Packard Co <Hp> | マルチパーティション・コンピュータシステム |
JP2002132741A (ja) * | 2000-10-20 | 2002-05-10 | Hitachi Ltd | プロセッサ追加方法、計算機及び記録媒体 |
JP2003186697A (ja) * | 2001-12-19 | 2003-07-04 | Nec Corp | 周辺デバイス試験システム及び方法 |
JP2004318885A (ja) * | 2003-04-17 | 2004-11-11 | Internatl Business Mach Corp <Ibm> | 故障プロセッサを置き換える方法、媒体およびシステム |
-
2010
- 2010-07-16 JP JP2010161609A patent/JP5299371B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000267950A (ja) * | 1999-03-18 | 2000-09-29 | Nec Corp | デバイス試験診断システム及びそのデバイス試験診断方法並びにその制御プログラムを記録した記録媒体 |
JP2002014909A (ja) * | 2000-04-29 | 2002-01-18 | Hewlett Packard Co <Hp> | マルチパーティション・コンピュータシステム |
JP2002132741A (ja) * | 2000-10-20 | 2002-05-10 | Hitachi Ltd | プロセッサ追加方法、計算機及び記録媒体 |
JP2003186697A (ja) * | 2001-12-19 | 2003-07-04 | Nec Corp | 周辺デバイス試験システム及び方法 |
JP2004318885A (ja) * | 2003-04-17 | 2004-11-11 | Internatl Business Mach Corp <Ibm> | 故障プロセッサを置き換える方法、媒体およびシステム |
Also Published As
Publication number | Publication date |
---|---|
JP5299371B2 (ja) | 2013-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11150950B2 (en) | Methods and apparatus to manage workload domains in virtual server racks | |
US9882969B2 (en) | Methods and apparatus to configure virtual resource managers for use in virtual server rack deployments for virtual computing environments | |
CN102105867B (zh) | 维护跨数据中心的数据服务器中的数据完整性的方法和系统 | |
JP4496093B2 (ja) | 高可用性システムの遠隔エンタープライズ管理 | |
US7877358B2 (en) | Replacing system hardware | |
EP3400528B1 (en) | Deferred server recovery in computing systems | |
JP2011145910A (ja) | 情報処理装置及び情報処理装置のファームウェア更新方法 | |
JP5561622B2 (ja) | 多重化システム、データ通信カード、状態異常検出方法、及びプログラム | |
JP2005500622A (ja) | データ転送ルーティングメカニズムを用いるコンピュータシステムパーティショニング | |
US9448615B2 (en) | Managing power savings in a high availability system at a redundant component level of granularity | |
JP2008123412A (ja) | 計算機システム、システムソフトウェア更新方法及び第1サーバ装置 | |
EP2360614B1 (en) | Information processing device and hardware setting method for said information processing device | |
JP2014170394A (ja) | クラスタシステム | |
KR20090081405A (ko) | 파티션 유닛을 교체하는 방법 및 컴퓨터 판독가능 매체 | |
CN102708027B (zh) | 一种避免通信设备运行中断的方法及系统 | |
JP5531487B2 (ja) | サーバシステム及びサーバシステムの管理方法 | |
JP2016027470A (ja) | 高稼働率環境においてアプリケーションを同期的に実行する方法および装置 | |
JP2010134557A (ja) | 仮想マシン運用管理システム、その運用管理方法、及びプログラム | |
US8819484B2 (en) | Dynamically reconfiguring a primary processor identity within a multi-processor socket server | |
JP5387767B2 (ja) | 実行中のプログラムの更新技術 | |
JP4571056B2 (ja) | 情報処理装置に新たに装置を組み込むための方法、情報処理装置及びプログラム | |
CN115225642B (zh) | 超融合系统的弹性负载均衡方法及系统 | |
JP5299371B2 (ja) | 情報処理装置に新たな装置を組み込む方法、及び情報処理装置 | |
JP2014134925A (ja) | 情報処理システム、制御方法および制御プログラム | |
KR101444783B1 (ko) | 시스템 가용성 향상을 위한 시스템 운용 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |