JP2010258684A - Radio frequency integrated circuit - Google Patents
Radio frequency integrated circuit Download PDFInfo
- Publication number
- JP2010258684A JP2010258684A JP2009105263A JP2009105263A JP2010258684A JP 2010258684 A JP2010258684 A JP 2010258684A JP 2009105263 A JP2009105263 A JP 2009105263A JP 2009105263 A JP2009105263 A JP 2009105263A JP 2010258684 A JP2010258684 A JP 2010258684A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- radio
- power amplifier
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
Description
本発明は、無線周波数集積回路を電力増幅器と共に用いる技術に関する。 The present invention relates to a technique for using a radio frequency integrated circuit together with a power amplifier.
一般的なRFIC(Radio Frequency Integrated Circuit)の構成の一例を図2に示す。同図を参照すると、このRFICの送信部(RFIC Tx)には、VCO(Voltage Control Oscillator:電圧制御発振器)を備えるPLL(Phase Locked Loop:位相同期回路)が設けられている。送信部は、このVCOの発振周波数を所定の分周比で分周して生成した搬送波と、ベースバンド信号とから、RF(Radio Frequency:無線)信号を生成する。このRF信号は送信部から、RFラインを通じてパワーアンプに入力され、パワーアンプにより増幅される。 An example of the configuration of a general RFIC (Radio Frequency Integrated Circuit) is shown in FIG. Referring to the figure, a transmitter (RFIC Tx) of this RFIC is provided with a PLL (Phase Locked Loop) having a VCO (Voltage Control Oscillator). The transmission unit generates an RF (Radio Frequency) signal from a carrier wave generated by dividing the oscillation frequency of the VCO by a predetermined division ratio and a baseband signal. This RF signal is input from the transmitter to the power amplifier through the RF line, and is amplified by the power amplifier.
このパワーアンプには、RFラインのほか、送信部からの制御信号を伝送するコントロールラインも接続されている。 In addition to the RF line, this power amplifier is also connected with a control line for transmitting a control signal from the transmitter.
特許文献1に記載のPLLでは、PLL内部の分周比を切り替えることで、PLLが高速に起動することを可能にしている。
In the PLL described in
しかし、特許文献1に記載されたPLLでは、位相エラーを十分に低減できなかった。
However, in the PLL described in
RFICに接続されたパワーアンプから出力される電力は非常に大きいため、パワーアンプの出力端子からだけでなく、入力端子や制御端子からも無視できないほどの漏れが発生してしまう。 Since the power output from the power amplifier connected to the RFIC is very large, leakage that cannot be ignored occurs not only from the output terminal of the power amplifier but also from the input terminal and the control terminal.
このため、パワーアンプが動作することにより、RFラインやコントロールラインを通じて、漏れた電気信号がVCOに回り込む。 For this reason, when the power amplifier operates, the leaked electric signal goes around to the VCO through the RF line and the control line.
この回り込む信号に、PLL内部のVCOの発振周波数の整数倍程度の周波数成分(高調波成分)が含まれていれば、VCOが揺らされ、位相エラーが発生してしまう。 If this sneak signal includes a frequency component (harmonic component) that is an integer multiple of the oscillation frequency of the VCO inside the PLL, the VCO is shaken and a phase error occurs.
このようにして生じた不要な高調波の強度は、パワーアンプの負荷インピーダンスや、送信部の高調波出力インピーダンス、高調波入力インピーダンスの値に依存している。 The intensity of unnecessary harmonics generated in this way depends on the load impedance of the power amplifier, the harmonic output impedance of the transmitter, and the harmonic input impedance.
ところが、特許文献1に記載されたPLLでは、PLL内部の分周比を切り替えるにすぎない。分周比の値を変化させても、高調波によるVCOへの影響に変化はないので、このPLLでは、高調波成分による位相エラーを低減できないという問題があった。
However, in the PLL described in
本発明は、無線周波数集積回路において位相エラーを十分に低減する技術を提供することを目的とする。 An object of the present invention is to provide a technique for sufficiently reducing a phase error in a radio frequency integrated circuit.
上記目的を達成するために、本発明の無線周波数集積回路は、与えられた電圧に応じた発振周波数の発振周波数信号を生成する電圧制御発振器を有し、前記発振周波数信号を分周して得られる搬送波に信号波を乗せた無線周波数信号を生成する送信部と、前記無線周波数回路からの前記無線周波数信号を増幅する電力増幅器と、前記電力増幅器から前記送信部に回り込む、少なくとも前記発振周波数の同じ周波数の高調波成分を低減する低減手段と、を有する。 In order to achieve the above object, a radio frequency integrated circuit according to the present invention has a voltage controlled oscillator that generates an oscillation frequency signal having an oscillation frequency corresponding to a given voltage, and is obtained by dividing the oscillation frequency signal. A transmitter that generates a radio frequency signal in which a signal wave is placed on a carrier wave, a power amplifier that amplifies the radio frequency signal from the radio frequency circuit, and at least the oscillation frequency that wraps around from the power amplifier to the transmitter. Reducing means for reducing harmonic components of the same frequency.
本発明によれば、電力増幅器から、送信部へ回り込む信号における高調波成分を低減するので、位相エラーを十分に抑制できる。 According to the present invention, since the harmonic component in the signal that wraps around from the power amplifier to the transmission unit is reduced, the phase error can be sufficiently suppressed.
(第1の実施形態)
本発明を実施するための第1の実施形態について図面を参照して詳細に説明する。図1は、本実施形態のRFIC1の一構成例を示すブロック図である。RFIC1は、無線通信端末などに組み込まれ、無線周波数信号を生成し、処理する集積回路である。同図を参照すると、RFIC1は、送信部(RFIC Tx)10と、パワーアンプ(PA)20と、ローパスフィルター(LPF)30、40とを有する。同図において、RFIC1の受信部などは、省略されている。
(First embodiment)
A first embodiment for carrying out the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram illustrating a configuration example of the
送信部10は、PLL101と、位相調整器(Phase Shifter)102と、乗算器103、104と、加算器105と、アンプ106と、コントローラ107とを有する。
The
PLL101は、基準発振器1011、比較器1012、電圧制御発振器(VCO)1013、分周器1014を有する。
The
基準発振器1011は、所定の基準周波数fbの入力信号を生成する。比較器1012は、基準発振器1011からの信号の周波数と、分周器1014からの信号の周波数とを比較し、それらの差に応じて、電圧制御発振器1013を制御するための電圧信号を電圧制御発振器1013へ出力する。
電圧制御発振器1013は、比較器1012からの電圧信号に応じた発振周波数f0の発振周波数信号を分周器1014へ出力する。この発振周波数信号は、RFIC1において、搬送波として使用される。
The voltage controlled
分周器1014は、電圧制御発振器1013からの発振周波数信号の周波数f0を所定の分周数Nで割った周波数の信号を比較器1012および位相調整器102へ出力する。
The
位相調整器102は、分周器1014からの出力信号(搬送波)の位相を変えずに乗算器103へ出力するとともに、その搬送波の位相を90度シフトさせた信号を乗算器104へ出力する。
The phase adjuster 102 outputs the output signal (carrier wave) from the
乗算器103は、位相調整器102からの信号(搬送波)と、Q信号(信号波)およびQb信号とを乗算して加算器105へ出力する。乗算器104は、位相調整器102からの信号(搬送波)と、I信号(信号波)およびIb信号とを乗算して加算器105へ出力する。
これらの乗算器によるミキシングにより、I信号およびQ信号は、RF(無線周波数)信号にアップコンバートされる。 By mixing by these multipliers, the I signal and the Q signal are up-converted into an RF (radio frequency) signal.
加算器105は、乗算器103、104からのRF信号を合成してアンプ106へ出力する。アンプ106は、加算器105からのRF信号を増幅してパワーアンプ20へ出力する。
The
コントローラ107は、送信部10全体を制御する。また、コントローラ107は、パワーアンプ20を制御するための制御信号をパワーアンプ20へ出力する。
The
ここで、送信部10とパワーアンプ20とは、RFライン、およびコントロール(Ctrl)ラインにより接続されている。
Here, the
RFラインは、アンプ106からパワーアンプ20へのRF信号を伝送する信号線である。コントロールラインは、コントローラ107からパワーアンプ20への制御信号を伝送する信号線である。
The RF line is a signal line that transmits an RF signal from the
パワーアンプ20は、コントローラ107からの制御信号に従ってアンプ106からのRF信号を更に増幅する。
The
ローパスフィルター30は、RFラインに挿入され、パワーアンプ20から送信部10へ回り込む信号から、発振周波数f0の整数倍以上の高周波成分を除去する。ローパスフィルター40は、コントロールラインに挿入され、パワーアンプ20から送信部10へ回り込む信号から、発振周波数f0の整数倍以上の高周波成分を除去する。
The
RFラインは、位相調整器102、乗算器103、104、加算器105、アンプ106を介して、パワーアンプ20とPLL101とを接続している。このため、パワーアンプで不要な高調波が生じると、その高調波を含む信号がRFラインを介して電力制御発振器1013に回り込むことがある。しかし、ローパスフィルター30が、この回り込んだ信号から、高調波成分を含む高周波成分を除去するので、不要な高調波の位相調整器102に対する影響が軽減される。
The RF line connects the
また、コントロールラインは、電源線やグランド(不図示)、コントローラ107を介して、パワーアンプ20とPLL101とを接続している。このため、パワーアンプで不要な高調波が生じると、その高調波を含む信号がコントロールラインを介して電力制御発振器1013に回り込むことがある。しかし、ローパスフィルター40が、この回り込んだ信号から、高調波成分を含む高周波成分を除去するので、不要な高調波の位相調整器102に対する影響が軽減される。
The control line connects the
このように、不要な高調波が減衰するので、電圧制御発振器1013における位相エラーが抑制される。
In this way, unnecessary harmonics are attenuated, so that the phase error in the voltage controlled
これに対して、図2に示すような、ローパスフィルターを挿入しないRFICでは、パワーアンプ20からの高調波(n*f0)が低減されず、位相エラーが生じやすくなる。
On the other hand, in the RFIC as shown in FIG. 2 in which no low-pass filter is inserted, the harmonic (n * f 0 ) from the
なお、ローパスフィルター30、40は、除去する周波数帯域を変更できるチューナブルフィルタであってもよい。
Note that the low-
また、コントロールラインを介して回り込む高調波の影響が、RFラインを介して回り込む高調波に比べて、それほど大きくない場合、コントロールラインには、ローパスフィルターを設けない構成としてもよい。 Further, in the case where the influence of the harmonics that circulate through the control line is not so great as compared to the harmonics that circulate through the RF line, the control line may not be provided with a low-pass filter.
本実施形態では、RFIC1が、本発明の無線周波数集積回路に相当し、パワーアンプ(PA)20が本発明の電力増幅器に相当する。ローパスフィルター(LPF)30が、本発明の無線信号線用ローパスフィルターに相当し、ローパスフィルター(LPF)40が、本発明の制御線用ローパスフィルターに相当する。RFラインが、本発明の無線信号線に相当し、コントロールラインが本発明の制御信号線に相当する。
In the present embodiment, the
以上説明したように、本実施形態によれば、無線信号線に挿入された無線信号線用ローパスフィルターが、無線信号線を介して送信部へ回り込んだ信号から、高調波成分を含む高周波成分を除去するので、不要な高調波が減衰し、電圧制御発振器における位相エラーが低減する。 As described above, according to the present embodiment, the radio signal line low-pass filter inserted into the radio signal line has a high frequency component including a harmonic component from the signal that has circulated to the transmission unit via the radio signal line. Therefore, unnecessary harmonics are attenuated, and the phase error in the voltage controlled oscillator is reduced.
また、コントロールラインに挿入された制御線用ローパスフィルターが、コントロールラインを介して送信部へ回り込んだ信号から、高調波成分を含む高周波成分を除去するので、更に位相エラーが低減する。 In addition, the control line low-pass filter inserted in the control line removes high-frequency components including harmonic components from the signal circulated to the transmission unit via the control line, thereby further reducing the phase error.
無線信号線用ローパスフィルター、制御線用ローパスフィルターをチューナブルフィルタとすれば、動作帯域に応じて位相エラーの低下が最小限となるようにチューニングすることできる。
(第2の実施形態)
本発明を実施するための第2の実施形態について図3を参照して詳細に説明する。同図は、本実施形態のRFIC1aの一構成例を示すブロック図である。
If the wireless signal line low-pass filter and the control line low-pass filter are tunable filters, the phase error can be tuned to be minimized according to the operating band.
(Second Embodiment)
A second embodiment for carrying out the present invention will be described in detail with reference to FIG. This figure is a block diagram showing an example of the configuration of the RFIC 1a of this embodiment.
本実施形態では、コントロールラインを介して電力制御発振器1013に回り込む高調波の強度は、無視できるほど小さいものとする。
In the present embodiment, it is assumed that the intensity of the harmonic wave that wraps around the
RFIC1aは、ローパスフィルター30、40の代わりに、RFラインにアイソレータ50が挿入されている以外は、第1の実施形態のRFIC1と同様の構成である。
The RFIC 1a has the same configuration as the
アイソレータ50は、送信部10からパワーアンプ20への方向の電気信号を通過させるが、パワーアンプ20から、送信部10への方向に電気信号が流れるのを防ぐ。
The isolator 50 passes an electric signal in the direction from the
アイソレータ50の挿入により、RFラインを介してパワーアンプ20から電力制御発振器1013に高調波が回り込むことが防止される。
The insertion of the
なお、コントロールラインを介しての高調波の回り込みが無視できない場合、更にコントロールラインにアイソレータを挿入することもできる。 In addition, when the wraparound of the harmonic through the control line cannot be ignored, an isolator can be further inserted into the control line.
本実施形態では、アイソレータ50が、本発明の無線信号線用アイソレータに相当する。
In the present embodiment, the
以上説明したように、本実施形態によれば、無線信号線用アイソレータが、電力増幅器からの高調波を含む信号の回り込みを防止するので、位相エラーが抑制される。
(第3の実施形態)
本発明を実施するための第3の実施形態について図4を参照して詳細に説明する。同図は、本実施形態のRFIC1bの一構成例を示すブロック図である。
As described above, according to the present embodiment, the radio signal line isolator prevents the signal including the harmonics from the power amplifier from wrapping around, so that the phase error is suppressed.
(Third embodiment)
A third embodiment for carrying out the present invention will be described in detail with reference to FIG. This figure is a block diagram showing a configuration example of the
RFIC1bは、ローパスフィルター30、40の代わりに、送信部10においてトラップフィルタ(TF)108、109を設けた以外は、第1の実施形態のRFIC1と同様の構成である。
The
トラップフィルタ108は、RFラインに挿入され、RFラインを介してパワーアンプ20からの電圧制御発振器1013に回り込む高調波を除去する。トラップフィルタ109は、コントロールラインに挿入され、コントロールラインを介してパワーアンプ20から電力制御発振器1013に回り込む高調波を除去する。
The
トラップフィルタ108、109が高調波を減衰させるので、電圧制御発振器1013における位相エラーが抑制される。
Since the trap filters 108 and 109 attenuate the harmonics, the phase error in the voltage controlled
なお、本実施形態では、トラップフィルタを挿入しているが、RFラインやコントロールラインを介して、パワーアンプ20から電力制御発振器1013へ出力される電気信号を絶縁または低減させる素子であれば、トラップフィルタ以外の素子を挿入してもよい。
In this embodiment, a trap filter is inserted. However, any element that can insulate or reduce an electric signal output from the
また、トラップフィルタ108、109は、減衰させる周波数を変更できるフィルタであってもよい。 The trap filters 108 and 109 may be filters that can change the frequency to be attenuated.
トラップフィルタは、RFライン、コントロールラインにトラップフィルタを挿入しているが、これらのライン以外であっても、高調波が通過しうるラインであれば、そのラインにトラップフィルタを挿入してもよい。例えば、アンプ106から電圧制御発振器1013へまでの、いずれかのラインや、接地端子や電源端子とPLL101を接続するライン(不図示)にトラップフィルタを挿入してもよい。
Although the trap filter is inserted in the RF line and the control line, the trap filter may be inserted in any line other than these lines as long as the harmonic can pass therethrough. . For example, a trap filter may be inserted into any line from the
コントロールライン、RFラインのうち、いずれか一方を介して回り込む高調波の影響がそれほど大きくない場合、そのラインには、トラップフィルタを設けない構成としてもよい。 In the case where the influence of higher harmonic waves that circulate through one of the control line and the RF line is not so great, the line may be configured without a trap filter.
本実施形態では、トラップフィルタ(TF)108が本発明の無線信号線用トラップフィルタに相当し、トラップフィルタ(TF)109が本発明の制御線用トラップフィルタに相当する、
以上説明したように、本実施形態によれば、無線信号線用トラップフィルタ、制御線用トラップフィルタが、電力増幅器からの高調波を除去するので、位相エラーが抑制される。
In this embodiment, the trap filter (TF) 108 corresponds to the radio signal line trap filter of the present invention, and the trap filter (TF) 109 corresponds to the control line trap filter of the present invention.
As described above, according to the present embodiment, since the radio signal line trap filter and the control line trap filter remove harmonics from the power amplifier, the phase error is suppressed.
無線信号線用トラップフィルタ、制御線用トラップフィルタの減衰周波数を可変とすれば、動作帯域に応じて位相エラーの低下が最小限となるようなチューニングが可能となる。
(第3の実施形態)
本発明を実施するための第3の実施形態について図5を参照して詳細に説明する。同図は、本実施形態のRFIC1cの一構成例を示すブロック図である。
If the attenuation frequency of the trap filter for the radio signal line and the trap filter for the control line is made variable, tuning can be performed so that the decrease in the phase error is minimized according to the operating band.
(Third embodiment)
A third embodiment for carrying out the present invention will be described in detail with reference to FIG. This figure is a block diagram showing a configuration example of the
RFIC1cは、ローパスフィルター30、40の代わりに、送信部10においてレジスタ110を設けた以外は、第1の実施形態のRFIC1と同様の構成である。
The
レジスタ110には、電圧制御発振器1013の発振周波数と、分周器1014の分周数との設定値が格納されている。これらの設定値の組合わせは、動作帯域に応じて、搬送波の周波数を通信に用いる周波数に維持しつつ、電圧制御発振器1013が高周波の周波数を避ける周波数で発振するように、変更される。
The
例えば、帯域Aでは搬送波周波数fcの2倍の周波数の高調波で、帯域Bではfcの4倍の周波数の高調波が原因で位相エラー劣化が発生しているとする。 For example, in harmonics of twice the frequency of the band A in the carrier frequency f c, harmonics of 4 times the frequency of the band B in the f c is a phase error degradation due occurs.
この場合、帯域Aでは、レジスタ110に、fcの4倍の発振周波数が設定され、変更前の分周比に対し、1/4倍の分周数が設定される。帯域Bでは、fcの2倍の発振周波数が設定され、変更前の分周比に対し、1/2倍の分周数が設定される。
In this case, the band A, the
電圧制御発振器1013は、レジスタ110で設定された周波数で発振する。例えば、電圧制御発振器1013は、電圧―周波数特性を変更することで、発振周波数を変更する。分周器1014は、レジスタ110で設定された分周数で発振周波数を分周する。
The voltage controlled
このように、発振周波数と分周数の組み合わせを帯域に応じて変更することにより、高調波成分の影響を小さくできる。 Thus, the influence of the harmonic component can be reduced by changing the combination of the oscillation frequency and the frequency division number according to the band.
本実施形態では、PLL101が本発明の位相同期回路に相当し、分周器1014が本発明の分周器に相当する。レジスタ110が、本発明のレジスタに相当する。レジスタ110に設定される周波数が、本発明の設定周波数に相当する。
In the present embodiment, the
以上説明したように、本実施形態によれば、レジスタに、高調波の周波数を避ける設定周波数と分周数とを設定しておくので、帯域に応じて設定値を変更することで、不要な高調波が大きく影響する周波数での電圧制御発振器の発振を避けることができる。このため、位相エラーが低減する。 As described above, according to the present embodiment, since the set frequency and the frequency division number that avoid the harmonic frequency are set in the register, it is unnecessary by changing the set value according to the band. It is possible to avoid oscillation of the voltage controlled oscillator at a frequency at which harmonics greatly influence. For this reason, the phase error is reduced.
1、1a、1b、1c RFIC
10 送信部
20 パワーアンプ
30、40 ローパスフィルタ
50 アイソレータ
101 PLL
102 位相調整器
103、104 乗算器
105 加算器
106 アンプ
107 コントローラ
108、109 トラップフィルタ
110 レジスタ
1011 基準発振器
1012 比較器
1013 電圧制御発振器
1014 分周器
1, 1a, 1b, 1c RFIC
DESCRIPTION OF
102
Claims (14)
前記無線周波数回路からの前記無線周波数信号を増幅する電力増幅器と、
前記電力増幅器から前記送信部に回り込む、少なくとも前記発振周波数の同じ周波数の高調波成分を低減する低減手段と、
を有する無線周波数集積回路。 A voltage-controlled oscillator that generates an oscillation frequency signal having an oscillation frequency corresponding to a given voltage, and a transmitter that generates a radio frequency signal obtained by dividing a signal wave on a carrier wave obtained by dividing the oscillation frequency signal; ,
A power amplifier for amplifying the radio frequency signal from the radio frequency circuit;
Reduction means for reducing harmonic components of at least the same oscillation frequency that wraps around from the power amplifier to the transmission unit;
A radio frequency integrated circuit.
前記レジスタに設定された前記分周比で、前記電圧制御発振器により生成された発振周波数信号を分周する分周器と、
を更に有し、
前記電圧制御発振器は、前記レジスタに設定された前記発振周波数を生成する、請求項12又は13に記載の無線周波数集積回路。 A register that sets the oscillation frequency and division ratio;
A frequency divider for frequency-dividing the oscillation frequency signal generated by the voltage controlled oscillator with the frequency division ratio set in the register;
Further comprising
The radio frequency integrated circuit according to claim 12 or 13, wherein the voltage controlled oscillator generates the oscillation frequency set in the register.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105263A JP2010258684A (en) | 2009-04-23 | 2009-04-23 | Radio frequency integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105263A JP2010258684A (en) | 2009-04-23 | 2009-04-23 | Radio frequency integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010258684A true JP2010258684A (en) | 2010-11-11 |
Family
ID=43319120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009105263A Pending JP2010258684A (en) | 2009-04-23 | 2009-04-23 | Radio frequency integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010258684A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013065846A1 (en) * | 2011-11-04 | 2013-05-10 | ヤマハ株式会社 | Self-oscillating class-d amplifier and self-oscillating frequency control method for self-oscillating class-d amplifier |
JP2014131117A (en) * | 2012-12-28 | 2014-07-10 | Yamaha Corp | Self-oscillating class d amplifier |
-
2009
- 2009-04-23 JP JP2009105263A patent/JP2010258684A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013065846A1 (en) * | 2011-11-04 | 2013-05-10 | ヤマハ株式会社 | Self-oscillating class-d amplifier and self-oscillating frequency control method for self-oscillating class-d amplifier |
US9379679B2 (en) | 2011-11-04 | 2016-06-28 | Yamaha Corporation | Self-oscillating class-D amplifier and self-oscillating frequency control method for self-oscillating class-D amplifier |
JP2014131117A (en) * | 2012-12-28 | 2014-07-10 | Yamaha Corp | Self-oscillating class d amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5869043B2 (en) | Frequency synthesizer with multiple tuning loops | |
KR100861669B1 (en) | Frequency modulator using a waveform generator | |
US7109816B2 (en) | Dual port modulator comprising a frequency synthesiser | |
US8154329B2 (en) | Device and method for phase compensation | |
US7949072B2 (en) | Local oscillator with injection pulling suppression and spurious products filtering | |
JP2010004453A (en) | High frequency power amplifier and high frequency power output device with high frequency power amplifier | |
US6868261B2 (en) | Transmitter method, apparatus, and frequency plan for minimizing spurious energy | |
JP2010258684A (en) | Radio frequency integrated circuit | |
CA2772351C (en) | Electronic device with vco pulling compensation circuit for an input baseband signal and associated methods | |
JP2010050780A (en) | Radio communication terminal and method of controlling radio communication | |
JP4412165B2 (en) | Broadcast signal receiving apparatus and broadcast signal receiving method | |
CN111835290B (en) | Power amplification system suitable for Bluetooth device and related power amplification method | |
TW202038564A (en) | Power amplifying system and associated power amplifying method applicable to bluetooth device | |
TWI650948B (en) | Frequency synthesis using a phase locked loop | |
JP4348225B2 (en) | PLL frequency synthesizer | |
JP2007134833A (en) | Pll frequency synthesizer | |
JP3801493B2 (en) | Transceiver using local oscillator | |
KR20130036714A (en) | Apparatus generating subcarrier for transmission between ultra-high frequency channels and method generating of the same | |
JP4919011B2 (en) | Modulation circuit | |
JP2002208979A (en) | Control method and radio using it | |
JP4698711B2 (en) | Synthesizer device and portable communication terminal provided with the same | |
JP2005051369A (en) | Synthesizer device and mobile communication terminal equipped with same | |
JP3883743B2 (en) | Wireless device | |
JPH1117537A (en) | Pll frequency synthesizer | |
JP2006013733A (en) | Voltage controlled oscillator |