JP2010256547A - Liquid crystal display device - Google Patents
Liquid crystal display device Download PDFInfo
- Publication number
- JP2010256547A JP2010256547A JP2009105235A JP2009105235A JP2010256547A JP 2010256547 A JP2010256547 A JP 2010256547A JP 2009105235 A JP2009105235 A JP 2009105235A JP 2009105235 A JP2009105235 A JP 2009105235A JP 2010256547 A JP2010256547 A JP 2010256547A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- liquid crystal
- slit
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
この発明は、液晶表示装置に係り、たとえば、液晶表示装置を構成する一方の基板が絶縁層を介して対向する一対の電極を備えた構造の液晶表示装置に関する。 The present invention relates to a liquid crystal display device, for example, to a liquid crystal display device having a structure in which one substrate constituting the liquid crystal display device includes a pair of electrodes facing each other through an insulating layer.
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。このような液晶表示装置は、一対の基板間に液晶層を保持した構成であり、画素電極とコモン電極との間の電界によって液晶層を通過する光に対する変調率を制御し、画像を表示するものである。 In recent years, flat display devices have been actively developed, and among them, liquid crystal display devices have been applied to various fields by taking advantage of features such as light weight, thinness, and low power consumption. Such a liquid crystal display device has a configuration in which a liquid crystal layer is held between a pair of substrates, and displays an image by controlling a modulation rate for light passing through the liquid crystal layer by an electric field between a pixel electrode and a common electrode. Is.
近年では、このような液晶表示装置において、広視野角化の観点から、横電界(フリンジ電界も含む)を利用した構造が特に注目されている。例えば、In−Plane Switching(IPS)モードや、Fringe Field Switching(FFS)モードなどの横電界モードの液晶表示装置は、アレイ基板に形成された画素電極とコモン電極とを備え、アレイ基板の主面に対してほぼ平行な横電界を形成して液晶分子をスイッチングする。 In recent years, in such a liquid crystal display device, a structure using a lateral electric field (including a fringe electric field) has attracted particular attention from the viewpoint of wide viewing angle. For example, a horizontal electric field mode liquid crystal display device such as an In-Plane Switching (IPS) mode or a Ringe Field Switching (FFS) mode includes a pixel electrode and a common electrode formed on an array substrate. The liquid crystal molecules are switched by forming a transverse electric field substantially parallel to the liquid crystal.
例えば、特許文献1によれば、基板の一方の表面全面に形成された導電膜と、導電膜の上に形成された絶縁膜の上に複数の溝を有する画素電極と、を有する液晶表示装置が開示されている。特に、この特許文献1においては、溝がスリット状であり互いに平行に形成され、また、溝の向きはソース線に対して斜めであるが、画素の上半分に位置する溝と画素の下半分に位置する溝とで向きが互いに異なることが開示されている。このようなマルチドメイン構造にすることによって、視野角の向上を図っている。 For example, according to Patent Document 1, a liquid crystal display device having a conductive film formed on the entire surface of one surface of a substrate and a pixel electrode having a plurality of grooves on an insulating film formed on the conductive film. Is disclosed. In particular, in Patent Document 1, the grooves are slit-like and formed in parallel to each other, and the direction of the grooves is oblique to the source line, but the grooves located in the upper half of the pixel and the lower half of the pixel It is disclosed that the direction of the groove is different from each other. By adopting such a multi-domain structure, the viewing angle is improved.
このようなマルチドメイン構造を形成した場合、画素の中央部では液晶分子の配向ベクトルが不連続となり、表示に寄与しないディスクリネーションが発生する。例えば、白表示の際に、ディスクリネーションが発生した領域は黒表示となり、透過率あるいは輝度の低下として認識される(つまり、黒ムラの発生)。また、白表示の際に液晶表示装置の画面に外部から押圧するような応力が加わると、ディスクリネーションが移動し、他の領域で成長し、さらに安定化することにより、黒ムラが拡大するおそれもある。 When such a multi-domain structure is formed, the alignment vector of liquid crystal molecules becomes discontinuous at the center of the pixel, and disclination that does not contribute to display occurs. For example, in white display, an area where disclination has occurred is displayed in black and is recognized as a decrease in transmittance or luminance (that is, black unevenness occurs). In addition, when stress is applied to the screen of the liquid crystal display device from the outside during white display, the disclination moves, grows in other areas, and further stabilizes, thereby increasing black unevenness. There is also a fear.
そこで、上述したような横電界方式において、ディスクリネーションの発生を抑制し、表示品位を改善することが要求されている。 Therefore, in the horizontal electric field method as described above, it is required to suppress the occurrence of disclination and improve the display quality.
この発明の目的は、ディスクリネーションの発生を抑制し、表示品位を改善することが可能な液晶表示装置を提供することにある。 An object of the present invention is to provide a liquid crystal display device capable of suppressing the occurrence of disclination and improving display quality.
この発明の第1の態様によれば、
a)絶縁基板と、b)前記絶縁基板の一主面側に配置された第1電極と、c)前記第1電極を覆う絶縁膜と、d)前記絶縁膜の上に配置され前記第1電極と向かい合うとともに、第1方向に延びた直線部を有し、この直線部を挟んで第1方向とは異なる第2方向に延びた第1スリット及び第1方向及び第2方向とは異なる第3方向に延びた第2スリットが形成された第2電極と、を備えた第1基板と、
前記第1基板の前記第2電極に向かい合う第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置が提供される。
According to the first aspect of the present invention,
a) an insulating substrate; b) a first electrode disposed on one main surface side of the insulating substrate; c) an insulating film covering the first electrode; d) a first electrode disposed on the insulating film. The first slit which faces the electrode and extends in the first direction and extends in a second direction different from the first direction across the straight portion and the first slit different from the first direction and the second direction. A first substrate provided with a second electrode formed with a second slit extending in three directions;
A second substrate facing the second electrode of the first substrate;
A liquid crystal layer held between the first substrate and the second substrate;
A liquid crystal display device is provided.
この発明の第2の態様によれば、
a)絶縁基板と、b)前記絶縁基板の一主面側に配置され第1方向に延びた直線状の切欠部が形成された第1電極と、c)前記第1電極を覆う絶縁膜と、d)前記絶縁膜の上に配置され前記第1電極と向かい合うとともに、第1方向とは異なる第2方向に延びた第1スリット及び第1方向及び第2方向とは異なる第3方向に延びた第2スリットが形成され、前記第1スリットと前記第2スリットとが前記第1電極の前記切欠部の直上で繋がった第2電極と、を備えた第1基板と、
前記第1基板の前記第2電極に向かい合う第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置が提供される。
According to a second aspect of the invention,
a) an insulating substrate; b) a first electrode disposed on one main surface side of the insulating substrate and formed with a linear notch extending in the first direction; and c) an insulating film covering the first electrode. D) A first slit disposed on the insulating film and facing the first electrode and extending in a second direction different from the first direction and extending in a third direction different from the first direction and the second direction. A first substrate comprising: a second electrode, wherein the second slit is formed, and the first slit and the second slit are connected immediately above the notch portion of the first electrode;
A second substrate facing the second electrode of the first substrate;
A liquid crystal layer held between the first substrate and the second substrate;
A liquid crystal display device is provided.
この発明の第3の態様によれば、
a)絶縁基板と、b)前記絶縁基板の一主面側に配置された第1電極と、c)前記第1電極を覆う絶縁膜と、d)前記絶縁膜の上に配置され前記第1電極と向かい合うとともに、互いに異なる方向に延びた第1スリットと第2スリットとが繋がってV字型スリットを形成し、V字型スリットが第1方向に並んで形成され、各V字型スリットの角部に向かって突出した略三角形状の突起が第1方向に並んで形成された第2電極と、を備えた第1基板と、
前記第1基板の前記第2電極に向かい合う第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置が提供される。
According to a third aspect of the invention,
a) an insulating substrate; b) a first electrode disposed on one main surface side of the insulating substrate; c) an insulating film covering the first electrode; d) a first electrode disposed on the insulating film. The first slit and the second slit that face each other and extend in different directions are connected to form a V-shaped slit, and the V-shaped slit is formed side by side in the first direction. A first substrate comprising: a second electrode in which substantially triangular protrusions protruding toward the corners are formed side by side in the first direction;
A second substrate facing the second electrode of the first substrate;
A liquid crystal layer held between the first substrate and the second substrate;
A liquid crystal display device is provided.
この発明によれば、ディスクリネーションの発生を抑制し、表示品位を改善することが可能な液晶表示装置を提供することができる。 According to the present invention, it is possible to provide a liquid crystal display device capable of suppressing the occurrence of disclination and improving the display quality.
以下、本発明の実施の形態について、図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
ここでは、液晶表示装置の一例として、一方の基板に第1電極及び第2電極を備え、これらの第1電極と第2電極との間に形成される横電界(すなわち、基板の主面にほぼ平行な電界)を主に利用して液晶分子をスイッチングする液晶モードとして、FFSモードの液晶表示装置を例に説明する。 Here, as an example of a liquid crystal display device, one substrate is provided with a first electrode and a second electrode, and a lateral electric field formed between these first electrode and second electrode (that is, on the main surface of the substrate). As an example of a liquid crystal mode for switching liquid crystal molecules mainly using a substantially parallel electric field), an FFS mode liquid crystal display device will be described.
図1は、本実施形態に係る液晶表示装置の構成を概略的に示す図である。すなわち、この液晶表示装置は、アクティブマトリクスタイプの液晶表示装置であって、液晶表示パネルLPNを備えている。この液晶表示パネルLPNは、例えば第1基板としてアレイ基板ARと、アレイ基板ARに対向して配置された第2基板としての対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えて構成されている。このような液晶表示パネルLPNは、画像を表示する表示エリアであるアクティブエリアDSPを備えている。このアクティブエリアDSPは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている(但し、m及びnは正の整数である)。 FIG. 1 is a diagram schematically showing a configuration of a liquid crystal display device according to the present embodiment. That is, this liquid crystal display device is an active matrix type liquid crystal display device and includes a liquid crystal display panel LPN. The liquid crystal display panel LPN includes, for example, an array substrate AR as a first substrate, a counter substrate CT as a second substrate disposed to face the array substrate AR, and between the array substrate AR and the counter substrate CT. And a held liquid crystal layer LQ. Such a liquid crystal display panel LPN includes an active area DSP which is a display area for displaying an image. This active area DSP is composed of a plurality of pixels PX arranged in an m × n matrix (where m and n are positive integers).
アレイ基板ARは、アクティブエリアDSPにおいて、第1方向あるいは行方向Hに沿ってそれぞれ延出したn本のゲート線Y(Y1〜Yn)、各ゲート線Yと交差するように第2方向あるいは列方向Vに沿ってそれぞれ延出したm本のソース線X(X1〜Xm)、各画素PXにおいてゲート線Yとソース線Xとの交差部を含む領域に配置されたm×n個のスイッチング素子W、コモン電位の第1電極(すなわち、コモン電極)E1、各画素PXに配置され第1電極E1と絶縁膜を介して対向するm×n個の第2電極(すなわち、画素電極)E2などを備えている。 In the active area DSP, the array substrate AR has n gate lines Y (Y1 to Yn) extending in the first direction or the row direction H, and the second direction or column so as to intersect the gate lines Y. M × n switching elements arranged in a region including an intersection of the gate line Y and the source line X in each pixel PX, m source lines X (X1 to Xm) extending along the direction V W, first electrode (that is, common electrode) E1 having a common potential, m × n second electrodes (that is, pixel electrodes) E2 that are disposed in each pixel PX and face the first electrode E1 via an insulating film, etc. It has.
スイッチング素子Wは、例えば、薄膜トランジスタ(TFT)によって構成されている。スイッチング素子Wのゲート電極WGは、ゲート線Yに電気的に接続されている。あるいは、このゲート電極WGは、ゲート線Yと一体的に形成されている。スイッチング素子Wのソース電極WSは、ソース線Xに電気的に接続されている。あるいは、このソース電極WSは、ソース線Xと一体的に形成されている。スイッチング素子Wのドレイン電極WDは、第2電極E2に電気的に接続されている。 The switching element W is configured by, for example, a thin film transistor (TFT). The gate electrode WG of the switching element W is electrically connected to the gate line Y. Alternatively, the gate electrode WG is formed integrally with the gate line Y. The source electrode WS of the switching element W is electrically connected to the source line X. Alternatively, the source electrode WS is formed integrally with the source line X. The drain electrode WD of the switching element W is electrically connected to the second electrode E2.
各ゲート線Yは、アクティブエリアDSPの外側に引き出され、コントローラCNTによって制御されるゲートドライバYDに接続されている。各ソース線Xは、アクティブエリアDSPの外側に引き出され、コントローラCNTによって制御されるソースドライバXDに接続されている。 Each gate line Y is drawn outside the active area DSP and connected to a gate driver YD controlled by the controller CNT. Each source line X is drawn outside the active area DSP and connected to a source driver XD controlled by the controller CNT.
第1電極E1は、アクティブエリアDSPの略全体に亘って延在している。この第1電極E1は、コントローラCNTなどから供給されたコモン電位のコモン配線COMに電気的に接続されている。 The first electrode E1 extends over substantially the entire active area DSP. The first electrode E1 is electrically connected to a common wiring COM having a common potential supplied from a controller CNT or the like.
ゲートドライバYDは、コントローラCNTによる制御に基づいてn本のゲート線Yに順次走査信号(駆動信号)を供給する。また、ソースドライバXDは、コントローラCNTによる制御に基づいて各行のスイッチング素子Wが走査信号によってオンするタイミングでm本のソース線Xにそれぞれ映像信号(駆動信号)を供給する。各行の第2電極E2は、第1電極E1の電位に対して、対応するスイッチング素子Wを介して供給される映像信号に応じた画素電位にそれぞれ設定される。 The gate driver YD sequentially supplies scanning signals (drive signals) to the n gate lines Y based on control by the controller CNT. Further, the source driver XD supplies video signals (drive signals) to the m source lines X at the timing when the switching elements W in each row are turned on by the scanning signal based on the control by the controller CNT. The second electrode E2 in each row is set to a pixel potential corresponding to the video signal supplied via the corresponding switching element W with respect to the potential of the first electrode E1.
液晶表示パネルLPNの構造について、以下により詳細に説明する。 The structure of the liquid crystal display panel LPN will be described in detail below.
図2は、図1に示した液晶表示パネルLPNの概略断面図である。 FIG. 2 is a schematic cross-sectional view of the liquid crystal display panel LPN shown in FIG.
すなわち、アレイ基板ARは、ガラス板などの光透過性を有する絶縁基板20を用いて形成されている。このアレイ基板ARにおいて、スイッチング素子Wのゲート電極WGは、絶縁基板20の一主面(すなわち、液晶層LQに向かい合う面)の上に配置されている。このゲート電極WGは、絶縁基板20の上に配置されたゲート線Yと一体的に形成されている。また、コモン配線COMも同様に、絶縁基板20の上に配置されている。このようなゲート線Y、ゲート電極WG、及び、コモン配線COMは、同一材料により同一工程で形成可能であり、例えばモリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。
That is, the array substrate AR is formed by using an insulating
ゲート線Y、ゲート電極WG、及び、コモン配線COMは、第1絶縁膜22によって覆われている。また、この第1絶縁膜22は、絶縁基板20の上にも配置されている。このような第1絶縁膜22は、例えば窒化シリコン(SiN)などの無機系材料によって形成されている。
The gate line Y, the gate electrode WG, and the common wiring COM are covered with the first insulating
半導体層SCは、第1絶縁膜22の上に配置され、ゲート電極WGの直上に位置している。つまり、半導体層SCは、ゲート線Yやゲート電極WGよりも上層に配置されている。この半導体層SCは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではアモルファスシリコンによって形成され、ボトムゲート型のトランジスタを構成している。
The semiconductor layer SC is disposed on the first insulating
スイッチング素子Wのソース電極WSは、第1絶縁膜22の上に配置されている。このソース電極WSは、第1絶縁膜22の上に配置されたソース線Xと一体的に形成されている。また、スイッチング素子Wのドレイン電極WDは、第1絶縁膜22の上に配置されている。つまり、これらのソース線X、ソース電極WS及びドレイン電極WDは、半導体層SCと同一層に配置され、かつ、ゲート線Yやゲート電極WGよりも上層に配置されている。
The source electrode WS of the switching element W is disposed on the first insulating
ソース電極WS及びドレイン電極WDは、それぞれ半導体層SCにコンタクトしている。これらのソース線X、ソース電極WS及びドレイン電極WDは、同一材料により同一工程で形成可能であり、例えばモリブデン、アルミニウム、タングステン、チタンなどの導電材料によって形成されている。 The source electrode WS and the drain electrode WD are in contact with the semiconductor layer SC, respectively. The source line X, the source electrode WS, and the drain electrode WD can be formed of the same material and in the same process, and are formed of a conductive material such as molybdenum, aluminum, tungsten, or titanium.
これらのソース線X、ソース電極WS及びドレイン電極WDは、第2絶縁膜24によって覆われている。また、この第2絶縁膜24は、第1絶縁膜22の上にも配置されている。このような第2絶縁膜24は、例えば窒化シリコン(SiN)などの無機系材料や、樹脂層などの有機系材料によって形成されている。
These source line X, source electrode WS, and drain electrode WD are covered with a second insulating
第1電極E1は、第2絶縁膜24の上に配置されている。この第1電極E1は、第1絶縁膜22及び第2絶縁膜24を貫通するコンタクトホールCH1を通じてコモン配線COMに電気的に接続されている。つまり、第1電極E1の電位は、コモン電位となっている。また、この第1電極E1には、スイッチング素子Wと第2電極E2との導通を確保するための開口部APが形成されている。このような第1電極E1は、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの光透過性を有する導電材料によって形成されている。
The first electrode E1 is disposed on the second insulating
この第1電極E1は、第3絶縁膜26によって覆われている。また、この第3絶縁膜26は、開口部APによって露出した第2絶縁膜24の上にも配置されている。このような第3絶縁膜26は、例えば窒化シリコン(SiN)などの無機系材料や、樹脂層などの有機系材料によって形成されている。
The first electrode E1 is covered with a third insulating
第2電極E2は、第3絶縁膜26の上に配置されている。つまり、この第2電極E2は、第1電極E1などよりも上層に配置されている。この第2電極E2は、各画素PXにおいて、第3絶縁膜26を挟んで第1電極E1と向かい合っている。つまり、第3絶縁膜26は、第1電極E1と第2電極E2との間に介在する層間絶縁膜として機能する。
The second electrode E <b> 2 is disposed on the third insulating
このような第2電極E2は、第1電極E1に形成された開口部APに対応する位置において、第2絶縁膜24及び第3絶縁膜26を貫通するコンタクトホールCH2を通じてドレイン電極WDに電気的に接続されている。この第2電極E2は、第1電極E1と同様に、例えばITOやIZOなどの光透過性を有する導電材料によって形成されている。また、この第2電極E2には、第1電極E1と向かい合うスリットSLが形成されている。
The second electrode E2 is electrically connected to the drain electrode WD through a contact hole CH2 penetrating the second insulating
このような構成のアレイ基板ARの液晶層LQに接する面は、配向膜AL1によって覆われている。 The surface in contact with the liquid crystal layer LQ of the array substrate AR having such a configuration is covered with the alignment film AL1.
一方、対向基板CTは、ガラス板などの光透過性を有する絶縁基板30を用いて形成されている。対向基板CTは、絶縁基板30の一主面(すなわち液晶層LQに向かい合う面)の上に、各画素PXを区画するブラックマトリクスBMを備えている。
On the other hand, the counter substrate CT is formed using an insulating
ブラックマトリクスBMは、絶縁基板30の上において、アレイ基板ARに設けられたゲート線Yやソース線X、さらにはスイッチング素子Wなどの配線部に向かい合い、格子状に形成されている。このブラックマトリクスBMは、例えば黒色に着色された樹脂材料やクロム(Cr)などの遮光性の金属材料によって形成されている。
The black matrix BM is formed in a lattice shape on the insulating
特に、カラー表示タイプの液晶表示装置においては、対向基板CTは、ブラックマトリクスBMによって囲まれた領域にカラーフィルタ層CFを備えている。カラーフィルタ層CFは、絶縁基板30の上に配置され、その一部はブラックマトリクスBMの上に配置されている。このようなカラーフィルタ層CFは、互いに異なる複数の色、例えば赤色、青色、緑色といった3原色にそれぞれ着色された着色樹脂によって形成されている。赤色着色樹脂、青色着色樹脂、及び緑色着色樹脂は、それぞれ赤色画素、青色画素、及び緑色画素に対応して配置されている。
In particular, in a color display type liquid crystal display device, the counter substrate CT includes a color filter layer CF in a region surrounded by the black matrix BM. The color filter layer CF is disposed on the insulating
上述したような横電界を利用した液晶モードにおいては、対向基板CTの液晶層LQに接する面が平坦であることが望ましく、対向基板CTは、さらに、カラーフィルタ層CFの液晶層LQと向かい合う側の表面の凹凸を平坦化するように比較的厚い膜厚で配置されたオーバーコート層などを備えていることが望ましい。 In the liquid crystal mode using the lateral electric field as described above, it is desirable that the surface of the counter substrate CT that is in contact with the liquid crystal layer LQ is flat. It is desirable to provide an overcoat layer or the like that is disposed with a relatively thick film thickness so as to flatten the unevenness of the surface.
対向基板CTの液晶層LQに接する面は、配向膜AL2によって覆われている。配向膜AL1及びAL2は、例えばポリイミド(PI)によって形成されている。 The surface in contact with the liquid crystal layer LQ of the counter substrate CT is covered with the alignment film AL2. The alignment films AL1 and AL2 are made of, for example, polyimide (PI).
上述したようなアレイ基板ARと対向基板CTとは、それぞれの配向膜AL1及び配向膜AL2が対向するように配置されている。このとき、アレイ基板ARと対向基板CTとの間には、図示しないスペーサ(例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ)が配置され、これにより、所定のギャップが形成される。アレイ基板ARと対向基板CTとは、所定のギャップが形成された状態で図示しないシール材によって貼り合わせられている。 The array substrate AR and the counter substrate CT as described above are arranged so that the alignment films AL1 and AL2 face each other. At this time, a spacer (not shown) (for example, a columnar spacer integrally formed on one substrate with a resin material) is disposed between the array substrate AR and the counter substrate CT, thereby forming a predetermined gap. Is done. The array substrate AR and the counter substrate CT are bonded together by a sealing material (not shown) in a state where a predetermined gap is formed.
液晶層LQは、これらのアレイ基板ARの配向膜AL1と対向基板CTの配向膜AL2との間に形成されたギャップに封入された液晶分子LMを含む液晶組成物によって構成されている。 The liquid crystal layer LQ is composed of a liquid crystal composition including liquid crystal molecules LM sealed in a gap formed between the alignment film AL1 of the array substrate AR and the alignment film AL2 of the counter substrate CT.
配向膜AL1及び配向膜AL2は、液晶層LQに含まれる液晶分子LMの配向を規制するようにラビング処理されている。つまり、液晶分子LMの各々は、配向膜AL1及び配向膜AL2による規制力によって配向されている。配向膜AL1及び配向膜AL2のラビング方向は、例えば第2電極E2に形成されたスリットSLの長軸と非平行且つ非直角である。 The alignment film AL1 and the alignment film AL2 are rubbed so as to regulate the alignment of the liquid crystal molecules LM contained in the liquid crystal layer LQ. That is, each of the liquid crystal molecules LM is aligned by the regulation force by the alignment film AL1 and the alignment film AL2. The rubbing directions of the alignment film AL1 and the alignment film AL2 are non-parallel and non-perpendicular to the major axis of the slit SL formed in the second electrode E2, for example.
透過型の液晶表示パネルLPNを備えた液晶表示装置は、さらに、液晶表示パネルLPNのアレイ基板ARの側に配置された照明ユニットすなわちバックライトユニットBLを備えている。このバックライトユニットBLは、アレイ基板ARの側から液晶表示パネルLPNを照明する。このようなバックライトとしては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したものや冷陰極管(CCFL)を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。 The liquid crystal display device including the transmissive liquid crystal display panel LPN further includes an illumination unit, that is, a backlight unit BL disposed on the array substrate AR side of the liquid crystal display panel LPN. The backlight unit BL illuminates the liquid crystal display panel LPN from the array substrate AR side. As such a backlight, various forms are applicable, and any of those using a light emitting diode (LED) or a cold cathode tube (CCFL) as a light source can be applied. A description of the detailed structure is omitted.
この液晶表示装置は、液晶表示パネルLPNの一方の外面(すなわち、アレイ基板ARの液晶層LQと接触する面とは反対の面)に設けられた光学素子OD1を備え、また、液晶表示パネルLPNの他方の外面(すなわち、対向基板CTの液晶層LQと接触する面と反対の面)に設けられた光学素子OD2を備えている。つまり、光学素子OD1は絶縁基板20に貼付され、また、光学素子OD2は絶縁基板30に貼付されている。
This liquid crystal display device includes an optical element OD1 provided on one outer surface of the liquid crystal display panel LPN (that is, the surface opposite to the surface in contact with the liquid crystal layer LQ of the array substrate AR), and the liquid crystal display panel LPN. The optical element OD2 is provided on the other outer surface (that is, the surface opposite to the surface in contact with the liquid crystal layer LQ of the counter substrate CT). That is, the optical element OD1 is attached to the insulating
これらの光学素子OD1及びOD2は、それぞれ偏光板を含み、例えば、第1電極E1と第2電極E2との間に電位差が形成されていない(つまり、第1電極E1と第2電極E2との間に電界が形成されていない)無電界時において、液晶表示パネルLPNの透過率が最低となる(つまり、黒色画面を表示する)ノーマリーブラックモードを実現している。 Each of these optical elements OD1 and OD2 includes a polarizing plate, for example, no potential difference is formed between the first electrode E1 and the second electrode E2 (that is, the first electrode E1 and the second electrode E2 A normally black mode is realized in which the transmittance of the liquid crystal display panel LPN is lowest (that is, a black screen is displayed) when there is no electric field between which no electric field is formed.
すなわち、このような液晶表示装置においては、無電界時には、液晶分子LMは、その長軸Dが配向膜AL1及び配向膜AL2のラビング方向と平行な方位を向くように配向されている。このような状態では、バックライトユニットBLからのバックライト光は、光学素子OD1を透過した後、液晶表示パネルLPNを透過し、光学素子OD2に吸収される(黒色画面表示)。 That is, in such a liquid crystal display device, when no electric field is applied, the liquid crystal molecules LM are aligned such that the major axis D is oriented in a direction parallel to the rubbing direction of the alignment films AL1 and AL2. In such a state, the backlight light from the backlight unit BL passes through the optical element OD1, passes through the liquid crystal display panel LPN, and is absorbed by the optical element OD2 (black screen display).
第1電極E1と第2電極E2との間に電位差が形成された場合(つまり、第2電極E2にコモン電位とは異なる電位の電圧が印加された電圧印加時)には、第1電極E1と第2電極E2との間に横電界(フリンジ電界)が形成される。この横電界は、主としてスリットSLを介してスリットSLの長軸に対して直交する方位に形成される。 When a potential difference is formed between the first electrode E1 and the second electrode E2 (that is, when a voltage having a potential different from the common potential is applied to the second electrode E2), the first electrode E1 A lateral electric field (fringe electric field) is formed between the first electrode E2 and the second electrode E2. This transverse electric field is formed mainly in the direction perpendicular to the major axis of the slit SL via the slit SL.
このとき、液晶分子LMの配向状態は、例えば液晶分子LMの長軸Dがラビング方向から横電界に平行な方向を向くように変化する。このように、液晶分子LMの長軸Dの方位がラビング方向から変化すると、液晶層LQを透過する光に対する変調率が変化する。このため、バックライトユニットBLから出射され液晶表示パネルLPNを透過したバックライト光の一部は、第2光学素子OD2を透過する(白色画面表示)。つまり、液晶表示パネルLPNの透過率は、電界の大きさに依存して変化する。横電界を利用した液晶モードでは、このようにして選択的にバックライト光を透過し、画像を表示する。 At this time, the alignment state of the liquid crystal molecules LM changes, for example, so that the major axis D of the liquid crystal molecules LM is directed from the rubbing direction to the direction parallel to the lateral electric field. As described above, when the orientation of the major axis D of the liquid crystal molecules LM changes from the rubbing direction, the modulation factor for the light transmitted through the liquid crystal layer LQ changes. Therefore, part of the backlight light emitted from the backlight unit BL and transmitted through the liquid crystal display panel LPN is transmitted through the second optical element OD2 (white screen display). That is, the transmittance of the liquid crystal display panel LPN changes depending on the magnitude of the electric field. In the liquid crystal mode using the horizontal electric field, the backlight is selectively transmitted in this way, and an image is displayed.
次に、上述した液晶表示パネルLPNに適用可能なアレイ基板ARの第1実施形態について説明する。 Next, a first embodiment of an array substrate AR applicable to the above-described liquid crystal display panel LPN will be described.
図3は、第1実施形態のアレイ基板ARにおける一画素PXの構造を対向基板CT側から見た概略平面図である。 FIG. 3 is a schematic plan view of the structure of one pixel PX in the array substrate AR of the first embodiment as viewed from the counter substrate CT side.
各ゲート線Yは、第1方向Hに沿って延在している。ゲート線Yは、スイッチング素子Wのゲート電極WGと一体的に形成されている。スイッチング素子Wの半導体層SCは、ゲート電極WGの直上に配置されている。また、コモン配線COMは、ゲート線Yと略平行に形成され、第1方向Hに沿って延在している。 Each gate line Y extends along the first direction H. The gate line Y is formed integrally with the gate electrode WG of the switching element W. The semiconductor layer SC of the switching element W is disposed immediately above the gate electrode WG. The common wiring COM is formed substantially parallel to the gate line Y and extends along the first direction H.
各ソース線Xは、第2電極E2に隣接する位置において、V字型に屈曲している。すなわち、ソース線Xは、第1方向Hとは異なる第2方向D2及び第3方向D3に沿って延在した屈曲部XBを有している。また、各ソース線Xは、屈曲部XBを挟んで第1方向Hに直交する第4方向Vに沿って延在し、各ゲート線Yと交差している。 Each source line X is bent in a V shape at a position adjacent to the second electrode E2. That is, the source line X has a bent portion XB extending along the second direction D2 and the third direction D3 different from the first direction H. Each source line X extends along a fourth direction V orthogonal to the first direction H across the bent portion XB, and intersects each gate line Y.
第2方向D2及び第3方向D3は、ともに第1方向H及び第4方向Vとは異なる方向であり、第4方向Vに対して僅かに傾いた方向である。つまり、第2方向D2及び第3方向D3は、第4方向Vとのなす角度が45度より小さい角度であり0度より大きい方向であり、換言すると、第1方向Hとのなす角度が45度より大きな角度であり90度より小さい方向である。また、第2方向D2は、第3方向D3と第1方向Hについて線対称な方向でもある。つまり、第2方向D2及び第3方向D3は、第1方向Hとのなす角度、及び、第4方向Vとのなす角度のいずれも略同等である。しかしながら、これらの第2方向D2及び第3方向D3は、互いに向きが異なる。 The second direction D2 and the third direction D3 are both directions different from the first direction H and the fourth direction V, and are slightly inclined with respect to the fourth direction V. That is, the second direction D2 and the third direction D3 are angles smaller than 45 degrees and larger than 0 degrees with the fourth direction V. In other words, the angles formed with the first direction H are 45 degrees. The angle is larger than 90 degrees and smaller than 90 degrees. The second direction D2 is also a direction that is line-symmetric with respect to the third direction D3 and the first direction H. That is, the second direction D2 and the third direction D3 are substantially equal to each other in the angle formed with the first direction H and the angle formed with the fourth direction V. However, the directions of the second direction D2 and the third direction D3 are different from each other.
ソース線Xは、スイッチング素子Wのソース電極WSと一体的に形成されている。ソース電極WSは、ソース線Xから分岐し、半導体層SCにコンタクトしている。スイッチング素子Wのドレイン電極WDは、ソース電極WSから離間し、半導体層SCにコンタクトしている。 The source line X is formed integrally with the source electrode WS of the switching element W. The source electrode WS is branched from the source line X and is in contact with the semiconductor layer SC. The drain electrode WD of the switching element W is separated from the source electrode WS and is in contact with the semiconductor layer SC.
第1電極E1は、各画素PXを含む略全域にわたって延在している。また、この第1電極E1は、コモン配線COMと図示しないコンタクトホールを通じて電気的に接続されている。 The first electrode E1 extends over substantially the entire area including each pixel PX. The first electrode E1 is electrically connected to the common wiring COM through a contact hole (not shown).
第2電極E2は、各画素PXにおいて画素形状に対応した島状に形成されている。つまり、それぞれ屈曲部XBを有する2本のソース線Xの間に配置された第2電極E2は、屈曲した形状である。この第2電極E2は、第1電極E1よりも上層に配置され、また、第1電極E1と向かい合っている。この第2電極E2は、コンタクトホールCH2を通じてスイッチング素子Wのドレイン電極WDと電気的に接続されている。 The second electrode E2 is formed in an island shape corresponding to the pixel shape in each pixel PX. That is, the second electrode E2 disposed between the two source lines X each having the bent portion XB has a bent shape. The second electrode E2 is arranged in an upper layer than the first electrode E1, and faces the first electrode E1. The second electrode E2 is electrically connected to the drain electrode WD of the switching element W through the contact hole CH2.
また、この第2電極E2には、第1電極E1と向かい合うスリットSLが形成されている。第2電極E2のスリットSLは、第2方向D2に延びた第1スリットSL1及び第3方向D3に延びた第2スリットSL2を有している。 The second electrode E2 has a slit SL that faces the first electrode E1. The slit SL of the second electrode E2 has a first slit SL1 extending in the second direction D2 and a second slit SL2 extending in the third direction D3.
すなわち、第1スリットSL1は、図3において画素PXの略上半分に形成され、その長軸L1が第2方向D2と略平行に形成されている。第1スリットSL1は複数個形成され、第1スリットSL1のそれぞれは第1方向Hに並んで略平行に形成されている。また、各第1スリットSL1の両端は長軸L1に対して互いに反対側に傾き、各第1スリットSL1は略S字状に形成されている。長軸L1と、画素PXの略中央に描いた第1方向Hに平行な直線LNとのなす角度は、45度よりも大きな鋭角である。 That is, the first slit SL1 is formed in substantially the upper half of the pixel PX in FIG. 3, and the long axis L1 is formed substantially parallel to the second direction D2. A plurality of first slits SL1 are formed, and each of the first slits SL1 is formed in parallel in the first direction H. Further, both ends of each first slit SL1 are inclined opposite to each other with respect to the long axis L1, and each first slit SL1 is formed in a substantially S shape. The angle formed by the long axis L1 and the straight line LN parallel to the first direction H drawn at the approximate center of the pixel PX is an acute angle greater than 45 degrees.
第2スリットSL2は、図3において画素PXの略下半分に形成され、その長軸L2が第3方向D3と略平行に形成されている。第2スリットSL2は複数個形成され、第2スリットSL2のそれぞれは第1方向Hに並んで略平行に形成されている。この第2スリットSL2の個数は、第1スリットSL1と同数である。また、各第2スリットSL2の両端は長軸L2に対して互いに反対側に傾き、各第2スリットSL2は略S字状に形成されている。長軸L2と直線LNとのなす角度は、45度よりも大きな鋭角である。また、第1スリットSL1と第2スリットSL2とは、直線LNについて略線対称に形成されている。つまり、長軸L1と直線LNとのなす角度は、長軸L2と直線LNとのなす角度と略同一である。 The second slit SL2 is formed in substantially the lower half of the pixel PX in FIG. 3, and its long axis L2 is formed substantially parallel to the third direction D3. A plurality of second slits SL <b> 2 are formed, and each of the second slits SL <b> 2 is formed in parallel in the first direction H. The number of second slits SL2 is the same as the number of first slits SL1. Further, both ends of each second slit SL2 are inclined opposite to each other with respect to the long axis L2, and each second slit SL2 is formed in a substantially S shape. The angle formed by the major axis L2 and the straight line LN is an acute angle greater than 45 degrees. Further, the first slit SL1 and the second slit SL2 are formed substantially symmetrical with respect to the straight line LN. That is, the angle formed between the long axis L1 and the straight line LN is substantially the same as the angle formed between the long axis L2 and the straight line LN.
第2電極E2は、第1方向Hに延びた直線部ELを有している。この直線部ELは、画素PXの略中央に形成されている。第1スリットSL1及び第2スリットSL2は、各々直線部ELを挟んで形成されている。つまり、各スリットSLは、直線部ELにより第1スリットSL1と第2スリットSL2とに分断されている。 The second electrode E2 has a straight line portion EL extending in the first direction H. The straight line portion EL is formed at the approximate center of the pixel PX. The first slit SL1 and the second slit SL2 are each formed with the straight line portion EL interposed therebetween. That is, each slit SL is divided into the first slit SL1 and the second slit SL2 by the straight line portion EL.
このような形状の第2電極E2と第1電極E1との間に電位差が形成された場合には、第1電極E1と第2電極E2との間に、スリットSLを介して電界が形成される。このときに形成される電界は、第1スリットSL1及び第2スリットSL2を規定する第2電極E2のエッジに略直交する。第1スリットSL1を介して形成される電界EF1は、概ね一様である。また、第2スリットSL2を介して形成される電界EF2も概ね一様であるが、電界EF1とは非平行である。 When a potential difference is formed between the second electrode E2 and the first electrode E1 having such a shape, an electric field is formed between the first electrode E1 and the second electrode E2 via the slit SL. The The electric field formed at this time is substantially orthogonal to the edge of the second electrode E2 that defines the first slit SL1 and the second slit SL2. The electric field EF1 formed through the first slit SL1 is substantially uniform. Further, the electric field EF2 formed through the second slit SL2 is also substantially uniform, but is not parallel to the electric field EF1.
図4は、図3に示した第2電極E2の直線部EL付近での液晶分子の配向ベクトルを模式的に示す図である。 FIG. 4 is a diagram schematically showing an alignment vector of liquid crystal molecules in the vicinity of the straight line portion EL of the second electrode E2 shown in FIG.
配向ベクトルV1は、図3に示した第1スリットSL1を介して形成された電界EF1によって配向した液晶分子の向きを示している。また、配向ベクトルV2は、図3に示した第2スリットSL2を介して形成された電界EF2によって配向した液晶分子の向きを示している。直線部ELの近傍においては、配向ベクトルV1及び配向ベクトルV2は、異なる向きであるが、直線部ELを設けた領域が緩衝地帯となり、配向の不連続点をなくしている。 The alignment vector V1 indicates the direction of liquid crystal molecules aligned by the electric field EF1 formed through the first slit SL1 shown in FIG. An alignment vector V2 indicates the direction of liquid crystal molecules aligned by the electric field EF2 formed through the second slit SL2 shown in FIG. In the vicinity of the straight line portion EL, the orientation vector V1 and the orientation vector V2 are in different directions, but the region provided with the straight line portion EL serves as a buffer zone and eliminates the discontinuity of the orientation.
これにより、ディスクリネーションの発生が抑制される。したがって、黒ムラの発生及び成長が抑制され、輝度あるいは透過率の低下が抑制される。このため、表示品位を改善することが可能となる。 Thereby, the occurrence of disclination is suppressed. Therefore, the occurrence and growth of black unevenness is suppressed, and the decrease in luminance or transmittance is suppressed. For this reason, display quality can be improved.
次に、上述した液晶表示パネルLPNに適用可能なアレイ基板ARの第2実施形態について説明する。 Next, a second embodiment of the array substrate AR applicable to the above-described liquid crystal display panel LPN will be described.
図5は、第2実施形態のアレイ基板ARにおける一画素PXの構造を対向基板CT側から見た概略平面図である。なお、第1実施形態と同一構成については、同一の参照符号を付して詳細な説明を省略する。 FIG. 5 is a schematic plan view of the structure of one pixel PX in the array substrate AR of the second embodiment as viewed from the counter substrate CT side. In addition, about the same structure as 1st Embodiment, the same referential mark is attached | subjected and detailed description is abbreviate | omitted.
この第2実施形態においては、上述した第1実施形態と比較して、第1電極E1には第1方向Hに延びた直線状の切欠部NTが形成され、第2電極E2に形成された第1スリットSL1と第2スリットSL2とが切欠部NTの直上で繋がっている点で相違する。 In the second embodiment, compared to the first embodiment described above, the first electrode E1 is formed with a linear notch NT extending in the first direction H and formed in the second electrode E2. The difference is that the first slit SL1 and the second slit SL2 are connected immediately above the cutout portion NT.
すなわち、第1電極E1は、第1実施形態と同様に、各画素PXを含む略全域にわたって延在している。この第1電極E1には、各画素PXの略中央において切欠部NTが形成されている。この切欠部NTは、例えば、各画素PXの1箇所に設けられ、第1方向Hに延びた直線状に形成されている。なお、切欠部NTは、第1方向Hにさらに延びて、第1方向Hに隣接する複数の画素PXに亘って設けられても良い。 That is, the first electrode E1 extends over substantially the entire area including each pixel PX, as in the first embodiment. In the first electrode E1, a notch NT is formed in the approximate center of each pixel PX. The notch NT is provided at one location of each pixel PX, for example, and is formed in a straight line extending in the first direction H. Note that the notch NT may further extend in the first direction H and be provided across a plurality of pixels PX adjacent in the first direction H.
第2電極E2には、第1電極E1と向かい合うスリットSLが形成されている。第2電極E2のスリットSLは、第2方向D2に延びた第1スリットSL1及び第3方向D3に延びた第2スリットSL2を有している。 A slit SL facing the first electrode E1 is formed in the second electrode E2. The slit SL of the second electrode E2 has a first slit SL1 extending in the second direction D2 and a second slit SL2 extending in the third direction D3.
画素PXの略上半分に形成された第1スリットSL1は、その長軸L1が第2方向D2と略平行に形成されている。第1スリットSL1は複数個形成され、第1スリットSL1のそれぞれは第1方向Hに並んで略平行に形成されている。 The first slit SL1 formed in the substantially upper half of the pixel PX has a long axis L1 formed substantially parallel to the second direction D2. A plurality of first slits SL1 are formed, and each of the first slits SL1 is formed in parallel in the first direction H.
画素PXの略下半分に形成された第2スリットSL2は、その長軸L2が第3方向D3と略平行に形成されている。第2スリットSL2は第1スリットSL1と同数個形成され、第2スリットSL2のそれぞれは第1方向Hに並んで略平行に形成されている。 The second slit SL2 formed in the substantially lower half of the pixel PX has a major axis L2 formed substantially parallel to the third direction D3. The same number of second slits SL2 as the first slits SL1 are formed, and each of the second slits SL2 is formed in parallel in the first direction H.
これらの第1スリットSL1及び第2スリットSL2は、第1電極E1に形成された切欠部NTの直上である画素PXの略中央で繋がっている。つまり、1個の第1スリットSL1と1個の第2スリットSL2との組み合わせは、V字型スリットSLを形成する。また、各画素PXにおいて、第2電極E2には、複数のV字型スリットSLが第1方向Hに並んで略平行に形成されている。各V字型スリットSLの角部は、切欠部NTの直上に位置している。 The first slit SL1 and the second slit SL2 are connected at the approximate center of the pixel PX, which is directly above the notch NT formed in the first electrode E1. That is, the combination of one first slit SL1 and one second slit SL2 forms a V-shaped slit SL. In each pixel PX, the second electrode E2 has a plurality of V-shaped slits SL arranged in parallel in the first direction H. The corner of each V-shaped slit SL is located immediately above the notch NT.
このような形状の第2電極E2と第1電極E1との間に電位差が形成された場合には、第1電極E1と第2電極E2との間に、V字型スリットSLを介して電界が形成される。このとき、切欠部NTの近傍では、図4に示した直線部EL付近と同様に、緩衝地帯となり、配向の不連続点がなくなる。 When a potential difference is formed between the second electrode E2 and the first electrode E1 having such a shape, an electric field is generated between the first electrode E1 and the second electrode E2 via the V-shaped slit SL. Is formed. At this time, in the vicinity of the notch portion NT, as in the vicinity of the straight line portion EL shown in FIG.
これにより、第1実施形態と同様に、ディスクリネーションの発生が抑制される。したがって、第1実施形態と同様の効果が得られる。 Thereby, the occurrence of disclination is suppressed as in the first embodiment. Therefore, the same effect as the first embodiment can be obtained.
次に、上述した液晶表示パネルLPNに適用可能なアレイ基板ARの第3実施形態について説明する。 Next, a third embodiment of the array substrate AR applicable to the above-described liquid crystal display panel LPN will be described.
図6は、第3実施形態のアレイ基板ARにおける一画素PXの構造を対向基板CT側から見た概略平面図である。なお、第1実施形態と同一構成については、同一の参照符号を付して詳細な説明を省略する。 FIG. 6 is a schematic plan view of the structure of one pixel PX in the array substrate AR of the third embodiment as viewed from the counter substrate CT side. In addition, about the same structure as 1st Embodiment, the same referential mark is attached | subjected and detailed description is abbreviate | omitted.
この第3実施形態においては、上述した第1実施形態と比較して、第2電極E2に形成された第1スリットSL1と第2スリットSL2とが繋がってV字型スリットSLを形成し、複数のV字型スリットSLが第1方向Hに並んで形成され、且つ、第2電極E2がV字型スリットSLの角部に向かって突出した略三角形状の突起ECを有している点で相違する。 In the third embodiment, compared to the first embodiment described above, the first slit SL1 and the second slit SL2 formed in the second electrode E2 are connected to form a V-shaped slit SL. The V-shaped slit SL is formed side by side in the first direction H, and the second electrode E2 has a substantially triangular projection EC protruding toward the corner of the V-shaped slit SL. Is different.
すなわち、第1電極E1は、第1実施形態と同様に、各画素PXを含む略全域にわたって延在している。 That is, the first electrode E1 extends over substantially the entire area including each pixel PX, as in the first embodiment.
第2電極E2には、第1電極E1と向かい合うV字型スリットSLが形成されている。このV字型スリットSLは、第2方向D2に延びた第1スリットSL1及び第3方向D3に延びた第2スリットSL2によって形成されている。 A V-shaped slit SL facing the first electrode E1 is formed in the second electrode E2. The V-shaped slit SL is formed by a first slit SL1 extending in the second direction D2 and a second slit SL2 extending in the third direction D3.
画素PXの略上半分に形成された第1スリットSL1は、その長軸L1が第2方向D2と略平行に形成されている。第1スリットSL1は複数個形成され、第1スリットSL1のそれぞれは第1方向Hに並んで略平行に形成されている。 The first slit SL1 formed in the substantially upper half of the pixel PX has a long axis L1 formed substantially parallel to the second direction D2. A plurality of first slits SL1 are formed, and each of the first slits SL1 is formed in parallel in the first direction H.
画素PXの略下半分に形成された第2スリットSL2は、その長軸L2が第3方向D3と略平行に形成されている。第2スリットSL2は第1スリットSL1と同数個形成され、第2スリットSL2のそれぞれは第1方向Hに並んで略平行に形成されている。 The second slit SL2 formed in the substantially lower half of the pixel PX has a major axis L2 formed substantially parallel to the third direction D3. The same number of second slits SL2 as the first slits SL1 are formed, and each of the second slits SL2 is formed in parallel in the first direction H.
これらの第1スリットSL1及び第2スリットSL2は、第2実施形態と同様に、各々がその略中央で繋がっている。また、各画素PXにおいて、第2電極E2には、複数のV字型スリットSLが第1方向Hに並んで略平行に形成されている。各V字型スリットSLの角部SLCは、同一方向を向き、しかも、画素PXの略中央に描いた第1方向Hに平行な直線LNの上に位置している。 As in the second embodiment, each of the first slit SL1 and the second slit SL2 is connected at the approximate center thereof. In each pixel PX, the second electrode E2 has a plurality of V-shaped slits SL arranged in parallel in the first direction H. A corner SLC of each V-shaped slit SL faces the same direction and is positioned on a straight line LN parallel to the first direction H drawn at the approximate center of the pixel PX.
第2電極E2には、各V字型スリットSLの角部SLCに向かってそれぞれ突出した略三角形状の複数の突起ECが設けられている。これらの突起ECは、第1方向Hに並んで形成されている。また、突起ECの頂角は、同一方向を向き、しかも、直線LNの上に位置している。つまり、V字型スリットSLの角部SLCと、突起ECとは同一直線上に位置している。 The second electrode E2 is provided with a plurality of substantially triangular projections EC that protrude toward the corners SLC of the V-shaped slits SL. These protrusions EC are formed side by side in the first direction H. In addition, the apex angle of the protrusion EC faces the same direction and is positioned on the straight line LN. That is, the corner SLC of the V-shaped slit SL and the protrusion EC are located on the same straight line.
このような形状の第2電極E2と第1電極E1との間に電位差が形成された場合には、第1電極E1と第2電極E2との間に、V字型スリットSLを介して電界が形成される。このとき、図7に示すように、突起を設けなかった場合には、V字型スリットSLの角部SLCの近傍において、配向ベクトルV1と配向ベクトルV2とが混在して液晶分子LMの配向が不連続となる。このため、ディスクリネーションが発生してしまう。 When a potential difference is formed between the second electrode E2 and the first electrode E1 having such a shape, an electric field is formed between the first electrode E1 and the second electrode E2 via the V-shaped slit SL. Is formed. At this time, as shown in FIG. 7, when no projection is provided, the alignment vector V1 and the alignment vector V2 are mixed in the vicinity of the corner SLC of the V-shaped slit SL, and the alignment of the liquid crystal molecules LM is performed. It becomes discontinuous. For this reason, disclination occurs.
これに対して、図8に示すように、この第3実施形態のような突起ECを設けた場合には、V字型スリットSLの角部SLCの近傍において、液晶分子LMの配向の連続性を保つことが可能となるため、ディスクリネーションの発生が抑制される。 On the other hand, as shown in FIG. 8, when the protrusion EC as in the third embodiment is provided, the alignment continuity of the liquid crystal molecules LM is near the corner SLC of the V-shaped slit SL. Therefore, the occurrence of disclination is suppressed.
したがって、このような第3実施形態においても、第1実施形態と同様の効果が得られる。 Therefore, also in such 3rd Embodiment, the effect similar to 1st Embodiment is acquired.
以上説明したように、本実施形態によれば、ディスクリネーションの発生を抑制し、表示品位を改善することが可能な液晶表示装置を提供することができる。 As described above, according to the present embodiment, it is possible to provide a liquid crystal display device capable of suppressing the occurrence of disclination and improving the display quality.
なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。 In addition, this invention is not limited to the said embodiment itself, In the stage of implementation, it can change and implement a component within the range which does not deviate from the summary. Further, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, you may combine suitably the component covering different embodiment.
上述した実施の形態では、FFSモードを例に説明したが、横電界を利用したIPSモードにおいても本実施形態を適用可能である。 In the above-described embodiment, the FFS mode has been described as an example. However, the present embodiment can also be applied to an IPS mode using a lateral electric field.
LPN…液晶表示パネル DSP…アクティブエリア PX…画素
AR…アレイ基板 CT…対向基板 LQ…液晶層
Y…ゲート線 X…ソース線 W…スイッチング素子
E1…第1電極 NT…切欠部
E2…第2電極 EL…直線部 EC…突起
SL…スリット SL1…第1スリット SL2…第2スリット
LPN ... Liquid crystal display panel DSP ... Active area PX ... Pixel AR ... Array substrate CT ... Counter substrate LQ ... Liquid crystal layer Y ... Gate line X ... Source line W ... Switching element E1 ... First electrode NT ... Notch E2 ... Second electrode EL ... Linear part EC ... Protrusion SL ... Slit SL1 ... First slit SL2 ... Second slit
Claims (7)
前記第1基板の前記第2電極に向かい合う第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置。 An insulating substrate, a first electrode disposed on one main surface side of the insulating substrate, an insulating film covering the first electrode, an insulating film disposed on the insulating film, facing the first electrode, and in a first direction A first slit extending in a second direction different from the first direction, and a second slit extending in a third direction different from the first direction and the second direction. A first substrate comprising: a second electrode formed with:
A second substrate facing the second electrode of the first substrate;
A liquid crystal layer held between the first substrate and the second substrate;
A liquid crystal display device comprising:
前記第1基板の前記第2電極に向かい合う第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置。 An insulating substrate; a first electrode disposed on one main surface side of the insulating substrate and formed with a linear notch extending in a first direction; an insulating film covering the first electrode; and an upper surface of the insulating film A first slit extending in a second direction different from the first direction and a second slit extending in a third direction different from the first direction and the second direction are formed. A first substrate comprising: a second electrode in which the first slit and the second slit are connected immediately above the notch of the first electrode;
A second substrate facing the second electrode of the first substrate;
A liquid crystal layer held between the first substrate and the second substrate;
A liquid crystal display device comprising:
前記第1基板の前記第2電極に向かい合う第2基板と、
前記第1基板と前記第2基板との間に保持された液晶層と、
を備えたことを特徴とする液晶表示装置。 An insulating substrate, a first electrode disposed on one main surface side of the insulating substrate, an insulating film covering the first electrode, and disposed on the insulating film so as to face the first electrode and in directions different from each other The first slit and the second slit extending to each other are connected to form a V-shaped slit, the V-shaped slit is formed side by side in the first direction, and protrudes toward the corner of each V-shaped slit. A first substrate comprising: a second electrode having triangular protrusions arranged in the first direction; and
A second substrate facing the second electrode of the first substrate;
A liquid crystal layer held between the first substrate and the second substrate;
A liquid crystal display device comprising:
前記第2電極は前記スイッチング素子に電気的に接続されたことを特徴とする請求項1〜3のいずれか1項に記載の液晶表示装置。 The first substrate further includes a switching element,
The liquid crystal display device according to claim 1, wherein the second electrode is electrically connected to the switching element.
前記ソース線は、前記第1スリット及び前記第2スリットと略平行に形成されたことを特徴とする請求項1〜3のいずれか1項に記載の液晶表示装置。 The first substrate further includes a bent source line connected to the switching element,
The liquid crystal display device according to claim 1, wherein the source line is formed substantially parallel to the first slit and the second slit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105235A JP2010256547A (en) | 2009-04-23 | 2009-04-23 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009105235A JP2010256547A (en) | 2009-04-23 | 2009-04-23 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010256547A true JP2010256547A (en) | 2010-11-11 |
Family
ID=43317547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009105235A Withdrawn JP2010256547A (en) | 2009-04-23 | 2009-04-23 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010256547A (en) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012189775A (en) * | 2011-03-10 | 2012-10-04 | Japan Display Central Co Ltd | Liquid crystal display device |
JP2014006428A (en) * | 2012-06-26 | 2014-01-16 | Japan Display Inc | Liquid crystal display device |
KR20140070119A (en) * | 2012-11-30 | 2014-06-10 | 삼성디스플레이 주식회사 | Liquid crystal display |
US20150077690A1 (en) * | 2008-03-06 | 2015-03-19 | Japan Display West Inc. | Liquid crystal device and electronic apparatus |
US9360715B2 (en) | 2012-05-10 | 2016-06-07 | Sharp Kabushiki Kaisha | Liquid crystal display device |
US9558699B2 (en) | 2014-03-25 | 2017-01-31 | Mitsubishi Electric Corporation | Liquid crystal display and driving method of the same |
CN106842723A (en) * | 2015-12-02 | 2017-06-13 | 三星显示有限公司 | Liquid crystal display |
CN115598889A (en) * | 2022-07-29 | 2023-01-13 | 合肥京东方显示技术有限公司(Cn) | Liquid crystal display panel, liquid crystal display device and manufacturing method |
CN115598889B (en) * | 2022-07-29 | 2024-07-30 | 合肥京东方显示技术有限公司 | Liquid crystal display panel, liquid crystal display device and manufacturing method |
-
2009
- 2009-04-23 JP JP2009105235A patent/JP2010256547A/en not_active Withdrawn
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11126041B2 (en) | 2008-03-06 | 2021-09-21 | Japan Display Inc. | Liquid crystal device and electronic apparatus |
US9766515B2 (en) | 2008-03-06 | 2017-09-19 | Japan Display Inc. | Liquid crystal device and electronic apparatus |
US11835827B2 (en) | 2008-03-06 | 2023-12-05 | Japan Display Inc. | Liquid crystal device and electronic apparatus |
US20150077690A1 (en) * | 2008-03-06 | 2015-03-19 | Japan Display West Inc. | Liquid crystal device and electronic apparatus |
US9310654B2 (en) * | 2008-03-06 | 2016-04-12 | Japan Display Inc. | Liquid crystal device and electronic apparatus |
US10942400B2 (en) | 2008-03-06 | 2021-03-09 | Japan Display Inc. | Liquid crystal device and electronic apparatus |
US10353250B2 (en) | 2008-03-06 | 2019-07-16 | Japan Display Inc. | Liquid crystal device and electronic apparatus |
JP2012189775A (en) * | 2011-03-10 | 2012-10-04 | Japan Display Central Co Ltd | Liquid crystal display device |
US8502947B2 (en) | 2011-03-10 | 2013-08-06 | Japan Display Central Inc. | Liquid crystal display device |
US9360715B2 (en) | 2012-05-10 | 2016-06-07 | Sharp Kabushiki Kaisha | Liquid crystal display device |
JP2014006428A (en) * | 2012-06-26 | 2014-01-16 | Japan Display Inc | Liquid crystal display device |
KR102015015B1 (en) * | 2012-11-30 | 2019-08-28 | 삼성디스플레이 주식회사 | Liquid crystal display |
US9715149B2 (en) | 2012-11-30 | 2017-07-25 | Samsung Display Co., Ltd. | Liquid crystal display comprising a first electrode having a plurality of branch electrodes and a wing connected to an end of a branch electrode |
JP2014109777A (en) * | 2012-11-30 | 2014-06-12 | Samsung Display Co Ltd | Liquid crystal display device |
KR20140070119A (en) * | 2012-11-30 | 2014-06-10 | 삼성디스플레이 주식회사 | Liquid crystal display |
US9558699B2 (en) | 2014-03-25 | 2017-01-31 | Mitsubishi Electric Corporation | Liquid crystal display and driving method of the same |
CN106842723B (en) * | 2015-12-02 | 2022-06-10 | 三星显示有限公司 | Liquid crystal display device |
CN106842723A (en) * | 2015-12-02 | 2017-06-13 | 三星显示有限公司 | Liquid crystal display |
CN115598889A (en) * | 2022-07-29 | 2023-01-13 | 合肥京东方显示技术有限公司(Cn) | Liquid crystal display panel, liquid crystal display device and manufacturing method |
CN115598889B (en) * | 2022-07-29 | 2024-07-30 | 合肥京东方显示技术有限公司 | Liquid crystal display panel, liquid crystal display device and manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5172508B2 (en) | Liquid crystal display | |
JP5035931B2 (en) | Liquid crystal display | |
JP5504215B2 (en) | Liquid crystal display | |
JP5552457B2 (en) | Liquid crystal display | |
US8743332B2 (en) | Liquid crystal display device | |
JP6091197B2 (en) | Array substrate and display device | |
JP2009150925A (en) | Liquid crystal display device | |
JP5530971B2 (en) | Liquid crystal display | |
JP2010256547A (en) | Liquid crystal display device | |
JP2013254052A (en) | Liquid crystal display device | |
US8786790B2 (en) | Liquid crystal display device | |
JP5883721B2 (en) | Liquid crystal display | |
JP5177887B2 (en) | Liquid crystal display | |
US9470938B2 (en) | Liquid crystal display device | |
JP2013127558A (en) | Liquid crystal display device | |
JP5903309B2 (en) | Liquid crystal display | |
JP5707183B2 (en) | Liquid crystal display | |
JP5299083B2 (en) | Liquid crystal display | |
JP2010066396A (en) | Liquid crystal display device | |
JP6010330B2 (en) | Liquid crystal display | |
JP2010152158A (en) | Liquid crystal display device | |
JP2010008919A (en) | Liquid crystal display device | |
JP2010250015A (en) | Liquid crystal display device | |
JP2009025638A (en) | Liquid crystal display device | |
JP2010060725A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120703 |